WO2012124660A1 - 表示装置、駆動装置、及び、駆動方法 - Google Patents

表示装置、駆動装置、及び、駆動方法 Download PDF

Info

Publication number
WO2012124660A1
WO2012124660A1 PCT/JP2012/056304 JP2012056304W WO2012124660A1 WO 2012124660 A1 WO2012124660 A1 WO 2012124660A1 JP 2012056304 W JP2012056304 W JP 2012056304W WO 2012124660 A1 WO2012124660 A1 WO 2012124660A1
Authority
WO
WIPO (PCT)
Prior art keywords
data signal
pixel
polarity
line
scanning
Prior art date
Application number
PCT/JP2012/056304
Other languages
English (en)
French (fr)
Inventor
佳典 柴田
正実 尾崎
齊藤 浩二
正樹 植畑
和樹 高橋
淳 中田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/004,518 priority Critical patent/US9171517B2/en
Publication of WO2012124660A1 publication Critical patent/WO2012124660A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52RGB geometrical arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/30Gray scale
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0452Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0213Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224Details of interlacing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Definitions

  • the present invention relates to a display device, a driving device, and a driving method that perform interlace driving.
  • scanning is performed by skipping (interlaced) scanning lines provided in the display unit for each line or a plurality of lines, so that one screen is displayed by a plurality of frames.
  • the interlace drive which comprises is known.
  • interlaced driving and non-interlaced driving are switched depending on whether a display image is a moving image or a still image.
  • interlaced driving the kth, k + (j + 1) th, k + 2 (j + 1) in the i-th frame. ,... are scanned every j scanning lines, and in the i + 1th frame, every k scanning lines are arranged in the order of k + 1, k + 1 + (j + 1) th, k + 1 + 2 (j + 1) th,.
  • a technique is disclosed that scans and performs interlaced driving to form one screen with a total of j + 1 frames.
  • interlaced driving as shown in FIG. 28, first, in the i-th frame, the first line is scanned, the third line is scanned, and the fifth line is scanned. Scanned. Next, in the (i + 1) th frame, even-numbered scanning lines are scanned such that the second line is scanned, the fourth line is scanned, and the sixth line is scanned. By scanning in the i-th frame and the i + 1-th frame, all the scanning lines are scanned and one image is formed.
  • JP-A-2006-64964 (published on March 9, 2006)
  • the present invention has been made in order to solve the above-mentioned problems, and the main purpose of the present invention is to provide a display with a high display quality when it is desired to perform a display with a high display quality. When it is not always necessary, it is to realize a display device capable of reducing power consumption.
  • a display device includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of gate lines. And a display panel having a plurality of pixels arranged corresponding to intersections of the plurality of data lines, a gate line driving circuit for supplying a gate signal to the plurality of gate lines, and data for the plurality of data lines A data line driving circuit for supplying a signal, and a control means for controlling the gate signal and the data signal, wherein the control means sets the number of gradations that can be displayed by each pixel to be less than a predetermined number.
  • interlaced driving that constitutes one frame from a plurality of fields obtained by skipping and selecting each gate line Progressive drive for sequentially selecting each gate line in the second display mode in which the gate signal and the data signal are controlled using an equation, and the number of gradations that can be displayed by each pixel is greater than or equal to the predetermined number.
  • the gate signal and the data signal are controlled using a method.
  • the display device having the above configuration is operated in the first display mode in which the number of gradations that can be displayed by each pixel is less than a predetermined number, or the number of gradations that can be displayed by each pixel is the predetermined number. Whether to operate in the second display mode, which is equal to or greater than the number, is switched. Further, the control means operates in an interlace driving method when the data line driving circuit operates in the first display mode, and operates in a progressive driving method when operating in the second display mode. The gate line driving circuit and the data line driving circuit are controlled.
  • control means performs progressive driving in the second display mode in which each pixel can be displayed with the gradation greater than or equal to the predetermined number, that is, when high-quality display is required. By doing so, high display quality can be realized. Further, the control means performs interlace driving in the first display mode in which each pixel can display with less than the predetermined number of gradations, that is, when high-quality display is not necessarily required. As a result, power consumption can be reduced.
  • the interlace driving method and the progressive driving method are switched depending on the number of gradations that can be displayed by each pixel, when a display with a high display quality is desired, a display with a high display quality can be performed. And when high display quality is not necessarily required, power consumption can be reduced.
  • each pixel displays one of gradation 0 and gradation 1.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3.
  • a display device driver includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of the plurality of data lines.
  • the control means can display each pixel.
  • the gate signal and the data signal are controlled by using an interlace driving method that constitutes a screen, and the number of gradations that can be displayed by each pixel is set to be equal to or greater than the predetermined number.
  • the gate signal and the data signal are controlled using a progressive drive system that sequentially selects lines.
  • the display device having the above configuration is operated in the first display mode in which the number of gradations that can be displayed by each pixel is less than a predetermined number, or the number of gradations that can be displayed by each pixel is the predetermined number. Whether to operate in the second display mode, which is equal to or greater than the number, is switched. Further, the control means operates in an interlace driving method when the data line driving circuit operates in the first display mode, and operates in a progressive driving method when operating in the second display mode. The gate line driving circuit and the data line driving circuit are controlled.
  • control means performs progressive driving in the second display mode in which each pixel can be displayed with the gradation greater than or equal to the predetermined number, that is, when high-quality display is required. By doing so, high display quality can be realized. Further, the control means performs interlace driving in the first display mode in which each pixel can display with less than the predetermined number of gradations, that is, when high-quality display is not necessarily required. As a result, power consumption can be reduced.
  • the interlace driving method and the progressive driving method are switched depending on the number of gradations that can be displayed by each pixel, when a display with a high display quality is desired, a display with a high display quality can be performed. And when high display quality is not necessarily required, power consumption can be reduced.
  • each pixel displays one of gradation 0 and gradation 1.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3.
  • a display device driving method includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of the plurality of data lines.
  • control is performed using an interlaced driving method that constitutes one frame from a plurality of fields obtained by skipping and selecting each gate line, and the gradation of each pixel can be displayed.
  • control is performed using a progressive drive system that sequentially selects each gate line. .
  • the display device having the above configuration is operated in the first display mode in which the number of gradations that can be displayed by each pixel is less than a predetermined number, or the number of gradations that can be displayed by each pixel is the predetermined number. Whether to operate in the second display mode, which is equal to or greater than the number, is switched.
  • the display device operates in an interlace driving method when the data line driving circuit operates in the first display mode, and operates in a progressive driving method when operating in the second display mode.
  • each pixel in the second display mode in which each pixel can be displayed with the gradation greater than or equal to the predetermined number, that is, in the case where display with high quality is required, the progressive driving is performed. Display quality can be achieved. Further, in the first display mode in which each pixel can display with less than the predetermined number of gradations, that is, when high-quality display is not necessarily required, power consumption can be reduced by performing interlace driving. Can be reduced.
  • the interlace driving method and the progressive driving method are switched depending on the number of gradations that can be displayed by each pixel, when a display with a high display quality is desired, a display with a high display quality can be performed. In addition, when high display quality is not necessarily required, a display device capable of reducing power consumption can be realized.
  • each pixel displays one of gradation 0 and gradation 1.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3.
  • a display device includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of gate lines. And a display panel having a plurality of pixels arranged corresponding to intersections of the plurality of data lines, a gate line driving circuit for supplying a gate signal to the plurality of gate lines, and data for the plurality of data lines A data line driving circuit for supplying a signal, and a control means for controlling the gate signal and the data signal, wherein the control means sets the number of gradations that can be displayed by each pixel to be less than a predetermined number.
  • interlaced driving that constitutes one frame from a plurality of fields obtained by skipping and selecting each gate line Progressive drive for sequentially selecting each gate line in the second display mode in which the gate signal and the data signal are controlled using an equation, and the number of gradations that can be displayed by each pixel is greater than or equal to the predetermined number.
  • the gate signal and the data signal are controlled using a method.
  • a display device that can display with high display quality when it is desired to display with high display quality and that can reduce power consumption when high display quality is not necessarily required is realized. Can do.
  • FIG. 1 is a diagram illustrating an overall configuration of a liquid crystal display device according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing an arrangement of sub-pixels constituting a main pixel provided in the display panel of the liquid crystal display device shown in FIG.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 1-dot inversion driving is performed while performing 1-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there. It is a timing chart which shows the relationship between a scanning signal and a data signal.
  • FIG. 2 is a diagram showing an arrangement of sub-pixels constituting a main pixel provided in the display panel of the liquid crystal display device shown in FIG.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 1-dot inversion driving is performed while performing 1-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there. It is a timing chart which
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 1-dot inversion driving is performed while performing 1-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 2-dot inversion driving is performed while performing 1-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 2-dot inversion driving is performed while performing 2-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 2-dot inversion driving is performed while performing 2-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 2-dot inversion driving is performed while performing 2-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 2-dot inversion driving is performed while performing 2-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there. It is a figure which is provided in the display panel of the liquid crystal display device which concerns on other embodiment of this invention, and shows arrangement
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing one-dot inversion driving while performing one-line interlaced driving in a liquid crystal display device according to another embodiment of the present invention. It is.
  • FIG. 7 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing 2-dot inversion driving while performing 1-line interlaced driving in a liquid crystal display device according to another embodiment of the present invention. It is.
  • FIG. 7 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing one-dot inversion driving while performing two-line interlaced driving in a liquid crystal display device according to another embodiment of the present invention. It is.
  • FIG. 7 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing 2-dot inversion driving while performing 2-line interlaced driving in a liquid crystal display device according to another embodiment of the present invention. It is. FIG. 7 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing 2-dot inversion driving while performing 2-line interlaced driving in a liquid crystal display device according to another embodiment of the present invention. It is. It is a figure which is provided in the display panel of the liquid crystal display device which concerns on further another embodiment of this invention, and shows arrangement
  • liquid crystal display device when the 1-line interlace drive and the 1-dot inversion drive are performed, how the polarity of each sub-pixel changes is schematically illustrated. It is a transition diagram. In the liquid crystal display device according to yet another embodiment of the present invention, how the polarity of each sub-pixel changes when performing 1-line interlaced driving and 2-dot inversion driving is schematically shown. It is a transition diagram. In a liquid crystal display device according to still another embodiment of the present invention, how the polarity of each sub-pixel changes when performing two-line interlaced driving and one-dot inversion driving is schematically shown. It is a transition diagram.
  • liquid crystal display device In the liquid crystal display device according to still another embodiment of the present invention, how the polarity of each sub-pixel changes when performing 2-line interlace driving and 2-dot inversion driving is schematically shown. It is a transition diagram. In the liquid crystal display device according to still another embodiment of the present invention, how the polarity of each sub-pixel changes when performing 2-line interlace driving and 2-dot inversion driving is schematically shown. It is a transition diagram. It is a figure which is provided in the display panel of the liquid crystal display device which concerns on further another embodiment of this surface, and shows arrangement
  • a liquid crystal display device In a liquid crystal display device according to still another embodiment of the present invention, how the polarity of each sub-pixel changes when performing three-line interlaced driving and one-dot inversion driving is schematically shown. It is a transition diagram. In the liquid crystal display device according to still another embodiment of the present invention, how the polarity of each sub-pixel changes when performing 3-line interlace driving and 3-dot inversion driving is schematically shown. It is a transition diagram. In the flat display device disclosed in Patent Literature 1, scanning is performed by thinning out scanning lines for each line, and a timing chart in a case where one image is formed by two frames is shown. It is a graph which shows the characteristic of various TFT. FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing m-dot inversion driving while performing one-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • the display device is a liquid crystal display device including a display panel which is a liquid crystal display (LCD)
  • LCD liquid crystal display
  • the present invention is not limited to this. is not.
  • the display device according to the present invention may be, for example, a PDP display device including a plasma display (PD), or an EL display device including an EL (Electro Luminescence) display.
  • FIG. 1 is a diagram illustrating an overall configuration of a liquid crystal display device 1 according to Embodiment 1.
  • FIG. 1 is a diagram illustrating an overall configuration of a liquid crystal display device 1 according to Embodiment 1.
  • a liquid crystal display device 1 includes a display panel (liquid crystal display panel) 2, a timing controller 4 (control means), a scanning line driving circuit 6 (gate line driving circuit), and a signal line driving circuit 8 (data line). Drive circuit), a common electrode drive circuit 10, and a power supply generation circuit 13.
  • the display panel 2 has a total of P rows (where P is an integer equal to or greater than 1) scanning lines (gate lines), and a total number of Q columns (Q is an integer equal to or greater than 1) arranged so as to intersect the scan lines. ) Data signal lines (data lines) and a plurality of sub-pixels arranged corresponding to the intersections of the scanning lines and the data signal lines. As will be described later, a predetermined number of sub-pixels constitute a main pixel (picture element) as one group.
  • the timing controller 4 acquires a synchronization signal and a gate clock signal sent from the outside (arrow D), and outputs a signal serving as a reference for each circuit included in the liquid crystal display device 1 to operate in synchronization with each circuit. To do. Specifically, the timing controller 4 supplies a gate start pulse signal, a gate clock signal GCK, and a gate output control signal GOE to the scanning line driving circuit 6 (arrow E). The timing controller 4 outputs a source start pulse signal, a source latch strobe signal, a source clock signal, and a polarity inversion signal to the signal line driver circuit 8 (arrow F).
  • the timing controller 4 controls the operations of the scanning line driving circuit 6 and the signal line driving circuit 8 to drive the liquid crystal display device 1 by an interlace driving method in which one frame is composed of a plurality of fields.
  • the timing controller 4 uses the gate output control signal GOE to control the timing at which the scanning line driving circuit 6 scans (selects) the scanning line.
  • the timing controller 4 controls the polarity of the data signal supplied from the signal line drive circuit 8 using the polarity inversion signal.
  • the timing controller 4 supplies a scanning signal (gate signal) to a scanning line (selected scanning line) selected in a certain field, and then selects a scanning line selected next to the selected scanning line.
  • the signal line drive current (data line drive current) I2 supplied to an arbitrary data line during the period until the scan signal is supplied is transferred to the arbitrary data line when the scan signal is supplied to the selected scan line.
  • the signal line drive circuit 8 is controlled so as to be reduced by a predetermined rate compared to the supplied signal line drive current I1.
  • the arbitrary data line may be a part of the data line of the Q column or all of the data lines of the Q column.
  • the signal line drive circuit 8 drives the signal line drive current I2 to decrease by a predetermined rate compared to the signal line drive current I1 in accordance with an instruction from the timing controller 4.
  • the signal line driving circuit 8 sets the data signal line in a high impedance state, or reduces the signal line driving current capability of an output stage amplifier (so-called voltage follower) included in the signal line driving circuit 8.
  • the drive current I2 may be reduced by a predetermined rate compared to the signal line drive current I1.
  • the signal line driving current I2 may be driven so as to be reduced by about 30% compared to the signal line driving current I2.
  • the signal line drive current I2 is about 70% of the signal line drive current I1.
  • the signal line driving current I2 is reduced by 100% in the signal line driving circuit 8, thereby setting the signal line driving current I2 to 0 and setting the absolute value of the potential of the applied data signal to 0V.
  • the signal line driving circuit 8 stops supplying the signal line driving current, that is, stops applying the data signal.
  • the timing controller 4 has a first display mode in which the number of gradations that can be displayed by each sub-pixel is less than a predetermined number, and the number of gradations that can be displayed by each pixel is not less than the predetermined number. Any one of the second display modes can be selected.
  • the timing controller 4 controls the scanning line driving circuit 6 and the signal line driving circuit 8 so that interlace driving is performed when the first display mode is selected, and progressive driving is performed when the second display mode is selected. To do.
  • the predetermined number is a threshold value of the number of gradations for switching between the first display mode and the second display mode. For example, when the predetermined number is 3, when each sub-pixel can be displayed in two gradations (can be displayed in two levels of shading), interlace driving is performed, and each sub-pixel can be displayed in three or more gradations ( Progressive driving may be performed when it is possible to display in three or more shades).
  • the predetermined number is not limited to three, and may be any value that serves as an index when switching whether or not an image is required to be displayed with high quality.
  • the gradation will be described later.
  • the scanning line driving circuit 6 starts scanning the scanning line with the gate start pulse signal received from the timing controller 4 as a signal.
  • the scanning line driving circuit 6 sequentially selects the selection voltage from the first scanning line of the display panel 2 for each scanning line in accordance with the gate clock signal GCK and the gate output control signal GOE received from the timing controller 4. Is applied.
  • the scanning line driving circuit 6 sequentially supplies a scanning signal, which is a voltage for turning on a switching element (TFT) provided in each sub-pixel on the scanning line, to each scanning line. Accordingly, the scanning line driving circuit 6 sequentially selects and scans each scanning line. Note that supplying a scanning signal that is a voltage for turning on the switching element is hereinafter referred to as scanning a scanning line.
  • the scanning line driving circuit 6 sequentially selects each scanning line according to the received gate clock GCK signal.
  • the scanning line driving circuit 6 supplies the scanning line driving current (gate line driving current) to the selected scanning line at the timing when the falling edge of the received gate output control signal GOE is detected, thereby selecting the selected voltage. (That is, a scanning signal) is applied. Thereby, the scanning line driving circuit 6 scans the selected scanning line. Further, the scanning line driving circuit 6 can perform interlace driving, as will be described later.
  • applying a scanning signal to a scanning line by supplying a scanning line driving current is also simply referred to as applying (or supplying) the scanning signal.
  • the signal line driving circuit 8 stores the input image data of each sub-pixel in a register according to the source clock signal based on the source start pulse signal received from the timing controller 4. Further, the signal line driving circuit 8 supplies a data signal, which is image data, to each data signal line of the display panel 2 in accordance with the next source latch strobe signal, and a pixel electrode provided in a sub-pixel including each data signal line. To charge.
  • the signal line drive circuit 8 outputs a voltage to be output to each sub-pixel on the selected scanning line in the display mode selected by the timing controller 4 based on the input video signal (arrow A).
  • the voltage of that value (that is, the data signal) is output to each data signal line by supplying a signal line drive current.
  • image data is supplied to each sub-pixel on the selected scanning line.
  • applying a data signal to a data signal line by supplying a signal line driving current is simply expressed as applying (or supplying) the data signal.
  • the signal line driving circuit 8 sets the polarity of the data signal applied to the selected pixel that is a sub-pixel to be selected in a certain field in accordance with the polarity inversion signal received from the timing controller 4 in the row direction and the column direction, respectively.
  • the number of selected pixels is inverted as a unit, and the polarity of the data signal applied to each selected pixel in a certain field is set to the data applied to the selected pixel in the field immediately before the certain field. Invert with respect to signal polarity.
  • the power generation circuit 13 generates a voltage necessary for each circuit in the liquid crystal display device 1 to operate. Then, the power supply generation circuit 13 outputs the generated voltage to the scanning line driving circuit 6, the signal line driving circuit 8, the timing controller 4, and the common electrode driving circuit 10.
  • the liquid crystal display device 1 includes a common electrode (not shown) provided for each sub-pixel in the display panel 2.
  • the common electrode drive circuit 10 outputs a predetermined common voltage for driving the common electrode to the common electrode based on a signal (arrow B) input from the timing controller 4 (arrow C).
  • FIG. 2 is a diagram illustrating an arrangement of sub-pixels constituting the main pixel provided in the display panel 2 of the liquid crystal display device 1 according to the present embodiment.
  • three sub-pixels that individually display the three primary colors (sub-pixel R that displays red, sub-pixel B that displays blue, and sub-pixel G that displays green), and three primary colors
  • One main pixel (picture element) is configured with four sub-pixels of sub-pixels (sub-pixels W displaying white) that display one color obtained by combining at least one of them as a unit. Further, these four sub-pixels are arranged so as to be arranged two by two in the column direction and the row direction, respectively. For example, as shown in FIG.
  • sub-pixel R and sub-pixel B, sub-pixel W and sub-pixel G is adjacent to each other in the row direction, and the sub pixel R and the sub pixel W, and the sub pixel B and the sub pixel G are adjacent to each other in the column direction.
  • the sub-pixel R and the sub-pixel B, the sub-pixel W and the sub-pixel G are adjacent in the row direction, and the sub-pixel R and the sub-pixel W, the sub-pixel B and the sub-pixel G are in the column direction.
  • the arrangement method of the four sub-pixels is 4 factorials, that is, 24 methods.
  • the sub-pixel R and the sub-pixel G, the sub-pixel W and the sub-pixel B are adjacent to each other in the row direction.
  • the pixel R, the sub-pixel W, the sub-pixel G, and the sub-pixel B may be arranged so as to be adjacent in the column direction.
  • a case where four subpixels of a subpixel W that displays white are used as one color obtained by combining at least one of the three primary colors will be described as an example. It is not limited to this.
  • the sub pixel W that displays white the sub pixel Y that displays yellow may be used, or only one of the three primary colors (either red, blue, or green) may be used.
  • a configuration using sub-pixels for displaying other colors may be adopted.
  • the present invention is not limited to this, and the main pixel may be configured with three subpixels as a unit. At this time, the three sub-pixels may display the three primary colors individually.
  • the gradation is the number of gradation levels for the colors individually displayed by the sub-pixels, and the image can be displayed more smoothly as the gradation is larger.
  • the main pixel When the main pixel is configured in units of three sub-pixels, when the gradation that can be displayed by each sub-pixel is 256 gradations, the main pixel can display 256 cubed colors (so-called “so-called”). Full color display). Further, when the gradation that can be displayed by each sub-pixel is two gradations, the main pixel can display 2 to the 3rd power, that is, 8 colors (so-called 8-color display).
  • the main pixel can display 256 to the fourth power when the sub-pixels can display 256 gradations. . Further, when the gradations that can be displayed by each sub-pixel are two gradations, the main pixel can display 2 to the 4th power, that is, 16 colors.
  • progressive driving when full color display is performed, progressive driving may be performed.
  • interlace driving when performing 8-color display, interlace driving may be performed.
  • the timing controller 4 selects the first display mode when the number of gradations that can be displayed by each sub-pixel is two gradations, and performs the interlace driving so that the scanning line driving circuit 6 and the signal lines are selected.
  • a case where the drive circuit 8 is controlled will be described as an example.
  • one frame is divided into units called fields (a scanning line scanned in one frame is divided into a plurality of sets scanned in each field), and scanning is performed sequentially for each field. Go.
  • the scanning line drive circuit 6 thins out the scanning lines for supplying scanning signals for each scanning line in a certain field (hereinafter also referred to as a first field). Scan by skipping one line.
  • the scanning lines not scanned in the first field are scanned. That is, when the first field is configured by scanning odd-numbered scanning lines, the second field is configured by scanning even-numbered scanning lines.
  • the present embodiment is not limited to the case where the first field and the second field are configured by scanning one scanning line, but scanning each field by scanning two scanning lines. You may comprise by.
  • interlaced driving method in the i-th field, scanning is performed every j scanning lines in the order of kth, k + (j + 1) th, k + 2 (j + 1) th,.
  • interlace driving is performed by scanning every j scanning lines in the order of k + 1th, k + 1 + (j + 1) th, k + 1 + 2 (j + 1) th,..., and one frame is composed of a total of j + 1 fields. May be.
  • the signal line driving circuit 8 sets the signal line driving current I2 to 0, thereby reducing the signal line driving current I2.
  • the operation timing of the scanning line driving circuit 6 and the signal line driving circuit 8 will be described by taking as an example a case where the potential of the data signal applied by supplying is set to 0V.
  • the signal line driving circuit 8 selects the scanning line to be selected next to a certain scanning line from the time when the scanning line driving circuit 6 finishes selecting the scanning line in the first field of a certain frame. In the period until it is set, the data signal is driven to have a potential of 0V.
  • the scanning line driving circuit 6 and the signal line driving circuit 8 operate in the second field of a certain frame in the same manner as the first field. Further, in the first field (or second field) of the next frame of a certain frame, the scanning line driving circuit 6 and the signal line driving circuit 8 operate in the same manner as the first field (or second field) of the certain frame. To do.
  • the liquid crystal display device 1 having the above-described configuration is switched by the timing controller 4 to operate in the first display mode or the second display mode.
  • the timing controller 4 operates in a scanning line manner so that the liquid crystal display device 1 operates in an interlace driving method when operating in the first display mode, and operates in a progressive driving method when operating in the second display mode.
  • the circuit 6 and the signal line driving circuit 8 are controlled.
  • the timing controller 4 can realize high display quality by performing progressive driving in the second display mode, that is, when high-quality display is required. Furthermore, the timing controller 4 can reduce power consumption by performing interlaced driving in the first display mode, that is, when high-quality display is not necessarily required.
  • the interlace driving method and the progressive driving method are switched depending on the number of gradations that can be displayed by each sub-pixel, when a display with a high display quality is desired, a display with a high display quality can be performed. And when high display quality is not necessarily required, power consumption can be reduced.
  • the operation of the signal line driving circuit 8 described above may be used together with inversion driving or may not be used together.
  • the operation of the signal line driving circuit 8 when operating in combination with inversion driving will be described below.
  • the scanning line driving circuit 6 performs scanning by skipping n rows (where n is an integer of 1 or more) by interlace driving, while the signal line driving circuit 8 performs scanning for the selected scanning line.
  • n is an integer of 1 or more
  • the signal line driving circuit 8 performs scanning for the selected scanning line.
  • driving that inverts every m selected scanning lines will be described by taking m-dot inversion driving as an example, but the present invention is not limited to this.
  • FIG. 3 is a transition diagram schematically showing how the polarity of each sub-pixel changes in the liquid crystal display device 1 of the present embodiment.
  • the first field includes p (where 1 ⁇ p ⁇ P-11) row scanning line, p + 2 row scanning line, p + 4 The scanning line in the row and the scanning line in the p + 6th row are scanned.
  • the second field is configured by scanning the p + 1th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 7th scanning line. That is, the first field and the second field are configured by scanning one scan line at a time.
  • the scanning line driving circuit 6 scans the pth scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line.
  • the signal line driving circuit 8 performs q (where 1 ⁇ q ⁇ Q-15) A data signal having a polarity “+” is supplied to the data signal line in the column, and a data signal having a polarity “+” is supplied to the data signal line in the q + 1 column.
  • the signal line driving circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal lines in the q + 2 column and the q + 3 column, and the data signals in the q + 4 column and the q + 5 column
  • a data signal having a polarity “+” is supplied to the line
  • a data signal having a polarity “ ⁇ ” is supplied to the data signal lines in the q + 6th column and the q + 7th column.
  • the signal line driving circuit 8 thus operates when the scanning line driving circuit 6 scans the p-th scanning line to the Q-th data signal line. Until then, the data signal having the same polarity is supplied to every two sub-pixels arranged in the row direction constituting the main pixel indicated by the broken line in FIG. In other words, with respect to the row direction, the polarity of the data signal applied to each sub pixel is inverted with two sub pixels arranged in the row direction constituting the main pixel as one unit.
  • the signal line driving circuit 8 has a polarity “ The data signal having “ ⁇ ” is supplied, and the data signal having the polarity “ ⁇ ” is supplied to the data signal line in the q + 1th column. Further, the signal line drive circuit 8 supplies a data signal having a polarity of “+” to the data signal lines in the q + 2 column and the q + 3 column, and the data signals in the q + 4 column and the q + 5 column. A data signal having a polarity of “ ⁇ ” is supplied to the line, and a data signal having a polarity of “+” is supplied to the data signal lines in the q + 6th column and the q + 7th column.
  • the signal line driving circuit 8 shifts the main pixel from the first column data signal line to the Q column data signal line. Driving is performed so that data signals having the same polarity are supplied to every two sub-pixels arranged in the row direction.
  • subpixels (hereinafter referred to as (p, q) -th) defined by the scanning line in the p-th row and the data signal line in the q-th column.
  • the polarity of the data signal applied to R) (also referred to as a sub-pixel) is “+” as shown in FIG.
  • the polarity of the data signal applied to the (p + 2, q) -th subpixel R and the (p, q + 2) -th subpixel R is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p, q + 1) th sub-pixel B is “+” as shown in FIG.
  • the polarity of the data signal applied to the (p + 2, q + 1) th sub-pixel B and the (p, q + 3) -th sub-pixel B is “ ⁇ ” as shown in FIG.
  • the signal line driving circuit 8 is a sub-pixel that displays the same color among the sub-pixels defined by the scanning lines scanned in the first field and is closest to each other.
  • data signals having opposite polarities are applied.
  • the signal line driving circuit 8 has two units of main pixels in the row direction and one sub-pixel in the column direction in one unit (that is, 2 ⁇ 1) in the row direction and the column direction, respectively.
  • the polarity of the data signal applied to each selected pixel is inverted using the selected pixel group as one unit.
  • the scanning line driving circuit 6 includes, in the second field of the x-th frame, the p + 1th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 7th.
  • the scanning lines in the row are sequentially scanned.
  • the scanning of the p-th scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th scanning line as the first field is thinned out. In this way, scanning is performed with one scanning line skipped from the first scanning line to the Pth scanning line. Therefore, as shown in FIG. 3, the scanning line driving circuit 6 performs one-line interlaced driving by repeating scanning of the first field scanning line and scanning of the second field scanning line.
  • the signal line driving circuit 8 applies the data signal line of the q-th column.
  • a data signal having a polarity “+” is supplied, and a data signal having a polarity “+” is supplied to the data signal line in the q + 1th column.
  • the signal line driving circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal lines in the q + 2 column and the q + 3 column, and the data signals in the q + 4 column and the q + 5 column
  • a data signal having a polarity “+” is supplied to the line
  • a data signal having a polarity “ ⁇ ” is supplied to the data signal lines in the q + 6th column and the q + 7th column.
  • the signal line driving circuit 8 when the scanning line driving circuit 6 scans the p + 3th scanning line, the signal line driving circuit 8 has a polarity “ The data signal having “ ⁇ ” is supplied, and the data signal having the polarity “ ⁇ ” is supplied to the data signal line in the q + 1th column. Further, the signal line drive circuit 8 supplies a data signal having a polarity of “+” to the data signal lines in the q + 2 column and the q + 3 column, and the data signals in the q + 4 column and the q + 5 column. A data signal having a polarity of “ ⁇ ” is supplied to the line, and a data signal having a polarity of “+” is supplied to the data signal lines in the q + 6th column and the q + 7th column.
  • the signal line driving circuit 8 thus operates when the scanning line driving circuit 6 scans the p-th scanning line to the Q-th data signal line. Up to this time, driving is performed so as to supply data signals having the same polarity for every two sub-pixels arranged in the row direction.
  • the polarity of the data signal applied to the (p + 1, q) th sub-pixel W is “+” as shown in FIG. It becomes the polarity. Further, the polarity of the data signal applied to the (p + 3, q) th sub-pixel W and the (p + 1, q + 2) -th subpixel W is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 1, q + 1) th sub-pixel G is “+” as shown in FIG.
  • the polarity of the data signal applied to the (p + 3, q + 1) th sub-pixel B and the (p + 1, q + 3) -th subpixel B is “ ⁇ ” as shown in FIG.
  • the signal line driving circuit 8 is a sub-pixel displaying the same color among the sub-pixels defined by the scanning lines scanned in the second field, and the polarities of the sub-pixels closest to each other are mutually different. Apply the opposite data signal.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the scanning line driving circuit 6 repeats scanning and non-scanning for each field with respect to each scanning line, and the signal line driving circuit 8 performs data signal supply to each data signal line for each frame. Drive to reverse polarity.
  • FIG. 4 is a timing chart showing the relationship between the scanning signal and the data signal.
  • a scanning signal having a high level (H level) voltage is applied to the p-th scanning line at time T1 (that is, the p-th scanning line).
  • supply of data signals having a polarity of “+” is started to the data signal lines in the q-th, q + 1-th and q + 4-th columns, as shown in FIG. .
  • supply of a data signal having a polarity of “ ⁇ ” is started to the data signal lines in the q + 2 and q + 3 columns.
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously with the selection of the scanning line in the p-th row at time T2. That is, at time T2, the supply of the data signal to each data signal line is stopped. The stop of the supply of the data signal is maintained until the p + 2th scanning line is selected at time T3.
  • the supply of a data signal having a polarity opposite to the polarity of is started.
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time when selection of the p-th scanning line is completed at time T12.
  • a data signal having a polarity opposite to the polarity of the data signal supplied in the first field of the xth frame is applied to each data signal line.
  • Supply is started.
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time when the scanning of the scanning line of the (p + 2) th row is completed at time T14.
  • the timing controller 4 determines that the polarity of the data signal applied to the selected pixel selected in a certain field is a predetermined number of selected pixels in the direction along the scanning line and the direction along the data signal line.
  • the data line driving circuit is controlled so as to be inverted as a unit. Therefore, the occurrence of flicker is suppressed.
  • the timing controller 4 determines the polarity of the data signal applied to each selected pixel in a certain field in the field in which the selected pixel is selected and the data signal applied to the selected pixel in the field immediately before the certain field.
  • the signal line driving circuit 8 is controlled so as to be inverted with respect to the polarity of the signal. Therefore, burn-in of each sub-pixel is prevented.
  • high-quality display is displayed when high-quality display is required, and when high-quality display is not required, power consumption is reduced by interlaced driving, and further, flicker generation is suppressed by dot inversion driving. it can.
  • the liquid crystal display device 1 can display a color image by mixing four colors while reducing power consumption by interlaced driving when high quality display is not necessary.
  • each color display either gradation 0 or gradation 1, so that a total of 16 colors can be displayed.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3, so that a total of 256 colors can be displayed. It can be carried out.
  • the scanning line driving circuit 6 and the signal line driving circuit 8 perform 1-line interlaced driving and 1-dot inversion driving, they are arranged in the row direction constituting the main pixel in the row direction.
  • the signal line driving circuit 8 is a sub-pixel that configures each main pixel adjacent to each other by applying data signals of different polarities to two sub-pixels arranged in the row direction constituting the main pixel in the row direction.
  • a configuration may be adopted in which the polarity of the data signal applied to each subpixel is inverted with two subpixels adjacent in the row direction as one unit.
  • FIG. 5 is a transition diagram schematically showing how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment.
  • the scanning line driving circuit 6 includes the pth scanning line, the p + 2th scanning line, the p + 4th scanning line, and , P + 6 scanning lines are sequentially scanned. At this time, the scanning of the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans scanning lines from the first scanning line to the P-th scanning line by skipping one line, and switches between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 is a sub-pixel constituting another main pixel, and applies a data signal having the same polarity to two sub-pixels adjacent in the row direction.
  • the polarity of the data signal applied to each sub-pixel arranged adjacent to each other in the column direction among the sub-pixels defined by the scanning lines scanned in each field is inverted.
  • the data signals applied to the (p, q + 1) th subpixel B and the (p, q + 2) th subpixel R are changed.
  • the polarity is “+” as shown in FIG.
  • the (p + 2, q + 1) th subpixel B, the (p, q + 3) th subpixel B, the (p + 2, q + 2) th subpixel R, and the (p, q + 4) th subpixel R are applied.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the scanning line driving circuit 6 repeats scanning and non-scanning for each field with respect to each scanning line, and the signal line driving circuit 8 performs data signal supply to each data signal line for each frame. Drive to reverse polarity.
  • the supply of the data signal having the polarity shown in FIG. 5 is started to each data signal line almost simultaneously with the selection of the (p + 1) th scanning line (time t2).
  • the potential of the supplied data signal becomes 0 V almost simultaneously with the selection of the scanning line of the (p + 1) th row, and is maintained until the scanning line of the (p + 3) th row is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously when the scanning of each scanning line is completed.
  • FIG. 6 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th row.
  • the scanning lines are sequentially scanned.
  • the scanning line driving circuit 6 scans the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line that are the scanning lines of the second field. Is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines from the first scanning line to the P-th scanning line, skipping one line, and switching between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 applies a data signal having the same polarity to each of the two sub-pixels arranged in the row direction constituting the main pixel.
  • the polarity of the data signal applied to each sub-pixel arranged adjacent to each other in the column direction among the sub-pixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 performs the row direction that constitutes the main pixel from the first data signal line to the Qth data signal line. Are driven so as to supply data signals of the same polarity to the two sub-pixels arranged in a row.
  • the data signals applied to the (p, q) th subpixel R and the (p + 2, q) th subpixel R The polarity is “+” as shown in FIG. Further, it is applied to the (p + 4, q) th subpixel R, the (p + 6, q) th subpixel R, the (p, q + 2) th subpixel R, and the (p + 2, q + 2) th subpixel R.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel W and the (p + 3, q) th subpixel W in the second field of the xth frame are shown in FIG.
  • the polarity is “+”.
  • the (p + 5, q) th subpixel W, the (p + 7, q) th subpixel W, the (p + 1, q + 2) th subpixel W, and the (p + 3, q + 2) th subpixel W are applied.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the signal line driving circuit 8 is a sub-pixel that displays the same color among the sub-pixels defined by the scanning lines scanned in the first field or the second field of the x-th frame.
  • the two-pixel inversion driving is performed by supplying a data signal so that the polarity is inverted every two sub-pixels closest to each other in the column direction and the polarity of the sub-pixel closest to the row direction is inverted.
  • the signal line driving circuit 8 includes two sub-pixels constituting the main pixel in the row direction and two sub-pixels in the column direction in one unit (that is, in the row direction and the column direction).
  • the polarity of the data signal applied to each selected pixel is inverted using a 2 ⁇ 2 selected pixel group as one unit.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the supply of the data signal having the polarity shown in FIG. 6 is started to each data signal line substantially simultaneously with the selection of the p-th scanning line (time t3).
  • the potential of the supplied data signal becomes 0 V substantially simultaneously with the end of scanning of the p-th scanning line, and is maintained until the p + 2th scanning line is selected.
  • the supply of the data signal having the polarity shown in FIG. 6 is started to each data signal line substantially simultaneously with the selection of the (p + 1) th scanning line (time t4).
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time as the selection of the p + 1-th scanning line is completed, and is maintained until the p + 3-th scanning line is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V almost simultaneously with the selection of each scanning line.
  • FIG. 7 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 2-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the first field includes p-th scanning line, p + 3-th scanning line, p + 4-th scanning line, and p + 7-th scanning line as shown in FIG. It shall be constituted by scanning.
  • the second field is configured by scanning the p + 1-th scanning line, the p + 2-th scanning line, the p + 5-th scanning line, and the p + 6-th scanning line.
  • the first field and the second field are configured by scanning with two scanning lines skipped.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 3th scanning line, the p + 4th scanning line, and the p + 7th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 2-th scanning line, the p + 5-th scanning line, and the p + 6-th scanning line as the second field is thinned out.
  • the scanning line driving circuit 6 scans scanning lines from the first scanning line to the P-th scanning line by skipping one line, and switches between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 applies a data signal having the same polarity to each of the two sub-pixels arranged in the row direction constituting the main pixel. Further, the polarity of the data signal applied to each of the two subpixels arranged closest to each other in the column direction among the subpixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 performs the row direction that constitutes the main pixel from the first data signal line to the Qth data signal line. Are driven so as to apply data signals of the same polarity to the two sub-pixels arranged in a row.
  • the scanning line driving circuit 6 and the signal line driving circuit 8 perform the above-described driving, so that the data signal applied to the (p, q) th subpixel R and the (p + 3, q) th subpixel W.
  • the polarity is “+” as shown in FIG.
  • it is applied to the (p + 4, q) th subpixel R, the (p, q + 2) th subpixel R, the (p + 7, q) th subpixel W, and the (p + 3, q + 2) th subpixel W.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel W and the (p + 2, q) th subpixel R in the second field of the xth frame are shown in FIG.
  • the polarity is “+”.
  • it is applied to the (p + 5, q) th subpixel W, the (p + 6, q) th subpixel R, the (p + 1, q + 2) th subpixel W, and the (p + 2, q + 2) th subpixel R.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the signal line driving circuit 8 is a sub-pixel that displays the same color among the sub-pixels defined by the scanning lines scanned in the first field or the second field of the first frame.
  • the one-dot inversion drive is performed so that the polarity of the data signal applied to the subpixels closest to each other in the row direction and the column direction is inverted.
  • the signal line driving circuit 8 has two sub-pixels constituting the main pixel adjacent in the row direction and two sub-pixels adjacent in the column direction as one unit in the row direction and the column direction, respectively.
  • the polarity of the data signal applied to each selected pixel is inverted as a unit of 2 ⁇ 2 selected pixel groups.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the supply of the data signal having the polarity shown in FIG. 7 is started to each data signal line substantially simultaneously with the selection of the (p + 1) th scanning line (time t6).
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time as the selection of the p + 2 row scanning line after the p + 1 row scanning line is selected. Maintained until selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started. Then, the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously when the selection of each scanning line is completed.
  • the signal line driving circuit 8 sets two sub-pixels arranged in the row direction constituting the main pixel to 1 in the row direction.
  • the signal line driving circuit 8 applies data signals having different polarities to two sub-pixels adjacent to each other in the row direction in the row direction, and the sub-pixels forming the main pixels adjacent to each other.
  • a configuration may be adopted in which the polarity of the data signal applied to each sub pixel is inverted with two sub pixels adjacent in the row direction as one unit.
  • FIG. 8 is a transition diagram schematically showing how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment.
  • the scanning line driving circuit 6 scans the pth scanning line, the p + 3th scanning line, the p + 4th scanning line, and the p + 7th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 2-th scanning line, the p + 5-th scanning line, and the p + 6-th scanning line as the second field is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines from the first scanning line to the P-th scanning line, skipping two lines, and switching between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 is a sub-pixel constituting another main pixel, and applies a data signal having the same polarity to two sub-pixels adjacent in the row direction.
  • the polarity of the data signal applied to each subpixel arranged closest to the column direction among the subpixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 configures other main pixels from the first column data signal line to the Qth column data signal line when the scanning line driving circuit 6 scans the scanning line.
  • the sub-pixel is driven so as to supply data signals having the same polarity to two sub-pixels adjacent in the row direction.
  • the scanning line driving circuit 6 and the signal line driving circuit 8 perform the above-described driving, so that the data signal applied to the (p, q) th subpixel R and the (p + 3, q) th subpixel W.
  • the polarity is “ ⁇ ” as shown in FIG.
  • it is applied to the (p + 4, q) th subpixel R, the (p, q + 2) th subpixel R, the (p + 7, q) th subpixel W, and the (p + 3, q + 2) th subpixel W.
  • the polarity of the data signal is “+” as shown in FIG.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel W and the (p + 2, q) th subpixel R in the second field of the xth frame are shown in FIG.
  • the polarity is “ ⁇ ”.
  • it is applied to the (p + 5, q) th subpixel W, the (p + 6, q) th subpixel R, the (p + 1, q + 2) th subpixel W, and the (p + 2, q + 2) th subpixel R.
  • the polarity of the data signal is “+” as shown in FIG.
  • the signal line drive circuit 8 is a sub-pixel displaying the same color in the first field or the second field, and the data signals having opposite polarities to the sub-pixels closest to each other. Supply.
  • the signal line driving circuit 8 is adjacent to each other in the row direction and the column direction.
  • the polarity of the data signal applied to each selected pixel is inverted using two subpixels as one unit.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the signal line driving circuit 8 when performing 2-line interlaced driving and 2-dot inversion driving, is adjacent to the adjacent two lines in which scanning is thinned out in the first field of each frame in the column direction.
  • the signal line driving circuit 8 has two adjacent sub-pixels defined by the scanning lines sandwiched between the two scanning lines thinned out in the first field of each frame in the column direction as one unit.
  • a configuration in which the polarity of the data signal applied to each sub-pixel is inverted may be employed.
  • the first display mode when performing two-line interlace driving and two-dot inversion driving, the first display mode is defined by the scanning lines sandwiched between two scanning lines that are thinned out in the first field of each frame.
  • FIG. 9 shows a case where the liquid crystal display device 1 according to the present embodiment is sandwiched between two scanning lines that are thinned out in the first field of each frame when performing two-line interlaced driving and two-dot inversion driving.
  • the scanning line driving circuit 6 performs p-line scanning line, p + 3 scanning line, p + 4th scanning line in the first field of the x-th frame in order to perform 2-line interlace driving.
  • the scanning line and the scanning line of the p + 7th row are sequentially scanned.
  • the scanning of the p + 2th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 6th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 thus scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for every two scanning lines, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 applies a data signal with reversed polarity to each of two sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and is adjacent to the main line adjacent to the row direction.
  • the polarity of the data signal applied for each pixel is inverted.
  • the polarity of the data signal to be applied is inverted for every two adjacent sub-pixels defined by the scanning lines sandwiched between two scanning lines to be thinned out in the first field.
  • the signal line drive circuit 8 applies a data signal with the polarity reversed every frame to the same subpixel.
  • the signal line drive circuit 8 allows the sub-pixels constituting the main pixel from the data signal line in the first column to the data signal line in the Q column when the scan line drive circuit 6 scans the scan line.
  • the driving is performed so that data signals having the same polarity are applied to two sub-pixels adjacent in the row direction.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • FIG. 30 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-line interlace driving is performed and m-dot inversion driving is performed. It is a transition diagram.
  • the m-dot inversion driving here refers to, for example, driving that inverts the polarity of the data signal for each selected pixel of “m rows ⁇ 2 columns” among the selected pixels corresponding to the selected scanning line in each field.
  • the present embodiment is not limited to this embodiment, and is an example of driving that inverts the polarity of the data signal for each selected pixel of “m rows ⁇ any number of columns”.
  • the first field and the second field in each frame are configured by scanning the scanning lines by skipping one line as shown in FIG.
  • the scanning line driving circuit 6 scans each scanning line in the p, p + 2,..., P + 2m ⁇ 2, p + 2m,. Are sequentially scanned. In this way, the scanning line driving circuit 6 scans the scanning lines from the first scanning line to the P-th scanning line, skipping one line, and switching between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 applies a data signal having the same polarity to each of the two sub-pixels arranged in the row direction constituting the main pixel. Further, the polarity of the data signal applied to each of the two subpixels arranged closest to each other in the column direction among the subpixels defined by the scanning lines scanned in each field is inverted.
  • the polarity of the data signal applied to the (p + 2m + 1, q) th,..., (P + 4m ⁇ 1, q) th subpixel W is “+”.
  • the polarity of the signal is “-”.
  • the polarity of the data signal applied to each subpixel is the same as that of the data signal applied to each corresponding subpixel in the first field of the xth frame. The opposite of polarity. Further, the polarity of the data signal applied to each sub-pixel in the second field of the (x + 1) th frame is opposite to the polarity of the data signal applied to each corresponding sub-pixel in the second field of the x-th frame. .
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the signal line driving circuit 8 is a sub-pixel that displays the same color among the sub-pixels defined by the scanning lines scanned in each field, and is m sub-pixels closest to each other in the column direction.
  • the data signal is supplied so that the polarity is inverted for each pixel and the polarity is inverted for each sub-pixel closest to the row direction.
  • the signal line driving circuit 8 is a sub-pixel displaying the same color among the sub-pixels constituting each picture element, and the polarity is inverted for each of the m sub-pixels closest to each other in the column direction, A data signal is supplied so that the polarity is inverted for each sub-pixel closest to the row direction.
  • a liquid crystal display device according to another embodiment of the present invention will be described with reference to FIGS.
  • FIG. 10 is a diagram showing an arrangement of four sub-pixels included in the display panel 2 of the liquid crystal display device 1 according to the present embodiment and constituting the main pixel.
  • one main pixel is composed of four sub-pixels: a sub-pixel R, a sub-pixel B, a sub-pixel G, and a sub-pixel W.
  • the four subpixels are arranged in a line in the row direction.
  • the subpixel R, the subpixel G, the subpixel B, and the subpixel W are arranged in this order. Are arranged adjacent to each other in the row direction.
  • the sub pixel R, the sub pixel G, the sub pixel B, and the sub pixel W are arranged adjacent to each other in the row direction.
  • the arrangement method of the four sub-pixels is 4 factorials, that is, 24 methods.
  • the sub-pixel R, the sub-pixel B, the sub-pixel G, and the sub-pixel W are adjacent in the row direction in this order. May be arranged.
  • one main pixel is composed of four sub-pixels of a sub-pixel R, a sub-pixel B, a sub-pixel G, and a sub-pixel W
  • the present invention is not limited to this.
  • a configuration using the sub-pixel Y may be adopted, and of course, a configuration using sub-pixels for other colors may be adopted.
  • FIG. 11 is a transition diagram schematically showing how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment.
  • the first field includes p-th scanning line, p + 2th scanning line, p + 4th scanning line, and p + 6th scanning line. It shall be constituted by scanning.
  • the second field is configured by scanning the p + 1th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 7th scanning line. That is, the first field and the second field are configured by scanning one scan line at a time.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line.
  • the signal line driving circuit 8 reads the data in the q-th column and the q + 2-th row.
  • a data signal having a polarity “+” is supplied to the signal line, and a data signal having a polarity “ ⁇ ” is supplied to the data signal lines in the q + 1th column and the q + 3th row.
  • the signal line drive circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal lines in the q + 4th column and the q + 6th column, and the polarity to the data signal line in the q + 5th column and the q + 7th column.
  • a data signal that is “+” is supplied. Further, the signal line driving circuit 8 supplies a data signal having a polarity “+” to the data signal lines in the q + 8th column, the q + 10th column, the q + 13th column, and the q + 15th column, and the q + 9th column, the q + 11th column. A data signal having a polarity of “ ⁇ ” is supplied to the data signal lines in the first, q + 12th and q + 14th columns.
  • the signal line driving circuit 8 applies the data signal lines in the qth column and the q + 2th row.
  • a data signal having a polarity of “ ⁇ ” is supplied, and a data signal having a polarity of “+” is supplied to the data signal lines in the q + 1th column and the q + 3th row.
  • the signal line driving circuit 8 supplies a data signal having a polarity of “+” to the data signal lines of the q + 4th column and the q + 6th column, and the polarity to the data signal line of the q + 5th column and the q + 7th column. Supply a data signal that is "-".
  • the signal line driving circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal lines in the q + 8th column, the q + 10th column, the q + 13th column, and the q + 15th column, and the q + 9th column, the q + 11th column.
  • a data signal having a polarity of “+” is supplied to the data signal lines of the first, q + 12th and q + 14th columns.
  • the signal line driving circuit 8 is thus arranged so that when the scanning line driving circuit 6 scans the (p + 2) th scanning line, four signal lines are arranged adjacent to each other in the row direction constituting the main pixel. A data signal having an inverted polarity is applied to each sub pixel. Further, the signal line driving circuit 8 inverts the polarity of the data signal to be applied for each main pixel adjacent in the row direction.
  • the polarities of the data signals applied to the (p, q) th subpixel R and the (p, q + 2) th subpixel B are as follows. As shown in FIG. 11, the polarity is “+”. Data applied to the (p + 2, q) th subpixel R, the (p, q + 4) th subpixel R, the (p + 2, q + 2) th subpixel B, and the (p, q + 6) th subpixel B. The polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p, q + 1) th sub-pixel G and the (p, q + 3) -th sub-pixel W is “ ⁇ ” as shown in FIG.
  • the polarity of the signal is “+” as shown in FIG.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel R and the (p + 1, q + 2) th subpixel B are as shown in FIG. “+” Polarity.
  • the polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 1, q + 1) th sub-pixel G and the (p + 1, q + 3) -th subpixel W is “ ⁇ ” as shown in FIG.
  • the polarity of the signal is “+” as shown in FIG.
  • the signal line driving circuit 8 is a sub-pixel displaying the same color among the sub-pixels defined by the scanning lines scanned in the first field, and data applied to the sub-pixels closest to each other. Drive so that the polarity of the signal is reversed.
  • the polarity of the data signal applied to each subpixel is equal to the polarity of the data signal applied to each corresponding subpixel in the first field of the xth frame. The opposite of polarity. Further, the polarity of the data signal applied to each sub-pixel in the second field of the (x + 1) th frame is opposite to the polarity of the data signal applied to each corresponding sub-pixel in the second field of the x-th frame. .
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the scanning line driving circuit 6 performs one-line interlace driving for each scanning line, which repeats scanning and non-scanning for each scanning line and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 applies a data signal whose polarity is inverted for each sub-pixel to the four sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and further in the row direction.
  • One-dot inversion driving is performed to invert the polarity of the data signal applied to each adjacent main pixel.
  • the signal line driving circuit 8 includes four sub-pixels constituting the main pixel in the row direction and one sub-pixel in the column direction in one unit (that is, in the row direction and the column direction).
  • the polarity of the data signal applied to each selected pixel is inverted using a 4 ⁇ 1 selected pixel group as one unit.
  • the signal line driving circuit 8 inverts the polarity of the data signal for each sub-pixel constituting the main pixel and also inverts the polarity of the data signal applied to each corresponding sub-pixel in the adjacent main pixels.
  • a configuration can be adopted in which data signals having the same polarity are not applied to sub-pixels displaying the same color in the row direction.
  • the supply of the data signal having the polarity shown in FIG. 11 is started to each data signal line substantially simultaneously with the selection of the p-th scanning line (time t7).
  • the potential of the data signal supplied to each data signal line becomes 0V substantially at the same time as the selection of the p-th scanning line is completed, and is maintained until the p + 2th scanning line is selected.
  • the supply of the data signal having the polarity shown in FIG. 11 is started to each data signal line substantially simultaneously with the selection of the (p + 1) th scanning line (time t8).
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time as the selection of the p + 1-th scanning line is completed, and is maintained until the p + 3-th scanning line is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V almost simultaneously with the selection of each scanning line.
  • the liquid crystal display device 1 can display a color image by mixing four colors while reducing power consumption by interlaced driving when high quality display is not necessary.
  • each color display either gradation 0 or gradation 1, so that a total of 16 colors can be displayed.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3, so that a total of 256 colors can be displayed. It can be carried out.
  • FIG. 12 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the pth scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th scanning line.
  • the scanning lines are sequentially scanned.
  • the scanning line driving circuit 6 scans the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line that are the scanning lines of the second field. Is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines from the first scanning line to the P-th scanning line, skipping one line, and switching between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 has four sub-pixels arranged adjacent to each other in the row direction constituting the main pixel during the scanning line driving circuit 6 scanning the scanning lines. On the other hand, a data signal with reversed polarity is applied to each sub-pixel. Further, the signal line driving circuit 8 inverts the polarity of the data signal to be applied for each main pixel adjacent in the row direction.
  • the polarities of the data signals applied to the (p + 1, q + 1) th and (p + 3, q + 1) th subpixels G and the (p + 1, q + 3) th and (p + 3, q + 3) th subpixels W are as follows. As shown in FIG. 12, the polarity is “ ⁇ ”.
  • the signal line driving circuit 8 has four sub-pixels constituting the main pixel in the row direction and two sub-pixels in the column direction in one unit (that is, in the row direction and the column direction).
  • the polarity of the data signal applied to each selected pixel is inverted using a 4 ⁇ 2 selected pixel group as one unit.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for each scanning line, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 applies a data signal whose polarity is inverted for each sub-pixel to four sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and is adjacent in the row direction. The polarity of the data signal applied to each main pixel is inverted.
  • the signal line driving circuit 8 further inverts the polarity of the data signal to be applied for every two subpixels adjacent in the column direction.
  • the signal line drive circuit 8 inverts the polarity of the data signal for each sub-pixel constituting the main pixel, and further inverts the polarity of the data signal for each main pixel to display the same color in the row direction. It is possible to prevent a data signal having the same polarity from being applied to the pixel.
  • the supply of the data signal having the polarity shown in FIG. 12 is started to each data signal line substantially simultaneously with the selection of the p-th scanning line (time t9).
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously with the end of the selection of the p-th scanning line, and is maintained until the p + 2th scanning line is selected.
  • the supply of the data signal having the polarity shown in FIG. 12 is started to each data signal line substantially simultaneously with the selection of the (p + 1) th scanning line (time t10).
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time as the selection of the p + 1-th scanning line is completed, and is maintained until the p + 3-th scanning line is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V almost simultaneously with the selection of each scanning line.
  • FIG. 13 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 2-line interlace driving is performed and 1-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 has a p-th scanning line, a p + 3-th scanning line, and a p + 4-th row in the first field of the x-th frame.
  • the scanning line and the scanning line of the p + 7th row are sequentially scanned.
  • the scanning of the p + 2th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 6th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines from the first scanning line to the P-th scanning line, skipping two lines, and switching between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 includes four sub-pixels arranged adjacent to each other in the row direction constituting the main pixel when the scanning line driving circuit 6 scans the scanning line. On the other hand, a data signal with reversed polarity is applied to each sub-pixel. Further, the signal line driving circuit 8 inverts the polarity of the data signal to be applied for each main pixel adjacent in the row direction.
  • the polarity of the data signal applied to is a “+” polarity as shown in FIG.
  • the polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p, q + 1) th sub-pixel G and the (p, q + 3) -th sub-pixel W is “ ⁇ ” as shown in FIG.
  • the polarity of the signal is “+” as shown in FIG.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel R and the (p + 1, q + 2) th subpixel B are as shown in FIG. “+” Polarity.
  • the polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 1, q + 1) th sub-pixel G and the (p + 1, q + 3) -th subpixel W is a “ ⁇ ” polarity as shown in FIG.
  • the polarity of the signal is “+” as shown in FIG.
  • the signal line driving circuit 8 includes four sub-pixels constituting the main pixel in the row direction and one sub-pixel in the column direction in one unit (that is, in the row direction and the column direction).
  • the polarity of the data signal applied to each selected pixel is inverted using a 4 ⁇ 1 selected pixel group as one unit.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the scanning line driving circuit 6 repeats scanning and non-scanning of the scanning lines by skipping two lines for each scanning line, and further switches between scanning and non-scanning of the scanning lines for each field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to four sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel.
  • the polarity of the data signal applied every time is inverted.
  • the signal line driver circuit 8 inverts the polarity of the data signal to be applied for each subpixel adjacent in the column direction. Further, the signal line drive circuit 8 applies a data signal with the polarity reversed every frame to the same subpixel.
  • the supply of the data signal having the polarity shown in FIG. 13 is started to each data signal line almost simultaneously with the selection of the p-th scanning line (time t11).
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time as the selection of the p-th scanning line is completed, and is maintained until the p + 3th scanning line is selected.
  • the supply of the data signal having the polarity shown in FIG. 13 is started to each data signal line substantially simultaneously with the selection of the (p + 1) th scanning line (time t12). .
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time as the selection of the p + 2 row scanning line after the p + 1 row scanning line is selected. Maintained until selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V almost simultaneously with the selection of each scanning line.
  • FIG. 14 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 2-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 performs the p-th scanning line, the p + 3th scanning line, and the p + 4th row in the first field of the x-th frame.
  • the scanning line and the scanning line of the p + 7th row are sequentially scanned.
  • the scanning of the p + 2th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 6th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line.
  • the signal line driving circuit 8 includes four sub-pixels arranged adjacent to each other in the row direction constituting the main pixel when the scanning line driving circuit 6 scans the scanning line.
  • a data signal with the polarity reversed is applied to each sub-pixel, and the polarity of the data signal applied to each main pixel adjacent in the row direction is reversed.
  • the signal line driving circuit 8 has four sub-pixels constituting the main pixel in the row direction and two sub-pixels in the column direction in one unit (that is, in the row direction and the column direction).
  • the polarity of the data signal applied to each selected pixel is inverted using a 4 ⁇ 2 selected pixel group as one unit.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to four sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel.
  • the polarity of the data signal applied every time is inverted.
  • the signal line driver circuit 8 inverts the polarity of the data signal to be applied for every two sub-pixels adjacent in the column direction.
  • the signal line drive circuit 8 applies a data signal with the polarity reversed every frame to the same subpixel.
  • the supply of the data signal having the polarity shown in FIG. 14 is started to each data signal line substantially simultaneously with the selection of the p-th scanning line (time t13).
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously with the completion of the selection of the p-th scanning line, and is maintained until the p + 3th scanning line is selected.
  • the supply of the data signal having the polarity shown in FIG. 14 is started to each data signal line substantially simultaneously with the selection of the (p + 1) th scanning line (time t14).
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time when the selection of the p + 2 row scanning line is completed after the p + 1 row scanning line is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V almost simultaneously with the selection of each scanning line.
  • the signal line driving circuit 8 when performing 2-line interlaced driving and 2-dot inversion driving, is adjacent to the adjacent two lines in which scanning is thinned out in the first field of each frame in the column direction.
  • a data signal to be applied to each sub-pixel with two sub-pixels defined by scanning lines sandwiching the scanning lines of the rows (for example, the p-th and p + 3th scanning lines in FIG. 14) as one unit.
  • the signal line driving circuit 8 has two adjacent sub-pixels defined by the scanning lines sandwiched between the two scanning lines thinned out in the first field of each frame in the column direction as one unit.
  • a configuration in which the polarity of the data signal applied to each sub-pixel is inverted may be employed.
  • the first display mode when performing two-line interlaced driving and two-dot inversion driving, the first display mode is defined by the scanning lines sandwiched between two scanning lines that are thinned out in the first field of each frame.
  • FIG. 15 shows a case where the liquid crystal display device 1 according to this embodiment is sandwiched between two scanning lines that are thinned out in the first field of each frame when performing two-line interlaced driving and two-dot inversion driving.
  • the scanning line driving circuit 6 performs the two-line interlaced driving in the first field of the x-th frame, the p-th scanning line, the p + 3-th scanning line, and the p + 4-th line.
  • the scanning line and the scanning line of the p + 7th row are sequentially scanned.
  • the scanning of the p + 2th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 6th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 thus scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for every two scanning lines, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to four sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel.
  • the polarity of the data signal applied every time is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal to be applied for every two subpixels defined by the scanning lines adjacent to each other in the column direction between the scanning lines to be thinned. Further, the signal line drive circuit 8 applies a data signal with the polarity reversed every frame to the same subpixel.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the case where the four sub-pixels constituting the main pixel are arranged so as to be arranged two each in the column direction and the row direction has been described as an example, but the present invention is not limited thereto. It is not something.
  • the number of sub-pixels constituting the main pixel may be three, and a configuration in which the three sub-pixels constituting the main pixel are arranged in a line in the row direction may be employed.
  • a liquid crystal display device according to still another embodiment of the present invention will be described with reference to FIGS.
  • FIG. 16 is a diagram showing an arrangement of three sub-pixels included in the display panel 2 of the liquid crystal display device 1 according to the present embodiment and constituting the main pixel.
  • one main pixel is composed of three sub-pixels: a sub-pixel R, a sub-pixel G, and a sub-pixel B.
  • the three sub-pixels are arranged in a row in the row direction.
  • the sub-pixel R, the sub-pixel G, and the sub-pixel B are arranged in the row direction in this order. Adjacent to each other.
  • the case where the sub pixel R, the sub pixel G, and the sub pixel B are arranged adjacent to each other in the row direction will be described as an example. It is not limited.
  • the three sub-pixels are arranged in the factorial of 3, that is, in six ways.
  • the sub-pixel R, the sub-pixel B, and the sub-pixel G are arranged adjacent to each other in the row direction. It may be.
  • FIG. 17 schematically shows how the polarity of each sub-pixel changes when performing 1-dot inversion driving while performing 1-line interlaced driving in the liquid crystal display device 1 according to the present embodiment. It is a transition diagram.
  • the first field includes p-th scanning line, p + 2th scanning line, p + 4th scanning line, and p + 6th scanning line as shown in FIG. It shall be constituted by scanning.
  • the second field is configured by scanning the p + 1th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 7th scanning line. That is, the first field and the second field are configured by scanning one scan line at a time.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line.
  • the signal line driving circuit 8 when the scanning line driving circuit 6 scans the p-th scanning line in the first field of the x-th frame, the signal line driving circuit 8 reads the q-th column, the q + 2-th row, and Q + 4, a data signal having a polarity of “+” is supplied to the data signal line in the fourth row.
  • the signal line driving circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal lines in the q + 1th column, the q + 3th row, and the q + 5th column.
  • the signal line driving circuit 8 In the first field of the x-th frame, when the scanning line driving circuit 6 scans the p + 2th scanning line, the signal line driving circuit 8 reads the qth column, the q + 2th row, and the q + 4th row. A data signal having a polarity of “ ⁇ ” is supplied to the data signal line. The signal line driving circuit 8 supplies a data signal having a polarity of “+” to the data signal lines in the q + 1th column, the q + 3th row, and the q + 5th column.
  • the signal line driving circuit 8 performs 1 on the sub-pixels arranged adjacent to each other in the row direction when the scanning line driving circuit 6 scans the p-th scanning line. A data signal having an inverted polarity is applied to each sub-pixel. The signal line driving circuit 8 also outputs a data signal that is inverted in polarity from the data signal applied when the scanning line driving circuit 6 scans the scanning line of the p + 2th column. Apply.
  • the polarity of the data signal applied to is a “+” polarity.
  • the polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p, q + 1) -th subpixel G is “ ⁇ ” polarity
  • the polarity of the data signal applied to the sub-pixel G is “+”.
  • the signal line driving circuit 8 is driven so that the polarity of the data signal applied to the adjacent sub-pixel defined by the scanning line scanned in the first field is inverted. Further, the signal line drive circuit 8 inverts the polarity of the data signal applied to the adjacent sub-pixels among the sub-pixels that display the same color and are defined by the scanning lines scanned in the first field. To drive.
  • the polarity of the data signal applied to the (p + 1, q) th subpixel R and the (p + 1, q + 2) th subpixel B is as shown in FIG. “+” Polarity.
  • the polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 1, q + 1) th sub-pixel G is “ ⁇ ”, and the (p + 3, q + 1) -th subpixel G, (p , Q + 4) The polarity of the data signal applied to the sub-pixel G is “+”.
  • the signal line driving circuit 8 uses each subpixel as one unit (that is, 1 ⁇ 1 selected pixel group as one unit) in each field in the row direction and the column direction.
  • the polarity of the data signal applied to is inverted.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the supply of the data signal having the polarity shown in FIG. 17 is started to each data signal line substantially simultaneously with the selection of the (p + 1) th scanning line (time t16).
  • the potentials of these data signals become 0 V substantially at the same time when selection of the scanning line of the (p + 1) th row is completed, and is maintained until the scanning line of the (p + 3) th row is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V almost simultaneously with the selection of each scanning line.
  • the liquid crystal display device 1 can display a color image by mixing three colors while reducing power consumption by interlaced driving when high quality display is not required.
  • each color display either gradation 0 or gradation 1, so that a total of eight colors can be displayed.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3, so that a total of 64 colors can be displayed. It can be carried out.
  • FIG. 18 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the pth scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th scanning line.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for each scanning line, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel with respect to the subpixels arranged adjacent to each other in the row direction in each field.
  • the polarity of the data signal applied to every two subpixels adjacent in the column direction is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driving circuit 8 selects one sub-pixel in the row direction and two sub-pixels in the column direction in one unit (that is, 1 ⁇ 2 selection) in each field.
  • the polarity of the data signal applied to each selected pixel is inverted using a pixel group as one unit.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the supply of the data signal having the polarity shown in FIG. 18 is started to each data signal line substantially simultaneously with the selection of the p-th scanning line (time t17).
  • the potential of the data signal supplied to each data signal line becomes 0V substantially at the same time as the selection of the p-th scanning line is completed, and is maintained until the p + 2th scanning line is selected.
  • the supply of the data signal having the polarity shown in FIG. 18 is started to each data signal line substantially simultaneously with the selection of the (p + 1) th scanning line (time t18).
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time as the selection of the p + 1-th scanning line is completed, and is maintained until the p + 3-th scanning line is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously with the selection of each scanning line.
  • FIG. 19 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 2-line interlace driving is performed and 1-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 3th scanning line, the p + 4th scanning line, and the p + 7th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 2-th scanning line, the p + 5-th scanning line, and the p + 6-th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning every two scanning lines for each scanning line, and switches between scanning and non-scanning of the scanning lines every field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to the three sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and is adjacent in the row direction.
  • the polarity of the data signal applied to each main pixel to be reversed is inverted.
  • the polarity of the data signal applied to each sub-pixel arranged adjacent to each other in the column direction among the sub-pixels defined by the scanning lines scanned in each field is inverted.
  • the signal line drive circuit 8 sets the polarity of the data signal to be applied to each sub pixel with respect to the sub pixels arranged adjacent to each other in the row direction and the column direction. Invert. Further, the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driving circuit 8 uses each subpixel as one unit (that is, 1 ⁇ 1 selected pixel group as one unit) in each field in the row direction and the column direction.
  • the polarity of the data signal applied to is inverted.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously with the selection of each scanning line.
  • FIG. 20 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 2-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the pth scanning line, the p + 3th scanning line, the p + 4th scanning line, and the p + 7th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 2-th scanning line, the p + 5-th scanning line, and the p + 6-th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning every two scanning lines for each scanning line, and switches between scanning and non-scanning of the scanning lines every field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to the three sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and is adjacent in the row direction.
  • the polarity of the data signal applied to each main pixel to be reversed is inverted.
  • the polarity of the data signal applied to every two subpixels arranged adjacent to each other in the column direction among the subpixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each sub-pixel with respect to the sub-pixels arranged adjacent to each other in the row direction, and in the column direction.
  • the polarity of the data signal applied to every two subpixels is inverted with respect to the subpixels arranged adjacent to each other.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driving circuit 8 selects one sub-pixel in the row direction and two sub-pixels in the column direction in one unit (that is, 1 ⁇ 2 selection) in each field.
  • the polarity of the data signal applied to each selected pixel is inverted using a pixel group as one unit.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the supply of the data signal having the polarity shown in FIG. 20 is started to each data signal line substantially simultaneously with the selection of the p-th scanning line (time t20).
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially at the same time as the selection of the p-th scanning line is completed, and is maintained until the p + 3th scanning line is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously with the selection of each scanning line.
  • the signal line driving circuit 8 when performing 2-line interlaced driving and 2-dot inversion driving, is adjacent to the adjacent two lines in which scanning is thinned out in the first field of each frame in the column direction.
  • the present invention is not limited to this.
  • the signal line driving circuit 8 has the same polarity for two adjacent sub-pixels defined by a scanning line sandwiched between two scanning lines to be thinned out in the first field of each frame in the column direction.
  • a configuration for applying a data signal may be employed.
  • the signal line driving circuit 8 sets two adjacent sub-pixels defined by the scanning lines sandwiched between two scanning lines to be thinned out in the first field of each frame in the column direction.
  • the polarity of the data signal applied to each sub-pixel is inverted.
  • the first display mode when performing two-line interlaced driving and two-dot inversion driving, the first display mode is defined by the scanning lines sandwiched between two scanning lines that are thinned out in the first field of each frame.
  • FIG. 21 shows a case where the liquid crystal display device 1 according to the present embodiment is sandwiched between two scanning lines that are thinned out in the first field of each frame when performing two-line interlaced driving and two-dot inversion driving.
  • the scanning line driving circuit 6 performs the two-line interlaced driving in the first field of the x-th frame, the p-th scanning line, the p + 3th scanning line, and the p + 4th row.
  • the scanning line and the scanning line of the p + 7th row are sequentially scanned.
  • the scanning of the p + 2th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 6th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 thus scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for every two scanning lines, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to three sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and the main pixels adjacent in the row direction.
  • the polarity of the data signal applied every time is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal to be applied for every two subpixels defined by the scanning lines adjacent to each other in the column direction between the scanning lines to be thinned.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each sub-pixel with respect to the sub-pixels arranged adjacent to each other in the row direction and is adjacent in the column direction. The polarity of the data signal applied to every two subpixels is inverted with respect to the subpixels arranged in this manner. Further, the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the number of sub-pixels constituting the main pixel may be two, and a configuration is adopted in which the two sub-pixels constituting the main pixel are arranged in a row in the row direction. May be. Below, the modification of this embodiment is demonstrated.
  • FIG. 22 is a diagram showing an arrangement of two sub-pixels included in the display panel 2 of the liquid crystal display device 1 according to the present modification and constituting the main pixel.
  • a certain main pixel is composed of two sub-pixels, a sub-pixel R and a sub-pixel G, and the other main pixels adjacent to the certain main pixel are two sub-pixels B and G. It consists of two sub-pixels. That is, the main pixel is composed of a sub-pixel (first pixel) that displays a different color from other adjacent main pixels, and a sub-pixel (second pixel) that displays the same color in any main pixel. Is done.
  • the size of the sub-pixel R and the sub-pixel B is approximately twice the size of the sub-pixel G.
  • the sub-pixel R and the sub-pixel B are approximately double the size of the sub-pixel G will be described as an example.
  • the present invention is not limited to this. is not.
  • the sub pixel R and the sub pixel G may be approximately twice as large as the sub pixel B, and the sub pixel G and the sub pixel B may be approximately double as large as the sub pixel R. Good.
  • the present invention is not limited to this, and the two sub-pixels include A configuration adjacent to the column direction may be employed.
  • each sub-pixel in the present modification constitutes a main pixel in units of two sub-pixels, and the two sub-pixels constituting each main picture element individually set two colors among the three primary colors. It can also be expressed that four sub-pixels that are displayed and that constitute two main picture elements adjacent to each other include three sub-pixels that individually display the three primary colors.
  • the scanning line driving circuit 6 sequentially scans the first scanning line, the fourth scanning line, and the fifth scanning line (not shown) in FIG. 22 in the first field of the x-th frame. At this time, the scanning of the second scanning line and the third scanning line which are the scanning lines of the second field are thinned out.
  • the scanning line driving circuit 6 scans the scanning lines by skipping two lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning every two scanning lines for each scanning line, and switches between scanning and non-scanning of the scanning lines every field.
  • the signal line driving circuit 8 applies the data signal having the same polarity to two sub-pixels arranged adjacent to each other in the row direction, and the polarity of the data signal applied to each main pixel adjacent in the row direction. Invert. Further, the polarity of the data signal applied to every two subpixels arranged adjacent to each other in the column direction among the subpixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each main pixel arranged adjacent in the row direction, and two sub-pixels arranged adjacent in the column direction The polarity of the data signal applied for each subpixel is inverted. Further, the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driving circuit 8 selects two subpixels in the row direction and two subpixels in the column direction as one unit (that is, 2 ⁇ 2 selection) in each field.
  • the polarity of the data signal applied to each selected pixel is inverted using a pixel group as one unit.
  • the polarity of the data signal applied to each sub pixel in the first field of the (x + 1) th frame is opposite to the polarity of the data signal applied to each corresponding sub pixel in the first field of the xth frame.
  • the polarity of the data signal applied to each subpixel is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • each sub-pixel constitutes a main pixel in units of two pixels along the scanning line.
  • the sub-pixel displaying the same color in any main pixel displays one of the three primary colors in any picture element, and the other adjacent pixels
  • the sub-pixel displaying a color different from the main pixel alternately displays two colors excluding the color displayed by the second pixel among the three primary colors. Therefore, according to the above configuration, it is possible to display a color image by mixing three colors while suppressing power consumption and flicker.
  • the present invention is not limited thereto. It is not something.
  • the number of sub-pixels constituting the main pixel may be three, and a configuration in which the three sub-pixels constituting the main pixel are arranged in a line in the column direction may be employed.
  • FIG. 23 is a diagram showing an arrangement of three sub-pixels included in the display panel 2 of the liquid crystal display device 1 according to the present embodiment and constituting the main pixel.
  • a liquid crystal display device according to still another embodiment of the present invention will be described with reference to FIGS.
  • one main pixel is composed of three sub-pixels: a sub-pixel R, a sub-pixel G, and a sub-pixel B.
  • the three sub-pixels are arranged in a line in the column direction.
  • the sub-pixel R, the sub-pixel G, and the sub-pixel B are arranged in the column direction in this order. Adjacent to each other.
  • the case where the sub pixel R, the sub pixel G, and the sub pixel B are arranged adjacent to each other in the row direction will be described as an example. It is not limited.
  • the three sub-pixels are arranged in the factorial of 3, that is, in six ways.
  • the sub-pixel R, the sub-pixel B, and the sub-pixel G are arranged adjacent to each other in the row direction. It may be.
  • FIG. 24 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-dot inversion driving is performed while performing 1-line interlaced driving. It is a transition diagram.
  • the first field is scanned with the scanning lines of the p-th, p + 2-th, p + 4-th, p + 6-th, p + 8-th, and p + 10-th as shown in FIG. It shall be constituted by doing.
  • the second field is configured by scanning the scanning lines of the p + 1th row, the p + 3th row, the p + 5th row, the p + 7th row, the p + 9th row, and the p + 11th row. That is, the first field and the second field are configured by scanning one scan line at a time.
  • the scanning line driving circuit 6 scans the p-th, p + 2-th, p + 4-th, p + 6-th, p + 8-th, and p + 10-th rows in the first field of the x-th frame. Scan lines sequentially. At this time, the scanning of the scanning lines of the p + 1th, p + 3th, p + 5th, p + 7th, p + 9th, and p + 11th lines, which are the scanning lines of the second field, is thinned out. In this way, the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line.
  • the signal line driving circuit 8 reads the q-th column and the q + 2-th row. A data signal having a polarity “+” is supplied to the data signal line. Further, the signal line driving circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal line in the q + 1th column.
  • the signal line driving circuit 8 applies the data signal lines in the q column and the q + 2 row. On the other hand, a data signal having a polarity of “ ⁇ ” is supplied. Further, the signal line driving circuit 8 supplies a data signal having a polarity “+” to the data signal line in the q + 1th column.
  • the signal line driving circuit 8 thus performs 1 on the sub-pixels arranged adjacent to each other in the row direction when the scanning line driving circuit 6 scans the p-th scanning line. A data signal having an inverted polarity is applied to each sub-pixel. Further, the signal line driving circuit 8 applies a data signal whose polarity is inverted with respect to a data signal applied when the scanning line driving circuit 6 scans the p + 2 scanning line. To do.
  • the (p, q) th sub-pixel R and the (p + 4, q) -th sub in the first field of the x-th frame When the scanning line driving circuit 6 and the signal line driving circuit 8 perform the above-described driving, the (p, q) th sub-pixel R and the (p + 4, q) -th sub in the first field of the x-th frame.
  • the polarity of the data signal applied to the pixel G is “+” as shown in FIG.
  • it is applied to the (p + 6, q) th subpixel R, the (p, q + 1) th subpixel R, the (p + 10, q) th subpixel G, and the (p + 4, q + 2) th subpixel G.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 2, q) th sub-pixel B is “ ⁇ ” as shown in FIG. 24, and the (p + 8, q) th sub-pixel B, (p + 2) , Q + 2) The polarity of the data signal applied to the sub-pixel B is “+”.
  • the signal line driving circuit 8 is driven so that the polarity of the data signal applied to the adjacent sub-pixel defined by the scanning line scanned in each field is inverted. Further, the signal line drive circuit 8 reverses the polarity of the data signal applied to the adjacent sub-pixels among the sub-pixels that display the same color and are defined by the scanning lines scanned in each field. To drive.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel G and the (p + 5, q) th subpixel B are as shown in FIG.
  • the polarity is “+”.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 3, q) th subpixel R is “ ⁇ ” as shown in FIG. 24, and the (p + 9, q) th subpixel R, and The polarity of the data signal applied to the (p + 3, q + 1) th sub-pixel R is “+”.
  • the signal line driving circuit 8 uses each subpixel as one unit (that is, 1 ⁇ 1 selected pixel group as one unit) in each field in the row direction and the column direction.
  • the polarity of the data signal applied to is inverted.
  • the polarity of the data signal applied to each sub-pixel in the first field of the (x + 1) th frame is the same as the polarity of the data signal applied to each corresponding sub-pixel in the first field of the x-th frame. The opposite of polarity. Further, the polarity of the data signal applied to each sub-pixel in the second field of the (x + 1) th frame is opposite to the polarity of the data signal applied to each corresponding sub-pixel in the second field of the x-th frame. .
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the supply of the data signal having the polarity shown in FIG. 24 is started to each data signal line substantially simultaneously with the selection of the p-th scanning line (time t21).
  • the potentials of these data signals become 0 V almost simultaneously with the selection of the p-th scanning line, and are maintained until the p + 2 scanning line is selected.
  • the supply of the data signal having the polarity shown in FIG. 24 is started to each data signal line substantially simultaneously with the selection of the (p + 1) th scanning line (time t22).
  • the potentials of these data signals become 0 V substantially at the same time when selection of the scanning line of the (p + 1) th row is completed, and is maintained until the scanning line of the (p + 3) th row is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V almost simultaneously with the selection of each scanning line.
  • the liquid crystal display device 1 can display a color image by mixing three colors while reducing power consumption by interlaced driving when high quality display is not required.
  • each color display either gradation 0 or gradation 1, so that a total of eight colors can be displayed.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3, so that a total of 64 colors can be displayed. It can be carried out.
  • FIG. 25 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-line interlace driving is performed and 3-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the p-th, p + 2-th, p + 4-th, p + 6-th, p + 8-th, and p + 10-th rows in the first field of the x-th frame. Scan lines sequentially. At this time, the scanning of the scanning lines of the p + 1th, p + 3th, p + 5th, p + 7th, p + 9th, and p + 11th lines, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for each scanning line, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each sub-pixel with respect to the sub-pixels arranged adjacent to each other in the row direction in each field.
  • the polarity of the data signal applied to every three sub-pixels adjacent in the column direction is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driver circuit 8 selects one sub-pixel in the row direction and three sub-pixels in the column direction in one unit (that is, 1 ⁇ 3 selection) in the row direction and the column direction, respectively.
  • the polarity of the data signal applied to each selected pixel is inverted using a pixel group as one unit.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the supply of the data signal having the polarity shown in FIG. 25 is started to each data signal line substantially simultaneously with the selection of the p-th scanning line (time t23).
  • the potential of the data signal supplied to each data signal line becomes 0V substantially at the same time as the selection of the p-th scanning line is completed, and is maintained until the p + 2th scanning line is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously with the selection of each scanning line.
  • FIG. 26 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 3-line interlace driving is performed and 1-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the p-th, p + 1-th, p + 2-th, p + 6-th, p + 7-th, and p + 8-th rows in the first field of the x-th frame. Scan lines sequentially. At this time, the scans of the scan lines of the second field, that is, the p + 3 line, the p + 4 line, the p + 5 line, the p + 9 line, the p + 10 line, and the p + 11 line are thinned out.
  • the scanning line driving circuit 6 scans the scanning lines every three scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning every three scanning lines for each scanning line, and switches between scanning and non-scanning scanning lines every field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to the three sub-pixels arranged adjacent to each other in the column direction and constituting the main pixel, and is adjacent in the row direction.
  • the polarity of the data signal applied to each subpixel to be inverted is inverted.
  • the polarity of the data signal applied to each main pixel arranged adjacent to each other in the column direction among the sub-pixels defined by the scanning lines scanned in each field is inverted.
  • the signal line drive circuit 8 sets the polarity of the data signal to be applied to each sub-pixel with respect to the sub-pixels arranged adjacent to each other in the row direction and the column direction. Invert. Further, the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driving circuit 8 selects each subpixel as one unit (that is, a 1 ⁇ 1 selected pixel group as one unit) in the row direction and the column direction.
  • the polarity of the data signal applied to the pixel is inverted.
  • the polarity of the data signal applied to each subpixel in the first field of the (x + 1) th frame is applied to each corresponding subpixel in the first field of the xth frame.
  • the polarity of the data signal applied to each subpixel is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the supply of the data signal having the polarity shown in FIG. 26 is started to each data signal line substantially simultaneously with the selection of the p-th scanning line (time t24).
  • the potential of the signal of each data signal line supplied to each data signal line becomes 0 V substantially at the same time when the selection of the p + 2th scanning line is completed after the pth and p + 1th scanning lines are selected. , P + 6 until the scanning line is selected.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously with the selection of each scanning line.
  • FIG. 27 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 3-line interlace driving is performed and 3-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the p-th, p + 1-th, p + 2-th, p + 6-th, p + 7-th, and p + 8-th rows in the first field of the x-th frame. Scan lines sequentially. At this time, the scans of the scan lines of the second field, that is, the p + 3 line, the p + 4 line, the p + 5 line, the p + 9 line, the p + 10 line, and the p + 11 line are thinned out.
  • the scanning line driving circuit 6 scans the scanning lines every three scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning every three scanning lines for each scanning line, and switches between scanning and non-scanning scanning lines every field.
  • the signal line driving circuit 8 applies data signals having the same polarity to three sub-pixels arranged adjacent to each other in the column direction and constituting the main pixel, and applied to each sub-pixel adjacent in the row direction.
  • the polarity of the data signal to be inverted is reversed.
  • the polarity of the data signal applied to each main pixel arranged adjacent to each other in the column direction among the sub-pixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 applies the data signal having the same polarity to the sub-pixels constituting the main pixel arranged adjacent to each other in the column direction.
  • the polarity of the data signal to be applied is inverted, and the polarity of the data signal applied to each sub-pixel is inverted for the sub-pixels in the row direction.
  • the signal line driver circuit 8 selects one sub-pixel in the row direction and three sub-pixels in the column direction in one unit (that is, 1 ⁇ 3 selection) in the row direction and the column direction, respectively.
  • the polarity of the data signal applied to each selected pixel is inverted using a pixel group as one unit.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding sub-pixel in the second field of the x-th frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the first field (or second field) of the (x + 1) th frame is applied to each data signal line substantially simultaneously with the selection of each scanning line.
  • the supply of the data signal having the opposite polarity to the polarity of the data signal supplied in (1) is sequentially started.
  • the potential of the data signal supplied to each data signal line becomes 0 V substantially simultaneously with the selection of each scanning line.
  • the switching element is not particularly limited, but a switching element having a semiconductor layer made of a so-called oxide semiconductor can be employed as the switching element.
  • oxide semiconductor include IGZO (InGaZnOx).
  • FIG. 29 is a diagram illustrating characteristics of various switching elements. Specifically, FIG. 29 illustrates a TFT having a semiconductor layer made of an oxide semiconductor as a switching element (using an oxide semiconductor), a TFT using a-Si (amorphous silicon), and LTPS ( Each characteristic of TFT using Low Temperature Poly Silicon) is shown.
  • the horizontal axis (Vgh) indicates the voltage value of the ON voltage supplied to the gate in each TFT
  • the vertical axis (Id) indicates the amount of current between the source and drain in each TFT.
  • a period indicated as “TFT-on” in the figure indicates a period in which the transistor is on according to the voltage value of the on-voltage, and a period indicated as “TFT-off” in the figure. Indicates a period of OFF state according to the voltage value of the ON voltage.
  • the switching element using the oxide semiconductor has about 20 to 50 times higher electron mobility in the on state than the switching element using a-Si, and the on-characteristics are very excellent. Therefore, it is easy to increase the refresh rate (for example, 60 Hz or higher).
  • the display panel 2 included in the liquid crystal display device 1 according to the first to fourth embodiments employs a switching element using such an oxide semiconductor having excellent on-characteristics for each pixel, so that a smaller switching element can be used. Pixels can be driven. Thereby, the display panel 2 can reduce the proportion of the area occupied by the switching element in each pixel. That is, the aperture ratio in each pixel can be increased, and the backlight transmittance can be increased. As a result, a backlight with low power consumption can be adopted or the luminance of the backlight can be suppressed, so that power consumption can be reduced.
  • the writing time of the source signal to each pixel can be further shortened, so that the refresh rate of the display panel 2 can be easily increased.
  • the switching element using the oxide semiconductor has a leakage current in an off state of about 1/100 of that of the switching element using a-Si, and almost no leakage current occurs. No, off characteristics are very good. Thus, since the off characteristics are very excellent, it is easy to reduce the refresh rate (for example, 30 Hz or less).
  • the display panel 2 employs a switching element using such an oxide semiconductor having excellent off characteristics for each pixel, so that each source of a plurality of pixels included in the display panel 2 is provided. Since the state in which the signal is written can be maintained for a long time, the refresh rate of the display panel 2 can be easily lowered.
  • the display device includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of gate lines and the plurality of gate lines.
  • a display panel having a plurality of pixels arranged corresponding to intersections with data lines, a gate line driving circuit for supplying gate signals to the plurality of gate lines, and supplying data signals to the plurality of data lines
  • a data line driving circuit for supplying gate signals to the plurality of gate lines, and supplying data signals to the plurality of data lines
  • the control unit includes a first unit that sets a number of gradations that each pixel can display to less than a predetermined number.
  • the above-described interlace driving method is used to construct one frame from a plurality of fields obtained by skipping and selecting each gate line.
  • the second display mode in which the number of gradations that can be displayed by each pixel is controlled to be greater than or equal to the predetermined number by using the progressive drive system that sequentially selects each gate line The gate signal and the data signal are controlled.
  • the display device having the above configuration is operated in the first display mode in which the number of gradations that can be displayed by each pixel is less than a predetermined number, or the number of gradations that can be displayed by each pixel is the predetermined number. Whether to operate in the second display mode, which is equal to or greater than the number, is switched. Further, the control means operates in an interlace driving method when the data line driving circuit operates in the first display mode, and operates in a progressive driving method when operating in the second display mode. The gate line driving circuit and the data line driving circuit are controlled.
  • control means performs progressive driving in the second display mode in which each pixel can be displayed with the gradation greater than or equal to the predetermined number, that is, when high-quality display is required. By doing so, high display quality can be realized. Further, the control means performs interlace driving in the first display mode in which each pixel can display with less than the predetermined number of gradations, that is, when high-quality display is not necessarily required. As a result, power consumption can be reduced.
  • the interlace driving method and the progressive driving method are switched depending on the number of gradations that can be displayed by each pixel, when a display with a high display quality is desired, a display with a high display quality can be performed. And when high display quality is not necessarily required, power consumption can be reduced.
  • each pixel displays one of gradation 0 and gradation 1.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3.
  • control unit further sets the polarity of the data signal applied to the selected pixel selected in a certain field in the direction along the gate line and the direction along the data line. Invert each pixel with a predetermined number of selected pixels as a unit, and change the polarity of the data signal applied to each selected pixel in a certain field in the field in which the selected pixel is selected and immediately before the certain field. It is preferable to invert the polarity of the data signal applied to the pixel.
  • the control means has a predetermined number of polarities of the data signal applied to the selected pixel selected in a certain field in the direction along the gate line and the direction along the data line.
  • the data line driving circuit is controlled so as to invert the selected pixel as a unit. Therefore, according to the above configuration, the occurrence of flicker is suppressed.
  • control means determines the polarity of the data signal applied to each selected pixel in a certain field, and the polarity of the data signal applied to the selected pixel in the field immediately before the certain field.
  • the data line driving circuit is controlled so as to be inverted. Therefore, according to the above configuration, pixel burn-in is prevented.
  • high-quality display is displayed when high-quality display is required, and when high-quality display is not required, power consumption is reduced by interlaced driving, and further, flicker generation is suppressed by dot inversion driving. it can.
  • each pixel constitutes a picture element in units of four pixels, and the four pixels constituting each picture element include at least three primary colors and three primary colors. It is preferable that one color obtained by combining any of them is individually displayed.
  • the display device can display a color image by mixing four colors while reducing power consumption by interlaced driving when high quality display is not necessary.
  • each color display either gradation 0 or gradation 1, so that a total of 16 colors can be displayed.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3, so that a total of 256 colors can be displayed. It can be carried out.
  • the display device it is preferable that two of the four pixels constituting each of the picture elements are arranged along the gate line and the data line.
  • the four pixels constituting each of the picture elements are arranged along the gate line.
  • each of the pixels constitutes a picture element in units of three pixels, and the three pixels that constitute each picture element individually display the three primary colors. It is preferable that
  • the display device can display a color image by mixing three colors while reducing power consumption by interlaced driving when high quality display is not required.
  • each color display either gradation 0 or gradation 1, so that a total of eight colors can be displayed.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3, so that a total of 64 colors can be displayed. It can be carried out.
  • the three pixels constituting each picture element are arranged along the gate line.
  • the three pixels constituting each picture element are arranged along the data line.
  • the predetermined number is preferably 3.
  • the data line driving circuit is a pixel that displays the same color among the pixels, and m pixels (m is an integer of 1 or more) that are closest to each other in the column direction. It is preferable to supply the data signal so that the polarity is inverted every time and the polarity is inverted for each pixel closest to the row direction.
  • the data line driver circuit is a pixel that displays the same color among the pixels, and the data signal is inverted in polarity for each pixel that is closest to each other in the column direction and the row direction. It is preferable to supply
  • the data line driving circuit is a pixel that displays the same color among the pixels, and the polarity is inverted every two pixels closest to each other in the column direction, and the row direction It is preferable to supply a data signal so that the polarity is inverted for each pixel closest to the pixel.
  • the display panel preferably includes a switching element having a semiconductor layer made of an oxide semiconductor.
  • the frame period that is, the refresh rate can be changed by adopting a switching element having a semiconductor layer made of an oxide semiconductor having excellent on and off characteristics. Becomes easier.
  • the oxide semiconductor is preferably IGZO.
  • the display device is preferably a liquid crystal display device.
  • the display device driving device includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of gate lines.
  • one frame is formed from a plurality of fields obtained by skipping and selecting each gate line.
  • the gate signal and the data signal are controlled using an interlace driving method, and each gate line is sequentially selected in the second display mode in which the number of gradations that can be displayed by each pixel is equal to or greater than the predetermined number.
  • the gate signal and the data signal are controlled by using a progressive driving method.
  • the display device having the above configuration is operated in the first display mode in which the number of gradations that can be displayed by each pixel is less than a predetermined number, or the number of gradations that can be displayed by each pixel is the predetermined number. Whether to operate in the second display mode, which is equal to or greater than the number, is switched. Further, the control means operates in an interlace driving method when the data line driving circuit operates in the first display mode, and operates in a progressive driving method when operating in the second display mode. The gate line driving circuit and the data line driving circuit are controlled.
  • control means performs progressive driving in the second display mode in which each pixel can be displayed with the gradation greater than or equal to the predetermined number, that is, when high-quality display is required. By doing so, high display quality can be realized. Further, the control means performs interlace driving in the first display mode in which each pixel can display with less than the predetermined number of gradations, that is, when high-quality display is not necessarily required. As a result, power consumption can be reduced.
  • the interlace driving method and the progressive driving method are switched depending on the number of gradations that can be displayed by each pixel, when a display with a high display quality is desired, a display with a high display quality can be performed. And when high display quality is not necessarily required, power consumption can be reduced.
  • each pixel displays one of gradation 0 and gradation 1.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3.
  • the driving method of the display device includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of gate lines.
  • control is performed using an interlaced driving method that constitutes one frame from a plurality of fields obtained by skipping and selecting each gate line, and the number of gradations that can be displayed by each pixel is determined by the predetermined number.
  • the control is performed using a progressive driving method in which each gate line is sequentially selected.
  • the display device having the above configuration is operated in the first display mode in which the number of gradations that can be displayed by each pixel is less than a predetermined number, or the number of gradations that can be displayed by each pixel is the predetermined number. Whether to operate in the second display mode, which is equal to or greater than the number, is switched.
  • the display device operates in an interlace driving method when the data line driving circuit operates in the first display mode, and operates in a progressive driving method when operating in the second display mode.
  • each pixel in the second display mode in which each pixel can be displayed with the gradation greater than or equal to the predetermined number, that is, in the case where display with high quality is required, the progressive driving is performed. Display quality can be achieved. Further, in the first display mode in which each pixel can display with less than the predetermined number of gradations, that is, when high-quality display is not necessarily required, power consumption can be reduced by performing interlace driving. Can be reduced.
  • the interlace driving method and the progressive driving method are switched depending on the number of gradations that can be displayed by each pixel, when a display with a high display quality is desired, a display with a high display quality can be performed. In addition, when high display quality is not necessarily required, a display device capable of reducing power consumption can be realized.
  • each pixel displays one of gradation 0 and gradation 1.
  • each pixel displays any one of gradation 0, gradation 1, gradation 2, and gradation 3.
  • the display device can be preferably applied to a television receiver, a personal computer, a car navigation system, a mobile phone, a smartphone, a digital camera, a digital video camera, and the like.
  • Liquid crystal display device (display device) 2 Display panel (liquid crystal display panel) 4 Timing controller (control means) 6 Scanning line drive circuit (gate line drive circuit) 8 Signal line drive circuit (data line drive circuit) 10 Common electrode drive circuit 13 Power supply generation circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

 高表示品位で表示を行いたいときには、高表示品位で表示を行うことができ、かつ、高表示品位が必ずしも必要とされないときには、消費電力を削減 することのできる表示装置を実現する。本発明の一態様に係る液晶表示装置(1)が備えるタイミングコントローラ(4)は、各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、複数のフィールドから1フレームを構成するインターレース駆動方式を用いて走査信号及びデータ信号の制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、プログレッシブ駆動方式を用いて走査信号及びデータ信号の制御を行う。

Description

表示装置、駆動装置、及び、駆動方法
 本発明は、インターレース駆動を行う表示装置、駆動装置、及び、駆動方法に関する。
 近年、液晶表示装置の低消費電力化に関する技術の開発が盛んに行われている。低消費電力化を図ることは、携帯電話、スマートフォン、またはラップトップ型パーソナルコンピュータ等の携帯可能な機器に搭載される液晶表示装置において特に重要な課題となっている。
 消費電力を低下させる技術の1つとして、表示部に備えられている走査線を1ライン又は複数ライン毎に間引いて(飛越して)走査(選択)することによって、複数のフレームにより1画面を構成するインターレース駆動が知られている。
 特許文献1には、表示画像が動画か静止画かによってインターレース駆動とノンインターレース駆動とを切替えると共に、インターレース駆動においては、第iフレームにて、k番目、k+(j+1)番目、k+2(j+1)番目、・・・の順に走査線をj本おきに走査し、第i+1フレームにて、k+1番目、k+1+(j+1)番目、k+1+2(j+1)番目、・・・の順に走査線をj本おきに走査してインターレース駆動を行い、合計j+1枚のフレームで1画面を構成する技術が開示されている。
 図28は、特許文献1に開示されている平面表示装置において、1ライン毎(j=1)に走査線を間引いて走査し、合計2枚のフレームで1画面を構成する場合のタイミングチャートである。
 インターレース駆動においては、図28に示すように、まず、第iフレームにおいて、1ライン目が走査され、3ライン目が走査され、5ライン目が走査されるというように、奇数ラインの走査線が走査される。次に、第i+1フレームにおいて、2ライン目が走査され、4ライン目が走査され、6ライン目が走査されるというように、偶数ラインの走査線が走査される。この第iフレーム及び第i+1フレームにおける走査によって、全ての走査線が走査され、1つの画像が構成されることになる。
 このように、インターレース駆動においては、走査線を間引いて走査することによって、消費電力を削減することができる。
日本国公開特許公報「特開2006-64964号公報(2006年3月9公開)」
 しかしながら、消費電力を削減するために、特許文献1に記載の技術などに代表される従来のインターレース駆動を単純に用いたとすると、高い表示品位で表示を行いたい場合であっても、インターレース駆動により表示品位が低下してしまうという問題があった。
 本発明は、上記の課題を解決するためになされたものであり、その主たる目的は、高表示品位で表示を行いたいときには、高表示品位で表示を行うことができ、かつ、高表示品位が必ずしも必要とされないときには、消費電力を削減することのできる表示装置を実現することにある。
 本発明の一態様に係る表示装置は、上記の課題を解決するために、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルと、上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、上記ゲート信号及び上記データ信号を制御する制御手段と、を備えており、上記制御手段は、各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、各ゲートラインを飛越し選択することによって得られる複数のフィールドから1フレームを構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、各ゲートラインを順次選択するプログレッシブ駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う、ことを特徴としている。
 上記の構成を有する表示装置は、各画素が表示可能な階調の数を所定の数未満とする上記第1の表示モードで動作させるか、各画素が表示可能な階調の数を該所定の数以上とする上記第2の表示モードで動作させるかを切り替える。また、上記制御手段は、上記データライン駆動回路が上記第1の表示モードで動作する際にインターレース駆動方式で動作し、上記第2の表示モードで動作する際にプログレッシブ駆動方式で動作するように上記ゲートライン駆動回路及びデータライン駆動回路を制御する。
 これによって、上記制御手段は、上記各画素が上記所定の数以上の階調で表示可能にする第2の表示モードにおいて、すなわち、高品位での表示が必要とされる場合において、プログレッシブ駆動を行うことにより、高表示品位を実現できる。さらに、上記制御手段は、上記各画素が上記所定の数未満の階調で表示可能にする第1の表示モードにおいて、すなわち、高品位での表示が必ずしも必要とされない場合において、インターレース駆動を行うことにより消費電力を削減することができる。
 このように、上記各画素が表示可能な階調の数によって、インターレース駆動方式と、プログレッシブ駆動方式とを切り替えるので、高表示品位で表示を行いたいときには、高表示品位で表示を行うことができ、かつ、高表示品位が必ずしも必要とされないときには、消費電力を削減することができる。
 なお、例えば、上記所定の数が3である場合、上記第1の表示モードにおいて、各画素が表示可能な階調数は2となる。したがって、この場合、各画素は階調0及び階調1の何れかの階調を表示する。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示する。
 本発明の一態様に係る表示装置の駆動装置は、上記の課題を解決するために、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを駆動する駆動装置であって、上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、上記ゲート信号及び上記データ信号を制御する制御手段と、を備えており、上記制御手段は、各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、各ゲートラインを飛越し選択することによって得られる複数のフィールドから1フレームを構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、各ゲートラインを順次選択するプログレッシブ駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う、ことを特徴としている。
 上記の構成を有する表示装置は、各画素が表示可能な階調の数を所定の数未満とする上記第1の表示モードで動作させるか、各画素が表示可能な階調の数を該所定の数以上とする上記第2の表示モードで動作させるかを切り替える。また、上記制御手段は、上記データライン駆動回路が上記第1の表示モードで動作する際にインターレース駆動方式で動作し、上記第2の表示モードで動作する際にプログレッシブ駆動方式で動作するように上記ゲートライン駆動回路及びデータライン駆動回路を制御する。
 これによって、上記制御手段は、上記各画素が上記所定の数以上の階調で表示可能にする第2の表示モードにおいて、すなわち、高品位での表示が必要とされる場合において、プログレッシブ駆動を行うことにより、高表示品位を実現できる。さらに、上記制御手段は、上記各画素が上記所定の数未満の階調で表示可能にする第1の表示モードにおいて、すなわち、高品位での表示が必ずしも必要とされない場合において、インターレース駆動を行うことにより消費電力を削減することができる。
 このように、上記各画素が表示可能な階調の数によって、インターレース駆動方式と、プログレッシブ駆動方式とを切り替えるので、高表示品位で表示を行いたいときには、高表示品位で表示を行うことができ、かつ、高表示品位が必ずしも必要とされないときには、消費電力を削減することができる。
 なお、例えば、上記所定の数が3である場合、上記第1の表示モードにおいて、各画素が表示可能な階調数は2となる。したがって、この場合、各画素は階調0及び階調1の何れかの階調を表示する。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示する。
 本発明の一態様に係る表示装置の駆動方法は、上記の課題を解決するために、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを駆動する駆動方法であって、各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、各ゲートラインを飛越し選択することによって得られる複数のフィールドから1フレームを構成するインターレース駆動方式を用いて制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、各ゲートラインを順次選択するプログレッシブ駆動方式を用いて制御を行う、ことを特徴としている。
 上記の構成を有する表示装置は、各画素が表示可能な階調の数を所定の数未満とする上記第1の表示モードで動作させるか、各画素が表示可能な階調の数を該所定の数以上とする上記第2の表示モードで動作させるかを切り替える。また、表示装置は、上記データライン駆動回路が上記第1の表示モードで動作する際にインターレース駆動方式で動作し、上記第2の表示モードで動作する際にプログレッシブ駆動方式で動作する。
 これによって、上記各画素が上記所定の数以上の階調で表示可能にする第2の表示モードにおいて、すなわち、高品位での表示が必要とされる場合において、プログレッシブ駆動を行うことにより、高表示品位を実現できる。さらに、上記各画素が上記所定の数未満の階調で表示可能にする第1の表示モードにおいて、すなわち、高品位での表示が必ずしも必要とされない場合において、インターレース駆動を行うことにより消費電力を削減することができる。
 このように、上記各画素が表示可能な階調の数によって、インターレース駆動方式と、プログレッシブ駆動方式とを切り替えるので、高表示品位で表示を行いたいときには、高表示品位で表示を行うことができ、かつ、高表示品位が必ずしも必要とされないときには、消費電力を削減することのできる表示装置を実現することができる。
 なお、例えば、上記所定の数が3である場合、上記第1の表示モードにおいて、各画素が表示可能な階調数は2となる。したがって、この場合、各画素は階調0及び階調1の何れかの階調を表示する。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示する。
 本発明の一態様に係る表示装置は、上記の課題を解決するために、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルと、上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、上記ゲート信号及び上記データ信号を制御する制御手段と、を備えており、上記制御手段は、各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、各ゲートラインを飛越し選択することによって得られる複数のフィールドから1フレームを構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、各ゲートラインを順次選択するプログレッシブ駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う、ことを特徴としている。
 これによって、高表示品位で表示を行いたいときには、高表示品位で表示を行うことができ、かつ、高表示品位が必ずしも必要とされないときには、消費電力を削減することのできる表示装置を実現することができる。
本発明の一実施形態に係る液晶表示装置の全体構成を示す図である。 図1に示す液晶表示装置の表示パネルが備えるメイン画素を構成するサブ画素の配置を示す図である。 本発明の一実施形態に係る液晶表示装置において、1ラインインターレース駆動を行いつつ1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 走査信号とデータ信号との関係を示すタイミングチャートである。 本発明の一実施形態に係る液晶表示装置において、1ラインインターレース駆動を行いつつ1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の一実施形態に係る液晶表示装置において、1ラインインターレース駆動を行いつつ2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の一実施形態に係る液晶表示装置において、2ラインインターレース駆動を行いつつ2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の一実施形態に係る液晶表示装置において、2ラインインターレース駆動を行いつつ2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の一実施形態に係る液晶表示装置において、2ラインインターレース駆動を行いつつ2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の他の実施形態に係る液晶表示装置の表示パネルに備えられ、メイン画素を構成する4つのサブ画素の配置を示す図である。 本発明の他の実施形態に係る液晶表示装置において、1ラインインターレース駆動を行いつつ1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の他の実施形態に係る液晶表示装置において、1ラインインターレース駆動を行いつつ2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の他の実施形態に係る液晶表示装置において、2ラインインターレース駆動を行いつつ1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の他の実施形態に係る液晶表示装置において、2ラインインターレース駆動を行いつつ2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の他の実施形態に係る液晶表示装置において、2ラインインターレース駆動を行いつつ2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置の表示パネルに備えられ、メイン画素を構成する3つのサブ画素の配置を示す図である。 本発明のさらに他の実施形態に係る液晶表示装置において、1ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、1ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、2ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発面のさらに他の実施形態に係る液晶表示装置の表示パネルに備えられ、メイン画素を構成する2つのサブ画素の配置を示す図である。 本発明のさらに他の実施形態に係る液晶表示装置の表示パネルに備えられ、メイン画素を構成する3つのサブ画素の配置を示す図である。 本発明のさらに他の実施形態に係る液晶表示装置において、1ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、1ラインインターレース駆動を行うと共に、3ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、3ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、3ラインインターレース駆動を行うと共に、3ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 特許文献1に開示されている平面表示装置において、1ライン毎に走査線を間引いて走査し、2フレームで1画像を構成する場合のタイミングチャートを示す。 各種TFTの特性を示すグラフである。 本発明の一実施形態に係る液晶表示装置において、1ラインインターレース駆動を行いつつmドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 <実施形態1>
 本発明の一実施形態に係る表示装置について、図1から図9を参照して説明する。但し、この実施形態に記載されている構成は、特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。
 なお、本実施形態では、表示装置が液晶ディスプレイ(LCD:Liquid Crystal Display)である表示パネルを備えた液晶表示装置である場合を例に挙げて説明するが、本発明はこれに限定されるものではない。本発明に係る表示装置は、例えば、プラズマディスプレイ(PD:Plasma Display)を備えるPDP表示装置であってもよいし、また、EL(Electro Luminescence)ディスプレイを備えるEL表示装置などであってもよい。
 (液晶表示装置の構成)
 本実施形態に係る液晶表示装置1の構成について、図1を参照して説明する。実施形態1に係る液晶表示装置1の全体構成を示す図である。
 図1に示すように、液晶表示装置1は、表示パネル(液晶表示パネル)2、タイミングコントローラ4(制御手段)、走査線駆動回路6(ゲートライン駆動回路)、信号線駆動回路8(データライン駆動回路)、共通電極駆動回路10、及び、電源生成回路13を備えている。
 表示パネル2は、総数P行(ただし、Pは1以上の整数)の走査線(ゲートライン)、それらの走査線と交差するように配置された総数Q列(ただし、Qは1以上の整数)のデータ信号線(データライン)、及び、それらの走査線とそれらのデータ信号線との交差部に対応して配置された複数のサブ画素を有している。なお、後述するように、所定の数のサブ画素が、1つの纏まりとしてメイン画素(絵素)を構成する。
 タイミングコントローラ4は、外部から送られる同期信号及びゲートクロック信号を取得し(矢印D)、液晶表示装置1が備える各回路が同期して動作するための基準となる信号を各回路に対して出力する。具体的には、タイミングコントローラ4は、走査線駆動回路6に対して、ゲートスタートパルス信号、ゲートクロック信号GCK、及び、ゲート出力制御信号GOEを供給する(矢印E)。また、タイミングコントローラ4は、信号線駆動回路8に対しては、ソーススタートパルス信号、ソースラッチストローブ信号、ソースクロック信号、及び、極性反転信号、を出力する(矢印F)。
 また、タイミングコントローラ4は、走査線駆動回路6、及び、信号線駆動回路8の動作を制御することによって、1フレームを複数のフィールドより構成するインターレース駆動方式で液晶表示装置1を駆動する。
 具体的には、タイミングコントローラ4は、ゲート出力制御信号GOEを用いて、走査線駆動回路6が走査線を走査(選択)するタイミングをコントロールする。また、タイミングコントローラ4は、極性反転信号を用いて、信号線駆動回路8から供給されるデータ信号の極性をコントロールする。
 また、タイミングコントローラ4は、あるフィールドにおいて選択された走査線(選択走査線)に対して走査信号(ゲート信号)が供給された後、当該選択走査線の次に選択される走査線に対して走査信号が供給されるまでの期間における、任意のデータラインに供給される信号線駆動電流(データライン駆動電流)I2を、選択走査線に走査信号が供給されたときに当該任意のデータラインに供給された信号線駆動電流I1に比べて所定の割合だけ減少させるように、信号線駆動回路8を制御する。ここで、上記任意のデータラインとしては、Q列のデータラインの一部としてもよいし、Q列のデータラインの全てとしてもよい。
 また、信号線駆動回路8は、タイミングコントローラ4からの指示に従い、上記信号線駆動電流I2を、上記信号線駆動電流I1に比べて所定の割合だけ減少させるように駆動する。なお、信号線駆動回路8は、データ信号線を高インピーダンス状態とするか、信号線駆動回路8が備える出力段アンプ(いわゆる、ヴォルテージフォロワ)の信号線駆動電流能力を低下させることによって、信号線駆動電流I2を信号線駆動電流I1に比べて所定の割合だけ減少させればよい。
 例えば、上記信号線駆動電流I2を、上記信号線駆動電流I2に比べて30パーセント程度減少させるような駆動を行ってもよい。この場合、信号線駆動電流I2は、信号線駆動電流I1の70パーセント程度の値になる。なお、本実施形態では、信号線駆動回路8において信号線駆動電流I2を100パーセント減少させることによって、信号線駆動電流I2を0にし、印加するデータ信号の電位の絶対値を0Vにする場合を例に挙げて説明する。この場合には、信号線駆動回路8は、信号線駆動電流の供給を停止する、すなわち、データ信号の印加を停止することになる。
 さらに、タイミングコントローラ4は、各サブ画素が表示可能な階調の数を所定の数未満とする第1の表示モード、及び、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードの何れかの表示モードを選択可能である。タイミングコントローラ4は、第1の表示モードを選択した場合にインターレース駆動を行い、第2の表示モードを選択した場合にプログレッシブ駆動を行うように、走査線駆動回路6及び信号線駆動回路8を制御する。
 なお、所定の数は、第1の表示モードと第2の表示モードとを切り替えるための、階調の数の閾値である。例えば、所定の数が3である場合、各サブ画素が2階調で表示可能(2段階の濃淡で表示可能)であるときインターレース駆動を行い、各サブ画素が3階調以上で表示可能(3段階以上の濃淡で表示可能)であるときプログレッシブ駆動を行えばよい。
 もちろん、所定の数は3に限定されるものではなく、画像を高品位で表示することが必要とされるか、必要とされないかを切り替える際の指標となる値であればよい。なお、階調については後述する。
 走査線駆動回路6は、タイミングコントローラ4から受け取ったゲートスタートパルス信号を合図に、走査線の走査を開始する。走査線駆動回路6は、走査を開始すると、タイミングコントローラ4から受け取ったゲートクロック信号GCKおよびゲート出力制御信号GOEに従って各走査線に対して、表示パネル2の1行目の走査線から順次選択電圧を印加していく。走査線駆動回路6は、各走査線に対して、走査線上の各サブ画素に備えられたスイッチング素子(TFT)をオン状態にさせるための電圧である走査信号を順次供給する。これにより、走査線駆動回路6は、各走査線を順次選択して走査する。なお、スイッチング素子をオン状態にさせるための電圧である走査信号を供給することを、以降、走査線を走査する、とも記載する。
 具体的には、走査線駆動回路6は、受け取ったゲートクロックGCK信号に従って、各走査線を順次選択する。そして、走査線駆動回路6は、受け取ったゲート出力制御信号GOEの立ち下りを検出したタイミングで、選択した走査線に対して、走査線駆動電流(ゲートライン駆動電流)を供給することによって選択電圧(すなわち、走査信号)を印加する。これにより、走査線駆動回路6は、選択した走査線を走査することとなる。また、走査線駆動回路6は、後述するように、インターレース駆動を行うことができる。以降、走査線に対し、走査線駆動電流を供給することによって走査信号を印加することを、単に、走査信号を印加(又は、供給)する、とも表現する。
 信号線駆動回路8は、タイミングコントローラ4から受け取ったソーススタートパルス信号を基に、入力された各サブ画素の画像データをソースクロック信号に従ってレジスタに蓄える。また、信号線駆動回路8は、次のソースラッチストローブ信号に従って表示パネル2の各データ信号線に画像データであるデータ信号を供給し、各データ信号線を含むサブ画素に備えられている画素電極を充電する。
 具体的には、信号線駆動回路8は、入力された映像信号(矢印A)に基づいて、タイミングコントローラ4において選択された表示モードにおいて、選択された走査線上の各サブ画素に出力すべき電圧の値を算出し、その値の電圧(すなわち、データ信号)を、信号線駆動電流を供給することによって各データ信号線に出力する。その結果、選択された走査線上にある各サブ画素に対して画像データが供給されることとなる。以降、データ信号線に対し、信号線駆動電流を供給することによってデータ信号を印加することを、単に、データ信号を印加(又は、供給)する、とも表現する。
 さらに、信号線駆動回路8は、タイミングコントローラ4から受け取った極性反転信号に従って、あるフィールドにおいて選択するサブ画素である選択画素に印加するデータ信号の極性を、行方向および列方向について、それぞれ所定の数の選択画素を単位として反転させると共に、あるフィールドにおける各選択画素に印加するデータ信号の極性を、選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転する。
 電源生成回路13は、液晶表示装置1内の各回路が動作するために必要な電圧を生成する。そして、電源生成回路13は、生成した電圧を、走査線駆動回路6、信号線駆動回路8、タイミングコントローラ4、及び、共通電極駆動回路10に出力する。
 液晶表示装置1は、表示パネル2内の各サブ画素に対して設けられる共通電極(不図示)を備えている。共通電極駆動回路10は、タイミングコントローラ4から入力される信号(矢印B)に基づき、共通電極を駆動するための所定の共通電圧を共通電極に出力する(矢印C)。
 (メイン画素の構成)
 次に、本実施形態に係る液晶表示装置1の表示パネル2が備えるメイン画素を構成するサブ画素の配置について、図2を参照して説明する。図2は、本実施形態に係る液晶表示装置1の表示パネル2が備えるメイン画素を構成するサブ画素の配置を示す図である。
 図2に示すように、3原色をそれぞれ個別に表示する3つのサブ画素(赤色を表示するサブ画素R、青色を表示するサブ画素B、緑色を表示するサブ画素G)、及び、3原色の少なくとも何れかを組み合わせて得られる1色を表示するサブ画素(白色を表示するサブ画素W)の4つのサブ画素を単位として、1つのメイン画素(絵素)が構成されている。また、これら4つのサブ画素は、列方向及び行方向にそれぞれ2つずつ並ぶように配置されており、例えば、図2に示すように、サブ画素R及びサブ画素B、サブ画素W及びサブ画素Gがそれぞれ行方向に隣接し、サブ画素R及びサブ画素W、サブ画素B及びサブ画素Gが列方向に隣接するように配置されている。
 なお、本実施形態においては、サブ画素R及びサブ画素B、サブ画素W及びサブ画素Gがそれぞれ行方向に隣接し、サブ画素R及びサブ画素W、サブ画素B及びサブ画素Gが列方向に隣接するように配置されている場合を例に挙げて説明するが、本発明は、これに限定されるものではない。4つのサブ画素の配置方法は、4の階乗通り、つまり、24通りの方法があり、例えば、サブ画素R及びサブ画素G、サブ画素W及びサブ画素Bがそれぞれ行方向に隣接し、サブ画素R及びサブ画素W、サブ画素G及びサブ画素Bが列方向に隣接するように配置されていてもよい。
 なお、本実施形態においては、3原色の少なくとも何れかを組み合わせて得られる1色として、白色を表示するサブ画素Wの4つのサブ画素を用いる場合を例に挙げて説明するが、本発明はこれに限定されるものではない。例えば、白色を表示するサブ画素Wに代えて、黄色を表示するサブ画素Yを用いてもよいし、3原色のうち1色のみ(赤色、青色、及び、緑色の何れか)を用いてもよいし、もちろん、他の色を表示するサブ画素を用いる構成を採用してもよい。
 なお、4つのサブ画素を単位としてメイン画素を構成する場合を例に挙げて説明したが、これに限定されるものではなく、3つのサブ画素を単位としてメイン画素を構成してもよい。このとき、3つのサブ画素は、3原色を個別に表示すればよい。
 ここで、各サブ画素が表示可能な階調について説明する。階調とは、サブ画素が個々に表示する色についての濃淡の段階の数であり、階調が多いほど、画像を滑らかに表示することができる。
 3つのサブ画素を単位としてメイン画素を構成する場合、各サブ画素がそれぞれ表示可能な階調が256階調である場合、メイン画素は256の3乗通りの色を表示することができる(いわゆるフルカラー表示)。また、各サブ画素がそれぞれ表示可能な階調が2階調である場合、メイン画素は2の3乗通り、すなわち、8通りの色を表示することができる(いわゆる8色表示)。
 また、4つのサブ画素を単位としてメイン画素を構成する場合、各サブ画素がそれぞれ表示可能な階調が256階調である場合、メイン画素は256の4乗通りの色を表示することができる。また、各サブ画素がそれぞれ表示可能な階調が2階調である場合、メイン画素は2の4乗通り、すなわち、16通りの色を表示することができる。
 本実施形態においては、フルカラー表示を行う場合には、プログレッシブ駆動を行えばよい。また、8色表示を行う場合には、インターレース駆動を行えばよい。
 (インターレース駆動)
 ここで、タイミングコントローラ4が、各サブ画素が表示可能な階調の数が2階調である場合に第1の表示モードを選択し、インターレース駆動を行うように走査線駆動回路6及び信号線駆動回路8を制御する場合を例に挙げて説明する。
 インターレース駆動を行う場合、1フレームがフィールドと呼ばれる単位に分割され(1フレームに走査される走査線が、各フィールドにおいて走査される複数の組に分割され)、フィールドごとに順次走査が行われていく。
 例えば、1フレームを2つのフィールドに分割するときには、走査線駆動回路6は、あるフィールド(以降、第1フィールドとも呼称する)において、走査信号を供給する走査線を1走査線毎に間引くことにより、1本飛ばしで走査する。また、次のフィールド(以降、第2フィールドとも呼称する)において、第1フィールドにおいて走査されなかった走査線を走査する。つまり、第1フィールドが奇数行の走査線を走査することによって構成される場合、第2フィールドは偶数行の走査線を走査することによって構成される。
 本実施形態は、第1フィールド及び第2フィールドを、走査線を1行飛ばしで走査することによって構成する場合に限定するものではなく、それぞれのフィールドを、走査線を2行飛ばしで走査することによって構成してもよい。
 また、本実施形態に係るインターレース駆動方式においては、第iフィールドにて、k番目、k+(j+1)番目、k+2(j+1)番目、・・・の順に走査線をj本おきに走査し、第i+1フィールドにて、k+1番目、k+1+(j+1)番目、k+1+2(j+1)番目、・・・の順に走査線をj本おきに走査してインターレース駆動を行い、合計j+1枚のフィールドで1フレームを構成してもよい。
 (データ信号)
 ここで、第1の表示モードにおいて、走査線を1本飛ばしで走査するインターレース駆動において、信号線駆動回路8が、上述した信号線駆動電流I2を0にすることで、信号線駆動電流I2を供給することによって印加するデータ信号の電位を0Vにする場合を例に挙げ、走査線駆動回路6及び信号線駆動回路8の動作タイミングについて説明する。
 まず、あるフレームの第1フィールドにおいて、ある走査線が選択されると略同時に、各データ信号線に対してデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、ある走査線の選択が終了すると(すなわち、当該ある走査線に対してゲート信号の供給が終了すると)略同時に0Vになり、0Vであるデータ信号の電位は当該ある走査線の次に選択される走査線が選択されるまで(すなわち、当該ある走査線の次に選択される走査線に対してゲート信号の供給が開始されるまで)維持される。
 次に、ある走査線の次に選択される走査線が選択されると略同時に、各データ信号線に対して、新たにデータ信号の供給が開始される。各データ信号線に新たに供給されたデータ信号の電位は、ある走査線の次に選択される走査線の選択が終了すると略同時に0Vになる。
 上述のように、信号線駆動回路8は、あるフレームの第1フィールドにおいて、走査線駆動回路6によってある走査線の選択が終了した時点から、ある走査線の次に選択される走査線が選択されるまでの期間、データ信号の電位を0Vにするよう駆動する。
 また、走査線駆動回路6及び信号線駆動回路8は、あるフレームの第2フィールドにおいても、第1フィールドと同様に動作する。さらに、あるフレームの次のフレームの第1フィールド(又は第2フィールド)においても、走査線駆動回路6及び信号線駆動回路8は、あるフレームの第1フィールド(又は第2フィールド)と同様に動作する。
 以上のように、上述した構成を有する液晶表示装置1は、第1の表示モードで動作するか、第2の表示モードで動作するかをタイミングコントローラ4によって切り替える。また、タイミングコントローラ4は、液晶表示装置1が第1の表示モードで動作する際にインターレース駆動方式で動作し、第2の表示モードで動作する際にプログレッシブ駆動方式で動作するように走査線駆動回路6及び信号線駆動回路8を制御する。
 これによって、タイミングコントローラ4は、第2の表示モードにおいて、すなわち、高品位での表示が必要とされる場合において、プログレッシブ駆動を行うことにより、高表示品位を実現できる。さらに、タイミングコントローラ4は、第1の表示モードにおいて、すなわち、高品位での表示が必ずしも必要とされない場合において、インターレース駆動を行うことにより消費電力を削減することができる。
 このように、各サブ画素が表示可能な階調の数によって、インターレース駆動方式と、プログレッシブ駆動方式とを切り替えるので、高表示品位で表示を行いたいときには、高表示品位で表示を行うことができ、かつ、高表示品位が必ずしも必要とされないときには、消費電力を削減することができる。
 なお、上述した信号線駆動回路8の動作は、反転駆動と併用してもよいし、併用しなくてもよい。反転駆動と併用して動作する場合の信号線駆動回路8の動作について、以下に説明する。
 〔1ラインインターレース駆動、1ドット反転駆動〕
 以下では、第1の表示モードにおいて、走査線駆動回路6が、インターレース駆動によってn(ただし、nは1以上の整数)行飛ばしで走査を行いつつ、信号線駆動回路8が、選択走査線についてのデータ信号の極性を、m(ただし、mは1以上の整数)行の選択走査線毎に反転する場合について説明する。本実施形態では、m行の選択走査線毎に反転する駆動について、mドット反転駆動を例に挙げて説明するが、これに限定されるものではない。
 まず、1ラインインターレース駆動(n=1)を行うと共に、1ドット反転駆動(m=1)を行う場合について、図3を参照して説明する。図3は、本実施形態の液晶表示装置1において、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 本実施形態に係る1ラインインターレース駆動においては、第1フィールドが、図3に示すように、p(ただし、1≦p≦P-11)行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線を走査することによって構成されるものとする。また、第2フィールドが、p+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線を走査することによって構成されるものとする。すなわち、第1フィールド及び第2フィールドは、走査線を1行飛ばしで走査することにより構成されることになる。
 (第xフレームの第1フィールド)
 図3に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線の走査は間引かれる。走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、1走査線毎に走査線を走査する。
 図3に示すように、第xフレームの第1フィールドにおいて、走査線駆動回路6によりp行目の走査線が走査される際に、信号線駆動回路8は、q(ただし、1≦q≦Q-15)列目のデータ信号線に対して極性が「+」であるデータ信号を供給し、q+1列目のデータ信号線に対して極性が「+」であるデータ信号を供給する。さらに、信号線駆動回路8は、q+2列目、及び、q+3列目のデータ信号線に対して極性が「-」であるデータ信号を供給し、q+4列目、及び、q+5列目のデータ信号線に対して極性が「+」であるデータ信号を供給し、q+6列目、及び、q+7列目のデータ信号線に対して極性が「-」であるデータ信号を供給する。
 本実施形態において、信号線駆動回路8は、このようにして、走査線駆動回路6がp行目の走査線を走査する際に、1列目のデータ信号線からQ列目のデータ信号線まで、図2の破線で示すメイン画素を構成する行方向に並ぶ2つのサブ画素毎に同じ極性のデータ信号を供給する。換言すると、行方向について、メイン画素を構成する行方向に並ぶ2つのサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する。
 また、第xフレームの第1フィールドにおいて、走査線駆動回路6によりp+2行目の走査線が走査される際に、信号線駆動回路8は、q列目のデータ信号線に対して極性が「-」であるデータ信号を供給し、q+1列目のデータ信号線に対して極性が「-」であるデータ信号を供給する。さらに、信号線駆動回路8は、q+2列目、及び、q+3列目のデータ信号線に対して極性が「+」であるデータ信号を供給し、q+4列目、及び、q+5列目のデータ信号線に対して極性が「-」であるデータ信号を供給し、q+6列目、及び、q+7列目のデータ信号線に対して極性が「+」であるデータ信号を供給する。
 信号線駆動回路8は、このようにして、走査線駆動回路6がp+2行目の走査線を走査する際に、1列目のデータ信号線からQ列目のデータ信号線まで、メイン画素を構成する行方向に並ぶ2つのサブ画素毎に同じ極性のデータ信号を供給するよう駆動する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、p行目の走査線及びq列目のデータ信号線により画定されるサブ画素(以降、(p、q)番目のサブ画素とも呼称する)Rに印加されるデータ信号の極性は、図3に示すように、「+」の極性になる。また、(p+2、q)番目のサブ画素R、及び、(p、q+2)番目のサブ画素Rに印加されるデータ信号の極性は、図3に示すように、「-」の極性になる。
 また、(p、q+1)番目のサブ画素Bに印加されるデータ信号の極性は、図3に示すように、「+」の極性になる。また、(p+2、q+1)番目のサブ画素B、及び、(p、q+3)番目のサブ画素Bに印加されるデータ信号の極性は、図3に示すように、「-」の極性になる。
 これにより、本例において、信号線駆動回路8は、第1フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、互いに最近接するサブ画素に対して、互いに極性が反対のデータ信号を印加する。
 つまり、信号線駆動回路8は、行方向および列方向について、それぞれ、行方向のメイン画素を構成する2つのサブ画素、列方向の1つのサブ画素を、1つの単位(すなわち、2×1の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 (第xフレームの第2フィールド)
 次に、走査線駆動回路6は、図3に示すように、第xフレームの第2フィールドにおいて、p+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線を順次走査する。ことのき、第1フィールドであるp行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線の走査は間引かれる。このようにして、1行目の走査線からP行目の走査線まで、走査線を1行飛ばしで走査する。したがって、走査線駆動回路6は、図3に示すように、第1フィールドの走査線の走査と、第2フィールドの走査線の走査とを繰り返すことにより、1ラインインターレース駆動を行う。
 図3に示すように、第xフレームの第2フィールドにおいて、走査線駆動回路6によりp+1行目の走査線が走査される際に、信号線駆動回路8は、q列目のデータ信号線に対して極性が「+」であるデータ信号を供給し、q+1列目のデータ信号線に対して極性が「+」であるデータ信号を供給する。さらに、信号線駆動回路8は、q+2列目、及び、q+3列目のデータ信号線に対して極性が「-」であるデータ信号を供給し、q+4列目、及び、q+5列目のデータ信号線に対して極性が「+」であるデータ信号を供給し、q+6列目、及び、q+7列目のデータ信号線に対して極性が「-」であるデータ信号を供給する。
 また、第xフレームの第2フィールドにおいて、走査線駆動回路6によりp+3行目の走査線が走査される際に、信号線駆動回路8は、q列目のデータ信号線に対して極性が「-」であるデータ信号を供給し、q+1列目のデータ信号線に対して極性が「-」であるデータ信号を供給する。さらに、信号線駆動回路8は、q+2列目、及び、q+3列目のデータ信号線に対して極性が「+」であるデータ信号を供給し、q+4列目、及び、q+5列目のデータ信号線に対して極性が「-」であるデータ信号を供給し、q+6列目、及び、q+7列目のデータ信号線に対して極性が「+」であるデータ信号を供給する。
 本実施形態において、信号線駆動回路8は、このようにして、走査線駆動回路6がp行目の走査線を走査する際に、1列目のデータ信号線からQ列目のデータ信号線まで、行方向に並ぶ2つのサブ画素毎に同じ極性のデータ信号を供給するよう駆動する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、(p+1、q)番目のサブ画素Wに印加されるデータ信号の極性は、図3に示すように、「+」の極性になる。また、(p+3、q)番目のサブ画素W、及び、(p+1、q+2)番目のサブ画素Wに印加されるデータ信号の極性は、図3に示すように、「-」の極性になる。
 また、(p+1、q+1)番目のサブ画素Gに印加されるデータ信号の極性は、図3に示すように、「+」の極性になる。また、(p+3、q+1)番目のサブ画素B、及び、(p+1、q+3)番目のサブ画素Bに印加されるデータ信号の極性は、図3に示すように、「-」の極性になる。
 すなわち、信号線駆動回路8は、第2フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、互いに最近接するサブ画素に対して、互いに極性が反対のデータ信号を印加する。
 (第x+1フレームの第1フィールド及び第2フィールド)
 図3に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 以上のように、走査線駆動回路6は、各走査線に対して、フィールド毎に走査と非走査を繰り返し、信号線駆動回路8は、フレーム毎に、各データ信号線に供給するデータ信号の極性を反転するように駆動する。
 (走査信号及びデータ信号のタイミング)
 ここで、図3に示すように、本実施形態に係る液晶表示装置1が、1ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合の、走査信号及びデータ信号のタイミングについて、図4を参照して説明する。図4は、走査信号とデータ信号との関係を示すタイミングチャートである。
 図4に示すように、第xフレームの第1フィールドにおいて、時刻T1においてp行目の走査線にハイレベル(Hレベル)の電圧の走査信号が印加される(すなわち、p行目の走査線が選択される)と略同時に、q列目、q+1列目及びq+4列目のデータ信号線に対し、図3に示されるように、極性が「+」であるデータ信号の供給が開始される。また、時刻T1において、p行目の走査線が選択されると略同時に、q+2列目及びq+3列目のデータ信号線に対し、極性が「-」であるデータ信号の供給が開始される。
 そして、各データ信号線に供給されたデータ信号の電位は、時刻T2においてp行目の走査線の選択が終了すると略同時に0Vになる。すなわち、時刻T2において、各データ信号線に対するデータ信号の供給が停止されることになる。データ信号の供給の停止は、時刻T3においてp+2行目の走査線が選択されるまで維持される。
 次に、時刻T3において、p+2行目の走査線が選択されると略同時に、各データ信号線に対して、時刻T1において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。また、各データ信号線に対して供給されるデータ信号の電位は、時刻T4においてp+2行目の走査線の選択が終了すると略同時に0Vになり、時刻T5においてp+2行目の走査線が選択されるまで維持される。
 次に、時刻T5において、p+4行目の走査線が選択されると略同時に、各データ信号線に対して、時刻T1において供給されたデータ信号の極性と同じ極性のデータ信号の供給が開始される。また、各データ信号線に対して供給されるデータ信号の電位は、時刻T6においてp行目の走査線の走査が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、図4に示すように、時刻T7においてp+1行目の走査線が選択されると略同時に、q列目、q+1列目及びq+4列目のデータ信号線に対し、極性が「+」であるデータ信号の供給が開始される。また、時刻T7においてp+1行目の走査線が選択されると略同時に、q+2列目及びq+3列目のデータ信号線に対し、極性が「-」であるデータ信号の供給が開始される。各データ信号線に供給されたデータ信号の電位は、T8においてp+1行目の走査線の走査が終了すると略同時に0Vになる。すなわち、時刻T8において、各データ信号線に対するデータ信号の供給が停止されることになる。データ信号の停止は、時刻T9においてp+3行目の走査線が選択されるまで維持される。
 次に、時刻T9において、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻T7において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に対して供給されるデータ信号の電位は、時刻T10においてp+3行目の走査線の選択が終了すると略同時に0Vになる。
 同様に、第x+1フレームの第1フィールドにおいて、時刻T11においてp行目の走査線が選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールドにおいて供給されたデータ信号の極性と反対の極性のデータ信号の供給が開始される。このときに各データ信号線に対して供給されるデータ信号の電位は、時刻T12においてp行目の走査線の選択が終了すると略同時に0Vになる。また、時刻T13においてp+2行目の走査線が選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールドにおいて供給されたデータ信号の極性と反対の極性のデータ信号の供給が開始される。このときに各データ信号線に対して供給されるデータ信号の電位は、時刻T14においてp+2行目の走査線の走査が終了すると略同時に0Vになる。
 また、第x+1フレームの第2フィールドにおいて、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第2フィールドにおいて供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に対して供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 上記のように、タイミングコントローラ4は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性が、走査線に沿った方向およびデータ信号線に沿った方向について、それぞれ所定の数の選択画素を単位として反転するように、データライン駆動回路を制御する。したがって、フリッカの発生が抑制される。
 また、タイミングコントローラ4は、あるフィールドにおける各選択画素に印加されるデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加されたデータ信号の極性に対して反転させるように、信号線駆動回路8を制御する。したがって、各サブ画素の焼き付きが防止される。
 これによって、高品位表示が必要な場合に高品位で表示を行い、高品位表示が必要でない場合にインターレース駆動によって消費電力を削減すると共に、さらに、ドット反転駆動によってフリッカの発生を抑制することができる。
 上記の構成によれば、液晶表示装置1は、高品位での表示が必要でない場合にインターレース駆動によって消費電力を削減しつつ、4色の混色によるカラー画像を表示することができる。
 なお、上述した所定の数が3である場合、各色を表示する画素は階調0及び階調1の何れかの階調を表示するので、合計で16色の表示を行うことができる。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示するので、合計で256色の表示を行うことができる。
 なお、本実施形態において、走査線駆動回路6及び信号線駆動回路8が、1ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合に、行方向について、メイン画素を構成する行方向に並ぶ2つのサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合を例に挙げて説明したが、本実施形態は、これに限定されるものではない。例えば、信号線駆動回路8が、行方向について、メイン画素を構成する行方向に並ぶ2つのサブ画素に異なる極性のデータ信号を印加し、互いに隣接するメイン画素のそれぞれを構成するサブ画素であって、行方向に隣接する2つのサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する構成を採用してもよい。
 第1の表示モードにおいて、1ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合において、互いに他のメイン画素を構成するサブ画素であり、行方向に隣接する2つのサブ画素を1単位(すなわち、2×1の選択画素群を1つの単位)として、各サブ画素に印加するデータ信号の極性を反転する場合の駆動について、図5を参照して説明する。図5は、本実施形態に係る液晶表示装置1において、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 (第xフレーム) 図5に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、走査線を1行飛ばしに走査し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、互いに他のメイン画素を構成するサブ画素であり、行方向に隣接する2つのサブ画素に同じ極性のデータ信号を印加する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置される1サブ画素毎に印加するデータ信号の極性を反転する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、(p、q+1)番目のサブ画素B、及び、(p、q+2)番目のサブ画素Rに印加されるデータ信号の極性は、図5に示すように、「+」の極性になる。また、(p+2、q+1)番目のサブ画素B、(p、q+3)番目のサブ画素B、(p+2、q+2)番目のサブ画素R、及び、(p、q+4)番目のサブ画素Rに印加されるデータ信号の極性は、図5に示すように、「-」の極性になる。
 (第x+1フレーム)
 図5に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 以上のように、走査線駆動回路6は、各走査線に対して、フィールド毎に走査と非走査を繰り返し、信号線駆動回路8は、フレーム毎に、各データ信号線に供給するデータ信号の極性を反転するように駆動する。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t1)と略同時に、各データ信号線に対し、図5に示される極性のデータ信号の供給が開始される。このときのデータ信号の電位は、p行目の走査線の選択が終了すると略同時に0Vになり、p+2行目の走査線が選択されるまで維持される。
 次に、p+2行目の走査線が選択と略同時に、各データ信号線に対して、時刻t1において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。また、各データ信号線に対して供給されるデータ信号の電位は、p+2行目の走査線bに選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択される(時刻t2)と略同時に、各データ信号線に対し、図5に示される極性のデータ信号の供給が開始される。供給されたデータ信号の電位は、p+1行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が走査されると略同時に、各データ信号線に対して、時刻t2において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に対して供給されるデータ信号の電位は、p+3行目の走査線の選択が終了すると略同時に0Vになる。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に対して供給されるデータ信号の電位は、各走査線の走査が終了すると略同時に0Vになる。
 〔1ラインインターレース駆動、2ドット反転駆動〕
 次に、第1の表示モードにおいて、1ラインインターレース駆動(n=1)を行うと共に、2ドット反転駆動(m=2)を行う場合について、図6を参照して説明する。図6は、本実施形態に係る液晶表示装置1において、1ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 (第xフレーム)
 図6に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線を順次走査する。走査線駆動回路6は、ことのき、第2フィールドの走査線であるp+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、1行飛ばしに走査線を走査し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、メイン画素を構成する行方向に並ぶ2つのサブ画素毎に同じ極性のデータ信号を印加する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置される1サブ画素毎に印加するデータ信号の極性を反転する。
 信号線駆動回路8は、このようにして、走査線駆動回路6が走査線を走査する際に、1列目のデータ信号線からQ列目のデータ信号線まで、メイン画素を構成する行方向に並ぶ2つのサブ画素に同じ極性のデータ信号を供給するように駆動する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、(p、q)番目のサブ画素R、及び、(p+2、q)番目のサブ画素Rに印加されるデータ信号の極性は、図6に示すように、「+」の極性になる。また、(p+4、q)番目のサブ画素R、(p+6、q)番目のサブ画素R、(p、q+2)番目のサブ画素R、及び、(p+2、q+2)番目のサブ画素Rに印加されるデータ信号の極性は、図6に示すように、「-」の極性になる。
 同様にして、第xフレームの第2フィールドにおいて、(p+1、q)番目のサブ画素W、及び、(p+3、q)番目のサブ画素Wに印加されるデータ信号の極性は、図6に示すように、「+」の極性になる。また、(p+5、q)番目のサブ画素W、(p+7、q)番目のサブ画素W、(p+1、q+2)番目のサブ画素W、及び、(p+3、q+2)番目のサブ画素Wに印加されるデータ信号の極性は、図6に示すように、「-」の極性になる。
 これにより、本例において、信号線駆動回路8は、第xフレームの第1フィールド又は第2フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、列方向に互いに最近接する2つのサブ画素毎に極性が反転し、行方向に最近接するサブ画素の極性が反転するようにデータ信号を供給し、2ドット反転駆動を行う。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向のメイン画素を構成する2つのサブ画素、列方向の2つのサブ画素を、1つの単位(すなわち、2×2の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 (第x+1フレーム)
 図6に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t3)と略同時に、各データ信号線に対し、図6に示される極性のデータ信号の供給が開始される。供給されるデータ信号の電位は、p行目の走査線の走査が終了すると略同時に0Vになり、p+2行目の走査線が選択されるまで維持される。
 次に、p+2行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t3において供給されたデータ信号の極性と同じ極性のデータ信号の供給が開始される。また、各データ信号線に対して供給されるデータ信号の電位は、p+2行目の走査線の選択が終了すると略同時に0Vになる。
 次に、p+4行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t3において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。また、各データ信号線に対して供給されるデータ信号の電位は、p+4行目の走査線の選択が終了すると略同時に0Vになり、p+4行目の走査線が選択されるまで維持される。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択される(時刻t4)と略同時に、各データ信号線に対し、図6に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+1行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t4において供給されたデータ信号の極性と同じ極性のデータ信号の供給が開始される。各データ信号線に対して供給されるデータ信号の電位は、p+3行目の走査線の選択が終了すると略同時に0Vになる。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に対して供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 〔2ラインインターレース駆動、2ドット反転駆動〕
 なお、本実施形態において、1ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合を例に挙げて説明したが、本発明は、これに限定されるものではない。例えば、2ラインインターレース駆動(n=2)を行うと共に、2ドット反転駆動(m=2)を行ってもよい。
 第1の表示モードにおいて、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合について、図7を参照して説明する。図7は、本実施形態に係る液晶表示装置1において、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 2ラインインターレース駆動を行うため、第1フィールドが、図7に示すように、p行目の走査線、p+3行目の走査線、p+4行目の走査線、及び、p+7行目の走査線を走査することによって構成されるものとする。また、第2フィールドが、p+1行目の走査線、p+2行目の走査線、p+5行目の走査線、及び、p+6行目の走査線を走査することによって構成されるものとする。すなわち、第1フィールド及び第2フィールドは、走査線を2行飛ばしで走査することにより構成されることになる。
 (第xフレーム)
 図7に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+3行目の走査線、p+4行目の走査線、及び、p+7行目の走査線を順次走査する。このとき、第2フィールドであるp+1行目の走査線、p+2行目の走査線、p+5行目の走査線、及び、p+6行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、走査線を1行飛ばしに走査し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、メイン画素を構成する行方向に並ぶ2つのサブ画素毎に同じ極性のデータ信号を印加する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に最近接して配置される2つのサブ画素毎に印加するデータ信号の極性を反転する。
 信号線駆動回路8は、このようにして、走査線駆動回路6が走査線を走査する際に、1列目のデータ信号線からQ列目のデータ信号線まで、メイン画素を構成する行方向に並ぶ2つのサブ画素に同じ極性のデータ信号を印加するように駆動する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、(p、q)番目のサブ画素R、及び、(p+3、q)番目のサブ画素Wに印加されるデータ信号の極性は、図7に示すように、「+」の極性になる。また、(p+4、q)番目のサブ画素R、(p、q+2)番目のサブ画素R、(p+7、q)番目のサブ画素W、及び、(p+3、q+2)番目のサブ画素Wに印加されるデータ信号の極性は、図7に示すように、「-」の極性になる。
 同様にして、第xフレームの第2フィールドにおいて、(p+1、q)番目のサブ画素W、及び、(p+2、q)番目のサブ画素Rに印加されるデータ信号の極性は、図7に示すように、「+」の極性になる。また、(p+5、q)番目のサブ画素W、(p+6、q)番目のサブ画素R、(p+1、q+2)番目のサブ画素W、及び、(p+2、q+2)番目のサブ画素Rに印加されるデータ信号の極性は、図7に示すように、「-」の極性になる。
 これにより、本例において、信号線駆動回路8は、第1フレームの第1フィールド又は第2フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、行方向及び列方向に互いに最近接するサブ画素に対して印加されるデータ信号の極性が反転するように1ドット反転駆動を行う。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向に隣接するメイン画素を構成する2つのサブ画素、列方向に隣接する2つのサブ画素を1つの単位(すなわち、2×2の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 (第x+1フレーム)
 図7に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t5)と略同時に、各データ信号線に対し、図7に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t5において供給されたデータ信号の極性と同じ極性のデータ信号の供給が開始される。また、各データ信号線に対して供給されるデータ信号の電位は、p+3行目の走査線が選択された後、p+4行目の走査線の選択が終了すると略同時に0Vになり、p+7行目の走査線が選択されるまで維持される。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択される(時刻t6)と略同時に、各データ信号線に対し、図7に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+1行目の走査線が選択された後、p+2行目の走査線の選択が終了すると略同時に0Vになり、p+5行目の走査線が選択されるまで維持される。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。そして、各データ信号線に対して供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 なお、本実施形態において、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合に、信号線駆動回路8が、行方向について、メイン画素を構成する行方向に並ぶ2つのサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合を例に挙げて説明したが、本発明は、これに限定されるものではない。例えば、信号線駆動回路8が、行方向について、メイン画素を構成する行方向に隣接する2つのサブ画素に異なる極性のデータ信号を印加し、互いに隣接するメイン画素のそれぞれを構成するサブ画素であって、行方向に隣接する2つのサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する構成を採用してもよい。
 第1の表示モードにおいて、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合において、互いに他のメイン画素を構成するサブ画素であり、行方向に隣接する2つのサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転するの駆動について、図8を参照して説明する。図8は、本実施形態に係る液晶表示装置1において、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 (第xフレーム)
 図8に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+3行目の走査線、p+4行目の走査線、及び、p+7行目の走査線を順次走査する。このとき、第2フィールドであるp+1行目の走査線、p+2行目の走査線、p+5行目の走査線、及び、p+6行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、走査線を2行飛ばしに走査し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、互いに他のメイン画素を構成するサブ画素であり、行方向に隣接する2つのサブ画素に同じ極性のデータ信号を印加する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に最近接して配置されるサブ画素毎に印加するデータ信号の極性を反転する。
 信号線駆動回路8は、このようにして、走査線駆動回路6が走査線を走査する際に、1列目のデータ信号線からQ列目のデータ信号線まで、互いに他のメイン画素を構成するサブ画素であり、行方向に隣接する2つのサブ画素に同じ極性のデータ信号を供給するように駆動する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、(p、q)番目のサブ画素R、及び、(p+3、q)番目のサブ画素Wに印加されるデータ信号の極性は、図8に示すように、「-」の極性になる。また、(p+4、q)番目のサブ画素R、(p、q+2)番目のサブ画素R、(p+7、q)番目のサブ画素W、及び、(p+3、q+2)番目のサブ画素Wに印加されるデータ信号の極性は、図8に示すように、「+」の極性になる。
 同様にして、第xフレームの第2フィールドにおいて、(p+1、q)番目のサブ画素W、及び、(p+2、q)番目のサブ画素Rに印加されるデータ信号の極性は、図8に示すように、「-」の極性になる。また、(p+5、q)番目のサブ画素W、(p+6、q)番目のサブ画素R、(p+1、q+2)番目のサブ画素W、及び、(p+2、q+2)番目のサブ画素Rに印加されるデータ信号の極性は、図8に示すように、「+」の極性になる。
 これにより、本例において、信号線駆動回路8は、第1フィールド又は第2フィールドにおいて、同じ色を表示するサブ画素であって、互いに最近接するサブ画素に対して、互いに極性が反対のデータ信号を供給する。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、互いに他のメイン画素を構成するサブ画素であって行方向に隣接する2つのサブ画素、列方向に隣接する2つのサブ画素を、1つの単位として、各選択画素に印加するデータ信号の極性を反転する。
 (第x+1フレーム)
 図8に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 なお、本実施形態において、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う際に、信号線駆動回路8が、列方向について、各フレームの第1フィールドにおいて走査が間引かれる隣接した2行の走査線を挟んだ走査線(例えば、図7において、p行目及びp+3行目の走査線など)により画定される2つのサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合を例に挙げて説明したが、本実施形態は、これに限定されるものではない。例えば、信号線駆動回路8が、列方向について、各フレームの第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する構成を採用してもよい。
 第1の表示モードにおいて、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う際に、各フレームの第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合について、図9を参照して説明する。図9は、本実施形態に係る液晶表示装置1において、2ラインインターレース駆動を行うと共に2ドット反転駆動を行う際に、各フレームの第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 図9に示すように、走査線駆動回路6は、2ラインインターレース駆動を行うために、第xフレームの第1フィールドにおいて、p行目の走査線、p+3行目の走査線、p+4行目の走査線、及び、p+7行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+2行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+6行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、2走査線毎に走査線を走査する。すなわち、走査線駆動回路6は、各走査線に対して、2行の走査線毎に走査と非走査を繰り返し、フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、行方向に隣接して配置されメイン画素を構成する、行方向に並ぶ2つのサブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素毎に、印加するデータ信号の極性を反転する。さらに、信号線駆動回路8は、同じサブ画素に対し、1フレーム毎に極性の反転したデータ信号を印加する。
 信号線駆動回路8は、このようにして、走査線駆動回路6が走査線を走査する際に、1列目のデータ信号線からQ列目のデータ信号線まで、メイン画素を構成するサブ画素であって行方向に隣接する2つのサブ画素に同じ極性のデータ信号を印加するように駆動する。
 これによって、図9に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 〔1ラインインターレース駆動、mドット反転駆動〕
 1ラインインターレース駆動(n=1)を行うと共に、mドット反転駆動を行う場合について、図30を参照して説明する。図30は、本実施形態に係る液晶表示装置1において、1ラインインターレース駆動を行うと共に、mドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。ここでいうmドット反転駆動とは、例えば、各フィールドにおける選択走査線に対応する選択画素のうち「m行×2列」の選択画素毎にデータ信号の極性を反転する駆動を指すが、これは本実施形態を限定するものではなく、「m行×任意の数の列」の選択画素毎にデータ信号の極性を反転する駆動の一例である。
 1ラインインターレース駆動を行うため、各フレームにおける第1フィールド及び第2フィールドは、図30に示すように、走査線を1行飛ばしで走査することにより構成されることになる。
 (第xフレーム)
 図30に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p、p+2、・・・、p+2m-2、p+2m、・・・、p+4m-2行目の各走査線を順次走査する。走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、1行飛ばしに走査線を走査し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、メイン画素を構成する行方向に並ぶ2つのサブ画素毎に同じ極性のデータ信号を印加する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に最近接して配置される2つのサブ画素毎に印加するデータ信号の極性を反転する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、(p、q)番目、(p+2、q)番目、・・・、(p+2m-2、q)番目のサブ画素R印加されるデータ信号の極性は、図30に示すように「+」の極性になる。また、(p+2m、q)番目、・・・、(p+4m-2、q)番目、(p、q+2)番目、・・・、(p+2m-2、q+2)番目のサブ画素Rに印加されるデータ信号の極性は、図30に示すように「-」の極性になる。
 同様にして、第xフレームの第2フィールドにおいて、(p+2m+1、q)番目、・・・、(p+4m-1、q)番目、のサブ画素Wに印加されるデータ信号の極性は「+」になる。また、(p+1、q)番目、・・・、(p+2m-1、q)番目、(p+1、q+2)番目、・・・、(p+2m-1、q+2)番目のサブ画素Wに印加されるデータ信号の極性は「-」になる。
 (第x+1フレーム)
 図30に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 上述の構成によって、信号線駆動回路8は、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、列方向に互いに最近接するm個のサブ画素毎に極性が反転し、行方向に最近接するサブ画素毎に極性が反転するようにデータ信号を供給する。換言すれば、信号線駆動回路8は、各絵素を構成するサブ画素のうち同じ色を表示するサブ画素であって、列方向に互いに最近接するm個のサブ画素毎に極性が反転し、行方向に最近接するサブ画素毎に極性が反転するようにデータ信号を供給する。
 <実施形態2>
 実施形態1において、メイン画素を構成する4つのサブ画素が列方向及び行方向にそれぞれ2つずつ並ぶように配置されている場合を例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、メイン画素を構成する4つのサブ画素が行方向に1列に並ぶように配置されている構成を採用してもよい。
 本発明の他の実施形態に係る液晶表示装置について、図10から図15を参照して説明する。
 (画素の構成)
 本実施形態に係る液晶表示装置1の表示パネル2に備えられ、メイン画素を構成する4つのサブ画素の配置について、図10を参照して説明する。図10は、本実施形態に係る液晶表示装置1の表示パネル2に備えられ、メイン画素を構成する4つのサブ画素の配置を示す図である。
 図10に示すように、1つのメイン画素は、サブ画素R、サブ画素B、サブ画素G、及び、サブ画素Wの4つのサブ画素から構成されている。また、4つのサブ画素は、行方向に1列に並ぶように配置されており、例えば、図10に示すように、サブ画素R、サブ画素G、サブ画素B、及び、サブ画素Wの順で行方向に隣接して配置されている。
 なお、本実施形態においては、サブ画素R、サブ画素G、サブ画素B、及び、サブ画素Wの順で行方向に隣接して配置されている場合を例に挙げて説明するが、本発明は、これに限定されるものではない。4つのサブ画素の配置方法は、4の階乗通り、つまり、24通りの方法があり、例えば、サブ画素R、サブ画素B、サブ画素G、及び、サブ画素Wの順で行方向に隣接して配置されていてもよい。
 なお、本実施形態においては、1つのメイン画素が、サブ画素R、サブ画素B、サブ画素G、及び、サブ画素Wの4つのサブ画素から構成されている場合を例に挙げて説明するが、本発明はこれに限定されるものではない。例えば、サブ画素Wに代えて、サブ画素Yを用いる構成を採用してもよいし、もちろん、他の色用のサブ画素を用いる構成を採用してもよい。
 〔1ラインインターレース駆動、1ドット反転駆動〕
 まず、第1の表示モードにおいて、1ラインインターレース駆動(n=1)を行うと共に、1ドット反転駆動(m=1)を行う場合について、図11を参照して説明する。図11は、本実施形態に係る液晶表示装置1において、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 1ラインインターレース駆動を行うため、第1フィールドが、図11に示すように、p行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線を走査することによって構成されるものとする。また、第2フィールドが、p+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線を走査することによって構成されるものとする。すなわち、第1フィールド及び第2フィールドは、走査線を1行飛ばしで走査することにより構成されることになる。
 (第xフレーム)
 図11に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線の走査は間引かれる。走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、1走査線毎に走査線を走査する。
 図11に示すように、第xフレームの第1フィールドにおいて、走査線駆動回路6によりp行目の走査線が走査されると、信号線駆動回路8は、q列目及びq+2行目のデータ信号線に対して極性が「+」であるデータ信号を供給し、q+1列目及びq+3行目のデータ信号線に対して極性が「-」であるデータ信号を供給する。さらに、信号線駆動回路8は、q+4列目及びq+6列目のデータ信号線に対して極性が「-」であるデータ信号を供給し、q+5列目及びq+7のデータ信号線に対して極性が「+」であるデータ信号を供給する。また、信号線駆動回路8は、q+8列目、q+10列目、q+13列目及びq+15列目のデータ信号線に対して極性が「+」であるデータ信号を供給し、q+9列目、q+11列目、q+12列目及びq+14列目のデータ信号線に対して極性が「-」であるデータ信号を供給する。
 また、第xフレームの第1フィールドにおいて、走査線駆動回路6によりp+2行目の走査線が走査されると、信号線駆動回路8は、q列目及びq+2行目のデータ信号線に対して極性が「-」であるデータ信号を供給し、q+1列目及びq+3行目のデータ信号線に対して極性が「+」であるデータ信号を供給する。さらに、信号線駆動回路8は、q+4列目及びq+6列目のデータ信号線に対して極性が「+」であるデータ信号を供給し、q+5列目及びq+7のデータ信号線に対して極性が「-」であるデータ信号を供給する。また、信号線駆動回路8は、q+8列目、q+10列目、q+13列目及びq+15列目のデータ信号線に対して極性が「-」であるデータ信号を供給し、q+9列目、q+11列目、q+12列目及びq+14列目のデータ信号線に対して極性が「+」であるデータ信号を供給する。
 本例において、信号線駆動回路8は、このようにして、走査線駆動回路6がp+2行目の走査線を走査する際に、メイン画素を構成する行方向に隣接して配置される4つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加する。さらに、信号線駆動回路8は、行方向に隣接するメイン画素毎に、印加するデータ信号の極性を反転する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、(p、q)番目のサブ画素R及び(p、q+2)番目のサブ画素Bに印加されるデータ信号の極性は、図11に示すように、「+」の極性になる。また、(p+2、q)番目のサブ画素R、(p、q+4)番目のサブ画素R、(p+2、q+2)番目のサブ画素B及び(p、q+6)番目のサブ画素Bに印加されるデータ信号の極性は、図11に示すように、「-」の極性になる。
 また、(p、q+1)番目のサブ画素G及び(p、q+3)番目のサブ画素Wに印加されるデータ信号の極性は、図11に示すように、「-」の極性になる。また、(p+2、q+1)番目のサブ画素G、(p、q+5)番目のサブ画素G、(p+2、q+3)番目のサブ画素W及び(p、q+7)番目のサブ画素Wに印加されるデータ信号の極性は、図11に示すように、「+」の極性になる。
 同様に、第xフレームの第2フィールドにおいて、(p+1、q)番目のサブ画素R及び(p+1、q+2)番目のサブ画素Bに印加されるデータ信号の極性は、図11に示すように、「+」の極性になる。また、(p+3、q)番目のサブ画素R、(p+1、q+4)番目のサブ画素R、(p+3、q+2)番目のサブ画素B及び(p+1、q+6)番目のサブ画素Bに印加されるデータ信号の極性は、図11に示すように、「-」の極性になる。
 また、(p+1、q+1)番目のサブ画素G及び(p+1、q+3)番目のサブ画素Wに印加されるデータ信号の極性は、図11に示すように、「-」の極性になる。また、(p+3、q+1)番目のサブ画素G、(p+1、q+5)番目のサブ画素G、(p+3、q+3)番目のサブ画素W及び(p+1、q+7)番目のサブ画素Wに印加されるデータ信号の極性は、図11に示すように、「+」の極性になる。
 すなわち、信号線駆動回路8は、第1フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、互いに最近接するサブ画素に対して印加されるデータ信号の極性が反転するように駆動する。
 (第x+1フレーム)
 図11に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 以上のように、走査線駆動回路6は、各走査線に対して、走査線毎に走査と非走査を繰り返し、フィールド毎に走査線の走査と非走査を切り替える、1ラインインターレース駆動を行う。
 また、信号線駆動回路8は、行方向に隣接して配置されメイン画素を構成する4つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加し、さらに、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する、1ドット反転駆動を行う。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向のメイン画素を構成する4つのサブ画素、列方向の1つのサブ画素を、1つの単位(すなわち、4×1の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 信号線駆動回路8は、データ信号の極性を、メイン画素を構成する1サブ画素毎に反転させると共に、互いに隣接するメイン画素において対応する各サブ画素に印加されるデータ信号の極性を反転させることにより、行方向の同じ色を表示するサブ画素に同じ極性のデータ信号を印加しないような構成とすることができる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t7)と略同時に、各データ信号線に対し、図11に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p行目の走査線の選択が終了すると略同時に0Vになり、p+2行目の走査線が選択されるまで維持される。
 次に、p+2行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t7において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に対して供給されるデータ信号の電位は、p+2行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択される(時刻t8)と略同時に、各データ信号線に対し、図11に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+1行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t8において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に対して供給されるデータ信号の電位は、p+3行目の走査線の選択終了すると略同時に0Vになる。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に対して供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 上記の構成によれば、液晶表示装置1は、高品位での表示が必要でない場合にインターレース駆動によって消費電力を削減しつつ、4色の混色によるカラー画像を表示することができる。
 なお、上述した所定の数が3である場合、各色を表示する画素は階調0及び階調1の何れかの階調を表示するので、合計で16色の表示を行うことができる。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示するので、合計で256色の表示を行うことができる。
 〔1ラインインターレース駆動、2ドット反転駆動〕
 次に、第1の表示モードにおいて、本実施形態において、1ラインインターレース駆動(n=1)を行うと共に、2ドット反転駆動(m=2)を行う場合について、図12を参照して説明する。図12は、本実施形態に係る液晶表示装置1において、1ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 (第xフレーム)
 図12に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線を順次走査する。走査線駆動回路6は、ことのき、第2フィールドの走査線であるp+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、1行飛ばしに走査線を走査し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、図12に示すように、走査線駆動回路6が走査線を走査している期間、メイン画素を構成する行方向に隣接して配置される4つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加する。さらに、信号線駆動回路8は、行方向に隣接するメイン画素毎に、印加するデータ信号の極性を反転する。
 これにより、第xフレームの第1フィールドにおいて、(p、q)番目及び(p+2、q)番目のサブ画素Rと、(p、q+2)番目及び(p+2、q+2)番目のサブ画素Bとに印加されるデータ信号の極性は、図12に示すように、「+」の極性になる。また、(p+4、q)番目、(p+6、q)番目、(p、q+4)番目及び(p+2、q+4)番目のサブ画素Rと、(p+4、q+2)番目、(p+6、q+2)番目、(p、q+6)番目のサブ画素B及び(p+2、q+6)番目のサブ画素Bとに印加されるデータ信号の極性は、図12に示すように、「-」の極性になる。
 また、(p、q+1)番目及び(p+2、q+1)番目のサブ画素Gと、(p、q+3)番目及び(p+2、q+3)番目のサブ画素Wとに印加されるデータ信号の極性は、図12に示すように、「-」の極性になる。また、(p+4、q+1)番目、(p+6、q+1)番目、(p、q+5)番目及び(p+2、q+5)番目のサブ画素Gと、(p+4、q+3)番目、(p+6、q+3)番目、(p、q+7)番目のサブ画素B及び(p+2、q+7)番目のサブ画素Wとに印加されるデータ信号の極性は、図12に示すように、「+」の極性になる。
 同様に、第xフレームの第2フィールドにおいて、(p+1、q)番目及び(p+3、q)番目のサブ画素Rと、(p+1、q+2)番目及び(p+3、q+2)番目のサブ画素Bとに印加されるデータ信号の極性は、図12に示すように、「+」の極性になる。また、(p+5、q)番目、(p+7、q)番目、(p+1、q+4)番目及び(p+3、q+4)番目のサブ画素Rと、(p+5、q+2)番目、(p+7、q+2)番目、(p+1、q+6)番目のサブ画素B及び(p+3、q+6)番目のサブ画素Bとに印加されるデータ信号の極性は、図12に示すように、「-」の極性になる。
 また、(p+1、q+1)番目及び(p+3、q+1)番目のサブ画素Gと、(p+1、q+3)番目及び(p+3、q+3)番目のサブ画素Wとに印加されるデータ信号の極性は、図12に示すように、「-」の極性になる。また、(p+5、q+1)番目、(p+7、q+1)番目、(p+1、q+5)番目及び(p+3、q+5)番目のサブ画素Gと、(p+5、q+3)番目、(p+7、q+3)番目、(p+1、q+7)番目のサブ画素B及び(p+3、q+7)番目のサブ画素Wとに印加されるデータ信号の極性は、図12に示すように、「+」の極性になる。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向のメイン画素を構成する4つのサブ画素、列方向の2つのサブ画素を、1つの単位(すなわち、4×2の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 (第x+1フレーム)
 図12に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 以上のように、走査線駆動回路6は、各走査線に対して、走査線毎に走査と非走査を繰り返し、フィールド毎に走査線の走査と非走査を切り替える。また、信号線駆動回路8は、行方向に隣接して配置されメイン画素を構成する4つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。信号線駆動回路8は、さらに、列方向に隣接する2つのサブ画素毎に、印加するデータ信号の極性を反転する。
 信号線駆動回路8は、データ信号の極性をメイン画素を構成する1サブ画素毎に反転し、さらに、メイン画素毎にデータ信号の極性を反転することにより、行方向の同じ色を表示するサブ画素に同極性のデータ信号を印加してしまうことを防ぐことができる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t9)と略同時に、各データ信号線に対し、図12に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p行目の走査線の選択終了すると略同時に0Vになり、p+2行目の走査線が選択されるまで維持される。
 次に、p+2行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t9において供給されたデータ信号の極性と同じ極性のデータ信号の供給が開始される。各データ信号線に対して供給されるデータ信号の電位は、p+2行目の走査線の選択が終了すると略同時に0Vになり、p+4行目の走査線が選択されるまで維持される。
 次に、p+4行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t9において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に対して供給されるデータ信号の電位は、p+2行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択される(時刻t10)と略同時に、各データ信号線に対し、図12に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+1行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t10において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に対して供給されるデータ信号の電位は、p+3行目の走査線の選択が終了すると略同時に0Vになる。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に対して供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 〔2ラインインターレース駆動、1ドット反転駆動〕
 次に、第1の表示モードにおいて、本実施形態において、2ラインインターレース駆動(n=2)を行うと共に、1ドット反転駆動(m=2)を行う場合について、図13を参照して説明する。図13は、本実施形態に係る液晶表示装置1において、2ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 (第xフレーム)
 図13に示すように、走査線駆動回路6は、2ラインインターレース駆動を行うために、第xフレームの第1フィールドにおいて、p行目の走査線、p+3行目の走査線、p+4行目の走査線、及び、p+7行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+2行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+6行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、走査線を2行飛ばしに走査し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、図13に示すように、走査線駆動回路6が走査線を走査する際に、メイン画素を構成する行方向に隣接して配置される4つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加する。さらに、信号線駆動回路8は、行方向に隣接するメイン画素毎に、印加するデータ信号の極性を反転する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、第xフレームの第1フィールドにおいて、(p、q)番目のサブ画素R及び(p、q+2)番目のサブ画素Bに印加されるデータ信号の極性は、図13に示すように、「+」の極性になる。また、(p+3、q)番目のサブ画素R、(p、q+4)番目のサブ画素R、(p+3、q+2)番目のサブ画素B及び(p、q+6)番目のサブ画素Bに印加されるデータ信号の極性は、図13に示すように、「-」の極性になる。
 また、(p、q+1)番目のサブ画素G及び(p、q+3)番目のサブ画素Wに印加されるデータ信号の極性は、図13に示すように、「-」の極性になる。また、(p+3、q+1)番目のサブ画素G、(p、q+5)番目のサブ画素G、(p+3、q+3)番目のサブ画素W及び(p、q+7)番目のサブ画素Wに印加されるデータ信号の極性は、図13に示すように、「+」の極性になる。
 同様に、第xフレームの第2フィールドにおいて、(p+1、q)番目のサブ画素R及び(p+1、q+2)番目のサブ画素Bに印加されるデータ信号の極性は、図13に示すように、「+」の極性になる。また、(p+2、q)番目のサブ画素R、(p+1、q+4)番目のサブ画素R、(p+2、q+2)番目のサブ画素B及び(p+1、q+6)番目のサブ画素Bに印加されるデータ信号の極性は、図13に示すように、「-」の極性になる。
 また、(p+1、q+1)番目のサブ画素G及び(p+1、q+3)番目のサブ画素Wに印加されるデータ信号の極性は、図13に示すように、「-」の極性になる。また、(p+2、q+1)番目のサブ画素G、(p+1、q+5)番目のサブ画素G、(p+2、q+3)番目のサブ画素W及び(p+1、q+7)番目のサブ画素Wに印加されるデータ信号の極性は、図13に示すように、「+」の極性になる。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向のメイン画素を構成する4つのサブ画素、列方向の1つのサブ画素を、1つの単位(すなわち、4×1の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 (第x+1フレーム)
 図13に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 以上のように、走査線駆動回路6は、各走査線に対して、2行飛ばしに走査線の走査と非走査を繰り返し、さらに、フィールド毎に走査線の走査と非走査を切り替える。
 信号線駆動回路8は、行方向に隣接して配置されメイン画素を構成する4つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路8は、列方向に隣接する1サブ画素毎に、印加するデータ信号の極性を反転する。さらに、信号線駆動回路8は、同じサブ画素に対し、1フレーム毎に極性の反転したデータ信号を印加する。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t11)と略同時に、各データ信号線に対し、図13に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t11において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+3行目の走査線が選択された後、p+4行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択される(時刻t12)と略同時に、各データ信号線に対し図13に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+1行目の走査線が選択された後、p+2行目の走査線の選択が終了すると略同時に0Vになり、p+5行目の走査線が選択されるまで維持される。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に対して供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 〔2ラインインターレース駆動、2ドット反転駆動〕
 次に、本実施形態において、第1の表示モードにおいて2ラインインターレース駆動(n=2)を行うと共に、2ドット反転駆動(m=2)を行う場合について、図14を参照して説明する。図14は、本実施形態に係る液晶表示装置1において、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 図14に示すように、走査線駆動回路6は、2ラインインターレース駆動を行うために、第xフレームの第1フィールドにおいて、p行目の走査線、p+3行目の走査線、p+4行目の走査線、及び、p+7行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+2行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+6行目の走査線の走査は間引かれる。走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、2走査線毎に走査線を走査する。
 このとき、信号線駆動回路8は、図14に示すように、走査線駆動回路6が走査線を走査する際に、メイン画素を構成する行方向に隣接して配置される4つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向のメイン画素を構成する4つのサブ画素、列方向の2つのサブ画素を、1つの単位(すなわち、4×2の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 信号線駆動回路8は、行方向に隣接して配置されメイン画素を構成する4つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路8は、列方向に隣接する2つのサブ画素毎に、印加するデータ信号の極性を反転する。さらに、信号線駆動回路8は、同じサブ画素に対し、1フレーム毎に極性の反転したデータ信号を印加する。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t13)と略同時に、各データ信号線に対し、図14に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p行目の走査線の選択終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t13において供給されたデータ信号の極性と同じ極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+3行目の走査線が選択された後、p+4行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択される(時刻t14)と略同時に、各データ信号線に対し、図14に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+1行目の走査線が選択された後、p+2行目の走査線の選択が終了すると略同時に0Vになる。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に対して供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 なお、本実施形態において、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う際に、信号線駆動回路8が、列方向について、各フレームの第1フィールドにおいて走査が間引かれる隣接した2行の走査線を挟んだ走査線(例えば、図14において、p行目及びp+3行目の走査線など)により画定される2つのサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合を例に挙げて説明したが、本実施形態は、これに限定されるものではない。例えば、信号線駆動回路8が、列方向について、各フレームの第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する構成を採用してもよい。
 第1の表示モードにおいて、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う際に、各フレームの第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合について、図15を参照して説明する。図15は、本実施形態に係る液晶表示装置1において、2ラインインターレース駆動を行うと共に2ドット反転駆動を行う際に、各フレームの第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 図15に示すように、走査線駆動回路6は、2ラインインターレース駆動を行うために、第xフレームの第1フィールドにおいて、p行目の走査線、p+3行目の走査線、p+4行目の走査線、及び、p+7行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+2行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+6行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、2走査線毎に走査線を走査する。すなわち、走査線駆動回路6は、各走査線に対して、2行の走査線毎に走査と非走査を繰り返し、フィールド毎に走査線の走査と非走査を切り替える。
 信号線駆動回路8は、行方向に隣接して配置されメイン画素を構成する4つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路8は、走査を間引かれる走査線に挟まれて列方向に隣接する走査線により画定される2つのサブ画素毎に、印加するデータ信号の極性を反転する。さらに、信号線駆動回路8は、同じサブ画素に対し、1フレーム毎に極性の反転したデータ信号を印加する。
 これによって、図15に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 <実施形態3>
 実施形態1において、メイン画素を構成する4つのサブ画素が、列方向及び行方向にそれぞれ2つずつ並ぶように配置されている場合を例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、メイン画素を構成するサブ画素は3つであってもよく、メイン画素を構成する3つのサブ画素が行方向に1列に並ぶように配置されている構成を採用してもよい。
 本発明のさらに他の実施形態に係る液晶表示装置について、図16から図21を参照して説明する。
 (画素の構成)
 本実施形態に係る液晶表示装置1の表示パネル2に備えられ、メイン画素を構成する3つのサブ画素の配置について、図16を参照して説明する。図16は、本実施形態に係る液晶表示装置1の表示パネル2に備えられ、メイン画素を構成する3つのサブ画素の配置を示す図である。
 図16に示すように、1つのメイン画素は、サブ画素R、サブ画素G、及び、サブ画素Bの3つのサブ画素から構成されている。また、3つのサブ画素は、行方向に1列に並ぶように配置されており、例えば、図16に示すように、サブ画素R、サブ画素G、及び、サブ画素Bの順で行方向に隣接して配置されている。
 なお、本実施形態においては、サブ画素R、サブ画素G、及び、サブ画素Bの順で行方向に隣接して配置されている場合を例に挙げて説明するが、本発明は、これに限定されるものではない。3つのサブ画素の配置方法は、3の階乗通り、つまり、6通りの方法があり、例えば、サブ画素R、サブ画素B、及び、サブ画素Gの順で行方向に隣接して配置されていてもよい。
 〔1ラインインターレース駆動、1ドット反転駆動〕
 まず、第1の表示モードにおいて、1ラインインターレース駆動(n=1)を行うと共に、1ドット反転駆動(m=1)を行う場合について、図17を参照して説明する。図17は、本実施形態に係る液晶表示装置1において、1ラインインターレース駆動を行いつつ、1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 1ラインインターレース駆動を行うため、第1フィールドが、図17に示すように、p行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線を走査することによって構成されるものとする。また、第2フィールドが、p+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線を走査することによって構成されるものとする。すなわち、第1フィールド及び第2フィールドは、走査線を1行飛ばしで走査することにより構成されることになる。
 (第xフレーム)
 図17に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線の走査は間引かれる。走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、1走査線毎に走査線を走査する。
 図17に示すように、第xフレームの第1フィールドにおいて、走査線駆動回路6によりp行目の走査線が走査されると、信号線駆動回路8は、q列目、q+2行目、及び、q+4行目のデータ信号線に対して極性が「+」であるデータ信号を供給する。また、信号線駆動回路8は、q+1列目、q+3行目、及び、q+5列目のデータ信号線に対して極性が「-」であるデータ信号を供給する。
 また、第xフレームの第1フィールドにおいて、走査線駆動回路6によりp+2行目の走査線が走査されると、信号線駆動回路8は、q列目、q+2行目、及び、q+4行目のデータ信号線に対して極性が「-」であるデータ信号を供給する。また、信号線駆動回路8は、q+1列目、q+3行目、及び、q+5列目のデータ信号線に対して極性が「+」であるデータ信号を供給する。
 本例において、信号線駆動回路8は、このようにして、走査線駆動回路6がp列目の走査線を走査する際に、行方向に隣接して配置されるサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加する。また、信号線駆動回路8は、走査線駆動回路6がp+2列目の走査線を走査する際に、p列目の走査線を走査する際に印加するデータ信号と極性の反転したデータ信号を印加する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、第xフレームの第1フィールドにおいて、(p、q)番目のサブ画素R及び(p、q+2)番目のサブ画素Bに印加されるデータ信号の極性は、図17に示すように、「+」の極性になる。また、(p+2、q)番目のサブ画素R、(p、q+3)番目のサブ画素R、(p+2、q+2)番目のサブ画素B及び(p、q+5)番目のサブ画素Bに印加されるデータ信号の極性は、図17に示すように、「-」の極性になる。
 また、(p、q+1)番目のサブ画素Gに印加されるデータ信号の極性は、図17に示すように、「-」の極性になり、(p+2、q+1)番目のサブ画素G、(p、q+4)番目のサブ画素Gに印加されるデータ信号の極性は、「+」の極性になる。
 すなわち、信号線駆動回路8は、第1フィールドにおいて走査される走査線により画定される、隣接するサブ画素に対して印加されるデータ信号の極性が反転するように駆動する。さらに、信号線駆動回路8は、第1フィールドにおいて走査される走査線により画定される、同じ色を表示するサブ画素のうち、隣接するサブ画素に対して印加されるデータ信号の極性が反転するように駆動する。
 同様に、第xフレームの第2フィールドにおいて、(p+1、q)番目のサブ画素R及び(p+1、q+2)番目のサブ画素Bに印加されるデータ信号の極性は、図17に示すように、「+」の極性になる。また、(p+3、q)番目のサブ画素R、(p+1、q+3)番目のサブ画素R、(p+3、q+2)番目のサブ画素B及び(p+1、q+5)番目のサブ画素Bに印加されるデータ信号の極性は、図17に示すように、「-」の極性になる。
 また、(p+1、q+1)番目のサブ画素Gに印加されるデータ信号の極性は、図17に示すように、「-」の極性になり、(p+3、q+1)番目のサブ画素G、(p、q+4)番目のサブ画素Gに印加されるデータ信号の極性は、「+」の極性になる。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、1つのサブ画素を1つの単位(すなわち、1×1の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 (第x+1フレーム)
 図17に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t15)と略同時に、各データ信号線に対し、図17に示される極性のデータ信号の供給が開始される。これらのデータ信号の電位は、p行目の走査線の選択が終了すると略同時に0Vになり、p+2行目の走査線が選択されるまで維持される。
 次に、p+2行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t15において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+2行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択される(時刻t16)と略同時に、各データ信号線に対し、図17に示される極性のデータ信号の供給が開始される。これらのデータ信号の電位は、p+1行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t16において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+3行目の走査線の選択が終了すると略同時に0Vになる。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に対して供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 上記の構成によれば、液晶表示装置1は、高品位での表示が必要でない場合にインターレース駆動によって消費電力を削減しつつ、3色の混色によるカラー画像を表示することができる。
 なお、上述した所定の数が3である場合、各色を表示する画素は階調0及び階調1の何れかの階調を表示するので、合計で8色の表示を行うことができる。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示するので、合計で64色の表示を行うことができる。
 〔1ラインインターレース駆動、2ドット反転駆動〕
 次に、第1の表示モードにおいて、1ラインインターレース駆動(n=1)を行うと共に、2ドット反転駆動(m=2)を行う場合について、図18を参照して説明する。図18は、本実施形態に係る液晶表示装置1において、1ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 図18に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+2行目の走査線、p+4行目の走査線、及び、p+6行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+1行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+7行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、1走査線毎に走査線を走査する。すなわち、走査線駆動回路6は、各走査線に対して、1走査線毎に走査と非走査を繰り返し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、図18に示すように、各フィールドにおいて、行方向に隣接して配置されるサブ画素に対して、1サブ画素毎に印加するデータ信号の極性を反転し、列方向に隣接する2つのサブ画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路8は、1フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向の1つのサブ画素、列方向の2つのサブ画素を、1つの単位(すなわち、1×2の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 これによって、図18に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t17)と略同時に、各データ信号線に対し、図18に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p行目の走査線の選択が終了すると略同時に0Vになり、p+2行目の走査線が選択されるまで維持される。
 次に、p+2行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t17において供給されたデータ信号の極性と同じ極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+2行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択される(時刻t18)と略同時に、各データ信号線に対し、図18に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+1行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t18において供給されたデータ信号の極性と同じ極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+3行目の走査線の選択が終了すると略同時に0Vになる。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 〔2ラインインターレース駆動、1ドット反転駆動〕
 次に、第1の表示モードにおいて、2ラインインターレース駆動(n=2)を行うと共に、1ドット反転駆動(m=1)を行う場合について、図19を参照して説明する。図19は、本実施形態に係る液晶表示装置1において、2ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 図19に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+3行目の走査線、p+4行目の走査線、及び、p+7行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+1行目の走査線、p+2行目の走査線、p+5行目の走査線、及び、p+6行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、2行の走査線毎に走査線を走査する。すなわち、走査線駆動回路6は、各走査線に対して、2走査線毎に走査と非走査を繰り返し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、行方向に隣接して配置されメイン画素を構成する3つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置される1サブ画素毎に印加するデータ信号の極性を反転する。
 これにより、信号線駆動回路8は、図19に示すように、行方向、及び、列方向に隣接して配置されるサブ画素に対して、1サブ画素毎に、印加するデータ信号の極性を反転する。また、信号線駆動回路8は、1フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、1つのサブ画素を1つの単位(すなわち、1×1の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 これによって、図19に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t19)と略同時に、各データ信号線に対し、図19に示される極性のデータ信号の供給が開始される。各データ信号線に供給される各データ信号線の信号の電位は、p行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t19において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+3行目の走査線が選択された後、p+4行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択されると略同時に、各データ信号線に対し、図19に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+1行目の走査線が選択された後、p+2行目の走査線の選択が終了すると略同時に0Vになり、p+5行目の走査線が選択されるまで維持される。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 〔2ラインインターレース駆動、2ドット反転駆動〕
 次に、第1の表示モードにおいて、2ラインインターレース駆動(n=2)を行うと共に、2ドット反転駆動(m=2)を行う場合について、図20を参照して説明する。図20は、本実施形態に係る液晶表示装置1において、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 図20に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目の走査線、p+3行目の走査線、p+4行目の走査線、及び、p+7行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+1行目の走査線、p+2行目の走査線、p+5行目の走査線、及び、p+6行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、2行の走査線毎に走査線を走査する。すなわち、走査線駆動回路6は、各走査線に対して、2走査線毎に走査と非走査を繰り返し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、行方向に隣接して配置されメイン画素を構成する3つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置される2つのサブ画素毎に印加するデータ信号の極性を反転する。
 これにより、信号線駆動回路8は、図20に示すように、行方向に隣接して配置されるサブ画素に対して、1サブ画素毎に印加するデータ信号の極性を反転し、列方向に隣接して配置されるサブ画素に対して、2つのサブ画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路8は、1フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向の1つのサブ画素、列方向の2つのサブ画素を、1つの単位(すなわち、1×2の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 これによって、図20に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t20)と略同時に、各データ信号線に対し、図20に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t20において供給されたデータ信号の極性と同じ極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+3行目の走査線が選択された後、p+4行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択されると略同時に、各データ信号線に対し、図20に示される極性のデータ信号の供給が開始される。各データ信号線の供給されるデータ信号の電位は、p+1行目の走査線が選択された後、p+2行目の走査線の選択が終了すると略同時に0Vになり、p+5行目の走査線が選択されるまで維持される。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 なお、本実施形態において、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う際に、信号線駆動回路8が、列方向について、各フレームの第1フィールドにおいて走査が間引かれる隣接した2行の走査線を挟んだ走査線(例えば、図20において、p行目及びp+3行目の走査線など)により画定される2つのサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合を例に挙げて説明したが、本発明は、これに限定されるものではない。
 例えば、信号線駆動回路8が、列方向について、各フレームの第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素に同じ極性のデータ信号を印加する構成を採用してもよい。換言すれば、信号線駆動回路8は、列方向について、各フレームの第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する。
 第1の表示モードにおいて、2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う際に、各フレームの第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合について、図21を参照して説明する。図21は、本実施形態に係る液晶表示装置1において、2ラインインターレース駆動を行うと共に2ドット反転駆動を行う際に、各フレームの第1フィールドにおいて走査が間引かれる2行の走査線に挟まれた走査線により画定される2つの隣接するサブ画素を1単位として、各サブ画素に印加するデータ信号の極性を反転する場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 図21に示すように、走査線駆動回路6は、2ラインインターレース駆動を行うために、第xフレームの第1フィールドにおいて、p行目の走査線、p+3行目の走査線、p+4行目の走査線、及び、p+7行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+2行目の走査線、p+3行目の走査線、p+5行目の走査線、及び、p+6行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、2走査線毎に走査線を走査する。すなわち、走査線駆動回路6は、各走査線に対して、2行の走査線毎に走査と非走査を繰り返し、フィールド毎に走査線の走査と非走査を切り替える。
 信号線駆動回路8は、行方向に隣接して配置されメイン画素を構成する3つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路8は、走査を間引かれる走査線に挟まれて列方向に隣接する走査線により画定される2つのサブ画素毎に、印加するデータ信号の極性を反転する。
 すなわち、信号線駆動回路8は、図21に示すように、行方向に隣接して配置されるサブ画素に対して、1サブ画素毎に印加するデータ信号の極性を反転し、列方向に隣接して配置されるサブ画素に対して、2つのサブ画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路8は、1フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
 これによって、図21に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 <変形例>
 なお、本実施形態において、メイン画素を構成するサブ画素は2つであってもよく、メイン画素を構成する2つのサブ画素が行方向に1列に並ぶように配置されている構成を採用してもよい。以下では、本実施形態の変形例について説明を行う。
 (画素の構成)
 本変形例に係る液晶表示装置1の表示パネル2に備えられ、メイン画素を構成する2つのサブ画素の配置について、図22を参照して説明する。図22は、本変形例に係る液晶表示装置1の表示パネル2に備えられ、メイン画素を構成する2つのサブ画素の配置を示す図である。
 図22に示すように、あるメイン画素は、サブ画素R及びサブ画素Gの2つのサブ画素から構成され、当該あるメイン画素に隣接する他のメイン画素は、サブ画素B及びサブ画素Gの2つのサブ画素から構成されている。すなわち、メイン画素は、隣接する他のメイン画素と異なる色を表示するサブ画素(第1の画素)と、何れのメイン画素においても同じ色を表示するサブ画素(第2の画素)にて構成される。また、サブ画素R及びサブ画素Bの大きさは、サブ画素Gの大きさの略2倍の大きさになっている。
 なお、本実施形態においては、サブ画素R及びサブ画素Bが、サブ画素Gの略倍の大きさになっている場合を例に挙げて説明するが、本発明は、これに限定されるものではない。例えば、サブ画素R及びサブ画素Gが、サブ画素Bの略倍の大きさになっていてもよく、サブ画素G及びサブ画素Bが、サブ画素Rの略倍の大きさになっていてもよい。
 なお、本変形例では、メイン画素を構成する2つのサブ画素が、行方向に隣接する場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、2つのサブ画素が列方向に隣接する構成を採用してもよい。
 また、本変形例における各サブ画素は、2つのサブ画素を単位としてメイン画素を構成するものであり、各メイン絵素を構成する2つのサブ画素は、3原色のうちの2色を個別に表示するものであり、かつ、互いに隣接する2つのメイン絵素を構成する4つのサブ画素には、3原色を個別に表示する3つのサブ画素が含まれている、と表現することもできる。
 〔2ラインインターレース駆動、2ドット反転駆動〕
 以下に、図22に示す液晶表示装置1において、第1の表示モードにおいて2ラインインターレース駆動を行うと共に、2ドット反転駆動を行う場合を例に挙げて説明する。
 走査線駆動回路6は、第xフレームの第1フィールドにおいて、図22における1行目の走査線、4行目の走査線、及び、5行目の走査線(不図示)を順次走査する。ことのき、第2フィールドの走査線である2行目の走査線、及び、3行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、2行飛ばしで走査線を走査する。すなわち、走査線駆動回路6は、各走査線に対して、2走査線毎に走査と非走査を繰り返し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、行方向に隣接して配置される2つのサブ画素に対して同じ極性のデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置される2つのサブ画素毎に印加するデータ信号の極性を反転する。
 これにより、信号線駆動回路8は、行方向に隣接して配置されるメイン画素毎に印加するデータ信号の極性を反転し、列方向に隣接して配置されるサブ画素に対して、2つのサブ画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路8は、1フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向の2つのサブ画素、列方向の2つのサブ画素を、1つの単位(すなわち、2×2の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 これによって、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 上記のように、各サブ画素は、走査線に沿って2画素を単位としてメイン画素を構成する。また、各メイン画素を構成するサブ画素のうち、何れのメイン画素においても同じ色を表示するサブ画素は、何れの絵素においても3原色のうち1つの同じ色を表示し、隣接する他のメイン画素と異なる色を表示するサブ画素は、3原色のうち上記第2の画素が表示する色を除いた2つの色を交互に表示する。したがって、上記の構成によれば、消費電力及びフリッカを抑制しつつ、3色の混色によるカラー画像を表示することができる。
 <実施形態4>
 実施形態1において、メイン画素を構成する4つのサブ画素が、列方向及び行方向にそれぞれ2つずつ並ぶように配置されている場合を例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、メイン画素を構成するサブ画素は3つであってもよく、メイン画素を構成する3つのサブ画素が列方向に1列に並ぶように配置されている構成を採用してもよい。
 (画素の構成)
 本実施形態に係る液晶表示装置1の表示パネル2に備えられ、メイン画素を構成する3つのサブ画素の配置について、図23を参照して説明する。図23は、本実施形態に係る液晶表示装置1の表示パネル2に備えられ、メイン画素を構成する3つのサブ画素の配置を示す図である。
 本発明のさらに他の実施形態に係る液晶表示装置について、図23から図27を参照して説明する。
 図23に示すように、1つのメイン画素は、サブ画素R、サブ画素G、及び、サブ画素Bの3つのサブ画素から構成されている。また、3つのサブ画素は、列方向に1列に並ぶように配置されており、例えば、図23に示すように、サブ画素R、サブ画素G、及び、サブ画素Bの順で列方向に隣接して配置されている。
 なお、本実施形態においては、サブ画素R、サブ画素G、及び、サブ画素Bの順で行方向に隣接して配置されている場合を例に挙げて説明するが、本発明は、これに限定されるものではない。3つのサブ画素の配置方法は、3の階乗通り、つまり、6通りの方法があり、例えば、サブ画素R、サブ画素B、及び、サブ画素Gの順で行方向に隣接して配置されていてもよい。
 〔1ラインインターレース駆動、1ドット反転駆動〕
 まず、第1の表示モードにおいて、1ラインインターレース駆動(n=1)を行うと共に、1ドット反転駆動(m=1)を行う場合について、図24を参照して説明する。図24は、本実施形態に係る液晶表示装置1において、1ラインインターレース駆動を行いつつ、1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 1ラインインターレース駆動を行うため、第1フィールドを、図24に示すように、p行目、p+2行目、p+4行目、p+6行目、p+8行目、及び、p+10行目の走査線を走査することによって構成するものとする。また、第2フィールドを、p+1行目、p+3行目、p+5行目、p+7行目、p+9行目、及び、p+11行目の走査線を走査することによって構成するものとする。すなわち、第1フィールド及び第2フィールドは、走査線を1行飛ばしで走査することにより構成されることになる。
 (第xフレーム)
 図24に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目、p+2行目、p+4行目、p+6行目、p+8行目、及び、p+10行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+1行目、p+3行目、p+5行目、p+7行目、p+9行目、及び、p+11行目の走査線の走査は間引かれる。走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、1走査線毎に走査線を走査する。
 図24に示すように、第xフレームの第1フィールドにおいて、走査線駆動回路6によりp行目の走査線が走査されると、信号線駆動回路8は、q列目、及び、q+2行目のデータ信号線に対して極性が「+」であるデータ信号を供給する。また、信号線駆動回路8は、q+1列目のデータ信号線に対して極性が「-」であるデータ信号を供給する。
 また、第xフレームの第1フィールドにおいて、走査線駆動回路6によりp+2行目の走査線が走査されると、信号線駆動回路8は、q列目、及び、q+2行目のデータ信号線に対して極性が「-」であるデータ信号を供給する。また、信号線駆動回路8は、q+1列目のデータ信号線に対して極性が「+」であるデータ信号を供給する。
 本例において、信号線駆動回路8は、このようにして、走査線駆動回路6がp行目の走査線を走査する際に、行方向に隣接して配置されるサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加する。また、信号線駆動回路8は、走査線駆動回路6がp+2行目の走査線を走査する際に、p行の走査線を走査する際に印加するデータ信号と極性の反転したデータ信号を印加する。
 走査線駆動回路6及び信号線駆動回路8が上述した駆動を行うことにより、第xフレームの第1フィールドにおいて、(p、q)番目のサブ画素R、及び、(p+4、q)番目のサブ画素Gに印加されるデータ信号の極性は、図24に示すように、「+」の極性になる。また、(p+6、q)番目のサブ画素R、(p、q+1)番目のサブ画素R、(p+10、q)番目のサブ画素G、及び、(p+4、q+2)番目のサブ画素Gに印加されるデータ信号の極性は、図24に示すように、「-」の極性になる。
 また、(p+2、q)番目のサブ画素Bに印加されるデータ信号の極性は、図24に示すように、「-」の極性になり、(p+8、q)番目のサブ画素B、(p+2、q+2)番目のサブ画素Bに印加されるデータ信号の極性は、「+」の極性になる。
 すなわち、信号線駆動回路8は、各フィールドにおいて走査される走査線により画定される、隣接するサブ画素に対して印加されるデータ信号の極性が反転するように駆動する。さらに、信号線駆動回路8は、各フィールドにおいて走査される走査線により画定される、同じ色を表示するサブ画素のうち、隣接するサブ画素に対して印加されるデータ信号の極性が反転するように駆動する。
 同様に、第xフレームの第2フィールドにおいて、(p+1、q)番目のサブ画素G、及び、(p+5、q)番目のサブ画素Bに印加されるデータ信号の極性は、図24に示すように、「+」の極性になる。また、(p+7、q)番目のサブ画素G、(p+11、q)番目のサブ画素G、(p+1、q+1)番目のサブ画素B、及び、(p+5、q+1)番目のサブ画素Bに印加されるデータ信号の極性は、図24に示すように、「-」の極性になる。
 また、(p+3、q)番目のサブ画素Rに印加されるデータ信号の極性は、図24に示すように、「-」の極性になり、(p+9、q)番目のサブ画素R、及び、(p+3、q+1)番目のサブ画素Rに印加されるデータ信号の極性は、「+」の極性になる。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、1つのサブ画素を1つの単位(すなわち、1×1の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 (第x+1フレーム)
 図24に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t21)と略同時に、各データ信号線に対し、図24に示される極性のデータ信号の供給が開始される。これらのデータ信号の電位は、p行目の走査線の選択が終了すると略同時に0Vになり、p+2行目の走査線が選択されるまで維持される。
 次に、p+2行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t21において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+2行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択される(時刻t22)と略同時に、各データ信号線に対し、図24に示される極性のデータ信号の供給が開始される。これらのデータ信号の電位は、p+1行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 次に、p+3行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t21において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+3行目の走査線の選択が終了すると略同時に0Vになる。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に対して供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 上記の構成によれば、液晶表示装置1は、高品位での表示が必要でない場合にインターレース駆動によって消費電力を削減しつつ、3色の混色によるカラー画像を表示することができる。
 なお、上述した所定の数が3である場合、各色を表示する画素は階調0及び階調1の何れかの階調を表示するので、合計で8色の表示を行うことができる。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示するので、合計で64色の表示を行うことができる。
 〔1ラインインターレース駆動、3ドット反転駆動〕
 次に、第1の表示モードにおいて、1ラインインターレース駆動(n=1)を行うと共に、3ドット反転駆動(m=3)を行う場合について、図25を参照して説明する。図25は、本実施形態に係る液晶表示装置1において、1ラインインターレース駆動を行うと共に、3ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 図25に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目、p+2行目、p+4行目、p+6行目、p+8行目、及び、p+10行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+1行目、p+3行目、p+5行目、p+7行目、p+9行目、及び、p+11行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、1走査線毎に走査線を走査する。すなわち、走査線駆動回路6は、各走査線に対して、1走査線毎に走査と非走査を繰り返し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、図25に示すように、各フィールドにおいて、行方向に隣接して配置されるサブ画素に対して、1サブ画素毎に印加するデータ信号の極性を反転し、列方向に隣接する3つのサブ画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路8は、1フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向の1つのサブ画素、列方向の3つのサブ画素を、1つの単位(すなわち、1×3の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 これによって、図25に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t23)と略同時に、各データ信号線に対し、図25に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p行目の走査線の選択が終了すると略同時に0Vになり、p+2行目の走査線が選択されるまで維持される。
 次に、p+2行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t23において供給されたデータ信号の極性と同じ極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+2行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+1行目の走査線が選択されると略同時に、各データ信号線に対し、図25に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+1行目の走査線の選択が終了すると略同時に0Vになり、p+3行目の走査線が選択されるまで維持される。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 〔3ラインインターレース駆動、1ドット反転駆動〕
 次に、第1の表示モードにおいて、3ラインインターレース駆動(n=3)を行うと共に、1ドット反転駆動(m=1)を行う場合について、図26を参照して説明する。図26は、本実施形態に係る液晶表示装置1において、3ラインインターレース駆動を行うと共に、1ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 図26に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目、p+1行目、p+2行目、p+6行目、p+7行目、及び、p+8行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+3行目、p+4行目、p+5行目、p+9行目、p+10行目、及び、p+11行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、3行の走査線毎に走査線を走査する。すなわち、走査線駆動回路6は、各走査線に対して、3走査線毎に走査と非走査を繰り返し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、列方向に隣接して配置されメイン画素を構成する3つのサブ画素に対して、1サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するサブ画素毎に印加するデータ信号の極性を反転する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置されるメイン画素毎に印加するデータ信号の極性を反転する。
 これにより、信号線駆動回路8は、図26に示すように、行方向、及び、列方向に隣接して配置されるサブ画素に対して、1サブ画素毎に、印加するデータ信号の極性を反転する。また、信号線駆動回路8は、1フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、1つのサブ画素を、1つの単位(すなわち、1×1の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 これによって、図26に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t24)と略同時に、各データ信号線に対し、図26に示される極性のデータ信号の供給が開始される。各データ信号線に供給される各データ信号線の信号の電位は、p行目及びp+1行目の走査線が選択された後、p+2行目の走査線の選択が終了すると略同時に0Vになり、p+6行目の走査線が選択されるまで維持される。
 次に、p+6行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t24において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+6行目及びp+7行目の走査線が選択された後、p+8行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+3行目の走査線が選択されると略同時に、各データ信号線に対し、図26に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+3行目及びp+4行目の走査線が選択された後、p+5行目の走査線の選択が終了すると略同時に0Vになり、p+9行目の走査線が選択されるまで維持される。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 〔3ラインインターレース駆動、3ドット反転駆動〕 次に、第1の表示モードにおいて、3ラインインターレース駆動(n=3)を行うと共に、3ドット反転駆動(m=3)を行う場合について、図27を参照して説明する。図27は、本実施形態に係る液晶表示装置1において、3ラインインターレース駆動を行うと共に、3ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
 図27に示すように、走査線駆動回路6は、第xフレームの第1フィールドにおいて、p行目、p+1行目、p+2行目、p+6行目、p+7行目、及び、p+8行目の走査線を順次走査する。ことのき、第2フィールドの走査線であるp+3行目、p+4行目、p+5行目、p+9行目、p+10行目、及び、p+11行目の走査線の走査は間引かれる。
 走査線駆動回路6は、このようにして、1行目の走査線からP行目の走査線まで、3行の走査線毎に走査線を走査する。すなわち、走査線駆動回路6は、各走査線に対して、3走査線毎に走査と非走査を繰り返し、1フィールド毎に走査線の走査と非走査を切り替える。
 このとき、信号線駆動回路8は、列方向に隣接して配置されメイン画素を構成する3つのサブ画素に対して、同極性のデータ信号を印加し、行方向に隣接するサブ画素毎に印加するデータ信号の極性を反転する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置されるメイン画素毎に印加するデータ信号の極性を反転する。
 これにより、信号線駆動回路8は、図27に示すように、列方向に隣接して配置されるメイン画素を構成するサブ画素に対しては同極性のデータ信号を印加し、メイン画素毎に印加するデータ信号の極性を反転し、行方向のサブ画素に対しては、1サブ画素毎に印加するデータ信号の極性を反転する。
 つまり、信号線駆動回路8は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向の1つのサブ画素、列方向の3つのサブ画素を、1つの単位(すなわち、1×3の選択画素群を1つの単位)として、各選択画素に印加するデータ信号の極性を反転する。
 これによって、図27に示すように、第x+1フレームの第1フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第1フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第x+1フレームの第2フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第xフレームの第2フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
 このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
 (走査信号及びデータ信号のタイミング)
 次に、本例における走査信号及びデータ信号のタイミングについて説明する。
 第xフレームの第1フィールドにおいて、p行目の走査線が選択される(時刻t25)と略同時に、各データ信号線に対し、図27に示される極性のデータ信号の供給が開始される。各データ信号線に供給される各データ信号線の信号の電位は、p行目及びp+1行目の走査線が選択された後、p+2行目の走査線の選択が終了すると略同時に0Vになり、p+6行目の走査線が選択されるまで維持される。
 次に、p+6行目の走査線が選択されると略同時に、各データ信号線に対して、時刻t25において供給されたデータ信号の極性と逆の極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+6行目及びp+7行目の走査線が選択された後、p+8行目の走査線の選択が終了すると略同時に0Vになる。
 また、第xフレームの第2フィールドにおいて、p+3行目の走査線が選択されると略同時に、各データ信号線に対し、図27に示される極性のデータ信号の供給が開始される。各データ信号線に供給されるデータ信号の電位は、p+3行目及びp+4行目の走査線が選択された後、p+5行目の走査線の選択が終了すると略同時に0Vになり、p+9行目の走査線が選択されるまで維持される。
 同様に、第x+1フレームの第1フィールド(又は第2フィールド)において、各走査線が順次選択されると略同時に、各データ信号線に対して、第xフレームの第1フィールド(又は第2フィールド)において供給されたデータ信号の極性と反対の極性のデータ信号の供給が順次開始される。各データ信号線に供給されるデータ信号の電位は、各走査線の選択が終了すると略同時に0Vになる。
 (酸化物半導体を用いたTFTの特性)
 実施形態1~4では、スイッチング素子(TFT)を特に限定していなかったが、スイッチング素として、いわゆる酸化物半導体を材料とする半導体層を有するスイッチング素を採用することができる。酸化物半導体には、たとえばIGZO(InGaZnOx)が含まれる。
 スイッチング素子として酸化物半導体を用いた場合のスイッチング素子の特性を、図29を参照して説明する。図29は、各種スイッチング素子の特性を示す図である。具体的には、図29は、スイッチング素子として、酸化物半導体を材料とする半導体層を有する(酸化物半導体を用いた)TFT、a-Si(amorphous silicon)を用いたTFT、及び、LTPS(Low Temperature Poly Silicon)を用いたTFTの各々の特性を示している。
 図29において、横軸(Vgh)は、上記各TFTにおいてゲートに供給されるオン電圧の電圧値を示し、縦軸(Id)は、上記各TFTにおけるソース-ドレイン間の電流量を示している。
 特に、図中において「TFT-on」と示されている期間は、オン電圧の電圧値に応じてオン状態となっている期間を示し、図中において「TFT-off」と示されている期間は、オン電圧の電圧値に応じてオフ状態となっている期間を示す。
 図29に示すように、酸化物半導体を用いたスイッチング素は、a-Siを用いたスイッチング素よりも、オン状態の時の電子移動度が20~50倍程度高く、オン特性が非常に優れていることから、リフレッシュレートを高く(例えば、60Hz以上など)することも容易である。
 実施形態1~4に係る液晶表示装置1が備える表示パネル2は、このようなオン特性が優れている酸化物半導体を用いたスイッチング素を各画素に採用することにより、より小型のスイッチング素で画素を駆動することができる。これによって、表示パネル2は、各画素において、スイッチング素が占める面積の割り合いを小さくすることができる。すなわち、各画素における開口率を高め、バックライト光の透過率を高めることができる。その結果、消費電力が少ないバックライトを採用したり、バックライトの輝度を抑制したりすることができるので、消費電力を低減することができる。
 また、スイッチング素のオン特性が優れているために、各画素に対するソース信号の書き込み時間をより短時間化することもできるので、表示パネル2のリフレッシュレートを容易に高くすることができる。
 また、図29に示すように、酸化物半導体を用いたスイッチング素は、オフ状態のときのリーク電流が、a-Siを用いたスイッチング素の100分の1程度であり、リーク電流が殆ど生じない、オフ特性が非常に優れたものである。このように、オフ特性が非常に優れていることから、リフレッシュレートを低く(例えば、30Hz以下など)することも容易である。
 実施形態1~4に係る表示パネル2は、このようなオフ特性が優れている酸化物半導体を用いたスイッチング素を各画素に採用することにより、表示パネル2が備える複数の画素の各々のソース信号が書き込まれている状態を長期間維持することができるので、表示パネル2のリフレッシュレートを容易に低くすることができる。
 (付記事項)
 本発明の一態様に係る表示装置は、上述のように、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルと、上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、上記ゲート信号及び上記データ信号を制御する制御手段と、を備えており、上記制御手段は、各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、各ゲートラインを飛越し選択することによって得られる複数のフィールドから1フレームを構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、各ゲートラインを順次選択するプログレッシブ駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う、ことを特徴としている。
 上記の構成を有する表示装置は、各画素が表示可能な階調の数を所定の数未満とする上記第1の表示モードで動作させるか、各画素が表示可能な階調の数を該所定の数以上とする上記第2の表示モードで動作させるかを切り替える。また、上記制御手段は、上記データライン駆動回路が上記第1の表示モードで動作する際にインターレース駆動方式で動作し、上記第2の表示モードで動作する際にプログレッシブ駆動方式で動作するように上記ゲートライン駆動回路及びデータライン駆動回路を制御する。
 これによって、上記制御手段は、上記各画素が上記所定の数以上の階調で表示可能にする第2の表示モードにおいて、すなわち、高品位での表示が必要とされる場合において、プログレッシブ駆動を行うことにより、高表示品位を実現できる。さらに、上記制御手段は、上記各画素が上記所定の数未満の階調で表示可能にする第1の表示モードにおいて、すなわち、高品位での表示が必ずしも必要とされない場合において、インターレース駆動を行うことにより消費電力を削減することができる。
 このように、上記各画素が表示可能な階調の数によって、インターレース駆動方式と、プログレッシブ駆動方式とを切り替えるので、高表示品位で表示を行いたいときには、高表示品位で表示を行うことができ、かつ、高表示品位が必ずしも必要とされないときには、消費電力を削減することができる。
 なお、例えば、上記所定の数が3である場合、上記第1の表示モードにおいて、各画素が表示可能な階調数は2となる。したがって、この場合、各画素は階調0及び階調1の何れかの階調を表示する。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示する。
 本発明の一態様に係る表示装置において、上記制御手段は、さらに、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させる、ことが好ましい。
 上記の構成によれば、上記制御手段は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性が、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転するように、上記データライン駆動回路を制御する。したがって、上記の構成によれば、フリッカの発生が抑制される。
 また、上記制御手段は、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させるように、上記データライン駆動回路を制御する。したがって、上記の構成によれば、画素の焼き付きが防止される。
 これによって、高品位表示が必要な場合に高品位で表示を行い、高品位表示が必要でない場合にインターレース駆動によって消費電力を削減すると共に、さらに、ドット反転駆動によってフリッカの発生を抑制することができる。
 本発明の一態様に係る表示装置において、上記各画素は、4つの画素を単位として絵素を構成するものであり、各絵素を構成する4つの画素は、3原色、および3原色の少なくとも何れかを組み合わせて得られる1色を個別に表示するものである、ことが好ましい。
 上記の構成によれば、上記表示装置は、高品位での表示が必要でない場合にインターレース駆動によって消費電力を削減しつつ、4色の混色によるカラー画像を表示することができる。
 なお、上述した所定の数が3である場合、各色を表示する画素は階調0及び階調1の何れかの階調を表示するので、合計で16色の表示を行うことができる。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示するので、合計で256色の表示を行うことができる。
 本発明の一態様に係る表示装置において、上記各絵素を構成する4つの画素は、上記ゲートラインおよび上記データラインに沿ってそれぞれ2つずつ配置されている、ことが好ましい。
 本発明の一態様に係る表示装置において、上記各絵素を構成する4つの画素は、上記ゲートラインに沿って配置されている、ことが好ましい。
 本発明の一態様に係る表示装置において、上記各画素は、3つの画素を単位として絵素を構成するものであり、各絵素を構成する3つの画素は、3原色を個別に表示するものである、ことが好ましい。
 上記の構成によれば、上記表示装置は、高品位での表示が必要でない場合にインターレース駆動によって消費電力を削減しつつ、3色の混色によるカラー画像を表示することができる。
 なお、上述した所定の数が3である場合、各色を表示する画素は階調0及び階調1の何れかの階調を表示するので、合計で8色の表示を行うことができる。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示するので、合計で64色の表示を行うことができる。
 本発明の一態様に係る表示装置において、上記各絵素を構成する3つの画素は、上記ゲートラインに沿って配置されている、ことが好ましい。
 本発明の一態様に係る表示装置において、上記各絵素を構成する3つの画素は、上記データラインに沿って配置されている、ことが好ましい。
 本発明の一態様に係る表示装置において、上記所定の数は3である、ことが好ましい。
 本発明の一態様に係る表示装置において、上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向に互いに最近接するm個(mは1以上の整数)の画素毎に極性が反転し、行方向に最近接する画素毎に極性が反転するようにデータ信号を供給する、ことが好ましい。
 本発明の一態様に係る表示装置において、上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向及び行方向に互いに最近接する画素毎に極性が反転したデータ信号を供給する、ことが好ましい。
 本発明の一態様に係る表示装置において、上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向に互いに最近接する2つの画素毎に極性が反転し、行方向に最近接する画素毎に極性が反転するようにデータ信号を供給する、ことが好ましい。
 本発明の一態様に係る表示装置において、上記表示パネルは、酸化物半導体を材料とする半導体層を有するスイッチング素子を備えている、ことが好ましい。
 上記の構成によれば、表示装置において、オン特性およびオフ特性に優れている酸化物半導体を材料とする半導体層を有するスイッチング素を採用することで、フレーム周期、すなわち、リフレッシュレートを変化させることが容易になる。
 本発明の一態様に係る表示装置において、上記酸化物半導体は、IGZOであることが好ましい。
 本発明の一態様に係る表示装置は、液晶表示装置である、ことが好ましい。
 本発明の一態様に係る表示装置の駆動装置は、上述のように、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを駆動する駆動装置であって、上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、上記ゲート信号及び上記データ信号を制御する制御手段と、を備えており、上記制御手段は、各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、各ゲートラインを飛越し選択することによって得られる複数のフィールドから1フレームを構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、各ゲートラインを順次選択するプログレッシブ駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う、ことを特徴としている。
 上記の構成を有する表示装置は、各画素が表示可能な階調の数を所定の数未満とする上記第1の表示モードで動作させるか、各画素が表示可能な階調の数を該所定の数以上とする上記第2の表示モードで動作させるかを切り替える。また、上記制御手段は、上記データライン駆動回路が上記第1の表示モードで動作する際にインターレース駆動方式で動作し、上記第2の表示モードで動作する際にプログレッシブ駆動方式で動作するように上記ゲートライン駆動回路及びデータライン駆動回路を制御する。
 これによって、上記制御手段は、上記各画素が上記所定の数以上の階調で表示可能にする第2の表示モードにおいて、すなわち、高品位での表示が必要とされる場合において、プログレッシブ駆動を行うことにより、高表示品位を実現できる。さらに、上記制御手段は、上記各画素が上記所定の数未満の階調で表示可能にする第1の表示モードにおいて、すなわち、高品位での表示が必ずしも必要とされない場合において、インターレース駆動を行うことにより消費電力を削減することができる。
 このように、上記各画素が表示可能な階調の数によって、インターレース駆動方式と、プログレッシブ駆動方式とを切り替えるので、高表示品位で表示を行いたいときには、高表示品位で表示を行うことができ、かつ、高表示品位が必ずしも必要とされないときには、消費電力を削減することができる。
 なお、例えば、上記所定の数が3である場合、上記第1の表示モードにおいて、各画素が表示可能な階調数は2となる。したがって、この場合、各画素は階調0及び階調1の何れかの階調を表示する。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示する。
 本発明の一態様に係る表示装置の駆動方法は、上述のように、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを駆動する駆動方法であって、各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、各ゲートラインを飛越し選択することによって得られる複数のフィールドから1フレームを構成するインターレース駆動方式を用いて制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、各ゲートラインを順次選択するプログレッシブ駆動方式を用いて制御を行う、ことを特徴としている。
 上記の構成を有する表示装置は、各画素が表示可能な階調の数を所定の数未満とする上記第1の表示モードで動作させるか、各画素が表示可能な階調の数を該所定の数以上とする上記第2の表示モードで動作させるかを切り替える。また、表示装置は、上記データライン駆動回路が上記第1の表示モードで動作する際にインターレース駆動方式で動作し、上記第2の表示モードで動作する際にプログレッシブ駆動方式で動作する。
 これによって、上記各画素が上記所定の数以上の階調で表示可能にする第2の表示モードにおいて、すなわち、高品位での表示が必要とされる場合において、プログレッシブ駆動を行うことにより、高表示品位を実現できる。さらに、上記各画素が上記所定の数未満の階調で表示可能にする第1の表示モードにおいて、すなわち、高品位での表示が必ずしも必要とされない場合において、インターレース駆動を行うことにより消費電力を削減することができる。
 このように、上記各画素が表示可能な階調の数によって、インターレース駆動方式と、プログレッシブ駆動方式とを切り替えるので、高表示品位で表示を行いたいときには、高表示品位で表示を行うことができ、かつ、高表示品位が必ずしも必要とされないときには、消費電力を削減することのできる表示装置を実現することができる。
 なお、例えば、上記所定の数が3である場合、上記第1の表示モードにおいて、各画素が表示可能な階調数は2となる。したがって、この場合、各画素は階調0及び階調1の何れかの階調を表示する。同様に、上記所定の数が5である場合、各画素は階調0、階調1、階調2、及び階調3の何れかの階調を表示する。
 なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
 本発明の一態様に係る表示装置は、テレビジョン受像機、パーソナルコンピュータ、カーナビゲーションシステム、携帯電話、スマートフォン、デジタルカメラ、及び、デジタルビデオカメラなどに好適に適用することができる。
 1   液晶表示装置(表示装置)
 2   表示パネル(液晶表示パネル)
 4   タイミングコントローラ(制御手段)
 6   走査線駆動回路(ゲートライン駆動回路)
 8   信号線駆動回路(データライン駆動回路)
 10  共通電極駆動回路
 13  電源生成回路

Claims (17)

  1.  複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルと、
     上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、
     上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、
     上記ゲート信号及び上記データ信号を制御する制御手段と、
    を備えており、
     上記制御手段は、
     各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、各ゲートラインを飛越し選択することによって得られる複数のフィールドから1フレームを構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、各ゲートラインを順次選択するプログレッシブ駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う、
    ことを特徴とする表示装置。
  2.  上記制御手段は、さらに、
     あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、
     あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させる、
    ことを特徴とする請求項1に記載の表示装置。
  3.  上記各画素は、4つの画素を単位として絵素を構成するものであり、各絵素を構成する4つの画素は、3原色、および3原色の少なくとも何れかを組み合わせて得られる1色を個別に表示するものである、
    ことを特徴とする請求項1又は2に記載の表示装置。
  4.  上記各絵素を構成する4つの画素は、上記ゲートラインおよび上記データラインに沿ってそれぞれ2つずつ配置されている、
    ことを特徴とする請求項3に記載の表示装置。
  5.  上記各絵素を構成する4つの画素は、上記ゲートラインに沿って配置されている、
    ことを特徴とする請求項3に記載の表示装置。
  6.  上記各画素は、3つの画素を単位として絵素を構成するものであり、各絵素を構成する3つの画素は、3原色を個別に表示するものである、
    ことを特徴とする請求項1又は2に記載の表示装置。
  7.  上記各絵素を構成する3つの画素は、上記ゲートラインに沿って配置されている、
    ことを特徴とする請求項6に記載の表示装置。
  8.  上記各絵素を構成する3つの画素は、上記データラインに沿って配置されている、
    ことを特徴とする請求項6に記載の表示装置。
  9.  上記所定の数は3である、ことを特徴とする請求項1から8の何れか1項に記載の表示装置。
  10.  上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向に互いに最近接するm個(mは1以上の整数)の画素毎に極性が反転し、行方向に最近接する画素毎に極性が反転するようにデータ信号を供給する、
    ことを特徴とする請求項1から9の何れか1項に記載の表示装置。
  11.  上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向及び行方向に互いに最近接する画素毎に極性が反転したデータ信号を供給する、
    ことを特徴とする請求項1から9の何れか1項に記載の表示装置。
  12.  上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向に互いに最近接する2つの画素毎に極性が反転し、行方向に最近接する画素毎に極性が反転するようにデータ信号を供給する、
    ことを特徴とする請求項1から9の何れか1項に記載の表示装置。
  13.  上記表示パネルは、酸化物半導体を材料とする半導体層を有するスイッチング素子を備えている、
    ことを特徴とする請求項1から12の何れか1項に記載の表示装置。
  14.  上記酸化物半導体は、IGZOである、
    ことを特徴とする請求項13に記載の表示装置。
  15.  液晶表示装置である、
    ことを特徴とする請求項1から14の何れか1項に記載の表示装置。
  16.  複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを駆動する駆動装置であって、
     上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、
     上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、
     上記ゲート信号及び上記データ信号を制御する制御手段と、
    を備えており、
     上記制御手段は、
     各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、各ゲートラインを飛越し選択することによって得られる複数のフィールドから1フレームを構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、各ゲートラインを順次選択するプログレッシブ駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う、
    ことを特徴とする駆動装置。
  17.  複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを駆動する駆動方法であって、
     各画素が表示可能な階調の数を所定の数未満とする第1の表示モードにおいて、各ゲートラインを飛越し選択することによって得られる複数のフィールドから1フレームを構成するインターレース駆動方式を用いて制御を行い、各画素が表示可能な階調の数を該所定の数以上とする第2の表示モードにおいて、各ゲートラインを順次選択するプログレッシブ駆動方式を用いて制御を行う、
    ことを特徴とする駆動方法。
PCT/JP2012/056304 2011-03-17 2012-03-12 表示装置、駆動装置、及び、駆動方法 WO2012124660A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/004,518 US9171517B2 (en) 2011-03-17 2012-03-12 Display device, driving device, and driving method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-059674 2011-03-17
JP2011059674 2011-03-17

Publications (1)

Publication Number Publication Date
WO2012124660A1 true WO2012124660A1 (ja) 2012-09-20

Family

ID=46830729

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/056304 WO2012124660A1 (ja) 2011-03-17 2012-03-12 表示装置、駆動装置、及び、駆動方法

Country Status (3)

Country Link
US (1) US9171517B2 (ja)
TW (1) TW201243802A (ja)
WO (1) WO2012124660A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140362073A1 (en) * 2013-06-06 2014-12-11 Hisense USA Corporation Display device, timing controller, and image displaying method

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110164076A1 (en) * 2010-01-06 2011-07-07 Sang Tae Lee Cost-effective display methods and apparatuses
JP2014206668A (ja) * 2013-04-15 2014-10-30 セイコーエプソン株式会社 電気光学装置、及び、電子機器
US20150221286A1 (en) * 2014-02-05 2015-08-06 Sony Corporation Content controlled display mode switching
TWI548081B (zh) * 2014-02-12 2016-09-01 友達光電股份有限公司 顯示面板
US9471955B2 (en) 2014-06-19 2016-10-18 Apple Inc. Multiple display pipelines driving a divided display
CN105280126B (zh) * 2014-07-22 2018-12-21 凌巨科技股份有限公司 显示驱动电路
TWI549107B (zh) * 2014-11-05 2016-09-11 群創光電股份有限公司 顯示裝置
US9830849B2 (en) 2015-02-09 2017-11-28 Apple Inc. Entry controlled inversion imbalance compensation
CN104616597B (zh) * 2015-02-13 2017-03-29 京东方科技集团股份有限公司 显示基板及其驱动方法和显示装置
JP2017040733A (ja) * 2015-08-19 2017-02-23 株式会社ジャパンディスプレイ 表示装置
JP2018036367A (ja) * 2016-08-30 2018-03-08 株式会社デンソーテン 映像処理装置、映像表示システムおよび映像処理方法
TWI684967B (zh) * 2016-11-08 2020-02-11 聯詠科技股份有限公司 影像處理裝置、顯示面板以及顯示裝置
KR102280009B1 (ko) 2017-05-24 2021-07-21 삼성전자주식회사 지그재그 연결 구조를 갖는 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US10333631B2 (en) * 2017-08-24 2019-06-25 Rohde & Schwarz Gmbh & Co. Kg Test arrangement and test method
WO2023065143A1 (zh) * 2021-10-20 2023-04-27 京东方科技集团股份有限公司 显示面板的驱动方法及显示装置
CN115798431B (zh) * 2022-12-26 2024-05-28 深圳市华星光电半导体显示技术有限公司 显示面板的驱动方法及显示模组

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345928A (ja) * 2000-06-02 2001-12-14 Nec Corp 携帯電話機の省電力駆動方法
JP2008158811A (ja) * 2006-12-22 2008-07-10 Toshiba Corp 情報処理装置および情報処理方法
JP2009042404A (ja) * 2007-08-08 2009-02-26 Sharp Corp カラー画像用の液晶表示装置およびその駆動方法
JP2010092036A (ja) * 2008-09-12 2010-04-22 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472667B2 (ja) * 1996-08-30 2003-12-02 株式会社日立製作所 ビデオデータ処理装置およびビデオデータ表示装置
US6870523B1 (en) * 2000-06-07 2005-03-22 Genoa Color Technologies Device, system and method for electronic true color display
JP3661624B2 (ja) * 2000-10-06 2005-06-15 セイコーエプソン株式会社 画像処理装置
JP2006064964A (ja) 2004-08-26 2006-03-09 Toshiba Matsushita Display Technology Co Ltd 平面表示装置および平面表示装置の駆動方法
US20060044251A1 (en) 2004-08-26 2006-03-02 Hirofumi Kato Flat display device and method of driving the same
WO2006041812A2 (en) * 2004-10-05 2006-04-20 Threeflow, Inc. Method of producing improved lenticular images
JP4728816B2 (ja) * 2006-01-13 2011-07-20 東芝モバイルディスプレイ株式会社 表示装置及びその駆動方法及び端末装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345928A (ja) * 2000-06-02 2001-12-14 Nec Corp 携帯電話機の省電力駆動方法
JP2008158811A (ja) * 2006-12-22 2008-07-10 Toshiba Corp 情報処理装置および情報処理方法
JP2009042404A (ja) * 2007-08-08 2009-02-26 Sharp Corp カラー画像用の液晶表示装置およびその駆動方法
JP2010092036A (ja) * 2008-09-12 2010-04-22 Semiconductor Energy Lab Co Ltd 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140362073A1 (en) * 2013-06-06 2014-12-11 Hisense USA Corporation Display device, timing controller, and image displaying method
US9613580B2 (en) * 2013-06-06 2017-04-04 Hisense Hiview Tech Co., Ltd Display device, timing controller, and image displaying method

Also Published As

Publication number Publication date
TW201243802A (en) 2012-11-01
US9171517B2 (en) 2015-10-27
US20140002431A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
WO2012124660A1 (ja) 表示装置、駆動装置、及び、駆動方法
WO2012117895A1 (ja) 表示装置、駆動装置、及び、駆動方法
US8525769B2 (en) Liquid crystal display apparatus including color filters of RGBW mosaic arrangement and method of driving the same
US7710377B2 (en) LCD panel including gate drivers
KR101703875B1 (ko) 액정표시장치 및 그 구동방법
JP5085268B2 (ja) 液晶表示装置とその駆動方法
US7714833B2 (en) Display apparatus and drive control method thereof
JP4501525B2 (ja) 表示装置及びその駆動制御方法
WO2013024754A1 (ja) 表示装置
JP2008268887A (ja) 画像表示装置
CN106940992A (zh) 一种显示面板驱动电路及其驱动方法
JP5373209B2 (ja) 表示装置および駆動方法
JP2011018020A (ja) 表示パネルの駆動方法、ゲートドライバ及び表示装置
JPWO2007026551A1 (ja) 表示装置、表示方法、表示モニターおよびテレビジョン受像機
KR101773611B1 (ko) 액정표시장치와 그 구동방법
JP2011007889A (ja) 液晶表示装置
CN109671410B (zh) 显示面板的驱动方法、装置、设备及存储介质
CN111916034A (zh) 显示装置及其驱动方法
KR100303449B1 (ko) 플리커링을 줄이기 위한 액정 표시 장치 및 이의 구동 방법
WO2012117896A1 (ja) 表示装置、駆動装置、及び、駆動方法
KR20030058140A (ko) 액정표시장치의 구동방법
JP2005250034A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
KR20180007456A (ko) 표시 장치
JP4459576B2 (ja) 液晶表示装置
JP2014056090A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12756923

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14004518

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12756923

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP