KR101162862B1 - 평판표시장치의 데이터 구동회로 및 그 구동방법 - Google Patents

평판표시장치의 데이터 구동회로 및 그 구동방법 Download PDF

Info

Publication number
KR101162862B1
KR101162862B1 KR1020100069507A KR20100069507A KR101162862B1 KR 101162862 B1 KR101162862 B1 KR 101162862B1 KR 1020100069507 A KR1020100069507 A KR 1020100069507A KR 20100069507 A KR20100069507 A KR 20100069507A KR 101162862 B1 KR101162862 B1 KR 101162862B1
Authority
KR
South Korea
Prior art keywords
signal
data
input terminal
amplifier
control signal
Prior art date
Application number
KR1020100069507A
Other languages
English (en)
Other versions
KR20120009580A (ko
Inventor
최원준
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100069507A priority Critical patent/KR101162862B1/ko
Priority to US12/983,811 priority patent/US8723851B2/en
Publication of KR20120009580A publication Critical patent/KR20120009580A/ko
Application granted granted Critical
Publication of KR101162862B1 publication Critical patent/KR101162862B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 평판표시장치의 데이터 구동회로에 각 채널별로 구비된 앰프간의 출력 편차로 인해 발생되는 줄 무늬 현상을 제거하여 평판표시장치의 화질을 개선하는 평판표시장치의 데이터 구동회로 및 그 구동방법을 제공한다.
본 발명의 실시예에 의한 평판표시장치의 데이터 구동회로는, 복수의 데이터선들과 대응되는 각 채널별로 데이터신호를 출력하는 출력부와; 상기 출력부의 각 채널에 구비되어 상기 각 데이터선들에 공급되는 데이터신호들을 각각 증폭시키는 복수의 앰프들과; 상기 각 앰프의 입력단에 접속되며, 제 1 또는 제 2제어신호를 입력 받아 상기 앰프의 정(+) 입력단자 및 부(-) 입력단자에 인가되는 신호를 주기적으로 변경하는 쵸핑 제어부가 포함된다.

Description

평판표시장치의 데이터 구동회로 및 그 구동방법{data driver of plat panel display and driving method the same}
본 발명은 평판표시장치에 관한 것으로 특히 평판표시장치의 데이터 구동회로 및 그 구동방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있으며, 이와 같은 평판표시장치로는 액정 표시장치(Liquid Crystal Display: LCD), 전계방출 표시장치(Field Emission Display: FED), 플라즈마 표시패널(Plasma Display Panel: PDP) 및 유기 전계발광 표시장치(Organic Light Emitting Display: OLED) 등이 있다.
상기 평판표시장치는 구동 방식에 따라 액티브 매트릭스 타입과 패시브 매트릭스 타입으로 나뉠 수 있는데, 상기 액티브 매트릭스 타입은 복수의 게이트라인 및 복수의 데이터라인과, 상기 라인들에 연결되어 매트릭스 형태로 배열되는 복수개의 화소를 구비하며, 상기 복수의 화소 각각에는 상기 게이트라인으로 인가되는 주사신호에 의해 제어되는 스위칭 소자로서의 박막트랜지스터가 포함된다.
즉, 액티브 매트릭스 타입의 평판표시장치는 매트릭스 형태로 배열된 화소들과, 상기 화소들과 접속된 데이터선들을 구동하기 위한 데이터 구동회로 및 상기 화소들과 접속된 주사선들을 구동하기 위한 주사 구동회로를 구비한다.
여기서, 상기 주사 구동회로는 수평기간마다 주사신호를 순차적으로 공급하여 데이터신호가 공급될 화소들을 선택하는 동작을 수행하고, 데이터 구동회로는 상기 주사신호가 인가되어 선택된 화소들에 입력 데이터에 대응되는 데이터신호를 공급하여 상기 화소들로부터 소정의 화상이 표시되게 한다.
이 때, 상기 데이터 구동회로는 데이터신호를 데이터라인들에 출력하기 위하여 출력단에 다수의 앰프를 포함한다. 그러나, 각 채널별로 구비되는 앰프에는 랜덤 DC 오프셋이 존재하여, 동일한 입력 데이터에 해당하는 데이터신호가 선택되더라도 앰프에 따라 실제 출력되는 데이터신호 간의 편차가 존재한다.
이와 같이 다수의 앰프를 포함하는 데이터 구동회로에서 발생되는 각 채널간 존재하는 출력 편차는 수직 라인(vertical line) 간 밝기 차이로 표현되며, 이는 화면에 줄무늬 현상을 유발하는 화면 불량 현상으로 나타난다.
특히 상기 액티브 매트릭스 타입의 평판표시장치 중 유기전계 발광 표시장치는, 반전 구동 방식이 채용되는 액정표시장치에 비해 상기 채널간 출력 편차로 인한 화면 열화가 더 심하게 나타날 수 있다는 단점이 있다.
본 발명은 평판표시장치의 데이터 구동회로에 각 채널별로 구비된 앰프간의 출력 편차로 인해 발생되는 줄 무늬 현상을 제거하여 평판표시장치의 화질을 개선하는 평판표시장치의 데이터 구동회로 및 그 구동방법을 제공함에 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 평판표시장치의 데이터 구동회로는, 복수의 데이터선들과 대응되는 각 채널별로 데이터신호를 출력하는 출력부와; 상기 출력부의 각 채널에 구비되어 상기 각 데이터선들에 공급되는 데이터신호들을 각각 증폭시키는 복수의 앰프들과; 상기 각 앰프의 입력단에 접속되며, 제 1 또는 제 2제어신호를 입력 받아 상기 앰프의 정(+) 입력단자 및 부(-) 입력단자에 인가되는 신호를 주기적으로 변경하는 쵸핑 제어부가 포함되고, 상기 제 1제어신호는 홀수번째 채널에 구비된 쵸핑 제어부에 인가되고, 상기 제 2제어신호는 짝수번째 채널에 구비된 쵸핑 제어부에 인가되며, 상기 제 1제어신호 및 제 2제어신호는 반대의 위상을 갖는 신호임을 특징으로 한다.
삭제
여기서, 상기 쵸핑 제어부는, 상기 앰프의 정(+) 입력단자 및 제 1데이터신호가 인가되는 입력선 사이에 구비되는 제 1스위치(SW1)와; 상기 앰프의 정(+) 입력단자 및 제 1'데이터신호가 피드백되어 인가되는 피드백선 사이에 구비되는 제 2스위치(SW2)와; 상기 앰프의 부(-) 입력단자 및 제 1'데이터신호가 피드백되어 인가되는 피드백선 사이에 구비되는 제 3스위치(SW3)와; 상기 앰프의 부(-) 입력단자 및 제 1데이터신호가 인가되는 입력선 사이에 구비되는 제 4스위치(SW4)가 포함된다.
이 때, 상기 제 1'데이터신호는 이에 대응되는 상기 제 1데이터신호가 상기 앰프를 통해 증폭된 신호이며, 상기 제 1 내지 제 4스위치(SW1, SW 2, SW 3, SW 4)는 상기 제 1제어신호 또는 제 2제어신호에 의해 턴 오프가 제어된다.
또한, 상기 제 1 내지 제 4스위치(SW1, SW 2, SW 3, SW 4)는 박막트랜지스터로 구현되며, 상기 제 1 및 제 3스위치(SW1, SW3)와, 제 2 및 제 4스위치(SW2, SW4)는 서로 상이한 타입의 박막트랜지스터로 구현된다.
또한, 본 발명의 실시예에 의한 평판표시장치의 데이터 구동회로 구동방법은, 복수의 데이터선들과 대응되는 각 채널별로 구비된 각 앰프의 제 1입력단자로 제 1데이터신호가 인가되고, 제 2입력단자로 제 1'데이터신호가 인가되는 단계와; 제 1 또는 제 2제어신호가 인가되어 상기 앰프의 제 1 및 제 2입력단자에 인가되는 신호가 주기적으로 변경되는 단계와; 상기 복수의 데이터선들로 제 1'데이터신호가 출력되는 단계가 포함된다.
여기서, 상기 제 1'데이터신호는 이에 대응되는 상기 제 1데이터신호가 상기 앰프를 통해 증폭된 신호이며, 상기 제 1제어신호는 홀수번째 채널에 구비된 앰프들에 대응하여 인가되고, 상기 제 2제어신호는 짝수번째 채널에 구비된 앰프들에 인가된다.
또한, 상기 제 1, 2제어신호는 n번째 프레임에서 제 1레벨로 인가되고, 이후 n+1번째 프레임에서는 반대 극성으로 천이된 제 2레벨로 인가된다.
또는, 상기 제 1제어신호는 n번째 프레임에서 제 1레벨로 인가되고, 이후 n+1번째 프레임에서는 반대 극성으로 천이된 제 2레벨로 인가되며, 상기 제 2제어신호는 n번째 프레임에서 상기 제 2레벨로 인가되고, 이후 n+1번째 프레임에서는 반대 극성으로 천이된 제 1레벨로 인가된다.
또는, 상기 제 1, 2제어신호는 n번째 프레임에서 홀수번째 수평시간에 대하여 제 1레벨로 인가되고, 짝수번째 수평시간에 대해여 상기 제 1레벨의 반대 극성인 제 2베레로 인가되며, 이후 n+1번째 프레임에서는 그 반대로 인가된다.
또는, 상기 제 1제어신호는 n번째 프레임에서 홀수번째 수평시간에 대하여 제 1레벨로 인가되고, 제 2제어신호는 상기 제 1레벨의 반대 극성인 제 2레벨로 인가되며, 이후 n+1번째 프레임에서는 그 반대로 인가된다.
이와 같은 본 발명에 의하면, 데이터 구동회로의 채널간 출력 편차를 저감함으로써, 세로 줄 무늬 현상에 의한 화질 저하를 방지하는 장점이 있다.
도 1은 본 발명의 실시예에 의한 평판표시장치의 구성을 개략적으로 나타내는 블록도.
도 2는 도 1에 도시된 데이터 구동회로의 출력부 구성을 나타내는 도면.
도 3은 도 2의 출력부 내에 각 채널별로 구비된 쵸핑 제어부 구성의 일 예를 나타내는 도면.
도 4a는 본 발명의 제 1실시예에 의한 오프셋 보정 방법을 나타내는 도면이고, 도 4b는 도 4a의 오프셋 보정 방법을 구현하는 신호의 타이밍도.
도 5a는 본 발명의 제 2실시예에 의한 오프셋 보정 방법을 나타내는 도면이고, 도 5b는 도 5a의 오프셋 보정 방법을 구현하는 신호의 타이밍도.
도 6a는 본 발명의 제 3실시예에 의한 오프셋 보정 방법을 나타내는 도면이고, 도 6b는 도 6a의 오프셋 보정 방법을 구현하는 신호의 타이밍도.
도 7a는 본 발명의 제 4실시예에 의한 오프셋 보정 방법을 나타내는 도면이고, 도 7b는 도 7a의 오프셋 보정 방법을 구현하는 신호의 타이밍도.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 1은 본 발명의 실시예에 의한 평판표시장치의 구성을 개략적으로 나타내는 블록도이다.
단, 도 1에 도시된 실시예는 액티브 매트릭스 타입의 유기전계 발광 표시장치를 그 예로 설명하나, 본 발명의 대상이 반드시 이에 한정되는 것은 아니다.
도 1을 참조하면, 본 발명의 실시예에 의한 평판표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)과 접속된 복수의 화소들(400)을 포함하는 화소부(300)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동회로(100)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동회로(20)와, 주사 구동회로(100) 및 데이터 구동회로(200)를 제어하기 위한 타이밍 제어부(500)를 구비한다.
타이밍 제어부(500)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(500)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(200)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동회로(100)로 공급된다. 그리고, 타이밍 제어부(500)는 외부로부터 공급되는 입력 데이터(Data)를 데이터 구동회로(200)로 공급한다.
주사 구동회로(100)는 타이밍 제어부(500)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동회로(100)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다.
데이터 구동회로(200)는 타이밍 제어부(500)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동회로(200)는 데이터신호를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다.
화소부(300)는 외부로부터 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받아 각각의 화소들(400)로 공급하며, 상기 각각의 화소들(400)은 복수의 트랜지스터들 및 발광소자를 구비한다.
이에 상기 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받은 각각의 화소들(400)은 상기 데이터선으로 공급되는 데이터신호에 대응하여 제 1전원(ELVDD)으로부터 발광소자를 경유하여 제 2전원(ELVSS)으로 흐르는 전류를 제어함으로써 데이터신호에 대응되는 빛을 생성한다.
또한, 상기 데이터 구동회로(200)는 각각의 데이터선들(D1 내지 Dm)과 대응되는 각 채널 별로 데이터신호를 출력하는 출력부(22)가 구비되며, 상기 출력부(210)의 각 채널에는 상기 데이터선(D1 내지 Dm)에 공급되는 데이터신호를 각각 증폭 출력하는 복수의 앰프들(미도시)이 구비된다. 즉, 상기 앰프들은 상기 채널의 수와 동일하게 각 채널 별로 구비된다.
단, 상기 앰프들 각각은 앞서 언급한 바와 같이 랜덤 DC 오프셋이 존재하여, 데이터 구동회로에서 동일한 입력 데이터에 해당하는 데이터신호가 선택되더라도 앰프에 따라 실제 출력되는 데이터신호 간의 편차가 존재하며, 이는 결과적으로 수직 라인(vertical line) 간 밝기 차이로 표현되어, 화면에 줄무늬 현상을 유발하는 원인이 된다. 즉, 각 앰프 입력단의 오프셋 전압에 의해 이와 같은 채널간 출력 편차가 발생된다.
특히 상기 액티브 매트릭스 타입의 유기전계 발광 표시장치는, 반전 구동 방식이 채용되는 액정표시장치에 비해 상기 채널간 출력 편차로 인한 화면 열화가 더 심하게 나타날 수 있다는 단점이 있다.
이에 본 발명의 실시예에서는 상기 각 앰프 입력단의 오프셋 전압에 의해 발생되는 단점을 극복하기 위하여 상기 각 앰프의 입력단에 오프셋 보정을 위한 쵸핑(chopping) 제어부가 구비됨을 특징으로 한다.
즉, 상기 쵸핑 제어부는 상기 앰프의 입력단을 주기적으로 변경하는 역할을 수행하는 것으로, 이를 통해 상기 오프셋이 평균(averaging)되어 상기와 같은 화면의 줄무늬 현상을 제거할 수 있는 것이다.
도 2는 도 1에 도시된 데이터 구동회로의 출력부 구성을 나타내는 도면이고, 도 3은 도 2의 출력부 내에 각 채널별로 구비된 쵸핑 제어부 구성의 일 예를 나타내는 도면이다.
도 2를 참조하면, 데이터 구동회로의 출력부(210)는 각각의 데이터선(D1, D2, D3, D4,…)과 대응되는 각 채널 별로 데이터신호를 출력하는 것으로, 상기 출력부(210)의 각 채널에는 상기 데이터선(D1 내지 Dm)에 공급되는 데이터신호를 각각 증폭 출력하는 복수의 앰프(212)들이 구비된다. 즉, 상기 앰프(212)들은 상기 채널의 수와 동일하게 각 채널 별로 구비된다.
또한, 본 발명의 실시예의 경우 상기 각 앰프(212)의 입력단에는 각각 쵸핑 제어부(214)가 구비되며, 상기 쵸핑 제어부(214)는 상기 앰프(212)의 제 1입력단자(정(+) 입력단자) 및 제 2입력단자(부(-) 입력단자)에 주기적으로 신호를 변경하여 입력시키는 역할을 한다.
종래의 경우 상기 앰프(212)의 정(+) 입력단자로는 데이터 구동회로에서 생성되어 상기 출력부(210)로 제공되는 제 1데이터신호(dt)가 인가되고, 상기 앰프(212)의 부(-) 입력단자로는 상기 제 1데이터 신호(dt)가 앰프(212)에 의해 증폭되어 출력된 제 1'데이터 신호(dt')가 피드백되어 인가된다. 이 때, 상기 제 1'데이터신호(dt')는 이에 대응되는 데이터선(D1, D2, D3, D4, …)으로 공급되는 데이터신호이다.
즉, 종래의 경우에는 상기 앰프(212)의 입력단자로 입력되는 신호가 고정되어 있었으나, 본 발명의 실시예에서는 상기 쵸핑 제어부(214)가 상기 앰프(212)의 입력단에 구비됨으로써 상기 앰프(212)의 입력단자로 입력되는 신호를 주기적으로 변경시킨다.
이를 위해 상기 쵸핑 제어부(214)는 제 1데이터신호(dt) 및 제 1'데이터신호(dt') 외에 제 1 또는 제 2제어신호(CS1, CS2)를 입력받으며, 상기 제어신호에 의해 상기 쵸핑 제어부(214)는 앰프(212)의 입력단자에 인가되는 신호 즉, 제 1데이터신호(dt) 및 제 1'데이터신호(dt')를 주기적으로 변경하게 된다.
본 발명의 실시예는 도 2에 도시된 바와 같이 출력부(212)에 구비되는 복수의 채널에 대하여 홀수번째 채널에 구비된 쵸핑 제어부에는 제 1제어신호(CS1)가 인가되고, 짝수번째 채널에 구비된 쵸핑 제어부에는 제 2제어신호(CS2)가 인가된다.
상기 쵸핑 제어부(214)의 구성 및 동작은 도 3을 통해 설명된다.
도 3을 참조하면, 상기 쵸핑 제어부(214)는, 앰프의 정(+) 입력단자 및 제 1데이터신호(dt)가 인가되는 입력선(In) 사이에 구비되는 제 1스위치(SW1)와; 상기 앰프의 정(+) 입력단자 및 제 1'데이터신호(dt')가 피드백되어 인가되는 피드백선(Fd) 사이에 구비되는 제 2스위치(SW2)와; 상기 앰프의 부(-) 입력단자 및 제 1'데이터신호(dt')가 피드백되어 인가되는 피드백선(Fd) 사이에 구비되는 제 3스위치(SW3)과; 상기 앰프의 부(-) 입력단자 및 제 1데이터신호(dt)가 인가되는 입력선(In) 사이에 구비되는 제 4스위치(SW4)가 포함되어 구성된다.
이 때, 상기 제 1 내지 제 4스위치(SW1, SW 2, SW 3, SW 4)는 제 1 또는 제 2제어신호(CS1, CS2)에 의해 턴 온, 오프가 제어되는 것으로, 이는 박막트랜지스터로 구현될 수 있다. 즉, 박막트랜지스터의 게이트 전극으로 상기 제어신호가 인가되며, 상기 제어신호에 의해 상기 박막트랜지스터의 턴, 오프가 제어되어 상기 앰프의 정(+) 또는 부(-) 입력단자로 제공되는 신호가 상기 제 1데이터신호(dt) 또는 제 1'데이터신호(dt')로 선택된다.
또한, 상기 제 1 및 제 3스위치(SW1, SW3)와, 제 2 및 제 4스위치(SW2, SW4)는 상기 제어신호에 의해 반대의 턴 온, 오프 동작을 구현하는 것으로, 이는 서로 상이한 타입의 박막트랜지스터로 형성됨을 통해 이루어진다.
즉, 상기 제 1 및 제 3스위치(SW1, SW3)가 N타입의 박막트랜지스터로 형성되면 상기 제 2 및 제 4스위치(SW2, SW4)는 P타입의 박막트랜지스터로 형성되고, 상기 제 1 및 제 3스위치(SW1, SW3)가 P타입의 박막트랜지스터로 형성되면 상기 제 2 및 제 4스위치(SW2, SW4)는 N타입의 박막트랜지스터로 형성된다.
일 예로 상기 제 1 및 제 3스위치(SW1, SW3)가 N타입의 박막트랜지스터로, 상기 제 2 및 제 4스위치(SW2, SW4)는 P타입의 박막트랜지스터로 형성되면, 상기 스위치들로 인가되는 제어신호가 하이 레벨인 경우 상기 제 1, 3스위치(SW1, SW3)은 턴 온되고, 상기 2, 4스위치(SW2, SW4)는 턴 오프된다.
이에 따라 앰프의 정(+) 입력단자로는 상기 제 1스위치(SW1)의 턴 온에 의해 제 1데이터신호(dt)가 인가되고, 앰프의 부(-) 입력단자로는 제 3스위치(SW3)의 턴 온에 의해 제 1'데이터신호(dt')가 인가된다.
이후, 상기 스위치들로 인가되는 제어신호가 로우 레벨로 천이되어 인가되면, 상기 제 2, 4스위치(SW2, SW4)는 턴 온되고, 상기 제 1, 3스위치(SW1, SW3)는 턴 오프된다.
이에 따라 앰프의 정(+) 입력단자로는 상기 제 2스위치(SW2)의 턴 온에 의해 제 1'데이터신호(dt')가 인가되고, 앰프의 부(-) 입력단자로는 제 4스위치(SW4)의 턴 온에 의해 제 1데이터신호(dt)가 인가된다.
즉, 상기 제어신호(CS1, CS2)가 주기적으로 천이되어 상기 쵸핑 제어부(214)에 인가될 경우, 상기 앰프(212)의 입력단자로 인가되는 신호가 주기적으로 변경되며, 이러한 동작을 통해 상기 앰프(212)의 오프셋이 평균(averaging)되어 채널 출력 편차에 의한 화면의 줄무늬 현상을 제거할 수 있는 것이다.
평판표시장치에 위와 같은 오프셋 보정 기술을 적용하기 위해서는 상기 앰프의 정(+) 또는 부(-) 입력단자로 제공되는 신호의 변경 주기를 적절하게 조절하여야 하는데, 홀드 타입의 액티브 매트릭스 타입의 평판표시장치(예: 유기전계 발광 표시장치, 액정표시장치)의 경우 상기 주기는 프레임 단위로 하는 것이 바람직하다. 즉, 프레임 단위로 오프셋의 극성을 변경하면 사람의 눈은 두 프레임의 평균인 보정된 오프셋 값을 인식하기 때문이다.
단, 이 경우에도 다양한 방법으로 상기 채널 출력 편차를 보정하기 위한 구동 방법을 적용할 수 있다. 즉, 상기 쵸핑 제어부(214)에 인가되는 제어신호(CS1, CS2)의 주기 및 홀수번째 채널과 짝수번째 채널에 인가되는 제어신호(CS1, CS2)의 레벨에 따라 상기 쵸핑 제어부(214)에 의한 오프셋 보정은 서로 다른 4가지 방법으로 구현될 수 있다.
이하, 도 4 내지 도 7을 통해 본 발명의 실시예에 의한 4가지 오프셋 보정 방법에 대해 설명하도록 한다.
도 4a는 본 발명의 제 1실시예에 의한 오프셋 보정 방법을 나타내는 도면이고, 도 4b는 도 4a의 오프셋 보정 방법을 구현하는 신호의 타이밍도이다.
본 발명의 제 1실시예에 의한 오프셋 보정 방법은 프레임 인버전(frame inversion) 방식으로서, 도 4a에 도시된 바와 같이 모든 프레임에서 한 방향의 오프셋을 출력하고, 이후 순차적으로 매 프레임 마다 오프셋을 변경하는 방식이다.
즉, n번째 프레임(Frame N)에서는 데이터 구동회로에서 생성되는 제 1데이터 신호(dt)가 앰프의 정(+) 입력단자로 입력되고, 이후 n+1번째 프레임(Frame N+1)에서는 상기 제 1데이터 신호(dt)가 앰프의 부(-) 입력단자로 입력되는 것이다.
이와 같이 프레임 단위로 오프셋의 극성을 변경함을 통해 사람의 눈은 두 프레임의 평균인 보정된 오프셋 값을 인식하게 되어 채널 편차에 의한 화질 열화 문제를 극복할 수 있는 것이다.
이러한 오프셋 보정 방법은 도 4b에 도시된 바와 같이 n번째 프레임(Frame N)에서 제 1, 2제어신호(CS1, CS2)가 모두 하이 레벨로 인가되고, 이후 n+1번째 프레임(Frame N+1)에서는 제 1, 2제어신호(CS1, CS2)가 모두 로우 레벨로 인가된다. 이는 이후의 프레임에서도 순차적으로 동일하게 적용된다.
상기와 같은 제어신호가 인가되면 도 3에 도시된 쵸핑 제어부(214)는, n번째 프레임(Frame N)에서 상기 제어신호(CS1, CS2)가 하이 레벨로 인가되므로 상기 제 1, 3스위치(SW1, SW3)은 턴 온되고, 상기 2, 4스위치(SW2, SW4)는 턴 오프되어 앰프의 정(+) 입력단자로는 제 1데이터신호(dt)가 인가되고, 앰프의 부(-) 입력단자로는 제 1'데이터신호(dt')가 인가된다.
이후, n+1번째 프레임(Frame N+1)에서 상기 제어신호(CS1, CS2)가 로우 레벨로 천이되어 인가되면, 상기 제 2, 4스위치(SW2, SW4)는 턴 온되고, 상기 제 1, 3스위치(SW1, SW3)는 턴 오프되어 앰프의 정(+) 입력단자로는 제 1'데이터신호(dt')가 인가되고, 앰프의 부(-) 입력단자로는 제 1데이터신호(dt)가 인가된다.
도 5a는 본 발명의 제 2실시예에 의한 오프셋 보정 방법을 나타내는 도면이고, 도 5b는 도 5a의 오프셋 보정 방법을 구현하는 신호의 타이밍도이다.
본 발명의 제 2실시예에 의한 오프셋 보정 방법은 컬럼 인버전(column inversion) 방식으로서, 도 5a에 도시된 바와 같이 각 컬럼 라인마다 오프셋의 극성이 반대가 되도록 배치하고, 이후 순차적으로 매 프레임마다 오프셋을 변경하는 방식이다.
즉, n번째 프레임(Frame N)에서는 홀수번째 컬럼에 대응되는 채널에 대하여 데이터 구동회로에서 생성되는 제 1데이터신호(dt)가 앰프의 정(+) 입력단자로 입력되고, 짝수번째 컬럼에 대응되는 채널에 대하여 데이터 구동회로에서 생성되는 제 1데이터신호(dt)가 앰프의 부(-) 입력단자로 입력되며, n+1번째 프레임(Frame N+1)에서는 그 반대가 되도록 입력된다.
이러한 오프셋 보정 방법은 도 5b에 도시된 바와 같이 n번째 프레임(Frame N)에서 제 1제어신호(CS1)는 하이 레벨로 인가되고, 제 2제어신호(CS2)는 로우 레벨로 인가되며, 이후 n+1번째 프레임(Frame N+1)에서는 그 반대로 제 1제어신호(CS1)가 로우 레벨로 인가되고, 제 2제어신호(CS2)는 하이 레벨로 인가된다. 이는 이후의 프레임에서도 순차적으로 동일하게 적용된다.
상기와 같은 제어신호(CS1, CS2)가 인가되면 도 3에 도시된 쵸핑 제어부(214)는, n번째 프레임(Frame N)의 홀수번째 컬럼에서 상기 제어신호가 하이 레벨로 인가되므로 상기 제 1, 3스위치(SW1, SW3)은 턴 온되고, 상기 2, 4스위치(SW2, SW4)는 턴 오프되어 앰프의 정(+) 입력단자로는 제 1데이터신호(dt)가 인가되고, 앰프의 부(-) 입력단자로는 제 1'데이터신호(dt')가 인가된다.
또한, 짝수번째 컬럼에서는 상기 제어신호가 로우 레벨로 인가되므로, 상기 제 2, 4스위치(SW2, SW4)는 턴 온되고, 상기 제 1, 3스위치(SW1, SW3)는 턴 오프되어 앰프의 정(+) 입력단자로는 제 1'데이터신호(dt')가 인가되고, 앰프의 부(-) 입력단자로는 제 1데이터신호(dt)가 인가된다.
n+1번째 프레임(Frame N+1)에서는 상기 제 1, 2제어신호(CS1, CS2)의 레벨이 천이되어 제공되므로, 상기 홀수번째 및 짝수번째의 오프셋은 변경되어 적용된다.
도 6a는 본 발명의 제 3실시예에 의한 오프셋 보정 방법을 나타내는 도면이고, 도 6b는 도 6a의 오프셋 보정 방법을 구현하는 신호의 타이밍도이다.
본 발명의 제 3실시예에 의한 오프셋 보정 방법은 라인 인버전(column inversion) 방식으로서, 도 6a에 도시된 바와 같이 각 수평 라인마다 오프셋의 극성이 반대가 되도록 배치하여 수직(vertically)으로 보이는 채널 편차에 의한 화질 열화를 최소화하면서, 이후 순차적으로 매 프레임마다 오프셋을 변경하는 방식이다.
즉, 이는 각 프레임을 구성하는 복수의 수평시간(1H) 마다 제어신호들이 천이되어 인가된다. 이때, 상기 수평시간은 주사선들에 순차적으로 주사신호가 인가되는 각각의 기간을 의미한다.
이 경우 n번째 프레임(Frame N)에서는 홀수번째 라인에 대응되는 복수의 채널들에 대하여 데이터 구동회로에서 생성되는 제 1데이터 신호(dt)가 앰프의 정(+) 입력단자로 입력되고, 짝수번째 라인에 대응되는 복수의 채널들에 대하여 데이터 구동회로에서 생성되는 제 1데이터 신호(dt)가 앰프의 부(-) 입력단자로 입력되며, n+1번째 프레임에서는 그 반대가 되도록 입력된다.
이러한 오프셋 보정 방법은 도 6b에 도시된 바와 같이 n번째 프레임(Frame N)에서 홀수번째 수평시간에 대하여 제 1, 2제어신호(CS1, CS2)는 하이 레벨로 인가되고, 짝수번째 수평시간에 대하여 제 1, 2제어신호(CS1, CS2)는 로우 레벨로 인가되며, 이후 n+1번째 프레임(Frame N+1)에서는 그 반대로 인가된다. 이는 이후의 프레임에서도 순차적으로 동일하게 적용된다.
상기와 같은 제어신호가 인가되면 도 3에 도시된 쵸핑 제어부(214)는, n번째 프레임의 홀수번째 라인에서 상기 제 1, 2제어신호(CS1, CS2)들이 하이 레벨로 인가되므로 상기 제 1, 3스위치(SW1, SW3)은 턴 온되고, 상기 2, 4스위치(SW2, SW4)는 턴 오프되어 앰프의 정(+) 입력단자로는 제 1데이터신호(dt)가 인가되고, 앰프의 부(-) 입력단자로는 제 1'데이터신호(dt')가 인가된다.
또한, 짝수번째 라인에서는 상기 1, 2제어신호(CS1, CS2)들이 로우 레벨로 인가되므로, 상기 제 2, 4스위치(SW2, SW4)는 턴 온되고, 상기 제 1, 3스위치(SW1, SW3)는 턴 오프되어 앰프의 정(+) 입력단자로는 제 1'데이터신호(dt')가 인가되고, 앰프의 부(-) 입력단자로는 제 1데이터신호(dt)가 인가된다.
도 7a는 본 발명의 제 4실시예에 의한 오프셋 보정 방법을 나타내는 도면이고, 도 7b는 도 7a의 오프셋 보정 방법을 구현하는 신호의 타이밍도이다.
본 발명의 제 4실시예에 의한 오프셋 보정 방법은 도트 인버전(dot inversion) 방식으로서, 도 7a에 도시된 바와 같이 모든 픽셀에 대하여 인접한 픽셀별로 오프셋의 극성이 반대가 되도록 배치하며, 이후 순차적으로 매 프레임마다 오프셋을 변경하는 방식이다.
즉, 이는 각 프레임을 구성하는 복수의 수평시간(1H) 마다 제 1, 2제어신호들이 서로 반대의 레벨을 갖으며 천이되어 인가된다. 이때, 상기 수평시간은 주사선들에 순차적으로 주사신호가 인가되는 각각의 기간을 의미한다.
이러한 오프셋 보정 방법은 도 7b에 도시된 바와 같이 n번째 프레임(Frame N)에서 홀수번째 수평시간에 대하여 제 1제어신호(CS1)는 하이 레벨, 제 2제어신호(CS2)는 로우 레벨로 인가되고, 짝수번째 수평시간에 대하여 제 1제어신호(CS1)는 로우 레벨, 제 2제어신호(CS2)는 하이 레벨로 인가되며, 이후 n+1번째 프레임(Frame N+1)에서는 그 반대로 인가된다. 이는 이후의 프레임에서도 순차적으로 동일하게 적용된다.
상기와 같은 제어신호들이 인가되면 도 3에 도시된 쵸핑 제어부(214)는, n번째 프레임(Frame N)에서 홀수번째 라인의 홀수번째 컬럼에 대응되는 앰프의 정(+) 입력단자로는 제 1데이터신호(dt)가 인가되고, 앰프의 부(-) 입력단자로는 제 1'데이터신호(dt')가 인가된다.
또한, 짝수번째 라인의 짝수번째 컬럼에 대응되는 앰프의 정(+) 입력단자로는 제 1데이터신호(dt)가 인가되고, 앰프의 부(-) 입력단자로는 제 1'데이터신호(dt')가 인가된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 주사 구동회로 200: 데이터 구동회로
210: 출력부 212: 앰프
214: 쵸핑 제어부 300: 화소부
400: 화소 500: 타이밍 제어부

Claims (14)

  1. 복수의 데이터선들과 대응되는 각 채널별로 데이터신호를 출력하는 출력부와;
    상기 출력부의 각 채널에 구비되어 상기 각 데이터선들에 공급되는 데이터신호들을 각각 증폭시키는 복수의 앰프들과;
    상기 각 앰프의 입력단에 접속되며, 제 1 또는 제 2제어신호를 입력 받아 상기 앰프의 정(+) 입력단자 및 부(-) 입력단자에 인가되는 신호를 주기적으로 변경하는 쵸핑 제어부가 포함되고,
    상기 제 1제어신호는 홀수번째 채널에 구비된 쵸핑 제어부에 인가되고, 상기 제 2제어신호는 짝수번째 채널에 구비된 쵸핑 제어부에 인가되며,
    상기 제 1제어신호 및 제 2제어신호는 반대의 위상을 갖는 신호이고,
    상기 쵸핑 제어부는,
    상기 앰프의 정(+) 입력단자 및 제 1데이터신호가 인가되는 입력선 사이에 구비되는 제 1스위치(SW1)와; 상기 앰프의 정(+) 입력단자 및 제 1'데이터신호가 피드백되어 인가되는 피드백선 사이에 구비되는 제 2스위치(SW2)와; 상기 앰프의 부(-) 입력단자 및 제 1'데이터신호가 피드백되어 인가되는 피드백선 사이에 구비되는 제 3스위치(SW3)와; 상기 앰프의 부(-) 입력단자 및 제 1데이터신호가 인가되는 입력선 사이에 구비되는 제 4스위치(SW4)가 포함됨을 특징으로 하는 평판표시장치의 데이터 구동회로.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 제 1'데이터신호는 이에 대응되는 상기 제 1데이터신호가 상기 앰프를 통해 증폭된 신호임을 특징으로 하는 평판표시장치의 데이터 구동회로.
  5. 제 1항에 있어서,
    상기 제 1 내지 제 4스위치(SW1, SW 2, SW 3, SW 4)는 상기 제 1제어신호 또는 제 2제어신호에 의해 턴 오프가 제어됨을 특징으로 하는 평판표시장치의 데이터 구동회로.
  6. 제 1항에 있어서,
    상기 제 1 내지 제 4스위치(SW1, SW 2, SW 3, SW 4)는 박막트랜지스터로 구현됨을 특징으로 하는 평판표시장치의 데이터 구동회로.
  7. 제 6항에 있어서,
    상기 제 1 및 제 3스위치(SW1, SW3)와, 제 2 및 제 4스위치(SW2, SW4)는 서로 상이한 타입의 박막트랜지스터로 구현됨을 특징으로 하는 평판표시장치의 데이터 구동회로.
  8. 복수의 데이터선들과 대응되는 각 채널별로 구비된 각 앰프의 제 1입력단자로 제 1데이터신호가 인가되고, 제 2입력단자로 제 1'데이터신호가 인가되는 단계와;
    제 1 또는 제 2제어신호가 인가되어 상기 앰프의 제 1 및 제 2입력단자에 인가되는 신호가 주기적으로 변경되는 단계와;
    상기 복수의 데이터선들로 제 1'데이터신호가 출력되는 단계가 포함되며,
    상기 제 1제어신호는 홀수번째 채널에 구비된 앰프들에 대응하여 인가되고, 상기 제 2제어신호는 짝수번째 채널에 구비된 앰프들에 인가되며,
    상기 제 1제어신호 및 제 2 제어신호는 반대의 위상을 갖는 신호이고,
    상기 제 1'데이터신호는 이에 대응되는 상기 제 1데이터신호가 상기 앰프를 통해 증폭된 신호임을 특징으로 하는 평판표시장치의 데이터 구동회로 구동방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 8항에 있어서,
    상기 제 1제어신호는 n번째 프레임에서 제 1레벨로 인가되고, 이후 n+1번째 프레임에서는 반대 극성으로 천이된 제 2레벨로 인가되며, 상기 제 2제어신호는 n번째 프레임에서 상기 제 2레벨로 인가되고, 이후 n+1번째 프레임에서는 반대 극성으로 천이된 제 1레벨로 인가됨을 특징으로 하는 평판표시장치의 데이터 구동회로 구동방법.
  13. 삭제
  14. 제 8항에 있어서,
    상기 제 1제어신호는 n번째 프레임에서 홀수번째 수평시간에 대하여 제 1레벨로 인가되고, 제 2제어신호는 상기 제 1레벨의 반대 극성인 제 2레벨로 인가되며, 이후 n+1번째 프레임에서는 그 반대로 인가됨을 특징으로 하는 평판표시장치의 데이터 구동회로 구동방법.
KR1020100069507A 2010-07-19 2010-07-19 평판표시장치의 데이터 구동회로 및 그 구동방법 KR101162862B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100069507A KR101162862B1 (ko) 2010-07-19 2010-07-19 평판표시장치의 데이터 구동회로 및 그 구동방법
US12/983,811 US8723851B2 (en) 2010-07-19 2011-01-03 Data drive circuit of flat panel display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100069507A KR101162862B1 (ko) 2010-07-19 2010-07-19 평판표시장치의 데이터 구동회로 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20120009580A KR20120009580A (ko) 2012-02-02
KR101162862B1 true KR101162862B1 (ko) 2012-07-04

Family

ID=45466588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100069507A KR101162862B1 (ko) 2010-07-19 2010-07-19 평판표시장치의 데이터 구동회로 및 그 구동방법

Country Status (2)

Country Link
US (1) US8723851B2 (ko)
KR (1) KR101162862B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101891971B1 (ko) * 2011-09-06 2018-10-01 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR102071009B1 (ko) 2013-10-10 2020-01-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 리페어 방법
KR102081252B1 (ko) * 2013-10-11 2020-02-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 리페어 방법
US10002570B2 (en) * 2015-08-21 2018-06-19 Apple Inc. Electronic display driving scheme systems and methods
KR102658424B1 (ko) 2019-05-08 2024-04-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US11164527B2 (en) * 2020-03-10 2021-11-02 Synaptics Incorporated Device and method for addressing unintended offset voltage when driving display panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001125543A (ja) 1999-10-27 2001-05-11 Nec Corp 液晶駆動回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681580B2 (ja) * 1999-07-09 2005-08-10 株式会社日立製作所 液晶表示装置
JP2002014658A (ja) * 2000-06-29 2002-01-18 Nec Kansai Ltd 液晶駆動用集積回路素子
JP3506235B2 (ja) * 2000-08-18 2004-03-15 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
DE10303427A1 (de) * 2002-02-06 2003-10-16 Nec Corp Tokio Tokyo Verstärker-Schaltung, Treiber-Schaltung für ein Anzeigegerät , tragbares Telefon und tragbares elektronisches Gerät
KR100510500B1 (ko) 2002-12-05 2005-08-26 삼성전자주식회사 박막 트랜지스터-액정표시장치 구동용 소오스 드라이버집적회로 및 출력 증폭기의 오프셋 제거 방법
KR100525003B1 (ko) 2004-01-29 2005-10-31 삼성전자주식회사 프레임 상쇄 및 하프 디코딩 방법을 채용하는ｔｆｔ－ｌｃｄ 소스 드라이버 및 소스 라인 구동 방법
US7605806B2 (en) * 2004-07-23 2009-10-20 Himax Technologies, Inc. Data driving system and method for eliminating offset
KR100618050B1 (ko) * 2005-08-01 2006-08-29 삼성전자주식회사 액정 디스플레이 장치의 드라이버 및 그 구동 방법
TWI345745B (en) * 2006-04-13 2011-07-21 Novatek Microelectronics Corp Thin film transistor liquid crystal display panel driving device and method thereof
JP4354473B2 (ja) 2006-09-07 2009-10-28 株式会社半導体理工学研究センター 容量帰還型チョッパ増幅回路
JP4637077B2 (ja) 2006-10-17 2011-02-23 パナソニック株式会社 駆動電圧出力回路、表示装置
KR100800494B1 (ko) 2007-02-09 2008-02-04 삼성전자주식회사 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버
KR100833200B1 (ko) 2007-05-09 2008-05-28 삼성전자주식회사 바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급장치
JP5085268B2 (ja) * 2007-10-19 2012-11-28 ルネサスエレクトロニクス株式会社 液晶表示装置とその駆動方法
KR20090041989A (ko) * 2007-10-25 2009-04-29 삼성전자주식회사 디스플레이 드라이버에 구비되는 버퍼 증폭기 및 그 버퍼증폭기를 이용한 구동 전압의 생성 방법
KR20090079113A (ko) 2008-01-16 2009-07-21 주식회사 에임즈 증폭기 및 디스플레이 구동 장치 및 디스플레이 구동회로의 동작 방법.
KR20110013702A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 디스플레이 장치 및 디스플레이 장치 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001125543A (ja) 1999-10-27 2001-05-11 Nec Corp 液晶駆動回路

Also Published As

Publication number Publication date
US8723851B2 (en) 2014-05-13
US20120013598A1 (en) 2012-01-19
KR20120009580A (ko) 2012-02-02

Similar Documents

Publication Publication Date Title
EP2372685B1 (en) Pixel and organic light emitting display device using the same
US8665186B2 (en) Image display device and method of driving the same
US9672769B2 (en) Display apparatus and method of driving the same
JP3686769B2 (ja) 有機ｅｌ素子駆動装置と駆動方法
CN107993629B (zh) 液晶显示装置的驱动方法
KR101162862B1 (ko) 평판표시장치의 데이터 구동회로 및 그 구동방법
US7623102B2 (en) Active matrix type display device
US20130307838A1 (en) Source driver and a method of operating the same
US20080074404A1 (en) Display driving apparatus and display apparatus comprising the same
US20090096725A1 (en) Organic electroluminescent display
US20120169799A1 (en) Display device and method of driving the same
US8339338B2 (en) Display device and driving method thereof
KR101635670B1 (ko) 표시 장치
US8605080B2 (en) Organic electroluminescent display device and method of driving the same
KR20100087869A (ko) 유기전계발광표시장치 및 그의 구동방법
KR20100003459A (ko) 유기전계 발광 표시장치 및 그 구동방법
KR20190043670A (ko) 저속 구동 모드로 영상을 출력하는 방법 및 이를 구현하는 표시장치
US9111505B2 (en) Liquid crystal display device and drive method for liquid crystal panel
KR20120076059A (ko) 액정 표시 장치 및 그 구동 방법
US20120162052A1 (en) Electro-luminescence pixel, panel with the pixel, and device and method for driving the panel
JP2008268395A (ja) 表示装置および表示装置のプリチャージ方法
US20200194536A1 (en) Organic light emitting display device for prevent distortion of reference voltage
KR20140137243A (ko) 표시장치 및 표시장치의 구동방법
US20110025663A1 (en) Display apparatus and method of driving the same
KR20190017361A (ko) 게이트 구동 회로 및 이를 이용한 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 8