KR20090041989A - 디스플레이 드라이버에 구비되는 버퍼 증폭기 및 그 버퍼증폭기를 이용한 구동 전압의 생성 방법 - Google Patents

디스플레이 드라이버에 구비되는 버퍼 증폭기 및 그 버퍼증폭기를 이용한 구동 전압의 생성 방법 Download PDF

Info

Publication number
KR20090041989A
KR20090041989A KR1020070107818A KR20070107818A KR20090041989A KR 20090041989 A KR20090041989 A KR 20090041989A KR 1020070107818 A KR1020070107818 A KR 1020070107818A KR 20070107818 A KR20070107818 A KR 20070107818A KR 20090041989 A KR20090041989 A KR 20090041989A
Authority
KR
South Korea
Prior art keywords
type
buffer
buffers
switch
output
Prior art date
Application number
KR1020070107818A
Other languages
English (en)
Inventor
김형태
차수익
박천욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070107818A priority Critical patent/KR20090041989A/ko
Priority to US12/243,007 priority patent/US8558824B2/en
Publication of KR20090041989A publication Critical patent/KR20090041989A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 일 실시예에 따른 구동 전압의 생성 방법은, 버퍼(buffer)의 제 1 입력 단자 및 제 2 입력 단자에 테스트 계조 전압(test gradation voltage)을 입력하는 단계; 상기 버퍼의 출력 단자로부터 출력되는 테스트 구동 전압의 논리 레벨을 래치(latch)하는 단계; 상기 테스트 구동 전압의 논리 레벨이 하이 레벨인 경우에는 상기 버퍼를 제 1 타입으로 설정하고, 상기 테스트 구동 전압의 논리 레벨이 로우 레벨인 경우에는 상기 버퍼를 제 2 타입으로 설정하는 단계; 및 상기 제 1 타입 또는 상기 제 2 타입으로 설정된 버퍼를 작동시켜서 계조 전압(gradation voltage)에 상응하는 구동 전압(driving voltage)을 생성하는 단계;를 구비할 수 있다.
Figure P1020070107818
디스플레이 드라이버, 버퍼, 오프셋, 편차, 쵸핑

Description

디스플레이 드라이버에 구비되는 버퍼 증폭기 및 그 버퍼 증폭기를 이용한 구동 전압의 생성 방법{buffer-amplifier and method of generating driving voltage by using the buffer-amplifier}
본 발명은 버퍼 증폭기 및 그 버퍼 증폭기를 이용한 구동 전압의 생성 방법에 관한 것으로서, 특히 디스플레이 드라이버(display driver)에 구비되는 버퍼 증폭기(buffer-amplifier) 및 그 버퍼 증폭기를 이용하여 구동 전압을 생성하는 방법에 관한 것이다.
디스플레이 시스템의 계조 표시 능력이 향상될수록 디스플레이 드라이버는 보다 더 정확한 구동 전압(driving voltage)을 디스플레이 패널에 인가할 수 있어야 한다. 즉, 계조 레벨 간의 간격이 세밀해질수록 디스플레이 드라이버는 보다 더 정확한 레벨의 구동 전압을 생성할 수 있어야 한다.
도 1은 디스플레이 장치를 예시하는 도면이다.
도 1에 도시된 디스플레이 장치는 디스플레이 패널(100), 소스 드라이버(110) 및 게이트 드라이버(120)를 구비한다. 디스플레이 패널(100)은 다수의 게이트 라인들(GL1, GL2, ...)과 다수의 소스 라인들(SL1, SL2, SL3, ...)을 구비한 다. 게이트 라인들(GL1, GL2, ...)은 게이트 드라이버(120)에 의하여 구동되며, 소스 라인들(SL1, SL2, SL3, ...)은 소스 드라이버(110)에 의하여 구동된다. 소스 드라이버(110)는 다수의 디코더들(DEC1, DEC2, DEC3, ...)과 다수의 버퍼들(BUF1, BUF2, BUF3, ...)을 구비한다.
디코더들(DEC1, DEC2, DEC3, ...) 각각은 각각의 디스플레이 데이터(D1, D2, D3, ...)를 각각의 계조 전압들(V1, V2, V3, ...)로 변환한다. 버퍼들(BUF1, BUF2, BUF3, ...) 각각은 각각의 계조 전압들(V1, V2, V3, ...)을 버퍼링(buffering)하여 각각의 구동 전압들(Vo1, Vo2, Vo3, ...)을 생성한다. 각각의 구동 전압들(Vo1, Vo2, Vo3, ...)은 각각의 소스 라인들(SL1, SL2, SL3, ...)에 인가된다.
예컨대, 디스플레이 데이터 D1은 디코더 DEC1에 의해 계조 전압 V1으로 변환되고, 계조 전압 V1은 버퍼 BUF1에 의해 버퍼링되며, 버퍼 BUF1의 버퍼링에 의해 생성되는 구동 전압 Vo1은 소스 라인 SL1에 인가된다. 그런데, 버퍼 BUF1은 고유한 오프셋(offset) 특성을 가지기 때문에, 버퍼 BUF1의 출력 전압(즉, 구동 전압 Vo1)과 버퍼 BUF1의 입력 전압(즉, 계조 전압 V1) 간에는 편차(deviation)가 존재한다. 즉, 버퍼 BUF1의 출력 전압(즉, 구동 전압 Vo1)에는 정극성(positive)의 편차 또는 부극성(negative)의 편차가 포함된다.
버퍼 BUF1 뿐만 아니라 버퍼 BUF2, 버퍼 BUF3 등도 각각의 고유한 오프셋 특성을 가지며, 각각의 버퍼들(BUF1, BUF2, BUF3, ...)이 생성하는 각각의 구동 전압들(Vo1, Vo2, Vo3, ...)에는 정극성의 편차 또는 부극성의 편차가 포함된다. 또한, 버퍼들(BUF1, BUF2, BUF3, ...) 각각의 오프셋 특성은 서로 다르기 때문에, 편차의 극성 및 편차의 크기가 각각의 버퍼들(BUF1, BUF2, BUF3, ...)마다 다르다. 따라서, 각각의 버퍼들(BUF1, BUF2, BUF3, ...)에 동일한 계조 전압을 입력하더라도, 각각의 버퍼들(BUF1, BUF2, BUF3, ...)에서 생성되는 구동 전압들(Vo1, Vo2, Vo3, ...) 각각은 서로 다른 전압 레벨을 가지게 된다. 더욱이, 다수의 구동 전압들(Vo1, Vo2, Vo3, ...)을 생성함에 있어서 편차들의 산포 범위(dispersion range of deviations)가 크면, 디스플레이 장치의 표시 품질은 저하되고 계조 표시 능력의 향상을 기대하기 어렵다.
본 발명은 다수의 구동 전압들을 생성함에 있어서 편차들의 극성을 정극성으로 통일시키거나 부극성으로 통일시켜 편차들의 산포 범위를 대략 1/2로 저감시킬 수 있는 구동 전압의 생성 방법 및 그 방법을 구현하는 버퍼 증폭기를 제공하고자 한다.
본 발명의 일 실시예에 따른 구동 전압의 생성 방법은, 버퍼(buffer)의 제 1 입력 단자 및 제 2 입력 단자에 테스트 계조 전압(test gradation voltage)을 입력하는 단계; 상기 버퍼의 출력 단자로부터 출력되는 테스트 구동 전압의 논리 레벨을 래치(latch)하는 단계; 상기 테스트 구동 전압의 논리 레벨이 하이 레벨인 경우에는 상기 버퍼를 제 1 타입으로 설정하고, 상기 테스트 구동 전압의 논리 레벨이 로우 레벨인 경우에는 상기 버퍼를 제 2 타입으로 설정하는 단계; 및 상기 제 1 타입 또는 상기 제 2 타입으로 설정된 버퍼를 작동시켜서 계조 전압(gradation voltage)에 상응하는 구동 전압(driving voltage)을 생성하는 단계;를 구비할 수 있다.
상기 버퍼의 제 2 입력 단자를 상기 버퍼의 출력 단자에 연결하고 상기 버퍼의 쵸핑(chopping) 단자에 하이 레벨의 쵸핑 신호를 입력함으로써, 상기 버퍼를 상기 제 1 타입으로 설정할 수 있다. 상기 버퍼가 상기 제 1 타입으로 설정되는 경우에, 상기 계조 전압은 상기 버퍼의 제 1 입력 단자로 입력되고, 상기 구동 전압은 상기 버퍼의 출력 단자로부터 출력된다.
상기 버퍼의 제 1 입력 단자를 상기 버퍼의 출력 단자에 연결하고 상기 버퍼의 쵸핑 단자에 로우 레벨의 쵸핑 신호를 입력함으로써, 상기 버퍼를 상기 제 2 타입으로 설정할 수 있다. 상기 버퍼가 상기 제 2 타입으로 설정되는 경우에, 상기 계조 전압은 상기 버퍼의 제 2 입력 단자로 입력되고, 상기 구동 전압은 상기 버퍼의 출력 단자로부터 출력된다.
본 발명의 일 실시예에 따른 버퍼 증폭기는, 제 1 입력 단자, 제 2 입력 단자, 쵸핑 단자 및 출력 단자를 구비하는 버퍼; 계조 전압을 상기 제 1 입력 단자로 전달하는 제 1 타입 제 1 스위치; 상기 제 2 입력 단자와 상기 출력 단자를 연결하는 제 1 타입 제 2 스위치; 상기 계조 전압을 상기 제 2 입력 단자로 전달하는 제 2 타입 제 1 스위치; 상기 제 1 입력 단자와 상기 출력 단자를 연결하는 제 2 타입 제 2 스위치; 상기 제 1 입력 단자 및 상기 제 2 입력 단자로 테스트 계조 전압을 전달하는 테스트 스위치; 및 상기 테스트 스위치가 온(ON)되는 경우에 상기 출력 단자로부터 출력되는 테스트 구동 전압의 논리 레벨을 래치하는 쵸핑 신호 래치;를 구비할 수 있다.
테스트 동작시에, 상기 제 1 타입 제 1 스위치, 상기 제 1 타입 제 2 스위치, 상기 제 2 타입 제 1 스위치 및 상기 제 2 타입 제 2 스위치는 오프(OFF)되고, 상기 테스트 스위치는 온(ON)되며, 상기 테스트 구동 전압의 논리 레벨이 상기 쵸핑 신호 래치에 래치된다.
버퍼링(buffering) 동작시에, 상기 버퍼 증폭기는 상기 쵸핑 신호 래치로부 터 출력되는 쵸핑 신호의 논리 레벨에 응답하여 제 1 타입 또는 제 2 타입으로 동작한다.
상기 버퍼 증폭기가 상기 제 1 타입으로 동작하는 경우에, 상기 테스트 스위치, 상기 제 2 타입 제 1 스위치 및 상기 제 2 타입 제 2 스위치는 오프(OFF)되고, 상기 제 1 타입 제 1 스위치 및 상기 제 1 타입 제 2 스위치는 온(ON)되며, 상기 제 1 입력 단자로 상기 계조 전압이 입력되고, 상기 출력 단자로부터 상기 계조 전압에 상응하는 구동 전압이 출력된다. 즉, 상기 버퍼 증폭기가 상기 제 1 타입으로 동작하는 경우에, 하이 레벨의 쵸핑 신호에 응답하여 상기 제 1 타입 제 1 스위치 및 상기 제 1 타입 제 2 스위치가 온(ON)되고, 상기 하이 레벨의 쵸핑 신호가 상기 쵸핑 단자로 입력된다.
상기 버퍼 증폭기가 상기 제 2 타입으로 동작하는 경우에, 상기 테스트 스위치, 상기 제 1 타입 제 1 스위치 및 상기 제 1 타입 제 2 스위치는 오프(OFF)되고, 상기 제 2 타입 제 1 스위치 및 상기 제 2 타입 제 2 스위치는 온(ON)되며, 상기 제 2 입력 단자로 상기 계조 전압이 입력되고, 상기 출력 단자로부터 상기 계조 전압에 상응하는 구동 전압이 출력된다. 즉, 상기 버퍼 증폭기가 상기 제 2 타입으로 동작하는 경우에, 로우 레벨의 쵸핑 신호에 응답하여 상기 제 2 타입 제 1 스위치 및 상기 제 2 타입 제 2 스위치가 온(ON)되고, 상기 로우 레벨의 쵸핑 신호가 상기 쵸핑 단자로 입력된다.
다수의 버퍼들과 다수의 쵸핑 신호 래치들을 이용하여 다수의 계조 전압들에 각각 상응하는 다수의 구동 전압들을 생성하는 방법에 있어서, 본 발명의 다른 실 시예에 따른 구동 전압의 생성 방법은, 각 버퍼들의 제 1 입력 단자 및 제 2 입력 단자에 테스트 계조 전압을 입력하고, 각 버퍼들의 출력 단자로부터 각각 출력되는 테스트 구동 전압의 논리 레벨을 각 쵸핑 신호 래치들에 각각 래치하는 단계; 상기 다수의 버퍼들 중에서 테스트 구동 전압의 논리 레벨이 하이 레벨인 버퍼들을 제 1 타입으로 설정하고, 상기 다수의 버퍼들 중에서 테스트 구동 전압의 논리 레벨이 로우 레벨인 버퍼들을 제 2 타입으로 설정하는 단계; 및 상기 제 1 타입 또는 상기 제 2 타입으로 설정된 각 버퍼들에 상기 다수의 계조 전압들을 각각 입력시켜 상기 다수의 구동 전압들을 각각 생성하는 단계;를 구비할 수 있다.
상기 다수의 버퍼들 중에서 상기 제 1 타입으로 설정되는 버퍼들에서는, 상기 버퍼들에 각각 대응되는 쵸핑 신호 래치들로부터 각각 출력되는 하이 레벨의 쵸핑 신호가 상기 버퍼들의 쵸핑 단자에 각각 입력되고, 상기 버퍼들의 출력 단자가 상기 버퍼들의 제 2 입력 단자에 각각 연결되고, 대응되는 계조 전압들이 상기 버퍼들의 제 1 입력 단자로 각각 입력되며, 대응되는 구동 전압들이 상기 버퍼들의 출력 단자로부터 각각 출력된다.
상기 다수의 버퍼들 중에서 상기 제 2 타입으로 설정되는 버퍼들에서는, 상기 버퍼들에 각각 대응되는 쵸핑 신호 래치들로부터 각각 출력되는 로우 레벨의 쵸핑 신호가 상기 버퍼들의 쵸핑 단자에 각각 입력되고, 상기 버퍼들의 출력 단자가 상기 버퍼들의 제 1 입력 단자에 각각 연결되고, 대응되는 계조 전압들이 상기 버퍼들의 제 2 입력 단자로 각각 입력되며, 대응되는 구동 전압들이 상기 버퍼들의 출력 단자로부터 각각 출력된다.
상기 다수의 버퍼들과 상기 다수의 쵸핑 신호 래치들은 디스플레이 드라이버에 구비되며, 상기 디스플레이 드라이버는, 상기 다수의 계조 전압들을 입력받아 상기 다수의 구동 전압들을 생성하고, 생성된 다수의 구동 전압들을 디스플레이 패널로 출력할 수 있다. 상기 디스플레이 패널이 N 개의 데이터 라인을 구비하는 경우에, 상기 디스플레이 드라이버는 N 개의 버퍼들과 N 개의 쵸핑 신호 래치들을 구비할 수 있다.
본 발명에 따르면 디스플레이 드라이버가 다수의 구동 전압들을 생성함에 있어서 편차들의 산포 범위를 대략 1/2로 저감시킬 수 있다. 즉, 디스플레이 드라이버에서 본 발명에 따라 구동 전압들을 생성하면, 구동 전압들에 각각 포함되는 편차들의 산포 범위를 대략 1/2로 저감시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2a 내지 도 2c는 구동 전압들에 각각 포함되는 편차들의 산포를 설명하는 도면이다.
도 2a에 도시된 다수의 버퍼들(BUF1~BUF5)은 디스플레이 드라이버, 예컨대 도 1에서의 소스 드라이버(110)에 구비되는 다수의 버퍼들(BUF1, BUF2, BUF3, ...)을 나타낸다.
도 2a에 도시된 바와 같이, 각각의 버퍼들(BUF1~BUF5)에 동일한 테스트 계조 전압(Vtest)을 입력하고 각각의 버퍼들(BUF1~BUF5)에서 생성되는 구동 전압들(Vo1~Vo5)을 살펴 보면, 각각의 구동 전압들(Vo1~Vo5)마다 편차의 극성과 편차의 크기가 다르다는 점을 알 수 있다. 도 2a에서, 구동 전압 Vo1, 구동 전압 Vo2 및 구동 전압 Vo4는 정극성의 편차(+Dev)를 가지고, 구동 전압 Vo3 및 구동 전압 Vo5는 부극성의 편차(-Dev)를 가진다. 또한, 정극성의 편차(+Dev)를 가지는 구동 전압들(Vo1, Vo2, Vo4) 간에도 편차의 크기(즉, |+Dev|)가 서로 각각 다르며, 부극성의 편차(-Dev)를 가지는 구동 전압들(Vo3, Vo5) 간에도 편차의 크기(즉, |-Dev|)가 서로 각각 다르다.
도 2a를 살펴 보면, 편차들이 다양하게 산포하고 있다는 점을 알 수 있다. 도 2a에서 RDev는 편차들의 산포 범위(dispersion range of deviations)를 나타낸다. 디스플레이 장치의 표시 품질이 양호하려면 편차들의 산포 범위가 작아야 한다. 따라서, 본 발명에서는 편차들의 극성을 정극성으로 통일시키거나 편차들의 극성을 부극성으로 통일시킴으로써 편차들의 산포 범위를 대략 1/2로 저감시킨다.
즉, 구동 전압들(Vo1~Vo5)을 생성함에 있어서, 도 2b에 도시된 바와 같이, 정극성의 편차(+Dev)를 가지는 구동 전압들(Vo1, Vo2, Vo4)은 그대로 생성하고 부극성의 편차(-Dev)를 가지는 구동 전압들(Vo3, Vo5)은 편차의 극성이 반전되도록 생성하면, 모든 편차들의 극성이 정극성으로 통일되므로 편차들의 산포 범위를 대략 1/2로 저감시킬 수 있다. 도 2b에서 RDev_P는 정극성으로 통일된 편차들의 산포 범위를 나타낸다. 도 2b를 살펴 보면, 편차들의 산포 범위가 RDev에서 RDev_P로 반감(半減)되는 것을 알 수 있다.
또는, 구동 전압들(Vo1~Vo5)을 생성함에 있어서, 도 2c에 도시된 바와 같이, 정극성의 편차(+Dev)를 가지는 구동 전압들(Vo1, Vo2, Vo4)은 편차의 극성이 반전되도록 생성하고 부극성의 편차(-Dev)를 가지는 구동 전압들(Vo3, Vo5)은 그대로 생성하면, 모든 편차들의 극성이 부극성으로 통일되므로 편차들의 산포 범위를 대략 1/2로 저감시킬 수 있다. 도 2c에서 RDev_N는 부극성으로 통일된 편차들의 산포 범위를 나타낸다. 도 2c를 살펴 보면, 편차들의 산포 범위가 RDev에서 RDev_N로 반감되는 것을 알 수 있다.
이와 같이, 편차의 크기 자체를 저감시키는 것은 아니지만 편차들의 극성을 통일시키면, 편차들의 산포 범위를 대략 1/2로 저감시킬 수 있다. 이러한 효과를 위해서 편차들의 극성을 통일시키려면, 편차의 극성을 반전시킬 수 있는 버퍼 증폭기(buffer-amplifier)가 필요하다. 이하에서는, 도 3a 및 도 3b를 참고하여 버퍼 증폭기를 설명하고, 도 4a 내지 도 4c를 참고하여 버퍼 증폭기의 동작을 설명한다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 버퍼 증폭기를 나타내는 도면이고, 도 4a 내지 도 4c는 도 3a에 도시된 버퍼 증폭기의 동작을 설명하는 도면이다.
도 3a 내지 도 4c에 도시된 버퍼 증폭기는 디스플레이 드라이버에 구비되는 다수의 버퍼 증폭기들 중에서 어느 하나를 나타낸다. 예컨대, 도 1에서의 소스 드라이버(110)는 도 1에 도시된 다수의 버퍼들(BUF1, BUF2, BUF3, ...) 대신에 도 3a 내지 도 4c에 도시된 버퍼 증폭기를 다수개 구비할 수 있다. 도 3a 내지 도 4c에 도시된 버퍼 증폭기는 버퍼(BUF1), 제 1 타입 제 1 스위치(SW11), 제 1 타입 제 2 스위치(SW12), 제 2 타입 제 1 스위치(SW21), 제 2 타입 제 2 스위치(SW22), 테스트 스위치(SW31), 래치(latch) 스위치(SW32) 및 쵸핑(chopping) 신호 래치(L1)를 구비한다. 도 3a 내지 도 4c에서, 제 1 전원 전압(VDD)의 논리 레벨이 하이(high) 레벨이고, 제 2 전원 전압(VSS)의 논리 레벨이 로우(low) 레벨이라고 가정한다.
버퍼(BUF1)는 제 1 입력 단자(T1), 제 2 입력 단자(T2), 쵸핑 신호(CHP)를 입력받는 쵸핑 단자, 반전 쵸핑 신호(CHPB)를 입력받는 반전 쵸핑 단자, 제 1 전원 전압(VDD)을 입력받는 제 1 전원 단자, 제 2 전원 전압(VSS)을 입력받는 제 2 전원 단자, 그리고 테스트 구동 전압(Vot1) 또는 구동 전압(Vo1)을 출력하는 출력 단자를 구비한다. 제 1 타입 제 1 스위치(SW11)는 계조 전압(V1)을 버퍼(BUF1)의 제 1 입력 단자(T1)로 전달한다. 제 1 타입 제 2 스위치(SW12)는 버퍼(BUF1)의 제 2 입력 단자(T2)와 버퍼(BUF1)의 출력 단자를 연결한다. 제 2 타입 제 1 스위치(SW21)는 계조 전압(V1)을 버퍼(BUF1)의 제 2 입력 단자(T2)로 전달한다. 제 2 타입 제 2 스위치(SW22)는 버퍼(BUF1)의 제 1 입력 단자(T1)와 버퍼(BUF1)의 출력 단자를 연결한다. 테스트 스위치(SW31)는 버퍼(BUF1)의 제 1 입력 단자(T1) 및 버퍼(BUF1)의 제 2 입력 단자(T2)로 테스트 계조 전압(Vtest)을 전달한다.
쵸핑 신호 래치(L1)는 테스트 스위치(SW31)와 래치 스위치(SW32)가 온(ON)되는 경우에 버퍼(BUF1)의 출력 단자로부터 출력되는 테스트 구동 전압(Vot1)의 논리 레벨을 래치(latch)한다. 쵸핑 신호 래치(L1)는 제 1 인버터(INV1)와 제 2 인버터(INV2)를 구비한다. 도 3a에서는 쵸핑 신호(CHP)가 제 1 인버터(INV1)로부터 출력되고 반전 쵸핑 신호(CHPB)가 제 2 인버터(INV2)로부터 출력된다. 도 3b에서는 반전 쵸핑 신호(CHPB)가 제 1 인버터(INV1)로부터 출력되고 쵸핑 신호(CHP)가 제 2 인버터(INV2)로부터 출력된다. 도 3a에 도시된 실시예에서는 쵸핑 신호(CHP)가 테스트 구동 전압(Vot1)의 논리 레벨을 나타내고, 도 3b에 도시된 실시예에서는 쵸핑 신호(CHP)가 테스트 구동 전압(Vot1)의 반전된 논리 레벨을 나타낸다. 다시 말해서, 도 3a에 도시된 실시예에서는 반전 쵸핑 신호(CHPB)가 테스트 구동 전압(Vot1)의 반전된 논리 레벨을 나타내고, 도 3b에 도시된 실시예에서는 반전 쵸핑 신호(CHPB)가 테스트 구동 전압(Vot1)의 논리 레벨을 나타낸다. 이하에서는 도 3a에 도시된 실시예를 중점적으로 설명하지만, 당업자라면 이하에서의 설명에 기초하여 도 3b에 도시된 실시예도 충분히 이해할 것이다.
본 발명의 일 실시예에 따른 버퍼 증폭기의 동작은 테스트 동작과 버퍼링(buffering) 동작으로 구분될 수 있다. 버퍼링 동작시에 버퍼 증폭기는 쵸핑 신호(CHP)의 논리 레벨에 응답하여 제 1 타입 또는 제 2 타입으로 동작한다.
먼저 도 4a를 참조하여 테스트 동작을 살펴 본다.
도 4a에 도시된 바와 같이, 테스트 동작시에, 제 1 타입 제 1 스위치(SW11), 제 1 타입 제 2 스위치(SW12), 제 2 타입 제 1 스위치(SW21) 및 제 2 타입 제 2 스위치(SW22)는 오프(OFF)되고, 테스트 스위치(SW31) 및 래치 스위치(SW32)는 온(ON)된다. 따라서, 테스트 동작시에, 테스트 계조 전압(Vtest)이 버퍼(BUF1)의 제 1 입력 단자(T1) 및 버퍼(BUF1)의 제 2 입력 단자(T2)로 입력되고, 버퍼(BUF1)는 비교기(comparator)로서 동작한다.
버퍼(BUF1)가 정극성의 편차(+Dev)를 유발하는 오프셋 특성을 가진 경우라 면, 비교기 동작에서의 포화(saturation) 특성상, 버퍼(BUF1)의 출력 단자에서는 제 1 전원 전압(VDD)이 테스트 구동 전압(Vot1)으로서 출력될 것이다. 이 경우에 테스트 구동 전압(Vot1)의 논리 레벨은 하이 레벨이므로, 테스트 구동 전압(Vot1)의 논리 레벨을 래치하는 쵸핑 신호 래치(L1)는 하이 레벨의 쵸핑 신호(CHP)를 출력한다. 반대로, 버퍼(BUF1)가 부극성의 편차(-Dev)를 유발하는 오프셋 특성을 가진 경우라면, 비교기 동작에서의 포화 특성상, 버퍼(BUF1)의 출력 단자에서는 제 2 전원 전압(VSS)이 테스트 구동 전압(Vot1)으로서 출력될 것이다. 이 경우에 테스트 구동 전압(Vot1)의 논리 레벨은 로우 레벨이므로, 테스트 구동 전압(Vot1)의 논리 레벨을 래치하는 쵸핑 신호 래치(L1)는 로우 레벨의 쵸핑 신호(CHP)를 출력한다.
다음으로 도 4b 및 도 4c를 참조하여 버퍼링 동작을 살펴 본다.
테스트 동작 결과, 테스트 구동 전압(Vot1)의 논리 레벨이 하이 레벨이면, 버퍼링 동작시에 버퍼 증폭기는 하이 레벨(H)의 쵸핑 신호(CHP)에 응답하여 제 1 타입으로 설정된다. 즉, 도 4b에 도시된 바와 같이, 버퍼(BUF1)의 제 2 입력 단자(T2)를 버퍼(BUF1)의 출력 단자에 연결하고 버퍼(BUF1)의 쵸핑 단자에 하이 레벨(H)의 쵸핑 신호(CHP)를 입력한다. 구체적으로, 제 1 타입으로 동작하는 경우에, 테스트 스위치(SW31), 제 2 타입 제 1 스위치(SW21) 및 제 2 타입 제 2 스위치(SW22)는 오프(OFF)되고, 제 1 타입 제 1 스위치(SW11) 및 제 1 타입 제 2 스위치(SW12)는 온(ON)된다. 그리고, 버퍼(BUF1)의 쵸핑 단자로 하이 레벨(H)의 쵸핑 신호(CHP)가 입력되고, 버퍼(BUF1)의 반전 쵸핑 단자로 로우 레벨(L)의 반전 쵸핑 신호(CHPB)가 입력된다. 따라서, 버퍼(BUF1)의 제 1 입력 단자(T1)로 계조 전 압(V1)이 입력되고, 버퍼(BUF1)의 출력 단자로부터 계조 전압(V1)에 상응하는 구동 전압(Vo1)이 출력된다. 이 경우에 구동 전압(Vo1)은 정극성의 편차(+Dev)를 가질 것이다.
테스트 동작 결과, 테스트 구동 전압(Vot1)의 논리 레벨이 로우 레벨이면, 버퍼링 동작시에 버퍼 증폭기는 로우 레벨(L)의 쵸핑 신호(CHP)에 응답하여 제 2 타입으로 설정된다. 즉, 도 4c에 도시된 바와 같이, 버퍼(BUF1)의 제 1 입력 단자(T1)를 버퍼(BUF1)의 출력 단자에 연결하고 버퍼(BUF1)의 쵸핑 단자에 로우 레벨(L)의 쵸핑 신호(CHP)를 입력한다. 구체적으로, 제 2 타입으로 동작하는 경우에, 테스트 스위치(SW31), 제 1 타입 제 1 스위치(SW11) 및 제 1 타입 제 2 스위치(SW12)는 오프(OFF)되고, 제 2 타입 제 1 스위치(SW21) 및 제 2 타입 제 2 스위치(SW22)는 온(ON)된다. 그리고, 버퍼(BUF1)의 쵸핑 단자로 로우 레벨(L)의 쵸핑 신호(CHP)가 입력되고, 버퍼(BUF1)의 반전 쵸핑 단자로 하이 레벨(H)의 반전 쵸핑 신호(CHPB)가 입력된다. 따라서, 버퍼(BUF1)의 제 2 입력 단자(T2)로 계조 전압(V1)이 입력되고, 버퍼(BUF1)의 출력 단자로부터 계조 전압(V1)에 상응하는 구동 전압(Vo1)이 출력된다. 이 경우에도 구동 전압(Vo1)은 정극성의 편차(+Dev)를 가질 것이다.
만약, 테스트 동작시에 테스트 구동 전압(Vot1)의 논리 레벨이 로우 레벨이지만 버퍼링 동작시에 버퍼 증폭기를 제 1 타입으로 설정한다면, 즉, 버퍼링 동작시에 테스트 스위치(SW31), 제 2 타입 제 1 스위치(SW21) 및 제 2 타입 제 2 스위치(SW22)를 오프(OFF)시키고, 제 1 타입 제 1 스위치(SW11) 및 제 1 타입 제 2 스 위치(SW12)를 온(ON)시키며, 하이 레벨(H)의 쵸핑 신호(CHP)를 버퍼(BUF1)의 쵸핑 단자로 입력시키면, 버퍼(BUF1)의 출력 단자로부터 출력되는 구동 전압(Vo1)은 부극성의 편차(-Dev)를 가질 것이다. 테스트 구동 전압(Vot1)의 논리 레벨이 로우 레벨인 경우에 하이 레벨(H)의 쵸핑 신호(CHP)를 버퍼(BUF1)의 쵸핑 단자로 입력시키는 실시예는 도 3b에 도시되어 있다.
도 5a 내지 도 5d는 본 발명의 바람직한 실시예에 따른 구동 전압의 생성 방법을 설명하는 도면이다.
이하에서는, 도 5a 내지 도 5d를 참조하여, 본 발명의 바람직한 실시예에 따라 다수의 버퍼들(BUF1~BUF5, ...)과 다수의 쵸핑 신호 래치들(L1~L5, ...)을 이용하여 다수의 계조 전압들(V1~V5, ...)에 각각 상응하는 다수의 구동 전압들(Vo1~Vo5, ...)을 생성하는 방법을 살펴 본다. 도 5a 내지 도 5d에 도시된 다수의 버퍼들(BUF1~BUF5)과 다수의 쵸핑 신호 래치들(L1~L5)은 디스플레이 드라이버, 예컨대 도 1에서의 소스 드라이버(110)에 구비될 수 있다. 즉, 도 1에서의 소스 드라이버(110)는 도 1에 도시된 다수의 버퍼들 대신에 도 5a 내지 도 5d에 도시된 다수의 버퍼들과 다수의 쵸핑 신호 래치들을 구비할 수 있다. 이 경우에 소스 드라이버는, 다수의 계조 전압들(V1~V5, ...)을 입력받아 다수의 구동 전압들(Vo1~Vo5, ...)을 생성하고, 생성된 다수의 구동 전압들(Vo1~Vo5, ...)을 디스플레이 패널(100)로 출력한다. 디스플레이 패널(100)이 N 개의 데이터 라인, 즉, N 개의 소스 라인(SL1~SLN)을 구비하는 경우에, 소스 드라이버는 N 개의 버퍼들(BUF1~BUFN)과 N 개의 쵸핑 신호 래치들(L1~LN)을 구비할 수 있다.
먼저, 도 5a에 도시된 바와 같이, 각 버퍼들(BUF1~BUF5)의 제 1 입력 단자(T1) 및 제 2 입력 단자(T2)에 테스트 계조 전압(Vtest)을 입력하고, 각 버퍼들(BUF1~BUF5)의 출력 단자로부터 각각 출력되는 테스트 구동 전압(Vot1~Vot5)의 논리 레벨을 각 쵸핑 신호 래치들(L1~L5)에 각각 래치한다. 도 5a에서, 테스트 구동 전압 Vot1, 테스트 구동 전압 Vot2 및 테스트 구동 전압 Vot4의 논리 레벨은 제 1 전원 전압(VDD)의 논리 레벨(즉, 하이 레벨 H)이고, 테스트 구동 전압 Vot3 및 테스트 구동 전압 Vot5의 논리 레벨은 제 2 전원 전압(VSS)의 논리 레벨(즉, 로우 레벨 L)이다.
도 5a에 도시된 테스트 동작 결과를 고려할 때, 만약 도 5b에 도시된 바와 같이 각 버퍼들(BUF1~BUF5)을 동작시킨다면, 즉, 모든 버퍼들(BUF1~BUF5)이 제 1 타입으로 테스트 계조 전압(Vtest)을 버퍼링하도록 동작시킨다면, 테스트 구동 전압 Vot1, 테스트 구동 전압 Vot2 및 테스트 구동 전압 Vot4는 도 5b에 도시된 바와 같이 정극성의 편차(+Dev)를 가질 것이고, 테스트 구동 전압 Vot3 및 테스트 구동 전압 Vot5는 도 5b에 도시된 바와 같이 부극성의 편차(-Dev)를 가질 것이다.
도 5b에 도시된 바와 달리, 본 발명을 반영하여 도 5c에 도시된 바와 같이 각 버퍼들(BUF1~BUF5)을 동작시킨다면, 즉, 버퍼 BUF1, 버퍼 BUF2 및 버퍼 BUF4가 하이 레벨(H)의 쵸핑 신호(CHP)에 응답하여 제 1 타입으로 테스트 계조 전압(Vtest)을 버퍼링하도록 동작시키고, 버퍼 BUF3 및 버퍼 BUF5가 로우 레벨(L)의 쵸핑 신호(CHP)에 응답하여 제 2 타입으로 테스트 계조 전압(Vtest)을 버퍼링하도록 동작시킨다면, 모든 테스트 구동 전압들(Vot1~Vot5)은 도 5c에 도시된 바와 같 이 정극성의 편차(+Dev)를 가질 것이다. 도 5b와 도 5c를 비교하면, 편차들의 산포 범위가 대략 1/2로 저감되는 것을 알 수 있다. 즉, 편차들의 산포 범위를 도 5b에서의 RDev에서 도 5c에서의 RDev_P로 반감(半減)시킬 수 있다.
도 5a에 도시된 테스트 동작의 결과에 기초하여 도 5d에 도시된 바와 같이 버퍼링 동작이 실행된다. 구체적으로, 도 5a에 도시된 다수의 버퍼들(BUF1~BUF5) 중에서 테스트 구동 전압의 논리 레벨이 하이 레벨인 버퍼들(BUF1, BUF2, BUF4)은 도 5d에 도시된 바와 같이 제 1 타입으로 설정되고, 도 5a에 도시된 다수의 버퍼들(BUF1~BUF5) 중에서 테스트 구동 전압의 논리 레벨이 로우 레벨인 버퍼들(BUF3, BUF5)은 도 5d에 도시된 바와 같이 제 2 타입으로 설정된다.
도 5d에서 버퍼 BUF1, 버퍼 BUF2 및 버퍼 BUF4는 하이 레벨(H)의 쵸핑 신호(CHP)에 응답하여 제 1 타입으로 각각의 계조 전압들(V1, V2, V4)을 버퍼링하여 각각의 구동 전압들(Vo1, Vo2, Vo4)을 생성한다. 이 경우에, 상기 버퍼들(BUF1, BUF2, BUF4)의 쵸핑 단자에는 상기 버퍼들(BUF1, BUF2, BUF4)에 각각 대응되는 쵸핑 신호 래치들(L1, L2, L4)로부터 각각 출력되는 하이 레벨(H)의 쵸핑 신호(CHP)가 각각 입력된다. 상기 버퍼들(BUF1, BUF2, BUF4)의 출력 단자는 상기 버퍼들(BUF1, BUF2, BUF4)의 제 2 입력 단자(T2)에 각각 연결된다. 대응되는 계조 전압들(V1, V2, V4)은 상기 버퍼들(BUF1, BUF2, BUF4)의 제 1 입력 단자(T1)로 각각 입력된다. 대응되는 구동 전압들(Vo1, Vo2, Vo4)은 상기 버퍼들(BUF1, BUF2, BUF4)의 출력 단자로부터 각각 출력된다.
도 5d에서 버퍼 BUF3 및 버퍼 BUF5는 로우 레벨(L)의 쵸핑 신호(CHP)에 응답 하여 제 2 타입으로 각각의 계조 전압들(V3, V5)을 버퍼링하여 각각의 구동 전압들(Vo3, Vo5)을 생성한다. 이 경우에, 상기 버퍼들(BUF3, BUF5)의 쵸핑 단자에는 상기 버퍼들(BUF3, BUF5)에 각각 대응되는 쵸핑 신호 래치들(L3, L5)로부터 각각 출력되는 로우 레벨(L)의 쵸핑 신호(CHP)가 각각 입력된다. 상기 버퍼들(BUF3, BUF5)의 출력 단자는 상기 버퍼들(BUF3, BUF5)의 제 1 입력 단자(T1)에 각각 연결된다. 대응되는 계조 전압들(V3, V5)은 상기 버퍼들(BUF3, BUF5)의 제 2 입력 단자(T2)로 각각 입력된다. 대응되는 구동 전압들(Vo3, Vo5)은 상기 버퍼들(BUF3, BUF5)의 출력 단자로부터 각각 출력된다.
도 5a 및 도 5d에 도시된 바와 같이 본 발명의 일 실시예에 따라 생성되는 구동 전압들(Vo1~Vo5, ...)은 모두 정극성의 편차(+Dev)를 가진다. 비록 도면으로 도시하지는 않았지만, 본 발명의 다른 실시예에 따라 생성되는 구동 전압들(Vo1~Vo5, ...)은 모두 부극성의 편차(-Dev)를 가질 수도 있다. 이와 같이, 다수의 구동 전압들을 생성함에 있어서 편차들의 극성을 정극성으로 통일시키거나 편차들의 극성을 부극성으로 통일시키면, 편차들의 산포 범위를 대략 1/2로 저감시킬 수 있다.
도 6a 및 도 6b는 도 1에서의 소스 드라이버(110)가 생성하는 구동 전압들의 편차들을 예시하는 도면이고, 도 6c 및 도 6d는 본 발명의 실시예에 따라 생성되는 구동 전압들의 편차들을 예시하는 도면이다. 도 6a 내지 도 6d에서 가로축은 시간[μsecond]을 나타내고 세로축은 구동 전압들의 전압 레벨[volt]을 나타낸다.
예컨대, 도 1에서의 소스 드라이버(110)가 16개의 버퍼들(BUF1~BUF16)을 구 비하는 경우에, 각각의 버퍼들(BUF1~BUF16)에 크기가 15[volt]이고 폭이 10[μsecond]인 펄스 신호를 각각 입력하면, 도 6a에 도시된 바와 같은 구동 전압들(Vo1~Vo16)을 생성할 수 있다. 도 6b는 도 6a에서의 6B 부분을 확대한 도면이다. 도 6b에서 편차들의 산포 범위(RDev)는 15mV이다.
이와 달리, 본 발명의 실시예에 따라 도 3b에 도시된 버퍼 증폭기를 16개 사용하여 구동 전압들을 생성한다면, 도 6c에 도시된 바와 같은 구동 전압들(Vo1~Vo16)을 생성할 수 있다. 도 6d는 도 6c에서의 6D 부분을 확대한 도면이다. 도 6d에서 편차들의 산포 범위(RDev_N)는 8mV이다. 도 6b와 도 6d를 비교하면, 편차들의 산포 범위가 대략 1/2로 저감되는 것을 알 수 있다.
이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하다. 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자는 그로부터 다양한 수정 및 변형이 가능하다는 점을 알 것이다. 따라서, 본 발명의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.
도 1은 디스플레이 장치를 예시하는 도면이다.
도 2a 내지 도 2c는 구동 전압들에 각각 포함되는 편차들의 산포를 설명하는 도면이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 버퍼 증폭기를 나타내는 도면이다.
도 4a 내지 도 4c는 도 3a에 도시된 버퍼 증폭기의 동작을 설명하는 도면이다.
도 5a 내지 도 5d는 본 발명의 바람직한 실시예에 따른 구동 전압의 생성 방법을 설명하는 도면이다.
도 6a 및 도 6b는 도 1에서의 소스 드라이버(110)가 생성하는 구동 전압들의 편차들을 예시하는 도면이고, 도 6c 및 도 6d는 본 발명의 실시예에 따라 생성되는 구동 전압들의 편차들을 예시하는 도면이다.

Claims (21)

  1. 버퍼(buffer)의 제 1 입력 단자 및 제 2 입력 단자에 테스트 계조 전압(test gradation voltage)을 입력하는 단계;
    상기 버퍼의 출력 단자로부터 출력되는 테스트 구동 전압의 논리 레벨을 래치(latch)하는 단계;
    상기 테스트 구동 전압의 논리 레벨이 하이 레벨인 경우에는 상기 버퍼를 제 1 타입으로 설정하고, 상기 테스트 구동 전압의 논리 레벨이 로우 레벨인 경우에는 상기 버퍼를 제 2 타입으로 설정하는 단계; 및
    상기 제 1 타입 또는 상기 제 2 타입으로 설정된 버퍼를 작동시켜서 계조 전압(gradation voltage)에 상응하는 구동 전압(driving voltage)을 생성하는 단계;
    를 구비하는 구동 전압의 생성 방법.
  2. 제 1 항에 있어서,
    상기 버퍼의 제 2 입력 단자를 상기 버퍼의 출력 단자에 연결하고 상기 버퍼의 쵸핑(chopping) 단자에 하이 레벨의 쵸핑 신호를 입력함으로써, 상기 버퍼를 상기 제 1 타입으로 설정하는 것을 특징으로 하는 구동 전압의 생성 방법.
  3. 제 2 항에 있어서,
    상기 버퍼가 상기 제 1 타입으로 설정되는 경우에,
    상기 계조 전압은 상기 버퍼의 제 1 입력 단자로 입력되고, 상기 구동 전압은 상기 버퍼의 출력 단자로부터 출력되는 것을 특징으로 하는 구동 전압의 생성 방법.
  4. 제 1 항에 있어서,
    상기 버퍼의 제 1 입력 단자를 상기 버퍼의 출력 단자에 연결하고 상기 버퍼의 쵸핑 단자에 로우 레벨의 쵸핑 신호를 입력함으로써, 상기 버퍼를 상기 제 2 타입으로 설정하는 것을 특징으로 하는 구동 전압의 생성 방법.
  5. 제 4 항에 있어서,
    상기 버퍼가 상기 제 2 타입으로 설정되는 경우에,
    상기 계조 전압은 상기 버퍼의 제 2 입력 단자로 입력되고, 상기 구동 전압은 상기 버퍼의 출력 단자로부터 출력되는 것을 특징으로 하는 구동 전압의 생성 방법.
  6. 제 1 항에 있어서,
    상기 버퍼가 정극성(positive)의 편차(deviation)를 유발하는 오프셋 특성을 가진 경우에, 상기 테스트 구동 전압의 논리 레벨은 하이 레벨인 것을 특징으로 하는 구동 전압의 생성 방법.
  7. 제 1 항에 있어서,
    상기 버퍼가 부극성(negative)의 편차를 유발하는 오프셋 특성을 가진 경우에, 상기 테스트 구동 전압의 논리 레벨은 로우 레벨인 것을 특징으로 하는 구동 전압의 생성 방법.
  8. 제 1 입력 단자, 제 2 입력 단자, 쵸핑 단자 및 출력 단자를 구비하는 버퍼;
    계조 전압을 상기 제 1 입력 단자로 전달하는 제 1 타입 제 1 스위치;
    상기 제 2 입력 단자와 상기 출력 단자를 연결하는 제 1 타입 제 2 스위치;
    상기 계조 전압을 상기 제 2 입력 단자로 전달하는 제 2 타입 제 1 스위치;
    상기 제 1 입력 단자와 상기 출력 단자를 연결하는 제 2 타입 제 2 스위치;
    상기 제 1 입력 단자 및 상기 제 2 입력 단자로 테스트 계조 전압을 전달하는 테스트 스위치; 및
    상기 테스트 스위치가 온(ON)되는 경우에 상기 출력 단자로부터 출력되는 테스트 구동 전압의 논리 레벨을 래치하는 쵸핑 신호 래치;
    를 구비하는 버퍼 증폭기.
  9. 제 8 항에 있어서, 테스트 동작시에,
    상기 제 1 타입 제 1 스위치, 상기 제 1 타입 제 2 스위치, 상기 제 2 타입 제 1 스위치 및 상기 제 2 타입 제 2 스위치는 오프(OFF)되고,
    상기 테스트 스위치는 온(ON)되며,
    상기 테스트 구동 전압의 논리 레벨이 상기 쵸핑 신호 래치에 래치되는 것을 특징으로 하는 버퍼 증폭기.
  10. 제 8 항에 있어서, 버퍼링(buffering) 동작시에,
    상기 쵸핑 신호 래치로부터 출력되는 쵸핑 신호의 논리 레벨에 응답하여, 제 1 타입 또는 제 2 타입으로 동작하는 것을 특징으로 하는 버퍼 증폭기.
  11. 제 10 항에 있어서, 상기 제 1 타입으로 동작하는 경우에,
    상기 테스트 스위치, 상기 제 2 타입 제 1 스위치 및 상기 제 2 타입 제 2 스위치는 오프(OFF)되고,
    상기 제 1 타입 제 1 스위치 및 상기 제 1 타입 제 2 스위치는 온(ON)되며,
    상기 제 1 입력 단자로 상기 계조 전압이 입력되고, 상기 출력 단자로부터 상기 계조 전압에 상응하는 구동 전압이 출력되는 것을 특징으로 하는 버퍼 증폭기.
  12. 제 11 항에 있어서, 상기 제 1 타입으로 동작하는 경우에,
    하이 레벨의 쵸핑 신호에 응답하여 상기 제 1 타입 제 1 스위치 및 상기 제 1 타입 제 2 스위치가 온(ON)되고,
    상기 하이 레벨의 쵸핑 신호가 상기 쵸핑 단자로 입력되는 것을 특징으로 하는 버퍼 증폭기.
  13. 제 10 항에 있어서, 상기 제 2 타입으로 동작하는 경우에,
    상기 테스트 스위치, 상기 제 1 타입 제 1 스위치 및 상기 제 1 타입 제 2 스위치는 오프(OFF)되고,
    상기 제 2 타입 제 1 스위치 및 상기 제 2 타입 제 2 스위치는 온(ON)되며,
    상기 제 2 입력 단자로 상기 계조 전압이 입력되고, 상기 출력 단자로부터 상기 계조 전압에 상응하는 구동 전압이 출력되는 것을 특징으로 하는 버퍼 증폭기.
  14. 제 13 항에 있어서, 상기 제 2 타입으로 동작하는 경우에,
    로우 레벨의 쵸핑 신호에 응답하여 상기 제 2 타입 제 1 스위치 및 상기 제 2 타입 제 2 스위치가 온(ON)되고,
    상기 로우 레벨의 쵸핑 신호가 상기 쵸핑 단자로 입력되는 것을 특징으로 하는 버퍼 증폭기.
  15. 다수의 버퍼들과 다수의 쵸핑 신호 래치들을 이용하여 다수의 계조 전압들에 각각 상응하는 다수의 구동 전압들을 생성하는 방법에 있어서,
    각 버퍼들의 제 1 입력 단자 및 제 2 입력 단자에 테스트 계조 전압을 입력하고, 각 버퍼들의 출력 단자로부터 각각 출력되는 테스트 구동 전압의 논리 레벨을 각 쵸핑 신호 래치들에 각각 래치하는 단계;
    상기 다수의 버퍼들 중에서 테스트 구동 전압의 논리 레벨이 하이 레벨인 버퍼들을 제 1 타입으로 설정하고, 상기 다수의 버퍼들 중에서 테스트 구동 전압의 논리 레벨이 로우 레벨인 버퍼들을 제 2 타입으로 설정하는 단계; 및
    상기 제 1 타입 또는 상기 제 2 타입으로 설정된 각 버퍼들에 상기 다수의 계조 전압들을 각각 입력시켜 상기 다수의 구동 전압들을 각각 생성하는 단계;
    를 구비하는 것을 특징으로 하는 구동 전압의 생성 방법.
  16. 제 15 항에 있어서,
    상기 다수의 구동 전압들 각각은 상기 다수의 계조 전압들 각각에 비해서 정극성의 편차(positive deviation)를 가지는 것을 특징으로 하는 구동 전압의 생성 방법.
  17. 제 15 항에 있어서,
    상기 다수의 구동 전압들 각각은 상기 다수의 계조 전압들 각각에 비해서 부극성의 편차(negative deviation)를 가지는 것을 특징으로 하는 구동 전압의 생성 방법.
  18. 제 15 항에 있어서, 상기 다수의 버퍼들 중에서 상기 제 1 타입으로 설정되는 버퍼들에서는,
    상기 버퍼들에 각각 대응되는 쵸핑 신호 래치들로부터 각각 출력되는 하이 레벨의 쵸핑 신호가 상기 버퍼들의 쵸핑 단자에 각각 입력되고,
    상기 버퍼들의 출력 단자가 상기 버퍼들의 제 2 입력 단자에 각각 연결되고,
    대응되는 계조 전압들이 상기 버퍼들의 제 1 입력 단자로 각각 입력되며,
    대응되는 구동 전압들이 상기 버퍼들의 출력 단자로부터 각각 출력되는 것을 특징으로 하는 구동 전압의 생성 방법.
  19. 제 15 항에 있어서, 상기 다수의 버퍼들 중에서 상기 제 2 타입으로 설정되는 버퍼들에서는,
    상기 버퍼들에 각각 대응되는 쵸핑 신호 래치들로부터 각각 출력되는 로우 레벨의 쵸핑 신호가 상기 버퍼들의 쵸핑 단자에 각각 입력되고,
    상기 버퍼들의 출력 단자가 상기 버퍼들의 제 1 입력 단자에 각각 연결되고,
    대응되는 계조 전압들이 상기 버퍼들의 제 2 입력 단자로 각각 입력되며,
    대응되는 구동 전압들이 상기 버퍼들의 출력 단자로부터 각각 출력되는 것을 특징으로 하는 구동 전압의 생성 방법.
  20. 제 15 항에 있어서,
    상기 다수의 버퍼들과 상기 다수의 쵸핑 신호 래치들은 디스플레이 드라이버에 구비되며,
    상기 디스플레이 드라이버는, 상기 다수의 계조 전압들을 입력받아 상기 다수의 구동 전압들을 생성하고, 생성된 다수의 구동 전압들을 디스플레이 패널로 출 력하는 것을 특징으로 하는 구동 전압의 생성 방법.
  21. 제 20 항에 있어서,
    상기 디스플레이 패널이 N 개의 데이터 라인을 구비하는 경우에,
    상기 디스플레이 드라이버는 N 개의 버퍼들과 N 개의 쵸핑 신호 래치들을 구비하는 것을 특징으로 하는 구동 전압의 생성 방법.
KR1020070107818A 2007-10-25 2007-10-25 디스플레이 드라이버에 구비되는 버퍼 증폭기 및 그 버퍼증폭기를 이용한 구동 전압의 생성 방법 KR20090041989A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070107818A KR20090041989A (ko) 2007-10-25 2007-10-25 디스플레이 드라이버에 구비되는 버퍼 증폭기 및 그 버퍼증폭기를 이용한 구동 전압의 생성 방법
US12/243,007 US8558824B2 (en) 2007-10-25 2008-10-01 Buffer amplifier included in display driver and method of generating driving voltages using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070107818A KR20090041989A (ko) 2007-10-25 2007-10-25 디스플레이 드라이버에 구비되는 버퍼 증폭기 및 그 버퍼증폭기를 이용한 구동 전압의 생성 방법

Publications (1)

Publication Number Publication Date
KR20090041989A true KR20090041989A (ko) 2009-04-29

Family

ID=40582244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107818A KR20090041989A (ko) 2007-10-25 2007-10-25 디스플레이 드라이버에 구비되는 버퍼 증폭기 및 그 버퍼증폭기를 이용한 구동 전압의 생성 방법

Country Status (2)

Country Link
US (1) US8558824B2 (ko)
KR (1) KR20090041989A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130031561A (ko) * 2011-09-21 2013-03-29 삼성전자주식회사 표시 장치 및 그것의 오프셋 제거 방법
US9577619B2 (en) 2014-02-05 2017-02-21 Samsung Electronics Co., Ltd. Buffer circuit having amplifier offset compensation and source driving circuit including the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101162862B1 (ko) * 2010-07-19 2012-07-04 삼성모바일디스플레이주식회사 평판표시장치의 데이터 구동회로 및 그 구동방법
KR20130044643A (ko) * 2011-10-24 2013-05-03 삼성전자주식회사 구동 장치 및 이를 구비한 디스플레이 구동 시스템
US9762191B1 (en) * 2016-04-22 2017-09-12 Solomon Systech Limited System and method for offset cancellation for driving a display panel
US9984639B2 (en) * 2016-05-25 2018-05-29 Parade Technologies, Ltd. Adaptive spatial offset cancellation of source driver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866011B2 (ja) 2000-05-30 2007-01-10 株式会社ルネサステクノロジ ドライバ及び液晶ディスプレイ装置
DE10032530C2 (de) 2000-07-05 2002-10-24 Infineon Technologies Ag Verstärkerschaltung mit Offsetkompensation
DE10303427A1 (de) * 2002-02-06 2003-10-16 Nec Corp Tokio Tokyo Verstärker-Schaltung, Treiber-Schaltung für ein Anzeigegerät , tragbares Telefon und tragbares elektronisches Gerät
JP2005316188A (ja) 2004-04-28 2005-11-10 Sony Corp フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
US7605806B2 (en) * 2004-07-23 2009-10-20 Himax Technologies, Inc. Data driving system and method for eliminating offset
KR100649884B1 (ko) * 2005-06-22 2006-11-27 삼성전자주식회사 구동 전압 편차를 보상하는 ａｍｏｌｅｄ용 구동 회로 및그 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130031561A (ko) * 2011-09-21 2013-03-29 삼성전자주식회사 표시 장치 및 그것의 오프셋 제거 방법
US9577619B2 (en) 2014-02-05 2017-02-21 Samsung Electronics Co., Ltd. Buffer circuit having amplifier offset compensation and source driving circuit including the same

Also Published As

Publication number Publication date
US20090109198A1 (en) 2009-04-30
US8558824B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
US10262575B2 (en) Semiconductor device
US6909414B2 (en) Driver circuit and liquid crystal display device
KR20090041989A (ko) 디스플레이 드라이버에 구비되는 버퍼 증폭기 및 그 버퍼증폭기를 이용한 구동 전압의 생성 방법
KR102055841B1 (ko) 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로
KR100800494B1 (ko) 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버
US7432922B2 (en) Source driver and source driving method
CN107180617B (zh) 缓冲电路及具有该缓冲电路的源极驱动电路
EP1465147A2 (en) Drive circuit for display apparatus with selective inactivation of amplifier units for reducing power consumption
KR100292405B1 (ko) 오프셋 제거 기능을 갖는 박막트랜지스터 액정표시장치 소스드라이버
US11054849B2 (en) Source driver and output buffer thereof
KR100428651B1 (ko) 액정표시소자의 소오스 드라이버 및 액정표시소자 구동방법
US20110199360A1 (en) Differential amplifier architecture adapted to input level conversion
US12073804B2 (en) Signal level shift conversion circuit for display driver and display device converting input voltage signal at synchronized timing
JP2019003088A (ja) 出力回路及び表示ドライバ
CN108696251A (zh) 驱动电路及其使用的运算放大器电路
US7741880B2 (en) Data receiver and data receiving method
US9530338B2 (en) Driving circuit having built-in-self-test function
JP7544624B2 (ja) 出力回路、表示ドライバ及び表示装置
US10452088B1 (en) Source driver and operation method thereof
TWI594227B (zh) 輸出緩衝裝置
US10673397B2 (en) Operational amplifier
JP2011004309A (ja) 差動信号受信回路および表示装置
CN114974155A (zh) 输出电路、数据驱动器及显示装置
KR20220049333A (ko) 디스플레이 장치를 구동하기 위한 데이터구동장치 및 시스템
CN110189716B (zh) 用于驱动显示面板的设备和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application