WO2012117895A1 - 表示装置、駆動装置、及び、駆動方法 - Google Patents

表示装置、駆動装置、及び、駆動方法 Download PDF

Info

Publication number
WO2012117895A1
WO2012117895A1 PCT/JP2012/054134 JP2012054134W WO2012117895A1 WO 2012117895 A1 WO2012117895 A1 WO 2012117895A1 JP 2012054134 W JP2012054134 W JP 2012054134W WO 2012117895 A1 WO2012117895 A1 WO 2012117895A1
Authority
WO
WIPO (PCT)
Prior art keywords
polarity
pixel
data signal
line
scanning
Prior art date
Application number
PCT/JP2012/054134
Other languages
English (en)
French (fr)
Inventor
佳典 柴田
正実 尾崎
齊藤　浩二
正樹 植畑
和樹 高橋
淳 中田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/001,300 priority Critical patent/US20140152634A1/en
Publication of WO2012117895A1 publication Critical patent/WO2012117895A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Definitions

  • the present invention relates to a display device, a driving device, and a driving method that perform interlace driving.
  • interlaced driving in which one screen is constituted by a plurality of frames by thinning and scanning (selecting) scanning lines provided in the display unit for each line or a plurality of lines.
  • thinning and scanning (selecting) scanning lines provided in the display unit for each line or a plurality of lines.
  • interlaced driving and non-interlaced driving are switched depending on whether a display image is a moving image or a still image.
  • interlaced driving the kth, k + (j + 1) th, k + 2 (j + 1) in the i-th frame. ,... are scanned every j scanning lines, and in the i + 1th frame, every k scanning lines are arranged in the order of k + 1, k + 1 + (j + 1) th, k + 1 + 2 (j + 1) th,.
  • a technique is disclosed that scans and performs interlaced driving to form one screen with a total of j + 1 frames.
  • interlaced driving as shown in FIG. 28, first, in the i-th frame, the first line is scanned, the third line is scanned, and the fifth line is scanned. Scanned. Next, in the (i + 1) th frame, even-numbered scanning lines are scanned such that the second line is scanned, the fourth line is scanned, and the sixth line is scanned. By scanning in the i-th frame and the i + 1-th frame, all the scanning lines are scanned and one image is formed.
  • polarity inversion driving a driving method called polarity inversion driving is employed to prevent pixel burn-in.
  • pixel burn-in is prevented by inverting the polarity of the data signal applied to each pixel in a certain frame with respect to the polarity of the data signal applied to each corresponding pixel in the previous frame. be able to.
  • polarity inversion driving frame inversion driving for applying data signals of the same polarity to the entire frame
  • horizontal line inversion driving for applying data signals of opposite polarity for each horizontal line
  • 1 vertical line There are known vertical line inversion driving in which data signals having opposite polarities are applied every time and dot inversion driving in which data signals having opposite polarities are applied to adjacent pixels.
  • JP-A-2006-64964 (published on March 9, 2006)
  • FIG. 29 is a diagram illustrating an example of the polarity of a data signal applied to each pixel of a certain frame when dot inversion driving and interlace driving are simply combined.
  • pixels along scanning lines that are not scanned (unselected scanning lines) are shaded.
  • a data signal having the same polarity is applied along the vertical line.
  • flicker occurs along the vertical line.
  • the present invention has been made to solve the above problems based on the knowledge of the inventor, and a main object of the present invention is to provide a display device capable of suppressing the occurrence of flicker while keeping power consumption low. There is to do.
  • a display device includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of gate lines. And a display panel having a plurality of pixels arranged corresponding to intersections of the plurality of data lines, a gate line driving circuit for supplying a gate signal to the plurality of gate lines, and data for the plurality of data lines A data line driving circuit for supplying a signal, and a control means for controlling the gate signal and the data signal by using an interlace driving method in which one frame is composed of a plurality of fields.
  • the polarity of the data signal applied to the selected pixel to be selected in the direction along the gate line and the data label And the polarity of the data signal applied to each selected pixel in a certain field is set to the field in which the selected pixel is selected. It is characterized by inverting the polarity of the data signal applied to the selected pixel in the immediately preceding field.
  • control means supplies the gate signal and the data signal using an interlace driving method in which the gate line driving circuit and the data line driving circuit are composed of a plurality of fields in one frame. Control to do. Therefore, according to said structure, power consumption is reduced compared with the structure which does not use an interlace drive system.
  • control means is configured such that the polarity of the data signal applied to the selected pixel selected in a certain field is a predetermined number of selected pixels in the direction along the gate line and the direction along the data line.
  • the data line driving circuit is controlled so as to be inverted. Therefore, according to the above configuration, the occurrence of flicker is suppressed.
  • control means determines the polarity of the data signal applied to each selected pixel in a certain field, and the polarity of the data signal applied to the selected pixel in the field immediately before the certain field.
  • the data line driving circuit is controlled so as to be inverted. Therefore, according to the above configuration, pixel burn-in is prevented.
  • the selected pixel refers to a pixel defined by a gate line to which a gate signal is applied in a certain field.
  • a first field that applies a gate signal to odd-numbered gate lines and a second field that applies a gate signal to even-numbered gate lines.
  • the selected pixel selected in the first field refers to a pixel defined by an odd-numbered gate line
  • the selected pixel selected in the second field refers to a pixel defined by an even-numbered gate line. Refers to that.
  • the control means when the predetermined number in the direction along the gate line is NG and the predetermined number in the direction along the data line is ND, the control means is NG ⁇ ND
  • a display device driver includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of the plurality of data lines.
  • the direction along the data line and the direction along the data line are inverted in units of a predetermined number of selected pixels, and the polarity of the data signal applied to each selected pixel in a certain field is selected.
  • the field is characterized by being inverted with respect to the polarity of the data signal applied to the selected pixel in the field immediately before the certain field.
  • control means supplies the gate signal and the data signal using an interlace driving method in which the gate line driving circuit and the data line driving circuit are composed of a plurality of fields in one frame. Control to do. Therefore, according to said structure, power consumption is reduced compared with the structure which does not use an interlace drive system.
  • control means is configured such that the polarity of the data signal applied to the selected pixel selected in a certain field is a predetermined number of selected pixels in the direction along the gate line and the direction along the data line.
  • the data line driving circuit is controlled so as to be inverted. Therefore, according to the above configuration, the occurrence of flicker is suppressed.
  • control means determines the polarity of the data signal applied to each selected pixel in a certain field, and the polarity of the data signal applied to the selected pixel in the field immediately before the certain field.
  • the data line driving circuit is controlled so as to be inverted. Therefore, according to the above configuration, pixel burn-in is prevented.
  • the selected pixel refers to a pixel defined by a gate line to which a gate signal is applied in a certain field.
  • a first field that applies a gate signal to odd-numbered gate lines and a second field that applies a gate signal to even-numbered gate lines.
  • the selected pixel selected in the first field refers to a pixel defined by an odd-numbered gate line
  • the selected pixel selected in the second field refers to a pixel defined by an even-numbered gate line. Refers to that.
  • the control means when the predetermined number in the direction along the gate line is NG and the predetermined number in the direction along the data line is ND, the control means is NG ⁇ ND
  • a display device driving method includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of the plurality of data lines.
  • This is a driving method for driving a display panel having a plurality of pixels arranged corresponding to intersections of a plurality of gate lines and the plurality of data lines using an interlace driving method in which one frame is composed of a plurality of fields.
  • the polarity of the data signal applied via the data line to the selected pixels to be selected in a certain field is set to a predetermined number of selected pixels in the direction along the gate line and the direction along the data line.
  • the polarity of the signal is characterized in that is inverted relative to the polarity of the data signal applied to the selected pixel in the previous field of a field to a field select the selected pixel in the.
  • the gate signal and the data signal are controlled to be supplied using an interlace driving method in which one frame is composed of a plurality of fields. Therefore, according to the driving method described above, power consumption is reduced compared to a configuration that does not use the interlaced driving method.
  • the polarity of the data signal applied to the selected pixel selected in a certain field is set to a predetermined number of selected pixels in the direction along the gate line and the direction along the data line. Invert with the unit. Therefore, according to the above driving method, the occurrence of flicker is suppressed.
  • the polarity of the data signal applied to each selected pixel in a certain field is set to the data applied to the selected pixel in the field in which the selected pixel is selected and immediately before the certain field. Invert for signal polarity. Therefore, according to the above configuration, pixel burn-in is prevented.
  • a display device includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and an intersection of the plurality of gate lines and the plurality of data lines.
  • a display panel having a plurality of pixels arranged in correspondence with each other, a gate line driving circuit for supplying a gate signal to the plurality of gate lines, and a data line driving circuit for supplying a data signal to the plurality of data lines
  • Control means for controlling the gate signal and the data signal using an interlace driving method in which one frame is composed of a plurality of fields, and the control means provides data to be applied to a selected pixel selected in a certain field.
  • the polarity of the signal is determined in the direction along the gate line and the direction along the data line.
  • Each pixel is inverted in units of a predetermined number of pixels, and the polarity of the data signal applied to each selected pixel in a certain field is selected in the field in which the selected pixel is selected and immediately before the certain field. It is characterized in that it is inverted with respect to the polarity of the data signal applied to the pixel.
  • FIG. 1 is a diagram illustrating an overall configuration of a liquid crystal display device according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing an arrangement of sub-pixels constituting a main pixel provided in the display panel of the liquid crystal display device shown in FIG.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 1-dot inversion driving is performed while performing 1-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there. It is a timing chart which shows the relationship between a scanning signal and a data signal.
  • FIG. 2 is a diagram showing an arrangement of sub-pixels constituting a main pixel provided in the display panel of the liquid crystal display device shown in FIG.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 1-dot inversion driving is performed while performing 1-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there. It is a timing chart which
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 1-dot inversion driving is performed while performing 1-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 2-dot inversion driving is performed while performing 1-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 2-dot inversion driving is performed while performing 2-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 2-dot inversion driving is performed while performing 2-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 2-dot inversion driving is performed while performing 2-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when 2-dot inversion driving is performed while performing 2-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there. It is a figure which is provided in the display panel of the liquid crystal display device which concerns on other embodiment of this invention, and shows arrangement
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing one-dot inversion driving while performing one-line interlaced driving in a liquid crystal display device according to another embodiment of the present invention. It is.
  • FIG. 7 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing 2-dot inversion driving while performing 1-line interlaced driving in a liquid crystal display device according to another embodiment of the present invention. It is.
  • FIG. 7 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing one-dot inversion driving while performing two-line interlaced driving in a liquid crystal display device according to another embodiment of the present invention. It is.
  • FIG. 7 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing 2-dot inversion driving while performing 2-line interlaced driving in a liquid crystal display device according to another embodiment of the present invention. It is. FIG. 7 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing 2-dot inversion driving while performing 2-line interlaced driving in a liquid crystal display device according to another embodiment of the present invention. It is. It is a figure which is provided in the display panel of the liquid crystal display device which concerns on further another embodiment of this invention, and shows arrangement
  • liquid crystal display device when the 1-line interlace drive and the 1-dot inversion drive are performed, how the polarity of each sub-pixel changes is schematically illustrated. It is a transition diagram. In the liquid crystal display device according to yet another embodiment of the present invention, how the polarity of each sub-pixel changes when performing 1-line interlaced driving and 2-dot inversion driving is schematically shown. It is a transition diagram. In a liquid crystal display device according to still another embodiment of the present invention, how the polarity of each sub-pixel changes when performing two-line interlaced driving and one-dot inversion driving is schematically shown. It is a transition diagram.
  • liquid crystal display device In the liquid crystal display device according to still another embodiment of the present invention, how the polarity of each sub-pixel changes when performing 2-line interlace driving and 2-dot inversion driving is schematically shown. It is a transition diagram. In the liquid crystal display device according to still another embodiment of the present invention, how the polarity of each sub-pixel changes when performing 2-line interlace driving and 2-dot inversion driving is schematically shown. It is a transition diagram. It is a figure which is provided in the display panel of the liquid crystal display device which concerns on further another embodiment of this surface, and shows arrangement
  • a liquid crystal display device In a liquid crystal display device according to still another embodiment of the present invention, how the polarity of each sub-pixel changes when performing three-line interlaced driving and one-dot inversion driving is schematically shown. It is a transition diagram. In the liquid crystal display device according to still another embodiment of the present invention, how the polarity of each sub-pixel changes when performing 3-line interlace driving and 3-dot inversion driving is schematically shown. It is a transition diagram. In the flat display device disclosed in Patent Literature 1, scanning is performed by thinning out scanning lines for each line, and a timing chart in a case where one image is formed by two frames is shown.
  • FIG. 6 is a transition diagram schematically showing how the polarity of each sub-pixel changes when performing m-dot inversion driving while performing one-line interlaced driving in the liquid crystal display device according to an embodiment of the present invention. is there.
  • the display device is a liquid crystal display device including a display panel which is a liquid crystal display (LCD)
  • LCD liquid crystal display
  • the present invention is not limited to this. is not.
  • the display device according to the present invention may be, for example, a PDP display device including a plasma display (PD), or an EL display device including an EL (Electro Luminescence) display.
  • FIG. 1 is a diagram illustrating an overall configuration of a liquid crystal display device 1 according to Embodiment 1.
  • FIG. 1 is a diagram illustrating an overall configuration of a liquid crystal display device 1 according to Embodiment 1.
  • a liquid crystal display device 1 includes a display panel (liquid crystal display panel) 2, a timing controller 4 (control means), a scanning line driving circuit 6 (gate line driving circuit), and a signal line driving circuit 8 (data line). Drive circuit), a common electrode drive circuit 10, and a power supply generation circuit 13.
  • the display panel 2 has a total of P rows (where P is an integer equal to or greater than 1) scanning lines (gate lines), and a total number of Q columns (Q is an integer equal to or greater than 1) arranged so as to intersect the scan lines. ) Data signal lines (data lines) and a plurality of sub-pixels arranged corresponding to the intersections of the scanning lines and the data signal lines. As will be described later, a predetermined number of sub-pixels constitute a main pixel (picture element) as one group.
  • the timing controller 4 acquires a synchronization signal and a gate clock signal sent from the outside (arrow D), and outputs a signal serving as a reference for each circuit included in the liquid crystal display device 1 to operate in synchronization with each circuit. To do. Specifically, the timing controller 4 supplies a gate start pulse signal, a gate clock signal GCK, and a gate output control signal GOE to the scanning line driving circuit 6 (arrow E). The timing controller 4 outputs a source start pulse signal, a source latch strobe signal, a source clock signal, and a polarity inversion signal to the signal line driver circuit 8 (arrow F).
  • the timing controller 4 controls the operations of the scanning line driving circuit 6 and the signal line driving circuit 8 to drive the liquid crystal display device 1 by an interlace driving method in which one frame is composed of a plurality of fields.
  • the timing controller 4 uses the gate output control signal GOE to control the timing at which the scanning line driving circuit 6 scans (selects) the scanning line.
  • the timing controller 4 controls the polarity of the data signal supplied from the signal line drive circuit 8 using the polarity inversion signal.
  • the scanning line driving circuit 6 starts scanning the scanning line with the gate start pulse signal received from the timing controller 4 as a signal.
  • the scanning line driving circuit 6 sequentially selects the selection voltage from the first scanning line of the display panel 2 for each scanning line in accordance with the gate clock signal GCK and the gate output control signal GOE received from the timing controller 4. Is applied.
  • the scanning line driving circuit 6 sequentially supplies a scanning signal (gate signal) that is a voltage for turning on a switching element (TFT) provided in each sub-pixel on the scanning line to each scanning line. Accordingly, the scanning line driving circuit 6 sequentially selects and scans each scanning line.
  • supplying a scanning signal that is a voltage for turning on the switching element is hereinafter referred to as scanning a scanning line.
  • the scanning line driving circuit 6 sequentially selects each scanning line according to the received gate clock GCK signal. Then, the scanning line driving circuit 6 applies a selection voltage to the selected scanning line at the timing when the falling edge of the received gate output control signal GOE is detected. Thereby, the scanning line driving circuit 6 scans the selected scanning line. Further, the scanning line driving circuit 6 can perform interlace driving, as will be described later.
  • the signal line driving circuit 8 stores the input image data of each sub-pixel in a register according to the source clock signal based on the source start pulse signal received from the timing controller 4. Further, the signal line driving circuit 8 supplies a data signal, which is image data, to each data signal line of the display panel 2 in accordance with the next source latch strobe signal, and a pixel electrode provided in a sub-pixel including each data signal line. To charge.
  • the signal line driving circuit 8 calculates the value of the voltage to be output to each sub-pixel on the selected scanning line based on the input video signal (arrow A), and calculates the voltage of that value. Output to each data signal line. As a result, image data is supplied to each sub-pixel on the selected scanning line.
  • the signal line driving circuit 8 sets the polarity of the data signal applied to the selected pixel that is a sub-pixel to be selected in a certain field in accordance with the polarity inversion signal received from the timing controller 4 in the row direction and the column direction, respectively.
  • the number of selected pixels is inverted as a unit, and the polarity of the data signal applied to each selected pixel in a certain field is set to the data applied to the selected pixel in the field immediately before the certain field. Invert with respect to signal polarity.
  • the power generation circuit 13 generates a voltage necessary for each circuit in the liquid crystal display device 1 to operate. Then, the power supply generation circuit 13 outputs the generated voltage to the scanning line driving circuit 6, the signal line driving circuit 8, the timing controller 4, and the common electrode driving circuit 10.
  • the liquid crystal display device 1 includes a common electrode (not shown) provided for each sub-pixel in the display panel 2.
  • the common electrode drive circuit 10 outputs a predetermined common voltage for driving the common electrode to the common electrode based on a signal (arrow B) input from the timing controller 4 (arrow C).
  • FIG. 2 is a diagram illustrating an arrangement of sub-pixels constituting the main pixel provided in the display panel 2 of the liquid crystal display device 1 according to the present embodiment.
  • three sub-pixels that individually display the three primary colors (sub-pixel R that displays red, sub-pixel B that displays blue, and sub-pixel G that displays green), and three primary colors
  • One main pixel (picture element) is configured with four sub-pixels of sub-pixels (sub-pixels W displaying white) that display one color obtained by combining at least one of them as a unit. Further, these four sub-pixels are arranged so as to be arranged two by two in the column direction and the row direction, respectively. For example, as shown in FIG.
  • sub-pixel R and sub-pixel B, sub-pixel W and sub-pixel G is adjacent to each other in the row direction, and the sub pixel R and the sub pixel W, and the sub pixel B and the sub pixel G are adjacent to each other in the column direction.
  • the sub-pixel R and the sub-pixel B, the sub-pixel W and the sub-pixel G are adjacent in the row direction, and the sub-pixel R and the sub-pixel W, the sub-pixel B and the sub-pixel G are in the column direction.
  • the arrangement method of the four sub-pixels is 4 factorials, that is, 24 methods.
  • the sub-pixel R and the sub-pixel G, the sub-pixel W and the sub-pixel B are adjacent to each other in the row direction.
  • the pixel R, the sub-pixel W, the sub-pixel G, and the sub-pixel B may be arranged so as to be adjacent in the column direction.
  • a case where four subpixels of a subpixel W that displays white are used as one color obtained by combining at least one of the three primary colors will be described as an example. It is not limited to this.
  • the sub pixel W that displays white the sub pixel Y that displays yellow may be used, or only one of the three primary colors (either red, blue, or green) may be used.
  • a configuration using sub-pixels for displaying other colors may be adopted.
  • Interlaced drive When performing interlaced driving, one frame is divided into units called fields (a scanning line scanned in one frame is divided into a plurality of sets scanned in each field), and scanning is performed sequentially for each field. Go.
  • the scanning line drive circuit 6 thins out the scanning lines for supplying scanning signals for each scanning line in a certain field (hereinafter also referred to as a first field). Scan by skipping one line.
  • the scanning lines not scanned in the first field are scanned. That is, when the first field is configured by scanning odd-numbered scanning lines, the second field is configured by scanning even-numbered scanning lines.
  • the present embodiment is not limited to the case where the first field and the second field are configured by scanning one scanning line, but scanning each field by scanning two scanning lines. You may comprise by.
  • interlaced driving method in the i-th field, scanning is performed every j scanning lines in the order of kth, k + (j + 1) th, k + 2 (j + 1) th,.
  • interlace driving is performed by scanning every j scanning lines in the order of k + 1th, k + 1 + (j + 1) th, k + 1 + 2 (j + 1) th,..., and one frame is composed of a total of j + 1 fields. May be.
  • the scanning line driving circuit 6 performs scanning (selection) by skipping n rows (where n is an integer of 1 or more) by interlace driving, while the signal line driving circuit 8 performs scanning (selection scanning).
  • n is an integer of 1 or more
  • the signal line driving circuit 8 performs scanning (selection scanning).
  • FIG. 3 is a transition diagram schematically showing how the polarity of each sub-pixel changes in the liquid crystal display device 1 of the present embodiment.
  • the first field includes p (where 1 ⁇ p ⁇ P-11) row scanning line, p + 2 row scanning line, p + 4 The scanning line in the row and the scanning line in the p + 6th row are scanned.
  • the second field is configured by scanning the p + 1th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 7th scanning line. That is, the first field and the second field are configured by scanning one scan line at a time.
  • the scanning line driving circuit 6 scans the pth scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line.
  • the signal line driving circuit 8 performs q (where 1 ⁇ q ⁇ Q-15) A data signal having a polarity “+” is supplied to the data signal line in the column, and a data signal having a polarity “+” is supplied to the data signal line in the q + 1 column.
  • the signal line driving circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal lines in the q + 2 column and the q + 3 column, and the data signals in the q + 4 column and the q + 5 column
  • a data signal having a polarity “+” is supplied to the line
  • a data signal having a polarity “ ⁇ ” is supplied to the data signal lines in the q + 6th column and the q + 7th column.
  • the signal line driving circuit 8 thus operates when the scanning line driving circuit 6 scans the p-th scanning line to the Q-th data signal line. Until then, the data signal having the same polarity is supplied to every two sub-pixels arranged in the row direction constituting the main pixel indicated by the broken line in FIG. In other words, with respect to the row direction, the polarity of the data signal applied to each sub pixel is inverted with two sub pixels arranged in the row direction constituting the main pixel as one unit.
  • the signal line driving circuit 8 has a polarity “ The data signal having “ ⁇ ” is supplied, and the data signal having the polarity “ ⁇ ” is supplied to the data signal line in the q + 1th column. Further, the signal line drive circuit 8 supplies a data signal having a polarity of “+” to the data signal lines in the q + 2 column and the q + 3 column, and the data signals in the q + 4 column and the q + 5 column. A data signal having a polarity of “ ⁇ ” is supplied to the line, and a data signal having a polarity of “+” is supplied to the data signal lines in the q + 6th column and the q + 7th column.
  • the signal line driving circuit 8 shifts the main pixel from the first column data signal line to the Q column data signal line. Driving is performed so that data signals having the same polarity are supplied to every two sub-pixels arranged in the row direction.
  • subpixels (hereinafter referred to as (p, q) -th) defined by the scanning line in the p-th row and the data signal line in the q-th column.
  • the polarity of the data signal applied to R) (also referred to as a sub-pixel) is “+” as shown in FIG.
  • the polarity of the data signal applied to the (p + 2, q) -th subpixel R and the (p, q + 2) -th subpixel R is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p, q + 1) th sub-pixel B is “+” as shown in FIG.
  • the polarity of the data signal applied to the (p + 2, q + 1) th sub-pixel B and the (p, q + 3) -th sub-pixel B is “ ⁇ ” as shown in FIG.
  • the signal line driving circuit 8 is a sub-pixel that displays the same color among the sub-pixels defined by the scanning lines scanned in the first field and is closest to each other.
  • data signals having opposite polarities are applied.
  • the signal line driving circuit 8 has two units of main pixels in the row direction and one sub-pixel in the column direction in one unit (that is, 2 ⁇ 1) in the row direction and the column direction, respectively.
  • the polarity of the data signal applied to each selected pixel is inverted using the selected pixel group as one unit.
  • the scanning line driving circuit 6 includes, in the second field of the x-th frame, the p + 1th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 7th.
  • the scanning lines in the row are sequentially scanned.
  • the scanning of the p-th scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th scanning line as the first field is thinned out. In this way, scanning is performed with one scanning line skipped from the first scanning line to the Pth scanning line. Therefore, as shown in FIG. 3, the scanning line driving circuit 6 performs one-line interlaced driving by repeating scanning of the first field scanning line and scanning of the second field scanning line.
  • the signal line driving circuit 8 applies the data signal line of the q-th column.
  • a data signal having a polarity “+” is supplied, and a data signal having a polarity “+” is supplied to the data signal line in the q + 1th column.
  • the signal line driving circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal lines in the q + 2 column and the q + 3 column, and the data signals in the q + 4 column and the q + 5 column
  • a data signal having a polarity “+” is supplied to the line
  • a data signal having a polarity “ ⁇ ” is supplied to the data signal lines in the q + 6th column and the q + 7th column.
  • the signal line driving circuit 8 when the scanning line driving circuit 6 scans the p + 3th scanning line, the signal line driving circuit 8 has a polarity “ The data signal having “ ⁇ ” is supplied, and the data signal having the polarity “ ⁇ ” is supplied to the data signal line in the q + 1th column. Further, the signal line drive circuit 8 supplies a data signal having a polarity of “+” to the data signal lines in the q + 2 column and the q + 3 column, and the data signals in the q + 4 column and the q + 5 column. A data signal having a polarity of “ ⁇ ” is supplied to the line, and a data signal having a polarity of “+” is supplied to the data signal lines in the q + 6th column and the q + 7th column.
  • the signal line driving circuit 8 thus operates when the scanning line driving circuit 6 scans the p-th scanning line to the Q-th data signal line. Up to this time, driving is performed so as to supply data signals having the same polarity for every two sub-pixels arranged in the row direction.
  • the polarity of the data signal applied to the (p + 1, q) th sub-pixel W is “+” as shown in FIG. It becomes the polarity. Further, the polarity of the data signal applied to the (p + 3, q) th sub-pixel W and the (p + 1, q + 2) -th subpixel W is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 1, q + 1) th sub-pixel G is “+” as shown in FIG.
  • the polarity of the data signal applied to the (p + 3, q + 1) th sub-pixel B and the (p + 1, q + 3) -th subpixel B is “ ⁇ ” as shown in FIG.
  • the signal line driving circuit 8 is a sub-pixel displaying the same color among the sub-pixels defined by the scanning lines scanned in the second field, and the polarities of the sub-pixels closest to each other are mutually different. Apply the opposite data signal.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the scanning line driving circuit 6 repeats scanning and non-scanning for each field with respect to each scanning line, and the signal line driving circuit 8 performs data signal supply to each data signal line for each frame. Drive to reverse polarity.
  • FIG. 4 is a timing chart showing the relationship between the scanning signal and the data signal.
  • the data of the q-th column, the q + 1-th column, and the q + 4-th column are substantially simultaneously with the application of the H-level voltage scanning signal to the p-th scanning line at time T13.
  • the potential of the data signal having a polarity of “ ⁇ ” supplied to the signal line is held until just before the H-level voltage scanning signal is applied to the p + 2th scanning line at time T15.
  • the polarity of the signal supplied to the data signal lines in the q-th column, the q + 1-th column, and the q + 4-th column is substantially simultaneously with the application of the H-level voltage scanning signal to the p + 2th scanning line.
  • the potential of the data signal in which “+” is “+” is held until just before the scanning signal of the H level voltage is applied to the scanning line of the p + 4th row at time T15.
  • the timing controller 4 controls the scanning line driving circuit 6 and the signal line driving circuit 8 to supply the scanning signal and the data signal by using the interlace driving method in which one frame is composed of two fields. .
  • the timing controller 4 inverts the polarity of the data signal for each predetermined number of selected pixels, and the polarity of the data signal applied to each selected pixel in a certain field is a field in which the selected pixel is selected.
  • the signal line driving circuit 8 is controlled so as to invert the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. As a result, the scanning line driving circuit 6 and the signal line driving circuit 8 are driven to apply the dot inversion driving to the gate line selected by the interlace driving.
  • the timing controller 4 changes the polarity of the data signal applied to each selected pixel in the first field (or second field) of the xth frame to the first field (or the first field of the x + 1th frame).
  • the signal line driver circuit is controlled so as to invert in (2 fields).
  • the scanning line driving circuit 6 and the signal line driving circuit 8 perform 1-line interlaced driving and 1-dot inversion driving, they are arranged in the row direction constituting the main pixel in the row direction.
  • the signal line driving circuit 8 is a sub-pixel that configures each main pixel adjacent to each other by applying data signals of different polarities to two sub-pixels arranged in the row direction constituting the main pixel in the row direction.
  • a configuration may be adopted in which the polarity of the data signal applied to each subpixel is inverted with two subpixels adjacent in the row direction as one unit.
  • FIG. 5 is a transition diagram schematically showing how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans scanning lines from the first scanning line to the P-th scanning line by skipping one line, and switches between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 is a sub-pixel constituting another main pixel, and applies a data signal having the same polarity to two sub-pixels adjacent in the row direction.
  • the polarity of the data signal applied to each sub-pixel arranged adjacent to each other in the column direction among the sub-pixels defined by the scanning lines scanned in each field is inverted.
  • the data signals applied to the (p, q + 1) th subpixel B and the (p, q + 2) th subpixel R are changed.
  • the polarity is “+” as shown in FIG.
  • the (p + 2, q + 1) th subpixel B, the (p, q + 3) th subpixel B, the (p + 2, q + 2) th subpixel R, and the (p, q + 4) th subpixel R are applied.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the scanning line driving circuit 6 repeats scanning and non-scanning for each field with respect to each scanning line, and the signal line driving circuit 8 performs data signal supply to each data signal line for each frame. Drive to reverse polarity.
  • FIG. 6 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th row.
  • the scanning lines are sequentially scanned.
  • the scanning line driving circuit 6 scans the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line that are the scanning lines of the second field. Is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines from the first scanning line to the P-th scanning line, skipping one line, and switching between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 applies a data signal having the same polarity to each of the two sub-pixels arranged in the row direction constituting the main pixel.
  • the polarity of the data signal applied to each sub-pixel arranged adjacent to each other in the column direction among the sub-pixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 performs the row direction that constitutes the main pixel from the first data signal line to the Qth data signal line. Are driven so as to supply data signals of the same polarity to the two sub-pixels arranged in a row.
  • the data signals applied to the (p, q) th subpixel R and the (p + 2, q) th subpixel R The polarity is “+” as shown in FIG. Further, it is applied to the (p + 4, q) th subpixel R, the (p + 6, q) th subpixel R, the (p, q + 2) th subpixel R, and the (p + 2, q + 2) th subpixel R.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel W and the (p + 3, q) th subpixel W in the second field of the xth frame are shown in FIG.
  • the polarity is “+”.
  • the (p + 5, q) th subpixel W, the (p + 7, q) th subpixel W, the (p + 1, q + 2) th subpixel W, and the (p + 3, q + 2) th subpixel W are applied.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the signal line driving circuit 8 is a sub-pixel that displays the same color among the sub-pixels defined by the scanning lines scanned in the first field or the second field of the x-th frame.
  • the two-pixel inversion driving is performed by supplying a data signal so that the polarity is inverted every two sub-pixels closest to each other in the column direction and the polarity of the sub-pixel closest to the row direction is inverted.
  • the signal line driving circuit 8 includes two sub-pixels constituting the main pixel in the row direction and two sub-pixels in the column direction in one unit (that is, in the row direction and the column direction).
  • the polarity of the data signal applied to each selected pixel is inverted using a 2 ⁇ 2 selected pixel group as one unit.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • FIG. 7 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 2-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the first field includes p-th scanning line, p + 3-th scanning line, p + 4-th scanning line, and p + 7-th scanning line as shown in FIG. It shall be constituted by scanning.
  • the second field is configured by scanning the p + 1-th scanning line, the p + 2-th scanning line, the p + 5-th scanning line, and the p + 6-th scanning line.
  • the first field and the second field are configured by scanning with two scanning lines skipped.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 3th scanning line, the p + 4th scanning line, and the p + 7th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 2-th scanning line, the p + 5-th scanning line, and the p + 6-th scanning line as the second field is thinned out.
  • the scanning line driving circuit 6 scans scanning lines from the first scanning line to the P-th scanning line by skipping one line, and switches between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 applies a data signal having the same polarity to each of the two sub-pixels arranged in the row direction constituting the main pixel. Further, the polarity of the data signal applied to each of the two subpixels arranged closest to each other in the column direction among the subpixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 performs the row direction that constitutes the main pixel from the first data signal line to the Qth data signal line. Are driven so as to apply data signals of the same polarity to the two sub-pixels arranged in a row.
  • the scanning line driving circuit 6 and the signal line driving circuit 8 perform the above-described driving, so that the data signal applied to the (p, q) th subpixel R and the (p + 3, q) th subpixel W.
  • the polarity is “+” as shown in FIG.
  • it is applied to the (p + 4, q) th subpixel R, the (p, q + 2) th subpixel R, the (p + 7, q) th subpixel W, and the (p + 3, q + 2) th subpixel W.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel W and the (p + 2, q) th subpixel R in the second field of the xth frame are shown in FIG.
  • the polarity is “+”.
  • it is applied to the (p + 5, q) th subpixel W, the (p + 6, q) th subpixel R, the (p + 1, q + 2) th subpixel W, and the (p + 2, q + 2) th subpixel R.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the signal line driving circuit 8 is a sub-pixel that displays the same color among the sub-pixels defined by the scanning lines scanned in the first field or the second field of the first frame.
  • the one-dot inversion drive is performed so that the polarity of the data signal applied to the subpixels closest to each other in the row direction and the column direction is inverted.
  • the signal line driving circuit 8 has two sub-pixels constituting the main pixel adjacent in the row direction and two sub-pixels adjacent in the column direction as one unit in the row direction and the column direction, respectively.
  • the polarity of the data signal applied to each selected pixel is inverted as a unit of 2 ⁇ 2 selected pixel groups.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the signal line driving circuit 8 sets two sub-pixels arranged in the row direction constituting the main pixel to 1 in the row direction.
  • the signal line driving circuit 8 applies data signals having different polarities to two sub-pixels adjacent to each other in the row direction in the row direction, and the sub-pixels forming the main pixels adjacent to each other.
  • a configuration may be adopted in which the polarity of the data signal applied to each sub pixel is inverted with two sub pixels adjacent in the row direction as one unit.
  • FIG. 8 is a transition diagram schematically showing how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment.
  • the scanning line driving circuit 6 scans the pth scanning line, the p + 3th scanning line, the p + 4th scanning line, and the p + 7th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 2-th scanning line, the p + 5-th scanning line, and the p + 6-th scanning line as the second field is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines from the first scanning line to the P-th scanning line, skipping two lines, and switching between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 is a sub-pixel constituting another main pixel, and applies a data signal having the same polarity to two sub-pixels adjacent in the row direction.
  • the polarity of the data signal applied to each subpixel arranged closest to the column direction among the subpixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 configures other main pixels from the first column data signal line to the Qth column data signal line when the scanning line driving circuit 6 scans the scanning line.
  • the sub-pixel is driven so as to supply data signals having the same polarity to two sub-pixels adjacent in the row direction.
  • the scanning line driving circuit 6 and the signal line driving circuit 8 perform the above-described driving, so that the data signal applied to the (p, q) th subpixel R and the (p + 3, q) th subpixel W.
  • the polarity is “ ⁇ ” as shown in FIG.
  • it is applied to the (p + 4, q) th subpixel R, the (p, q + 2) th subpixel R, the (p + 7, q) th subpixel W, and the (p + 3, q + 2) th subpixel W.
  • the polarity of the data signal is “+” as shown in FIG.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel W and the (p + 2, q) th subpixel R in the second field of the xth frame are shown in FIG.
  • the polarity is “ ⁇ ”.
  • it is applied to the (p + 5, q) th subpixel W, the (p + 6, q) th subpixel R, the (p + 1, q + 2) th subpixel W, and the (p + 2, q + 2) th subpixel R.
  • the polarity of the data signal is “+” as shown in FIG.
  • the signal line drive circuit 8 is a sub-pixel displaying the same color in the first field or the second field, and the data signals having opposite polarities to the sub-pixels closest to each other. Supply.
  • the signal line driving circuit 8 is adjacent to each other in the row direction and the column direction.
  • the polarity of the data signal applied to each selected pixel is inverted using two subpixels as one unit.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the signal line driving circuit 8 when performing 2-line interlaced driving and 2-dot inversion driving, is adjacent to the adjacent two lines in which scanning is thinned out in the first field of each frame in the column direction.
  • the signal line driving circuit 8 has two adjacent sub-pixels defined by the scanning lines sandwiched between the two scanning lines thinned out in the first field of each frame in the column direction as one unit.
  • a configuration in which the polarity of the data signal applied to each sub-pixel is inverted may be employed.
  • FIG. 9 shows a case where the liquid crystal display device 1 according to the present embodiment is sandwiched between two scanning lines that are thinned out in the first field of each frame when performing two-line interlaced driving and two-dot inversion driving.
  • the scanning line driving circuit 6 performs p-line scanning line, p + 3 scanning line, p + 4th scanning line in the first field of the x-th frame in order to perform 2-line interlace driving.
  • the scanning line and the scanning line of the p + 7th row are sequentially scanned.
  • the scanning of the p + 2th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 6th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 thus scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for every two scanning lines, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 applies a data signal with reversed polarity to each of two sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and is adjacent to the main line adjacent to the row direction.
  • the polarity of the data signal applied for each pixel is inverted.
  • the polarity of the data signal to be applied is inverted for every two adjacent sub-pixels defined by the scanning lines sandwiched between two scanning lines to be thinned out in the first field.
  • the signal line drive circuit 8 applies a data signal with the polarity reversed every frame to the same subpixel.
  • the signal line drive circuit 8 allows the sub-pixels constituting the main pixel from the data signal line in the first column to the data signal line in the Q column when the scan line drive circuit 6 scans the scan line.
  • the driving is performed so that data signals having the same polarity are applied to two sub-pixels adjacent in the row direction.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • FIG. 30 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-line interlace driving is performed and m-dot inversion driving is performed. It is a transition diagram.
  • the m-dot inversion driving here refers to, for example, driving that inverts the polarity of the data signal for each selected pixel of “m rows ⁇ 2 columns” among the selected pixels corresponding to the selected scanning line in each field.
  • the present embodiment is not limited to this embodiment, and is an example of driving that inverts the polarity of the data signal for each selected pixel of “m rows ⁇ any number of columns”.
  • the first field and the second field in each frame are configured by scanning the scanning lines by skipping one line as shown in FIG.
  • the scanning line driving circuit 6 scans each scanning line in the p, p + 2,..., P + 2m ⁇ 2, p + 2m,. Are sequentially scanned. In this way, the scanning line driving circuit 6 scans the scanning lines from the first scanning line to the P-th scanning line, skipping one line, and switching between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 applies a data signal having the same polarity to each of the two sub-pixels arranged in the row direction constituting the main pixel. Further, the polarity of the data signal applied to each of the two subpixels arranged closest to each other in the column direction among the subpixels defined by the scanning lines scanned in each field is inverted.
  • the polarity of the data signal applied to the (p + 2m + 1, q) th,..., (P + 4m ⁇ 1, q) th subpixel W is “+”.
  • the polarity of the signal is “-”.
  • the polarity of the data signal applied to each subpixel is the same as that of the data signal applied to each corresponding subpixel in the first field of the xth frame. The opposite of polarity. Further, the polarity of the data signal applied to each sub-pixel in the second field of the (x + 1) th frame is opposite to the polarity of the data signal applied to each corresponding sub-pixel in the second field of the x-th frame. .
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the signal line driving circuit 8 is a sub-pixel that displays the same color among the sub-pixels defined by the scanning lines scanned in each field, and is m sub-pixels closest to each other in the column direction.
  • the data signal is supplied so that the polarity is inverted for each pixel and the polarity is inverted for each sub-pixel closest to the row direction.
  • the signal line driving circuit 8 is a sub-pixel displaying the same color among the sub-pixels constituting each picture element, and the polarity is inverted for each of the m sub-pixels closest to each other in the column direction, A data signal is supplied so that the polarity is inverted for each sub-pixel closest to the row direction.
  • a liquid crystal display device according to another embodiment of the present invention will be described with reference to FIGS.
  • FIG. 10 is a diagram showing an arrangement of four sub-pixels included in the display panel 2 of the liquid crystal display device 1 according to the present embodiment and constituting the main pixel.
  • one main pixel is composed of four sub-pixels: a sub-pixel R, a sub-pixel B, a sub-pixel G, and a sub-pixel W.
  • the four subpixels are arranged in a line in the row direction.
  • the subpixel R, the subpixel G, the subpixel B, and the subpixel W are arranged in this order. Are arranged adjacent to each other in the row direction.
  • the sub pixel R, the sub pixel G, the sub pixel B, and the sub pixel W are arranged adjacent to each other in the row direction.
  • the arrangement method of the four sub-pixels is 4 factorials, that is, 24 methods.
  • the sub-pixel R, the sub-pixel B, the sub-pixel G, and the sub-pixel W are adjacent in the row direction in this order. May be arranged.
  • one main pixel is composed of four sub-pixels of a sub-pixel R, a sub-pixel B, a sub-pixel G, and a sub-pixel W
  • the present invention is not limited to this.
  • a configuration using the sub-pixel Y may be adopted, and of course, a configuration using sub-pixels for other colors may be adopted.
  • FIG. 11 is a transition diagram schematically showing how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment.
  • the first field includes p-th scanning line, p + 2th scanning line, p + 4th scanning line, and p + 6th scanning line. It shall be constituted by scanning.
  • the second field is configured by scanning the p + 1th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 7th scanning line. That is, the first field and the second field are configured by scanning one scan line at a time.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line.
  • the signal line driving circuit 8 reads the data in the q-th column and the q + 2-th row.
  • a data signal having a polarity “+” is supplied to the signal line, and a data signal having a polarity “ ⁇ ” is supplied to the data signal lines in the q + 1th column and the q + 3th row.
  • the signal line drive circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal lines in the q + 4th column and the q + 6th column, and the polarity to the data signal line in the q + 5th column and the q + 7th column.
  • a data signal that is “+” is supplied. Further, the signal line driving circuit 8 supplies a data signal having a polarity “+” to the data signal lines in the q + 8th column, the q + 10th column, the q + 13th column, and the q + 15th column, and the q + 9th column, the q + 11th column. A data signal having a polarity of “ ⁇ ” is supplied to the data signal lines in the first, q + 12th and q + 14th columns.
  • the signal line driving circuit 8 applies the data signal lines in the qth column and the q + 2th row.
  • a data signal having a polarity of “ ⁇ ” is supplied, and a data signal having a polarity of “+” is supplied to the data signal lines in the q + 1th column and the q + 3th row.
  • the signal line driving circuit 8 supplies a data signal having a polarity of “+” to the data signal lines of the q + 4th column and the q + 6th column, and the polarity to the data signal line of the q + 5th column and the q + 7th column. Supply a data signal that is "-".
  • the signal line driving circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal lines in the q + 8th column, the q + 10th column, the q + 13th column, and the q + 15th column, and the q + 9th column, the q + 11th column.
  • a data signal having a polarity of “+” is supplied to the data signal lines of the first, q + 12th and q + 14th columns.
  • the signal line driving circuit 8 is thus arranged so that when the scanning line driving circuit 6 scans the (p + 2) th scanning line, four signal lines are arranged adjacent to each other in the row direction constituting the main pixel. A data signal having an inverted polarity is applied to each sub pixel. Further, the signal line driving circuit 8 inverts the polarity of the data signal to be applied for each main pixel adjacent in the row direction.
  • the polarities of the data signals applied to the (p, q) th subpixel R and the (p, q + 2) th subpixel B are as follows. As shown in FIG. 11, the polarity is “+”. Data applied to the (p + 2, q) th subpixel R, the (p, q + 4) th subpixel R, the (p + 2, q + 2) th subpixel B, and the (p, q + 6) th subpixel B. The polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p, q + 1) th sub-pixel G and the (p, q + 3) -th sub-pixel W is “ ⁇ ” as shown in FIG.
  • the polarity of the signal is “+” as shown in FIG.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel R and the (p + 1, q + 2) th subpixel B are as shown in FIG. “+” Polarity.
  • the polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 1, q + 1) th sub-pixel G and the (p + 1, q + 3) -th subpixel W is “ ⁇ ” as shown in FIG.
  • the polarity of the signal is “+” as shown in FIG.
  • the signal line driving circuit 8 is a sub-pixel displaying the same color among the sub-pixels defined by the scanning lines scanned in the first field, and data applied to the sub-pixels closest to each other. Drive so that the polarity of the signal is reversed.
  • the polarity of the data signal applied to each subpixel is equal to the polarity of the data signal applied to each corresponding subpixel in the first field of the xth frame. The opposite of polarity. Further, the polarity of the data signal applied to each sub-pixel in the second field of the (x + 1) th frame is opposite to the polarity of the data signal applied to each corresponding sub-pixel in the second field of the x-th frame. .
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the scanning line driving circuit 6 performs one-line interlace driving for each scanning line, which repeats scanning and non-scanning for each scanning line and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 applies a data signal whose polarity is inverted for each sub-pixel to the four sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and further in the row direction.
  • One-dot inversion driving is performed to invert the polarity of the data signal applied to each adjacent main pixel.
  • the signal line driving circuit 8 includes four sub-pixels constituting the main pixel in the row direction and one sub-pixel in the column direction in one unit (that is, in the row direction and the column direction).
  • the polarity of the data signal applied to each selected pixel is inverted using a 4 ⁇ 1 selected pixel group as one unit.
  • the signal line driving circuit 8 inverts the polarity of the data signal for each sub-pixel constituting the main pixel and also inverts the polarity of the data signal applied to each corresponding sub-pixel in the adjacent main pixels.
  • a configuration can be adopted in which data signals having the same polarity are not applied to sub-pixels displaying the same color in the row direction.
  • FIG. 12 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the pth scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th scanning line.
  • the scanning lines are sequentially scanned.
  • the scanning line driving circuit 6 scans the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line that are the scanning lines of the second field. Is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines from the first scanning line to the P-th scanning line, skipping one line, and switching between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 has four sub-pixels arranged adjacent to each other in the row direction constituting the main pixel during the scanning line driving circuit 6 scanning the scanning lines. On the other hand, a data signal with reversed polarity is applied to each sub-pixel. Further, the signal line driving circuit 8 inverts the polarity of the data signal to be applied for each main pixel adjacent in the row direction.
  • the polarities of the data signals applied to the (p + 1, q + 1) th and (p + 3, q + 1) th subpixels G and the (p + 1, q + 3) th and (p + 3, q + 3) th subpixels W are as follows. As shown in FIG. 12, the polarity is “ ⁇ ”.
  • the signal line driving circuit 8 has four sub-pixels constituting the main pixel in the row direction and two sub-pixels in the column direction in one unit (that is, in the row direction and the column direction).
  • the polarity of the data signal applied to each selected pixel is inverted using a 4 ⁇ 2 selected pixel group as one unit.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for each scanning line, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 applies a data signal whose polarity is inverted for each sub-pixel to four sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and is adjacent in the row direction. The polarity of the data signal applied to each main pixel is inverted.
  • the signal line driving circuit 8 further inverts the polarity of the data signal to be applied for every two subpixels adjacent in the column direction.
  • the signal line drive circuit 8 inverts the polarity of the data signal for each sub-pixel constituting the main pixel, and further inverts the polarity of the data signal for each main pixel to display the same color in the row direction. It is possible to prevent a data signal having the same polarity from being applied to the pixel.
  • FIG. 13 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 2-line interlace driving is performed and 1-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 has a p-th scanning line, a p + 3-th scanning line, and a p + 4-th row in the first field of the x-th frame.
  • the scanning line and the scanning line of the p + 7th row are sequentially scanned.
  • the scanning of the p + 2th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 6th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines from the first scanning line to the P-th scanning line, skipping two lines, and switching between scanning and non-scanning for each field. .
  • the signal line driving circuit 8 includes four sub-pixels arranged adjacent to each other in the row direction constituting the main pixel when the scanning line driving circuit 6 scans the scanning line. On the other hand, a data signal with reversed polarity is applied to each sub-pixel. Further, the signal line driving circuit 8 inverts the polarity of the data signal to be applied for each main pixel adjacent in the row direction.
  • the polarity of the data signal applied to is a “+” polarity as shown in FIG.
  • the polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p, q + 1) th sub-pixel G and the (p, q + 3) -th sub-pixel W is “ ⁇ ” as shown in FIG.
  • the polarity of the signal is “+” as shown in FIG.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel R and the (p + 1, q + 2) th subpixel B are as shown in FIG. “+” Polarity.
  • the polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 1, q + 1) th sub-pixel G and the (p + 1, q + 3) -th subpixel W is a “ ⁇ ” polarity as shown in FIG.
  • the polarity of the signal is “+” as shown in FIG.
  • the signal line driving circuit 8 includes four sub-pixels constituting the main pixel in the row direction and one sub-pixel in the column direction in one unit (that is, in the row direction and the column direction).
  • the polarity of the data signal applied to each selected pixel is inverted using a 4 ⁇ 1 selected pixel group as one unit.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the scanning line driving circuit 6 repeats scanning and non-scanning of the scanning lines by skipping two lines for each scanning line, and further switches between scanning and non-scanning of the scanning lines for each field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to four sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel.
  • the polarity of the data signal applied every time is inverted.
  • the signal line driver circuit 8 inverts the polarity of the data signal to be applied for each subpixel adjacent in the column direction. Further, the signal line drive circuit 8 applies a data signal with the polarity reversed every frame to the same subpixel.
  • FIG. 14 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 2-line interlace driving is performed and 1-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 performs the p-th scanning line, the p + 3th scanning line, and the p + 4th row in the first field of the x-th frame.
  • the scanning line and the scanning line of the p + 7th row are sequentially scanned.
  • the scanning of the p + 2th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 6th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line.
  • the signal line driving circuit 8 includes four sub-pixels arranged adjacent to each other in the row direction constituting the main pixel when the scanning line driving circuit 6 scans the scanning line.
  • a data signal with the polarity reversed is applied to each sub-pixel, and the polarity of the data signal applied to each main pixel adjacent in the row direction is reversed.
  • the signal line driving circuit 8 has four sub-pixels constituting the main pixel in the row direction and two sub-pixels in the column direction in one unit (that is, in the row direction and the column direction).
  • the polarity of the data signal applied to each selected pixel is inverted using a 4 ⁇ 2 selected pixel group as one unit.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to four sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel.
  • the polarity of the data signal applied every time is inverted.
  • the signal line driver circuit 8 inverts the polarity of the data signal to be applied for every two sub-pixels adjacent in the column direction.
  • the signal line drive circuit 8 applies a data signal with the polarity reversed every frame to the same subpixel.
  • the signal line driving circuit 8 when performing 2-line interlaced driving and 2-dot inversion driving, is adjacent to the adjacent two lines in which scanning is thinned out in the first field of each frame in the column direction.
  • a data signal to be applied to each sub-pixel with two sub-pixels defined by scanning lines sandwiching the scanning lines of the rows (for example, the p-th and p + 3th scanning lines in FIG. 14) as one unit.
  • the signal line driving circuit 8 has two adjacent sub-pixels defined by the scanning lines sandwiched between the two scanning lines thinned out in the first field of each frame in the column direction as one unit.
  • a configuration in which the polarity of the data signal applied to each sub-pixel is inverted may be employed.
  • FIG. 15 shows a case where the liquid crystal display device 1 according to this embodiment is sandwiched between two scanning lines that are thinned out in the first field of each frame when performing two-line interlaced driving and two-dot inversion driving.
  • the scanning line driving circuit 6 performs the two-line interlaced driving in the first field of the x-th frame, the p-th scanning line, the p + 3-th scanning line, and the p + 4-th line.
  • the scanning line and the scanning line of the p + 7th row are sequentially scanned.
  • the scanning of the p + 2th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 6th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 thus scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for every two scanning lines, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to four sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel.
  • the polarity of the data signal applied every time is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal to be applied for every two subpixels defined by the scanning lines adjacent to each other in the column direction between the scanning lines to be thinned. Further, the signal line drive circuit 8 applies a data signal with the polarity reversed every frame to the same subpixel.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the case where the four sub-pixels constituting the main pixel are arranged so as to be arranged two each in the column direction and the row direction has been described as an example, but the present invention is not limited thereto. It is not something.
  • the number of sub-pixels constituting the main pixel may be three, and a configuration in which the three sub-pixels constituting the main pixel are arranged in a line in the row direction may be employed.
  • a liquid crystal display device according to still another embodiment of the present invention will be described with reference to FIGS.
  • FIG. 16 is a diagram showing an arrangement of three sub-pixels included in the display panel 2 of the liquid crystal display device 1 according to the present embodiment and constituting the main pixel.
  • one main pixel is composed of three sub-pixels: a sub-pixel R, a sub-pixel G, and a sub-pixel B.
  • the three sub-pixels are arranged in a row in the row direction.
  • the sub-pixel R, the sub-pixel G, and the sub-pixel B are arranged in the row direction in this order. Adjacent to each other.
  • the case where the sub pixel R, the sub pixel G, and the sub pixel B are arranged adjacent to each other in the row direction will be described as an example. It is not limited.
  • the three sub-pixels are arranged in the factorial of 3, that is, in six ways.
  • the sub-pixel R, the sub-pixel B, and the sub-pixel G are arranged adjacent to each other in the row direction. It may be.
  • FIG. 17 schematically shows how the polarity of each sub-pixel changes when performing 1-dot inversion driving while performing 1-line interlaced driving in the liquid crystal display device 1 according to the present embodiment. It is a transition diagram.
  • the first field includes p-th scanning line, p + 2th scanning line, p + 4th scanning line, and p + 6th scanning line as shown in FIG. It shall be constituted by scanning.
  • the second field is configured by scanning the p + 1th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 7th scanning line. That is, the first field and the second field are configured by scanning one scan line at a time.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line.
  • the signal line driving circuit 8 when the scanning line driving circuit 6 scans the p-th scanning line in the first field of the x-th frame, the signal line driving circuit 8 reads the q-th column, the q + 2-th row, and Q + 4, a data signal having a polarity of “+” is supplied to the data signal line in the fourth row.
  • the signal line driving circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal lines in the q + 1th column, the q + 3th row, and the q + 5th column.
  • the signal line driving circuit 8 In the first field of the x-th frame, when the scanning line driving circuit 6 scans the p + 2th scanning line, the signal line driving circuit 8 reads the qth column, the q + 2th row, and the q + 4th row. A data signal having a polarity of “ ⁇ ” is supplied to the data signal line. The signal line driving circuit 8 supplies a data signal having a polarity of “+” to the data signal lines in the q + 1th column, the q + 3th row, and the q + 5th column.
  • the signal line driving circuit 8 performs 1 on the sub-pixels arranged adjacent to each other in the row direction when the scanning line driving circuit 6 scans the p-th scanning line. A data signal having an inverted polarity is applied to each sub-pixel. The signal line driving circuit 8 also outputs a data signal that is inverted in polarity from the data signal applied when the scanning line driving circuit 6 scans the scanning line of the p + 2th column. Apply.
  • the polarity of the data signal applied to is a “+” polarity.
  • the polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p, q + 1) -th subpixel G is “ ⁇ ” polarity
  • the polarity of the data signal applied to the sub-pixel G is “+”.
  • the signal line driving circuit 8 is driven so that the polarity of the data signal applied to the adjacent sub-pixel defined by the scanning line scanned in the first field is inverted. Further, the signal line drive circuit 8 inverts the polarity of the data signal applied to the adjacent sub-pixels among the sub-pixels that display the same color and are defined by the scanning lines scanned in the first field. To drive.
  • the polarity of the data signal applied to the (p + 1, q) th subpixel R and the (p + 1, q + 2) th subpixel B is as shown in FIG. “+” Polarity.
  • the polarity of the signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 1, q + 1) th sub-pixel G is “ ⁇ ”, and the (p + 3, q + 1) -th subpixel G, (p , Q + 4) The polarity of the data signal applied to the sub-pixel G is “+”.
  • the signal line driving circuit 8 uses each subpixel as one unit (that is, 1 ⁇ 1 selected pixel group as one unit) in each field in the row direction and the column direction.
  • the polarity of the data signal applied to is inverted.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • FIG. 18 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the pth scanning line, the p + 2th scanning line, the p + 4th scanning line, and the p + 6th scanning line.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 3-th scanning line, the p + 5-th scanning line, and the p + 7-th scanning line, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for each scanning line, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel with respect to the subpixels arranged adjacent to each other in the row direction in each field.
  • the polarity of the data signal applied to every two subpixels adjacent in the column direction is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driving circuit 8 selects one sub-pixel in the row direction and two sub-pixels in the column direction in one unit (that is, 1 ⁇ 2 selection) in each field.
  • the polarity of the data signal applied to each selected pixel is inverted using a pixel group as one unit.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • FIG. 19 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 2-line interlace driving is performed and 1-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the p-th scanning line, the p + 3th scanning line, the p + 4th scanning line, and the p + 7th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 2-th scanning line, the p + 5-th scanning line, and the p + 6-th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning every two scanning lines for each scanning line, and switches between scanning and non-scanning of the scanning lines every field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to the three sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and is adjacent in the row direction.
  • the polarity of the data signal applied to each main pixel to be reversed is inverted.
  • the polarity of the data signal applied to each sub-pixel arranged adjacent to each other in the column direction among the sub-pixels defined by the scanning lines scanned in each field is inverted.
  • the signal line drive circuit 8 sets the polarity of the data signal to be applied to each sub pixel with respect to the sub pixels arranged adjacent to each other in the row direction and the column direction. Invert. Further, the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driving circuit 8 uses each subpixel as one unit (that is, 1 ⁇ 1 selected pixel group as one unit) in each field in the row direction and the column direction.
  • the polarity of the data signal applied to is inverted.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • FIG. 20 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 2-line interlace driving is performed and 2-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the pth scanning line, the p + 3th scanning line, the p + 4th scanning line, and the p + 7th row.
  • the scanning lines are sequentially scanned.
  • the scanning of the p + 1-th scanning line, the p + 2-th scanning line, the p + 5-th scanning line, and the p + 6-th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning every two scanning lines for each scanning line, and switches between scanning and non-scanning of the scanning lines every field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to the three sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and is adjacent in the row direction.
  • the polarity of the data signal applied to each main pixel to be reversed is inverted.
  • the polarity of the data signal applied to every two subpixels arranged adjacent to each other in the column direction among the subpixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each sub-pixel with respect to the sub-pixels arranged adjacent to each other in the row direction, and in the column direction.
  • the polarity of the data signal applied to every two subpixels is inverted with respect to the subpixels arranged adjacent to each other.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driving circuit 8 selects one sub-pixel in the row direction and two sub-pixels in the column direction in one unit (that is, 1 ⁇ 2 selection) in each field.
  • the polarity of the data signal applied to each selected pixel is inverted using a pixel group as one unit.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the signal line driving circuit 8 when performing 2-line interlaced driving and 2-dot inversion driving, is adjacent to the adjacent two lines in which scanning is thinned out in the first field of each frame in the column direction.
  • the present invention is not limited to this.
  • the signal line driving circuit 8 has the same polarity for two adjacent sub-pixels defined by a scanning line sandwiched between two scanning lines to be thinned out in the first field of each frame in the column direction.
  • a configuration for applying a data signal may be employed.
  • the signal line driving circuit 8 sets two adjacent sub-pixels defined by the scanning lines sandwiched between two scanning lines to be thinned out in the first field of each frame in the column direction.
  • the polarity of the data signal applied to each sub-pixel is inverted.
  • FIG. 9 shows a case where the liquid crystal display device 1 according to the present embodiment is sandwiched between two scanning lines that are thinned out in the first field of each frame when performing two-line interlaced driving and two-dot inversion driving.
  • the scanning line driving circuit 6 performs the two-line interlaced driving in the first field of the x-th frame, the p-th scanning line, the p + 3th scanning line, and the p + 4th row.
  • the scanning line and the scanning line of the p + 7th row are sequentially scanned.
  • the scanning of the p + 2th scanning line, the p + 3th scanning line, the p + 5th scanning line, and the p + 6th scanning line which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 thus scans the scanning lines every two scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for every two scanning lines, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to three sub-pixels arranged adjacent to each other in the row direction and constituting the main pixel, and the main pixels adjacent in the row direction.
  • the polarity of the data signal applied every time is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal to be applied for every two subpixels defined by the scanning lines adjacent to each other in the column direction between the scanning lines to be thinned.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each sub-pixel with respect to the sub-pixels arranged adjacent to each other in the row direction and is adjacent in the column direction. The polarity of the data signal applied to every two subpixels is inverted with respect to the subpixels arranged in this manner. Further, the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the number of sub-pixels constituting the main pixel may be two, and a configuration is adopted in which the two sub-pixels constituting the main pixel are arranged in a row in the row direction. May be. Below, the modification of this embodiment is demonstrated.
  • FIG. 22 is a diagram showing an arrangement of two sub-pixels included in the display panel 2 of the liquid crystal display device 1 according to the present modification and constituting the main pixel.
  • a certain main pixel is composed of two sub-pixels, a sub-pixel R and a sub-pixel G, and the other main pixels adjacent to the certain main pixel are two sub-pixels B and G. It consists of two sub-pixels. That is, the main pixel is composed of a sub-pixel (first pixel) that displays a different color from other adjacent main pixels, and a sub-pixel (second pixel) that displays the same color in any main pixel. Is done.
  • the size of the sub-pixel R and the sub-pixel B is approximately twice the size of the sub-pixel G.
  • the sub-pixel R and the sub-pixel B are approximately double the size of the sub-pixel G will be described as an example.
  • the present invention is not limited to this. is not.
  • the sub pixel R and the sub pixel G may be approximately twice as large as the sub pixel B, and the sub pixel G and the sub pixel B may be approximately double as large as the sub pixel R. Good.
  • the present invention is not limited to this, and the two sub-pixels include A configuration adjacent to the column direction may be employed.
  • each sub-pixel in the present modification constitutes a main pixel in units of two sub-pixels, and the two sub-pixels constituting each main picture element individually set two colors among the three primary colors. It can also be expressed that four sub-pixels that are displayed and that constitute two main picture elements adjacent to each other include three sub-pixels that individually display the three primary colors.
  • the scanning line driving circuit 6 sequentially scans the first scanning line, the fourth scanning line, and the fifth scanning line (not shown) in FIG. 22 in the first field of the x-th frame. At this time, the scanning of the second scanning line and the third scanning line which are the scanning lines of the second field are thinned out.
  • the scanning line driving circuit 6 scans the scanning lines by skipping two lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning every two scanning lines for each scanning line, and switches between scanning and non-scanning of the scanning lines every field.
  • the signal line driving circuit 8 applies the data signal having the same polarity to two sub-pixels arranged adjacent to each other in the row direction, and the polarity of the data signal applied to each main pixel adjacent in the row direction. Invert. Further, the polarity of the data signal applied to every two subpixels arranged adjacent to each other in the column direction among the subpixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each main pixel arranged adjacent in the row direction, and two sub-pixels arranged adjacent in the column direction The polarity of the data signal applied for each subpixel is inverted. Further, the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driving circuit 8 selects two subpixels in the row direction and two subpixels in the column direction as one unit (that is, 2 ⁇ 2 selection) in each field.
  • the polarity of the data signal applied to each selected pixel is inverted using a pixel group as one unit.
  • the polarity of the data signal applied to each sub pixel in the first field of the (x + 1) th frame is opposite to the polarity of the data signal applied to each corresponding sub pixel in the first field of the xth frame.
  • the polarity of the data signal applied to each subpixel is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • each sub-pixel constitutes a main pixel in units of two pixels along the scanning line.
  • the sub-pixel displaying the same color in any main pixel displays one of the three primary colors in any picture element, and the other adjacent pixels
  • the sub-pixel displaying a color different from the main pixel alternately displays two colors excluding the color displayed by the second pixel among the three primary colors. Therefore, according to the above configuration, it is possible to display a color image by mixing three colors while suppressing power consumption and flicker.
  • the present invention is not limited thereto. It is not something.
  • the number of sub-pixels constituting the main pixel may be three, and a configuration in which the three sub-pixels constituting the main pixel are arranged in a line in the column direction may be employed.
  • FIG. 23 is a diagram showing an arrangement of three sub-pixels included in the display panel 2 of the liquid crystal display device 1 according to the present embodiment and constituting the main pixel.
  • a liquid crystal display device according to still another embodiment of the present invention will be described with reference to FIGS.
  • one main pixel is composed of three sub-pixels: a sub-pixel R, a sub-pixel G, and a sub-pixel B.
  • the three sub-pixels are arranged in a line in the column direction.
  • the sub-pixel R, the sub-pixel G, and the sub-pixel B are arranged in the column direction in this order. Adjacent to each other.
  • the case where the sub pixel R, the sub pixel G, and the sub pixel B are arranged adjacent to each other in the row direction will be described as an example. It is not limited.
  • the three sub-pixels are arranged in the factorial of 3, that is, in six ways.
  • the sub-pixel R, the sub-pixel B, and the sub-pixel G are arranged adjacent to each other in the row direction. It may be.
  • FIG. 24 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-dot inversion driving is performed while performing 1-line interlaced driving. It is a transition diagram.
  • the first field is scanned with the scanning lines of the p-th, p + 2-th, p + 4-th, p + 6-th, p + 8-th, and p + 10-th as shown in FIG. It shall be constituted by doing.
  • the second field is configured by scanning the scanning lines of the p + 1th row, the p + 3th row, the p + 5th row, the p + 7th row, the p + 9th row, and the p + 11th row. That is, the first field and the second field are configured by scanning one scan line at a time.
  • the scanning line driving circuit 6 scans the p-th, p + 2-th, p + 4-th, p + 6-th, p + 8-th, and p + 10-th rows in the first field of the x-th frame. Scan lines sequentially. At this time, the scanning of the scanning lines of the p + 1th, p + 3th, p + 5th, p + 7th, p + 9th, and p + 11th lines, which are the scanning lines of the second field, is thinned out. In this way, the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line.
  • the signal line driving circuit 8 reads the q-th column and the q + 2-th row. A data signal having a polarity “+” is supplied to the data signal line. Further, the signal line driving circuit 8 supplies a data signal having a polarity of “ ⁇ ” to the data signal line in the q + 1th column.
  • the signal line driving circuit 8 applies the data signal lines in the q column and the q + 2 row. On the other hand, a data signal having a polarity of “ ⁇ ” is supplied. Further, the signal line driving circuit 8 supplies a data signal having a polarity “+” to the data signal line in the q + 1th column.
  • the signal line driving circuit 8 thus performs 1 on the sub-pixels arranged adjacent to each other in the row direction when the scanning line driving circuit 6 scans the p-th scanning line. A data signal having an inverted polarity is applied to each sub-pixel. Further, the signal line driving circuit 8 applies a data signal whose polarity is inverted with respect to a data signal applied when the scanning line driving circuit 6 scans the p + 2 scanning line. To do.
  • the (p, q) th sub-pixel R and the (p + 4, q) -th sub in the first field of the x-th frame When the scanning line driving circuit 6 and the signal line driving circuit 8 perform the above-described driving, the (p, q) th sub-pixel R and the (p + 4, q) -th sub in the first field of the x-th frame.
  • the polarity of the data signal applied to the pixel G is “+” as shown in FIG.
  • it is applied to the (p + 6, q) th subpixel R, the (p, q + 1) th subpixel R, the (p + 10, q) th subpixel G, and the (p + 4, q + 2) th subpixel G.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 2, q) th sub-pixel B is “ ⁇ ” as shown in FIG. 24, and the (p + 8, q) th sub-pixel B, (p + 2) , Q + 2) The polarity of the data signal applied to the sub-pixel B is “+”.
  • the signal line driving circuit 8 is driven so that the polarity of the data signal applied to the adjacent sub-pixel defined by the scanning line scanned in each field is inverted. Further, the signal line drive circuit 8 reverses the polarity of the data signal applied to the adjacent sub-pixels among the sub-pixels that display the same color and are defined by the scanning lines scanned in each field. To drive.
  • the polarities of the data signals applied to the (p + 1, q) th subpixel G and the (p + 5, q) th subpixel B are as shown in FIG.
  • the polarity is “+”.
  • the polarity of the data signal is “ ⁇ ” as shown in FIG.
  • the polarity of the data signal applied to the (p + 3, q) th subpixel R is “ ⁇ ” as shown in FIG. 24, and the (p + 9, q) th subpixel R, and The polarity of the data signal applied to the (p + 3, q + 1) th sub-pixel R is “+”.
  • the signal line driving circuit 8 uses each subpixel as one unit (that is, 1 ⁇ 1 selected pixel group as one unit) in each field in the row direction and the column direction.
  • the polarity of the data signal applied to is inverted.
  • the polarity of the data signal applied to each subpixel in the first field of the (x + 1) th frame is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the generated data signal is opposite to the polarity of the data signal applied to each corresponding sub-pixel in the second field of the x-th frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • FIG. 25 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 1-line interlace driving is performed and 3-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the p-th, p + 2-th, p + 4-th, p + 6-th, p + 8-th, and p + 10-th rows in the first field of the x-th frame. Scan lines sequentially. At this time, the scanning of the scanning lines of the p + 1th, p + 3th, p + 5th, p + 7th, p + 9th, and p + 11th lines, which are the scanning lines of the second field, is thinned out.
  • the scanning line driving circuit 6 scans the scanning lines for each scanning line from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning for each scanning line for each scanning line, and switches between scanning and non-scanning for each field.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each sub-pixel with respect to the sub-pixels arranged adjacent to each other in the row direction in each field.
  • the polarity of the data signal applied to every three sub-pixels adjacent in the column direction is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driver circuit 8 selects one sub-pixel in the row direction and three sub-pixels in the column direction in one unit (that is, 1 ⁇ 3 selection) in the row direction and the column direction, respectively.
  • the polarity of the data signal applied to each selected pixel is inverted using a pixel group as one unit.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • FIG. 26 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 3-line interlace driving is performed and 1-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the p-th, p + 1-th, p + 2-th, p + 6-th, p + 7-th, and p + 8-th rows in the first field of the x-th frame. Scan lines sequentially. At this time, the scans of the scan lines of the second field, that is, the p + 3 line, the p + 4 line, the p + 5 line, the p + 9 line, the p + 10 line, and the p + 11 line are thinned out.
  • the scanning line driving circuit 6 scans the scanning lines every three scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning every three scanning lines for each scanning line, and switches between scanning and non-scanning scanning lines every field.
  • the signal line driving circuit 8 applies a data signal with the polarity reversed for each sub-pixel to the three sub-pixels arranged adjacent to each other in the column direction and constituting the main pixel, and is adjacent in the row direction.
  • the polarity of the data signal applied to each subpixel to be inverted is inverted.
  • the polarity of the data signal applied to each main pixel arranged adjacent to each other in the column direction among the sub-pixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 inverts the polarity of the data signal to be applied for each sub-pixel with respect to the sub-pixels arranged adjacent to each other in the row direction and the column direction. To do. Further, the signal line driving circuit 8 inverts the polarity of the data signal applied to each subpixel for each frame.
  • the signal line driving circuit 8 selects each subpixel as one unit (that is, a 1 ⁇ 1 selected pixel group as one unit) in the row direction and the column direction.
  • the polarity of the data signal applied to the pixel is inverted.
  • the polarity of the data signal applied to each subpixel in the first field of the (x + 1) th frame is applied to each corresponding subpixel in the first field of the xth frame.
  • the polarity of the data signal applied to each subpixel is opposite to the polarity of the data signal applied to each corresponding subpixel in the second field of the xth frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • FIG. 27 schematically shows how the polarity of each sub-pixel changes in the liquid crystal display device 1 according to the present embodiment when 3-line interlace driving is performed and 3-dot inversion driving is performed. It is a transition diagram.
  • the scanning line driving circuit 6 scans the p-th, p + 1-th, p + 2-th, p + 6-th, p + 7-th, and p + 8-th rows in the first field of the x-th frame. Scan lines sequentially. At this time, the scans of the scan lines of the second field, that is, the p + 3 line, the p + 4 line, the p + 5 line, the p + 9 line, the p + 10 line, and the p + 11 line are thinned out.
  • the scanning line driving circuit 6 scans the scanning lines every three scanning lines from the first scanning line to the Pth scanning line. That is, the scanning line driving circuit 6 repeats scanning and non-scanning every three scanning lines for each scanning line, and switches between scanning and non-scanning scanning lines every field.
  • the signal line driving circuit 8 applies data signals having the same polarity to three sub-pixels arranged adjacent to each other in the column direction and constituting the main pixel, and applied to each sub-pixel adjacent in the row direction.
  • the polarity of the data signal to be inverted is reversed.
  • the polarity of the data signal applied to each main pixel arranged adjacent to each other in the column direction among the sub-pixels defined by the scanning lines scanned in each field is inverted.
  • the signal line driving circuit 8 applies a data signal having the same polarity to the sub-pixels constituting the main pixels arranged adjacent to each other in the column direction, and applies them to each main pixel.
  • the polarity of the data signal to be applied is inverted, and the polarity of the data signal applied to each subpixel is inverted for the subpixels in the row direction.
  • the signal line driver circuit 8 selects one sub-pixel in the row direction and three sub-pixels in the column direction in one unit (that is, 1 ⁇ 3 selection) in the row direction and the column direction, respectively.
  • the polarity of the data signal applied to each selected pixel is inverted using a pixel group as one unit.
  • the polarity of the data signal applied to each subpixel is applied to each corresponding subpixel in the first field of the xth frame.
  • the opposite of the polarity of the data signal is opposite to the polarity of the data signal applied to each corresponding sub-pixel in the second field of the x-th frame.
  • the polarity of the data signal applied to each selected pixel selected in a certain field is the polarity of the data signal applied to the selected pixel in the field immediately before the certain field. Is reversed with respect to.
  • the switching element is not particularly limited, but a switching element having a semiconductor layer made of a so-called oxide semiconductor can be employed as the switching element.
  • oxide semiconductor include IGZO (InGaZnOx).
  • a switching element using an oxide semiconductor has an electron mobility of about 20 to 50 times higher in an ON state than a switching element using an a-Si, and has an excellent on-characteristic. Can be easily set to 16.7 ms or less, that is, the refresh rate is set to 60 Hz or more.
  • the display panel 2 included in the liquid crystal display device 1 according to the first to fourth embodiments employs a switching element using such an oxide semiconductor having excellent on-characteristics for each pixel, so that a smaller switching element can be used. Pixels can be driven. Thereby, the display panel 2 can reduce the proportion of the area occupied by the switching element in each pixel. That is, the aperture ratio in each pixel can be increased, and the backlight transmittance can be increased. As a result, a backlight with low power consumption can be adopted or the luminance of the backlight can be suppressed, so that power consumption can be reduced.
  • the writing time of the source signal to each pixel can be shortened, so that the frame period of the display panel 2 can be easily shortened (that is, the refresh rate can be easily set). Can be high).
  • a switching element using an oxide semiconductor has a leakage current in an off state of about one-hundredth of that of a switching element using a-Si. It is excellent.
  • the off characteristics are very excellent, it is easy to set the frame period to 33 ms or more, that is, the refresh rate to 30 Hz or less.
  • the display panel 2 employs a switching element using such an oxide semiconductor having excellent off characteristics for each pixel, so that each source of a plurality of pixels included in the display panel 2 is provided. Since the state in which the signal is written can be maintained for a long time, the frame period of the display panel 2 can be easily lengthened (that is, the refresh rate can be easily lowered).
  • the display device includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of gate lines and the plurality of gate lines.
  • a display panel having a plurality of pixels arranged corresponding to intersections with data lines, a gate line driving circuit for supplying gate signals to the plurality of gate lines, and supplying data signals to the plurality of data lines
  • a data line driving circuit for controlling the gate signal and the data signal using an interlace driving method in which one frame is composed of a plurality of fields.
  • the polarity of the data signal applied to the pixel is determined along the direction along the gate line and the direction along the data line.
  • the polarity of the data signal applied to each selected pixel in a certain field is inverted in units of a predetermined number of selected pixels, and the polarity of the data signal applied to each selected pixel in the field immediately before the certain field is selected. It is characterized by inverting the polarity of the data signal applied to the selected pixel.
  • control means supplies the gate signal and the data signal using an interlace driving method in which the gate line driving circuit and the data line driving circuit are composed of a plurality of fields in one frame. Control to do. Therefore, according to said structure, power consumption is reduced compared with the structure which does not use an interlace drive system.
  • control means is configured such that the polarity of the data signal applied to the selected pixel selected in a certain field is a predetermined number of selected pixels in the direction along the gate line and the direction along the data line.
  • the data line driving circuit is controlled so as to be inverted. Therefore, according to the above configuration, the occurrence of flicker is suppressed.
  • control means determines the polarity of the data signal applied to each selected pixel in a certain field, and the polarity of the data signal applied to the selected pixel in the field immediately before the certain field.
  • the data line driving circuit is controlled so as to be inverted. Therefore, according to the above configuration, pixel burn-in is prevented.
  • the selected pixel refers to a pixel defined by a gate line to which a gate signal is applied in a certain field.
  • a first field that applies a gate signal to odd-numbered gate lines and a second field that applies a gate signal to even-numbered gate lines.
  • the selected pixel selected in the first field refers to a pixel defined by an odd-numbered gate line
  • the selected pixel selected in the second field refers to a pixel defined by an even-numbered gate line. Refers to that.
  • the control means when the predetermined number in the direction along the gate line is NG and the predetermined number in the direction along the data line is ND, the control means is NG ⁇ ND
  • each pixel constitutes a picture element in units of a total of four pixels, each of two pixels along the gate line and the data line. It is preferable that the four pixels to be displayed individually display one color obtained by combining at least one of the three primary colors and the three primary colors.
  • each pixel configures a picture element in units of a total of four pixels, each of two pixels along the gate line and the data line, and the four pixels configuring each picture element are 3
  • One color different from both the primary color and the three primary colors is individually displayed. Therefore, according to the above configuration, it is possible to display a color image by mixing four colors while suppressing power consumption and flicker.
  • examples of the three primary colors include red, green, and blue, and examples of one color obtained by combining at least one of the three primary colors include white or yellow.
  • One color obtained by combining at least one of the three primary colors may be any of red, green, and blue.
  • each of the pixels constitutes a picture element in units of four pixels along the gate line, and the four pixels constituting each picture element have three primary colors, It is preferable that one color different from any of the three primary colors is individually displayed.
  • each pixel constitutes a picture element in units of four pixels along the gate line, and the four pixels constituting each picture element have three primary colors and three primary colors.
  • One different color is displayed individually. Therefore, according to the above configuration, it is possible to display a color image by mixing four colors while suppressing power consumption and flicker.
  • examples of the three primary colors include red, green, and blue, and examples of one color obtained by combining at least one of the three primary colors include white or yellow.
  • One color obtained by combining at least one of the three primary colors may be any of red, green, and blue.
  • each of the pixels constitutes a picture element in units of three pixels along the gate line, and the three pixels constituting each picture element have three primary colors. It is preferable to display them individually.
  • each pixel constitutes a picture element in units of three pixels along the gate line, and the three pixels constituting each picture element individually display the three primary colors. . Therefore, according to the above configuration, it is possible to display a color image by mixing three colors while suppressing power consumption and flicker.
  • examples of the three primary colors include red, green, and blue.
  • each of the pixels constitutes a picture element in units of three pixels along the data line, and the three pixels constituting each picture element have three primary colors. It is preferable to display them individually.
  • each pixel constitutes a picture element in units of three pixels along the data line, and the three pixels constituting each picture element individually display the three primary colors. . Therefore, according to the above configuration, it is possible to display a color image by mixing three colors while suppressing power consumption and flicker.
  • examples of the three primary colors include red, green, and blue.
  • each pixel constitutes a picture element in units of two pixels, and the two pixels constituting each picture element individually separate two of the three primary colors. It is preferable that the four pixels constituting two picture elements adjacent to each other include three pixels that individually display the three primary colors.
  • each picture element is composed of two pixels.
  • the three primary colors include red, green, and blue.
  • the data line driving circuit is a pixel that displays the same color among the pixels, and m pixels (m is an integer of 1 or more) that are closest to each other in the column direction. It is preferable to supply the data signal so that the polarity is inverted every time and the polarity is inverted for each pixel closest to the row direction.
  • the data line driver circuit is a pixel that displays the same color among the pixels, and the data signal is inverted in polarity for each pixel that is closest to each other in the column direction and the row direction. It is preferable to supply
  • the data line driving circuit is a pixel that displays the same color among the pixels, and the polarity is inverted every two pixels closest to each other in the column direction, and the row direction It is preferable to supply a data signal so that the polarity is inverted for each pixel closest to the pixel.
  • the display panel preferably includes a switching element having a semiconductor layer made of an oxide semiconductor.
  • the frame period that is, the refresh rate can be changed by adopting a switching element having a semiconductor layer made of an oxide semiconductor having excellent on and off characteristics. Becomes easier.
  • the oxide semiconductor is preferably IGZO.
  • the frame period that is, the refresh rate can be easily changed by adopting IGZO as the oxide semiconductor in the display device.
  • the display device is preferably a liquid crystal display device.
  • the display device driving device includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of gate lines.
  • the control means determines the polarity of the data signal applied to the selected pixel to be selected in a certain field along the gate line.
  • the direction along the data line is inverted in units of a predetermined number of selected pixels, and the polarity of the data signal applied to each selected pixel in a field is the field in which the selected pixel is selected. It is characterized in that it is inverted with respect to the polarity of the data signal applied to the selected pixel in the field immediately before a certain field.
  • control means supplies the gate signal and the data signal using an interlace driving method in which the gate line driving circuit and the data line driving circuit are composed of a plurality of fields in one frame. Control to do. Therefore, according to said structure, power consumption is reduced compared with the structure which does not use an interlace drive system.
  • control means is configured such that the polarity of the data signal applied to the selected pixel selected in a certain field is a predetermined number of selected pixels in the direction along the gate line and the direction along the data line.
  • the data line driving circuit is controlled so as to be inverted. Therefore, according to the above configuration, the occurrence of flicker is suppressed.
  • control means determines the polarity of the data signal applied to each selected pixel in a certain field, and the polarity of the data signal applied to the selected pixel in the field immediately before the certain field.
  • the data line driving circuit is controlled so as to be inverted. Therefore, according to the above configuration, pixel burn-in is prevented.
  • the selected pixel refers to a pixel defined by a gate line to which a gate signal is applied in a certain field.
  • a first field that applies a gate signal to odd-numbered gate lines and a second field that applies a gate signal to even-numbered gate lines.
  • the selected pixel selected in the first field refers to a pixel defined by an odd-numbered gate line
  • the selected pixel selected in the second field refers to a pixel defined by an even-numbered gate line. Refers to that.
  • the control means when the predetermined number in the direction along the gate line is NG and the predetermined number in the direction along the data line is ND, the control means is NG ⁇ ND
  • the driving method of the display device includes a plurality of gate lines, a plurality of data lines arranged to intersect the plurality of gate lines, and the plurality of gate lines.
  • the gate signal and the data signal are controlled to be supplied using an interlace driving method in which one frame is composed of a plurality of fields. Therefore, according to the driving method described above, power consumption is reduced compared to a configuration that does not use the interlaced driving method.
  • the polarity of the data signal applied to the selected pixel selected in a certain field is set to a predetermined number of selected pixels in the direction along the gate line and the direction along the data line. Invert with the unit. Therefore, according to the above driving method, the occurrence of flicker is suppressed.
  • the polarity of the data signal applied to each selected pixel in a certain field is set to the data applied to the selected pixel in the field in which the selected pixel is selected and immediately before the certain field. Invert for signal polarity. Therefore, according to the above configuration, pixel burn-in is prevented.
  • the display device can be preferably applied to a television receiver, a personal computer, a car navigation system, a mobile phone, a smartphone, a digital camera, a digital video camera, and the like.
  • Liquid crystal display device (display device) 2 Display panel (liquid crystal display panel) 4 Timing controller (control means) 6 Scanning line drive circuit (gate line drive circuit) 8 Signal line drive circuit (data line drive circuit) 10 Common electrode drive circuit 13 Power supply generation circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本発明は、表示装置の消費電力を低くし、フリッカの発生を抑制することを目的としている。本発明の一様態に係る液晶表示装置は、１フレームを複数のフィールドに分割してインターレース駆動を行うものであって、あるフィールドにおける選択画素に印加するデータ信号の極性を、走査線及び信号線に沿ったそれぞれの方向について各々所定の数の選択画素を単位として、ある信号線に沿って配置された選択画素に印加するデータ信号の極性の正負が同数となるように反転させるとともに、ある選択画素に印加するデータ信号の極性が１フレームごとに切り替わるように反転させるためのタイミングコントローラを有する。

Description

表示装置、駆動装置、及び、駆動方法
　本発明は、インターレース駆動を行う表示装置、駆動装置、及び、駆動方法に関する。
　近年、液晶表示装置の低消費電力化に関する技術の開発が盛んに行われている。低消費電力化を図ることは、携帯電話、スマートフォン、またはラップトップ型パーソナルコンピュータ等の携帯可能な機器に搭載される液晶表示装置において特に重要な課題となっている。
　消費電力を低下させる技術の１つとして、表示部に備えられている走査線を１ライン又は複数ライン毎に間引いて走査（選択）することによって、複数のフレームにより１画面を構成するインターレース駆動が知られている。
　特許文献１には、表示画像が動画か静止画かによってインターレース駆動とノンインターレース駆動とを切替えると共に、インターレース駆動においては、第ｉフレームにて、ｋ番目、ｋ＋（ｊ＋１）番目、ｋ＋２（ｊ＋１）番目、・・・の順に走査線をｊ本おきに走査し、第ｉ＋１フレームにて、ｋ＋１番目、ｋ＋１＋（ｊ＋１）番目、ｋ＋１＋２（ｊ＋１）番目、・・・の順に走査線をｊ本おきに走査してインターレース駆動を行い、合計ｊ＋１枚のフレームで１画面を構成する技術が開示されている。
　図２８は、特許文献１に開示されている平面表示装置において、１ライン毎（ｊ＝１）に走査線を間引いて走査し、合計２枚のフレームで１画面を構成する場合のタイミングチャートである。
　インターレース駆動においては、図２８に示すように、まず、第ｉフレームにおいて、１ライン目が走査され、３ライン目が走査され、５ライン目が走査されるというように、奇数ラインの走査線が走査される。次に、第ｉ＋１フレームにおいて、２ライン目が走査され、４ライン目が走査され、６ライン目が走査されるというように、偶数ラインの走査線が走査される。この第ｉフレーム及び第ｉ＋１フレームにおける走査によって、全ての走査線が走査され、１つの画像が構成されることになる。
　このように、インターレース駆動においては、走査線を間引いて走査することによって、消費電力を削減することができる。
　一方で、多くの液晶表示装置においては、画素の焼き付きを防止するため、極性反転駆動と呼ばれる駆動方式が採用されている。極性反転駆動では、あるフレームにおいて各画素に印加されるデータ信号の極性を、前のフレームにおいて対応する各画素に印加されたデータ信号の極性に対して反転させることにより、画素の焼き付きを防止することができる。また、極性反転駆動として、より具体的に、フレーム全体に対して同極性のデータ信号を印加するフレーム反転駆動、１水平ライン毎に反対極性のデータ信号を印加する水平ライン反転駆動、１垂直ライン毎に反対極性のデータ信号を印加する垂直ライン反転駆動、及び、隣接する画素に対して互いに反対極性のデータ信号を印加するドット反転駆動が知られている。
　フレーム反転駆動においては、フレーム全体に対して同極性のデータ信号が印加されるため、フレーム全体についてフリッカが生じ易い。水平ライン反転駆動においては、１水平ラインに対して同極性のデータ信号が印加されるため、水平ラインに沿ったフリッカが生じ易い。垂直ライン反転駆動においては、１垂直ラインに対して同極性のデータ信号が印加されるため、垂直ラインに沿ったフリッカが生じ易い。一方で、ドット反転駆動においては、隣接する画素に対して互いに反対極性のデータ信号が印加されるため、上記３つの極性反転方式に比べて、フリッカの発生が抑制される。
日本国公開特許公報「特開２００６－６４９６４号公報（２００６年３月９公開）」
　フリッカの発生を抑制しつつ、消費電力の低い液晶表示装置を実現するためには、ドット反転駆動とインターレース駆動とを組み合わせて用いることが考えられる。しかしながら、発明者は、両者を単純に組み合わせたとしても、かえってフリッカが増大するという問題があることを見出した。
　この問題について、図２９を参照して説明する。図２９は、ドット反転駆動とインターレース駆動とを単純に組み合わせた場合に、あるフレームの各画素に印加されるデータ信号の極性の例を示す図である。図２９では、走査されない走査線（非選択の走査線）に沿った画素に斜線を付している。図２９に示すように、インターレース駆動とを単純に組み合わせた場合には、垂直ラインに沿って、同極性のデータ信号が印加されることになる。その結果として、垂直ラインに沿ったフリッカが発生するという問題を招来することになる。
　本発明は、発明者の知見に基づき、上記の課題を解決するためになされたものであり、その主たる目的は、消費電力を低く抑えつつ、フリッカの発生を抑制することのできる表示装置を提供することにある。
　本発明の一態様に係る表示装置は、上記の課題を解決するために、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルと、上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う制御手段と、を備え、上記制御手段は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させることを特徴としている。
　上記の構成によれば、上記制御手段は、上記ゲートライン駆動回路及び上記データライン駆動回路を、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の供給を行うよう制御する。したがって、上記の構成によれば、インターレース駆動方式を用いない構成に比べて消費電力が削減される。
　また、上記制御手段は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性が、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転するように、上記データライン駆動回路を制御する。したがって、上記の構成によれば、フリッカの発生が抑制される。
　また、上記制御手段は、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させるように、上記データライン駆動回路を制御する。したがって、上記の構成によれば、画素の焼き付きが防止される。
　このように、上記の構成によれば、消費電力を低く抑えつつ、フリッカの発生を抑制することができる。
　なお、上記選択画素とは、あるフィールドにおいて、ゲート信号が印加されるゲートラインによって画定される画素のことを指す。例えば、奇数番目のゲートラインにゲート信号を印加する第１フィールド、及び偶数番目のゲートラインにゲート信号を印加する第２フィールドの合計２枚のフィールドによって１フレームを構成するインターレース駆動方式を用いる場合、第１フィールドにおいて選択される選択画素とは、奇数番目のゲートラインによって画定される画素のことを指し、第２フィールドにおいて選択される選択画素とは、偶数番目のゲートラインによって画定される画素のことを指す。
　また、上記ゲートラインに沿った方向についての上記所定の数をＮGとし、上記データ
ラインに沿った方向についての上記所定の数をＮDとすると、上記制御手段は、ＮG×ＮD
の選択画素を単位として、データ信号の極性を反転させる。例えば、ＮG＝１、ＮD＝１とした場合、上記制御手段は、フレームを構成する各フィールドについて、選択画素を単位とするドット反転駆動を行う。また、ＮG＝２、ＮD＝２とした場合、上記制御手段は、フレームを構成する各フィールドについて、２×２の選択画素群を単位とする極性反転駆動を行う。
　本発明の一態様に係る表示装置の駆動装置は、上記の課題を解決するために、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを駆動する駆動装置であって、上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う制御手段と、を備え、上記制御手段は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させることを特徴としている。
　上記の構成によれば、上記制御手段は、上記ゲートライン駆動回路及び上記データライン駆動回路を、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の供給を行うよう制御する。したがって、上記の構成によれば、インターレース駆動方式を用いない構成に比べて消費電力が削減される。
　また、上記制御手段は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性が、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転するように、上記データライン駆動回路を制御する。したがって、上記の構成によれば、フリッカの発生が抑制される。
　また、上記制御手段は、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させるように、上記データライン駆動回路を制御する。したがって、上記の構成によれば、画素の焼き付きが防止される。
　このように、上記の構成によれば、消費電力を低く抑えつつ、フリッカの発生を抑制することができる。
　なお、上記選択画素とは、あるフィールドにおいて、ゲート信号が印加されるゲートラインによって画定される画素のことを指す。例えば、奇数番目のゲートラインにゲート信号を印加する第１フィールド、及び偶数番目のゲートラインにゲート信号を印加する第２フィールドの合計２枚のフィールドによって１フレームを構成するインターレース駆動方式を用いる場合、第１フィールドにおいて選択される選択画素とは、奇数番目のゲートラインによって画定される画素のことを指し、第２フィールドにおいて選択される選択画素とは、偶数番目のゲートラインによって画定される画素のことを指す。
　また、上記ゲートラインに沿った方向についての上記所定の数をＮGとし、上記データ
ラインに沿った方向についての上記所定の数をＮDとすると、上記制御手段は、ＮG×ＮD
の選択画素を単位として、データ信号の極性を反転させる。例えば、ＮG＝１、ＮD＝１とした場合、上記制御手段は、フレームを構成する各フィールドについて、選択画素を単位とするドット反転駆動を行う。また、ＮG＝２、ＮD＝２とした場合、上記制御手段は、フレームを構成する各フィールドについて、２×２の選択画素群を単位とする極性反転駆動を行う。
　本発明の一態様に係る表示装置の駆動方法は、上記の課題を解決するために、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて駆動する駆動方法であって、あるフィールドにおいて選択する選択画素に、上記データラインを介して印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、あるフィールドにおける各選択画素に、上記データラインを介して印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させることを特徴としている。
　上記の駆動方法によれば、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の供給を行うよう制御する。したがって、上記の駆動方法によれば、インターレース駆動方式を用いない構成に比べて消費電力が削減される。
　また、上記の駆動方法によれば、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させる。したがって、上記の駆動方法によれば、フリッカの発生が抑制される。
　また、上記の駆動方法によれば、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させる。したがって、上記の構成によれば、画素の焼き付きが防止される。
　このように、上記の駆動方法によれば、消費電力を低く抑えつつ、フリッカの発生を抑制することができる。
　本発明の一態様に係る表示装置は、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルと、上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う制御手段と、を備え、上記制御手段は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させることを特徴としている。
　これによって、消費電力を低く抑えつつ、フリッカの発生を抑制することができる。
本発明の一実施形態に係る液晶表示装置の全体構成を示す図である。 図１に示す液晶表示装置の表示パネルが備えるメイン画素を構成するサブ画素の配置を示す図である。 本発明の一実施形態に係る液晶表示装置において、１ラインインターレース駆動を行いつつ１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 走査信号とデータ信号との関係を示すタイミングチャートである。 本発明の一実施形態に係る液晶表示装置において、１ラインインターレース駆動を行いつつ１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の一実施形態に係る液晶表示装置において、１ラインインターレース駆動を行いつつ２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の一実施形態に係る液晶表示装置において、２ラインインターレース駆動を行いつつ２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の一実施形態に係る液晶表示装置において、２ラインインターレース駆動を行いつつ２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の一実施形態に係る液晶表示装置において、２ラインインターレース駆動を行いつつ２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の他の実施形態に係る液晶表示装置の表示パネルに備えられ、メイン画素を構成する４つのサブ画素の配置を示す図である。 本発明の他の実施形態に係る液晶表示装置において、１ラインインターレース駆動を行いつつ１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の他の実施形態に係る液晶表示装置において、１ラインインターレース駆動を行いつつ２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の他の実施形態に係る液晶表示装置において、２ラインインターレース駆動を行いつつ１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の他の実施形態に係る液晶表示装置において、２ラインインターレース駆動を行いつつ２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明の他の実施形態に係る液晶表示装置において、２ラインインターレース駆動を行いつつ２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置の表示パネルに備えられ、メイン画素を構成する３つのサブ画素の配置を示す図である。 本発明のさらに他の実施形態に係る液晶表示装置において、１ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、１ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、２ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発面のさらに他の実施形態に係る液晶表示装置の表示パネルに備えられ、メイン画素を構成する２つのサブ画素の配置を示す図である。 本発明のさらに他の実施形態に係る液晶表示装置の表示パネルに備えられ、メイン画素を構成する３つのサブ画素の配置を示す図である。 本発明のさらに他の実施形態に係る液晶表示装置において、１ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、１ラインインターレース駆動を行うと共に、３ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、３ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 本発明のさらに他の実施形態に係る液晶表示装置において、３ラインインターレース駆動を行うと共に、３ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。 特許文献１に開示されている平面表示装置において、１ライン毎に走査線を間引いて走査し、２フレームで１画像を構成する場合のタイミングチャートを示す。 ドット反転駆動とインターレース駆動とを単純に組み合わせた場合に、あるフレームの各画素に印加されるデータ信号の極性の例を示す図である。 本発明の一実施形態に係る液晶表示装置において、１ラインインターレース駆動を行いつつｍドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　＜実施形態１＞
　本発明の一実施形態に係る表示装置について、図１から図９を参照して説明する。但し、この実施形態に記載されている構成は、特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。
　なお、本実施形態では、表示装置が液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）である表示パネルを備えた液晶表示装置である場合を例に挙げて説明するが、本発明はこれに限定されるものではない。本発明に係る表示装置は、例えば、プラズマディスプレイ（ＰＤ：Plasma Display）を備えるＰＤＰ表示装置であってもよいし、また、ＥＬ（Electro Luminescence）ディスプレイを備えるＥＬ表示装置などであってもよい。
　（液晶表示装置の構成）
　本実施形態に係る液晶表示装置１の構成について、図１を参照して説明する。実施形態１に係る液晶表示装置１の全体構成を示す図である。
　図１に示すように、液晶表示装置１は、表示パネル（液晶表示パネル）２、タイミングコントローラ４（制御手段）、走査線駆動回路６（ゲートライン駆動回路）、信号線駆動回路８（データライン駆動回路）、共通電極駆動回路１０、及び、電源生成回路１３を備えている。
　表示パネル２は、総数Ｐ行（ただし、Ｐは１以上の整数）の走査線（ゲートライン）、それらの走査線と交差するように配置された総数Ｑ列（ただし、Ｑは１以上の整数）のデータ信号線（データライン）、及び、それらの走査線とそれらのデータ信号線との交差部に対応して配置された複数のサブ画素を有している。なお、後述するように、所定の数のサブ画素が、１つの纏まりとしてメイン画素（絵素）を構成する。
　タイミングコントローラ４は、外部から送られる同期信号及びゲートクロック信号を取得し（矢印Ｄ）、液晶表示装置１が備える各回路が同期して動作するための基準となる信号を各回路に対して出力する。具体的には、タイミングコントローラ４は、走査線駆動回路６に対して、ゲートスタートパルス信号、ゲートクロック信号ＧＣＫ、及び、ゲート出力制御信号ＧＯＥを供給する（矢印Ｅ）。また、タイミングコントローラ４は、信号線駆動回路８に対しては、ソーススタートパルス信号、ソースラッチストローブ信号、ソースクロック信号、及び、極性反転信号、を出力する（矢印Ｆ）。
　また、タイミングコントローラ４は、走査線駆動回路６、及び、信号線駆動回路８の動作を制御することによって、１フレームを複数のフィールドより構成するインターレース駆動方式で液晶表示装置１を駆動する。
　具体的には、タイミングコントローラ４は、ゲート出力制御信号ＧＯＥを用いて、走査線駆動回路６が走査線を走査（選択）するタイミングをコントロールする。また、タイミングコントローラ４は、極性反転信号を用いて、信号線駆動回路８から供給されるデータ信号の極性をコントロールする。
　走査線駆動回路６は、タイミングコントローラ４から受け取ったゲートスタートパルス信号を合図に、走査線の走査を開始する。走査線駆動回路６は、走査を開始すると、タイミングコントローラ４から受け取ったゲートクロック信号ＧＣＫおよびゲート出力制御信号ＧＯＥに従って各走査線に対して、表示パネル２の１行目の走査線から順次選択電圧を印加していく。走査線駆動回路６は、各走査線に対して、走査線上の各サブ画素に備えられたスイッチング素子（ＴＦＴ）をオン状態にさせるための電圧である走査信号（ゲート信号）を順次供給する。これにより、走査線駆動回路６は、各走査線を順次選択して走査する。なお、スイッチング素子をオン状態にさせるための電圧である走査信号を供給することを、以降、走査線を走査する、とも記載する。
　具体的には、走査線駆動回路６は、受け取ったゲートクロックＧＣＫ信号に従って、各走査線を順次選択する。そして、走査線駆動回路６は、受け取ったゲート出力制御信号ＧＯＥの立ち下りを検出したタイミングで、選択した走査線に対して、選択電圧を印加する。これにより、走査線駆動回路６は、選択した走査線を走査することとなる。また、走査線駆動回路６は、後述するように、インターレース駆動を行うことができる。
　信号線駆動回路８は、タイミングコントローラ４から受け取ったソーススタートパルス信号を基に、入力された各サブ画素の画像データをソースクロック信号に従ってレジスタに蓄える。また、信号線駆動回路８は、次のソースラッチストローブ信号に従って表示パネル２の各データ信号線に画像データであるデータ信号を供給し、各データ信号線を含むサブ画素に備えられている画素電極を充電する。
　具体的には、信号線駆動回路８は、入力された映像信号（矢印Ａ）に基づいて、選択された走査線上の各サブ画素に出力すべき電圧の値を算出し、その値の電圧を各データ信号線に出力する。その結果、選択された走査線上にある各サブ画素に対して画像データが供給されることとなる。
　さらに、信号線駆動回路８は、タイミングコントローラ４から受け取った極性反転信号に従って、あるフィールドにおいて選択するサブ画素である選択画素に印加するデータ信号の極性を、行方向および列方向について、それぞれ所定の数の選択画素を単位として反転させると共に、あるフィールドにおける各選択画素に印加するデータ信号の極性を、選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転する。
　電源生成回路１３は、液晶表示装置１内の各回路が動作するために必要な電圧を生成する。そして、電源生成回路１３は、生成した電圧を、走査線駆動回路６、信号線駆動回路８、タイミングコントローラ４、及び、共通電極駆動回路１０に出力する。
　液晶表示装置１は、表示パネル２内の各サブ画素に対して設けられる共通電極（不図示）を備えている。共通電極駆動回路１０は、タイミングコントローラ４から入力される信号（矢印Ｂ）に基づき、共通電極を駆動するための所定の共通電圧を共通電極に出力する（矢印Ｃ）。
　（メイン画素の構成）
　次に、本実施形態に係る液晶表示装置１の表示パネル２が備えるメイン画素を構成するサブ画素の配置について、図２を参照して説明する。図２は、本実施形態に係る液晶表示装置１の表示パネル２が備えるメイン画素を構成するサブ画素の配置を示す図である。
　図２に示すように、３原色をそれぞれ個別に表示する３つのサブ画素（赤色を表示するサブ画素Ｒ、青色を表示するサブ画素Ｂ、緑色を表示するサブ画素Ｇ）、及び、３原色の少なくとも何れかを組み合わせて得られる１色を表示するサブ画素（白色を表示するサブ画素Ｗ）の４つのサブ画素を単位として、１つのメイン画素（絵素）が構成されている。また、これら４つのサブ画素は、列方向及び行方向にそれぞれ２つずつ並ぶように配置されており、例えば、図２に示すように、サブ画素Ｒ及びサブ画素Ｂ、サブ画素Ｗ及びサブ画素Ｇがそれぞれ行方向に隣接し、サブ画素Ｒ及びサブ画素Ｗ、サブ画素Ｂ及びサブ画素Ｇが列方向に隣接するように配置されている。
　なお、本実施形態においては、サブ画素Ｒ及びサブ画素Ｂ、サブ画素Ｗ及びサブ画素Ｇがそれぞれ行方向に隣接し、サブ画素Ｒ及びサブ画素Ｗ、サブ画素Ｂ及びサブ画素Ｇが列方向に隣接するように配置されている場合を例に挙げて説明するが、本発明は、これに限定されるものではない。４つのサブ画素の配置方法は、４の階乗通り、つまり、２４通りの方法があり、例えば、サブ画素Ｒ及びサブ画素Ｇ、サブ画素Ｗ及びサブ画素Ｂがそれぞれ行方向に隣接し、サブ画素Ｒ及びサブ画素Ｗ、サブ画素Ｇ及びサブ画素Ｂが列方向に隣接するように配置されていてもよい。
　なお、本実施形態においては、３原色の少なくとも何れかを組み合わせて得られる１色として、白色を表示するサブ画素Ｗの４つのサブ画素を用いる場合を例に挙げて説明するが、本発明はこれに限定されるものではない。例えば、白色を表示するサブ画素Ｗに代えて、黄色を表示するサブ画素Ｙを用いてもよいし、３原色のうち１色のみ（赤色、青色、及び、緑色の何れか）を用いてもよいし、もちろん、他の色を表示するサブ画素を用いる構成を採用してもよい。
　（インターレース駆動）
　インターレース駆動を行う場合、１フレームがフィールドと呼ばれる単位に分割され（１フレームに走査される走査線が、各フィールドにおいて走査される複数の組に分割され）、フィールドごとに順次走査が行われていく。
　例えば、１フレームを２つのフィールドに分割するときには、走査線駆動回路６は、あるフィールド（以降、第１フィールドとも呼称する）において、走査信号を供給する走査線を１走査線毎に間引くことにより、１本飛ばしで走査する。また、次のフィールド（以降、第２フィールドとも呼称する）において、第１フィールドにおいて走査されなかった走査線を走査する。つまり、第１フィールドが奇数行の走査線を走査することによって構成される場合、第２フィールドは偶数行の走査線を走査することによって構成される。
　本実施形態は、第１フィールド及び第２フィールドを、走査線を１行飛ばしで走査することによって構成する場合に限定するものではなく、それぞれのフィールドを、走査線を２行飛ばしで走査することによって構成してもよい。
　また、本実施形態に係るインターレース駆動方式においては、第ｉフィールドにて、ｋ番目、ｋ＋（ｊ＋１）番目、ｋ＋２（ｊ＋１）番目、・・・の順に走査線をｊ本おきに走査し、第ｉ＋１フィールドにて、ｋ＋１番目、ｋ＋１＋（ｊ＋１）番目、ｋ＋１＋２（ｊ＋１）番目、・・・の順に走査線をｊ本おきに走査してインターレース駆動を行い、合計ｊ＋１枚のフィールドで１フレームを構成してもよい。
　〔１ラインインターレース駆動、１ドット反転駆動〕
　以下では、走査線駆動回路６が、インターレース駆動によってｎ（ただし、ｎは１以上の整数）行飛ばしで走査（選択）を行いつつ、信号線駆動回路８が、選択された走査線（選択走査線）についてのデータ信号の極性を、ｍ（ただし、ｍは１以上の整数）行の選択走査線毎に反転する場合について説明する。本実施形態では、ｍ行の選択走査線毎に反転する駆動について、ｍドット反転駆動を例に挙げて説明するが、これに限定されるものではない。
　まず、１ラインインターレース駆動（ｎ＝１）を行うと共に、１ドット反転駆動（ｍ＝１）を行う場合について、図３を参照して説明する。図３は、本実施形態の液晶表示装置１において、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　本実施形態に係る１ラインインターレース駆動においては、第１フィールドが、図３に示すように、ｐ（ただし、１≦ｐ≦Ｐ－１１）行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線を走査することによって構成されるものとする。また、第２フィールドが、ｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線を走査することによって構成されるものとする。すなわち、第１フィールド及び第２フィールドは、走査線を１行飛ばしで走査することにより構成されることになる。
　（第ｘフレームの第１フィールド）
　図３に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線の走査は間引かれる。走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、１走査線毎に走査線を走査する。
　図３に示すように、第ｘフレームの第１フィールドにおいて、走査線駆動回路６によりｐ行目の走査線が走査される際に、信号線駆動回路８は、ｑ（ただし、１≦ｑ≦Ｑ－１５）列目のデータ信号線に対して極性が「＋」であるデータ信号を供給し、ｑ＋１列目のデータ信号線に対して極性が「＋」であるデータ信号を供給する。さらに、信号線駆動回路８は、ｑ＋２列目、及び、ｑ＋３列目のデータ信号線に対して極性が「－」であるデータ信号を供給し、ｑ＋４列目、及び、ｑ＋５列目のデータ信号線に対して極性が「＋」であるデータ信号を供給し、ｑ＋６列目、及び、ｑ＋７列目のデータ信号線に対して極性が「－」であるデータ信号を供給する。
　本実施形態において、信号線駆動回路８は、このようにして、走査線駆動回路６がｐ行目の走査線を走査する際に、１列目のデータ信号線からＱ列目のデータ信号線まで、図２の破線で示すメイン画素を構成する行方向に並ぶ２つのサブ画素毎に同じ極性のデータ信号を供給する。換言すると、行方向について、メイン画素を構成する行方向に並ぶ２つのサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する。
　また、第ｘフレームの第１フィールドにおいて、走査線駆動回路６によりｐ＋２行目の走査線が走査される際に、信号線駆動回路８は、ｑ列目のデータ信号線に対して極性が「－」であるデータ信号を供給し、ｑ＋１列目のデータ信号線に対して極性が「－」であるデータ信号を供給する。さらに、信号線駆動回路８は、ｑ＋２列目、及び、ｑ＋３列目のデータ信号線に対して極性が「＋」であるデータ信号を供給し、ｑ＋４列目、及び、ｑ＋５列目のデータ信号線に対して極性が「－」であるデータ信号を供給し、ｑ＋６列目、及び、ｑ＋７列目のデータ信号線に対して極性が「＋」であるデータ信号を供給する。
　信号線駆動回路８は、このようにして、走査線駆動回路６がｐ＋２行目の走査線を走査する際に、１列目のデータ信号線からＱ列目のデータ信号線まで、メイン画素を構成する行方向に並ぶ２つのサブ画素毎に同じ極性のデータ信号を供給するよう駆動する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、ｐ行目の走査線及びｑ列目のデータ信号線により画定されるサブ画素（以降、（ｐ、ｑ）番目のサブ画素とも呼称する）Ｒに印加されるデータ信号の極性は、図３に示すように、「＋」の極性になる。また、（ｐ＋２、ｑ）番目のサブ画素Ｒ、及び、（ｐ、ｑ＋２）番目のサブ画素Ｒに印加されるデータ信号の極性は、図３に示すように、「－」の極性になる。
　また、（ｐ、ｑ＋１）番目のサブ画素Ｂに印加されるデータ信号の極性は、図３に示すように、「＋」の極性になる。また、（ｐ＋２、ｑ＋１）番目のサブ画素Ｂ、及び、（ｐ、ｑ＋３）番目のサブ画素Ｂに印加されるデータ信号の極性は、図３に示すように、「－」の極性になる。
　これにより、本例において、信号線駆動回路８は、第１フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、互いに最近接するサブ画素に対して、互いに極性が反対のデータ信号を印加する。
　つまり、信号線駆動回路８は、行方向および列方向について、それぞれ、行方向のメイン画素を構成する２つのサブ画素、列方向の１つのサブ画素を、１つの単位（すなわち、２×１の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　（第ｘフレームの第２フィールド）
　次に、走査線駆動回路６は、図３に示すように、第ｘフレームの第２フィールドにおいて、ｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線を順次走査する。ことのき、第１フィールドであるｐ行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線の走査は間引かれる。このようにして、１行目の走査線からＰ行目の走査線まで、走査線を１行飛ばしで走査する。したがって、走査線駆動回路６は、図３に示すように、第１フィールドの走査線の走査と、第２フィールドの走査線の走査とを繰り返すことにより、１ラインインターレース駆動を行う。
　図３に示すように、第ｘフレームの第２フィールドにおいて、走査線駆動回路６によりｐ＋１行目の走査線が走査される際に、信号線駆動回路８は、ｑ列目のデータ信号線に対して極性が「＋」であるデータ信号を供給し、ｑ＋１列目のデータ信号線に対して極性が「＋」であるデータ信号を供給する。さらに、信号線駆動回路８は、ｑ＋２列目、及び、ｑ＋３列目のデータ信号線に対して極性が「－」であるデータ信号を供給し、ｑ＋４列目、及び、ｑ＋５列目のデータ信号線に対して極性が「＋」であるデータ信号を供給し、ｑ＋６列目、及び、ｑ＋７列目のデータ信号線に対して極性が「－」であるデータ信号を供給する。
　また、第ｘフレームの第２フィールドにおいて、走査線駆動回路６によりｐ＋３行目の走査線が走査される際に、信号線駆動回路８は、ｑ列目のデータ信号線に対して極性が「－」であるデータ信号を供給し、ｑ＋１列目のデータ信号線に対して極性が「－」であるデータ信号を供給する。さらに、信号線駆動回路８は、ｑ＋２列目、及び、ｑ＋３列目のデータ信号線に対して極性が「＋」であるデータ信号を供給し、ｑ＋４列目、及び、ｑ＋５列目のデータ信号線に対して極性が「－」であるデータ信号を供給し、ｑ＋６列目、及び、ｑ＋７列目のデータ信号線に対して極性が「＋」であるデータ信号を供給する。
　本実施形態において、信号線駆動回路８は、このようにして、走査線駆動回路６がｐ行目の走査線を走査する際に、１列目のデータ信号線からＱ列目のデータ信号線まで、行方向に並ぶ２つのサブ画素毎に同じ極性のデータ信号を供給するよう駆動する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、（ｐ＋１、ｑ）番目のサブ画素Ｗに印加されるデータ信号の極性は、図３に示すように、「＋」の極性になる。また、（ｐ＋３、ｑ）番目のサブ画素Ｗ、及び、（ｐ＋１、ｑ＋２）番目のサブ画素Ｗに印加されるデータ信号の極性は、図３に示すように、「－」の極性になる。
　また、（ｐ＋１、ｑ＋１）番目のサブ画素Ｇに印加されるデータ信号の極性は、図３に示すように、「＋」の極性になる。また、（ｐ＋３、ｑ＋１）番目のサブ画素Ｂ、及び、（ｐ＋１、ｑ＋３）番目のサブ画素Ｂに印加されるデータ信号の極性は、図３に示すように、「－」の極性になる。
　すなわち、信号線駆動回路８は、第２フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、互いに最近接するサブ画素に対して、互いに極性が反対のデータ信号を印加する。
　（第ｘ＋１フレームの第１フィールド及び第２フィールド）
　図３に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　以上のように、走査線駆動回路６は、各走査線に対して、フィールド毎に走査と非走査を繰り返し、信号線駆動回路８は、フレーム毎に、各データ信号線に供給するデータ信号の極性を反転するように駆動する。
　（走査信号及びデータ信号のタイミング）
　ここで、図３に示すように、本実施形態に係る液晶表示装置１が、１ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合の、走査信号及びデータ信号のタイミングについて、図４を参照して説明する。図４は、走査信号とデータ信号との関係を示すタイミングチャートである。
　図４に示すように、第ｘフレームの第１フィールドにおいて、まず、時刻Ｔ１においてｐ行目の走査線にハイレベル（Ｈレベル）の電圧の走査信号が印加されると略同時に、ｑ列目、ｑ＋１列目及びｑ＋４列目のデータ信号線に対し、極性が「＋」であるデータ信号の供給が開始される。
　また、時刻Ｔ１において、ｐ行目の走査線にＨレベルの電圧の走査信号が印加されると略同時に、ｑ＋２列目及びｑ＋３列目のデータ信号線に対し、極性が「－」であるデータ信号の供給が開始される。そして、これらのデータ信号の電位は、時刻Ｔ２においてｐ行目の走査線に対するＨレベルの電圧の走査信号の印加が終了し、時刻Ｔ３においてｐ＋２行目の走査線にＨレベルの電圧の走査信号が印加される直前まで保持される。
　次に、時刻Ｔ３において、ｐ＋２行目の走査線にＨレベルの電圧の走査信号が印加されると略同時に、ｑ列目、ｑ＋１列目及びｑ＋４列目のデータ信号線に対し、極性が「－」であるデータ信号の供給が開始され、ｑ＋２列目及びｑ＋３列目のデータ信号線に対し、極性が「＋」であるデータ信号の供給が開始される。そして、これらのデータ信号の電位は、時刻Ｔ４においてｐ＋２行目の走査線に対するＨレベルの電圧の走査信号の印加が終了し、時刻Ｔ５においてｐ＋４行目の走査線にＨレベルの電圧の走査信号が印加される直前まで保持される。
　また、第ｘフレームの第２フィールドにおいて、図４に示すように、時刻Ｔ８においてｐ＋１行目の走査線にＨレベルの電圧の走査信号が印加されると略同時に、ｑ列目、ｑ＋１列目及びｑ＋４列目のデータ信号線に対し、極性が「＋」であるデータ信号の供給が開始される。また、時刻Ｔ８においてｐ＋１行目の走査線にＨレベルの電圧の走査信号が印加されると略同時に、ｑ＋２列目及びｑ＋３列目のデータ信号線に対し、極性が「－」であるデータ信号の供給が開始される。そして、これらのデータ信号の電位は、Ｔ９においてｐ＋１行目の走査線に対するＨレベルの電圧の走査信号の印加が終了し、時刻Ｔ１０においてｐ＋３行目の走査線にＨレベルの電圧の走査信号が印加される直前まで保持される。
　次に、時刻Ｔ１０において、ｐ＋３行目の走査線にＨレベルの電圧の走査信号が印加されると略同時に、ｑ列目、ｑ＋１列目及びｑ＋４列目のデータ信号線に対し、極性が「－」であるデータ信号の供給が開始され、ｑ＋２列目及びｑ＋３列目のデータ信号線に対し、極性が「＋」であるデータ信号の供給が開始される。そして、これらのデータ信号の電位は、時刻Ｔ１１においてｐ＋３行目の走査線に対するＨレベルの電圧の走査信号の印加が終了し、時刻Ｔ１２においてｐ＋５行目の走査線にＨレベルの電圧の走査信号が印加される（不図示）直前まで保持される。
　同様に、第ｘフレームの第１フィールドにおいて、時刻Ｔ１３においてｐ行目の走査線にＨレベルの電圧の走査信号が印加されると略同時に、ｑ列目、ｑ＋１列目及びｑ＋４列目のデータ信号線に対して供給される、極性が「－」であるデータ信号の電位は、時刻Ｔ１５においてｐ＋２行目の走査線にＨレベルの電圧の走査信号が印加される直前まで保持される。また、時刻Ｔ１５においてｐ＋２行目の走査線にＨレベルの電圧の走査信号が印加されると略同時に、ｑ列目、ｑ＋１列目及びｑ＋４列目のデータ信号線に対して供給される、極性が「＋」であるデータ信号の電位は、時刻Ｔ１５においてｐ＋４行目の走査線にＨレベルの電圧の走査信号が印加される直前まで保持される。
　以上のように、タイミングコントローラ４は、走査線駆動回路６及び信号線駆動回路８を、１フレームを２つのフィールドより構成するインターレース駆動方式を用いて走査信号及びデータ信号の供給を行うよう制御する。
　また、タイミングコントローラ４は、データ信号の極性を、所定の数の選択画素毎に反転させると共に、あるフィールドに各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させるように信号線駆動回路８を制御する。これによって、走査線駆動回路６及び信号線駆動回路８は、インターレース駆動によって選択されたゲートラインに対してドット反転駆動を適用するよう駆動する。
　また、上記の構成によって、タイミングコントローラ４は、第ｘフレームの第１フィールド（又は、第２フィールド）において各選択画素に印加するデータ信号の極性を、第ｘ＋１フレームの第１フィールド（又は、第２フィールド）において反転させるように、信号線駆動回路を制御する。
　したがって、ドット反転駆動によってフリッカの発生を抑制しつつ、インターレース駆動によって消費電力を削減することができる。
　なお、本実施形態において、走査線駆動回路６及び信号線駆動回路８が、１ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合に、行方向について、メイン画素を構成する行方向に並ぶ２つのサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合を例に挙げて説明したが、本実施形態は、これに限定されるものではない。例えば、信号線駆動回路８が、行方向について、メイン画素を構成する行方向に並ぶ２つのサブ画素に異なる極性のデータ信号を印加し、互いに隣接するメイン画素のそれぞれを構成するサブ画素であって、行方向に隣接する２つのサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する構成を採用してもよい。
　１ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合において、互いに他のメイン画素を構成するサブ画素であり、行方向に隣接する２つのサブ画素を１単位（すなわち、２×１の選択画素群を１つの単位）として、各サブ画素に印加するデータ信号の極性を反転する場合の駆動について、図５を参照して説明する。図５は、本実施形態に係る液晶表示装置１において、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　（第ｘフレーム）
　図５に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、走査線を１行飛ばしに走査し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、互いに他のメイン画素を構成するサブ画素であり、行方向に隣接する２つのサブ画素に同じ極性のデータ信号を印加する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置される１サブ画素毎に印加するデータ信号の極性を反転する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、（ｐ、ｑ＋１）番目のサブ画素Ｂ、及び、（ｐ、ｑ＋２）番目のサブ画素Ｒに印加されるデータ信号の極性は、図５に示すように、「＋」の極性になる。また、（ｐ＋２、ｑ＋１）番目のサブ画素Ｂ、（ｐ、ｑ＋３）番目のサブ画素Ｂ、（ｐ＋２、ｑ＋２）番目のサブ画素Ｒ、及び、（ｐ、ｑ＋４）番目のサブ画素Ｒに印加されるデータ信号の極性は、図５に示すように、「－」の極性になる。
　（第ｘ＋１フレーム）
　図５に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　以上のように、走査線駆動回路６は、各走査線に対して、フィールド毎に走査と非走査を繰り返し、信号線駆動回路８は、フレーム毎に、各データ信号線に供給するデータ信号の極性を反転するように駆動する。
　〔１ラインインターレース駆動、２ドット反転駆動〕
　次に、１ラインインターレース駆動（ｎ＝１）を行うと共に、２ドット反転駆動（ｍ＝２）を行う場合について、図６を参照して説明する。図６は、本実施形態に係る液晶表示装置１において、１ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　（第ｘフレーム）
　図６に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線を順次走査する。走査線駆動回路６は、ことのき、第２フィールドの走査線であるｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、１行飛ばしに走査線を走査し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、メイン画素を構成する行方向に並ぶ２つのサブ画素毎に同じ極性のデータ信号を印加する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置される１サブ画素毎に印加するデータ信号の極性を反転する。
　信号線駆動回路８は、このようにして、走査線駆動回路６が走査線を走査する際に、１列目のデータ信号線からＱ列目のデータ信号線まで、メイン画素を構成する行方向に並ぶ２つのサブ画素に同じ極性のデータ信号を供給するように駆動する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、（ｐ、ｑ）番目のサブ画素Ｒ、及び、（ｐ＋２、ｑ）番目のサブ画素Ｒに印加されるデータ信号の極性は、図６に示すように、「＋」の極性になる。また、（ｐ＋４、ｑ）番目のサブ画素Ｒ、（ｐ＋６、ｑ）番目のサブ画素Ｒ、（ｐ、ｑ＋２）番目のサブ画素Ｒ、及び、（ｐ＋２、ｑ＋２）番目のサブ画素Ｒに印加されるデータ信号の極性は、図６に示すように、「－」の極性になる。
　同様にして、第ｘフレームの第２フィールドにおいて、（ｐ＋１、ｑ）番目のサブ画素Ｗ、及び、（ｐ＋３、ｑ）番目のサブ画素Ｗに印加されるデータ信号の極性は、図６に示すように、「＋」の極性になる。また、（ｐ＋５、ｑ）番目のサブ画素Ｗ、（ｐ＋７、ｑ）番目のサブ画素Ｗ、（ｐ＋１、ｑ＋２）番目のサブ画素Ｗ、及び、（ｐ＋３、ｑ＋２）番目のサブ画素Ｗに印加されるデータ信号の極性は、図６に示すように、「－」の極性になる。
　これにより、本例において、信号線駆動回路８は、第ｘフレームの第１フィールド又は第２フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、列方向に互いに最近接する２つのサブ画素毎に極性が反転し、行方向に最近接するサブ画素の極性が反転するようにデータ信号を供給し、２ドット反転駆動を行う。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向のメイン画素を構成する２つのサブ画素、列方向の２つのサブ画素を、１つの単位（すなわち、２×２の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　（第ｘ＋１フレーム）
　図６に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　〔２ラインインターレース駆動、２ドット反転駆動〕
　なお、本実施形態において、１ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合を例に挙げて説明したが、本発明は、これに限定されるものではない。例えば、２ラインインターレース駆動（ｎ＝２）を行うと共に、２ドット反転駆動（ｍ＝２）を行ってもよい。
　２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合について、図７を参照して説明する。図７は、本実施形態に係る液晶表示装置１において、２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　２ラインインターレース駆動を行うため、第１フィールドが、図７に示すように、ｐ行目の走査線、ｐ＋３行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋７行目の走査線を走査することによって構成されるものとする。また、第２フィールドが、ｐ＋１行目の走査線、ｐ＋２行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋６行目の走査線を走査することによって構成されるものとする。すなわち、第１フィールド及び第２フィールドは、走査線を２行飛ばしで走査することにより構成されることになる。
　（第ｘフレーム）
　図７に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋３行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋７行目の走査線を順次走査する。このとき、第２フィールドであるｐ＋１行目の走査線、ｐ＋２行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋６行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、走査線を１行飛ばしに走査し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、メイン画素を構成する行方向に並ぶ２つのサブ画素毎に同じ極性のデータ信号を印加する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に最近接して配置される２つのサブ画素毎に印加するデータ信号の極性を反転する。
　信号線駆動回路８は、このようにして、走査線駆動回路６が走査線を走査する際に、１列目のデータ信号線からＱ列目のデータ信号線まで、メイン画素を構成する行方向に並ぶ２つのサブ画素に同じ極性のデータ信号を印加するように駆動する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、（ｐ、ｑ）番目のサブ画素Ｒ、及び、（ｐ＋３、ｑ）番目のサブ画素Ｗに印加されるデータ信号の極性は、図７に示すように、「＋」の極性になる。また、（ｐ＋４、ｑ）番目のサブ画素Ｒ、（ｐ、ｑ＋２）番目のサブ画素Ｒ、（ｐ＋７、ｑ）番目のサブ画素Ｗ、及び、（ｐ＋３、ｑ＋２）番目のサブ画素Ｗに印加されるデータ信号の極性は、図７に示すように、「－」の極性になる。
　同様にして、第ｘフレームの第２フィールドにおいて、（ｐ＋１、ｑ）番目のサブ画素Ｗ、及び、（ｐ＋２、ｑ）番目のサブ画素Ｒに印加されるデータ信号の極性は、図７に示すように、「＋」の極性になる。また、（ｐ＋５、ｑ）番目のサブ画素Ｗ、（ｐ＋６、ｑ）番目のサブ画素Ｒ、（ｐ＋１、ｑ＋２）番目のサブ画素Ｗ、及び、（ｐ＋２、ｑ＋２）番目のサブ画素Ｒに印加されるデータ信号の極性は、図７に示すように、「－」の極性になる。
　これにより、本例において、信号線駆動回路８は、第１フレームの第１フィールド又は第２フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、行方向及び列方向に互いに最近接するサブ画素に対して印加されるデータ信号の極性が反転するように１ドット反転駆動を行う。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向に隣接するメイン画素を構成する２つのサブ画素、列方向に隣接する２つのサブ画素を１つの単位（すなわち、２×２の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　（第ｘ＋１フレーム）
　図６に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　なお、本実施形態において、２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合に、信号線駆動回路８が、行方向について、メイン画素を構成する行方向に並ぶ２つのサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合を例に挙げて説明したが、本発明は、これに限定されるものではない。例えば、信号線駆動回路８が、行方向について、メイン画素を構成する行方向に隣接する２つのサブ画素に異なる極性のデータ信号を印加し、互いに隣接するメイン画素のそれぞれを構成するサブ画素であって、行方向に隣接する２つのサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する構成を採用してもよい。
　２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合において、互いに他のメイン画素を構成するサブ画素であり、行方向に隣接する２つのサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転するの駆動について、図８を参照して説明する。図８は、本実施形態に係る液晶表示装置１において、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　（第ｘフレーム）
　図８に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋３行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋７行目の走査線を順次走査する。このとき、第２フィールドであるｐ＋１行目の走査線、ｐ＋２行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋６行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、走査線を２行飛ばしに走査し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、互いに他のメイン画素を構成するサブ画素であり、行方向に隣接する２つのサブ画素に同じ極性のデータ信号を印加する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に最近接して配置されるサブ画素毎に印加するデータ信号の極性を反転する。
　信号線駆動回路８は、このようにして、走査線駆動回路６が走査線を走査する際に、１列目のデータ信号線からＱ列目のデータ信号線まで、互いに他のメイン画素を構成するサブ画素であり、行方向に隣接する２つのサブ画素に同じ極性のデータ信号を供給するように駆動する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、（ｐ、ｑ）番目のサブ画素Ｒ、及び、（ｐ＋３、ｑ）番目のサブ画素Ｗに印加されるデータ信号の極性は、図８に示すように、「－」の極性になる。また、（ｐ＋４、ｑ）番目のサブ画素Ｒ、（ｐ、ｑ＋２）番目のサブ画素Ｒ、（ｐ＋７、ｑ）番目のサブ画素Ｗ、及び、（ｐ＋３、ｑ＋２）番目のサブ画素Ｗに印加されるデータ信号の極性は、図８に示すように、「＋」の極性になる。
　同様にして、第ｘフレームの第２フィールドにおいて、（ｐ＋１、ｑ）番目のサブ画素Ｗ、及び、（ｐ＋２、ｑ）番目のサブ画素Ｒに印加されるデータ信号の極性は、図８に示すように、「－」の極性になる。また、（ｐ＋５、ｑ）番目のサブ画素Ｗ、（ｐ＋６、ｑ）番目のサブ画素Ｒ、（ｐ＋１、ｑ＋２）番目のサブ画素Ｗ、及び、（ｐ＋２、ｑ＋２）番目のサブ画素Ｒに印加されるデータ信号の極性は、図８に示すように、「＋」の極性になる。
　これにより、本例において、信号線駆動回路８は、第１フィールド又は第２フィールドにおいて、同じ色を表示するサブ画素であって、互いに最近接するサブ画素に対して、互いに極性が反対のデータ信号を供給する。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、互いに他のメイン画素を構成するサブ画素であって行方向に隣接する２つのサブ画素、列方向に隣接する２つのサブ画素を、１つの単位として、各選択画素に印加するデータ信号の極性を反転する。
　（第ｘ＋１フレーム）
　図８に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　なお、本実施形態において、２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う際に、信号線駆動回路８が、列方向について、各フレームの第１フィールドにおいて走査が間引かれる隣接した２行の走査線を挟んだ走査線（例えば、図７において、ｐ行目及びｐ＋３行目の走査線など）により画定される２つのサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合を例に挙げて説明したが、本実施形態は、これに限定されるものではない。例えば、信号線駆動回路８が、列方向について、各フレームの第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する構成を採用してもよい。
　２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う際に、各フレームの第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合について、図９を参照して説明する。図９は、本実施形態に係る液晶表示装置１において、２ラインインターレース駆動を行うと共に２ドット反転駆動を行う際に、各フレームの第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　図９に示すように、走査線駆動回路６は、２ラインインターレース駆動を行うために、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋３行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋７行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋２行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋６行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、２走査線毎に走査線を走査する。すなわち、走査線駆動回路６は、各走査線に対して、２行の走査線毎に走査と非走査を繰り返し、フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、行方向に隣接して配置されメイン画素を構成する、行方向に並ぶ２つのサブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素毎に、印加するデータ信号の極性を反転する。さらに、信号線駆動回路８は、同じサブ画素に対し、１フレーム毎に極性の反転したデータ信号を印加する。
　信号線駆動回路８は、このようにして、走査線駆動回路６が走査線を走査する際に、１列目のデータ信号線からＱ列目のデータ信号線まで、メイン画素を構成するサブ画素であって行方向に隣接する２つのサブ画素に同じ極性のデータ信号を印加するように駆動する。
　これによって、図９に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　〔１ラインインターレース駆動、ｍドット反転駆動〕
　１ラインインターレース駆動（ｎ＝１）を行うと共に、ｍドット反転駆動を行う場合について、図３０を参照して説明する。図３０は、本実施形態に係る液晶表示装置１において、１ラインインターレース駆動を行うと共に、ｍドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。ここでいうｍドット反転駆動とは、例えば、各フィールドにおける選択走査線に対応する選択画素のうち「ｍ行×２列」の選択画素毎にデータ信号の極性を反転する駆動を指すが、これは本実施形態を限定するものではなく、「ｍ行×任意の数の列」の選択画素毎にデータ信号の極性を反転する駆動の一例である。
　１ラインインターレース駆動を行うため、各フレームにおける第１フィールド及び第２フィールドは、図３０に示すように、走査線を１行飛ばしで走査することにより構成されることになる。
　（第ｘフレーム）
　図３０に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ、ｐ＋２、・・・、ｐ＋２ｍ－２、ｐ＋２ｍ、・・・、ｐ＋４ｍ－２行目の各走査線を順次走査する。走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、１行飛ばしに走査線を走査し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、メイン画素を構成する行方向に並ぶ２つのサブ画素毎に同じ極性のデータ信号を印加する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に最近接して配置される２つのサブ画素毎に印加するデータ信号の極性を反転する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、（ｐ、ｑ）番目、（ｐ＋２、ｑ）番目、・・・、（ｐ＋２ｍ－２、ｑ）番目のサブ画素Ｒ印加されるデータ信号の極性は、図３０に示すように「＋」の極性になる。また、（ｐ＋２ｍ、ｑ）番目、・・・、（ｐ＋４ｍ－２、ｑ）番目、（ｐ、ｑ＋２）番目、・・・、（ｐ＋２ｍ－２、ｑ＋２）番目のサブ画素Ｒに印加されるデータ信号の極性は、図３０に示すように「－」の極性になる。
　同様にして、第ｘフレームの第２フィールドにおいて、（ｐ＋２ｍ＋１、ｑ）番目、・・・、（ｐ＋４ｍ－１、ｑ）番目、のサブ画素Ｗに印加されるデータ信号の極性は「＋」になる。また、（ｐ＋１、ｑ）番目、・・・、（ｐ＋２ｍ－１、ｑ）番目、（ｐ＋１、ｑ＋２）番目、・・・、（ｐ＋２ｍ－１、ｑ＋２）番目のサブ画素Ｗに印加されるデータ信号の極性は「－」になる。
　（第ｘ＋１フレーム）
　図３０に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　上述の構成によって、信号線駆動回路８は、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、列方向に互いに最近接するｍ個のサブ画素毎に極性が反転し、行方向に最近接するサブ画素毎に極性が反転するようにデータ信号を供給する。換言すれば、信号線駆動回路８は、各絵素を構成するサブ画素のうち同じ色を表示するサブ画素であって、列方向に互いに最近接するｍ個のサブ画素毎に極性が反転し、行方向に最近接するサブ画素毎に極性が反転するようにデータ信号を供給する。
　＜実施形態２＞
　実施形態１において、メイン画素を構成する４つのサブ画素が列方向及び行方向にそれぞれ２つずつ並ぶように配置されている場合を例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、メイン画素を構成する４つのサブ画素が行方向に１列に並ぶように配置されている構成を採用してもよい。
　本発明の他の実施形態に係る液晶表示装置について、図１０から図１５を参照して説明する。
　（画素の構成）
　本実施形態に係る液晶表示装置１の表示パネル２に備えられ、メイン画素を構成する４つのサブ画素の配置について、図１０を参照して説明する。図１０は、本実施形態に係る液晶表示装置１の表示パネル２に備えられ、メイン画素を構成する４つのサブ画素の配置を示す図である。
　図１０に示すように、１つのメイン画素は、サブ画素Ｒ、サブ画素Ｂ、サブ画素Ｇ、及び、サブ画素Ｗの４つのサブ画素から構成されている。また、４つのサブ画素は、行方向に１列に並ぶように配置されており、例えば、図１０に示すように、サブ画素Ｒ、サブ画素Ｇ、サブ画素Ｂ、及び、サブ画素Ｗの順で行方向に隣接して配置されている。
　なお、本実施形態においては、サブ画素Ｒ、サブ画素Ｇ、サブ画素Ｂ、及び、サブ画素Ｗの順で行方向に隣接して配置されている場合を例に挙げて説明するが、本発明は、これに限定されるものではない。４つのサブ画素の配置方法は、４の階乗通り、つまり、２４通りの方法があり、例えば、サブ画素Ｒ、サブ画素Ｂ、サブ画素Ｇ、及び、サブ画素Ｗの順で行方向に隣接して配置されていてもよい。
　なお、本実施形態においては、１つのメイン画素が、サブ画素Ｒ、サブ画素Ｂ、サブ画素Ｇ、及び、サブ画素Ｗの４つのサブ画素から構成されている場合を例に挙げて説明するが、本発明はこれに限定されるものではない。例えば、サブ画素Ｗに代えて、サブ画素Ｙを用いる構成を採用してもよいし、もちろん、他の色用のサブ画素を用いる構成を採用してもよい。
　〔１ラインインターレース駆動、１ドット反転駆動〕
　まず、１ラインインターレース駆動（ｎ＝１）を行うと共に、１ドット反転駆動（ｍ＝１）を行う場合について、図１１を参照して説明する。図１１は、本実施形態に係る液晶表示装置１において、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　１ラインインターレース駆動を行うため、第１フィールドが、図１１に示すように、ｐ行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線を走査することによって構成されるものとする。また、第２フィールドが、ｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線を走査することによって構成されるものとする。すなわち、第１フィールド及び第２フィールドは、走査線を１行飛ばしで走査することにより構成されることになる。
　（第ｘフレーム）
　図１１に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線の走査は間引かれる。走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、１走査線毎に走査線を走査する。
　図１１に示すように、第ｘフレームの第１フィールドにおいて、走査線駆動回路６によりｐ行目の走査線が走査されると、信号線駆動回路８は、ｑ列目及びｑ＋２行目のデータ信号線に対して極性が「＋」であるデータ信号を供給し、ｑ＋１列目及びｑ＋３行目のデータ信号線に対して極性が「－」であるデータ信号を供給する。さらに、信号線駆動回路８は、ｑ＋４列目及びｑ＋６列目のデータ信号線に対して極性が「－」であるデータ信号を供給し、ｑ＋５列目及びｑ＋７のデータ信号線に対して極性が「＋」であるデータ信号を供給する。また、信号線駆動回路８は、ｑ＋８列目、ｑ＋１０列目、ｑ＋１３列目及びｑ＋１５列目のデータ信号線に対して極性が「＋」であるデータ信号を供給し、ｑ＋９列目、ｑ＋１１列目、ｑ＋１２列目及びｑ＋１４列目のデータ信号線に対して極性が「－」であるデータ信号を供給する。
　また、第ｘフレームの第１フィールドにおいて、走査線駆動回路６によりｐ＋２行目の走査線が走査されると、信号線駆動回路８は、ｑ列目及びｑ＋２行目のデータ信号線に対して極性が「－」であるデータ信号を供給し、ｑ＋１列目及びｑ＋３行目のデータ信号線に対して極性が「＋」であるデータ信号を供給する。さらに、信号線駆動回路８は、ｑ＋４列目及びｑ＋６列目のデータ信号線に対して極性が「＋」であるデータ信号を供給し、ｑ＋５列目及びｑ＋７のデータ信号線に対して極性が「－」であるデータ信号を供給する。また、信号線駆動回路８は、ｑ＋８列目、ｑ＋１０列目、ｑ＋１３列目及びｑ＋１５列目のデータ信号線に対して極性が「－」であるデータ信号を供給し、ｑ＋９列目、ｑ＋１１列目、ｑ＋１２列目及びｑ＋１４列目のデータ信号線に対して極性が「＋」であるデータ信号を供給する。
　本例において、信号線駆動回路８は、このようにして、走査線駆動回路６がｐ＋２行目の走査線を走査する際に、メイン画素を構成する行方向に隣接して配置される４つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加する。さらに、信号線駆動回路８は、行方向に隣接するメイン画素毎に、印加するデータ信号の極性を反転する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、（ｐ、ｑ）番目のサブ画素Ｒ及び（ｐ、ｑ＋２）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１１に示すように、「＋」の極性になる。また、（ｐ＋２、ｑ）番目のサブ画素Ｒ、（ｐ、ｑ＋４）番目のサブ画素Ｒ、（ｐ＋２、ｑ＋２）番目のサブ画素Ｂ及び（ｐ、ｑ＋６）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１１に示すように、「－」の極性になる。
　また、（ｐ、ｑ＋１）番目のサブ画素Ｇ及び（ｐ、ｑ＋３）番目のサブ画素Ｗに印加されるデータ信号の極性は、図１１に示すように、「－」の極性になる。また、（ｐ＋２、ｑ＋１）番目のサブ画素Ｇ、（ｐ、ｑ＋５）番目のサブ画素Ｇ、（ｐ＋２、ｑ＋３）番目のサブ画素Ｗ及び（ｐ、ｑ＋７）番目のサブ画素Ｗに印加されるデータ信号の極性は、図１１に示すように、「＋」の極性になる。
　同様に、第ｘフレームの第２フィールドにおいて、（ｐ＋１、ｑ）番目のサブ画素Ｒ及び（ｐ＋１、ｑ＋２）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１１に示すように、「＋」の極性になる。また、（ｐ＋３、ｑ）番目のサブ画素Ｒ、（ｐ＋１、ｑ＋４）番目のサブ画素Ｒ、（ｐ＋３、ｑ＋２）番目のサブ画素Ｂ及び（ｐ＋１、ｑ＋６）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１１に示すように、「－」の極性になる。
　また、（ｐ＋１、ｑ＋１）番目のサブ画素Ｇ及び（ｐ＋１、ｑ＋３）番目のサブ画素Ｗに印加されるデータ信号の極性は、図１１に示すように、「－」の極性になる。また、（ｐ＋３、ｑ＋１）番目のサブ画素Ｇ、（ｐ＋１、ｑ＋５）番目のサブ画素Ｇ、（ｐ＋３、ｑ＋３）番目のサブ画素Ｗ及び（ｐ＋１、ｑ＋７）番目のサブ画素Ｗに印加されるデータ信号の極性は、図１１に示すように、「＋」の極性になる。
　すなわち、信号線駆動回路８は、第１フィールドにおいて走査される走査線により画定されるサブ画素のうち、同じ色を表示するサブ画素であって、互いに最近接するサブ画素に対して印加されるデータ信号の極性が反転するように駆動する。
　（第ｘ＋１フレーム）
　図１１に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　以上のように、走査線駆動回路６は、各走査線に対して、走査線毎に走査と非走査を繰り返し、フィールド毎に走査線の走査と非走査を切り替える、１ラインインターレース駆動を行う。
　また、信号線駆動回路８は、行方向に隣接して配置されメイン画素を構成する４つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加し、さらに、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する、１ドット反転駆動を行う。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向のメイン画素を構成する４つのサブ画素、列方向の１つのサブ画素を、１つの単位（すなわち、４×１の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　信号線駆動回路８は、データ信号の極性を、メイン画素を構成する１サブ画素毎に反転させると共に、互いに隣接するメイン画素において対応する各サブ画素に印加されるデータ信号の極性を反転させることにより、行方向の同じ色を表示するサブ画素に同じ極性のデータ信号を印加しないような構成とすることができる。
　〔１ラインインターレース駆動、２ドット反転駆動〕
　次に、本実施形態において、１ラインインターレース駆動（ｎ＝１）を行うと共に、２ドット反転駆動（ｍ＝２）を行う場合について、図１２を参照して説明する。図１２は、本実施形態に係る液晶表示装置１において、１ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　（第ｘフレーム）
　図１２に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線を順次走査する。走査線駆動回路６は、ことのき、第２フィールドの走査線であるｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、１行飛ばしに走査線を走査し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、図１２に示すように、走査線駆動回路６が走査線を走査している期間、メイン画素を構成する行方向に隣接して配置される４つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加する。さらに、信号線駆動回路８は、行方向に隣接するメイン画素毎に、印加するデータ信号の極性を反転する。
　これにより、第ｘフレームの第１フィールドにおいて、（ｐ、ｑ）番目及び（ｐ＋２、ｑ）番目のサブ画素Ｒと、（ｐ、ｑ＋２）番目及び（ｐ＋２、ｑ＋２）番目のサブ画素Ｂとに印加されるデータ信号の極性は、図１２に示すように、「＋」の極性になる。また、（ｐ＋４、ｑ）番目、（ｐ＋６、ｑ）番目、（ｐ、ｑ＋４）番目及び（ｐ＋２、ｑ＋４）番目のサブ画素Ｒと、（ｐ＋４、ｑ＋２）番目、（ｐ＋６、ｑ＋２）番目、（ｐ、ｑ＋６）番目のサブ画素Ｂ及び（ｐ＋２、ｑ＋６）番目のサブ画素Ｂとに印加されるデータ信号の極性は、図１２に示すように、「－」の極性になる。
　また、（ｐ、ｑ＋１）番目及び（ｐ＋２、ｑ＋１）番目のサブ画素Ｇと、（ｐ、ｑ＋３）番目及び（ｐ＋２、ｑ＋３）番目のサブ画素Ｗとに印加されるデータ信号の極性は、図１２に示すように、「－」の極性になる。また、（ｐ＋４、ｑ＋１）番目、（ｐ＋６、ｑ＋１）番目、（ｐ、ｑ＋５）番目及び（ｐ＋２、ｑ＋５）番目のサブ画素Ｇと、（ｐ＋４、ｑ＋３）番目、（ｐ＋６、ｑ＋３）番目、（ｐ、ｑ＋７）番目のサブ画素Ｂ及び（ｐ＋２、ｑ＋７）番目のサブ画素Ｗとに印加されるデータ信号の極性は、図１２に示すように、「＋」の極性になる。
　同様に、第ｘフレームの第２フィールドにおいて、（ｐ＋１、ｑ）番目及び（ｐ＋３、ｑ）番目のサブ画素Ｒと、（ｐ＋１、ｑ＋２）番目及び（ｐ＋３、ｑ＋２）番目のサブ画素Ｂとに印加されるデータ信号の極性は、図１２に示すように、「＋」の極性になる。また、（ｐ＋５、ｑ）番目、（ｐ＋７、ｑ）番目、（ｐ＋１、ｑ＋４）番目及び（ｐ＋３、ｑ＋４）番目のサブ画素Ｒと、（ｐ＋５、ｑ＋２）番目、（ｐ＋７、ｑ＋２）番目、（ｐ＋１、ｑ＋６）番目のサブ画素Ｂ及び（ｐ＋３、ｑ＋６）番目のサブ画素Ｂとに印加されるデータ信号の極性は、図１２に示すように、「－」の極性になる。
　また、（ｐ＋１、ｑ＋１）番目及び（ｐ＋３、ｑ＋１）番目のサブ画素Ｇと、（ｐ＋１、ｑ＋３）番目及び（ｐ＋３、ｑ＋３）番目のサブ画素Ｗとに印加されるデータ信号の極性は、図１２に示すように、「－」の極性になる。また、（ｐ＋５、ｑ＋１）番目、（ｐ＋７、ｑ＋１）番目、（ｐ＋１、ｑ＋５）番目及び（ｐ＋３、ｑ＋５）番目のサブ画素Ｇと、（ｐ＋５、ｑ＋３）番目、（ｐ＋７、ｑ＋３）番目、（ｐ＋１、ｑ＋７）番目のサブ画素Ｂ及び（ｐ＋３、ｑ＋７）番目のサブ画素Ｗとに印加されるデータ信号の極性は、図１２に示すように、「＋」の極性になる。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向のメイン画素を構成する４つのサブ画素、列方向の２つのサブ画素を、１つの単位（すなわち、４×２の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　（第ｘ＋１フレーム）
　図１２に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　以上のように、走査線駆動回路６は、各走査線に対して、走査線毎に走査と非走査を繰り返し、フィールド毎に走査線の走査と非走査を切り替える。また、信号線駆動回路８は、行方向に隣接して配置されメイン画素を構成する４つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。信号線駆動回路８は、さらに、列方向に隣接する２つのサブ画素毎に、印加するデータ信号の極性を反転する。
　信号線駆動回路８は、データ信号の極性をメイン画素を構成する１サブ画素毎に反転し、さらに、メイン画素毎にデータ信号の極性を反転することにより、行方向の同じ色を表示するサブ画素に同極性のデータ信号を印加してしまうことを防ぐことができる。
　〔２ラインインターレース駆動、１ドット反転駆動〕
　次に、本実施形態において、２ラインインターレース駆動（ｎ＝２）を行うと共に、１ドット反転駆動（ｍ＝２）を行う場合について、図１３を参照して説明する。図１３は、本実施形態に係る液晶表示装置１において、２ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　（第ｘフレーム）
　図１３に示すように、走査線駆動回路６は、２ラインインターレース駆動を行うために、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋３行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋７行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋２行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋６行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、走査線を２行飛ばしに走査し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、図１３に示すように、走査線駆動回路６が走査線を走査する際に、メイン画素を構成する行方向に隣接して配置される４つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加する。さらに、信号線駆動回路８は、行方向に隣接するメイン画素毎に、印加するデータ信号の極性を反転する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、第ｘフレームの第１フィールドにおいて、（ｐ、ｑ）番目のサブ画素Ｒ及び（ｐ、ｑ＋２）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１３に示すように、「＋」の極性になる。また、（ｐ＋３、ｑ）番目のサブ画素Ｒ、（ｐ、ｑ＋４）番目のサブ画素Ｒ、（ｐ＋３、ｑ＋２）番目のサブ画素Ｂ及び（ｐ、ｑ＋６）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１３に示すように、「－」の極性になる。
　また、（ｐ、ｑ＋１）番目のサブ画素Ｇ及び（ｐ、ｑ＋３）番目のサブ画素Ｗに印加されるデータ信号の極性は、図１３に示すように、「－」の極性になる。また、（ｐ＋３、ｑ＋１）番目のサブ画素Ｇ、（ｐ、ｑ＋５）番目のサブ画素Ｇ、（ｐ＋３、ｑ＋３）番目のサブ画素Ｗ及び（ｐ、ｑ＋７）番目のサブ画素Ｗに印加されるデータ信号の極性は、図１３３に示すように、「＋」の極性になる。
　同様に、第ｘフレームの第２フィールドにおいて、（ｐ＋１、ｑ）番目のサブ画素Ｒ及び（ｐ＋１、ｑ＋２）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１３に示すように、「＋」の極性になる。また、（ｐ＋２、ｑ）番目のサブ画素Ｒ、（ｐ＋１、ｑ＋４）番目のサブ画素Ｒ、（ｐ＋２、ｑ＋２）番目のサブ画素Ｂ及び（ｐ＋１、ｑ＋６）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１３に示すように、「－」の極性になる。
　また、（ｐ＋１、ｑ＋１）番目のサブ画素Ｇ及び（ｐ＋１、ｑ＋３）番目のサブ画素Ｗに印加されるデータ信号の極性は、図１３に示すように、「－」の極性になる。また、（ｐ＋２、ｑ＋１）番目のサブ画素Ｇ、（ｐ＋１、ｑ＋５）番目のサブ画素Ｇ、（ｐ＋２、ｑ＋３）番目のサブ画素Ｗ及び（ｐ＋１、ｑ＋７）番目のサブ画素Ｗに印加されるデータ信号の極性は、図１３に示すように、「＋」の極性になる。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向のメイン画素を構成する４つのサブ画素、列方向の１つのサブ画素を、１つの単位（すなわち、４×１の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　（第ｘ＋１フレーム）
　図１３に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　以上のように、走査線駆動回路６は、各走査線に対して、２行飛ばしに走査線の走査と非走査を繰り返し、さらに、フィールド毎に走査線の走査と非走査を切り替える。
　信号線駆動回路８は、行方向に隣接して配置されメイン画素を構成する４つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路８は、列方向に隣接する１サブ画素毎に、印加するデータ信号の極性を反転する。さらに、信号線駆動回路８は、同じサブ画素に対し、１フレーム毎に極性の反転したデータ信号を印加する。
　〔２ラインインターレース駆動、２ドット反転駆動〕
　次に、本実施形態において、２ラインインターレース駆動（ｎ＝２）を行うと共に、２ドット反転駆動（ｍ＝２）を行う場合について、図１４を参照して説明する。図１４は、本実施形態に係る液晶表示装置１において、２ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　図１４に示すように、走査線駆動回路６は、２ラインインターレース駆動を行うために、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋３行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋７行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋２行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋６行目の走査線の走査は間引かれる。走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、２走査線毎に走査線を走査する。
　このとき、信号線駆動回路８は、図１４に示すように、走査線駆動回路６が走査線を走査する際に、メイン画素を構成する行方向に隣接して配置される４つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向のメイン画素を構成する４つのサブ画素、列方向の２つのサブ画素を、１つの単位（すなわち、４×２の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　信号線駆動回路８は、行方向に隣接して配置されメイン画素を構成する４つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路８は、列方向に隣接する２つのサブ画素毎に、印加するデータ信号の極性を反転する。さらに、信号線駆動回路８は、同じサブ画素に対し、１フレーム毎に極性の反転したデータ信号を印加する。
　なお、本実施形態において、２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う際に、信号線駆動回路８が、列方向について、各フレームの第１フィールドにおいて走査が間引かれる隣接した２行の走査線を挟んだ走査線（例えば、図１４において、ｐ行目及びｐ＋３行目の走査線など）により画定される２つのサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合を例に挙げて説明したが、本実施形態は、これに限定されるものではない。例えば、信号線駆動回路８が、列方向について、各フレームの第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する構成を採用してもよい。
　２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う際に、各フレームの第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合について、図１５を参照して説明する。図１５は、本実施形態に係る液晶表示装置１において、２ラインインターレース駆動を行うと共に２ドット反転駆動を行う際に、各フレームの第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　図１５に示すように、走査線駆動回路６は、２ラインインターレース駆動を行うために、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋３行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋７行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋２行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋６行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、２走査線毎に走査線を走査する。すなわち、走査線駆動回路６は、各走査線に対して、２行の走査線毎に走査と非走査を繰り返し、フィールド毎に走査線の走査と非走査を切り替える。
　信号線駆動回路８は、行方向に隣接して配置されメイン画素を構成する４つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路８は、走査を間引かれる走査線に挟まれて列方向に隣接する走査線により画定される２つのサブ画素毎に、印加するデータ信号の極性を反転する。さらに、信号線駆動回路８は、同じサブ画素に対し、１フレーム毎に極性の反転したデータ信号を印加する。
　これによって、図１５に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　＜実施形態３＞
　実施形態１において、メイン画素を構成する４つのサブ画素が、列方向及び行方向にそれぞれ２つずつ並ぶように配置されている場合を例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、メイン画素を構成するサブ画素は３つであってもよく、メイン画素を構成する３つのサブ画素が行方向に１列に並ぶように配置されている構成を採用してもよい。
　本発明のさらに他の実施形態に係る液晶表示装置について、図１６から図２１を参照して説明する。
　（画素の構成）
　本実施形態に係る液晶表示装置１の表示パネル２に備えられ、メイン画素を構成する３つのサブ画素の配置について、図１６を参照して説明する。図１６は、本実施形態に係る液晶表示装置１の表示パネル２に備えられ、メイン画素を構成する３つのサブ画素の配置を示す図である。
　図１６に示すように、１つのメイン画素は、サブ画素Ｒ、サブ画素Ｇ、及び、サブ画素Ｂの３つのサブ画素から構成されている。また、３つのサブ画素は、行方向に１列に並ぶように配置されており、例えば、図１６に示すように、サブ画素Ｒ、サブ画素Ｇ、及び、サブ画素Ｂの順で行方向に隣接して配置されている。
　なお、本実施形態においては、サブ画素Ｒ、サブ画素Ｇ、及び、サブ画素Ｂの順で行方向に隣接して配置されている場合を例に挙げて説明するが、本発明は、これに限定されるものではない。３つのサブ画素の配置方法は、３の階乗通り、つまり、６通りの方法があり、例えば、サブ画素Ｒ、サブ画素Ｂ、及び、サブ画素Ｇの順で行方向に隣接して配置されていてもよい。
　〔１ラインインターレース駆動、１ドット反転駆動〕
　まず、１ラインインターレース駆動（ｎ＝１）を行うと共に、１ドット反転駆動（ｍ＝１）を行う場合について、図１７を参照して説明する。図１７は、本実施形態に係る液晶表示装置１において、１ラインインターレース駆動を行いつつ、１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　１ラインインターレース駆動を行うため、第１フィールドが、図１７に示すように、ｐ行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線を走査することによって構成されるものとする。また、第２フィールドが、ｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線を走査することによって構成されるものとする。すなわち、第１フィールド及び第２フィールドは、走査線を１行飛ばしで走査することにより構成されることになる。
　（第ｘフレーム）
　図１７に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線の走査は間引かれる。走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、１走査線毎に走査線を走査する。
　図１７に示すように、第ｘフレームの第１フィールドにおいて、走査線駆動回路６によりｐ行目の走査線が走査されると、信号線駆動回路８は、ｑ列目、ｑ＋２行目、及び、ｑ＋４行目のデータ信号線に対して極性が「＋」であるデータ信号を供給する。また、信号線駆動回路８は、ｑ＋１列目、ｑ＋３行目、及び、ｑ＋５列目のデータ信号線に対して極性が「－」であるデータ信号を供給する。
　また、第ｘフレームの第１フィールドにおいて、走査線駆動回路６によりｐ＋２行目の走査線が走査されると、信号線駆動回路８は、ｑ列目、ｑ＋２行目、及び、ｑ＋４行目のデータ信号線に対して極性が「－」であるデータ信号を供給する。また、信号線駆動回路８は、ｑ＋１列目、ｑ＋３行目、及び、ｑ＋５列目のデータ信号線に対して極性が「＋」であるデータ信号を供給する。
　本例において、信号線駆動回路８は、このようにして、走査線駆動回路６がｐ列目の走査線を走査する際に、行方向に隣接して配置されるサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加する。また、信号線駆動回路８は、走査線駆動回路６がｐ＋２列目の走査線を走査する際に、ｐ列目の走査線を走査する際に印加するデータ信号と極性の反転したデータ信号を印加する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、第ｘフレームの第１フィールドにおいて、（ｐ、ｑ）番目のサブ画素Ｒ及び（ｐ、ｑ＋２）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１７に示すように、「＋」の極性になる。また、（ｐ＋２、ｑ）番目のサブ画素Ｒ、（ｐ、ｑ＋３）番目のサブ画素Ｒ、（ｐ＋２、ｑ＋２）番目のサブ画素Ｂ及び（ｐ、ｑ＋５）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１７に示すように、「－」の極性になる。
　また、（ｐ、ｑ＋１）番目のサブ画素Ｇに印加されるデータ信号の極性は、図１７に示すように、「－」の極性になり、（ｐ＋２、ｑ＋１）番目のサブ画素Ｇ、（ｐ、ｑ＋４）番目のサブ画素Ｇに印加されるデータ信号の極性は、「＋」の極性になる。
　すなわち、信号線駆動回路８は、第１フィールドにおいて走査される走査線により画定される、隣接するサブ画素に対して印加されるデータ信号の極性が反転するように駆動する。さらに、信号線駆動回路８は、第１フィールドにおいて走査される走査線により画定される、同じ色を表示するサブ画素のうち、隣接するサブ画素に対して印加されるデータ信号の極性が反転するように駆動する。
　同様に、第ｘフレームの第２フィールドにおいて、（ｐ＋１、ｑ）番目のサブ画素Ｒ及び（ｐ＋１、ｑ＋２）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１７に示すように、「＋」の極性になる。また、（ｐ＋３、ｑ）番目のサブ画素Ｒ、（ｐ＋１、ｑ＋３）番目のサブ画素Ｒ、（ｐ＋３、ｑ＋２）番目のサブ画素Ｂ及び（ｐ＋１、ｑ＋５）番目のサブ画素Ｂに印加されるデータ信号の極性は、図１７に示すように、「－」の極性になる。
　また、（ｐ＋１、ｑ＋１）番目のサブ画素Ｇに印加されるデータ信号の極性は、図１７に示すように、「－」の極性になり、（ｐ＋３、ｑ＋１）番目のサブ画素Ｇ、（ｐ、ｑ＋４）番目のサブ画素Ｇに印加されるデータ信号の極性は、「＋」の極性になる。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、１つのサブ画素を１つの単位（すなわち、１×１の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　（第ｘ＋１フレーム）
　図１７に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　〔１ラインインターレース駆動、２ドット反転駆動〕
　次に、１ラインインターレース駆動（ｎ＝１）を行うと共に、２ドット反転駆動（ｍ＝２）を行う場合について、図１８を参照して説明する。図１８は、本実施形態に係る液晶表示装置１において、１ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　図１８に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋２行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋６行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋１行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋７行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、１走査線毎に走査線を走査する。すなわち、走査線駆動回路６は、各走査線に対して、１走査線毎に走査と非走査を繰り返し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、図１８に示すように、各フィールドにおいて、行方向に隣接して配置されるサブ画素に対して、１サブ画素毎に印加するデータ信号の極性を反転し、列方向に隣接する２つのサブ画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路８は、１フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向の１つのサブ画素、列方向の２つのサブ画素を、１つの単位（すなわち、１×２の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　これによって、図１８に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　〔２ラインインターレース駆動、１ドット反転駆動〕
　次に、２ラインインターレース駆動（ｎ＝２）を行うと共に、１ドット反転駆動（ｍ＝１）を行う場合について、図１９を参照して説明する。図１９は、本実施形態に係る液晶表示装置１において、２ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　図１９に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋３行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋７行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋１行目の走査線、ｐ＋２行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋６行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、２行の走査線毎に走査線を走査する。すなわち、走査線駆動回路６は、各走査線に対して、２走査線毎に走査と非走査を繰り返し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、行方向に隣接して配置されメイン画素を構成する３つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置される１サブ画素毎に印加するデータ信号の極性を反転する。
　これにより、信号線駆動回路８は、図１９に示すように、行方向、及び、列方向に隣接して配置されるサブ画素に対して、１サブ画素毎に、印加するデータ信号の極性を反転する。また、信号線駆動回路８は、１フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、１つのサブ画素を１つの単位（すなわち、１×１の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　これによって、図１９に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　〔２ラインインターレース駆動、２ドット反転駆動〕
　次に、２ラインインターレース駆動（ｎ＝２）を行うと共に、２ドット反転駆動（ｍ＝２）を行う場合について、図２０を参照して説明する。図２０は、本実施形態に係る液晶表示装置１において、２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　図２０に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋３行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋７行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋１行目の走査線、ｐ＋２行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋６行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、２行の走査線毎に走査線を走査する。すなわち、走査線駆動回路６は、各走査線に対して、２走査線毎に走査と非走査を繰り返し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、行方向に隣接して配置されメイン画素を構成する３つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置される２つのサブ画素毎に印加するデータ信号の極性を反転する。
　これにより、信号線駆動回路８は、図２０に示すように、行方向に隣接して配置されるサブ画素に対して、１サブ画素毎に印加するデータ信号の極性を反転し、列方向に隣接して配置されるサブ画素に対して、２つのサブ画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路８は、１フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向の１つのサブ画素、列方向の２つのサブ画素を、１つの単位（すなわち、１×２の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　これによって、図２０に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　なお、本実施形態において、２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う際に、信号線駆動回路８が、列方向について、各フレームの第１フィールドにおいて走査が間引かれる隣接した２行の走査線を挟んだ走査線（例えば、図２０において、ｐ行目及びｐ＋３行目の走査線など）により画定される２つのサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合を例に挙げて説明したが、本発明は、これに限定されるものではない。
　例えば、信号線駆動回路８が、列方向について、各フレームの第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素に同じ極性のデータ信号を印加する構成を採用してもよい。換言すれば、信号線駆動回路８は、列方向について、各フレームの第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する。
　２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う際に、各フレームの第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合について、図２１を参照して説明する。図９は、本実施形態に係る液晶表示装置１において、２ラインインターレース駆動を行うと共に２ドット反転駆動を行う際に、各フレームの第１フィールドにおいて走査が間引かれる２行の走査線に挟まれた走査線により画定される２つの隣接するサブ画素を１単位として、各サブ画素に印加するデータ信号の極性を反転する場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　図２１に示すように、走査線駆動回路６は、２ラインインターレース駆動を行うために、第ｘフレームの第１フィールドにおいて、ｐ行目の走査線、ｐ＋３行目の走査線、ｐ＋４行目の走査線、及び、ｐ＋７行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋２行目の走査線、ｐ＋３行目の走査線、ｐ＋５行目の走査線、及び、ｐ＋６行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、２走査線毎に走査線を走査する。すなわち、走査線駆動回路６は、各走査線に対して、２行の走査線毎に走査と非走査を繰り返し、フィールド毎に走査線の走査と非走査を切り替える。
　信号線駆動回路８は、行方向に隣接して配置されメイン画素を構成する３つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路８は、走査を間引かれる走査線に挟まれて列方向に隣接する走査線により画定される２つのサブ画素毎に、印加するデータ信号の極性を反転する。
　すなわち、信号線駆動回路８は、図２１に示すように、行方向に隣接して配置されるサブ画素に対して、１サブ画素毎に印加するデータ信号の極性を反転し、列方向に隣接して配置されるサブ画素に対して、２つのサブ画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路８は、１フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
　これによって、図２１に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　＜変形例＞
　なお、本実施形態において、メイン画素を構成するサブ画素は２つであってもよく、メイン画素を構成する２つのサブ画素が行方向に１列に並ぶように配置されている構成を採用してもよい。以下では、本実施形態の変形例について説明を行う。
　（画素の構成）
　本変形例に係る液晶表示装置１の表示パネル２に備えられ、メイン画素を構成する２つのサブ画素の配置について、図２２を参照して説明する。図２２は、本変形例に係る液晶表示装置１の表示パネル２に備えられ、メイン画素を構成する２つのサブ画素の配置を示す図である。
　図２２に示すように、あるメイン画素は、サブ画素Ｒ及びサブ画素Ｇの２つのサブ画素から構成され、当該あるメイン画素に隣接する他のメイン画素は、サブ画素Ｂ及びサブ画素Ｇの２つのサブ画素から構成されている。すなわち、メイン画素は、隣接する他のメイン画素と異なる色を表示するサブ画素（第１の画素）と、何れのメイン画素においても同じ色を表示するサブ画素（第２の画素）にて構成される。また、サブ画素Ｒ及びサブ画素Ｂの大きさは、サブ画素Ｇの大きさの略２倍の大きさになっている。
　なお、本実施形態においては、サブ画素Ｒ及びサブ画素Ｂが、サブ画素Ｇの略倍の大きさになっている場合を例に挙げて説明するが、本発明は、これに限定されるものではない。例えば、サブ画素Ｒ及びサブ画素Ｇが、サブ画素Ｂの略倍の大きさになっていてもよく、サブ画素Ｇ及びサブ画素Ｂが、サブ画素Ｒの略倍の大きさになっていてもよい。
　なお、本変形例では、メイン画素を構成する２つのサブ画素が、行方向に隣接する場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、２つのサブ画素が列方向に隣接する構成を採用してもよい。
　また、本変形例における各サブ画素は、２つのサブ画素を単位としてメイン画素を構成するものであり、各メイン絵素を構成する２つのサブ画素は、３原色のうちの２色を個別に表示するものであり、かつ、互いに隣接する２つのメイン絵素を構成する４つのサブ画素には、３原色を個別に表示する３つのサブ画素が含まれている、と表現することもできる。
　〔２ラインインターレース駆動、２ドット反転駆動〕
　以下に、図２２に示す液晶表示装置１において２ラインインターレース駆動を行うと共に、２ドット反転駆動を行う場合を例に挙げて説明する。
　走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、図２２における１行目の走査線、４行目の走査線、及び、５行目の走査線（不図示）を順次走査する。ことのき、第２フィールドの走査線である２行目の走査線、及び、３行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、２行飛ばしで走査線を走査する。すなわち、走査線駆動回路６は、各走査線に対して、２走査線毎に走査と非走査を繰り返し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、行方向に隣接して配置される２つのサブ画素に対して同じ極性のデータ信号を印加し、行方向に隣接するメイン画素毎に印加するデータ信号の極性を反転する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置される２つのサブ画素毎に印加するデータ信号の極性を反転する。
　これにより、信号線駆動回路８は、行方向に隣接して配置されるメイン画素毎に印加するデータ信号の極性を反転し、列方向に隣接して配置されるサブ画素に対して、２つのサブ画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路８は、１フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向の２つのサブ画素、列方向の２つのサブ画素を、１つの単位（すなわち、２×２の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　これによって、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　上記のように、各サブ画素は、走査線に沿って２画素を単位としてメイン画素を構成する。また、各メイン画素を構成するサブ画素のうち、何れのメイン画素においても同じ色を表示するサブ画素は、何れの絵素においても３原色のうち１つの同じ色を表示し、隣接する他のメイン画素と異なる色を表示するサブ画素は、３原色のうち上記第２の画素が表示する色を除いた２つの色を交互に表示する。したがって、上記の構成によれば、消費電力及びフリッカを抑制しつつ、３色の混色によるカラー画像を表示することができる。
　＜実施形態４＞
　実施形態１において、メイン画素を構成する４つのサブ画素が、列方向及び行方向にそれぞれ２つずつ並ぶように配置されている場合を例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、メイン画素を構成するサブ画素は３つであってもよく、メイン画素を構成する３つのサブ画素が列方向に１列に並ぶように配置されている構成を採用してもよい。
　（画素の構成）
　本実施形態に係る液晶表示装置１の表示パネル２に備えられ、メイン画素を構成する３つのサブ画素の配置について、図２３を参照して説明する。図２３は、本実施形態に係る液晶表示装置１の表示パネル２に備えられ、メイン画素を構成する３つのサブ画素の配置を示す図である。
　本発明のさらに他の実施形態に係る液晶表示装置について、図２３から図２７を参照して説明する。
　図２３に示すように、１つのメイン画素は、サブ画素Ｒ、サブ画素Ｇ、及び、サブ画素Ｂの３つのサブ画素から構成されている。また、３つのサブ画素は、列方向に１列に並ぶように配置されており、例えば、図２３に示すように、サブ画素Ｒ、サブ画素Ｇ、及び、サブ画素Ｂの順で列方向に隣接して配置されている。
　なお、本実施形態においては、サブ画素Ｒ、サブ画素Ｇ、及び、サブ画素Ｂの順で行方向に隣接して配置されている場合を例に挙げて説明するが、本発明は、これに限定されるものではない。３つのサブ画素の配置方法は、３の階乗通り、つまり、６通りの方法があり、例えば、サブ画素Ｒ、サブ画素Ｂ、及び、サブ画素Ｇの順で行方向に隣接して配置されていてもよい。
　〔１ラインインターレース駆動、１ドット反転駆動〕
　まず、１ラインインターレース駆動（ｎ＝１）を行うと共に、１ドット反転駆動（ｍ＝１）を行う場合について、図２４を参照して説明する。図２４は、本実施形態に係る液晶表示装置１において、１ラインインターレース駆動を行いつつ、１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　１ラインインターレース駆動を行うため、第１フィールドを、図２４に示すように、ｐ行目、ｐ＋２行目、ｐ＋４行目、ｐ＋６行目、ｐ＋８行目、及び、ｐ＋１０行目の走査線を走査することによって構成するものとする。また、第２フィールドを、ｐ＋１行目、ｐ＋３行目、ｐ＋５行目、ｐ＋７行目、ｐ＋９行目、及び、ｐ＋１１行目の走査線を走査することによって構成するものとする。すなわち、第１フィールド及び第２フィールドは、走査線を１行飛ばしで走査することにより構成されることになる。
　（第ｘフレーム）
　図２４に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目、ｐ＋２行目、ｐ＋４行目、ｐ＋６行目、ｐ＋８行目、及び、ｐ＋１０行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋１行目、ｐ＋３行目、ｐ＋５行目、ｐ＋７行目、ｐ＋９行目、及び、ｐ＋１１行目の走査線の走査は間引かれる。走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、１走査線毎に走査線を走査する。
　図２４に示すように、第ｘフレームの第１フィールドにおいて、走査線駆動回路６によりｐ行目の走査線が走査されると、信号線駆動回路８は、ｑ列目、及び、ｑ＋２行目のデータ信号線に対して極性が「＋」であるデータ信号を供給する。また、信号線駆動回路８は、ｑ＋１列目のデータ信号線に対して極性が「－」であるデータ信号を供給する。
　また、第ｘフレームの第１フィールドにおいて、走査線駆動回路６によりｐ＋２行目の走査線が走査されると、信号線駆動回路８は、ｑ列目、及び、ｑ＋２行目のデータ信号線に対して極性が「－」であるデータ信号を供給する。また、信号線駆動回路８は、ｑ＋１列目のデータ信号線に対して極性が「＋」であるデータ信号を供給する。
　本例において、信号線駆動回路８は、このようにして、走査線駆動回路６がｐ行目の走査線を走査する際に、行方向に隣接して配置されるサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加する。また、信号線駆動回路８は、走査線駆動回路６がｐ＋２行目の走査線を走査する際に、ｐ行の走査線を走査する際に印加するデータ信号と極性の反転したデータ信号を印加する。
　走査線駆動回路６及び信号線駆動回路８が上述した駆動を行うことにより、第ｘフレームの第１フィールドにおいて、（ｐ、ｑ）番目のサブ画素Ｒ、及び、（ｐ＋４、ｑ）番目のサブ画素Ｇに印加されるデータ信号の極性は、図２４に示すように、「＋」の極性になる。また、（ｐ＋６、ｑ）番目のサブ画素Ｒ、（ｐ、ｑ＋１）番目のサブ画素Ｒ、（ｐ＋１０、ｑ）番目のサブ画素Ｇ、及び、（ｐ＋４、ｑ＋２）番目のサブ画素Ｇに印加されるデータ信号の極性は、図２４に示すように、「－」の極性になる。
　また、（ｐ＋２、ｑ）番目のサブ画素Ｂに印加されるデータ信号の極性は、図２４に示すように、「－」の極性になり、（ｐ＋８、ｑ）番目のサブ画素Ｂ、（ｐ＋２、ｑ＋２）番目のサブ画素Ｂに印加されるデータ信号の極性は、「＋」の極性になる。
　すなわち、信号線駆動回路８は、各フィールドにおいて走査される走査線により画定される、隣接するサブ画素に対して印加されるデータ信号の極性が反転するように駆動する。さらに、信号線駆動回路８は、各フィールドにおいて走査される走査線により画定される、同じ色を表示するサブ画素のうち、隣接するサブ画素に対して印加されるデータ信号の極性が反転するように駆動する。
　同様に、第ｘフレームの第２フィールドにおいて、（ｐ＋１、ｑ）番目のサブ画素Ｇ、及び、（ｐ＋５、ｑ）番目のサブ画素Ｂに印加されるデータ信号の極性は、図２４に示すように、「＋」の極性になる。また、（ｐ＋７、ｑ）番目のサブ画素Ｇ、（ｐ＋１１、ｑ）番目のサブ画素Ｇ、（ｐ＋１、ｑ＋１）番目のサブ画素Ｂ、及び、（ｐ＋５、ｑ＋１）番目のサブ画素Ｂに印加されるデータ信号の極性は、図２４に示すように、「－」の極性になる。
　また、（ｐ＋３、ｑ）番目のサブ画素Ｒに印加されるデータ信号の極性は、図２４に示すように、「－」の極性になり、（ｐ＋９、ｑ）番目のサブ画素Ｒ、及び、（ｐ＋３、ｑ＋１）番目のサブ画素Ｒに印加されるデータ信号の極性は、「＋」の極性になる。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、１つのサブ画素を１つの単位（すなわち、１×１の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　（第ｘ＋１フレーム）　図２４に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　〔１ラインインターレース駆動、３ドット反転駆動〕
　次に、１ラインインターレース駆動（ｎ＝１）を行うと共に、３ドット反転駆動（ｍ＝３）を行う場合について、図２５を参照して説明する。図２５は、本実施形態に係る液晶表示装置１において、１ラインインターレース駆動を行うと共に、３ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　図２５に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目、ｐ＋２行目、ｐ＋４行目、ｐ＋６行目、ｐ＋８行目、及び、ｐ＋１０行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋１行目、ｐ＋３行目、ｐ＋５行目、ｐ＋７行目、ｐ＋９行目、及び、ｐ＋１１行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、１走査線毎に走査線を走査する。すなわち、走査線駆動回路６は、各走査線に対して、１走査線毎に走査と非走査を繰り返し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、図２５に示すように、各フィールドにおいて、行方向に隣接して配置されるサブ画素に対して、１サブ画素毎に印加するデータ信号の極性を反転し、列方向に隣接する３つのサブ画素毎に印加するデータ信号の極性を反転する。また、信号線駆動回路８は、１フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向の１つのサブ画素、列方向の３つのサブ画素を、１つの単位（すなわち、１×３の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　これによって、図２５に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　〔３ラインインターレース駆動、１ドット反転駆動〕
　次に、３ラインインターレース駆動（ｎ＝３）を行うと共に、１ドット反転駆動（ｍ＝１）を行う場合について、図２６を参照して説明する。図２６は、本実施形態に係る液晶表示装置１において、３ラインインターレース駆動を行うと共に、１ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　図２６に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目、ｐ＋１行目、ｐ＋２行目、ｐ＋６行目、ｐ＋７行目、及び、ｐ＋８行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋３行目、ｐ＋４行目、ｐ＋５行目、ｐ＋９行目、ｐ＋１０行目、及び、ｐ＋１１行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、３行の走査線毎に走査線を走査する。すなわち、走査線駆動回路６は、各走査線に対して、３走査線毎に走査と非走査を繰り返し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、列方向に隣接して配置されメイン画素を構成する３つのサブ画素に対して、１サブ画素毎に極性の反転したデータ信号を印加し、行方向に隣接するサブ画素毎に印加するデータ信号の極性を反転する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置されるメイン画素毎に印加するデータ信号の極性を反転する。
　すなわち、信号線駆動回路８は、図２６に示すように、行方向、及び、列方向に隣接して配置されるサブ画素に対して、１サブ画素毎に、印加するデータ信号の極性を反転する。また、信号線駆動回路８は、１フレーム毎に、各サブ画素に印加するデータ信号の極性を反転する。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、１つのサブ画素を、１つの単位（すなわち、１×１の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　これによって、図２６に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対になる。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　〔３ラインインターレース駆動、３ドット反転駆動〕
　次に、３ラインインターレース駆動（ｎ＝３）を行うと共に、３ドット反転駆動（ｍ＝３）を行う場合について、図２７を参照して説明する。図２７は、本実施形態に係る液晶表示装置１において、３ラインインターレース駆動を行うと共に、３ドット反転駆動を行う場合に、各サブ画素の極性がどのように変化するかを模式的に示した遷移図である。
　図２７に示すように、走査線駆動回路６は、第ｘフレームの第１フィールドにおいて、ｐ行目、ｐ＋１行目、ｐ＋２行目、ｐ＋６行目、ｐ＋７行目、及び、ｐ＋８行目の走査線を順次走査する。ことのき、第２フィールドの走査線であるｐ＋３行目、ｐ＋４行目、ｐ＋５行目、ｐ＋９行目、ｐ＋１０行目、及び、ｐ＋１１行目の走査線の走査は間引かれる。
　走査線駆動回路６は、このようにして、１行目の走査線からＰ行目の走査線まで、３行の走査線毎に走査線を走査する。すなわち、走査線駆動回路６は、各走査線に対して、３走査線毎に走査と非走査を繰り返し、１フィールド毎に走査線の走査と非走査を切り替える。
　このとき、信号線駆動回路８は、列方向に隣接して配置されメイン画素を構成する３つのサブ画素に対して、同極性のデータ信号を印加し、行方向に隣接するサブ画素毎に印加するデータ信号の極性を反転する。また、各フィールドにおいて走査される走査線により画定されるサブ画素のうち、列方向に隣接して配置されるメイン画素毎に印加するデータ信号の極性を反転する。
　すなわち、信号線駆動回路８は、図２７に示すように、列方向に隣接して配置されるメイン画素を構成するサブ画素に対しては同極性のデータ信号を印加し、メイン画素毎に印加するデータ信号の極性を反転し、行方向のサブ画素に対しては、１サブ画素毎に印加するデータ信号の極性を反転する。
　つまり、信号線駆動回路８は、各フィールドにおいて、行方向および列方向について、それぞれ、行方向の１つのサブ画素、列方向の３つのサブ画素を、１つの単位（すなわち、１×３の選択画素群を１つの単位）として、各選択画素に印加するデータ信号の極性を反転する。
　これによって、図２７に示すように、第ｘ＋１フレームの第１フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第１フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。また、第ｘ＋１フレームの第２フィールドにおいて、各サブ画素に印加されるデータ信号の極性は、第ｘフレームの第２フィールドにおいて、対応する各サブ画素に印加されたデータ信号の極性の反対である。
　このように、あるフィールドにおいて選択された各選択画素に印加するデータ信号の極性は、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転したものとなる。
　（酸化物半導体を用いたＴＦＴの特性）
　実施形態１～４では、スイッチング素子を特に限定していなかったが、スイッチング素として、いわゆる酸化物半導体を材料とする半導体層を有するスイッチング素を採用することができる。酸化物半導体には、たとえばＩＧＺＯ（ＩｎＧａＺｎＯｘ）が含まれる。
　酸化物半導体を用いたスイッチング素は、ａ－Ｓｉを用いたスイッチング素よりも、オン状態の時の電子移動度が２０～５０倍程度高く、オン特性が非常に優れていることから、フレーム周期を１６．７ｍｓ以下、すなわち、リフレッシュレートを６０Ｈｚ以上とすることも容易である。
　実施形態１～４に係る液晶表示装置１が備える表示パネル２は、このようなオン特性が優れている酸化物半導体を用いたスイッチング素を各画素に採用することにより、より小型のスイッチング素で画素を駆動することができる。これによって、表示パネル２は、各画素において、スイッチング素が占める面積の割り合いを小さくすることができる。すなわち、各画素における開口率を高め、バックライト光の透過率を高めることができる。その結果、消費電力が少ないバックライトを採用したり、バックライトの輝度を抑制したりすることができるので、消費電力を低減することができる。
　また、スイッチング素のオン特性が優れているために、各画素に対するソース信号の書き込み時間をより短時間化することもできるので、表示パネル２のフレーム周期を容易に短く（すなわち、リフレッシュレートを容易に高く）することができる。
　また、酸化物半導体を用いたスイッチング素は、オフ状態のときのリーク電流が、ａ－Ｓｉを用いたスイッチング素の１００分の１程度であり、リーク電流が殆ど生じない、オフ特性が非常に優れたものである。このように、オフ特性が非常に優れていることから、フレーム周期を３３ｍｓ以上、すなわち、リフレッシュレートを３０Ｈｚ以下とすることも容易である。
　実施形態１～４に係る表示パネル２は、このようなオフ特性が優れている酸化物半導体を用いたスイッチング素を各画素に採用することにより、表示パネル２が備える複数の画素の各々のソース信号が書き込まれている状態を長期間維持することができるので、表示パネル２のフレーム周期を容易に長く（すなわち、リフレッシュレートを容易に低く）することができる。
　（付加事項）
　本発明の一態様に係る表示装置は、上述のように、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルと、上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う制御手段と、を備え、上記制御手段は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させることを特徴としている。
　上記の構成によれば、上記制御手段は、上記ゲートライン駆動回路及び上記データライン駆動回路を、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の供給を行うよう制御する。したがって、上記の構成によれば、インターレース駆動方式を用いない構成に比べて消費電力が削減される。
　また、上記制御手段は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性が、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転するように、上記データライン駆動回路を制御する。したがって、上記の構成によれば、フリッカの発生が抑制される。
　また、上記制御手段は、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させるように、上記データライン駆動回路を制御する。したがって、上記の構成によれば、画素の焼き付きが防止される。
　このように、上記の構成によれば、消費電力を低く抑えつつ、フリッカの発生を抑制することができる。
　なお、上記選択画素とは、あるフィールドにおいて、ゲート信号が印加されるゲートラインによって画定される画素のことを指す。例えば、奇数番目のゲートラインにゲート信号を印加する第１フィールド、及び偶数番目のゲートラインにゲート信号を印加する第２フィールドの合計２枚のフィールドによって１フレームを構成するインターレース駆動方式を用いる場合、第１フィールドにおいて選択される選択画素とは、奇数番目のゲートラインによって画定される画素のことを指し、第２フィールドにおいて選択される選択画素とは、偶数番目のゲートラインによって画定される画素のことを指す。
　また、上記ゲートラインに沿った方向についての上記所定の数をＮGとし、上記データ
ラインに沿った方向についての上記所定の数をＮDとすると、上記制御手段は、ＮG×ＮD
の選択画素を単位として、データ信号の極性を反転させる。例えば、ＮG＝１、ＮD＝１とした場合、上記制御手段は、フレームを構成する各フィールドについて、選択画素を単位とするドット反転駆動を行う。また、ＮG＝２、ＮD＝２とした場合、上記制御手段は、フレームを構成する各フィールドについて、２×２の選択画素群を単位とする極性反転駆動を行う。
　本発明の一態様に係る表示装置において、上記各画素は、上記ゲートラインおよび上記データラインに沿ってそれぞれ２画素の合計４画素を単位として絵素を構成するものであり、各絵素を構成する４つの画素は、３原色、および３原色の少なくとも何れかを組み合わせて得られる１色を個別に表示するものであることが好ましい。
　上記の構成によれば、上記各画素は、上記ゲートラインおよび上記データラインに沿ってそれぞれ２画素の合計４画素を単位として絵素を構成し、各絵素を構成する４つの画素は、３原色、および３原色の何れとも異なる１色を個別に表示する。したがって、上記の構成によれば、消費電力及びフリッカを抑制しつつ、４色の混色によるカラー画像を表示することができる。
　なお、上記３原色の例としては、赤色、緑色、青色が挙げられ、上記３原色の少なくとも何れかを組み合わせて得られる１色の例としては、白色、または黄色などが挙げられる。また、上記３原色の少なくとも何れかを組み合わせて得られる１色は、赤色、緑色、青色の何れかとしてもよい。
　本発明の一態様に係る表示装置において、上記各画素は、上記ゲートラインに沿って４画素を単位として絵素を構成するものであり、各絵素を構成する４つの画素は、３原色、および３原色の何れとも異なる１色を個別に表示するものであることが好ましい。
　上記の構成によれば、上記各画素は、上記ゲートラインに沿って４画素を単位として絵素を構成するものであり、各絵素を構成する４つの画素は、３原色、および３原色の何れとも異なる１色を個別に表示する。したがって、上記の構成によれば、消費電力及びフリッカを抑制しつつ、４色の混色によるカラー画像を表示することができる。
　なお、上記３原色の例としては、赤色、緑色、青色が挙げられ、上記３原色の少なくとも何れかを組み合わせて得られる１色の例としては、白色、または黄色などが挙げられる。また、上記３原色の少なくとも何れかを組み合わせて得られる１色は、赤色、緑色、青色の何れかとしてもよい。
　本発明の一態様に係る表示装置において、上記各画素は、上記ゲートラインに沿って３画素を単位として絵素を構成するものであり、各絵素を構成する３つの画素は、３原色を個別に表示するものであることが好ましい。
　上記の構成によれば、上記各画素は、上記ゲートラインに沿って３画素を単位として絵素を構成するものであり、各絵素を構成する３つの画素は、３原色を個別に表示する。したがって、上記の構成によれば、消費電力及びフリッカを抑制しつつ、３色の混色によるカラー画像を表示することができる。
　なお、上記３原色の例としては、赤色、緑色、青色が挙げられる。
　本発明の一態様に係る表示装置において、上記各画素は、上記データラインに沿って３画素を単位として絵素を構成するものであり、各絵素を構成する３つの画素は、３原色を個別に表示するものであることが好ましい。
　上記の構成によれば、上記各画素は、上記データラインに沿って３画素を単位として絵素を構成するものであり、各絵素を構成する３つの画素は、３原色を個別に表示する。従って、上記の構成によれば、消費電力及びフリッカを抑制しつつ、３色の混色によるカラー画像を表示することができる。
　なお、上記３原色の例としては、赤色、緑色、青色が挙げられる。
　本発明の一態様に係る表示装置において、上記各画素は、２画素を単位として絵素を構成するものであり、各絵素を構成する２つの画素は、３原色のうちの２色を個別に表示するものであり、かつ、互いに隣接する２つの絵素を構成する４つの画素には、３原色を個別に表示する３つの画素が含まれている、ことが好ましい。
　上記の構成によれば、各絵素が２つの画素から構成されるという単純な構造を用いて、消費電力及びフリッカを抑制しつつ、３原色を用いたよるカラー画像を表示することができる。なお、上記３原色の例としては、赤色、緑色、青色が挙げられる。
　本発明の一態様に係る表示装置において、上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向に互いに最近接するｍ個（ｍは１以上の整数）の画素毎に極性が反転し、行方向に最近接する画素毎に極性が反転するようにデータ信号を供給する、ことが好ましい。
　本発明の一態様に係る表示装置において、上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向及び行方向に互いに最近接する画素毎に極性が反転したデータ信号を供給する、ことが好ましい。
　本発明の一態様に係る表示装置において、上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向に互いに最近接する２つの画素毎に極性が反転し、行方向に最近接する画素毎に極性が反転するようにデータ信号を供給する、ことが好ましい。
　本発明の一態様に係る表示装置において、上記表示パネルは、酸化物半導体を材料とする半導体層を有するスイッチング素子を備えている、ことが好ましい。
　上記の構成によれば、表示装置において、オン特性およびオフ特性に優れている酸化物半導体を材料とする半導体層を有するスイッチング素を採用することで、フレーム周期、すなわち、リフレッシュレートを変化させることが容易になる。
　本発明の一態様に係る表示装置において、上記酸化物半導体は、ＩＧＺＯであることが好ましい。
　上記の構成によれば、表示装置において、酸化物半導体としてＩＧＺＯを採用することで、フレーム周期、すなわち、リフレッシュレートを変化させることが容易になる。
　本発明の一態様に係る表示装置は、液晶表示装置である、ことが好ましい。
　本発明の一態様に係る表示装置の駆動装置は、上述のように、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを駆動する駆動装置であって、上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う制御手段と、を備え、上記制御手段は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させることを特徴としている。
　上記の構成によれば、上記制御手段は、上記ゲートライン駆動回路及び上記データライン駆動回路を、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の供給を行うよう制御する。したがって、上記の構成によれば、インターレース駆動方式を用いない構成に比べて消費電力が削減される。
　また、上記制御手段は、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性が、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転するように、上記データライン駆動回路を制御する。したがって、上記の構成によれば、フリッカの発生が抑制される。
　また、上記制御手段は、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させるように、上記データライン駆動回路を制御する。したがって、上記の構成によれば、画素の焼き付きが防止される。
　このように、上記の構成によれば、消費電力を低く抑えつつ、フリッカの発生を抑制することができる。
　なお、上記選択画素とは、あるフィールドにおいて、ゲート信号が印加されるゲートラインによって画定される画素のことを指す。例えば、奇数番目のゲートラインにゲート信号を印加する第１フィールド、及び偶数番目のゲートラインにゲート信号を印加する第２フィールドの合計２枚のフィールドによって１フレームを構成するインターレース駆動方式を用いる場合、第１フィールドにおいて選択される選択画素とは、奇数番目のゲートラインによって画定される画素のことを指し、第２フィールドにおいて選択される選択画素とは、偶数番目のゲートラインによって画定される画素のことを指す。
　また、上記ゲートラインに沿った方向についての上記所定の数をＮGとし、上記データ
ラインに沿った方向についての上記所定の数をＮDとすると、上記制御手段は、ＮG×ＮD
の選択画素を単位として、データ信号の極性を反転させる。例えば、ＮG＝１、ＮD＝１とした場合、上記制御手段は、フレームを構成する各フィールドについて、選択画素を単位とするドット反転駆動を行う。また、ＮG＝２、ＮD＝２とした場合、上記制御手段は、フレームを構成する各フィールドについて、２×２の選択画素群を単位とする極性反転駆動を行う。
　本発明の一態様に係る表示装置の駆動方法は、上述のように、複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて駆動する駆動方法であって、あるフィールドにおいて選択する選択画素に、上記データラインを介して印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、あるフィールドにおける各選択画素に、上記データラインを介して印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させることを特徴としている。
　上記の駆動方法によれば、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の供給を行うよう制御する。したがって、上記の駆動方法によれば、インターレース駆動方式を用いない構成に比べて消費電力が削減される。
　また、上記の駆動方法によれば、あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させる。したがって、上記の駆動方法によれば、フリッカの発生が抑制される。
　また、上記の駆動方法によれば、あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させる。したがって、上記の構成によれば、画素の焼き付きが防止される。
　このように、上記の駆動方法によれば、消費電力を低く抑えつつ、フリッカの発生を抑制することができる。
　なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明の一態様に係る表示装置は、テレビジョン受像機、パーソナルコンピュータ、カーナビゲーションシステム、携帯電話、スマートフォン、デジタルカメラ、及び、デジタルビデオカメラなどに好適に適用することができる。
　１　　　液晶表示装置（表示装置）
　２　　　表示パネル（液晶表示パネル）
　４　　　タイミングコントローラ（制御手段）
　６　　　走査線駆動回路（ゲートライン駆動回路）
　８　　　信号線駆動回路（データライン駆動回路）
　１０　　共通電極駆動回路
　１３　　電源生成回路

Claims (14)

  1. 　複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルと、
    　上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、
    　上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、
    　１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う制御手段と、
    を備え、
    　上記制御手段は、
    　あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、
    　あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させる、
    ことを特徴とする表示装置。
  2. 　上記各画素は、上記ゲートラインおよび上記データラインに沿ってそれぞれ２画素の合計４画素を単位として絵素を構成するものであり、各絵素を構成する４つの画素は、３原色、および３原色の少なくとも何れかを組み合わせて得られる１色を個別に表示するものである、
    ことを特徴とする請求項１に記載の表示装置。
  3. 　上記各画素は、上記ゲートラインに沿って４画素を単位として絵素を構成するものであり、各絵素を構成する４つの画素は、３原色、および３原色の何れとも異なる１色を個別に表示するものである、
    ことを特徴とする請求項１に記載の表示装置。
  4. 　上記各画素は、上記ゲートラインに沿って３画素を単位として絵素を構成するものであり、各絵素を構成する３つの画素は、３原色を個別に表示するものである、
    ことを特徴とする請求項１に記載の表示装置。
  5. 　上記各画素は、上記データラインに沿って３画素を単位として絵素を構成するものであり、各絵素を構成する３つの画素は、３原色を個別に表示するものである、
    ことを特徴とする請求項１に記載の表示装置。
  6. 　上記各画素は、２画素を単位として絵素を構成するものであり、各絵素を構成する２つの画素は、３原色のうちの２色を個別に表示するものであり、かつ、互いに隣接する２つの絵素を構成する４つの画素には、３原色を個別に表示する３つの画素が含まれている、ことを特徴とする請求項１に記載の表示装置。
  7. 　上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向に互いに最近接するｍ個（ｍは１以上の整数）の画素毎に極性が反転し、行方向に最近接する画素毎に極性が反転するようにデータ信号を供給する、
    ことを特徴とする請求項１から６の何れか１項に記載の表示装置。
  8. 　上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向及び行方向に互いに最近接する画素毎に極性が反転したデータ信号を供給する、
    ことを特徴とする請求項１から６の何れか１項に記載の表示装置。
  9. 　上記データライン駆動回路は、上記画素のうち同じ色を表示する画素であって、列方向に互いに最近接する２つの画素毎に極性が反転し、行方向に最近接する画素毎に極性が反転するようにデータ信号を供給する、
    ことを特徴とする請求項１から６の何れか１項に記載の表示装置。
  10. 　上記表示パネルは、酸化物半導体を材料とする半導体層を有するスイッチング素子を備えている、
    ことを特徴とする請求項１から９の何れか１項に記載の表示装置。
  11. 　上記酸化物半導体は、ＩＧＺＯである、
    ことを特徴とする請求項１０に記載の表示装置。
  12. 　液晶表示装置である、
    ことを特徴とする請求項１から１１の何れか１項に記載の表示装置。
  13. 　複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを駆動する駆動装置であって、
    　上記複数のゲートラインにゲート信号を供給するゲートライン駆動回路と、
    　上記複数のデータラインにデータ信号を供給するデータライン駆動回路と、
    　１フレームを複数のフィールドより構成するインターレース駆動方式を用いて上記ゲート信号及び上記データ信号の制御を行う制御手段と、を備え、
    　上記制御手段は、
    　あるフィールドにおいて選択する選択画素に印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、
    　あるフィールドにおける各選択画素に印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させる、
    ことを特徴とする駆動装置。
  14. 　複数のゲートライン、当該複数のゲートラインと交差するように配置された複数のデータライン、および、当該複数のゲートラインと当該複数のデータラインとの交差部に対応して配置された複数の画素を有する表示パネルを、１フレームを複数のフィールドより構成するインターレース駆動方式を用いて駆動する駆動方法であって、
    　あるフィールドにおいて選択する選択画素に、上記データラインを介して印加するデータ信号の極性を、上記ゲートラインに沿った方向および上記データラインに沿った方向について、それぞれ所定の数の選択画素を単位として反転させると共に、
    　あるフィールドにおける各選択画素に、上記データラインを介して印加するデータ信号の極性を、該選択画素を選択したフィールドであって当該あるフィールドの直前のフィールドにおいて該選択画素に印加したデータ信号の極性に対して反転させる、
    ことを特徴とする駆動方法。
PCT/JP2012/054134 2011-02-28 2012-02-21 表示装置、駆動装置、及び、駆動方法 WO2012117895A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/001,300 US20140152634A1 (en) 2011-02-28 2012-02-21 Display device, drive device, and drive method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-043131 2011-02-28
JP2011043131 2011-02-28

Publications (1)

Publication Number Publication Date
WO2012117895A1 true WO2012117895A1 (ja) 2012-09-07

Family

ID=46757834

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/054134 WO2012117895A1 (ja) 2011-02-28 2012-02-21 表示装置、駆動装置、及び、駆動方法

Country Status (2)

Country Link
US (1) US20140152634A1 (ja)
WO (1) WO2012117895A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104751757A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 能够以低速驱动的显示装置
CN104751758A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 能够以低速驱动的显示设备
JP2018503139A (ja) * 2015-10-22 2018-02-01 小米科技有限責任公司Ｘｉａｏｍｉ Ｉｎｃ． 内容表示方法及び装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014206668A (ja) * 2013-04-15 2014-10-30 セイコーエプソン株式会社 電気光学装置、及び、電子機器
TWI548081B (zh) * 2014-02-12 2016-09-01 友達光電股份有限公司 顯示面板
KR102225254B1 (ko) * 2014-08-27 2021-03-09 삼성전자주식회사 표시 패널 컨트롤러 및 이를 포함하는 표시 장치
US11158280B2 (en) * 2019-01-22 2021-10-26 Novatek Microelectronics Corp. Method of controlling image data and related source driver
CN111489713B (zh) * 2019-01-29 2023-02-03 咸阳彩虹光电科技有限公司 一种像素矩阵驱动装置及显示器
KR20220131411A (ko) * 2021-03-18 2022-09-28 삼성디스플레이 주식회사 표시 장치
CN113936616B (zh) * 2021-10-26 2022-10-18 业成科技（成都）有限公司 改善残影的方法、装置、显示装置、存储介质及程序产品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295697A (ja) * 1998-04-15 1999-10-29 Seiko Epson Corp 液晶表示装置の駆動方法及び電子機器
JP2005196166A (ja) * 2003-12-29 2005-07-21 Lg Phillips Lcd Co Ltd 画素ごとに開口率を自動制御する液晶表示装置
JP2007272203A (ja) * 2006-03-06 2007-10-18 Nec Corp 表示装置
JP2008026339A (ja) * 2004-12-24 2008-02-07 Sharp Corp 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3155996B2 (ja) * 1995-12-12 2001-04-16 アルプス電気株式会社 カラー液晶表示装置
US6888604B2 (en) * 2002-08-14 2005-05-03 Samsung Electronics Co., Ltd. Liquid crystal display
JP5066327B2 (ja) * 2005-06-28 2012-11-07 株式会社ジャパンディスプレイイースト 液晶表示装置
JP4938685B2 (ja) * 2005-11-30 2012-05-23 シャープ株式会社 表示装置および表示部材の駆動方法
JP2008170993A (ja) * 2007-01-15 2008-07-24 Lg Display Co Ltd 液晶表示装置とその駆動方法
TWI749283B (zh) * 2008-11-28 2021-12-11 日商半導體能源研究所股份有限公司 液晶顯示裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295697A (ja) * 1998-04-15 1999-10-29 Seiko Epson Corp 液晶表示装置の駆動方法及び電子機器
JP2005196166A (ja) * 2003-12-29 2005-07-21 Lg Phillips Lcd Co Ltd 画素ごとに開口率を自動制御する液晶表示装置
JP2008026339A (ja) * 2004-12-24 2008-02-07 Sharp Corp 表示装置
JP2007272203A (ja) * 2006-03-06 2007-10-18 Nec Corp 表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104751758A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 能够以低速驱动的显示设备
CN104751757A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 能够以低速驱动的显示装置
CN104751757B (zh) * 2013-12-31 2017-05-03 乐金显示有限公司 能够以低速驱动的显示装置
JP2018503139A (ja) * 2015-10-22 2018-02-01 小米科技有限責任公司Ｘｉａｏｍｉ Ｉｎｃ． 内容表示方法及び装置

Also Published As

Publication number Publication date
US20140152634A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
WO2012124660A1 (ja) 表示装置、駆動装置、及び、駆動方法
WO2012117895A1 (ja) 表示装置、駆動装置、及び、駆動方法
US8525769B2 (en) Liquid crystal display apparatus including color filters of RGBW mosaic arrangement and method of driving the same
US7710377B2 (en) LCD panel including gate drivers
KR101703875B1 (ko) 액정표시장치 및 그 구동방법
US7671830B2 (en) Electronic apparatus with display device
US8581823B2 (en) Liquid crystal display device and driving method thereof
JP5085268B2 (ja) 液晶表示装置とその駆動方法
JP5332485B2 (ja) 電気光学装置
JP2011018020A (ja) 表示パネルの駆動方法、ゲートドライバ及び表示装置
JP2008268887A (ja) 画像表示装置
JP5373209B2 (ja) 表示装置および駆動方法
KR101773611B1 (ko) 액정표시장치와 그 구동방법
JP2011007889A (ja) 液晶表示装置
KR20140032873A (ko) 액정 디스플레이 및 그 구동 방법
US9214120B2 (en) Display device
JP2005215317A (ja) 表示装置用駆動回路
JP2008185644A (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP2015191118A (ja) 電子機器及び表示ドライバ
CN111916034A (zh) 显示装置及其驱动方法
KR20170080319A (ko) 액정표시장치
JP2010091968A (ja) 走査線駆動回路および電気光学装置
JP2006072211A (ja) 液晶表示装置及び液晶表示装置の駆動方法
WO2012117896A1 (ja) 表示装置、駆動装置、及び、駆動方法
JP2005250034A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12752926

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14001300

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12752926

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP