JP2015191118A - 電子機器及び表示ドライバ - Google Patents

Abstract

【課題】並設した複数個の表示ドライバを用いて表示パネルを千鳥状にドット反転駆動するとき、ホスト装置への新たな負担を強いることなく、表示ドライバ間でのサブピクセルデータの転送も必要とせずに、特定の階調信号電極に対する表示ドライバ間でのデータの不所望な競合を排除する。
【解決手段】並設した複数個の表示ドライバの前段の表示ドライバにおける終点の階調信号出力端子と次段の表示ドライバにおける始点の階調信号出力端子とを表示パネルの同じ階調信号電極の駆動に用いる場合に、双方の階調信号出力端子間で、相互に一方の階調信号出力端子による階調信号の出力タイミングと競合する、他方の階調信号出力端子によるダミーデータの出力を、当該階調信号出力端子の高インピーダンス制御によって抑止する。
【選択図】図１

Description

本発明は、単数又は複数置きにサブ画素を異なる極性に反転して表示駆動する表示ドライバを複数個用いて表示パネルの表示駆動を行う電子機器、更にはそのような電子機器に好適な表示ドライバに関し、例えばアクティブマトリクス型液晶パネルを供えた携帯端末などに適用して有効な技術に関する。

単数又は複数置きにサブ画素を異なる極性に反転して表示駆動する所謂ドット反転駆動方式は、同一極性でサブ画素の駆動を継続することによって生ずる液晶の特性劣化を緩和させることを目的として採用され、例えば表示フレーム単位でサブ画素の極性反転が行われる。所謂ドット反転駆動方式について記載された文献の例として特許文献１がある。

特開２００７−２９８８０３号公報

本発明者は所謂ドット反転駆動を行う複数の表示ドライバを並列して表示パネルを駆動する技術について検討した。本発明者が着目する所謂ドット反転駆動は、千鳥状にドット反転駆動を行う方式である。即ち、表示パネルの走査方向に沿った走査ライン上だけでなく、階調信号で駆動される信号ライン上でもドット反転を行う駆動方式である。単に走査ライン上だけでドット反転を行う場合に比べて、表示の均一化並びに低消費電力に資することができる。

千鳥状のドット反転駆動を行う表示ドライバを並列する場合に、以下の問題点のあることが本発明者によって明らかにされた。

問題点の理解を容易化するために、先ず、表示パネルを１個の表示ドライバで駆動する場合について説明する。この場合、表示パネルＰＮＬには図７に例示されるように、ソース線のような階調信号電極ＳＴ＿（Ｒ１）〜ＳＴ＿（Ｂ８００）の延在方向にサブ画素が配置された複数の信号ラインＳＩＧ＿（Ｒ１、ｒ１）〜ＳＩＧ＿（ｂ８００、Ｂ８００）が形成されていて、同一信号ラインのサブ画素は例えば順次１個おきに、隣り合う一方又は他方の階調信号電極に交互に接続されることになる。先頭の階調信号電極ＳＴ＿（Ｒ１）は表示ドライバＤＲＶの階調信号出力端子ＳＬの出力によって駆動され、終点の階調信号電極ＳＴ＿（Ｂ８００）は表示ドライバＤＲＶの階調信号出力端子Ｓ８００の出力によって駆動される。先頭の階調信号電極ＳＴＲ１と終点の階調信号電極ＳＴ＿（Ｂ８００）は他の階調信号電極とは相違し、画素の接続が変則的になっていて、先頭の階調信号電極ＳＴＲ１には偶数走査ラインの画素が接続されず、終点の階調信号電極ＳＴＢ８００には奇数走査ラインの画素が接続されていない。ここで、階調信号電極ＳＴ＿（Ｒ１）〜ＳＴ＿（Ｂ８００）には出力スイッチ回路ＯＳＷを介して正極性の階調信号を出力する第１出力バッファＢＵＦ（＋）と負極性の階調信号を出力する第２出力バッファＢＵＦ（−）が設けられ、例えば対応する階調信号出力端子に接続されるバッファＢＵＦ（＋），ＢＵＦ（−）の出力が表示フレーム毎に出力スイッチ回路ＯＳＷで切替えられる。階調信号出力端子Ｓ１〜Ｓ８００の夫々は、１本置きに同一極性で駆動される３本の階調信号電極毎に、入力スイッチ回路ＩＳＷを介して接続される。入力スイッチ回路ＩＳＷは３本のスイッチ信号ＳＲＣＳＷ（ａ）〜ＳＲＣＳＷ（ｃ）によって走査ライン毎に時分割でオン状態にされるスイッチを順次切替えていく。本願の図面において、同一極性で駆動されるレッド、グリーン、ブルーのサブ画素の一方のグループをＲｘ，Ｇｘ，Ｂｘで示し、他方のグループをｒｘ，ｇｘ，ｂｘで示してある。ｘは画素の番号である。

図８には画素の接続が変則的になっている先頭の階調信号電極ＳＴ＿（Ｒ１）と終点の階調信号電極ＳＴ＿（Ｂ８００）に関する階調信号出力端子ＳＬ，Ｓ８００の出力データが例示される。先頭の階調信号出力端子ＳＬの出力データは、奇数ライン（１ｌｉｎｅ，３ｌｉｎｅ，…）のスイッチ信号ＳＲＣＳＷ（ｃ）のハイパルスに同期してレッドデータを出力し、その他のタイミングではダミーデータ（Ｄｕｍｍｙ）を出力する。終点の階調信号出力端子Ｓ８００の出力データは、奇数ライン（１ｌｉｎｅ，３ｌｉｎｅ，…）のスイッチ信号ＳＲＣＳＷ（ａ）のハイパルスに同期してグリーンデータ、スイッチ信号ＳＲＣＳＷ（ｂ）のハイパルスに同期してブルーデータ、スイッチ信号ＳＲＣＳＷ（ｃ）のハイパルスに同期してダミーデータを出力し、偶数ライン（２ｌｉｎｅ，４ｌｉｎｅ，…）のスイッチ信号ＳＲＣＳＷ（ａ）のハイパルスに同期してレッドデータ、スイッチ信号ＳＲＣＳＷ（ｂ）のハイパルスに同期してグリーンデータ、スイッチ信号ＳＲＣＳＷ（ｃ）のハイパルスに同期してブルーデータを出力する。ダミーデータは例えば黒色データ（全ビットゼロ）や直前の色データなどの所定のデータである。

千鳥状のドット反転駆動を行う上記表示ドライバＤＲＶを前提に、当該表示ドライバＤＲＶを並列して用いる場合の問題点について詳述する。

図９に例示されるように、複数の表示ドライバＤＲＶ＿１，ＤＲＶ＿２を並列して用いる場合には、並列された前段の表示ドライバＤＲＶ＿１の終点の階調信号出力端子Ｓ８００からの表示データと、並列された次段の表示ドライバＤＲＶ＿２の始点の階調信号出力端子ＳＬからの表示データとを用いて駆動すべき共通の階調信号電極が存在することになる。具体的には、階調信号電極ＳＴ＿（Ｂ８００、Ｒ８０１）は並列された前後の表示ドライバＤＲＶ＿１，ＤＲＶ＿２の双方の表示データで駆動すべきものとされる。これをそのまま適用して、図９のように、階調信号電極ＳＴ＿（Ｂ８００、Ｒ８０１）を、並列された前段の表示ドライバＤＲＶ＿１の終点の階調信号出力端子Ｓ８００と、並列された次段の表示ドライバＤＲＶ＿２の始点の階調信号出力端子ＳＬとの双方に接続すると、図８で説明した表示データとダミーデータが衝突し、図１０に例示されるように、階調信号電極ＳＴ＿（Ｂ８００、Ｒ８０１）、ＳＴ＿（Ｇ８００、Ｒ８００）、ＳＴ＿（Ｇ７９９、Ｂ７９９）に接続するサブ画素の表示が著しく乱れるという問題を生ずることが明らかにされた。図１０においてＳ８００−ＳＬは階調信号出力端子Ｓ８００と階調信号出力端子ＳＬとの双方に接続する階調信号電極を意味する。

この表示の乱れを解消する手法として本発明者は以下の手法について検討した。

第１の手法は、図１１に例示されるように、階調信号電極ＳＴ＿（Ｂ８００、Ｒ８０１）を前段の表示ドライバＤＲＶ＿１の終点の階調信号出力端子Ｓ８００だけに接続し、並列された次段の表示ドライバＤＲＶ＿２の始点の階調信号出力端子ＳＬをフローティングとする。この場合にはサブ画素Ｒ８０１を駆動する画素データＳＰＤ＿Ｒ８０１を走査ラインの順次駆動に同期して次段の表示ドライバＤＲＶ＿２から前段の表示ドライバＤＲＶ＿１に転送しなければならない。前段の表示ドライバＤＲＶ＿１は転送を受けた画素データＳＰＤ＿Ｒ８０１を階調信号電極ＳＴ＿（Ｂ８００、Ｒ８０１）の駆動に用いる。

しかしながら、図１１の手法では表示ドライバ間で画素データＳＰＤ＿Ｒ８０１を転送する転送経路ＴＲＬを設けなければならない。この転送経路ＴＲＬは表示ドライバＤＲＶ＿１，ＤＲＶ＿２が実装されるガラス基板上に形成されたり、表示ドライバＤＲＶ＿１，ＤＲＶ＿２をホスト装置ＨＳＴに接続するＦＰＣ上に形成されたりすることが必要になり、ノイズの影響を受け易くなり、また、外部転送により電力消費も増大し、高解像度表示への対応に劣る結果となる。

第２の手法は、第１の手法における画素データＳＰＤ＿Ｒ８０１の転送経路を表示ドライバＤＲＶ＿１，ＤＲＶ＿２間とはせず、図１２に例示されるように、ホスト装置ＨＳＴから直接表示ドライバＤＲＶ＿１に転送するものとする。ホスト装置ＨＳＴは１番から８０１番の各サブ画素データ（１〜８００ｐｉｘｅｌ＋８０１ｐｉｘｅｌ）を前段の表示ドライバＤＲＶ＿１に与え、８０１番から１６００番の各サブ画素データ（８０１〜１６００ｐｉｘｅｌ）を次段の表示ドライバＤＲＶ＿２に与える。

しかしながら、ホスト装置ＨＳＴは本来であれば、前段の表示ドライバＤＲＶ＿１には前半の１番から８００番の各サブ画素データを与え、次段の表示ドライバＤＲＶ＿２には後半の８０１番から１６００番の各サブ画素データを与えればよいところ、後半の８０１番の画素データを前半のデータの最後に付加して前段の表示ドライバＤＲＶ＿１に与えるという特別な処理をホスト装置ＨＳＴに負担させることになり、ホスト装置ＨＳＴの画像処理プログラムの修正や新たな画像処理プログラムの開発を強いることになってしまう。

本発明の目的は、並設した複数個の表示ドライバを用いて表示パネルを千鳥状にドット反転駆動するとき、ホスト装置への新たな負担を強いることなく、表示ドライバ間でのサブピクセルデータの転送も必要とせずに、特定の階調信号電極に対する表示ドライバ間でのデータの不所望な競合を排除することができる電子機器を提供することにある。

上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、並設した複数個の表示ドライバの前段の表示ドライバにおける終点の階調信号出力端子と次段の表示ドライバにおける始点の階調信号出力端子とを表示パネルの同じ階調信号電極の駆動に用いる場合に、双方の階調信号出力端子間で、相互に一方の階調信号出力端子による階調信号の出力タイミングと競合する、他方の階調信号出力端子によるダミーデータの出力を、当該階調信号出力端子の高インピーダンス制御によって抑止する。

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、並設した複数個の表示ドライバを用いて表示パネルを千鳥状にドット反転駆動するとき、ホスト装置への新たな負担を強いることなく、表示ドライバ間でのサブピクセルデータの転送も必要とせずに、特定の階調信号電極に対する表示ドライバ間でのデータの不所望な競合を排除することができる。

図１は千鳥状にドット反転駆動される表示パネルとこれを駆動する複数の表示ドライバを用いた電子機器の一例を示すブロック図である。 図２は図１の階調信号出力端子Ｓ８００、ＳＬに接続する出力バッファの出力に対する高インピーダンス制御動作を例示するタイミングチャートである。 図３は本来表示駆動すべきサブ画素のデータが無いときダミーデータを出力する場合の動作を図２の比較例として示すタイミングチャートである。 図４はアクティブ素子を構成する半導体にアモルファスシリコンを利用した表示パネルを適用した電子機器を例示するブロック図である。 図５は図４の階調信号出力端子Ｓ１、ＳＬに接続する出力バッファの出力に対する高インピーダンス制御動作を例示するタイミングチャートである。 図６は本来表示駆動すべきサブ画素のデータが無いときダミーデータを出力する場合の動作を図５の比較例として示すタイミングチャートである。 図７は千鳥状にドット反転駆動される表示パネルとこれを駆動する表示ドライバの原理的な構成を例示する説明図である。 図８は画素の接続が変則的になっている先頭の階調信号電極と終点の階調信号電極に関する階調信号出力端子の出力データを例示するタイミングチャートである。 図９は複数の表示ドライバを並列して用いる場合に並列された前段の表示ドライバの終点の階調信号出力端子と並列された次段の表示ドライバの始点の階調信号出力端子とを共通の階調信号電極に接続した構成を例示する説明図である。 図１０は図９の構成において前段の表示ドライバの終点の階調信号出力端子から出力されるデータと次段の表示ドライバの始点の階調信号出力端子から出力されるデータとの競合について示す説明図である。 図１１は図１０の競合回避の手法として競合の虞のあるサブピクセルデータを次段の表示ドライバから前段の表示ドライバに転送する構成について例示する説明図である。 図１２は図１０の競合回避の手法として競合の虞のあるサブピクセルデータをホスト装置が最初から前段の表示ドライバに与えるようした構成について例示する説明図である。

１．実施の形態の概要
先ず、本願において開示される実施の形態について概要を説明する。実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕＜ダミーデータ出力に代える高インピーダンス制御＞
電子機器は、表示パネルと、前記表示パネルを駆動するためにその縁辺に直列的に配置された複数個の表示ドライバを有する。前記表示パネルは、選択端子が走査信号電極に接続され且つ信号入力端子が階調信号電極に接続された複数のサブ画素を有し、走査信号電極の延在方向に前記サブ画素が配置された複数の走査ラインと、階調信号電極の延在方向に前記サブ画素が配置された複数の信号ラインが形成され、同一信号ラインのサブ画素は順次所定数毎に、隣り合う一方又は他方の階調信号電極に交互に接続される。前記表示ドライバは走査信号電極を所定の順に駆動しながら、複数の階調信号電極に階調信号を並列的に供給する。直列的に隣り合う前記表示ドライバ間で隣り合う階調信号出力端子は双方が駆動対象にする共通の階調信号電極に接続される。前記直列的に隣り合う表示ドライバは、前記共通の階調信号電極に向けた階調信号の出力制御として、相互に隣り合う一方の階調信号出力端子からの階調信号の出力タイミングと競合する、相互に隣り合う他方の階調信号出力端子からのダミーデータの出力を、当該階調信号出力端子に係る高インピーダンス制御によって抑止する。

これによれば、表示パネルの同じ階調信号電極上で競合する虞のあるダミーデータの出力を、その出力の高インピーダンス制御によって抑止するから、並設した複数個の表示ドライバを用いて表示パネルを千鳥状にドット反転駆動するとき、図１２で説明したホスト装置への新たな負担を強いることなく、図１１で説明した表示ドライバ間でのサブピクセルデータの転送も必要とせずに、特定の階調信号電極に対する表示ドライバ間でのデータの不所望な競合を排除することができる。

〔２〕＜出力極性の異なるバッファの出力先を出力スイッチ回路で交互切替え＞
項１において、前記表示ドライバは、階調信号出力端子に第１極性の階調信号を出力する複数の第１出力バッファ及び第２極性の階調信号を出力する複数の第２出力バッファを備えると共に、切替え可能に第１出力バッファ又は第２出力バッファの出力を対応する階調信号出力端子に接続する出力スイッチ回路を有する。

これによれば、出力極性の異なるバッファの出力先を出力スイッチ回路で交互切替えるから、表示パネルを千鳥状にドット反転駆動する表示ドライバを容易に構成することができる。

〔３〕＜サブ画素単位で駆動極性を反転＞
項２において、前記所定数は１である。前記表示ドライバは複数の前記第１出力バッファ及び第２出力バッファを用いて階調信号電極を１本置きに同一極性で駆動し、階調信号電極に対する駆動極性を表示フレーム単位で交互に切替える。

これによれば、サブ画素単位で駆動極性を反転する構成を容易に実現することができる。

〔４〕＜アクティブ素子を構成する半導体にアモルファスシリコンを利用＞
項３において、前記表示パネルは前記サブ画素毎に薄膜トランジスタから成るアクティブ素子を有する。前記アクティブ素子を構成する半導体にアモルファスシリコンが用いられ、前記階調信号出力端子は前記階調信号電極に一対一対応される。

これによれば、安価な表示パネルを用いるのに好適であるが、表示ドライバは、階調信号電極の数に応ずる数の階調信号出力端子を要する。

〔５〕＜アクティブ素子を構成する半導体に低温ポリシリコンを利用＞
項３において、前記表示パネルは前記サブ画素毎に薄膜トランジスタから成るアクティブ素子を有し、前記アクティブ素子を構成する半導体に低温ポリシリコンが用いられる。１本置きに同一極性で駆動されるＲ，Ｇ，Ｂの３本の階調信号電極毎に、入力スイッチ回路を介して１個の前記階調信号出力端子が割り当てられる。表示ドライバは、駆動される走査信号電極の切替えに同期して前記入力スイッチ回路で階調信号出力端子に接続する階調信号電極を切替える。

これによれば、アクティブ素子を高速動作させることができる表示パネルを用いるのに好適であり、それ故に、サブ画素の入力経路に入力スイッチ回路が介在されても必要な動作速度が保証され、表示ドライバは、階調信号電極数の数分の一の数の階調信号出力端子をもてば良い。

〔６〕＜スルーレートの選択＞
項２において、直列的に隣り合う前記表示ドライバ間で隣り合う階調信号出力端子に接続可能な第１出力バッファ及び第２出力バッファは、選択信号に従って階調信号のスルーレートが選択可能にされる。

これによれば、前段と次段の階調信号出力端子が夫々で担う階調信号電極に共通接続されることによって第１及び第２出力バッファの駆動負荷が増大する場合に対処することができる。

〔７〕＜走査ライン毎に一連の階調データを分割して夫々の表示ドライバに供給＞
項２において、前記複数個の表示ドライバは同一の回路構成を供える。前記複数個の表示ドライバに表示データを供給するホスト装置を更に有する。前記ホスト装置は、走査ライン毎に一連の階調データを分割して夫々の表示ドライバに供給する。

これによれば、並設した複数個の表示ドライバを用いて表示パネルを千鳥状にドット反転駆動するとき、ホスト装置は夫々の表示ドライバへの階調データの供給という点において新たな負担が強いられない。

〔８〕＜ダミーデータ出力に代える高インピーダンス制御＞
表示ドライバは、並列的に階調信号を出力する並列された複数個の階調信号出力端子と、前記階調信号出力端子に第１極性の階調信号を出力する複数の第１出力バッファと、前記階調信号出力端子に第２極性の階調信号を出力する複数の第２出力バッファと、前記複数の第１出力バッファ及び第２出力バッファの出力を対応する階調信号出力端子に切替え可能に接続する出力スイッチ回路と、前記出力スイッチ回路のスイッチ状態を所定のタイミングで交互に切替えながら、表示タイミングに同期して夫々の第１出力バッファ及び第２出力バッファから対応する階調信号出力端子への階調信号の出力を制御するタイミング制御回路と、を有する。並列された前記階調信号出力端子の内の両端に位置する前記階調信号出力端子に前記出力スイッチ回路を介して接続可能にされる前記第１出力バッファ及び第２出力バッファの出力は選択的に高インピーダンス状態に制御可能にされる。前記タイミング制御回路は、前記階調信号出力端子の内の両端に位置する前記階調信号出力端子に前記出力スイッチ回路を介して接続可能にされる前記第１出力バッファ又は第２出力バッファのダミーデータ出力タイミングに合わせてその出力を高インピーダンス状態に制御する。

これによれば、表示パネルの同じ階調信号電極上で競合する虞のあるダミーデータの出力タイミングに合わせて、その出力を高インピーダンスに制御することによって当該ダミーデータの出力を抑止するから、並設した複数個の表示ドライバを用いて表示パネルを千鳥状にドット反転駆動するとき、上記表示ドライバは、図１２で説明したホスト装置への新たな負担を強いることなく、図１１で説明した表示ドライバ間でのサブピクセルデータの転送も必要とせずに、特定の階調信号電極に対する他の表示ドライバとの間のデータの不所望な競合を排除するために好適である。

〔９〕＜表示フレームの切替えに同期するサブ画の駆動極性の反転＞
項８において、前記所定のタイミングは表示フレームの切替えに同期するタイミングである。

これによれば、サブ画の駆動極性の反転を表示フレーム単位で容易に行うことができる。

〔１０〕＜スルーレートの選択＞
項８において、直列的に隣り合う前記表示ドライバ間で隣り合う階調信号出力端子に接続可能な第１出力バッファ及び第２出力バッファは、選択信号に従って階調信号のスルーレートが選択可能にされる。

これによれば、前段と次段の階調信号出力端子が夫々で担う階調信号電極に共通接続されることによって第１及び第２出力バッファの駆動負荷が増大する場合に対処することができる。

〔１１〕＜ダミーデータ出力を抑止する高インピーダンス制御＞
表示ドライバは、並列的に階調信号を出力する並列された複数個の階調信号出力端子と、前記階調信号出力端子に第１極性の階調信号を出力する複数の第１出力バッファと、前記階調信号出力端子に第２極性の階調信号を出力する複数の第２出力バッファと、前記複数の第１出力バッファ及び第２出力バッファの出力を対応する階調信号出力端子に切替え可能に接続する出力スイッチ回路と、前記出力スイッチ回路のスイッチ状態を所定のタイミングで交互に切替えながら、表示タイミングに同期して夫々の第１出力バッファ及び第２出力バッファから対応する階調信号出力端子への階調信号の出力を制御するタイミング制御回路と、を有し、１個の半導体基板に形成される。並列された前記階調信号出力端子の内の両端に位置する前記階調信号出力端子に前記出力スイッチ回路を介して接続可能にされる前記第１出力バッファ及び第２出力バッファの出力は選択的に高インピーダンス状態に制御可能にされる。前記タイミング制御回路は、前記階調信号出力端子の内の両端に位置する前記階調信号出力端子に前記スイッチ回路を介して接続可能にされる前記第１出力バッファ及び第２出力バッファによるダミーデータの出力を当該第１出力バッファ及び第２出力バッファの高インピーダンス制御によって抑止する。

これによれば、表示パネルの同じ階調信号電極上で競合する虞のあるダミーデータの出力を、その出力の高インピーダンス制御によって抑止するから、並設した複数個の表示ドライバを用いて表示パネルを千鳥状にドット反転駆動するとき、上記表示ドライバは、図１２で説明したホスト装置への新たな負担を強いることなく、図１１で説明した表示ドライバ間でのサブピクセルデータの転送も必要とせずに、特定の階調信号電極に対する他の表示ドライバとの間のデータの不所望な競合を排除するために好適である。

２．実施の形態の詳細
実施の形態について更に詳述する。

図１には千鳥状にドット反転駆動される表示パネルとこれを駆動する複数の表示ドライバを用いた電子機器の一例が示される。同図に示される電子機器ＥＬＤＥＶは、特に制限されないが、パーソナルコンピュータ、タブレット、ファブレット、或いはセルラーフォン等とされる。

電子機器ＥＬＤＥＶは、表示パネル１と、表示パネル１を駆動するためにその縁辺に直列的に配置された２個の表示ドライバ２＿１，２＿２を有する。

表示パネル１において、Ｒｘ，Ｇｘ，Ｂｘ，ｒｘ，ｇｘ，ｂｘ（ｘは画素番号）はレッド（Ｒ，ｒ）、グリーン（Ｇ，ｇ）、ブルー（Ｂ，ｂ）のサブ画素を示す。同一極性で駆動されるレッド、グリーン、ブルーのサブ画素の一方のグループをＲｘ，Ｇｘ，Ｂｘで示し、他方のグループをｒｘ，ｇｘ，ｂｘで示してある。

表示パネルＢ８０３にサブ画素ＳＰＸの詳細が例示される。サブ画素ＳＰＸは、アクティブ素子としての薄膜トランジスタのゲート電極である選択端子Ｐｇが走査信号電極ＧＴに接続され、薄膜トランジスタＱｔｆｔのソースである信号入力端子Ｐｓが階調信号電極ＳＴに接続され、薄膜トランジスタＱｔｆｔのドレイン電極に液晶表示素子ＬＣＤＴと電荷蓄積容量Ｃが接続され、液晶表示素子ＬＣＤＴ及び電荷蓄積容量Ｃが共通電極に接続されて、構成される。ＳＣＮは走査信号電極ＧＴの延在方向に前記サブ画素ＳＰＸが配置された走査ラインを意味し、図１には代表的にＳＣＮ＿１、ＳＣＮ＿２、ＳＣＮ＿３が例示される。ＳＩＧは階調信号電極ＳＴの延在方向にサブ画素が配置された信号ラインを意味し、図１には代表的にＳＴ＿（Ｒ１），ＳＴ＿（ｇ１、ｒ１），ＳＴ＿（Ｇ１，Ｂ１），…が例示される。

複数のサブ画素ＳＰＸのマトリクス状配置は千鳥状のドット反転駆動を考慮して、同一信号ラインＳＩＧのサブ画素ＳＰＸは順次１個毎に、隣り合う一方又は他方の階調信号電極ＳＴに交互に接続される。例えば、信号ラインＳＩＧ＿（ｇ１、Ｇ１）のサブ画素ｇ１，Ｇ１，ｇ１，…は順次１個毎に、隣り合う一方の階調信号電極ＳＴ＿（ｇ１、ｒ１）又は他方の階調信号電極ＳＴ＿（Ｇ１，Ｂ１）に交互に接続される。

ここでは階調信号電極ＳＴは、３×８００＋３×８００＋１=４８０１本形成され、入力スイッチ回路１０を介して、同一の構成を有する２個の表示ドライバ２＿１，２＿２に接続される。夫々の表示ドライバ２＿１，２＿２は階調信号出力端子ＳＬ，Ｓ１〜Ｓ８００を有している。夫々の表示ドライバ２＿１，２＿２において階調信号出力端子Ｓ１〜Ｓ８００の夫々は、１本置きに同一極性で駆動される３本の階調信号電極ＳＴ毎に、入力スイッチ回路１０を介して接続される。入力スイッチ回路１０は３本のスイッチ信号ＳＲＣＳＷ（ａ）〜ＳＲＣＳＷ（ｃ）によって走査ライン毎に時分割でオン状態にされるスイッチを順次切替えていく。特に、前段の表示ドライバ２＿１の階調信号出力端子ＳＬは先頭の階調信号電極ＳＴ＿（ＲＦ１）に単独で接続されるが、後段の表示ドライバ２＿２の階調信号出力端子ＳＬは前段の表示ドライバ２＿１の終点の階調信号出力端子Ｓ８００に接続される。

前記表示ドライバ２＿１は走査信号電極ＳＣＮを所定の順に駆動しながら、複数の階調信号電極ＳＴに階調信号を並列的に供給する。表示ドライバ２＿１，２＿２は、階調信号出力端子ＳＬ，Ｓ１〜Ｓ８００に出力スイッチ回路２６を介して正極性の階調信号を出力する第１出力バッファＴＲＢＵＦ（＋），ＢＵＦ（＋）と負極性の階調信号を出力する第２出力バッファＴＲＢＵＦ（−），ＢＵＦ（−）が設けられる。階調信号出力端子ＳＬには第１出力バッファＴＲＢＵＦ（＋）又は第２出力バッファＴＲＢＵＦ（−）の出力が表示フレーム毎に出力スイッチ回路２６で交互に切替えて接続される。階調信号出力端子Ｓ７９９、Ｓ８００には第１出力バッファＴＲＢＵＦ（＋）又は第２出力バッファＴＲＢＵＦ（−）の出力が表示フレーム毎に出力スイッチ回路２６で交互に切替えて接続される。その他の隣り合う階調信号出力端子Ｓｉ、Ｓｉ＋１には第１出力バッファＢＵＦ（＋）又は第２出力バッファＢＵＦ（−）の出力が表示フレーム毎に出力スイッチ回路２６で交互に切替えて接続される。出力スイッチ回路２６の制御は極性切替え信号ＰＯＬ＿ＳＥＬで行う。極性切替え信号ＰＯＬ＿ＳＥＬが第１レベルにされると、階調出力端子ＳＬは出力バッファＴＲＢＵＦ（＋）に、奇数番の階調出力端子Ｓ１，Ｓ３，…、Ｓ７９７は出力バッファＢＵＦ（−）に、偶数番の階調出力端子Ｓ２，Ｓ４，…，Ｓ７９８は出力バッファＢＵＦ（＋）に、階調出力端子Ｓ７９９は出力バッファＴＲＢＵＦ（−）に、階調出力端子Ｓ８００は出力バッファＴＲＢＵＦ（＋）に接続される。極性切替え信号ＰＯＬ＿ＳＥＬが第２レベルにされると、接続状態は上記の逆にされる。

第１出力バッファＴＲＢＵＦ（＋）は高出力インピーダンス制御機能付きのアナログ出力回路２０と当該アナログ出力回路２０に供給する駆動データをラインラッチ回路３５から入力する駆動データラッチ２４を有する。第２出力バッファＴＲＢＵＦ（−）は高出力インピーダンス制御機能付きのアナログ出力回路２１と当該アナログ出力回路２１に供給する駆動データをラインラッチ回路３５から入力する駆動データラッチ２４を有する。第１出力バッファＢＵＦ（＋）はアナログ出力回路２２と当該アナログ出力回路２２に供給する駆動データをラインラッチ回路３５から入力する駆動データラッチ２５を有する。第２出力バッファＢＵＦ（−）はアナログ出力回路２３と当該アナログ出力回路２３に供給する駆動データをラインラッチ回路３５から入力する駆動データラッチ２５を有する。

アナログ出力回路２０，２１とアナログ出力回路２２，２３との相違点は高出力インピーダンス制御されるか否かである。アナログ出力回路２０，２１の高インピーダンス状態は制御信号ＨｉＺ＿ＳＥＬによって選択される。駆動データラッチ２４，２５のラッチデータは制御信号Ｇ＿ＳＥＬ，Ｂ＿ＳＥＬ，Ｒ＿ＳＥＬで選択される。Ｇ＿ＳＥＬはグリーンのサブ画素データのラッチを制御し、Ｂ＿ＳＥＬはブルーのサブ画素データのラッチを制御し、Ｒ＿ＳＥＬはレッドのサブ画素データのラッチを制御する。特に制限されないが、それら制御信号Ｇ＿ＳＥＬ，Ｂ＿ＳＥＬ，Ｒ＿ＳＥＬは夫々の駆動データラッチ２４，２５に個別に供給される。夫々の制御信号Ｇ＿ＳＥＬ，Ｂ＿ＳＥＬ，Ｒ＿ＳＥＬ、ＨｉＺ＿ＳＥＬはタイミング制御回路３２が表示タイミングに同期して生成する。

更に第１出力バッファＴＲＢＵＦ（＋）、ＴＲＢＵＦ（−）は制御データＴＨＲ＿ＲＡＴに従ってそのスルーレートが選択的に設定可能にされる。例えばアナログ出力回路２０，２１における出力段トランジスタのサイズを選択可能にしたり、アナログ出力回路２０，２１における駆動アンプのバイアス電流を選択可能にしたりすることでスルーレートを可変可能にすることができる。制御データＴＨＲ＿ＲＡＴはホスト装置４からインタフェース回路（Ｉ／Ｆ回路）３０を介してレジスタ回路（ＲＥＧ）３１に設定されたデータに応じて決定される。

表示データはホスト装置４からインタフェース回路３０を介してデータ転送制御回路３３に供給される。供給された表示データは図示を省略するフレームバッファに一旦蓄積されてもよいし、データストリームとして順次直列的に供給される場合にはフレームバッファへの一時的格納は省略されていてもよい。データ転送制御回路３３は供給された画像データを表示タイミングに間に合うようにデータ変換制御回路３４に供給し、データ変換制御回路３４は表示パネル１のサブピクセルＳＰＸの配列に従ってスキャンライン単位でラインラッチ回路３５に駆動データをラッチさせる。ラインラッチ回路３５にラッチされた駆動データは、一つの走査ライン内におけるスイッチ信号ＳＲＣＳＷ（ａ）〜ＳＲＣＳＷ（ｃ）よる時分割の入力選択に同期して、対応する色の駆動データが選択信号Ｇ＿ＳＥＬ，Ｂ＿ＳＥＬ，Ｒ＿ＳＥＬによって駆動データラッチ２４，２５にラッチされる。

ここで、階調信号出力端子Ｓ１，Ｓ２に着目して表示動作について説明する。極性切替え信号ＰＯＬ＿ＳＥＬを第１レベルとすると、階調出力端子Ｓ１は出力バッファＢＵＦ（−）に、階調出力端子Ｓ２は出力バッファＢＵＦ（＋）に接続される。第１走査ラインＳＣＮ＿１の水平表示期間では、スイッチ信号ＳＲＣＳＷ（ａ）による入力選択に同期して階調信号出力端子Ｓ１からサブ画素データｇ１が出力されると共に階調信号出力端子Ｓ２からサブ画素データＧ２が出力され、スイッチ信号ＳＲＣＳＷ（ｂ）による入力選択に同期して階調信号出力端子Ｓ１からサブ画素データｂ２が出力されると共に階調信号出力端子Ｓ２からサブ画素データＢ１が出力され、スイッチ信号ＳＲＣＳＷ（ｃ）による入力選択に同期して階調信号出力端子Ｓ１からサブ画素データｒ２が出力されると共に階調信号出力端子Ｓ２からサブ画素データＲ３が出力される。

ここで、相互に同一の２個の表示ドライバ２＿１，２＿２を並列的に動作させて表示動作を行う場合に、並列された前段の表示ドライバ２＿１の終点の階調信号出力端子Ｓ８００からの表示データと、並列された次段の表示ドライバ２＿２の始点の階調信号出力端子ＳＬからの表示データとを用いて駆動すべき共通の階調信号電極ＳＴ＿（Ｇ７９９，Ｂ７９９），ＳＴ＿（Ｇ８００，Ｒ８００），ＳＴ＿（Ｂ８００，Ｒ８０１）が存在することになる。この構成において、前段の表示ドライバ２＿１における階調信号出力端子Ｓ８００の出力と、次段の表示ドライバ２＿２の階調信号出力端子ＳＬからの出力との衝突を回避するために、当該階調信号出力端子Ｓ８００、ＳＬの夫々が表示色の階調信号を出力しない期間に、当該階調信号出力端子Ｓ８００、ＳＬに接続している出力バッファ２０，２１の出力を高インピーダンスに制御する。

図２には階調信号出力端子Ｓ８００、ＳＬに接続する出力バッファ２０，２１の出力に対する高インピーダンスの制御タイミングが例示される。Ｚｉｇｚａｇ＿ＳＥＬは駆動する走査ラインＳＣＮの切替え毎にトグルされる状態信号であり、タイミング制御回路３２で生成される。走査ラインＳＣＮの切替えは表示フレーム期間内における水平表示期間毎に行われる。

タイミング制御回路３２は予め決められた論理に従って、選択信号Ｇ＿ＳＥＬ，Ｂ＿ＳＥＬ，Ｒ＿ＳＥＬ，ＨｉＺ＿ＳＥＬを生成する。特に制限されないが、スイッチ信号ＳＲＣＳＷ（ａ）のハイパルス期間に応じてグリーンデータを選択する選択信号Ｇ＿ＳＥＬがハイレベルにされ、スイッチ信号ＳＲＣＳＷ（ｂ）のハイパルス期間に応じてブルーデータを選択する選択信号Ｂ＿ＳＥＬがハイレベルにされ、スイッチ信号ＳＲＣＳＷ（ｃ）のハイパルスからスイッチ信号ＳＲＣＳＷ（ａ）が次にハイパルス変化されるまでの期間に応じてレッドデータの出力を選択する選択信号Ｒ＿ＳＥＬがハイレベルにされる。階調信号出力端子Ｓ１〜Ｓ７９８に接続される出力バッファＢＵＦ（＋），ＢＵＦ（−）については上記選択信号Ｇ＿ＳＥＬ，Ｂ＿ＳＥＬ，Ｒ＿ＳＥＬの夫々のハイレベル波形に従って対応する色の駆動データを対応するデータラッチ２５にラッチさせて階調信号を当該階調信号出力端子から出力させる。一方、共通接続が予定されている階調信号出力端子ＳＬ，Ｓ８００に接続される出力バッファＴＲＢＵＦ（＋），ＴＲＢＵＦ（−）については、制御信号ＨｉＺ＿ＳＥＬによる高インピーダンス制御の対象にされる。図２に例示されるように、階調信号出力端子Ｓ８００に接続される出力バッファＴＲＢＵＦ（＋），ＴＲＢＵＦ（−）に対する制御信号ＨｉＺ＿ＳＥＬは、状態信号Ｚｉｇｚａｇ＿ＳＥＬと選択信号Ｒ＿ＳＥＬの論理積信号とされ、当該信号ＨｉＺ＿ＳＥＬのハイレベルによって当該出力バッファＴＲＢＵＦ（＋），ＴＲＢＵＦ（−）の出力が高インピーダンスにされる。階調出力端子Ｓ８００は階調信号電極ＳＴ＿（Ｂ８００，Ｒ８０１）に対してスイッチ信号ＳＲＣＳＷ（ｃ）のハイパルス期間にはレッドの階調信号を出力することを要しないからである。この期間には次段の階調信号出力端子ＳＬがレッドの階調信号を出力することになる。したがって、当該次段の階調信号出力端子ＳＬに接続する出力バッファＴＲＢＵＦ（＋），ＴＲＢＵＦ（−）は、階調信号出力端子Ｓ８００に接続される出力バッファＴＲＢＵＦ（＋），ＴＲＢＵＦ（−）に対する制御信号ＨｉＺ＿ＳＥＬの反転信号が制御信号ＨｉＺ＿ＳＥＬとして供給される。

出力バッファＴＲＢＵＦ（＋），ＴＲＢＵＦ（−）の出力に対する選択的な高インピーダンス制御を採用せずに、図３に例示されるように、本来表示駆動すべきサブ画素のデータが無いときダミーデータ（Ｄｕｍｍｙ）を出力すれば、前段の階調信号出力端子Ｓ８００と後段の階調信号出力端子ＳＬの相互に一方から出力されるダミーデータとサブ画素の階調信号とが衝突して表示が乱れてしまう。

図２に示されるように、表示パネル１の同じ階調信号電極ＳＴ＿（Ｂ８００，Ｒ８０１）上で競合する虞のある期間に、前段の階調信号出力端子Ｓ８００と次段の階調信号出力端子ＳＬに夫々接続される出力バッファＴＲＢＵＦ（＋），ＴＲＢＵＦ（−）の出力を図２の如く高インピーダンス制御するから、並設した複数個の表示ドライバを用いて表示パネルを千鳥状にドット反転駆動するとき、図１２で説明したホスト装置への新たな負担を強いることなく、図１１で説明した表示ドライバ間でのサブピクセルデータの転送も必要とせずに、特定の階調信号電極に対する表示ドライバ間でのデータの不所望な競合を排除することができる。

前述のように、直列的に隣り合う前記表示ドライバ間で隣り合う階調信号出力端子Ｓ８００、ＳＬに接続可能な出力バッファＴＲＢＵＦ（＋）、ＴＲＢＵＦ（−）は、選択信号ＴＨＲ＿ＲＡＴに従って階調信号のスルーレートが選択可能になっている。これによれば、前段と次段の階調信号出力端子Ｓ８００，ＳＬが夫々で担う階調信号電極に共通接続されることによって第１及び第２出力バッファの駆動負荷が増大する場合に対処することが可能になる。

図１に例示される表示パネル１は、サブ画素ＳＰＸ毎に薄膜トランジスタから成るアクティブ素子Ｑｔｆｔを有し、アクティブ素子Ｑｔｆｔを構成する半導体に低温ポリシリコンが用いられる。１本置きに同一極性で駆動されるＲ，Ｇ，Ｂの３本の階調信号電極毎に、入力スイッチ回路１０を介して１個の前記階調信号出力端子が割り当てられ、３本の階調信号電極の内からスイッチ信号ＳＲＣＳＷ（ａ）〜ＳＲＣＳＷ（ｃ）によって選択された１本の階調信号電極が当該共通の階調信号出力端子に接続される。これによれば、アクティブ素子を高速動作させることができる表示パネル１を用いるのに好適であり、それ故に、サブ画素の入力経路に入力スイッチ回路１０が介在されても必要な動作速度が保証され、表示ドライバ２＿１，２＿２は、階調信号電極数の数分の一の数の階調信号出力端子をもてば良く、表示ドライバ２＿１，２＿２の高解像度表示への対応が容易になる。

図４にはアクティブ素子を構成する半導体にアモルファスシリコンを利用した表示パネル１ｍを適用した電子機器ＥＬＤＥＶｍが例示される。図４に例示される電子機器ＥＬＤＥＶｍは、図１の電子機器ＥＬＤＥＶに比べて、表示パネル１ｍはサブ画素毎に薄膜トランジスタから成るアクティブ素子を利用するが、アクティブ素子を構成する半導体にアモルファスシリコンが用いられ、前記階調信号出力端子は前記階調信号電極に一対一対応される点が相違する。それに従って、階調信号出力端子の数が図１の３倍になり、それに伴って、出力スイッチ回路２６ｍの規模、出力バッファＢＵＦ（＋），ＢＵＦ（−）の数も図１の大凡３倍にされる。表示ドライバ２＿１＿ｍ、２＿２ｍの初段の出力バッファと終段の出力バッファＴＲＢＵＦ（＋）、ＴＲＢＵＦ（−）は高出力インピーダンス制御可能な点とスルーレートの調整可能な点は図１と同様である。その他の構成については図１と同様であるので、それと同じ参照符号を付してその詳細な説明を省略する。

図４において階調信号電極ＳＴ＿（ｒ１，ｂ８００）が前段の階調信号出力端子Ｓ１と次段の階調信号出力端子ＳＬに共通接続される。この場合、図５に例示されるように、階調信号出力端子Ｓ１は偶数番の走査ラインＳＣＮ＿２，…でブルーの階調信号を出力し、階調信号出力端子Ｓ１に接続する出力バッファＴＲＢＵＦ（＋），ＴＲＢＵＦ（−）はブルーの階調信号を出力する以外の期間に制御信号ＨｉＺ＿ＳＥＬによって出力が高インピーダンスに制御される。階調信号出力端子ＳＬは奇数番の走査ラインＳＣＮ＿１，ＳＣＮ３，…でレッドの階調信号を出力し、階調信号出力端子ＳＬに接続する出力バッファＴＲＢＵＦ（＋），ＴＲＢＵＦ（−）はレッドの階調信号を出力する以外の期間に制御信号ＨｉＺ＿ＳＥＬによって出力が高インピーダンスに制御される。夫々に制御信号ＨｉＺ＿ＳＥＬは予め定められた論理に従って前記信号Ｚｉｇｚａｇ＿ＳＥＬの状態に応じて生成すればよい。図６のように高インピーダンス制御を行わずに適当なダミーデータ（Ｄｕｍｍｙ）をその期間に出力するとすれば、階調信号出力端子ＳＬとＳ１の出力が競合して表示が乱れることになる。

したがって、図４の電子機器ＥＬＤＥＶによれば、図１と同様に、並設した複数個の表示ドライバ２＿１ｍ、２＿２ｍを用いて表示パネル１ｍを千鳥状にドット反転駆動するとき、図１２で説明したホスト装置への新たな負担を強いることなく、図１１で説明した表示ドライバ間でのサブピクセルデータの転送も必要とせずに、特定の階調信号電極に対する表示ドライバ間でのデータの不所望な競合を排除することができる。

更に、一対の表示ドライバ２＿１ｍ、２＿２ｍ間で隣り合う階調信号出力端子Ｓ１、ＳＬに接続可能な出力バッファＴＲＢＵＦ（＋）、ＴＲＢＵＦ（−）は、選択信号ＴＨＲ＿ＲＡＴに従って階調信号のスルーレートが選択可能になっているから、前段と次段の階調信号出力端子Ｓ１，ＳＬが夫々で担う階調信号電極に共通接続されることによって出力バッファＴＲＢＵＦ（＋）、ＴＲＢＵＦ（−）の駆動負荷が増大する場合に対処することが可能になる。

また、半導体にアモルファスシリコンを用いる点で、安価な表示パネルを採用しなければならない条件に好適である。但し、表示ドライバ２＿１ｍ２＿２ｍは、階調信号電極の数に応ずる数の階調信号出力端子を要する点に注意を要する。

本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、表示パネルは液晶パネルに限定されず、プラズマパネル、又はＥＬ（エレクトロルミネッセンス）パネルなどであってもよい。また、所謂ドット反転の規模は１画素置きであることに限定されず、２画素置きなどであってもよい。

ダミーデータとは無効データを含む概念である。

ＥＬＤＥＶ、ＥＬＤＥＶｍ 電子機器
１，１ｍ 表示パネル
２＿１，２＿２，２＿１ｍ、２＿２ｍ 表示ドライバ
４ ホスト装置（ＨＳＴ）
ＳＰＸ サブ画素
Ｐｇ 選択端子
ＧＴ 走査信号電極
Ｑｔｆｔ 薄膜トランジスタ
Ｐｓ 信号入力端子
ＳＴ 階調信号電極
ＬＣＤＴ 液晶表示素子
Ｃ 電荷蓄積容量
ＳＣＮ，ＳＣＮ＿１，ＳＣＮ＿２，ＳＣＮ＿３ 走査ライン
ＳＩＧ，ＳＴ＿（Ｒ１），ＳＴ＿（ｇ１、ｒ１），ＳＴ＿（Ｇ１，Ｂ１），… 信号ライン
ＳＬ，Ｓ１〜Ｓ８００ 階調信号出力端子
１０ 入力スイッチ回路
ＳＲＣＳＷ（ａ）〜ＳＲＣＳＷ（ｃ） スイッチ信号
ＴＲＢＵＦ（＋），ＢＵＦ（＋） 第１出力バッファ
ＴＲＢＵＦ（−），ＢＵＦ（−） 第２出力バッファ
ＰＯＬ＿ＳＥＬ 極性切替え信号
２０ 高出力インピーダンス制御機能付きのアナログ出力回路
２１ 高出力インピーダンス制御機能付きのアナログ出力回路
２２ アナログ出力回路
２４ 駆動データラッチ
２５ 駆動データラッチ
２６ 出力スイッチ回路
ＨｉＺ＿ＳＥＬ 高インピーダンス制御信号
Ｇ＿ＳＥＬ，Ｂ＿ＳＥＬ，Ｒ＿ＳＥＬ 出ラッチ制御信号
ＴＨＲ＿ＲＡＴ スルーレート制御データ
３０ インタフェース回路（Ｉ／Ｆ回路）
３１ レジスタ回路（ＲＥＧ）
３３ データ転送制御回路
３４ データ変換制御回路
３５ ラインラッチ回路

Claims (11)

1. 表示パネルと、前記表示パネルを駆動するためにその縁辺に直列的に配置された複数個の表示ドライバを有する電子機器であって、
   前記表示パネルは、選択端子が走査信号電極に接続され且つ信号入力端子が階調信号電極に接続された複数のサブ画素を有し、走査信号電極の延在方向に前記サブ画素が配置された複数の走査ラインと、階調信号電極の延在方向に前記サブ画素が配置された複数の信号ラインが形成され、同一信号ラインのサブ画素は順次所定数毎に、隣り合う一方又は他方の階調信号電極に交互に接続され、
   前記表示ドライバは走査信号電極を所定の順に駆動しながら、複数の階調信号電極に階調信号を並列的に供給し、
   直列的に隣り合う前記表示ドライバ間で隣り合う階調信号出力端子は双方が駆動対象にする共通の階調信号電極に接続され、
   前記直列的に隣り合う表示ドライバは、前記共通の階調信号電極に向けた階調信号の出力制御として、相互に隣り合う一方の階調信号出力端子からの階調信号の出力タイミングと競合する、相互に隣り合う他方の階調信号出力端子からのダミーデータの出力を、当該階調信号出力端子に係る高インピーダンス制御によって抑止する、電子機器。
2. 請求項１において、前記表示ドライバは、階調信号出力端子に第１極性の階調信号を出力する複数の第１出力バッファ及び第２極性の階調信号を出力する複数の第２出力バッファを備えると共に、切替え可能に第１出力バッファ又は第２出力バッファの出力を対応する階調信号出力端子に接続する出力スイッチ回路を有する、電子機器。
3. 請求項２において、前記所定数は１であり、
   前記表示ドライバは複数の前記第１出力バッファ及び第２出力バッファを用いて階調信号電極を１本置きに同一極性で駆動し、階調信号電極に対する駆動極性を表示フレーム単位で交互に切替える、電子機器。
4. 請求項３において、前記表示パネルは前記サブ画素毎に薄膜トランジスタから成るアクティブ素子を有し、前記アクティブ素子を構成する半導体にアモルファスシリコンが用いられ、
   前記階調信号出力端子は前記階調信号電極に一対一対応される、電子機器。
5. 請求項３において、前記表示パネルは前記サブ画素毎に薄膜トランジスタから成るアクティブ素子を有し、前記アクティブ素子を構成する半導体に低温ポリシリコンが用いられ、
   １本置きに同一極性で駆動されるＲ，Ｇ，Ｂの３本の階調信号電極毎に、入力スイッチ回路を介して１個の前記階調信号出力端子が割り当てられ、
   表示ドライバは、駆動される走査信号電極の切替えに同期して前記入力スイッチ回路で階調信号出力端子に接続する階調信号電極を切替える、電子機器。
6. 請求項２において、直列的に隣り合う前記表示ドライバ間で隣り合う階調信号出力端子に接続可能な第１出力バッファ及び第２出力バッファは、選択信号に従って階調信号のスルーレートが選択可能にされる、電子機器。
7. 請求項２において、前記複数個の表示ドライバは同一の回路構成を供え、
   前記複数個の表示ドライバに表示データを供給するホスト装置を更に有し、
   前記ホスト装置は、走査ライン毎に一連の階調データを分割して夫々の表示ドライバに供給する、電子機器。
8. 並列的に階調信号を出力する並列された複数個の階調信号出力端子と、
   前記階調信号出力端子に第１極性の階調信号を出力する複数の第１出力バッファと、
   前記階調信号出力端子に第２極性の階調信号を出力する複数の第２出力バッファと、
   前記複数の第１出力バッファ及び第２出力バッファの出力を対応する階調信号出力端子に切替え可能に接続する出力スイッチ回路と、
   前記出力スイッチ回路のスイッチ状態を所定のタイミングで交互に切替えながら、表示タイミングに同期して夫々の第１出力バッファ及び第２出力バッファから対応する階調信号出力端子への階調信号の出力を制御するタイミング制御回路と、を有し、
   並列された前記階調信号出力端子の内の両端に位置する前記階調信号出力端子に前記出力スイッチ回路を介して接続可能にされる前記第１出力バッファ及び第２出力バッファの出力は選択的に高インピーダンス状態に制御可能にされ、
   前記タイミング制御回路は、前記階調信号出力端子の内の両端に位置する前記階調信号出力端子に前記出力スイッチ回路を介して接続可能にされる前記第１出力バッファ又は第２出力バッファのダミーデータ出力タイミングに合わせてその出力を高インピーダンス状態に制御する、表示ドライバ。
9. 請求項８において、前記所定のタイミングは表示フレームの切替えに同期するタイミングである、表示ドライバ。
10. 請求項８において、直列的に隣り合う前記表示ドライバ間で隣り合う階調信号出力端子に接続可能な第１出力バッファ及び第２出力バッファは、選択信号に従って階調信号のスルーレートが選択可能にされる、表示ドライバ。
11. 並列的に階調信号を出力する並列された複数個の階調信号出力端子と、
    前記階調信号出力端子に第１極性の階調信号を出力する複数の第１出力バッファと、
    前記階調信号出力端子に第２極性の階調信号を出力する複数の第２出力バッファと、
    前記複数の第１出力バッファ及び第２出力バッファの出力を対応する階調信号出力端子に切替え可能に接続する出力スイッチ回路と、
    前記出力スイッチ回路のスイッチ状態を所定のタイミングで交互に切替えながら、表示タイミングに同期して夫々の第１出力バッファ及び第２出力バッファから対応する階調信号出力端子への階調信号の出力を制御するタイミング制御回路と、を有し、
    並列された前記階調信号出力端子の内の両端に位置する前記階調信号出力端子に前記出力スイッチ回路を介して接続可能にされる前記第１出力バッファ及び第２出力バッファの出力は選択的に高インピーダンス状態に制御可能にされ、
    前記タイミング制御回路は、前記階調信号出力端子の内の両端に位置する前記階調信号出力端子に前記スイッチ回路を介して接続可能にされる前記第１出力バッファ及び第２出力バッファによるダミーデータの出力を当該第１出力バッファ及び第２出力バッファの高インピーダンス制御によって抑止する、１個の半導体基板に形成された表示ドライバ。

Images