WO2017208954A1

WO2017208954A1 - 映像信号線駆動回路およびそれを備える表示装置、ならびに映像信号線の駆動方法

Info

Publication number: WO2017208954A1
Application number: PCT/JP2017/019477
Authority: WO
Inventors: 齊藤　浩二; 晃祐川本; 一久吉本; 和也近藤; 正樹植畑; 森　泰樹
Original assignee: シャープ株式会社
Priority date: 2016-06-01
Filing date: 2017-05-25
Publication date: 2017-12-07
Also published as: US10896650B2; CN109196576A; CN109196576B; US20190164512A1

Abstract

従来よりも低消費電力化を実現するチャージシェアリング方式を用いたソースドライバ（映像信号線駆動回路）を提供する。　短絡回路は、連続するＫ本（Ｋは４以上の偶数）のソースバスラインを１つのグループとし、当該Ｋ本のソースバスラインに１からＫまでの番号を割り当てたと仮定したときに各グループにおいて各組を構成する２本のソースバスラインに割り当てられた番号の和が全ての組で等しくなるようにソースバスラインを短絡させる。例えば、短絡回路は、連続する４本のソースバスラインを１つのグループとし、各グループにおいて、１本目のソースバスラインと４本目のソースバスラインとを短絡させ、２本目のソースバスラインと３本目のソースバスラインとを短絡させる。

Description

映像信号線駆動回路およびそれを備える表示装置、ならびに映像信号線の駆動方法

　本発明は、表示装置の表示部に配設された映像信号線を駆動する映像信号線駆動回路およびそれを備える表示装置に関し、特に、２本の映像信号線間を短絡させ当該２本の映像信号線で電荷を共有させるチャージシェアリングを行う映像信号線駆動回路に関する。

　従来より、スイッチング素子としてＴＦＴ（薄膜トランジスタ）を備えるアクティブマトリクス型の液晶表示装置が知られている。この液晶表示装置は、互いに対向する２枚の絶縁性のガラス基板から構成される液晶パネルを備えている。液晶パネルを構成する一方のガラス基板には、ゲートバスライン（走査信号線）とソースバスライン（映像信号線）とが配設され、ゲートバスラインとソースバスラインとの交差部近傍にＴＦＴが設けられている。そのＴＦＴに関し、ゲート電極はゲートバスラインに接続され、ソース電極はソースバスラインに接続され、ドレイン電極は画素電極に接続されている。液晶パネルを構成する他方のガラス基板には、液晶層を介して画素電極との間に電圧を印加するための共通電極が設けられている。このような構成において、各ＴＦＴのゲート電極がゲートバスラインからアクティブな走査信号を受けたときに当該ＴＦＴのソース電極がソースバスラインから受ける映像信号に基づいて、画素電極－共通電極間（液晶層）に電圧が印加される。これにより液晶が駆動され、液晶パネルの表示部に所望の画像が表示される。

　ところで、液晶には、直流電圧が加わり続けると劣化するという性質がある。このため、液晶表示装置では、液晶の劣化を抑えるために、液晶印加電圧（画素電極－共通電極間の電圧）の極性をフレーム毎に反転させる交流化駆動が行われている。但し、各フレームにおいて全ての画素の極性（液晶印加電圧の極性）を同じにした場合、画像表示の際にフリッカが生じやすい。そこで、フリッカの発生を抑制するために、フレーム毎に極性を反転させるのみならず空間的にも極性を反転させる様々な極性反転方式が従来より採用されている。以下、それら様々な極性反転方式について説明する。

　図４２は、「ドット反転方式」と呼ばれる方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。この方式においては、空間的には、１本のゲートバスライン毎に極性が反転するとともに、１本のソースバスライン毎に極性が反転する。図４３は、「２ドット反転方式」と呼ばれる方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。この方式においては、空間的には、２本のゲートバスライン毎に極性が反転するとともに、１本のソースバスライン毎に極性が反転する。図４４は、「ソース反転方式」と呼ばれる方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。この方式においては、空間的には、１本のソースバスライン毎に極性が反転する。なお、いずれの方式においても、各画素に関し、偶数フレームにおける極性と奇数フレームにおける極性とは異なっている。

　ここで、ドット反転方式，２ドット反転方式，およびソース反転方式のそれぞれを採用した場合にソースバスラインの充放電に必要となる電力を試算する。なお、試算条件は次のとおりである。解像度をＷＸＧＡ（１２８０×８００）とする。画素の配列を図４２～図４４に示すようなＲＧＢの縦ストライプ型とする。１本のソースバスラインの配線容量を１００ｐＦとする。図４５に示すように、共通電極には直流電圧（０Ｖ）を与え、正極性側のソース印加電圧を＋５Ｖとし、負極性側のソース印加電圧を－５Ｖとする。垂直帰線期間の長さを１０水平走査期間の長さとする。リフレッシュレートを６０Ｈｚまたは１２０Ｈｚとする。

　一般に、１本のソースバスラインの充放電に必要となる電力Ｐは、次の式によって求められる。
　Ｐ＝ｃｆＶ²
　上式において、ｃはソースバスラインの配線容量を表し、ｆは極性反転が行われる周波数（反転周波数）を表し、Ｖはソースバスラインに印加する電圧を表している。
　また、上述の試算条件より、全てのソースバスラインの充放電に必要となる電力Ｐ（ａｌｌ）は、次の式によって求められる。
　Ｐ（ａｌｌ）＝ｃｆＶ²×１２８０×３
　また、電力Ｐ（ａｌｌ）はノーマリブラックパネルにおける白表示画面時の電力とし、その際に液晶に印加する電圧は５Ｖとする。この場合、ソースバスラインに印加する電圧の振幅は１０Ｖとなる。
　以上の点を踏まえ、各方式について、リフレッシュレートが６０Ｈｚの場合およびリフレッシュレートが１２０Ｈｚの場合の電力Ｐ（ａｌｌ）を試算する。

＜極性反転方式がドット反転方式でリフレッシュレートが６０Ｈｚである場合＞
　試算に必要な事項の値は、以下のように求められる。
　１垂直走査期間＝１ｓｅｃ／６０Ｈｚ＝約１６．７ｍｓ
　１水平走査期間＝１６．７ｍｓ／（８００＋１０）＝約２０．５８μｓ
　反転周期＝２０．５８μｓ×２＝４１．１５μｓ
　反転周波数＝１ｓｅｃ／４１．１５μｓ＝２４．３ｋＨｚ
　以上より、極性反転方式がドット反転方式でリフレッシュレートが６０Ｈｚである場合に全てのソースバスラインの充放電に必要となる電力Ｐ（ａｌｌ）は以下のとおりである。
　Ｐ（ａｌｌ）＝１００ｐＦ×２４．３ｋＨｚ×１０Ｖ²×１２８０×３
　　　　　　　＝約９３３ｍＷ

＜極性反転方式がドット反転方式でリフレッシュレートが１２０Ｈｚである場合＞
　試算に必要な事項の値は、以下のように求められる。
　１垂直走査期間＝１ｓｅｃ／１２０Ｈｚ＝約８．８ｍｓ
　１水平走査期間＝８．８ｍｓ／（８００＋１０）＝約１０．２９μｓ
　反転周期＝１０．２９μｓ×２＝２０．５８μｓ
　反転周波数＝１ｓｅｃ／２０．５８μｓ＝４８．６ｋＨｚ
　以上より、極性反転方式がドット反転方式でリフレッシュレートが１２０Ｈｚである場合に全てのソースバスラインの充放電に必要となる電力Ｐ（ａｌｌ）は以下のとおりである。
　Ｐ（ａｌｌ）＝１００ｐＦ×４８．６ｋＨｚ×１０Ｖ²×１２８０×３
　　　　　　　＝約１８６６ｍＷ

＜極性反転方式が２ドット反転方式でリフレッシュレートが６０Ｈｚである場合＞
　試算に必要な事項の値は、以下のように求められる。
　１垂直走査期間＝１ｓｅｃ／６０Ｈｚ＝約１６．７ｍｓ
　１水平走査期間＝１６．７ｍｓ／（８００＋１０）＝約２０．５８μｓ
　反転周期＝２０．５８μｓ×４＝８２．３μｓ
　反転周波数＝１ｓｅｃ／８２．３μｓ＝１２．１５ｋＨｚ
　以上より、極性反転方式が２ドット反転方式でリフレッシュレートが６０Ｈｚである場合に全てのソースバスラインの充放電に必要となる電力Ｐ（ａｌｌ）は以下のとおりである。
　Ｐ（ａｌｌ）＝１００ｐＦ×１２．１５ｋＨｚ×１０Ｖ²×１２８０×３
　　　　　　　＝約４６７ｍＷ

＜極性反転方式が２ドット反転方式でリフレッシュレートが１２０Ｈｚである場合＞
　試算に必要な事項の値は、以下のように求められる。
　１垂直走査期間＝１ｓｅｃ／１２０Ｈｚ＝約８．８ｍｓ
　１水平走査期間＝８．８ｍｓ／（８００＋１０）＝約１０．２９μｓ
　反転周期＝１０．２９μｓ×４＝４１．１６μｓ
　反転周波数＝１ｓｅｃ／４１．１６μｓ＝２４．３ｋＨｚ
　以上より、極性反転方式が２ドット反転方式でリフレッシュレートが１２０Ｈｚである場合に全てのソースバスラインの充放電に必要となる電力Ｐ（ａｌｌ）は以下のとおりである。
　Ｐ（ａｌｌ）＝１００ｐＦ×２４．３ｋＨｚ×１０Ｖ²×１２８０×３
　　　　　　　＝約９３３ｍＷ

＜極性反転方式がソース反転方式でリフレッシュレートが６０Ｈｚである場合＞
　試算に必要な事項の値は、以下のように求められる。
　１垂直走査期間＝１ｓｅｃ／６０Ｈｚ＝約１６．７ｍｓ
　１水平走査期間＝１６．７ｍｓ／（８００＋１０）＝約２０．５８μｓ
　反転周期＝２０．５８μｓ×１６２０＝３３．３３ｍｓ
　反転周波数＝１ｓｅｃ／３３．３３ｍｓ＝３０Ｈｚ
　以上より、極性反転方式がソース反転方式でリフレッシュレートが６０Ｈｚである場合に全てのソースバスラインの充放電に必要となる電力Ｐ（ａｌｌ）は以下のとおりである。
　Ｐ（ａｌｌ）＝１００ｐＦ×３０Ｈｚ×１０Ｖ²×１２８０×３
　　　　　　　＝約１．２ｍＷ

＜極性反転方式がソース反転方式でリフレッシュレートが１２０Ｈｚである場合＞
　試算に必要な事項の値は、以下のように求められる。
　１垂直走査期間＝１ｓｅｃ／１２０Ｈｚ＝約８．８ｍｓ
　１水平走査期間＝８．８ｍｓ／（８００＋１０）＝約１０．２９μｓ
　反転周期＝１０．２９μｓ×１６２０＝１６．６７ｍｓ
　反転周波数＝１ｓｅｃ／１６．６７ｍｓ＝６０Ｈｚ
　以上より、極性反転方式がソース反転方式でリフレッシュレートが１２０Ｈｚである場合に全てのソースバスラインの充放電に必要となる電力Ｐ（ａｌｌ）は以下のとおりである。
　Ｐ（ａｌｌ）＝１００ｐＦ×６０Ｈｚ×１０Ｖ²×１２８０×３
　　　　　　　＝約２．３ｍＷ

　以上より、消費電力を低くするためにはソース反転方式を採用すれば良いことが把握される。しかしながら、ソース反転方式を採用した場合には、各ソースバスラインに対して１フレーム期間を通じて同極性の電圧が印加される。このため、縦方向（ソースバスラインの伸びる方向）については、フリッカの発生を抑制する効果が低い。そこで、ソース反転方式と同様にソースドライバを駆動することで消費電力を低減しつつソースバスラインと画素との接続関係を工夫することでフリッカの発生を抑制するようにした極性反転方式も提案されている。これについて以下に説明する。

　図４６は、「Ｚ反転方式」と呼ばれる方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。この方式においては、例えば、奇数行の画素は図４６で左側に配設されたソースバスラインに接続され、偶数行の画素は図４６で右側に配設されたソースバスラインに接続される。このような構成下、各フレームにおいて、１本のソースバスライン毎に異なる極性の電圧が印加される。これにより、空間的には、ドット反転方式（図４２参照）と同様の極性反転が行われる。

　図４７は、「２Ｈ－Ｚ反転方式」と呼ばれる方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。この方式においては、４行を一組として、例えば、１行目および２行目の画素は図４７で左側に配設されたソースバスラインに接続され、３行目および４行目の画素は図４７で右側に配設されたソースバスラインに接続される。このような構成下、各フレームにおいて、１本のソースバスライン毎に異なる極性の電圧が印加される。これにより、空間的には、２ドット反転方式（図４３参照）と同様の極性反転が行われる。

　なお、図４８に示すように、「２Ｈ－Ｚ反転方式」と呼ばれる方式と「２Ｓ反転方式」と呼ばれる方式（２本のソースバスライン毎に極性を反転させる方式）とを組み合わせた方式が採用されることもある。但し上記に記載した反転方式の各名称は一般的に一義的に決まっているものでは無い。

　以上のような極性反転方式を採用することによって、消費電力を低減しつつ、フリッカの発生が抑制されている。

　ところで、消費電力を低減させるための手法として、ソースドライバから各ソースバスラインに充電電圧を印加する前に隣接する２本のソースバスラインを短絡させることにより当該２本のソースバスラインで電荷を共有させる「チャージシェアリング」と呼ばれる手法が知られている。チャージシェアリングが行われると、２本のソースバスラインの電圧は、一方のソースバスラインの電圧と他方のソースバスラインの電圧との中間電圧にまで、ソースドライバからの電荷の供給を受けることなく遷移する。従って、ソースバスラインの充電に要する電力が低減される。

　なお、チャージシェアリングに関する技術は、例えば日本の特開２０１４－０５２５３５号公報に開示されている。日本の特開２０１４－０５２５３５号公報に開示された液晶表示装置によれば、採用する極性反転方式に応じてチャージシェアリング方式を選択することができ、また、チャージシェア方式の選択を少ない数の外部制御信号で行うことができる。

日本の特開２０１４－０５２５３５号公報

　上述したように、消費電力を低減させるための手法として、従来より「チャージシェアリング」と呼ばれる手法が知られている。しかしながら、従来のチャージシェアリング方式によると、表示画像によっては充分に消費電力低減の効果が得られない。これについて以下に説明する。

　図４９は、従来例において、チャージシェアリングを行うソースバスラインの組み合わせについて説明するための模式図である。なお、図４９には、１２本のソースバスラインＳ１～Ｓ１２に対応する部分のみを示している。また、図４９では、各ソースバスラインがＲ（赤色），Ｇ（緑色），およびＢ（青色）のうちのいずれの画素に接続されているのかを示すとともに、或るフレーム（例えば偶数フレーム）における４行目までの画素の極性（液晶印加電圧の極性）を示している。これらの点は、図１についても同様である。この従来例においては、図４９の符号９で示す部分に示すように、隣接する２本のソースバスラインを一組として、一方のソースバスラインと他方のソースバスラインとの間でチャージシェアリングが行われる。

　ここで、全面赤色表示が行われるときのフレームの切り替わり前後におけるソース電圧の変化について説明する。なお、共通電極の電圧は５．０Ｖであって、ソース印加電圧の最大値は９．５Ｖであって、ソース印加電圧の最小値は０．５Ｖであると仮定する。また、偶数フレームには奇数列のソースバスラインに正極性の電圧が印加されるとともに偶数列のソースバスラインに負極性の電圧が印加されるものと仮定する。全面赤色表示が行われるとき、ソース電圧は図５０に示すように変化する。

　偶数フレームには、ソースバスラインＳ１，Ｓ７のソース電圧は９．５Ｖとなっており、ソースバスラインＳ３，Ｓ５，Ｓ９，Ｓ１１のソース電圧は５．５Ｖとなっており、ソースバスラインＳ２，Ｓ６，Ｓ８，Ｓ１２のソース電圧は４．５Ｖとなっており、ソースバスラインＳ４，Ｓ１０のソース電圧は０．５Ｖとなっている。

　チャージシェア期間になると、隣接する２本のソースバスライン間でチャージシェアリングが行われる（図４９に示した組み合わせでチャージシェアリングが行われる）。ソースバスラインＳ５，Ｓ６，Ｓ１１，Ｓ１２に着目すると、ソース電圧が５．５Ｖであるソースバスラインとソース電圧が４．５Ｖであるソースバスラインとの間でチャージシェアリングが行われる。従って、ソースバスラインＳ５，Ｓ６，Ｓ１１，Ｓ１２のソース電圧は５．０Ｖへと近づく。また、ソースバスラインＳ１，Ｓ２，Ｓ７，Ｓ８に着目すると、ソース電圧が９．５Ｖであるソースバスラインとソース電圧が４．５Ｖであるソースバスラインとの間でチャージシェアリングが行われる。従って、ソースバスラインＳ１，Ｓ２，Ｓ７，Ｓ８のソース電圧は７．０Ｖへと近づく。さらに、ソースバスラインＳ３，Ｓ４，Ｓ９，Ｓ１０に着目すると、ソース電圧が５．５Ｖであるソースバスラインとソース電圧が０．５Ｖであるソースバスラインとの間でチャージシェアリングが行われる。従って、ソースバスラインＳ３，Ｓ４，Ｓ９，Ｓ１０のソース電圧は３．０Ｖへと近づく。

　チャージシェア期間の終了後、各ソースバスラインには、偶数フレームのときとは逆極性の電圧が印加される。これにより、奇数フレームには、ソースバスラインＳ１，Ｓ７のソース電圧は０．５Ｖとなり、ソースバスラインＳ３，Ｓ５，Ｓ９，Ｓ１１のソース電圧は４．５Ｖとなり、ソースバスラインＳ２，Ｓ６，Ｓ８，Ｓ１２のソース電圧は５．５Ｖとなり、ソースバスラインＳ４，Ｓ１０のソース電圧は９．５Ｖとなる。

　ここで、ソースバスラインＳ３，Ｓ９のソース電圧に着目すると、偶数フレームから奇数フレームに遷移する際には５．５Ｖから４．５Ｖに変化すれば良い。しかしながら、チャージシェア期間には、チャージシェアリングによってソース電圧が５．５Ｖから３．０Ｖにまで低下している。このため、チャージシェア期間終了後に、ソースドライバからソースバスラインへの電荷の供給によってソース電圧を３．０Ｖから４．５Ｖにまで上昇させる必要がある。すなわち、チャージシェアリングを行わない場合にはソース電圧を１．０Ｖだけ変化させれば良いのに対し、チャージシェアリングを行う場合にはソース電圧を１．５Ｖも変化させる必要がある。ソースバスラインＳ２，Ｓ８についても同様である。このように、上述の例においては、全面赤色表示が行われた際に全体の３分の１のソースバスラインで電力損が生じている。その結果、消費電力低減の効果が充分には得られない。以上のように、従来のチャージシェアリング方式では、表示画像によっては充分に消費電力低減の効果が得られない。

　なお、図５１に示すように同じ色用のソースバスラインどうしでチャージシェアリングを行うという構成も考えられる。しかしながら、このような構成によれば、ソースバスライン間を短絡させるための配線（以下、「短絡用配線」という。）とソースバスラインとの交差箇所が多くなるので、多くの寄生容量が生じやすい。このため、チャージシェアリングが行われている際の電圧変化が緩やかになり、チャージシェアリングによる消費電力低減の効果が充分には得られない。また、ソースバスライン６本単位で回路を構成する必要があるので、回路規模が大きくなり、ソースドライバの面積やコストの観点から好ましくない。

　以上の点に鑑み、本発明は、従来よりも低消費電力化を実現するチャージシェアリング方式を用いたソースドライバ（映像信号線駆動回路）を提供することを目的とする。

　本発明の第１の局面は、複数の映像信号線を駆動する映像信号線駆動回路であって、
　各フレームに正極性の電圧および負極性の電圧からなる充電電圧を前記複数の映像信号線に印加する充電電圧出力部と、
　各フレームに互いに異なる極性の充電電圧が印加される２本の映像信号線を一組として、フレームが切り替わる際に各組を構成する２本の映像信号線を短絡させる短絡回路と
を備え、
　前記短絡回路は、Ｋ本（Ｋは４以上の偶数）の映像信号線を１つのグループとし、当該Ｋ本の映像信号線に１からＫまでの番号を割り当てたと仮定したときに各グループにおいて各組を構成する２本の映像信号線に割り当てられた番号の和が全ての組で等しくなるように映像信号線を短絡させることを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記Ｋ本の映像信号線は、連続するＫ本の映像信号線であることを特徴とする。

　本発明の第３の局面は、本発明の第２の局面において、
　前記充電電圧出力部は、１本の映像信号線毎に異なる極性の充電電圧を印加することを特徴とする。

　本発明の第４の局面は、本発明の第１の局面において、
　前記Ｋ本の映像信号線は、１本おきのＫ本の映像信号線であることを特徴とする。

　本発明の第５の局面は、本発明の第４の局面において、
　前記充電電圧出力部は、２本の映像信号線毎に異なる極性の充電電圧を印加することを特徴とする。

　本発明の第６の局面は、本発明の第１の局面において、
　前記Ｋ本の映像信号線は、４本の映像信号線であることを特徴とする。

　本発明の第７の局面は、本発明の第６の局面において、
　連続する８本の映像信号線に着目したとき、奇数本目の映像信号線によって１つのグループが形成され、偶数本目の映像信号線によって他の１つのグループが形成されていることを特徴とする。

　本発明の第８の局面は、本発明の第１の局面において、
　前記短絡回路は、各組を構成する２本の映像信号線に割り当てられた番号の差が大きいほど、２本の映像信号線を短絡させる時間を長くすることを特徴とする。

　本発明の第９の局面は、本発明の第１の局面において、
　少なくとも、各グループにおいて２本の映像信号線に割り当てられた番号の差が最も小さい組を構成する２本の映像信号線を短絡させるための配線に、容量が設けられていることを特徴とする。

　本発明の第１０の局面は、表示装置であって、
　本発明の第１の局面に係る映像信号線駆動回路と、
　前記複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有する表示部と
を備えることを特徴とする。

　本発明の第１１の局面は、本発明の第１０の局面において、
　前記複数の画素形成部は、赤色を表示するための画素を形成する赤色画素形成部と、緑色を表示するための画素を形成する緑色画素形成部と、青色を表示するための画素を形成する青色画素形成部とからなり、
　前記赤色画素形成部，前記緑色画素形成部，および前記青色画素形成部は、前記複数の走査信号線の伸びる方向に並ぶように配置されていることを特徴とする。

　本発明の第１２の局面は、本発明の第１１の局面において、
　前記Ｋ本の映像信号線は、連続する４本の映像信号線であって、
　前記充電電圧出力部は、１本の映像信号線毎に異なる極性の充電電圧を印加することを特徴とする。

　本発明の第１３の局面は、本発明の第１１の局面において、
　前記Ｋ本の映像信号線は、１本おきの４本の映像信号線であって、
　連続する８本の映像信号線に着目したとき、奇数本目の映像信号線によって１つのグループが形成され、偶数本目の映像信号線によって他の１つのグループが形成され、
　前記充電電圧出力部は、２本の映像信号線毎に異なる極性の充電電圧を印加することを特徴とする。

　本発明の第１４の局面は、本発明の第１０の局面において、
　前記複数の映像信号線のうちの任意の映像信号線に着目すると、当該映像信号線から映像信号の供給を受ける画素形成部は、１本または２本の走査信号線毎に千鳥状に配置されていることを特徴とする。

　本発明の第１５の局面は、複数の映像信号線を駆動する方法であって、
　各フレームに正極性の電圧および負極性の電圧からなる充電電圧を前記複数の映像信号線に印加する充電電圧出力ステップと、
　各フレームに互いに異なる極性の充電電圧が印加される２本の映像信号線を一組として、フレームが切り替わる際に各組を構成する２本の映像信号線を短絡させる短絡ステップと
を含み、
　前記短絡ステップでは、Ｋ本（Ｋは４以上の偶数）の映像信号線を１つのグループとし、当該Ｋ本の映像信号線に１からＫまでの番号を割り当てたと仮定したときに各グループにおいて各組を構成する２本の映像信号線に割り当てられた番号の和が全ての組で等しくなるように映像信号線を短絡させることを特徴とする。

　本発明の第１の局面によれば、同じ色用の２本の映像信号線であって各フレームにおいて互いに異なる極性の電圧が印加される２本の映像信号線間を短絡させることができる。このため、例えば原色の単色表示が行われたときに、チャージシェアリングによる映像信号電圧の全体の遷移量が従来よりも大きくなる。このように、従来においてチャージシェアリングによる消費電力低減の効果が充分に得られなかった画像が表示されるときにも、消費電力低減の効果が充分に得られる。以上より、従来よりも低消費電力化を可能とするチャージシェアリング方式を用いた映像信号線駆動回路が実現される。

　本発明の第２の局面によれば、連続する複数本の映像信号線を１つのグループとする、本発明の第１の局面と同様の効果を奏する映像信号線駆動回路が実現される。

　本発明の第３の局面によれば、極性反転方式にいわゆる「ソース反転方式」が採用されるので、極性反転方式にいわゆる「ドット反転方式」が採用される場合と比較して消費電力を顕著に低くすることができる。

　本発明の第４の局面によれば、１本おきの複数本の映像信号線を１つのグループとする、本発明の第１の局面と同様の効果を奏する映像信号線駆動回路が実現される。

　本発明の第５の局面によれば、極性反転方式にいわゆる「２Ｓ反転方式」が採用されるので、極性反転方式にいわゆる「ドット反転方式」が採用される場合と比較して消費電力を顕著に低くすることができる。

　本発明の第６の局面によれば、回路構成を複雑化させることなく、本発明の第１の局面の効果を奏する映像信号線駆動回路が実現される。

　本発明の第７の局面によれば、本発明の第６の局面と同様の効果が得られる。

　本発明の第８の局面によれば、映像信号線と短絡用配線との交差部に寄生容量が生じていても、チャージシェアリングの終了時点における想定到達電位に対する到達率に差が生じることが抑制される

　本発明の第９の局面によれば、本発明の第８の局面と同様の効果が得られる。

　本発明の第１０の局面によれば、従来よりも低消費電力化を可能とする表示装置が実現される。

　本発明の第１１の局面によれば、３色のサブ画素を備えた構成の表示装置において、従来よりも低消費電力化が可能となる。

　本発明の第１２の局面によれば、従来よりも確実に消費電力を低減することのできる表示装置が実現される。

　本発明の第１３の局面によれば、従来よりも確実に消費電力を低減することのできる表示装置が実現される。

　本発明の第１４の局面によれば、縦方向（映像信号線の伸びる方向）について、１行毎または２行毎に空間的な極性反転が行われる。このため、消費電力が従来よりも低減されるのみならず、フリッカの発生をも抑制することが可能となる。

　本発明の第１５の局面によれば、本発明の第１の局面と同様の効果を映像信号線の駆動方法において奏することができる。

本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置においてチャージシェアリングが行われる際のソースバスラインの組み合わせについて説明するための模式図である。上記第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。上記第１の実施形態において、ソースドライバの一構成例を示すブロック図である。上記第１の実施形態において、チャージシェア制御信号の生成について説明するための信号波形図である。上記第１の実施形態において、ソースドライバの出力部近傍（出力回路およびチャージシェア回路）の構成を示す回路図である。上記第１の実施形態において、出力回路内の第２の切り替え部の詳細な構成例を示す回路図である。上記第１の実施形態において、チャージシェア回路の構成例を示す回路図である。上記第１の実施形態において、偶数フレームから奇数フレームに遷移する際の極性制御信号およびチャージシェア制御信号の波形の変化を示す信号波形図である。上記第１の実施形態において、偶数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。上記第１の実施形態において、チャージシェア期間における接続状態を示す図である。上記第１の実施形態において、奇数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。上記第１の実施形態において、全面白色表示が行われるときのソース電圧の変化を示す波形図である。上記第１の実施形態において、全面黒色表示が行われるときのソース電圧の変化を示す波形図である。上記第１の実施形態において、全面赤色表示が行われるときのソース電圧の変化を示す波形図である。第１の従来構成（チャージシェアリングが行われない構成）において、偶数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。第１の従来構成において、垂直帰線期間における接続状態を示す図である。第１の従来構成において、奇数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。第１の従来構成において、全面白色表示が行われるときのソース電圧の変化を示す波形図である。第１の従来構成において、全面黒色表示が行われるときのソース電圧の変化を示す波形図である。第１の従来構成において、全面赤色表示が行われるときのソース電圧の変化を示す波形図である。第２の従来構成（隣接する２本のソースバスライン間でチャージシェアリングが行われる構成）において、偶数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。第２の従来構成において、チャージシェア期間における接続状態を示す図である。第２の従来構成において、奇数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。映像信号線と短絡用配線との交差部に寄生容量が生じることについて説明するための図である。寄生容量の存在に起因してチャージシェア期間にソース電圧が充分に変化しないことについて説明するための波形図である。寄生容量対策としての第１の対策について説明するための波形図である。上記第１の対策における２つのチャージシェア制御信号の生成について説明するための信号波形図である。寄生容量対策としての第２の対策について説明するための図である。上記第１の実施形態の変形例に関し、６本のソースバスラインを１つのグループとした場合にチャージシェアリングが行われる際のソースバスラインの組み合わせについて説明するための模式図である上記第１の実施形態の変形例に関し、６本のソースバスラインを１つのグループとした場合に全面赤色表示が行われるときのソース電圧の変化を示す波形図である。上記第１の実施形態の変形例において、ソースドライバの出力部近傍（出力回路およびチャージシェア回路）の構成を示す回路図である。本発明の第２の実施形態に係るアクティブマトリクス型の液晶表示装置においてチャージシェアリングが行われる際のソースバスラインの組み合わせについて説明するための模式図である。上記第２の実施形態において、ソースドライバの出力部近傍（出力回路およびチャージシェア回路）の構成を示す回路図である。上記第２の実施形態において、偶数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。上記第２の実施形態において、チャージシェア期間における接続状態を示す図である。上記第２の実施形態において、奇数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。上記第２の実施形態において、全面赤色表示が行われるときのソース電圧の変化を示す波形図である。第２の従来構成において、偶数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。第２の従来構成において、チャージシェア期間における接続状態を示す図である。第２の従来構成において、奇数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。第２の従来構成において、全面赤色表示が行われるときのソース電圧の変化を示す波形図である。「ドット反転方式」と呼ばれる方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。「２ドット反転方式」と呼ばれる方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。「ソース反転方式」と呼ばれる方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。ソースバスラインの充放電に必要となる電力を試算する際の試算条件について説明するための図である。「Ｚ反転方式」と呼ばれる方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。「２Ｈ－Ｚ反転方式」と呼ばれる方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。「２Ｈ－Ｚ反転方式」と呼ばれる方式と「２Ｓ反転方式」と呼ばれる方式とを組み合わせた方式を採用する液晶表示装置における画素の配置および各画素での極性の変化を示す図である。従来例において、チャージシェアリングが行われる際のソースバスラインの組み合わせについて説明するための模式図である。第２の従来構成において、全面赤色表示が行われるときのソース電圧の変化を示す波形図である。従来の構成に関し、同じ色用のソースバスラインどうしでチャージシェアリングを行う構成について説明するための図である。

　以下、添付図面を参照しつつ、本発明の実施形態について説明する。なお、以下の各実施形態においては、液晶表示装置の表示モードにはノーマリーブラックモードが採用されているものと仮定する。また、１つの画素はゲートバスラインの伸びる方向に並んで配置される３つのサブ画素（赤色のサブ画素，緑色のサブ画素，および青色のサブ画素）によって構成されているものと仮定する。

＜１．第１の実施形態＞
＜１．１　全体構成および動作概要＞
　図２は、本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置１の全体構成を示すブロック図である。図２に示すように、この液晶表示装置１は、タイミングコントロール回路１００とゲートドライバ（走査信号線駆動回路）２００とソースドライバ（映像信号線駆動回路）３００とコモンドライバ（共通電極駆動回路）４００と表示部５００とを備えている。なお、本実施形態に係る液晶表示装置１では極性反転方式にはソース反転方式（図４４参照）が採用されているものと仮定する。

　表示部５００には、複数本（ｍ本）のゲートバスライン（走査信号線）Ｇ１～Ｇｍと複数本（ｎ本）のソースバスライン（映像信号線）Ｓ１～Ｓｎとが配設されている。ゲートバスラインＧ１～ＧｍとソースバスラインＳ１～Ｓｎとの各交差点に対応して、画素を形成する画素形成部５が設けられている。すなわち、表示部５００には、複数個（ｍ×ｎ個）の画素形成部５が含まれている。上記複数個の画素形成部５はマトリクス状に配置されてｍ行×ｎ列の画素マトリクスを構成している。各画素形成部５には、対応する交差点を通過するゲートバスラインＧにゲート電極が接続されると共に当該交差点を通過するソースバスラインＳにソース電極が接続されたスイッチング素子であるＴＦＴ５０と、そのＴＦＴ５０のドレイン電極に接続された画素電極５１と、上記複数個の画素形成部５に共通的に設けられた共通電極５４および補助容量電極５５と、画素電極５１と共通電極５４とによって形成される液晶容量５２と、画素電極５１と補助容量電極５５とによって形成される補助容量５３とが含まれている。液晶容量５２と補助容量５３とによって画素容量５６が構成されている。なお、図２における表示部５００内には、１つの画素形成部５に対応する構成要素のみを示している。また、画素形成部５の構成は図２に示す構成には限定されず、例えば、補助容量５３および補助容量電極５５が設けられていない構成を採用することもできる。

　タイミングコントロール回路１００は、外部から送られる画像信号ＤＡＴおよび水平同期信号や垂直同期信号などのタイミング信号群ＴＧを受け取り、デジタル映像信号ＤＶと、表示部５００における画像表示を制御するためのソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，ラッチストローブ信号ＬＳ，極性制御信号ＰＯＬ，ゲートスタートパルス信号ＧＳＰ，ゲートクロック信号ＧＣＫ，および共通電極制御信号ＶＣとを出力する。

　ゲートドライバ２００は、タイミングコントロール回路１００から出力されるゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫに基づいて、アクティブな走査信号の各ゲートバスラインＧ１～Ｇｍへの印加を１垂直走査期間を周期として繰り返す。

　ソースドライバ３００は、タイミングコントロール回路１００から出力されるデジタル映像信号ＤＶ，ソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，ラッチストローブ信号ＬＳ，および極性制御信号ＰＯＬに基づいて、表示部５００内の各画素形成部５の画素容量５６を充電するために駆動用映像信号を各ソースバスラインＳ１～Ｓｎに印加する。なお、ソースドライバ３００の詳細な構成および動作については後述する。

　コモンドライバ４００は、タイミングコントロール回路１００から出力される共通電極制御信号ＶＣに基づいて、共通電極５４に所定の電圧ＶＣＯＭを印加する。

　以上のようにして、各ゲートバスラインＧ１～Ｇｍに走査信号が印加され、各ソースバスラインＳ１～Ｓｎに駆動用映像信号が印加され、共通電極５４に所定の電圧ＶＣＯＭが印加されることにより、外部から送られた画像信号ＤＡＴに基づく画像が表示部５００に表示される。なお、タイミングコントロール回路１００と各ドライバとの間のデータ伝送の方式については特に限定されない。

　ところで、表示部５００内のＴＦＴ５０としては、例えば酸化物ＴＦＴ（酸化物半導体層を有する薄膜トランジスタ）を採用することができる。酸化物半導体層は、例えば、Ｉｎ（インジウム），Ｇａ（ガリウム），Ｚｎ（亜鉛）の三元系酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む酸化物半導体膜から形成される。ＴＦＴ５０に酸化物ＴＦＴを採用した場合、いわゆる「休止駆動」を行うことが可能となるので、消費電力を従来よりも顕著に低減することが可能となる。なお、本発明は、酸化物ＴＦＴ以外のＴＦＴの使用を排除するものではない。

＜１．２　ソースドライバの構成および動作＞
＜１．２．１　概略＞
　図３は、本実施形態におけるソースドライバ３００の一構成例を示すブロック図である。なお、ここでは、２５６階調の階調表現が可能であると仮定する。このソースドライバ３００は、ｎ段のシフトレジスタ３２１と、ソースバスラインＳ１～Ｓｎにそれぞれ対応する８ビットの内部画像信号ｄ１～ｄｎを出力するサンプリング・ラッチ回路３２２と、正極性および負極性における２５６の階調レベルにそれぞれ対応する電圧を出力する階調電圧生成回路３２３と、各ソースバスラインＳ１～Ｓｎに印加すべき電圧を階調電圧生成回路３２３で生成された電圧の中から選択するための選択回路３２４と、選択回路３２４で選択された電圧を駆動用映像信号としてソースバスラインＳ１～Ｓｎに印加するための出力回路３２５と、チャージシェアリングの動作を制御するチャージシェア制御信号ＣＨＡを生成するチャージシェア制御回路３２６と、チャージシェアリングが行われるようソースバスライン間を短絡させるためのチャージシェア回路３２７とを備えている。

　なお、本実施形態においては、出力回路３２５によって充電電圧出力部が実現され、チャージシェア回路３２７によって短絡回路が実現されている。

　シフトレジスタ３２１にはソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力される。シフトレジスタ３２１は、ソーススタートパルス信号ＳＳＰに含まれるパルスをソースクロック信号ＳＣＫに基づいて入力端から出力端へと順次に転送する。このパルスの転送に応じてシフトレジスタ３２１から各ソースバスラインＳ１～Ｓｎに対応するサンプリングパルスが順次に出力され、当該サンプリングパルスはサンプリング・ラッチ回路３２２に順次に入力される。

　サンプリング・ラッチ回路３２２は、タイミングコントロール回路１００から送られる８ビットのデジタル映像信号ＤＶをシフトレジスタ３２１から出力されるサンプリングパルスのタイミングでサンプリングして保持する。さらに、サンプリング・ラッチ回路３２２は、ラッチストローブ信号ＬＳのパルスのタイミングで、保持されているデジタル映像信号ＤＶを８ビットの内部画像信号ｄ１～ｄｎとして一斉に出力する。

　階調電圧生成回路３２３は、所定の電源回路（不図示）から与えられる複数個の基準電圧に基づき、正極性および負極性のそれぞれについて２５６の階調レベルに対応する電圧（階調電圧）ＶＨ１～ＶＨ２５６，ＶＬ１～ＶＬ２５６を生成し、これらを階調電圧群として出力する。

　選択回路３２４は、サンプリング・ラッチ回路３２２から出力される内部画像信号ｄ１～ｄｎに基づき、階調電圧生成回路３２３から出力される階調電圧群ＶＨ１～ＶＨ２５６，ＶＬ１～ＶＬ２５６のうちのいずれかの電圧を選択し、その選択した電圧を出力する。その際、タイミングコントロール回路１００から送られる極性制御信号ＰＯＬに基づいて、階調電圧群から選択する電圧の極性が決定される。選択回路３２４から出力された電圧は出力回路３２５に入力される。

　出力回路３２５は、タイミングコントロール回路１００から出力される極性制御信号ＰＯＬに基づき、選択回路３２４から出力された電圧にインピーダンス変換を施して、変換後の電圧を駆動用映像信号（充電電圧）としてソースバスラインＳ１～Ｓｎに出力する。

　チャージシェア制御回路３２６は、タイミングコントロール回路１００から出力される極性制御信号ＰＯＬに基づいて、チャージシェア回路３２７でのチャージシェアリングの動作を制御するチャージシェア制御信号ＣＨＡを生成する。図４は、チャージシェア制御信号ＣＨＡの生成について説明するための信号波形図である。チャージシェア制御回路３２６には、ハイレベルとローレベルとの間で１フレーム毎にレベルが変化する極性制御信号ＰＯＬが与えられる。チャージシェア制御回路３２６は、極性制御信号ＰＯＬのレベルの変化を検知すると、図４に示すように、チャージシェア制御信号ＣＨＡのレベルを一定期間だけハイレベルにする。このようにしてチャージシェア制御信号ＣＨＡのレベルがハイレベルになっている期間に、チャージシェア回路３２７で後述するようにチャージシェアリングが行われる。

　チャージシェア回路３２７は、チャージシェア制御回路３２６から出力されるチャージシェア制御信号ＣＨＡに基づいて、スイッチを介して互いに接続された２本のソースバスライン間を短絡させる。より詳しくは、チャージシェア回路３２７は、各フレームに互いに異なる極性の充電電圧が印加される２本のソースバスラインを一組として、フレームが切り替わる際に各組を構成する２本のソースバスラインを短絡させる。これにより、フレームが切り替わる際にチャージシェアリングが行われる。

　なお、ソースドライバ３００は、１つのＩＣで実現されていても良いし、複数のＩＣで実現されていても良い。また、ＩＣ以外の形態でソースドライバ３００が実現されていても良い。

＜１．２．２　チャージシェアリングを行うソースバスラインの組み合わせ＞
　図１は、チャージシェアリングを行うソースバスラインの組み合わせについて説明するための模式図である。図１に示すように、本実施形態においては、４本のソースバスラインを１つのグループとして、外側の２本のソースバスライン間でチャージシェアリングが行われ、かつ、内側の２本のソースバスライン間でチャージシェアリングが行われるよう、チャージシェア回路３２７が構成されている。例えば、ソースバスラインＳ１～Ｓ４に着目すると、ソースバスラインＳ１とソースバスラインＳ４との間でチャージシェアリングが行われ、かつ、ソースバスラインＳ２とソースバスラインＳ３との間でチャージシェアリングが行われる。このような構成が４本のソースバスライン毎に繰り返されている。

　上述したように、本実施形態においては、極性反転方式にはソース反転方式が採用されている。従って、図１から把握されるように、各フレームで互いに異なる極性の電圧が印加されている２本のソースバスライン間でチャージシェアリングが行われる。

＜１．２．３　出力部近傍（出力回路およびチャージシェア回路）の構成＞
　図５は、ソースドライバ３００の出力部近傍（出力回路３２５およびチャージシェア回路３２７）の構成を示す回路図である。なお、図５には、４本のソースバスラインＳ１～Ｓ４に対応する部分のみを示している。

　出力回路３２５は、複数の切り替えスイッチ６１からなる第１の切り替え部６０と、複数の正極性用のアンプ６３ｐおよび複数の負極性用のアンプ６３ｍからなるバッファ部６２と、複数の切り替えスイッチ６５からなる第２の切り替え部６４とによって構成されている。この出力回路３２５の内部では、２本のソースバスラインを１組として、各ソースバスラインの接続先が正極性用のアンプ６３ｐと負極性用のアンプ６３ｍとの間で切り替えられる。例えば、或るソースバスラインに関し、偶数フレームには正極性の電圧，奇数フレームには負極性の電圧がそれぞれ印加されるべきである場合、偶数フレームには正極性用のアンプ６３ｐを介して充電電圧が当該ソースバスラインに印加されるよう切り替えスイッチ６１，６５が動作し、奇数フレームには負極性用のアンプ６３ｍを介して充電電圧が当該ソースバスラインに印加されるよう切り替えスイッチ６１，６５が動作する。切り替えスイッチ６１，６５の動作は、極性制御信号ＰＯＬによって制御される。

　チャージシェア回路３２７は、ソースバスラインＳ１とソースバスラインＳ４との間の短絡を制御する短絡制御スイッチ６６と、ソースバスラインＳ２とソースバスラインＳ３との間の短絡を制御する短絡制御スイッチ６７とによって構成されている。短絡制御スイッチ６６，６７の動作は、チャージシェア制御信号ＣＨＡによって制御される。

　なお、本実施形態においては、ソースバスラインの本数とアンプの個数とが一致しているが、本発明はこれに限定されない。複数本のソースバスライン毎に１個のアンプが設けられるようにしても良い。

＜１．２．３．１　出力回路内の第２の切り替え部＞
　ここで、図６を参照しつつ、第２の切り替え部６４の詳細な構成例を説明する。なお、図６には、２本のソースバスラインに対応する部分のみを示している。また、図６では、奇数列のソースバスラインに符号Ｓｏを付し、偶数列のソースバスラインに符号Ｓｅを付し、正極性用のアンプ６３ｐに接続されているラインに符号Ｓｐを付し、負極性用のアンプ６３ｍに接続されているラインに符号Ｓｍを付している。

　この第２の切り替え部６４は、奇数列のソースバスラインＳｏの接続先を制御する第１の接続制御部６５ａと、偶数列のソースバスラインＳｅの接続先を制御する第２の接続制御部６５ｂと、各ソースバスラインへの充電電圧（駆動用映像信号）の出力を制御する出力制御部６８とによって構成されている。

　第１の接続制御部６５ａは、インバータ６５０と、Ｐ型ＴＦＴ６５１１とＮ型ＴＦＴ６５１２とからなるＣＭＯＳスイッチ６５１と、Ｐ型ＴＦＴ６５２１とＮ型ＴＦＴ６５２２とからなるＣＭＯＳスイッチ６５２とによって構成されている。インバータ６５０については、入力端子には極性制御信号ＰＯＬが与えられ、出力端子はＰ型ＴＦＴ６５１１のゲート電極およびＮ型ＴＦＴ６５２２のゲート電極に接続されている。Ｎ型ＴＦＴ６５１２のゲート電極およびＰ型ＴＦＴ６５２１のゲート電極には極性制御信号ＰＯＬが与えられ、Ｐ型ＴＦＴ６５１１のゲート電極およびＮ型ＴＦＴ６５２２のゲート電極には極性制御信号ＰＯＬの論理反転信号が与えられる。ＣＭＯＳスイッチ６５１については、入力端子は正極性用のアンプ６３ｐに接続され、出力端子は出力制御部６８に接続されている。ＣＭＯＳスイッチ６５２については、入力端子は負極性用のアンプ６３ｍに接続され、出力端子は出力制御部６８に接続されている。

　第２の接続制御部６５ｂは、インバータ６５３と、Ｐ型ＴＦＴ６５４１とＮ型ＴＦＴ６５４２とからなるＣＭＯＳスイッチ６５４と、Ｐ型ＴＦＴ６５５１とＮ型ＴＦＴ６５５２とからなるＣＭＯＳスイッチ６５５とによって構成されている。インバータ６５３については、入力端子には極性制御信号ＰＯＬが与えられ、出力端子はＮ型ＴＦＴ６５４２のゲート電極およびＰ型ＴＦＴ６５５１のゲート電極に接続されている。Ｐ型ＴＦＴ６５４１のゲート電極およびＮ型ＴＦＴ６５５２のゲート電極には極性制御信号ＰＯＬが与えられ、Ｎ型ＴＦＴ６５４２のゲート電極およびＰ型ＴＦＴ６５５１のゲート電極には極性制御信号ＰＯＬの論理反転信号が与えられる。ＣＭＯＳスイッチ６５４については、入力端子は正極性用のアンプ６３ｐに接続され、出力端子は出力制御部６８に接続されている。ＣＭＯＳスイッチ６５５については、入力端子は負極性用のアンプ６３ｍに接続され、出力端子は出力制御部６８に接続されている。

　以上のような構成において、極性制御信号ＰＯＬがハイレベルである時には、ＣＭＯＳスイッチ６５１およびＣＭＯＳスイッチ６５５はオン状態かつＣＭＯＳスイッチ６５２およびＣＭＯＳスイッチ６５４はオフ状態となる。従って、第１の接続制御部６５ａからは正極性用のアンプ６３ｐからの出力電圧が出力され、第２の接続制御部６５ｂからは負極性用のアンプ６３ｍからの出力電圧が出力される。一方、極性制御信号ＰＯＬがローレベルである時には、ＣＭＯＳスイッチ６５１およびＣＭＯＳスイッチ６５５はオフ状態かつＣＭＯＳスイッチ６５２およびＣＭＯＳスイッチ６５４はオン状態となる。従って、第１の接続制御部６５ａからは負極性用のアンプ６３ｍからの出力電圧が出力され、第２の接続制御部６５ｂからは正極性用のアンプ６３ｐからの出力電圧が出力される。

　出力制御部６８には、図６に示すように、第１の接続制御部６５ａからの出力を制御するためのＰ型ＴＦＴ６９ａと第２の接続制御部６５ｂからの出力を制御するためのＰ型ＴＦＴ６９ｂとが設けられている。Ｐ型ＴＦＴ６９ａについては、ゲート電極にはチャージシェア制御信号ＣＨＡが与えられ、ドレイン電極は第１の接続制御部６５ａに接続され、ソース電極は奇数列のソースバスラインＳｏに接続されている。Ｐ型ＴＦＴ６９ｂについては、ゲート電極にはチャージシェア制御信号ＣＨＡが与えられ、ドレイン電極は第２の接続制御部６５ｂに接続され、ソース電極は偶数列のソースバスラインＳｅに接続されている。

　以上のような構成において、チャージシェア制御信号ＣＨＡがハイレベルである時には、Ｐ型ＴＦＴ６９ａ，６９ｂはオフ状態となる。これにより、第１の接続制御部６５ａと奇数列のソースバスラインＳｏとは電気的に切り離された状態となり、かつ、第２の接続制御部６５ｂと偶数列のソースバスラインＳｅとは電気的に切り離された状態となる。一方、チャージシェア制御信号ＣＨＡがローレベルである時には、Ｐ型ＴＦＴ６９ａ，６９ｂはオン状態となる。これにより、第１の接続制御部６５ａと奇数列のソースバスラインＳｏとは電気的に接続された状態となり、かつ、第２の接続制御部６５ｂと偶数列のソースバスラインＳｅとは電気的に接続された状態となる。

　なお、第１の切り替え部６０については、第２の切り替え部６４と同様の構成であるので、説明を省略する。但し、第１の切り替え部６０には出力制御部６８（図６参照）は設けられる必要はない。

＜１．２．３．２　チャージシェア回路＞
　次に、図７を参照しつつ、チャージシェア回路３２７の構成例を説明する。なお、図７には、４本のソースバスラインＳ１～Ｓ４に対応する部分のみを示している。図７に示すように、チャージシェア回路３２７には、２つのＮ型ＴＦＴ７１，７２が含まれている。Ｎ型ＴＦＴ７１は図５の短絡制御スイッチ６６に相当し、Ｎ型ＴＦＴ７２は図５の短絡制御スイッチ６７に相当する。

　以上のような構成において、チャージシェア制御信号ＣＨＡがハイレベルである時には、Ｎ型ＴＦＴ７１，７２はオン状態となる。これにより、ソースバスラインＳ１とソースバスラインＳ４とが短絡するとともにソースバスラインＳ２とソースバスラインＳ３とが短絡する。その結果、ソースバスラインＳ１とソースバスラインＳ４との間でチャージシェアリングが行われるとともにソースバスラインＳ２とソースバスラインＳ３との間でチャージシェアリングが行われる。一方、チャージシェア制御信号ＣＨＡがローレベルである時には、Ｎ型ＴＦＴ７１，７２はオフ状態となる。これにより、ソースバスラインＳ１とソースバスラインＳ４とは電気的に切り離された状態となり、かつ、ソースバスラインＳ２とソースバスラインＳ３とは電気的に切り離された状態となる。

＜１．３　駆動方法＞
＜１．３．１　出力部近傍の動作＞
　図８～図１１を参照しつつ、ソースドライバ３００の出力部近傍（出力回路３２５およびチャージシェア回路３２７）の動作について説明する。図８は、偶数フレームから奇数フレームに遷移する際の極性制御信号ＰＯＬおよびチャージシェア制御信号ＣＨＡの波形の変化を示す信号波形図である。図９は、偶数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。図１０は、チャージシェア期間における接続状態を示す図である。図１１は、奇数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。なお、ここでは、ソースバスラインＳ１～Ｓ４に着目する。

　偶数フレームの充電期間には、チャージシェア制御信号ＣＨＡはローレベルで維持される。このため、チャージシェア回路３２７内で、短絡制御スイッチ６６，６７（図７のＮ型ＴＦＴ７１，７２）はオフ状態で維持される。従って、いずれのソースバスラインについても、他のソースバスラインとは電気的に切り離された状態で維持される（図９参照）。また、チャージシェア制御信号ＣＨＡがローレベルで維持されることにより、出力回路３２５の第２の切り替え部６４内の出力制御部６８（図６参照）において、Ｐ型ＴＦＴ６９ａ，６９ｂはオン状態で維持される。また、偶数フレームの充電期間には、極性制御信号ＰＯＬはハイレベルで維持される。その極性制御信号ＰＯＬが出力回路３２５の第１の切り替え部６０および第２の切り替え部６４（図６参照）に与えられることによって、図９に示すように、奇数列のソースバスラインＳ１，Ｓ３に正極性の電圧が印加されるとともに偶数列のソースバスラインＳ２，Ｓ４に負極性の電圧が印加されるように切り替えスイッチ６１，６５が動作する。以上より、偶数フレームには、奇数列のソースバスラインＳ１，Ｓ３には正極性の電圧が印加され、偶数列のソースバスラインＳ２，Ｓ４には負極性の電圧が印加される。これにより、奇数列のソースバスラインＳ１，Ｓ３に接続された画素形成部５では液晶層に正極性の電圧が印加され、偶数列のソースバスラインＳ２，Ｓ４に接続された画素形成部５では液晶層に負極性の電圧が印加される。

　偶数フレームの垂直帰線期間の開始時点から所定期間の経過後、図８に示すように、極性制御信号ＰＯＬがハイレベルからローレベルに変化する。この極性制御信号ＰＯＬのレベルの変化に応じて、チャージシェア制御信号ＣＨＡがローレベルからハイレベルに変化する。これにより、チャージシェア期間が開始する。チャージシェア期間には、チャージシェア制御信号ＣＨＡがハイレベルで維持されることにより、出力回路３２５の第２の切り替え部６４内の出力制御部６８（図６参照）において、Ｐ型ＴＦＴ６９ａ，６９ｂはオフ状態で維持される。これにより、図１０に示すように、出力回路３２５内のバッファ部６２とチャージシェア回路３２７とが電気的に切り離された状態で維持される。また、チャージシェア期間には、チャージシェア回路３２７内で、短絡制御スイッチ６６，６７がオン状態で維持される。短絡制御スイッチ６６がオン状態で維持されることにより、ソースバスラインＳ１とソースバスラインＳ４とが短絡した状態で維持され、ソースバスラインＳ１とソースバスラインＳ４との間でチャージシェアリングが行われる。また、短絡制御スイッチ６７がオン状態で維持されることにより、ソースバスラインＳ２とソースバスラインＳ３とが短絡した状態で維持され、ソースバスラインＳ２とソースバスラインＳ３との間でチャージシェアリングが行われる。以上のようにして、チャージシェア期間には、上述した組み合わせ（図１参照）でチャージシェアリングが行われる。チャージシェア制御信号ＣＨＡがハイレベルからローレベルに変化することにより、チャージシェア期間は終了する。

　奇数フレームの充電期間には、偶数フレームの充電期間と同様、いずれのソースバスラインについても、他のソースバスラインとは電気的に切り離された状態で維持される（図１１参照）。また、出力回路３２５の第２の切り替え部６４内の出力制御部６８（図６参照）において、Ｐ型ＴＦＴ６９ａ，６９ｂはオン状態で維持される。また、奇数フレームの充電期間には、極性制御信号ＰＯＬはローレベルで維持される。その極性制御信号ＰＯＬが出力回路３２５の第１の切り替え部６０および第２の切り替え部６４（図６参照）に与えられることによって、図１１に示すように、奇数列のソースバスラインＳ１，Ｓ３に負極性の電圧が印加されるとともに偶数列のソースバスラインＳ２，Ｓ４に正極性の電圧が印加されるように切り替えスイッチ６１，６５が動作する。以上より、奇数フレームには、奇数列のソースバスラインＳ１，Ｓ３には負極性の電圧が印加され、偶数列のソースバスラインＳ２，Ｓ４には正極性の電圧が印加される。これにより、奇数列のソースバスラインＳ１，Ｓ３に接続された画素形成部５では液晶層に負極性の電圧が印加され、偶数列のソースバスラインＳ２，Ｓ４に接続された画素形成部５では液晶層に正極性の電圧が印加される。

　なお、奇数フレームから偶数フレームに遷移する際の動作については、偶数フレームから奇数フレームに遷移する際の動作と同様である（但し、極性制御信号ＰＯＬはローレベルからハイレベルに変化する）ので、説明を省略する。

＜１．３．２　ソース電圧の変化＞
　以上の動作を踏まえ、図１２～図１４を参照しつつ、フレームの切り替わり前後におけるソース電圧の変化について説明する。なお、ここでは、ソースバスラインＳ１～Ｓ１２に着目する。また、上述したように、表示モードにはノーマリーブラックモードが採用されているものと仮定する。さらに、共通電極の電圧は５．０Ｖであって、ソース印加電圧の最大値は９．５Ｖであって、ソース印加電圧の最小値は０．５Ｖであると仮定する。

　全面白色表示が行われるとき、ソース電圧は図１２に示すように変化する。偶数フレームには、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１のソース電圧は９．５Ｖとなっており、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２のソース電圧は０．５Ｖとなっている。チャージシェア期間になると、上述した組み合わせ（図１参照）でチャージシェアリングが行われる。このとき、ソース電圧が９．５Ｖであるソースバスラインとソース電圧が０．５Ｖであるソースバスラインとの間でチャージシェアリングが行われる。従って、全てのソースバスラインのソース電圧は５．０Ｖへと近づく。チャージシェア期間の終了後、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１には負極性の電圧が印加され、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２には正極性の電圧が印加される。その結果、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１のソース電圧は低下し、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２のソース電圧は上昇する。これにより、奇数フレームには、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１のソース電圧は０．５Ｖとなり、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２のソース電圧は９．５Ｖとなる。

　全面黒色表示が行われるとき、ソース電圧は図１３に示すように変化する。偶数フレームには、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１のソース電圧は５．５Ｖとなっており、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２のソース電圧は４．５Ｖとなっている。チャージシェア期間になると、上述した組み合わせ（図１参照）でチャージシェアリングが行われる。このとき、ソース電圧が５．５Ｖであるソースバスラインとソース電圧が４．５Ｖであるソースバスラインとの間でチャージシェアリングが行われる。従って、全てのソースバスラインのソース電圧は５．０Ｖへと近づく。チャージシェア期間の終了後、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１には負極性の電圧が印加され、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２には正極性の電圧が印加される。その結果、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１のソース電圧は低下し、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２のソース電圧は上昇する。これにより、奇数フレームには、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１のソース電圧は４．５Ｖとなり、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２のソース電圧は５．５Ｖとなる。

　全面赤色表示が行われるとき、ソース電圧は図１４に示すように変化する。偶数フレームには、ソースバスラインＳ１，Ｓ７のソース電圧は９．５Ｖとなっており、ソースバスラインＳ３，Ｓ５，Ｓ９，Ｓ１１のソース電圧は５．５Ｖとなっており、ソースバスラインＳ２，Ｓ６，Ｓ８，Ｓ１２のソース電圧は４．５Ｖとなっており、ソースバスラインＳ４，Ｓ１０のソース電圧は０．５Ｖとなっている。

　チャージシェア期間になると、上述した組み合わせでチャージシェアリングが行われる。ソースバスラインＳ２，Ｓ３，Ｓ５，Ｓ８，Ｓ９，Ｓ１２に着目すると、ソース電圧が５．５Ｖであるソースバスラインとソース電圧が４．５Ｖであるソースバスラインとの間でチャージシェアリングが行われる。従って、ソースバスラインＳ２，Ｓ３，Ｓ５，Ｓ８，Ｓ９，Ｓ１２のソース電圧は５．０Ｖへと近づく。また、ソース電圧が９．５ＶであるソースバスラインＳ７とソース電圧が４．５ＶであるソースバスラインＳ６との間でチャージシェアリングが行われる。従って、ソースバスラインＳ６，Ｓ７のソース電圧は７．０Ｖへと近づく。さらに、ソース電圧が５．５ＶであるソースバスラインＳ１１とソース電圧が０．５ＶであるソースバスラインＳ１０との間でチャージシェアリングが行われる。従って、ソースバスラインＳ１０，Ｓ１１のソース電圧は３．０Ｖへと近づく。さらにまた、ソース電圧が９．５ＶであるソースバスラインＳ１とソース電圧が０．５ＶであるソースバスラインＳ４との間でチャージシェアリングが行われる。従って、ソースバスラインＳ１，Ｓ４のソース電圧は５．０Ｖへと近づく。

＜１．３．３　比較例＞
　ここで比較例として、従来の構成における出力部近傍の動作およびソース電圧の変化について説明する。従来の構成としては、チャージシェアリングが行われない構成（「第１の従来構成」という。）および隣接する２本のソースバスライン間でチャージシェアリングが行われる構成（「第２の従来構成」という。）（図４９参照）を挙げる。なお、各構成要素には本実施形態と同様の符号を付している。但し、第２の従来構成については、チャージシェア回路には符号９０を付し、短絡制御スイッチには符号９１，９２を付している（図２１～図２３を参照）。

＜１．３．３．１　第１の従来構成＞
　図１５～図１７を参照しつつ、第１の従来構成における出力部近傍の動作について簡単に説明する。偶数フレームの充電期間には、図１５に示すように切り替えスイッチ６１，６５が動作することにより、奇数列のソースバスラインＳ１，Ｓ３には正極性の電圧が印加され、偶数列のソースバスラインＳ２，Ｓ４には負極性の電圧が印加される。垂直帰線期間には、図１６に示すように切り替えスイッチ６１，６５が動作することにより、出力回路３２５と各ソースバスラインとが電気的に切り離された状態となる。奇数フレームの充電期間には、図１７に示すように切り替えスイッチ６１，６５が動作することにより、奇数列のソースバスラインＳ１，Ｓ３には負極性の電圧が印加され、偶数列のソースバスラインＳ２，Ｓ４には正極性の電圧が印加される。

　以上の動作を踏まえ、図１８～図２０を参照しつつ、フレームの切り替わり前後におけるソース電圧の変化について説明する。

　全面白色表示が行われるとき、ソース電圧は図１８に示すように変化する。偶数フレームには、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１のソース電圧は９．５Ｖとなっており、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２のソース電圧は０．５Ｖとなっている。垂直帰線期間には、第１の従来構成ではチャージシェアリングが行われないため、ソース電圧は維持される。奇数フレームになると、各ソースバスラインには、偶数フレームのときとは逆極性の電圧が印加される。これにより、奇数フレームには、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１のソース電圧は０．５Ｖとなり、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２のソース電圧は９．５Ｖとなる。

　全面黒色表示が行われるとき、ソース電圧は図１９に示すように変化する。偶数フレームには、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１のソース電圧は５．５Ｖとなっており、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２のソース電圧は４．５Ｖとなっている。垂直帰線期間には、第１の従来構成ではチャージシェアリングが行われないため、ソース電圧は維持される。奇数フレームになると、各ソースバスラインには、偶数フレームのときとは逆極性の電圧が印加される。これにより、奇数フレームには、ソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１のソース電圧は４．５Ｖとなり、ソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２のソース電圧は５．５Ｖとなる。

　全面赤色表示が行われるとき、ソース電圧は図２０に示すように変化する。偶数フレームには、ソースバスラインＳ１，Ｓ７のソース電圧は９．５Ｖとなっており、ソースバスラインＳ３，Ｓ５，Ｓ９，Ｓ１１のソース電圧は５．５Ｖとなっており、ソースバスラインＳ２，Ｓ６，Ｓ８，Ｓ１２のソース電圧は４．５Ｖとなっており、ソースバスラインＳ４，Ｓ１０のソース電圧は０．５Ｖとなっている。垂直帰線期間には、第１の従来構成ではチャージシェアリングが行われないため、ソース電圧は維持される。奇数フレームになると、各ソースバスラインには、偶数フレームのときとは逆極性の電圧が印加される。これにより、奇数フレームには、ソースバスラインＳ１，Ｓ７のソース電圧は０．５Ｖとなり、ソースバスラインＳ３，Ｓ５，Ｓ９，Ｓ１１のソース電圧は４．５Ｖとなり、ソースバスラインＳ２，Ｓ６，Ｓ８，Ｓ１２のソース電圧は５．５Ｖとなり、ソースバスラインＳ４，Ｓ１０のソース電圧は９．５Ｖとなる。

＜１．３．３．２　第２の従来構成＞
　図２１～図２３を参照しつつ、第２の従来構成における出力部近傍の動作について簡単に説明する。偶数フレームの充電期間には、図２１に示すように切り替えスイッチ６１，６５および短絡制御スイッチ９１，９２が動作することにより、奇数列のソースバスラインＳ１，Ｓ３には正極性の電圧が印加され、偶数列のソースバスラインＳ２，Ｓ４には負極性の電圧が印加される。チャージシェア期間には、図２２に示すように切り替えスイッチ６１，６５および短絡制御スイッチ９１，９２が動作することにより、ソースバスラインＳ１とソースバスラインＳ２との間でチャージシェアリングが行われるとともにソースバスラインＳ３とソースバスラインＳ４との間でチャージシェアリングが行われる。奇数フレームの充電期間には、図２３に示すように切り替えスイッチ６１，６５および短絡制御スイッチ９１，９２が動作することにより、奇数列のソースバスラインＳ１，Ｓ３には負極性の電圧が印加され、偶数列のソースバスラインＳ２，Ｓ４には正極性の電圧が印加される。

　以上の動作を踏まえ、図１２，図１３，および図５０を参照しつつ、フレームの切り替わり前後におけるソース電圧の変化について説明する。全面白色表示が行われるときおよび全面黒色表示が行われるときには、ソース電圧は第１の実施形態と同様に変化する。すなわち、全面白色表示が行われるときにはソース電圧は図１２に示すように変化し、全面黒色表示が行われるときにはソース電圧は図１３に示すように変化する。全面赤色表示が行われるときのソース電圧の変化については、「発明が解決しようとする課題」の欄で既に説明している。すなわち、全面赤色表示が行われるときにはソース電圧は図５０に示すように変化する。

＜１．４　消費電力の比較＞
　ここで、第１の従来構成，第２の従来構成，および本実施形態に係る構成での消費電力の違いについて説明する。ここでは、全面赤色表示が行われるときの偶数フレームから奇数フレームに切り替わる際のソース電圧の遷移に要する電力に着目する。また、１２本のソースバスラインＳ１～Ｓ１２に着目し、それらソースバスラインＳ１～Ｓ１２のソース電圧の遷移に要する電力をＰ（Ｓ１）～Ｐ（Ｓ１２）と表記する。また、ソースバスラインＳ１～Ｓ１２のソース電圧の遷移に要する総電力をＰ（ｔｏｔａｌ）と表記する。なお、「Ｐ＝ｃｆＶ²」で表される式のうちのｃ（ソースバスラインの配線容量）およびｆ（反転周波数）は一定であると仮定する。

＜１．４．１　第１の従来構成での消費電力＞
　まず、第１の従来構成（チャージシェアリングが行われない構成）での消費電力について説明する。ソースバスラインＳ１については、図２０から把握されるように、ソース電圧を９．５Ｖから０．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、電力Ｐ（Ｓ１）は次のように求められる。
　Ｐ（Ｓ１）＝ｃｆＶ²
　　　　　　＝ｃｆ（０．５Ｖ－９．５Ｖ）²
　　　　　　＝８１ｃｆ
　同様にして、Ｐ（Ｓ４），Ｐ（Ｓ７），およびＰ（Ｓ１０）も８１ｃｆとなる。

　ソースバスラインＳ２については、図２０から把握されるように、ソース電圧を４．５Ｖから５．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、電力Ｐ（Ｓ２）は次のように求められる。
　Ｐ（Ｓ２）＝ｃｆＶ²
　　　　　　＝ｃｆ（５．５Ｖ－４．５Ｖ）²
　　　　　　＝ｃｆ
　同様にして、Ｐ（Ｓ３），Ｐ（Ｓ５），Ｐ（Ｓ６），Ｐ（Ｓ８），Ｐ（Ｓ９），Ｐ（Ｓ１１），およびＰ（Ｓ１２）もｃｆとなる。

　以上より、ソースバスラインＳ１～Ｓ１２のソース電圧の遷移に要する総電力Ｐ（ｔｏｔａｌ）は次のように求められる。
　Ｐ（ｔｏｔａｌ）＝８１ｃｆ×４＋ｃｆ×８
　　　　　　　　　＝３３２ｃｆ

＜１．４．２　第２の従来構成での消費電力＞
　次、第２の従来構成（隣接する２本のソースバスライン間でチャージシェアリングが行われる構成）での消費電力について説明する。ソースバスラインＳ１については、図５０から把握されるように、ソース電圧を７．０Ｖから０．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、電力Ｐ（Ｓ１）は次のように求められる。
　Ｐ（Ｓ１）＝ｃｆＶ²
　　　　　　＝ｃｆ（０．５Ｖ－７．０Ｖ）²
　　　　　　＝４２．２５ｃｆ
　同様にして、Ｐ（Ｓ４），Ｐ（Ｓ７），およびＰ（Ｓ１０）も４２．２５ｃｆとなる。

　ソースバスラインＳ２については、図５０から把握されるように、ソース電圧を７．０Ｖから５．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、電力Ｐ（Ｓ２）は次のように求められる。
　Ｐ（Ｓ２）＝ｃｆＶ²
　　　　　　＝ｃｆ（５．５Ｖ－７．０Ｖ）²
　　　　　　＝２．２５ｃｆ
　同様にして、Ｐ（Ｓ３），Ｐ（Ｓ８），およびＰ（Ｓ９）も２．２５ｃｆとなる。

　ソースバスラインＳ５については、図５０から把握されるように、ソース電圧を５．０Ｖから４．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、電力Ｐ（Ｓ５）は次のように求められる。
　Ｐ（Ｓ５）＝ｃｆＶ²
　　　　　　＝ｃｆ（４．５Ｖ－５．０Ｖ）²
　　　　　　＝０．２５ｃｆ
　同様にして、Ｐ（Ｓ６），Ｐ（Ｓ１１），およびＰ（Ｓ１２）も０．２５ｃｆとなる。

　以上より、ソースバスラインＳ１～Ｓ１２のソース電圧の遷移に要する総電力Ｐ（ｔｏｔａｌ）は次のように求められる。
　Ｐ（ｔｏｔａｌ）＝４２．２５ｃｆ×４＋２．２５ｃｆ×４＋０．２５ｃｆ×４
　　　　　　　　　＝１７９ｃｆ

＜１．４．３　本実施形態に係る構成での消費電力＞
　最後に、本実施形態に係る構成での消費電力について説明する。ソースバスラインＳ１については、図１４から把握されるように、ソース電圧を５．０Ｖから０．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、電力Ｐ（Ｓ１）は次のように求められる。
　Ｐ（Ｓ１）＝ｃｆＶ²
　　　　　　＝ｃｆ（０．５Ｖ－５．０Ｖ）²
　　　　　　＝２０．２５ｃｆ
　同様にして、Ｐ（Ｓ４）も２０．２５ｃｆとなる。

　ソースバスラインＳ２については、図１４から把握されるように、ソース電圧を５．０Ｖから５．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、電力Ｐ（Ｓ２）は次のように求められる。
　Ｐ（Ｓ２）＝ｃｆＶ²
　　　　　　＝ｃｆ（５．５Ｖ－５．０Ｖ）²
　　　　　　＝０．２５ｃｆ
　同様にして、Ｐ（Ｓ３），Ｐ（Ｓ５），Ｐ（Ｓ８），Ｐ（Ｓ９），およびＰ（Ｓ１２）も０．２５ｃｆとなる。

　ソースバスラインＳ６については、図１４から把握されるように、ソース電圧を７．０Ｖから５．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、電力Ｐ（Ｓ６）は次のように求められる。
　Ｐ（Ｓ７）＝ｃｆＶ²
　　　　　　＝ｃｆ（５．５Ｖ－７．０Ｖ）²
　　　　　　＝２．２５ｃｆ
　同様にして、Ｐ（Ｓ１１）も２．２５ｃｆとなる。

　ソースバスラインＳ７については、図１４から把握されるように、ソース電圧を７．０Ｖから０．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、電力Ｐ（Ｓ７）は次のように求められる。
　Ｐ（Ｓ７）＝ｃｆＶ²
　　　　　　＝ｃｆ（０．５Ｖ－７．０Ｖ）²
　　　　　　＝４２．２５ｃｆ
　同様にして、Ｐ（Ｓ１０）も４２．２５ｃｆとなる。

　以上より、ソースバスラインＳ１～Ｓ１２のソース電圧の遷移に要する総電力Ｐ（ｔｏｔａｌ）は次のように求められる。
　Ｐ（ｔｏｔａｌ）＝２０．２５ｃｆ×２＋０．２５ｃｆ×６
　　　　　　　　　　＋２．２５ｃｆ×２＋４２．２５ｃｆ×２
　　　　　　　　　＝１３１ｃｆ

＜１．４．４　まとめ＞
　以上のように、チャージシェアリング方式を採用しない場合の電力Ｐ（ｔｏｔａｌ）は３３２ｃｆであり、従来のチャージシェアリング方式を採用した場合の電力Ｐ（ｔｏｔａｌ）は１７９ｃｆであり、本実施形態に係るチャージシェアリング方式を採用した場合の電力Ｐ（ｔｏｔａｌ）は１３１ｃｆである。以下の式から把握されるように、本実施形態によれば、従来のチャージシェアリング方式を採用した場合と比較して、電力Ｐ（ｔｏｔａｌ）が約２７％低くなる。
　（１７９－１３１）／１７９＝約２７
　このように、本実施形態によれば従来よりも消費電力が低減される。

　ところで、従来のチャージシェアリング方式によれば、上述したように、全面赤色表示が行われた際に全体の３分の１のソースバスラインで電力損が生じていた。これに対して、本実施形態によれば、全面赤色表示が行われた際、図１４から把握されるように、ソースバスラインＳ１～Ｓ１２のうちソースバスラインＳ６，Ｓ１１のみで電力損が生じている。すなわち、全体の６分の１のソースバスラインのみで電力損が生じる。従って、上述したように、本実施形態によれば従来よりも消費電力が低減される。

＜１．５　効果＞
　本実施形態によれば、１つの画素が３つのサブ画素で構成され、かつ、極性反転方式にソース反転方式を採用した液晶表示装置において、４本のソースバスラインを一組として、外側の２本のソースバスライン間でチャージシェアリングが行われ、かつ、内側の２本のソースバスライン間でチャージシェアリングが行われる。ここで、各組のソースバスラインのうちの外側の２本のソースバスラインに着目すると、それら２本のソースバスラインは同じ色用のソースバスライン（同じ色のサブ画素に接続されたソースバスライン）であって、各フレームにおける液晶印加電圧の極性は一方のソースバスラインと他方のソースバスラインとで異なっている。このため、例えば原色の単色表示が行われたときに、チャージシェアリングによるソース電圧の全体の遷移量が従来よりも大きくなる。このように、本実施形態においては、従来においてチャージシェアリングによる消費電力低減の効果が充分に得られなかった画像を表示するときにも、消費電力低減の効果が充分に得られる。以上のように、従来よりも低消費電力化を可能とするチャージシェアリング方式を用いた映像信号線駆動回路が実現される。

＜１．６　変形例＞
　以下、第１の実施形態の変形例について説明する。

＜１．６．１　寄生容量対策について＞
　第１の実施形態においては、チャージシェア回路３２７は、連続する４本のソースバスラインを１つのグループとし、各グループにおいて、１本目のソースバスラインと４本目のソースバスラインとを短絡させ、２本目のソースバスラインと３本目のソースバスラインとを短絡させていた。従って、例えばソースバスラインＳ１～Ｓ４に着目すると、図２４に示すように、ソースバスラインＳ１とソースバスラインＳ４とを短絡させるための短絡用配線７５は、ソースバスラインＳ２，Ｓ３と交差している。このため、交差部に寄生容量Ｃ１，Ｃ２が生じることが懸念される。

　寄生容量を生じている短絡用配線を介したチャージシェアリングと寄生容量を生じていない短絡用配線を介したチャージシェアリングとでは、チャージシェア期間におけるソース電圧の変化の速さが異なる。詳しくは、短絡用配線に生じている寄生容量が大きいほど、ソース電圧の変化が緩やかになる。以上より、チャージシェア期間終了時点における想定到達電位に対する到達率に差が生じるおそれがある。例えば、第１の実施形態の構成で全面赤色表示が行われた場合に、チャージシェア期間中に図２５で符号７９で示す部分のようにソースバスラインＳ１，Ｓ４のソース電圧が充分に変化しないことがある。そこで、以下のような対策を取ることが考えられる。

＜１．６．１．１　第１の対策＞
　第１の対策として、寄生容量を生じている短絡用配線を介したチャージシェアリングと寄生容量を生じていない短絡用配線を介したチャージシェアリングとでチャージシェア期間の長さを異ならせることが考えられる。上述の例では、図２６に示すように、ソースバスラインＳ１とソースバスラインＳ４との間でチャージシェアリングが行われるチャージシェア期間ＴＣ１をソースバスラインＳ２とソースバスラインＳ３との間でチャージシェアリングが行われるチャージシェア期間ＴＣ２よりも長くすれば良い。これを実現するためには、ハイレベルで維持される期間が異なる図２７に示すような２つのチャージシェア制御信号ＣＨＡ１，ＣＨＡ２がチャージシェア制御回路３２６（図３参照）で生成されるようにして、ソースバスラインＳ１とソースバスラインＳ４との間に設けられたＮ型ＴＦＴ７１のゲート電極にはチャージシェア制御信号ＣＨＡ１が与えられ、ソースバスラインＳ２とソースバスラインＳ３との間に設けられたＮ型ＴＦＴ７２のゲート電極にはチャージシェア制御信号ＣＨＡ２が与えられるようにすれば良い（図７参照）。

　以上のように、ソースバスラインと短絡用配線との交差部に生じる寄生容量への対策として第１の対策を取る構成においては、チャージシェア回路３２７は、各組を構成する２本のソースバスラインに割り当てられた番号の差が大きいほど、２本のソースバスラインを短絡させる時間を長くする。

＜１．６．１．２　第２の対策＞
　第２の対策として、図２８に示すように、寄生容量を生じていない短絡用配線に容量Ｃ３を設けることが考えられる。より詳しくは、図２８に示す例で、寄生容量Ｃ１，Ｃ２の容量値もそれぞれＣ１，Ｃ２で表し、容量Ｃ３の容量値もＣ３で表すと、「Ｃ３＝Ｃ１＋Ｃ２」が成立するような容量Ｃ３を寄生容量を生じていない短絡用配線に設けると良い。これにより、寄生容量を生じている短絡用配線を介してチャージシェアリングが行われるソースバスラインと寄生容量を生じていない短絡用配線を介してチャージシェアリングが行われるソースバスラインとの間でチャージシェア期間終了時点における想定到達電位に対する到達率に差が生じることが抑制される。

　以上のように、ソースバスラインと短絡用配線との交差部に生じる寄生容量への対策として第２の対策を取る構成においては、少なくとも、各グループにおいて２本のソースバスラインに割り当てられた番号の差が最も小さい組を構成する２本のソースバスラインを短絡させるための短絡用配線に、容量が設けられる。

＜１．６．２　チャージシェアリングを行うソースバスラインの組み合わせについて＞
　第１の実施形態においては、４本のソースバスラインを１つのグループとして、外側の２本のソースバスライン間でチャージシェアリングが行われるとともに内側の２本のソースバスライン間でチャージシェアリングが行われていた。しかしながら、本発明はこれに限定されない。２本のソースバスラインを一組としてチャージシェアリングが行われる構成であって、Ｋ本（Ｋは４以上の偶数）のソースバスラインを１つのグループとし、当該Ｋ本のソースバスラインに１からＫまでの番号を割り当てたと仮定したときに各グループにおいて各組を構成する２本のソースバスラインに割り当てられた番号の和が全ての組で等しくなるようにソースバスラインの短絡が行われる構成であれば、チャージシェアリングを行うソースバスラインの組み合わせは特に限定されない。

　例えば、図２９に示すように、６本のソースバスラインを１つのグループとすることができる。ソースバスラインＳ１～Ｓ６に着目すると、ソースバスラインＳ１とソースバスラインＳ６との間でチャージシェアリングが行われ、かつ、ソースバスラインＳ２とソースバスラインＳ５との間でチャージシェアリングが行われ、かつ、ソースバスラインＳ３とソースバスラインＳ４との間でチャージシェアリングが行われる。このような構成が６本のソースバスライン毎に繰り返される。この例では、全面赤色表示が行われるとき、ソース電圧は図３０に示すように変化する。図３０より、従来のチャージシェアリング方式（図５０参照）とは異なり、電力損が生じないことが把握される。

＜１．６．３　極性反転方式について＞
　第１の実施形態では、極性反転方式としてソース反転方式が採用されていた。しかしながら、本発明はこれに限定されない。ソース反転以外の極性反転方式（図４２，図４３，図４６，図４７，および図４８を参照）が採用されている場合にも本発明を適用することができる。これに関し、Ｚ反転方式（図４６参照）、または、２Ｈ－Ｚ反転方式（図４７参照）、または、２Ｈ－Ｚ反転方式と２Ｓ反転方式とを組み合わせた方式（図４８参照）を採用することにより、従来よりも消費電力を低減できるとともにフリッカの発生をも抑制することが可能となる。

＜１．６．４　出力回路の構成について＞
　第１の実施形態においては、出力回路３２５のバッファ部６２に設けられるアンプが正極性用のアンプ６３ｐと負極性用のアンプ６３ｍとに分かれていた。しかしながら、本発明はこれに限定されない。正極性用と負極性用とに分かれていないアンプを用いた構成においても本発明を適用することができる。

　図３１は、正極性用と負極性用とに分かれていないアンプを用いた場合のソースドライバの出力部近傍（出力回路およびチャージシェア回路）の構成を示す回路図である。この例では、出力回路３２５は、複数のアンプ６３からなるバッファ部６２によって構成されている。すなわち、第１の実施形態とは異なり、出力回路３２５には第１の切り替え部６０および第２の切り替え部６４が設けられていない。従って、第１の実施形態よりも回路規模が低減される。

＜２．第２の実施形態＞
　本発明の第２の実施形態について説明する。なお、第１の実施形態と同様の点については説明を省略する。

＜２．１　構成＞
＜２．１．１　チャージシェアリングを行うソースバスラインの組み合わせ＞
　図３２は、チャージシェアリングを行うソースバスラインの組み合わせについて説明するための模式図である。本実施形態においては、図３２に示すように、連続する８本のソースバスラインＳ１～Ｓ８に着目したとき、奇数列のソースバスラインＳ１，Ｓ３，Ｓ５，Ｓ７によって１つのグループが形成され、偶数列のソースバスラインＳ２，Ｓ４，Ｓ６，Ｓ８によって他の１つのグループが形成されている。そして、それぞれのグループにおいて、外側の２本のソースバスライン間でチャージシェアリングが行われ、かつ、内側の２本のソースバスライン間でチャージシェアリングが行われる。また、本実施形態においては、極性反転方式には「２Ｓ反転」と呼ばれる方式が採用されている。この方式では、空間的には、２本のソースバスライン毎に極性が反転する。以上より、本実施形態においても、図３２から把握されるように、各フレームで互いに異なる極性の電圧が印加されている２本のソースバスライン間でチャージシェアリングが行われる。

＜２．１．２　出力部近傍（出力回路およびチャージシェア回路）の構成＞
　図３３は、ソースドライバ３００の出力部近傍（出力回路３２５およびチャージシェア回路３２７）の構成を示す回路図である。なお、図３３には、８本のソースバスラインＳ１～Ｓ８に対応する部分のみを示している。

　出力回路３２５については、第１の実施形態と同様の構成となっている（図５参照）。チャージシェア回路３２７は、ソースバスラインＳ１とソースバスラインＳ７との間の短絡を制御する短絡制御スイッチ８１と、ソースバスラインＳ２とソースバスラインＳ８との間の短絡を制御する短絡制御スイッチ８２と、ソースバスラインＳ３とソースバスラインＳ５との間の短絡を制御する短絡制御スイッチ８３と、ソースバスラインＳ４とソースバスラインＳ６との間の短絡を制御する短絡制御スイッチ８４とによって構成されている。短絡制御スイッチ８１～８４の動作は、チャージシェア制御信号ＣＨＡによって制御される。

＜２．２　駆動方法＞
＜２．２．１　出力部近傍の動作＞
　ソースドライバ３００の出力部近傍（出力回路３２５およびチャージシェア回路３２７）の動作について説明する。図３４は、偶数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。図３５は、チャージシェア期間における接続状態を示す図である。図３６は、奇数フレームの充電期間（有効垂直走査期間）における接続状態を示す図である。なお、ここでは、ソースバスラインＳ１～Ｓ８に着目する。

　極性制御信号ＰＯＬおよびチャージシェア制御信号ＣＨＡの波形の変化については、第１の実施形態と同様である（図８参照）。偶数フレームの充電期間には、図３４に示すように切り替えスイッチ６１，６５および短絡制御スイッチ８１～８４が動作することにより、ソースバスラインＳ１，Ｓ４，Ｓ５，Ｓ８には正極性の電圧が印加され、ソースバスラインＳ２，Ｓ３，Ｓ６，Ｓ７には負極性の電圧が印加される。チャージシェア期間には、図３５に示すように切り替えスイッチ６１，６５および短絡制御スイッチ８１～８４が動作することにより、ソースバスラインＳ１とソースバスラインＳ７との間でチャージシェアリングが行われ、ソースバスラインＳ２とソースバスラインＳ８との間でチャージシェアリングが行われ、ソースバスラインＳ３とソースバスラインＳ５との間でチャージシェアリングが行われ、ソースバスラインＳ４とソースバスラインＳ６との間でチャージシェアリングが行われる。奇数フレームの充電期間には、図３６に示すように切り替えスイッチ６１，６５および短絡制御スイッチ８１～８４が動作することにより、ソースバスラインＳ１，Ｓ４，Ｓ５，Ｓ８には負極性の電圧が印加され、ソースバスラインＳ２，Ｓ３，Ｓ６，Ｓ７には正極性の電圧が印加される。

＜２．２．２　ソース電圧の変化＞
　次に、図３７を参照しつつ、全面赤色表示が行われる際のフレームの切り替わり前後におけるソース電圧の変化について説明する。なお、ここでは、ソースバスラインＳ１～Ｓ８に着目する。また、本実施形態においても、表示モードにはノーマリーブラックモードが採用されているものと仮定する。さらに、共通電極の電圧は５．０Ｖであって、ソース印加電圧の最大値は９．５Ｖであって、ソース印加電圧の最小値は０．５Ｖであると仮定する。

　全面赤色表示が行われるとき、ソース電圧は図３７に示すように変化する。偶数フレームには、ソースバスラインＳ１，Ｓ４のソース電圧は９．５Ｖとなっており、ソースバスラインＳ５，Ｓ８のソース電圧は５．５Ｖとなっており、ソースバスラインＳ２，Ｓ３，Ｓ６のソース電圧は４．５Ｖとなっており、ソースバスラインＳ７のソース電圧は０．５Ｖとなっている。

　チャージシェア期間になると、上述した組み合わせでチャージシェアリングが行われる。ソースバスラインＳ２，Ｓ３，Ｓ５，Ｓ８に着目すると、ソース電圧が５．５Ｖであるソースバスラインとソース電圧が４．５Ｖであるソースバスラインとの間でチャージシェアリングが行われる。従って、ソースバスラインＳ２，Ｓ３，Ｓ５，Ｓ８のソース電圧は５．０Ｖへと近づく。また、ソース電圧が９．５ＶであるソースバスラインＳ１とソース電圧が０．５ＶであるソースバスラインＳ７との間でチャージシェアリングが行われる。従って、ソースバスラインＳ１，Ｓ７のソース電圧は５．０Ｖへと近づく。さらに、ソース電圧が９．５ＶであるソースバスラインＳ４とソース電圧が４．５ＶであるソースバスラインＳ６との間でチャージシェアリングが行われる。従って、ソースバスラインＳ４，Ｓ６のソース電圧は７．０Ｖへと近づく。

　チャージシェア期間の終了後、各ソースバスラインには、偶数フレームのときとは逆極性の電圧が印加される。これにより、奇数フレームには、ソースバスラインＳ１，Ｓ４のソース電圧は０．５Ｖとなり、ソースバスラインＳ５，Ｓ８のソース電圧は４．５Ｖとなり、ソースバスラインＳ２，Ｓ３，Ｓ６のソース電圧は５．５Ｖとなり、ソースバスラインＳ７のソース電圧は９．５Ｖとなる。

＜２．２．３　比較例＞
　ここで比較例として、上述した第２の従来構成（隣接する２本のソースバスライン間でチャージシェアリングが行われる構成）において極性反転方式に２Ｓ反転を採用した場合の出力部近傍の動作およびソース電圧の変化について説明する。なお、短絡制御スイッチには符号９１ａ～９１ｄを付している（図３８～図４０を参照）。

　まず、図３８～図４０を参照しつつ、第２の従来構成における出力部近傍の動作について説明する。偶数フレームの充電期間には、図３８に示すように切り替えスイッチ６１，６５および短絡制御スイッチ９１ａ～９１ｄが動作することにより、ソースバスラインＳ１，Ｓ４，Ｓ５，Ｓ８には正極性の電圧が印加され、ソースバスラインＳ２，Ｓ３，Ｓ６，Ｓ７には負極性の電圧が印加される。チャージシェア期間には、図３９に示すように切り替えスイッチ６１，６５および短絡制御スイッチ９１ａ～９１ｄが動作することにより、ソースバスラインＳ１とソースバスラインＳ２との間でチャージシェアリングが行われ、ソースバスラインＳ３とソースバスラインＳ４との間でチャージシェアリングが行われ、ソースバスラインＳ５とソースバスラインＳ６との間でチャージシェアリングが行われ、ソースバスラインＳ７とソースバスラインＳ８との間でチャージシェアリングが行われる。奇数フレームの充電期間には、図４０に示すように切り替えスイッチ６１，６５および短絡制御スイッチ９１ａ～９１ｄが動作することにより、ソースバスラインＳ１，Ｓ４，Ｓ５，Ｓ８には負極性の電圧が印加され、ソースバスラインＳ２，Ｓ３，Ｓ６，Ｓ７には正極性の電圧が印加される。

　次に、図４１を参照しつつ、全面赤色表示が行われる際のフレームの切り替わり前後におけるソース電圧の変化について説明する。なお、ここでは、１２本のソースバスラインＳ１～Ｓ１２に着目する。

　偶数フレームには、ソースバスラインＳ１，Ｓ４のソース電圧は９．５Ｖとなっており、ソースバスラインＳ５，Ｓ８，Ｓ９，Ｓ１２のソース電圧は５．５Ｖとなっており、ソースバスラインＳ２，Ｓ３，Ｓ６，Ｓ１１のソース電圧は４．５Ｖとなっており、ソースバスラインＳ７，Ｓ１０のソース電圧は０．５Ｖとなっている。

　チャージシェア期間になると、隣接する２本のソースバスライン間でチャージシェアリングが行われる（図４９に示した組み合わせでチャージシェアリングが行われる）。ソースバスラインＳ５，Ｓ６，Ｓ１１，Ｓ１２に着目すると、ソース電圧が５．５Ｖであるソースバスラインとソース電圧が４．５Ｖであるソースバスラインとの間でチャージシェアリングが行われる。従って、ソースバスラインＳ５，Ｓ６，Ｓ１１，Ｓ１２のソース電圧は５．０Ｖへと近づく。また、ソースバスラインＳ１，Ｓ２，Ｓ３，Ｓ４に着目すると、ソース電圧が９．５Ｖであるソースバスラインとソース電圧が４．５Ｖであるソースバスラインとの間でチャージシェアリングが行われる。従って、ソースバスラインＳ１，Ｓ２，Ｓ３，Ｓ４のソース電圧は７．０Ｖへと近づく。さらに、ソースバスラインＳ７，Ｓ８，Ｓ９，Ｓ１０に着目すると、ソース電圧が５．５Ｖであるソースバスラインとソース電圧が０．５Ｖであるソースバスラインとの間でチャージシェアリングが行われる。従って、ソースバスラインＳ７，Ｓ８，Ｓ９，Ｓ１０のソース電圧は３．０Ｖへと近づく。

　チャージシェア期間の終了後、各ソースバスラインには、偶数フレームのときとは逆極性の電圧が印加される。これにより、奇数フレームには、ソースバスラインＳ１，Ｓ４のソース電圧は０．５Ｖとなり、ソースバスラインＳ５，Ｓ８，Ｓ９，Ｓ１２のソース電圧は４．５Ｖとなり、ソースバスラインＳ２，Ｓ３，Ｓ６，Ｓ１１のソース電圧は５．５Ｖとなり、ソースバスラインＳ７，Ｓ１０のソース電圧は９．５Ｖとなる。

＜２．３　消費電力の比較＞
　ここで、第２の従来構成および本実施形態に係る構成での消費電力の違いについて説明する。ここでは、全面赤色表示が行われるときの偶数フレームから奇数フレームに切り替わる際のソース電圧の遷移に要する電力に着目する。なお、上記第１の実施形態と同様の表記を用いる。

＜２．３．１　第２の従来構成での消費電力＞
　まず、第２の従来構成（隣接する２本のソースバスライン間でチャージシェアリングが行われる構成）での消費電力について説明する。ソースバスラインＳ１については、図４１から把握されるように、ソース電圧を７．０Ｖから０．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、Ｐ（Ｓ１）は４２．２５ｃｆとなる。同様に、Ｐ（Ｓ４），Ｐ（Ｓ７），およびＰ（Ｓ１０）も４２．２５ｃｆとなる。

　ソースバスラインＳ２については、図４１から把握されるように、ソース電圧を７．０Ｖから５．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、Ｐ（Ｓ２）は２．２５ｃｆとなる。同様に、Ｐ（Ｓ３），Ｐ（Ｓ８），およびＰ（Ｓ９）も２．２５ｃｆとなる。

　ソースバスラインＳ５については、図４１から把握されるように、ソース電圧を５．０Ｖから４．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、Ｐ（Ｓ５）は０．２５ｃｆとなる。同様に、Ｐ（Ｓ６），Ｐ（Ｓ１１），およびＰ（Ｓ１２）も０．２５ｃｆとなる。

＜２．３．２　本実施形態での消費電力＞
　次に、本実施形態に係る構成での消費電力について説明する。ソースバスラインＳ１については、図３７から把握されるように、ソース電圧を５．０Ｖから０．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、Ｐ（Ｓ１）は２０．２５ｃｆとなる。同様に、Ｐ（Ｓ７）も２０．２５ｃｆとなる。

　ソースバスラインＳ２については、図３７から把握されるように、ソース電圧を５．０Ｖから５．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、Ｐ（Ｓ２）は０．２５ｃｆとなる。同様に、Ｐ（Ｓ３），Ｐ（Ｓ５），およびＰ（Ｓ８）も０．２５ｃｆとなる。

　ソースバスラインＳ６については、図３７から把握されるように、ソース電圧を７．０Ｖから５．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、Ｐ（Ｓ６）は２．２５ｃｆとなる。

　ソースバスラインＳ４については、図３７から把握されるように、ソース電圧を７．０Ｖから０．５Ｖに遷移させるための電力をソースドライバ３００から供給する必要がある。従って、Ｐ（Ｓ４）は４２．２５ｃｆとなる。

　以上より、ソースバスラインＳ１～Ｓ８のソース電圧の遷移に要する総電力Ｐ（ｔｏｔａｌ）は次のように求められる。
　Ｐ（ｔｏｔａｌ）＝２０．２５ｃｆ×２＋０．２５ｃｆ×４
　　　　　　　　　　＋２．２５ｃｆ×１＋４２．２５ｃｆ×１
　　　　　　　　　＝８６ｃｆ

＜２．３．３　まとめ＞
　第２の従来構成に関して求めた総電力は１２本のソースバスラインのソース電圧の遷移に要する電力であり、本実施形態に関して求めた総電力は８本のソースバスラインのソース電圧の遷移に要する電力である。そこで、両者を比較するために、上記で求めた総電力を２４本のソースバスラインのソース電圧の遷移に要する電力に換算する。すると、第２の従来構成での電力は３５８ｃｆとなり、本実施形態に係る構成での電力は２６２ｃｆとなる。以下の式から把握されるように、本実施形態によれば、従来のチャージシェアリング方式を採用した場合と比較して、電力が約２７％低くなる。
　（３５８－２６２）／３５８＝約２７
　このように、本実施形態によれば従来よりも消費電力が低減される。

＜２．４　効果＞
　本実施形態によれば、１つの画素が３つのサブ画素で構成され、かつ、極性反転方式に２Ｓ反転方式（空間的に２本のソースバスライン毎に極性を反転させる方式）を採用した液晶表示装置において、例えば原色の単色表示が行われたときに、チャージシェアリングによるソース電圧の全体の遷移量が従来よりも大きくなる。このように、第１の実施形態と同様、従来よりも低消費電力化を可能とするチャージシェアリング方式を用いた映像信号線駆動回路が実現される。

＜３．その他＞
　本発明は上記各実施形態（変形例を含む）に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。例えば、上記各実施形態においては、アクティブマトリクス型液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。交流駆動型の表示装置であれば、本発明を適用することができる。

　また、上記各実施形態においては、チャージシェア制御信号ＣＨＡを生成するチャージシェア制御回路３２６がソースドライバ３００の内部に設けられていたが、本発明はこれに限定されない。例えば、タイミングコントロール回路１００内でチャージシェア制御信号ＣＨＡが生成されるようにしても良い。

　さらに、上記各実施形態においては、１つの画素は３つのサブ画素（赤色のサブ画素，緑色のサブ画素，および青色のサブ画素）によって構成されていたが、本発明はこれに限定されない。例えば、１つの画素がゲートバスラインの伸びる方向に並んで配置される４つのサブ画素（赤色のサブ画素，緑色のサブ画素，青色のサブ画素，および白色のサブ画素）によって構成されていても良い。このように、１つの画素に含まれるサブ画素の構成については特に限定されない。

　本願は、２０１６年６月１日に出願された「映像信号線駆動回路およびそれを備える表示装置、ならびに映像信号線の駆動方法」という名称の日本出願２０１６－１０９８２２号に基づく優先権を主張する出願であり、この日本出願の内容は、引用することによって本願の中に含まれる。

　６１，６５…切り替えスイッチ
　６２…バッファ部
　６３ｐ…正極性用のアンプ
　６３ｍ…負極性用のアンプ６３ｍ
　６６，６７…短絡制御スイッチ
　６８…出力制御部
　１００…タイミングコントロール回路
　２００…ゲートドライバ
　３００…ソースドライバ
　３２５…出力回路
　３２６…チャージシェア制御回路
　３２７…チャージシェア回路
　４００…コモンドライバ
　５００…表示部
　ＣＨＡ…チャージシェア制御信号
　ＰＯＬ…極性制御信号
　Ｓ，Ｓ１～Ｓｎ…ソースバスライン

Claims

　複数の映像信号線を駆動する映像信号線駆動回路であって、
　各フレームに正極性の電圧および負極性の電圧からなる充電電圧を前記複数の映像信号線に印加する充電電圧出力部と、
　各フレームに互いに異なる極性の充電電圧が印加される２本の映像信号線を一組として、フレームが切り替わる際に各組を構成する２本の映像信号線を短絡させる短絡回路と
を備え、
　前記短絡回路は、Ｋ本（Ｋは４以上の偶数）の映像信号線を１つのグループとし、当該Ｋ本の映像信号線に１からＫまでの番号を割り当てたと仮定したときに各グループにおいて各組を構成する２本の映像信号線に割り当てられた番号の和が全ての組で等しくなるように映像信号線を短絡させることを特徴とする、映像信号線駆動回路。
　前記Ｋ本の映像信号線は、連続するＫ本の映像信号線であることを特徴とする、請求項１に記載の映像信号線駆動回路。
　前記充電電圧出力部は、１本の映像信号線毎に異なる極性の充電電圧を印加することを特徴とする、請求項２に記載の映像信号線駆動回路。
　前記Ｋ本の映像信号線は、１本おきのＫ本の映像信号線であることを特徴とする、請求項１に記載の映像信号線駆動回路。
　前記充電電圧出力部は、２本の映像信号線毎に異なる極性の充電電圧を印加することを特徴とする、請求項４に記載の映像信号線駆動回路。
　前記Ｋ本の映像信号線は、４本の映像信号線であることを特徴とする、請求項１に記載の映像信号線駆動回路。
　連続する８本の映像信号線に着目したとき、奇数本目の映像信号線によって１つのグループが形成され、偶数本目の映像信号線によって他の１つのグループが形成されていることを特徴とする、請求項６に記載の映像信号線駆動回路。
　前記短絡回路は、各組を構成する２本の映像信号線に割り当てられた番号の差が大きいほど、２本の映像信号線を短絡させる時間を長くすることを特徴とする、請求項１に記載の映像信号線駆動回路。
　少なくとも、各グループにおいて２本の映像信号線に割り当てられた番号の差が最も小さい組を構成する２本の映像信号線を短絡させるための配線に、容量が設けられていることを特徴とする、請求項１に記載の映像信号線駆動回路。
　請求項１に記載の映像信号線駆動回路と、
　前記複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有する表示部と
を備えることを特徴とする、表示装置。
　前記複数の画素形成部は、赤色を表示するための画素を形成する赤色画素形成部と、緑色を表示するための画素を形成する緑色画素形成部と、青色を表示するための画素を形成する青色画素形成部とからなり、
　前記赤色画素形成部，前記緑色画素形成部，および前記青色画素形成部は、前記複数の走査信号線の伸びる方向に並ぶように配置されていることを特徴とする、請求項１０に記載の表示装置。
　前記Ｋ本の映像信号線は、連続する４本の映像信号線であって、
　前記充電電圧出力部は、１本の映像信号線毎に異なる極性の充電電圧を印加することを特徴とする、請求項１１に記載の表示装置。
　前記Ｋ本の映像信号線は、１本おきの４本の映像信号線であって、
　連続する８本の映像信号線に着目したとき、奇数本目の映像信号線によって１つのグループが形成され、偶数本目の映像信号線によって他の１つのグループが形成され、
　前記充電電圧出力部は、２本の映像信号線毎に異なる極性の充電電圧を印加することを特徴とする、請求項１１に記載の表示装置。
　前記複数の映像信号線のうちの任意の映像信号線に着目すると、当該映像信号線から映像信号の供給を受ける画素形成部は、１本または２本の走査信号線毎に千鳥状に配置されていることを特徴とする、請求項１０に記載の表示装置。
　複数の映像信号線を駆動する方法であって、
　各フレームに正極性の電圧および負極性の電圧からなる充電電圧を前記複数の映像信号線に印加する充電電圧出力ステップと、
　各フレームに互いに異なる極性の充電電圧が印加される２本の映像信号線を一組として、フレームが切り替わる際に各組を構成する２本の映像信号線を短絡させる短絡ステップと
を含み、
　前記短絡ステップでは、Ｋ本（Ｋは４以上の偶数）の映像信号線を１つのグループとし、当該Ｋ本の映像信号線に１からＫまでの番号を割り当てたと仮定したときに各グループにおいて各組を構成する２本の映像信号線に割り当てられた番号の和が全ての組で等しくなるように映像信号線を短絡させることを特徴とする、映像信号線の駆動方法。