KR101441389B1 - 액정표시장치 및 이의 구동방법 - Google Patents

액정표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR101441389B1
KR101441389B1 KR1020070141422A KR20070141422A KR101441389B1 KR 101441389 B1 KR101441389 B1 KR 101441389B1 KR 1020070141422 A KR1020070141422 A KR 1020070141422A KR 20070141422 A KR20070141422 A KR 20070141422A KR 101441389 B1 KR101441389 B1 KR 101441389B1
Authority
KR
South Korea
Prior art keywords
data
pixel
pixel cells
frame period
pixel cell
Prior art date
Application number
KR1020070141422A
Other languages
English (en)
Other versions
KR20090073468A (ko
Inventor
조혁력
조남욱
전민두
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070141422A priority Critical patent/KR101441389B1/ko
Publication of KR20090073468A publication Critical patent/KR20090073468A/ko
Application granted granted Critical
Publication of KR101441389B1 publication Critical patent/KR101441389B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/007—Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 화상의 품질을 향상시킬 수 있는 액정표시장치 및 이의 구동방법에 관한 것으로, 제 1 데이터 라인에 공통으로 접속되며 순차적으로 구동되는 다수의 화소셀들; 및, 제 i 프레임 기간(i는 자연수)에 정극성의 데이터와 부극성의 데이터를 적어도 두 기간씩 번갈아 출력하여 상기 제 1 데이터 라인에 공급함으로써 상기 화소셀들이 순차적으로 데이터를 공급받도록 하며, 제 i+1 프레임 기간에 k번째로 구동되는 화소셀(k는 2이상의 자연수)이 상기 제 i 프레임 기간의 k-1번째로 구동된 화소셀과 동일한 극성의 데이터를 갖도록, 그리고 상기 제 i+1 프레임 기간에 가장 먼저 구동되는 화소셀이 상기 제 i 프레임 기간에 가장 마지막으로 구동된 화소셀과 동일한 극성의 데이터를 갖도록 상기 데이터들의 극성을 매 프레임 기간마다 한 화소셀 단위씩 쉬프트 시켜 상기 제 1 데이터 라인에 순차적으로 공급하는 데이터 드라이버를 포함함을 그 특징으로 한다.
액정표시장치, 쉬프트, 극성제어부, 극성반전신호, 2도트

Description

액정표시장치 및 이의 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 액정표시장치 및 이의 구동방법에 관한 것으로, 특히 화상의 품질을 향상시킬 수 있는 액정표시장치 및 이의 구동방법에 관한 것이다.
본 발명은 액정표시장치에 관한 것으로, 특히 화소셀간의 휘도차를 방지하여 화상의 품질을 향상시킬 수 있는 액정표시장치에 대한 것이다.
액정표시장치는 비디오신호에 따라 화소셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 화소셀마다 스위칭소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
이러한 액정표시장치는 서로 교차하도록 배열된 다수의 게이트 라인들과 다수의 데이터 라인들을 포함한다.
도 1은 종래의 액정표시장치의 데이터 라인에 공급되는 데이터 신호의 파형을 나타낸 도면이다.
2도트 구동방식으로 상기 데이터 라인을 구동할 경우, 도 1에 도시된 바와 같이, 이 데이터 라인에는 정극성의 데이터 신호(Data)와 부극성의 데이터 신호(Data)가 2H 기간을 주기로 번갈아 가며 충전된다. 이와 같은 경우, 상기 데이터 라인이 인접한 두 기간에 걸쳐 정극성의 데이터 신호(Data)로 연속하여 충전되고, 이후 연속하는 다음 두 기간에 걸쳐 부극성의 데이터 신호(Data)로 충전된다.
이때, 인접한 두 기간을 살펴보면, 상기 두 기간동안 데이터 라인이 서로 상반된 극성의 데이터 신호(Data)로 충전되는 제 1 경우와, 상기 두 기간동안 데이터 라인이 서로 동일한 극성의 데이터 신호(Data)로 연속하여 충전되는 제 2 경우가 있다.
여기서, 임의의 하나의 화소셀이 제 2 기간에 데이터 라인으로부터 자신에 해당하는 데이터 신호(Data)를 공급받는다고 하면, 이 제 2 기간의 바로 이전 기간인 제 1 기간에 상기 데이터 라인에 충전되었던 데이터 신호(Data)가 상기 화소셀에 영향을 준다.
즉, 상기 제 1 기간에 상기 데이터 라인에 공급된 데이터 신호(Data)의 극성과 상기 제 2 기간에 상기 데이터 라인에 공급된 데이터 신호(Data)의 극성이 서로 동일하다면 상기 화소셀은 정상적인 휘도의 화상을 표시하는 반면, 상기 제 1 기간에 상기 데이터 라인에 공급된 데이터 신호(Data)의 극성과 상기 제 2 기간에 상기 데이터 라인에 공급된 데이터 신호(Data)의 극성이 서로 다르다면 상기 화소셀의 충전 특성이 저하되어 상기 화소셀은 정상보다 더 높거나 낮은 휘도의 화상을 표시한다.
따라서, 동일한 색을 표시하는 화소셀이 동일한 계조의 데이터 신호를 공급 받음에도 불구하고, 상기 데이터 라인의 충전조건에 따라 휘도차를 나타낼 수 있으며 이에 의해 화상의 품질이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하고자 안출한 것으로, 프레임 기간별로 화소셀의 극성을 쉬프트 시킴으로써 2도트 이상의 반전 구동에서의 화질향상을 이룰 수 있는 액정표시장치 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 제 1 데이터 라인에 공통으로 접속되며 순차적으로 구동되는 다수의 화소셀들; 및, 제 i 프레임 기간(i는 자연수)에 정극성의 데이터와 부극성의 데이터를 적어도 두 기간씩 번갈아 출력하여 상기 제 1 데이터 라인에 공급함으로써 상기 화소셀들이 순차적으로 데이터를 공급받도록 하며, 제 i+1 프레임 기간에 k번째로 구동되는 화소셀(k는 2이상의 자연수)이 상기 제 i 프레임 기간의 k-1번째로 구동된 화소셀과 동일한 극성의 데이터를 갖도록, 그리고 상기 제 i+1 프레임 기간에 가장 먼저 구동되는 화소셀이 상기 제 i 프레임 기간에 가장 마지막으로 구동된 화소셀과 동일한 극성의 데이터를 갖도록 상기 데이터들의 극성을 매 프레임 기간마다 한 화소셀 단위씩 쉬프트 시켜 상기 제 1 데이터 라인에 순차적으로 공급하는 데이터 드라이버를 포함함을 그 특징으로 한다.
또한 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구 동방법은, 데이터 라인에 공통으로 접속되며 순차적으로 구동되는 다수의 화소셀들을 포함하는 액정표시장치의 구동방법에 있어서, 제 i 프레임 기간(i는 자연수)에 정극성의 데이터와 부극성의 데이터를 적어도 두 기간씩 번갈아 출력하여 상기 데이터 라인에 공급함으로써 상기 화소셀들에 순차적으로 데이터를 공급하는 A단계; 및, 제 i+1 프레임 기간에 k번째로 구동되는 화소셀(k는 2이상의 자연수)이 상기 제 i 프레임 기간의 k-1번째로 구동된 화소셀과 동일한 극성의 데이터를 갖도록, 그리고 상기 제 i+1 프레임 기간에 가장 먼저 구동되는 화소셀이 상기 제 i 프레임 기간에 가장 마지막으로 구동된 화소셀과 동일한 극성의 데이터를 갖도록 상기 데이터들의 극성을 매 프레임 기간마다 한 화소셀 단위씩 쉬프트 시켜 상기 데이터 라인에 순차적으로 공급하는 B단계를 포함함을 그 특징으로 한다.
본 발명에 따른 액정표시장치에는 다음과 같은 효과가 있다.
본 발명에서는 매 프레임 기간별로 화소셀에 공급되는 극성을 순차적을 쉬프트 시킴으로써 2도트 이상의 반전 구동시 화질 향상을 이룰 수 있다.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 액정표시장치는, 도 2에 도시된 바와 같이, 서로 교차하는 게이트 라인들(GL1 내지 GLn) 및 데이터 라인들(DL1 내지 DLm)에 의해 정의된 화소영역마다 형성된 화소셀(PXL)을 포함하는 액정패널(200)과, 상기 액정패널(200)의 게이트 라인들(GL1 내지 GLn)에 스캔펄스를 입력하기 위한 게이트 드라이버(GD)와 상기 액정패널(200)의 데이터 라인들(DL1 내지 DLm)에 데이터를 입력하기 위한 데이터 드라이버(DD)와 상기 액정패널(200)에 광을 조사하기 위한 백라이트 유니트(BU)와 상기 백라이트 유니트(BU)의 램프를 구동시키기 위한 램프 구동부(600)와 상기 게이트 드라이버(GD), 데이터 드라이버(DD), 및 램프 구동부(600)를 제어하기 위한 타이밍 콘트롤러(TC)와 상기 액정패널(200)과 백라이트 유니트(BU)에 필요한 전원을 공급하는 전원 발생부(PW)를 포함한다.
상기 액정패널(200)은 액정층을 사이에 두고 서로 합착된 컬러필터 어레이 기판과 TFT 어레이 기판을 포함한다. 상기 컬러필터 어레이 기판상에는 컬러필터 및 공통전극이 형성된다. 컬러필터는 적색, 녹색 및 청색의 컬러필터층이 배치되어 특정 파장대역의 광을 투과시킴으로써 컬러표시를 가능하게 한다. 인접한 색의 컬러필터사이에는 블랙 매트릭스(Black Matrix)가 형성된다.
상기 액정패널(200)의 데이터 라인들(DL1 내지 DLm)과 게이트 라인들(GL1 내지 GLn)에 의해 정의된 각 화소영역마다 형성된 화소셀을 포함한다.
화소셀(PXL)은, 도 2에 도시된 바와 같이, 화상을 표시하기 위한 액정셀(401)과, 상기 액정셀(401)에 데이터 신호를 공급하기 위한 박막트랜지스터(TFT)를 포함한다.
액정셀(401)은 서로 마주보는 화소전극 및 공통전극(Vcom)과, 상기 화소전극과 상기 공통전극(Vcom) 사이에 형성된 액정층을 포함한다. 이 액정층은 상기 화소전극(PE)과 상기 공통전극(Vcom)간에 형성되는 수직전계의 크기에 따라 다른 투과율을 나타낸다. 상기 표시장치는 서로 마주보는 두 개의 기판을 갖는데, 상기 공통 전극(Vcom)은 상부기판의 전면에 형성되며, 상기 화소전극(PE)은 하부기판에 형성된다.
박막트랜지스터(TFT)는 게이트 드라이버(GD)로부터의 스캔펄스에 응답하여 데이터 라인들(DL1 내지 DLm) 상의 데이터를 화소셀(PXL)에 입력하게 된다. 이 박막트랜지스터(TFT)의 소스전극은 데이터 라인에 접속되며, 드레인전극은 화소셀(PXL)의 화소전극에 접속된다. 그리고 박막트랜지스터(TFT)의 게이트전극은 게이트 라인에 접속된다.
각 화소셀(PXL)내의 액정셀(401)은 한 프레임 기간동안 데이터를 유지하기 위한 액정용량 커패시터(Clc)와, 상기 데이터를 상기 한 프레임 기간동안 안정적으로 유지시키기 위한 보조용량 커패시터(Cst)를 포함한다.
액정용량 커패시터(Clc)는 화소전극, 공통전극(Vcom), 그리고 상기 화소전극과 공통전극(Vcom) 사이에 위치한 액정층으로 이루어진다. 즉, 상기 화소전극은 상기 액정용량 커패시터(Clc)의 제 1 전극에 해당하며, 상기 공통전극(Vcom)은 상기 액정용량 커패시터(Clc)의 제 2 전극에 해당하며, 그리고 상기 화소전극과 상기 공통전극(Vcom)간에 형성된 액정층은 상기 액정용량 커패시터(Clc)의 유전체에 해당한다.
보조용량 커패시터(Cst)는 전단 게이트 라인과 상기 화소전극이 중첩하는 곳에서 형성된다. 즉, 상기 전단 게이트 라인은 상기 보조용량 커패시터(Cst)의 제 1 전극에 해당하며, 상기 화소전극은 상기 보조용량 커패시터(Cst)의 제 2 전극에 해당하며, 그리고 상기 전단 게이트 라인과 상기 화소전극간에 형성된 절연막은 상기 보조용량 커패시터(Cst)의 유전체에 해당한다.
타이밍 콘트롤러(TC)는 디지털 비디오 카드로부터 입력되는 디지털 비디오 데이터를 적색 데이터(R), 녹색 데이터(G) 및 청색 데이터(B)별로 재정렬하게 된다. 타이밍 콘트롤러(TC)에 의해 재정렬된 데이터(R,G,B)는 데이터 드라이버(DD)에 입력된다.
또한, 타이밍 콘트롤러(TC)는 자신에게 입력되는 수평동기신호(Hsync), 수직동기신호(Vsync), 및 클럭신호(CLK)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 발생시켜 데이터 드라이버(DD)와 게이트 드라이버(GD)에 공급한다. 데이터 제어신호(DCS)는 도트클럭, 소스쉬프트클럭, 소스인에이블신호, 극성반전제어신호 등을 포함한다. 상기 게이트 제어신호(GCS)는 게이트 스타트 펄스, 게이트쉬프트클럭, 게이트출력인에이블 등을 포함하여 게이트 드라이버(GD)에 입력된다.
데이터 드라이버(DD)는 타이밍 콘트롤러(TC)로부터의 데이터 제어신호(DCS)에 따라 데이터를 샘플링한 후에, 샘플링된 데이터를 수평기간(Horizontal Time : 1H, 2H, ...)마다 1 라인분식 래치하고 래치된 데이터를 데이터 라인들(DL1 내지 DLm)에 공급한다. 즉, 상기 데이터 드라이버(DD)는 타이밍 콘트롤러(TC)로부터의 데이터(R, G, B)를 전원 발생부(PW)로부터 입력되는 감마전압(GMA1~6)을 이용하여 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 이 데이터 드라이버에 대해서는 이후 좀 더 구체적으로 설명하기로 한다.
게이트 드라이버(GD)는 타이밍 콘트롤러(TC)로부터의 게이트 제어신호(GCS) 중 게이트 스타트 펄스에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스 터와, 스캔펄스의 전압을 화소셀(PXL)의 구동에 적합한 전압레벨로 쉬프트시키기 위한 레벨 쉬프터를 포함한다. 게이트 드라이버(GD)는 게이트 제어신호(GCS)에 응답하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트 하이전압을 공급한다.
전원 발생부(PW)는 액정패널(200)에 공통전극전압(Vcom), 데이터 드라이버(DD)에 감마전압(GMA1~6), 백라이트 유니트(BU)에 램프 구동전압(Vinv)을 공급한다.
도 3은 도 2에 구비된 액정패널(200)의 구성을 나타낸 도면이다.
액정패널(200)은, 도 3에 도시된 바와 같이, 일방향으로 배열된 다수의 게이트 라인들(GL1 내지 GLn)과, 상기 게이트 라인들(GL1 내지 GLn)에 교차하도록 일방향으로 배열된 다수의 데이터 라인들(DL1 내지 DLm)을 포함한다.
상기 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)에 의해 정의된 각 화소영역에는 화소셀(PXL)이 형성되어 있다. 이들 화소셀(PXL)들은 매트릭스 형태를 이루도록 각 화소영역에 배치된다.
각 게이트 라인(GL1 내지 GLn)의 상측에 위치한 각 화소행(HL1 내지 HLn)에는 상기 게이트 라인의 길이 방향을 따라 다수의 화소셀(PXL)들이 배열된다. 하나의 화소행내의 화소셀(PXL)들은 이들의 하측에 위치한 게이트 라인에 공통으로 접속된다. 또한, 상기 하나의 화소행내의 화소셀(PXL)들 각각은 자신의 좌측에 위치한 각 데이터 라인(DL1 내지 DLm)에 개별적으로 접속된다.
예를 들어, 제 1 화소행(HL1)에 구비된 화소셀(PXL)들은 제 1 게이트 라인(GL1)에 공통으로 접속됨과 아울러, 제 1 내지 제 m 데이터 라인(DL1 내지 DLm) 에 개별적으로 접속된다.
이때, 각 화소셀(PXL)내의 화소전극이 박막트랜지스터(TFT)를 통해 해당 게이트 라인과 해당 데이터 라인에 접속된다.
3k+1 번째 데이터 라인에 접속된 화소셀(PXL)들은 적색에 대한 화상을 표시하기 위한 적색 화소셀이며, 3k+2 번째 데이터 라인에 접속된 화소셀(PXL)들은 녹색에 대한 화상을 표시하기 위한 녹색 화소셀이며, 그리고 3k+3 번째 데이터 라인에 접속된 화소셀(PXL)들은 청색에 대한 화상을 표시하기 위한 청색 화소셀이다.
데이터 드라이버(DD)는 정극성의 데이터와 부극성의 데이터를 교번하여 출력한다. 상기 정극성의 데이터와 부극성의 데이터는 화상을 표시하기 위한 데이터로서 아날로그 신호가 될 수도 있으며, 또는 디지털 신호가 될 수도 있다. 상기 정극성의 데이터는 공통전압보다 큰 값을 갖는 데이터를 의미하며, 부극성의 데이터는 상기 공통전압보다 작은 값을 갖는 데이터이다.
상기 데이터 드라이버(DD)는 제 i 프레임 기간(i는 자연수)에 정극성의 데이터와 부극성의 데이터를 적어도 두 기간씩 번갈아 출력한다. 이 기간은 2기간 이상으로 설정될 수 있으나, 본 발명에서는 설명의 편의상 상기 데이터 드라이버(DD)가 2기간씩 또는 3기간씩 상기 정극성의 데이터와 부극성의 데이터를 교번하여 출력하는 것을 예로 들어 설명하기로 한다.
여기서, 상기 하나의 기간은 하나의 게이트 라인이 구동되어, 이 게이트 라인에 접속된 한 화소행분의 화소셀(PXL)들이 해당 데이터 라인으로부터의 데이터를 공급받는 시간, 즉 한 수평시간(1H 시간: 1 Horizontal time)을 의미한다. 그리고, 하나의 프레임 기간은 전체 기간들이 모인 시간으로서, 하나의 프레임 기간동안 액정패널(200)의 모든 화소셀(PXL)이 화소행 단위로 차례로 데이터를 공급받는다.
상기 데이터 드라이버(DD)는 제 i 프레임 기간에 정극성의 데이터와 부극성의 데이터를 2번씩 번갈아 가며 출력한다. 예를 들어, 상기 데이터 드라이버(DD)는 연속된 제 1 및 제 2 기간동안 정극성의 데이터를 두 번 연속 출력하고, 이후 연속된 제 3 및 제 4 기간동안 부극성의 데이터를 두 번 연속 출력한다. 이후, 연속된 제 5 및 제 6 기간에는 다시 정극성의 데이터를 두 번 연속 출력하고, 제 7 및 제 8 기간동안 다시 부극성의 데이터를 두 번 연속 출력한다.
이에 따라, 하나의 데이터 라인에 접속된 화소셀(PXL)들은, 도 3에 도시된 바와 같이, 두 개 화소셀(PXL)씩 번갈아가며 정극성 및 부극성을 나타낸다.
또한, 상기 데이터 드라이버(DD)는 상기 제 i 프레임 기간에 기수번째 데이터 라인에는 정극성의 데이터를 공급하고, 우수번째 데이터 라인에는 부극성의 데이터를 먼저 공급한다. 이에 따라, 상기 제 i 프레임 기간에는, 도 3에 도시된 바와 같이, 기수번째 데이터 라인에 접속된 화소셀(PXL)과 이에 대응되는 기수번째 데이터 라인에 접속된 화소셀(PXL)이 서로 반대의 극성을 나타내며, 또한 하나의 게이트 라인에 접속된 한 수평라인분의 화소셀(PXL)들은 한 개의 화소셀(PXL)씩 번갈아가며 정극성과 부극성을 나타낸다.
한편, 상기 데이터 드라이버(DD)는 제 i+1 프레임 기간에 k번째로 구동되는 화소셀(PXL)(k는 2이상의 자연수)이 상기 제 i 프레임 기간의 k-1번째로 구동된 화소셀(PXL)과 동일한 극성의 데이터를 갖도록, 그리고 상기 제 i+1 프레임 기간에 가장 먼저 구동되는 화소셀(PXL)이 상기 제 i 프레임 기간에 가장 마지막으로 구동된 화소셀(PXL)과 동일한 극성의 데이터를 갖도록 상기 데이터들의 극성을 매 프레임 기간마다 한 화소셀 단위씩 쉬프트 시켜 하나의 데이터 라인에 순차적으로 공급한다.
이를 좀 더 구체적으로 설명하면 다음과 같다.
도 4는 도 3의 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성변화를 설명하기 위한 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 1 데이터 라인(DL1)에 정극성의 데이터와 부극성의 데이터를 2기간씩 번갈아가며 출력한다. 그러면, 도 4의 (a)에 도시된 바와 같이, 서로 인접한 두 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 1 데이터 라인(DL1)에 부극성의 데이터보다 정극성의 데이터를 먼저 공급한다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 1 프레임 기간에 제 4a+1 및 제 4a+2 화소셀(a는 0을 포함한 자연수)에 정극성의 데이터를 공급하고, 제 4a+3 및 제 4a+4 화소셀에 부극성의 데이터를 공급한다.
이후, 상기 데이터 드라이버(DD)는 제 2 프레임 기간동안에 공급될 데이터의 극성을 한 기간만큼 쉬프트 시킴으로써, 도 4의 (b)에 도시된 바와 같이, 제 2 프레임 기간에 k번째로 구동되는 화소셀(PXL)이 제 1 프레임 기간에서 k-1 번째로 구동된 화소셀(PXL)과 동일한 극성을 갖도록 한다.
예를 들어, 도 4의 (a) 및 (b)에 도시된 바와 같이, 제 2 프레임 기간에서 두 번째로 구동되는 제 2 화소셀(PXL2)은 제 1 프레임 기간에서 첫 번째로 구동된 제 1 화소셀(PXL1)과 동일한 극성을 갖는다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 2 프레임 기간에 제 4a+1 화소셀에 부극성의 데이터를 공급하고, 제 4a+2 및 제 4a+3 화소셀에 정극성의 데이터를 공급하고, 제 4a+4 화소셀에 부극성의 데이터를 공급한다.
한편, 제 2 프레임 기간에서 첫 번째로 구동되는 제 1 화소셀(PXL1)은 제 1 프레임 기간에서 가장 마지막으로 구동된 제 n 화소셀(PXLn)과 동일한 극성을 갖는다.
이에 따라, 상기 제 2 프레임 기간에서의 화소셀(PXL)들은, 도 4의 (b)에 도시된 바와 같이, 상기 제 1 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
이와 마찬가지 방식으로, 제 3 프레임 기간에서의 화소셀(PXL)들은, 도 4의 (c)에 도시된 바와 같이, 상기 제 2 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 3 프레임 기간에 제 4a+1 및 제 4a+2 화소셀에 부극성의 데이터를 공급하고, 제 4a+3 및 제 4a+4 화소셀에 정극성의 데이터를 공급한다.
그리고, 제 4 프레임 기간에서의 화소셀(PXL)들은, 도 4의 (d)에 도시된 바와 같이, 상기 제 3 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아 래로 쉬프트된 극성을 나타낸다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 4 프레임 기간에 제 4a+1 화소셀에 정극성의 데이터를 공급하고, 제 4a+2 및 제 4a+3 화소셀에 부극성의 데이터를 공급하고, 제 4a+4 화소셀에 정극성의 데이터를 공급한다.
한편, 도면에 도시하지 않았지만, 제 5 프레임 기간에서의 화소셀(PXL)들의 극성은 제 1 프레임 기간에서의 화소셀(PXL)들의 극성과 동일하다.
일반화하면, 제 4p+1 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 1 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 제 4p+2 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 2 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 제 4p+3 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 3 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 그리고 제 4p+4 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 4 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하다.
나머지 제 2 내지 제 m 데이터 라인들(DL2 내지 DLm) 중 기수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
도 5는 도 3의 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화를 설명하기 위한 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 2 데이터 라인(DL2)에 정극 성의 데이터와 부극성의 데이터를 2기간씩 번갈아가며 출력한다. 그러면, 도 5의 (a)에 도시된 바와 같이, 서로 인접한 두 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 2 데이터 라인(DL2)에 정극성의 데이터보다 부극성의 데이터를 먼저 공급한다.
이에 따라, 도 5에 도시된 바와 같이, 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하며 단지 서로 대응되는 두 화소셀(PXL)간의 극성이 반대이다. 예를 들어, 도 4의 (b)에 도시된 제 1 화소셀(PXL1)의 극성과, 도 5의 (b)에 도시된 제 1 화소셀(PXL1)의 극성은 서로 반대이다.
나머지 제 2 내지 제 m 데이터 라인들(DL2 내지 DLm) 중 우수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
한편, 상기 각 데이터 라인에 접속된 화소셀(PXL)들은 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)을 포함하는 다수의 화소셀군으로 구분될 수 있다.
상기 화소셀군들은 순차적으로 구동되며, 각 화소셀군내의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들이 제 1 화소셀(PXL1)부터 제 4 화소셀(PXL4)까지 순차적으로 구동된다.
예를 들어, 제 1 데이터 라인(DL1)에 접속된 제 1 내지 제 n 화소셀(PXL1 내지 PXLn)들은 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들을 포함하는 제 1 화소셀(PXL1)군, 제 5 내지 제 8 화소셀(PXL5 내지 PXL8)들을 포함하는 제 2 화소 셀(PXL2)군, 제 9 내지 제 12 화소셀(PXL9 내지 PXL12)들을 포함하는 제 3 화소셀(PXL3)군, ..., 제 n-3 내지 제 n 화소셀(PXLn-3 내지 PXLn)들을 포함하는 제 n/4 화소셀군으로 정의될 수 있으며, 제 1 내지 제 n 화소셀(PXL1 내지 PXLn)은 제 1 화소셀(PXL1)부터 제 n 화소셀(PXLn)까지 순차적으로 구동된다.
제 i+1 프레임 기간에서 제 j 화소셀군에서 두 번째로 구동되는 제 4f+2 화소셀은 제 i 프레임 기간에서 상기 제 j 화소셀군에서 첫 번째로 구동되는 제 4f+1 화소셀과 동일한 극성을 갖는다. 한편, 상기 제 i+1 프레임 기간에서 상기 제 j 화소셀군에서 가장 먼저 구동되는 제 4f+1 화소셀은, 상기 제 i 프레임 기간에서 상기 제 j 화소셀군에서 가장 마지막으로 구동된 제 4f+4 화소셀과 동일한 극성을 갖는다. 이를 예를 들어 설명하면 다음과 같다.
도 6은 제 1 데이터 라인(DL1)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)의 프레임 기간별 극성 변화를 나타낸 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 1 데이터 라인(DL1)에 정극성의 데이터와 부극성의 데이터를 2기간씩 번갈아가며 출력한다. 그러면, 도 6의 (a)에 도시된 바와 같이, 서로 인접한 두 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 1 데이터 라인(DL1)에 부극성의 데이터보다 정극성의 데이터를 먼저 공급한다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 1 프레임 기간에 제 1 화소셀(PXL1)군에 포함된 제 1 및 제 2 화소셀(PXL1, PXL2)에 정극성의 데이터를 공급하고, 제 3 및 제 4 화소셀(PXL3, PXL4)에 부극성의 데이터를 공급한다.
이후, 상기 데이터 드라이버(DD)는 제 2 프레임 기간동안에 공급될 데이터의 극성을 한 기간만큼 쉬프트 시킴으로써, 도 6의 (b)에 도시된 바와 같이, 제 2 프레임 기간에 상기 제 1 화소셀군에서 두 번째로 구동되는 제 2 화소셀(PXL2)이 제 1 프레임 기간에서 상기 제 1 화소셀군에서 첫 번째로 구동된 제 1 화소셀(PXL1)과 동일한 극성을 갖도록 한다.
한편, 제 2 프레임 기간에 상기 제 1 화소셀군에서 첫 번째로 구동되는 제 1 화소셀(PXL1)은 제 1 프레임 기간에서 가장 마지막으로 구동된 제 4 화소셀(PXL4)과 동일한 극성을 갖는다.
이에 따라, 상기 제 2 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들은, 도 6의 (b)에 도시된 바와 같이, 상기 제 1 프레임 기간동안의 상기 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
이와 마찬가지 방식으로, 제 3 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들은, 도 6의 (c)에 도시된 바와 같이, 상기 제 2 프레임 기간동안의 상기 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
그리고, 제 4 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들은, 도 6의 (d)에 도시된 바와 같이, 상기 제 3 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
한편, 제 1 데이터 라인(DL1)에 접속된 나머지 제 2 내지 제 n/4 화소셀군내의 각 4개의 화소셀들의 프레임 기간별 극성 변화는, 상기 제 1 데이터 라인(DL1)에 접속된 제 1 화소셀군내의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)의 프레임 기간별 극성 변화와 동일하다.
또한, 기수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
도 7은 제 2 데이터 라인(DL2)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)의 프레임 기간별 극성 변화를 나타낸 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 2 데이터 라인(DL2)에 정극성의 데이터와 부극성의 데이터를 2기간씩 번갈아가며 출력한다. 그러면, 도 7의 (a)에 도시된 바와 같이, 서로 인접한 두 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 2 데이터 라인(DL2)에 부극성의 데이터보다 정극성의 데이터를 먼저 공급한다.
이에 따라, 도 7에 도시된 바와 같이, 제 2 데이터 라인(DL2)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들의 프레임 기간별 극성 변화는, 제 1 데이터 라인(DL1)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들의 프레임 기간별 극성 변화와 동일하며 단지 서로 대응되는 두 화소셀(PXL)간의 극성이 반대이다. 예를 들어, 도 6의 (b)에 도시된 제 1 화소셀(PXL1)의 극성과, 도 7의 (b)에 도시된 제 1 화소셀(PXL1)의 극성은 서로 반대이다.
한편, 제 2 데이터 라인(DL2)에 접속된 나머지 제 2 내지 제 n/4 화소셀군내의 각 4개의 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 2 데이터 라인(DL2)에 접속된 제 1 화소셀군내의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)의 프레임 기간별 극성 변화와 동일하다.
또한, 우수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
도 8은 본 발명에 따른 극성제어부(PC)를 나타낸 도면이고, 도 9는 도 8의 극성제어부(PC)로부터 출력되는 극성반전제어신호(Pol)의 프레임 기간별 변화를 나타낸 도면이다.
본 발명에 따른 액정표시장치는, 도 8에 도시된 바와 같이, 상기 데이터 드라이버(DD)가 상기 데이터들의 극성을 부여할 수 있도록 상기 데이터 드라이버(DD)에 극성반전제어신호를 제공하는 극성제어부(PC)를 더 포함한다.
상기 극성반전제어신호(Pol)는, 도 8에 도시된 바와 같이, 두 기간동안 하이상태로 유지되는 다수의 정극성구간들(빗금친 부분) 및 두 기간동안 로우상태로 유지되는 다수의 부극성구간을 갖는다.
상기 극성반전제어신호(Pol)는, 도 9에 도시된 바와 같이, 매 프레임 기간마 다 한 기간에 해당하는 시간만큼씩 쉬프트되어 출력된다. 구체적으로, 상기 극성제어부(PC)는 한 프레임의 시작을 알리는 수직동기신호(Vsync)가 출력될 때 마다 상기 극성반전제어신호(Pol)를 한 기간에 해당하는 시간만큼 쉬프트시켜 출력한다. 이에 따라, 데이터(Data)의 극성도 한 기간에 해당하는 시간만큼 쉬프트된다.
도 9에 도시된 극성반전제어신호(Pol)는 데이터 드라이버(DD)의 하나의 채널부, 즉 제 1 데이터 라인(DL1)에 접속된 제 1 채널부에 공급되는 신호이다. 이 제 1 채널부는 상기 극성반전제어신호(Pol)에 따라 데이터(Data)의 극성을 변화시킨다. 상기 도 9에 도시된 극성반전제어신호(Pol)는 기수번째 데이터 라인에 접속된 기수번째 채널부에도 공급된다. 한편, 제 2 채널부를 포함한 우수번째 채널부에는 상기 도 9에 도시된 극성반전제어신호(Pol)에 대하여 180도 위상반전된 형태의 극성반전제어신호(Pol)가 공급된다.
도 10은 제 1 데이터 라인(DL1)에 프레임 기간별로 공급되는 데이터의 극성을 변화를 나타낸 도면이다.
상술된 바와 같이, 2도트 구동방식으로 상기 데이터 라인을 구동할 경우, 도 1에 도시된 바와 같이, 이 데이터 라인에는 정극성의 데이터 신호(Data)와 부극성의 데이터 신호(Data)가 2H 기간을 주기로 번갈아 가며 충전된다. 이와 같은 경우, 상기 데이터 라인이 인접한 두 기간에 걸쳐 정극성의 데이터 신호(Data)로 연속하여 충전되고, 이후 연속하는 다음 두 기간에 걸쳐 부극성의 데이터 신호(Data)로 충전된다.
이때, 인접한 두 기간을 살펴보면, 상기 두 기간동안 데이터 라인이 서로 상 반된 극성의 데이터 신호(Data)로 충전되는 제 1 경우와, 상기 두 기간동안 데이터 라인이 서로 동일한 극성의 데이터 신호(Data)로 연속하여 충전되는 제 2 경우가 있다.
여기서, 임의의 하나의 화소셀이 제 3 기간(T3)에 데이터 라인으로부터 자신에 해당하는 데이터 신호(Data)를 공급받는다고 하면, 이 제 3 기간(T3)의 바로 이전 기간인 제 2 기간(T2)에 상기 데이터 라인에 충전되었던 데이터 신호(Data)가 상기 화소셀(PXL)에 영향을 준다.
본 발명에서는 각 화소셀(PXL)이 주기적으로 제 1 경우에 따른 충전조건 및 제 2 경우에 따른 충전조건 하에서 데이터를 공급받음에 따라 각 화소셀(PXL)의 충전상태가 향상된다.
즉, 도 10의 (a)에 도시된 바와 같이, 제 1 프레임 기간의 제 3 기간(T3)에 임의의 화소셀이 두 번째 데이터(빗금친 부분)를 공급받을 때, 이 임의의 화소셀은 제 2 기간(T2)과 제 3 기간(T3)의 데이터의 극성이 서로 다른 제 1 충전조건하에서 두 번째 데이터를 공급받기 때문에 충전상태가 저하된다.
그러나, 도 10의 (b)에 도시된 바와 같이, 다음 제 2 프레임 기간의 제 3 기간(T3)에 상기 임의의 화소셀(PXL)이 두 번째 데이터(빗금친 부분)를 공급받을 때, 이 임의의 화소셀(PXL)은 제 2 기간(T2)과 제 3 기간(T3)의 데이터의 극성이 동일한 제 2 충전조건하에서 두 번째 데이터를 공급받기 때문에 충전상태가 양호해진다.
이후, 도 10의 (c)에 도시된 바와 같이, 제 3 프레임 기간의 제 3 기간(T3) 에 임의의 화소셀(PXL)이 두 번째 데이터(빗금친 부분)를 공급받을 때, 이 화소셀(PXL)은 제 2 기간(T2)과 제 3 기간(T3)의 데이터의 극성이 서로 다른 제 1 충전조건하에서 두 번째 데이터를 공급받기 때문에 충전상태가 다시 저하된다.
그러나, 도 10의 (d)에 도시된 바와 같이, 다음 제 2 프레임 기간의 제 3 기간(T3)에 상기 임의의 화소셀(PXL)이 두 번째 데이터(빗금친 부분)를 공급받을 때, 이 임의의 화소셀(PXL)은 제 2 기간(T2)과 제 3 기간(T3)의 데이터의 극성이 동일한 제 2 충전조건 하에서 두 번째 데이터를 공급받기 때문에 충전상태가 양호해진다.
이와 같이 상기 임의의 화소셀은 기수번째 프레임 기간에 제 1 충전조건하에서 충전됨에 따라 충전상태가 저하되지만, 우수번째 기간에서 제 2 충전조건하에서 충전됨에 따라 그 저하된 충전상태가 보상되므로 충전특성이 향상된다.
나머지 화소셀(PXL)들도 충전보상이 되는 프레임 기간이 다를 뿐 상기 임의의 화소셀과 같은 방식으로 데이터를 공급받음으로 인해 그 충전특성이 향상된다.
도 11은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 2 실시예에 따른 액정표시장치는 상술된 제 1 실시예의 그것과 거의 동일하며, 도 11에 도시된 바와 같이, 하나의 데이터 라인에 접속된 화소셀(PXL)들이 3개씩 정극성의 데이터와 부극성의 데이터를 번갈아가며 갖는다.
이를 위해, 본 발명의 제 2 실시예에 따른 액정표시장치에 구비된 데이터 드라이버(DD)는 제 i 프레임 기간에 정극성의 데이터와 부극성의 데이터를 3번씩 번갈아 가며 출력한다. 예를 들어, 상기 데이터 드라이버(DD)는 연속된 제 1 내지 제 3 기간동안 정극성의 데이터를 세 번 연속 출력하고, 이후 연속된 제 4 및 제 6 기간동안 부극성의 데이터를 세 번 연속 출력한다. 이후, 연속된 제 7 및 제 9 기간에는 다시 정극성의 데이터를 세 번 연속 출력하고, 제 10 및 제 12 기간동안 다시 부극성의 데이터를 세 번 연속 출력한다.
또한, 상기 데이터 드라이버(DD)는 제 i+1 프레임 기간에 k번째로 구동되는 화소셀(PXL)(k는 2이상의 자연수)이 상기 제 i 프레임 기간의 k-1번째로 구동된 화소셀(PXL)과 동일한 극성의 데이터를 갖도록, 그리고 상기 제 i+1 프레임 기간에 가장 먼저 구동되는 화소셀(PXL)이 상기 제 i 프레임 기간에 가장 마지막으로 구동된 화소셀(PXL)과 동일한 극성의 데이터를 갖도록 상기 데이터들의 극성을 매 프레임 기간마다 한 화소셀 단위씩 쉬프트 시켜 하나의 데이터 라인에 순차적으로 공급한다.
이를 좀 더 구체적으로 설명하면 다음과 같다.
도 12는 도 10의 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성변화를 설명하기 위한 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 1 데이터 라인(DL1)에 정극성의 데이터와 부극성의 데이터를 3기간씩 번갈아가며 출력한다. 그러면, 도 12의 (a)에 도시된 바와 같이, 서로 인접한 세 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 1 데이터 라인(DL1)에 부극성의 데이터보다 정극성의 데이터를 먼저 공급한다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 1 프레임 기간에 제 6q+1, 제 6q+2 및 제 6q+3 화소셀(q는 0을 포함한 자연수)에 정극성의 데이터를 공급하고, 제 6q+4, 제 6q+5 및 제 6q+6 화소셀에 부극성의 데이터를 공급한다.
이후, 상기 데이터 드라이버(DD)는 제 2 프레임 기간동안에 공급될 데이터의 극성을 한 기간만큼 쉬프트 시킴으로써, 도 12의 (b)에 도시된 바와 같이, 제 2 프레임 기간에 k번째로 구동되는 화소셀(PXL)이 제 1 프레임 기간에서 k-1 번째로 구동된 화소셀(PXL)과 동일한 극성을 갖도록 한다.
예를 들어, 도 12의 (a) 및 (b)에 도시된 바와 같이, 제 2 프레임 기간에서 두 번째로 구동되는 제 2 화소셀(PXL2)은 제 1 프레임 기간에서 첫 번째로 구동된 제 1 화소셀(PXL1)과 동일한 극성을 갖는다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 2 프레임 기간에 제 6q+1 화소셀에 부극성의 데이터를 공급하고, 제 6q+2, 제 6q+3 및 제 6q+4 화소셀에 정극성의 데이터를 공급하고, 제 6q+5 및 제 6q+6 화소셀에 부극성의 데이터를 공급한다.
한편, 제 2 프레임 기간에서 첫 번째로 구동되는 제 1 화소셀(PXL1)은 제 1 프레임 기간에서 가장 마지막으로 구동된 제 n 화소셀(PXLn)과 동일한 극성을 갖는다.
이에 따라, 상기 제 2 프레임 기간에서의 화소셀(PXL)들은, 도 12의 (b)에 도시된 바와 같이, 상기 제 1 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
이와 마찬가지 방식으로, 제 3 프레임 기간에서의 화소셀(PXL)들은, 도 12의 (c)에 도시된 바와 같이, 상기 제 2 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해 제 3 프레임 기간에, 제 6q+1 및 제 6q+2 화소셀에 부극성의 데이터를 공급하고, 제 6q+3, 제 6q+4 및 제 6q+5 화소셀에 정극성의 데이터를 공급하고, 제 6q+6 화소셀에 부극성의 데이터를 공급한다.
다음으로, 제 4 프레임 기간에서의 화소셀(PXL)들은, 도 12의 (d)에 도시된 바와 같이, 상기 제 3 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 6q+1, 제 6q+2 및 제 6q+3 화소셀에 부극성의 데이터를 공급하고, 제 6q+4, 제 6q+5 및 제 6q+6 화소셀에 정극성의 데이터를 공급한다.
이어서, 제 5 프레임 기간에서의 화소셀(PXL)들은, 도 12의 (e)에 도시된 바와 같이, 상기 제 4 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 6q+1 화소셀에 정극성의 데이터를 공급하고, 제 6q+2, 제 6q+3 및 제 6q+4 화소셀에 부극성의 데이터를 공급하고, 제 6q+5 및 제 6q+6 화소셀에 정극성의 데이터를 공급한다.
다음으로, 제 6 프레임 기간에서의 화소셀(PXL)들은, 도 12의 (f)에 도시된 바와 같이, 상기 제 5 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 6q+1 및 제 6q+2 화소셀에 정극성의 데이터를 공급하고, 제 6q+3, 제 6q+4 및 제 6q+5 화소셀에 부극성의 데이터를 공급하고, 제 6q+6 화소셀에 정극성의 데이터를 공급한다.
한편, 도면에 도시하지 않았지만, 제 5 프레임 기간에서의 화소셀(PXL)들의 극성은 제 1 프레임 기간에서의 화소셀(PXL)들의 극성과 동일하다.
일반화하면, 제 6p+1 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 1 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 제 6p+2 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 2 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 제 6p+3 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 3 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 제 6p+4 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 4 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 제 6p+5 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 5 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 그리고 제 6p+6 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 6 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하다.
나머지 제 2 내지 제 m 데이터 라인들(DL2 내지 DLm) 중 기수번째 데이터 라 인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
도 13은 도 10의 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화를 설명하기 위한 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 2 데이터 라인(DL2)에 정극성의 데이터와 부극성의 데이터를 2기간씩 번갈아 가면 출력한다. 그러면, 도 13의 (a)에 도시된 바와 같이, 서로 인접한 두 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 2 데이터 라인(DL2)에 정극성의 데이터보다 부극성의 데이터를 먼저 공급한다.
이에 따라, 도 12에 도시된 바와 같이, 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하며 단지 서로 대응되는 두 화소셀(PXL)간의 극성이 반대이다. 예를 들어, 도 12의 (b)에 도시된 제 1 화소셀(PXL1)의 극성과, 도 13의 (b)에 도시된 제 1 화소셀(PXL1)의 극성은 서로 반대이다.
나머지 제 2 내지 제 m 데이터 라인들(DL2 내지 DLm) 중 우수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
한편, 상기 각 데이터 라인에 접속된 화소셀(PXL)들은 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)을 포함하는 다수의 화소셀군으로 구분될 수 있다.
상기 화소셀군들은 순차적으로 구동되며, 각 화소셀군내의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들이 제 1 화소셀(PXL1)부터 제 6 화소셀(PXL6)까지 순차적으로 구동된다.
예를 들어, 제 1 데이터 라인(DL1)에 접속된 제 1 내지 제 n 화소셀(PXLn)들은 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들을 포함하는 제 1 화소셀군, 제 7 내지 제 12 화소셀(PXL)들을 포함하는 제 2 화소셀군, 제 13 내지 제 18 화소셀(PXL)들을 포함하는 제 3 화소셀군, ..., 제 n-5 화소셀(PXL) 내지 제 n 화소셀(PXLn)들을 포함하는 제 n/6 화소셀군으로 정의될 수 있으며, 제 1 내지 제 n 화소셀(PXL1 내지 PXLn)은 제 1 화소셀(PXL1)부터 제 n 화소셀(PXLn)까지 순차적으로 구동된다.
제 i+1 프레임 기간에서 제 j 화소셀군에서 두 번째로 구동되는 제 6f+2 화소셀은 제 i 프레임 기간에서 상기 제 j 화소셀군에서 첫 번째로 구동되는 제 6f+1 화소셀과 동일한 극성을 갖는다. 한편, 상기 제 i+1 프레임 기간에서 상기 제 j 화소셀군에서 가장 먼저 구동되는 제 6f+1 화소셀은, 상기 제 i 프레임 기간에서 상기 제 j 화소셀군에서 가장 마지막으로 구동된 제 6f+6 화소셀과 동일한 극성을 갖는다. 이를 예를 들어 설명하면 다음과 같다.
도 14는 제 1 데이터 라인(DL1)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)의 프레임 기간별 극성 변화를 나타낸 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 1 데이터 라인(DL1)에 정극 성의 데이터와 부극성의 데이터를 2기간씩 번갈아 가면 출력한다. 그러면, 도 14의 (a)에 도시된 바와 같이, 서로 인접한 세 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 1 데이터 라인(DL1)에 부극성의 데이터보다 정극성의 데이터를 먼저 공급한다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 1 프레임 기간에 제 1 화소셀군에 포함된 제 1 내지 제 3 화소셀(PXL1 내지 PXL3)에 정극성의 데이터를 공급하고, 제 4 내지 제 6 화소셀(PXL4 내지 PXL6)에 부극성의 데이터를 공급한다.
이후, 상기 데이터 드라이버(DD)는 제 2 프레임 기간동안에 공급될 데이터의 극성을 한 기간만큼 쉬프트 시킴으로써, 도 14의 (b)에 도시된 바와 같이, 제 2 프레임 기간에 상기 제 1 화소셀군에서 두 번째로 구동되는 제 2 화소셀(PXL2)이 제 1 프레임 기간에서 상기 제 1 화소셀군에서 첫 번째로 구동된 제 1 화소셀(PXL1)과 동일한 극성을 갖도록 한다.
한편, 제 2 프레임 기간에 상기 제 1 화소셀군에서 첫 번째로 구동되는 제 1 화소셀(PXL1)은 제 1 프레임 기간에서 가장 마지막으로 구동된 제 6 화소셀(PXL6)과 동일한 극성을 갖는다.
이에 따라, 상기 제 2 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들은, 도 14의 (b)에 도시된 바와 같이, 상기 제 1 프레임 기간동안의 상기 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
이와 마찬가지 방식으로, 제 3 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들은, 도 14의 (c)에 도시된 바와 같이, 상기 제 2 프레임 기간동안의 상기 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
그리고, 제 4 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들은, 도 14의 (d)에 도시된 바와 같이, 상기 제 3 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
그리고, 제 5 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들은, 도 14의 (e)에 도시된 바와 같이, 상기 제 4 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
그리고, 제 6 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들은, 도 14의 (f)에 도시된 바와 같이, 상기 제 5 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
한편, 제 1 데이터 라인(DL1)에 접속된 나머지 제 2 내지 제 n/6 화소셀군내의 각 6개의 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 1 데이터 라인(DL1)에 접속된 제 1 화소셀군내의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)의 프레임 기간별 극성 변화와 동일하다.
또한, 기수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
도 15는 제 2 데이터 라인(DL2)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)의 프레임 기간별 극성 변화를 나타낸 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 2 데이터 라인(DL2)에 정극성의 데이터와 부극성의 데이터를 3기간씩 번갈아 가면 출력한다. 그러면, 도 15의 (a)에 도시된 바와 같이, 서로 인접한 두 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 2 데이터 라인(DL2)에 정극성의 데이터보다 부극성의 데이터를 먼저 공급한다.
이에 따라, 도 15에 도시된 바와 같이, 제 2 데이터 라인(DL2)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들의 프레임 기간별 극성 변화는, 제 1 데이터 라인(DL1)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)들의 프레임 기간별 극성 변화와 동일하며 단지 서로 대응되는 두 화소셀(PXL)간의 극성이 반대이다. 예를 들어, 도 14의 (b)에 도시된 제 1 화소셀(PXL1)의 극성과, 도 15의 (b)에 도시된 제 1 화소셀(PXL1)의 극성은 서로 반대이다.
한편, 제 2 데이터 라인(DL2)에 접속된 나머지 제 2 내지 제 n/6 화소셀군내의 각 6개의 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 2 데이터 라인(DL2)에 접속된 제 1 화소셀군내의 제 1 내지 제 6 화소셀(PXL1 내지 PXL6)의 프레임 기간별 극성 변화와 동일하다.
또한, 우수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
도 16은 본 발명의 제 2 실시예에 따른 액정표시장치에 구비된 극성제어부(PC)로부터의 극성반전제어신호(Pol)의 프레임 기간별 변화를 나타낸 도면이다.
상기 극성반전제어신호(Pol)는, 도 16에 도시된 바와 같이, 세 기간동안 하이상태로 유지되는 다수의 정극성구간들(빗금친 부분) 및 세 기간동안 로우상태로 유지되는 다수의 부극성구간을 갖는다.
상기 극성반전제어신호(Pol)는, 도 16에 도시된 바와 같이, 매 프레임 기간마다 한 기간에 해당하는 시간만큼씩 쉬프트되어 출력된다. 구체적으로, 상기 극성제어부(PC)는 한 프레임의 시작을 알리는 수직동기신호(Vsync)가 출력될 때 마다 상기 극성반전제어신호(Pol)를 한 기간에 해당하는 시간만큼 쉬프트시켜 출력한다. 이에 따라, 데이터(Data)의 극성도 한 기간에 해당하는 시간마큼 쉬프트된다.
도 16에 도시된 극성반전제어신호(Pol)는 데이터 드라이버(DD)의 하나의 채널부, 즉 제 1 데이터 라인(DL1)에 접속된 제 1 채널부에 공급되는 신호이다. 이 제 1 채널부는 상기 극성반전제어신호(Pol)에 따라 데이터(Data)의 극성을 변화시킨다. 상기 도 10에 도시된 극성반전제어신호(Pol)는 기수번째 데이터 라인에 접속된 기수번째 채널부에도 공급된다. 한편, 제 2 채널부를 포함한 우수번째 채널부에 는 상기 도 9에 도시된 극성반전제어신호(Pol)에 대하여 180도 위상반전된 형태의 극성반전제어신호(Pol)가 공급된다.
도 17은 본 발명의 제 3 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 17에 도시된 바와 같이, 세로방향으로 서로 인접한 화소셀(PXL)들은 1개 화소셀 단위로 서로 다른 극성의 데이터를 공급받아 화상을 표시하며, 가로방향으로 서로 인접한 화소셀(PXL)들은 2개 화소셀 단위로 서로 다른 극성의 데이터를 공급받아 화상을 표시한다. 이를 위해서, 데이터 드라이버(DD)는 각 데이터 라인(DL1 내지 DLm)에 정극성의 데이터와 부극성의 데이터를 2기간 단위로 교번하여 공급함과 아울러, 서로 인접한 데이터 라인에 상반된 극성의 데이터를 공급한다. 즉, 상기 데이터 구동부(DD)는 2도트 방식으로 데이터를 출력한다.
도 17에 도시된 바와 같이, 각 데이터 라인(DL1 내지 DLm)의 양측에는 동일한 극성의 화소셀(PXL)이 서로 마주보도록 위치하며, 이 화소셀(PXL)들은 자신들의 사이에 위치한 데이터 라인에 공통으로 접속된다.
각 화소행(HL1 내지 HLn)의 상측과 하측에는 각각 게이트 라인이 구비되는 바, 각 화소행(HL1 내지 HLn)내의 기수번째 화소셀(PXL)들은 각 화소행(HL1 내지 HLn)의 상측에 위치한 게이트 라인에 공통으로 접속되며, 각 화소행(HL1 내지 HLn)내의 우수번째 화소셀(PXL)들은 각 화소행(HL1 내지 HLn)의 하측에 위치한 게이트 라인에 공통으로 접속된다. 예를 들어, 제 1 화소행내의 화소셀(PXL)들 중 기수번째 화소셀(PXL)들은 제 1 게이트 라인(GL1)에 공통으로 접속되며, 우수번째 화소셀(PXL)들은 제 2 게이트 라인(GL2)에 공통으로 접속된다.
상기 제 1 내지 제 n 게이트 라인(GL1 내지 GLn)이 제 1 게이트 라인(GL1)부터 제 n 게이트 라인(GLn)까지 순차적으로 구동됨에 따라, 동일 화소행에 위치하며 동일 데이터 라인에 접속된 두 개의 화소셀(PXL)들 중 좌측에 위치한 화소셀(PXL)이 먼저 구동되고 이후 우측에 위치한 화소셀(PXL)이 구동된다.
이에 따라, 제 1 화소행(HL1)에 위치하며 제 1 데이터 라인(DL1)의 죄측에 위치한 화소셀(PXL)이 한 프레임 기간 중 가장 먼저 구동되고, 제 n/2 화소행(HL(n/2))에 위치하며 상기 제 1 데이터 라인(DL1)의 우측에 접속된 화소셀(PXL)이 한 프레임 기간 중 가장 이후에 구동된다. 나머지 제 2 내지 제 m 데이터 라인(DL2 내지 DLm)에 접속된 화소셀(PXL)들도 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들과 동일한 순서로 구동된다.
상기 데이터 드라이버(DD)는 i 프레임 기간에 정극성의 데이터와 부극성의 데이터를 2번씩 번갈아 가며 출력한다. 예를 들어, 상기 데이터 드라이버(DD)는 연속된 제 1 및 제 2 기간동안 정극성의 데이터를 두 번 연속 출력하고, 이후 연속된 제 3 및 제 4 기간동안 부극성의 데이터를 두 번 연속 출력한다. 이후, 연속된 제 5 및 제 6 기간에는 다시 정극성의 데이터를 두 번 연속 출력하고, 제 7 및 제 8 기간동안 다시 부극성의 데이터를 두 번 연속 출력한다.
이에 따라, 하나의 데이터 라인에 접속된 화소셀(PXL)들은, 도 17에 도시된 바와 같이, 두 개 화소셀(PXL)씩 번갈아가며 정극성 및 부극성을 나타낸다.
또한, 상기 데이터 드라이버(DD)는 상기 i 프레임 기간에 기수번째 데이터 라인에는 정극성의 데이터를 공급하고, 우수번째 데이터 라인에는 부극성의 데이터 를 먼저 공급한다. 이에 따라, 상기 i 프레임 기간에는, 도 17에 도시된 바와 같이, 기수번째 데이터 라인에 접속된 화소셀(PXL)과 이에 대응되는 기수번째 데이터 라인에 접속된 화소셀(PXL)이 서로 반대의 극성을 나타내며, 또한 하나의 게이트 라인에 접속된 한 수평라인분의 화소셀(PXL)들은 한 개의 화소셀(PXL)씩 번갈아가며 정극성과 부극성을 나타낸다.
한편, 상기 데이터 드라이버(DD)는 제 i+1 프레임 기간에 k번째로 구동되는 화소셀(PXL)(k는 2이상의 자연수)이 상기 제 i 프레임 기간의 k-1번째로 구동된 화소셀(PXL)과 동일한 극성의 데이터를 갖도록, 그리고 상기 제 i+1 프레임 기간에 가장 먼저 구동되는 화소셀(PXL)이 상기 제 i 프레임 기간에 가장 마지막으로 구동된 화소셀(PXL)과 동일한 극성의 데이터를 갖도록 상기 데이터들의 극성을 매 프레임 기간마다 한 화소셀 단위씩 쉬프트 시켜 하나의 데이터 라인에 순차적으로 공급한다.
이를 좀 더 구체적으로 설명하면 다음과 같다.
도 18은 도 17의 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성변화를 설명하기 위한 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 1 데이터 라인(DL1)에 정극성의 데이터와 부극성의 데이터를 2기간씩 번갈아 가면 출력한다. 그러면, 도 18의 (a)에 도시된 바와 같이, 서로 인접한 두 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 1 데이터 라인(DL1)에 부극성의 데이터보다 정극성의 데이터를 먼저 공급한다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 1 프레임 기간에 제 4a+1 및 제 4a+2 화소셀(a는 0을 포함한 자연수)에 정극성의 데이터를 공급하고, 제 4a+3 및 제 4a+4 화소셀에 부극성의 데이터를 공급한다.
이후, 상기 데이터 드라이버(DD)는 제 2 프레임 기간동안에 공급될 데이터의 극성을 한 기간만큼 쉬프트 시킴으로써, 도 18의 (b)에 도시된 바와 같이, 제 2 프레임 기간에 k번째로 구동되는 화소셀(PXL)이 제 1 프레임 기간에서 k-1 번째로 구동된 화소셀(PXL)과 동일한 극성을 갖도록 한다.
예를 들어, 도 18의 (a) 및 (b)에 도시된 바와 같이, 제 2 프레임 기간에서 두 번째로 구동되는 제 2 화소셀(PXL2)은 제 1 프레임 기간에서 첫 번째로 구동된 제 1 화소셀(PXL1)과 동일한 극성을 갖는다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 2 프레임 기간에 제 4a+1 화소셀에 부극성의 데이터를 공급하고, 제 4a+2 및 제 4a+3 화소셀에 정극성의 데이터를 공급하고, 제 4a+4 화소셀에 부극성의 데이터를 공급한다.
한편, 제 2 프레임 기간에서 첫 번째로 구동되는 제 1 화소셀(PXL1)은 제 1 프레임 기간에서 가장 마지막으로 구동된 제 n 화소셀(PXLn)과 동일한 극성을 갖는다.
이에 따라, 상기 제 2 프레임 기간에서의 화소셀(PXL)들은, 도 18의 (b)에 도시된 바와 같이, 상기 제 1 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
이와 마찬가지 방식으로, 제 3 프레임 기간에서의 화소셀(PXL)들은, 도 18의 (c)에 도시된 바와 같이, 상기 제 2 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 3 프레임 기간에, 제 4a+1 및 제 4a+2 화소셀에 부극성의 데이터를 공급하고, 제 4a+3 및 제 4a+4 화소셀에 정극성의 데이터를 공급한다.
그리고, 제 4 프레임 기간에서의 화소셀(PXL)들은, 도 18의 (d)에 도시된 바와 같이, 상기 제 3 프레임 기간에서의 화소셀(PXL)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 4 프레임 기간에, 제 4a+1 화소셀에 정극성의 데이터를 공급하고, 제 4a+2 및 제 4a+3 화소셀에 부극성의 데이터를 공급하고, 제 4a+4 화소셀에 정극성의 데이터를 공급한다.
한편, 도면에 도시하지 않았지만, 제 5 프레임 기간에서의 화소셀(PXL)들의 극성은 제 1 프레임 기간에서의 화소셀(PXL)들의 극성과 동일하다.
일반화하면, 제 4p+1 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 1 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 제 4p+2 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 2 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 제 4p+3 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 3 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하며, 그리고 제 4p+4 프레임 기간에서의 화소셀(PXL)들의 극성 패턴은 상기 제 4 프레임 기간에서의 화소셀(PXL)들의 극성 패턴과 동일하다.
나머지 제 2 내지 제 m 데이터 라인들(DL2 내지 DLm) 중 기수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
도 19는 도 17의 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화를 설명하기 위한 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 2 데이터 라인(DL2)에 정극성의 데이터와 부극성의 데이터를 2기간씩 번갈아 가면 출력한다. 그러면, 도 19의 (a)에 도시된 바와 같이, 서로 인접한 두 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 2 데이터 라인(DL2)에 정극성의 데이터보다 부극성의 데이터를 먼저 공급한다.
이에 따라, 도 19에 도시된 바와 같이, 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하며 단지 서로 대응되는 두 화소셀(PXL)간의 극성이 반대이다. 예를 들어, 도 18의 (b)에 도시된 제 1 화소셀(PXL1)의 극성과, 도 19의 (b)에 도시된 제 1 화소셀(PXL1)의 극성은 서로 반대이다.
나머지 제 2 내지 제 m 데이터 라인들(DL2 내지 DLm) 중 우수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
한편, 상기 각 데이터 라인(DL1 내지 DLm)에 접속된 화소셀(PXL)들은 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)을 포함하는 다수의 화소셀군으로 구분될 수 있다.
상기 화소셀군들은 순차적으로 구동되며, 각 화소셀군내의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들이 제 1 화소셀(PXL1)부터 제 4 화소셀(PXL4)까지 순차적으로 구동된다.
예를 들어, 제 1 데이터 라인(DL1)에 접속된 제 1 내지 제 n 화소셀(PXL1 내지 PXLn)들은 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들을 포함하는 제 1 화소셀군, 제 5 내지 제 8 화소셀(PXL5 내지 PXL8)들을 포함하는 제 2 화소셀군, 제 9 내지 제 12 화소셀(PXL9 내지 PXL12)들을 포함하는 제 3 화소셀군, ..., 제 n-3 내지 제 n 화소셀(PXLn-3 내지 PXLn)들을 포함하는 제 n/2 화소셀군으로 정의될 수 있으며, 제 1 내지 제 n 화소셀(PXL1 내지 PXLn)은 제 1 화소셀(PXL1)부터 제 n 화소셀(PXLn)까지 순차적으로 구동된다.
제 i+1 프레임 기간에서 제 j 화소셀군에서 두 번째로 구동되는 제 4f+2 화소셀은 제 i 프레임 기간에서 상기 제 j 화소셀군에서 첫 번째로 구동되는 제 4f+1 화소셀과 동일한 극성을 갖는다. 한편, 상기 제 i+1 프레임 기간에서 상기 제 j 화소셀군에서 가장 먼저 구동되는 제 4f+1 화소셀은, 상기 제 i 프레임 기간에서 상기 제 j 화소셀군에서 가장 마지막으로 구동된 제 4f+4 화소셀과 동일한 극성을 갖는다. 이를 예를 들어 설명하면 다음과 같다.
도 20은 제 1 데이터 라인(DL1)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)의 프레임 기간별 극성 변화를 나타낸 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 1 데이터 라인(DL1)에 정극성의 데이터와 부극성의 데이터를 2기간씩 번갈아 가면 출력한다. 그러면, 도 20의 (a)에 도시된 바와 같이, 서로 인접한 두 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 1 데이터 라인(DL1)에 부극성의 데이터보다 정극성의 데이터를 먼저 공급한다.
즉, 상기 데이터 드라이버(DD)는 상기 제 1 데이터 라인(DL1)을 통해, 제 1 프레임 기간에 제 1 화소셀군에 포함된 제 1 및 제 2 화소셀(PXL1, PXL2)에 정극성의 데이터를 공급하고, 제 3 및 제 4 화소셀(PXL3, PXL4)에 부극성의 데이터를 공급한다.
이후, 상기 데이터 드라이버(DD)는 제 2 프레임 기간동안에 공급될 데이터의 극성을 한 기간만큼 쉬프트 시킴으로써, 도 20의 (b)에 도시된 바와 같이, 제 2 프레임 기간에 상기 제 1 화소셀군에서 두 번째로 구동되는 제 2 화소셀(PXL2)이 제 1 프레임 기간에서 상기 제 1 화소셀군에서 첫 번째로 구동된 제 1 화소셀(PXL1)과 동일한 극성을 갖도록 한다.
한편, 제 2 프레임 기간에 상기 제 1 화소셀군에서 첫 번째로 구동되는 제 1 화소셀(PXL1)은 제 1 프레임 기간에서 가장 마지막으로 구동된 제 4 화소셀(PXL4)과 동일한 극성을 갖는다.
이에 따라, 상기 제 2 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들은, 도 20의 (b)에 도시된 바와 같이, 상기 제 1 프레임 기간동안의 상기 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
이와 마찬가지 방식으로, 제 3 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들은, 도 20의 (c)에 도시된 바와 같이, 상기 제 2 프레임 기간동안의 상기 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
그리고, 제 4 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들은, 도 20의 (d)에 도시된 바와 같이, 상기 제 3 프레임 기간동안의 상기 제 1 화소셀군의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들의 극성으로부터 한 칸씩 아래로 쉬프트된 극성을 나타낸다.
한편, 제 1 데이터 라인(DL1)에 접속된 나머지 제 2 내지 제 n/2 화소셀군내의 각 4개의 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 1 데이터 라인(DL1)에 접속된 제 1 화소셀군내의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)의 프레임 기간별 극성 변화와 동일하다.
또한, 기수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 1 데이터 라인(DL1)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
도 21은 제 2 데이터 라인(DL2)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)의 프레임 기간별 극성 변화를 나타낸 도면이다.
데이터 드라이버(DD)는 제 1 프레임 기간동안 제 2 데이터 라인(DL2)에 정극성의 데이터와 부극성의 데이터를 2기간씩 번갈아 가면 출력한다. 그러면, 도 21의 (a)에 도시된 바와 같이, 서로 인접한 두 개씩의 화소셀(PXL)이 차례로 정극성 및 부극성을 갖는다. 이때, 상기 데이터 드라이버(DD)는 제 2 데이터 라인(DL2)에 정극성의 데이터보다 부극성의 데이터를 먼저 공급한다.
이에 따라, 도 21에 도시된 바와 같이, 제 2 데이터 라인(DL2)에 접속되며 제 1 화소셀(PXL1)군에 포함된 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들의 프레임 기간별 극성 변화는, 제 1 데이터 라인(DL1)에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)들의 프레임 기간별 극성 변화와 동일하며 단지 서로 대응되는 두 화소셀(PXL)간의 극성이 반대이다. 예를 들어, 도 20의 (b)에 도시된 제 1 화소셀(PXL1)의 극성과, 도 21의 (b)에 도시된 제 1 화소셀(PXL1)의 극성은 서로 반대이다.
한편, 제 2 데이터 라인(DL2)에 접속된 나머지 제 2 내지 제 n/2 화소셀군내의 각 4개의 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 2 데이터 라인(DL2)에 접속된 제 1 화소셀군내의 제 1 내지 제 4 화소셀(PXL1 내지 PXL4)의 프레임 기간별 극성 변화와 동일하다.
또한, 우수번째 데이터 라인에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화는, 상기 제 2 데이터 라인(DL2)에 접속된 화소셀(PXL)들의 프레임 기간별 극성 변화와 동일하다.
도 22는 세로형 R/G/B 화소셀 구조를 갖는 액정표시장치를 나타낸 도면이다.
도 22를 참조하면, 하나의 데이터 라인에 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B)이 공통으로 접속된 구조이다.
본 발명에 따른 데이터 드라이버(DD)는 도 22에 도시된 바와 같은 구조의 액정표시장치에도 사용될 수 있다.
도 23은 또 다른 세로형 R/G/B 화소셀 구조를 갖는 액정표시장치를 나타낸 도면이다.
도 23을 참조하면, 서로 인접한 두 개의 데이터 라인에 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B)이 나누어 접속된 구조이다.
본 발명에 따른 데이터 드라이버(DD)는 도 23에 도시된 바와 같은 구조의 액정표시장치에도 사용될 수 있다.
한편, 제 i+1 프레임 기간의 제 1 화소셀은 상기 제 i 프레임 기간의 화소셀들 중 임의의 어느 하나의 화소셀(A화소셀)과 동일한 극성의 데이터를 가질 수 있으며, 상기 제 i+1 프레임 기간의 제 2 화소셀은 상기 제 i 프레임 기간의 화소셀들 중 상기 A화소셀을 제외한 어느 하나의 화소셀(B화소셀)과 동일한 극성의 데이터를 가질 수 있으며, 상기 제 i+1 프레임 기간의 제 3 화소셀은 상기 제 i 프레임 기간의 화소셀들 중 상기 A 및 B화소셀을 제외한 어느 하나의 화소셀(C화소셀)과 동일한 극성의 데이터를 가질 수 있으며, 상기 제 i+1 프레임 기간의 제 4 화소셀은 상기 제 i 프레임 기간의 화소셀들 중 상기 A, B, 및 C화소셀을 제외한 어느 하나의 화소셀(D화소셀)과 동일한 극성의 데이터를 가질 수 있으며, 상기 제 i+1 프 레임 기간의 제 5 화소셀은 상기 제 i 프레임 기간의 화소셀들 중 상기 A, B, C 및 D화소셀을 제외한 어느 하나의 화소셀(E화소셀)과 동일한 극성의 데이터를 가질 수 있으며, ...., 상기 제 i+1 프레임 기간의 제 n 화소셀은 상기 제 i 프레임 기간의 화소셀들 중 상기 화소셀들(i 프레임 기간의 화소셀들 중 선택된 화소셀들)을 제외한 나머지 어느 하나의 화소셀(i 프레임 기간의 화소셀들 중 선택되지 않은 어느 하나의 화소셀)과 동일한 극성의 데이터를 가질 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래의 액정표시장치의 데이터 라인에 공급되는 데이터 신호의 파형을 나타낸 도면
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면
도 3은 도 2에 구비된 액정패널의 구성을 나타낸 도면
도 4는 도 3의 제 1 데이터 라인에 접속된 화소셀들의 프레임 기간별 극성변화를 설명하기 위한 도면
도 5는 도 3의 제 2 데이터 라인에 접속된 화소셀들의 프레임 기간별 극성 변화를 설명하기 위한 도면
도 6은 제 1 데이터 라인에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀의 프레임 기간별 극성 변화를 나타낸 도면
도 7은 제 2 데이터 라인에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀의 프레임 기간별 극성 변화를 나타낸 도면
도 8은 본 발명에 따른 극성제어부를 나타낸 도면
도 9는 도 8의 극성제어부로부터 출력되는 극성반전제어신호의 프레임 기간별 변화를 나타낸 도면
도 10은 제 1 데이터 라인에 프레임 기간별로 공급되는 데이터의 극성을 변화를 나타낸 도면
도 11은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면
도 12는 도 10의 제 1 데이터 라인에 접속된 화소셀들의 프레임 기간별 극성 변화를 설명하기 위한 도면
도 13은 도 10의 제 2 데이터 라인에 접속된 화소셀들의 프레임 기간별 극성 변화를 설명하기 위한 도면
도 14는 제 1 데이터 라인에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 6 화소셀의 프레임 기간별 극성 변화를 나타낸 도면
도 15는 제 2 데이터 라인에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 6 화소셀의 프레임 기간별 극성 변화를 나타낸 도면
도 16은 본 발명의 제 2 실시예에 따른 액정표시장치에 구비된 극성제어부로부터의 극성반전제어신호의 프레임 기간별 변화를 나타낸 도면
도 17은 본 발명의 제 3 실시예에 따른 액정표시장치를 나타낸 도면
도 18은 도 17의 제 1 데이터 라인에 접속된 화소셀들의 프레임 기간별 극성변화를 설명하기 위한 도면
도 19는 도 17의 제 2 데이터 라인에 접속된 화소셀들의 프레임 기간별 극성 변화를 설명하기 위한 도면
도 20은 제 1 데이터 라인에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀의 프레임 기간별 극성 변화를 나타낸 도면
도 21은 제 2 데이터 라인에 접속되며 제 1 화소셀군에 포함된 제 1 내지 제 4 화소셀의 프레임 기간별 극성 변화를 나타낸 도면
도 22는 세로형 R/G/B 화소셀 구조를 갖는 액정표시장치를 나타낸 도면
도 23은 또 다른 세로형 R/G/B 화소셀 구조를 갖는 액정표시장치를 나타낸 도면
* 도면의 주요부에 대한 설명
PXL1 내지 PXLn: 제 1 내지 제 n 화소셀

Claims (10)

  1. 제 1 데이터 라인에 공통으로 접속되며 순차적으로 구동되는 다수의 화소셀들;
    상기 제 1 데이터 라인의 일측에 위치한 제 2 데이터 라인;
    상기 제 2 데이터 라인에 공통으로 접속된 다수의 화소셀들; 및
    제 i 프레임 기간(i는 자연수)에 정극성의 데이터와 부극성의 데이터를 적어도 두 기간씩 번갈아 출력하여 상기 제 1 및 제 2 데이터 라인에 공급함으로써 상기 화소셀들이 순차적으로 데이터를 공급받도록 하며, 제 i+1 프레임 기간에 k번째로 구동되는 화소셀(k는 2이상의 자연수)이 상기 제 i 프레임 기간의 k-1번째로 구동된 화소셀과 동일한 극성의 데이터를 갖도록, 그리고 상기 제 i+1 프레임 기간에 가장 먼저 구동되는 화소셀이 상기 제 i 프레임 기간에 가장 마지막으로 구동된 화소셀과 동일한 극성의 데이터를 갖도록 상기 제 1 및 제 2 데이터 라인 각각에 공통으로 접속된 모든 화소셀들에 대한 데이터들의 극성을 매 프레임 기간마다 한 화소셀 단위씩 쉬프트 시켜 상기 제 1 및 제 2 데이터 라인 각각에 순차적으로 공급하고, 상기 제 i 프레임 기간에 상기 제 1 데이터 라인에 정극성의 데이터가 먼저 공급되도록 하고, 제 2 데이터 라인에 부극성의 데이터가 먼저 공급되도록 하는 데이터 드라이버를 포함함을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 데이터 라인에 접속된 화소셀들은 제 1 내지 제 4 화소셀을 포함하는 다수의 화소셀군으로 구분되어 있으며;
    상기 화소셀군들이 순차적으로 구동되며, 각 화소군내의 제 1 내지 제 4 화소셀들이 제 1 화소셀부터 제 4 화소셀까지 순차적으로 구동되며;
    상기 데이터 드라이버는 상기 제 1 데이터 라인을 통해,
    제 4p+1 프레임 기간(p는 0을 포함한 자연수)에, 각 화소셀군내의 제 1 및 제 2 화소셀에 정극성의 데이터를 공급하고, 제 3 및 제 4 화소셀에 부극성의 데이터를 공급하며;
    제 4p+2 프레임 기간에, 각 화소셀군내의 제 1 화소셀에 부극성의 데이터를 공급하고, 제 2 및 제 3 화소셀에 정극성의 데이터를 공급하고, 제 4 화소셀에 부극성의 데이터를 공급하며;
    제 4p+3 프레임 기간에, 각 화소셀군내의 1 및 제 2 화소셀에 부극성의 데이터를 공급하고, 제 3 및 제 4 화소셀에 정극성의 데이터를 공급하며; 그리고,
    제 4p+4 프레임 기간에, 각 화소셀군내의 제 1 화소셀에 정극성의 데이터를 공급하고, 제 2 및 제 3 화소셀에 부극성의 데이터를 공급하고, 제 4 화소셀에 정극성의 데이터를 공급함을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 1 데이터 라인에 접속된 화소셀들은 제 1 내지 제 6 화소셀을 포함하는 다수의 화소셀군으로 구분되어 있으며;
    상기 화소셀군들이 순차적으로 구동되며, 각 화소군내의 제 1 내지 제 6 화소셀들이 제 1 화소셀부터 제 6 화소셀까지 순차적으로 구동되며;
    상기 데이터 드라이버는 상기 제 1 데이터 라인을 통해,
    제 6p+1 프레임 기간(p는 0을 포함한 자연수)에, 각 화소셀군내의 제 1, 제 2 및 제 3 화소셀에 정극성의 데이터를 공급하고, 제 4, 제 5 및 제 6 화소셀에 부 극성의 데이터를 공급하며;
    제 6p+2 프레임 기간에, 각 화소셀군내의 제 1 화소셀에 부극성의 데이터를 공급하고, 제 2, 제 3 및 제 4 화소셀에 정극성의 데이터를 공급하고, 제 5 및 제 6 화소셀에 부극성의 데이터를 공급하며;
    제 6p+3 프레임 기간에, 각 화소셀군내의 제 1 및 제 2 화소셀에 부극성의 데이터를 공급하고, 제 3, 제 4 및 제 5 화소셀에 정극성의 데이터를 공급하고, 제 6 화소셀에 부극성의 데이터를 공급하며;
    제 6p+4 프레임 기간에, 각 화소셀군내의 제 1, 제 2 및 제 3 화소셀에 부극성의 데이터를 공급하고, 제 4, 제 5 및 제 6 화소셀에 정극성의 데이터를 공급하며;
    제 6p+5 프레임 기간에, 각 화소셀군내의 제 1 화소셀에 정극성의 데이터를 공급하고, 제 2, 제 3 및 제 4 화소셀에 부극성의 데이터를 공급하고, 제 5 및 제 6 화소셀에 정극성의 데이터를 공급하며; 그리고,
    제 6p+6 프레임 기간에, 각 화소셀군내의 제 1 및 제 2 화소셀에 정극성의 데이터를 공급하고, 제 3, 제 4 및 제 5 화소셀에 부극성의 데이터를 공급하고, 제 6 화소셀에 정극성의 데이터를 공급함을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 데이터 드라이버가 상기 데이터들의 극성을 부여할 수 있도록 상기 데이터 드라이버에 극성반전제어신호를 제공하는 극성제어부를 더 포함하며;
    상기 극성반전제어신호는 적어도 두 기간동안 하이상태로 유지되는 다수의 정극성구간들 및 적어도 두 기간동안 로우상태로 유지되는 다수의 부극성구간으로 정의되며; 그리고,
    매 프레임 기간마다, 상기 극성반전제어신호가 한 기간에 해당하는 시간만큼씩 쉬프트되어 출력됨을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 극성제어부는 한 프레임의 시작을 알리는 수직동기신호에 따라 상기 극성반전제어신호를 한 기간에 해당하는 시간만큼 쉬프트시켜 출력함을 특징으로 하는 액정표시장치.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제 2 데이터 라인의 일측에 차례로 배열된 제 3 내지 제 q 데이터 라인들(q는 4이상의 자연수); 및,
    상기 제 3 내지 제 q 데이터 라인들 각각에 접속된 다수의 화소셀들을 더 포함하며;
    상기 제 3 데이터 라인을 포함한 기수번째 데이터 라인들 각각에 접속된 화소셀들은 상기 제 1 데이터 라인에 접속된 화소셀들과 동일한 극성의 데이터를 공급받으며; 그리고,
    상기 제 4 데이터 라인을 포함한 우수번째 데이터 라인들 각각에 접속된 화소셀들은 상기 제 2 데이터 라인에 접속된 화소셀들과 동일한 극성의 데이터를 공급받음을 특징으로 하는 액정표시장치.
  8. 제 1 데이터 라인에 공통으로 접속되며 순차적으로 구동되는 다수의 화소셀들; 상기 제 1 데이터 라인의 일측에 위치한 제 2 데이터 라인; 및 상기 제 2 데이터 라인에 공통으로 접속된 다수의 화소셀들을 포함하는 액정표시장치의 구동방법에 있어서,
    제 i 프레임 기간(i는 자연수)에 정극성의 데이터와 부극성의 데이터를 적어도 두 기간씩 번갈아 출력하여 상기 제 1 및 제 2 데이터 라인에 공급함으로써 상기 화소셀들에 순차적으로 데이터를 공급하고, 상기 제 1 데이터 라인에 정극성의 데이터가 먼저 공급되도록 하고, 제 2 데이터 라인에 부극성의 데이터가 먼저 공급되도록 하는 A단계; 및,
    제 i+1 프레임 기간에 k번째로 구동되는 화소셀(k는 2이상의 자연수)이 상기 제 i 프레임 기간의 k-1번째로 구동된 화소셀과 동일한 극성의 데이터를 갖도록, 그리고 상기 제 i+1 프레임 기간에 가장 먼저 구동되는 화소셀이 상기 제 i 프레임 기간에 가장 마지막으로 구동된 화소셀과 동일한 극성의 데이터를 갖도록 상기 제 1 및 제 2 데이터 라인 각각에 공통으로 접속된 모든 화소셀들에 대한 데이터들의 극성을 매 프레임 기간마다 한 화소셀 단위씩 쉬프트 시켜 상기 제 1 및 제 2 데이터 라인 각각에 순차적으로 공급하는 B단계를 포함함을 특징으로 하는 액정표시장치의 구동방법.
  9. 제 8 항에 있어서,
    상기 제 1 및 제 2 데이터 라인 각각에 접속된 화소셀들은 제 1 내지 제 4 화소셀을 포함하는 다수의 화소셀군으로 구분되어 있으며, 그리고 상기 화소셀군들이 순차적으로 구동되며, 각 화소군내의 제 1 내지 제 4 화소셀들이 제 1 화소셀부터 제 4 화소셀까지 순차적으로 구동되며;
    상기 A단계는,
    제 4p+1 프레임 기간(p는 0을 포함한 자연수)에, 상기 제 1 또는 제 2 데이터 라인을 통해 각 화소셀군내의 제 1 및 제 2 화소셀에 정극성의 데이터를 공급하고, 제 3 및 제 4 화소셀에 부극성의 데이터를 공급하는 단계를 포함하며;
    상기 B단계는,
    제 4p+2 프레임 기간에, 상기 제 1 또는 제 2 데이터 라인을 통해 각 화소셀군내의 제 1 화소셀에 부극성의 데이터를 공급하고, 제 2 및 제 3 화소셀에 정극성의 데이터를 공급하고, 제 4 화소셀에 부극성의 데이터를 공급하는 단계;
    제 4p+3 프레임 기간에, 상기 제 1 또는 제 2 데이터 라인을 통해 각 화소셀군내의 제 1 및 제 2 화소셀에 부극성의 데이터를 공급하고, 제 3 및 제 4 화소셀에 정극성의 데이터를 공급하는 단계; 및,
    제 4p+4 프레임 기간에, 상기 제 1 또는 제 2 데이터 라인을 통해 각 화소셀군내의 제 1 화소셀에 정극성의 데이터를 공급하고, 제 2 및 제 3 화소셀에 부극성의 데이터를 공급하고, 제 4 화소셀에 정극성의 데이터를 공급하는 단계를 포함함을 특징으로 하는 액정표시장치의 구동방법.
  10. 제 8 항에 있어서,
    상기 제 1 및 제 2 데이터 라인 각각에 접속된 화소셀들은 제 1 내지 제 6 화소셀을 포함하는 다수의 화소셀군으로 구분되어 있으며, 그리고 상기 화소셀군들이 순차적으로 구동되며, 각 화소군내의 제 1 내지 제 6 화소셀들이 제 1 화소셀부터 제 6 화소셀까지 순차적으로 구동되며;
    상기 A단계는,
    제 6p+1 프레임 기간(p는 0을 포함한 자연수)에, 상기 제 1 또는 제 2 데이터 라인을 통해 각 화소셀군내의 제 1, 제 2 및 제 3 화소셀에 정극성의 데이터를 공급하고, 제 4, 제 5 및 제 6 화소셀에 부극성의 데이터를 공급하는 단계를 포함하며;
    상기 B단계는,
    제 6p+2 프레임 기간에, 상기 제 1 또는 제 2 데이터 라인을 통해 각 화소셀군내의 제 1 화소셀에 부극성의 데이터를 공급하고, 제 2, 제 3 및 제 4 화소셀에 정극성의 데이터를 공급하고, 제 5 및 제 6 화소셀에 부극성의 데이터를 공급하는 단계
    제 6p+3 프레임 기간에, 상기 제 1 또는 제 2 데이터 라인을 통해 각 화소셀군내의 제 1 및 제 2 화소셀에 부극성의 데이터를 공급하고, 제 3, 제 4 및 제 5 화소셀에 정극성의 데이터를 공급하고, 제 6 화소셀에 부극성의 데이터를 공급하는 단계;
    제 6p+4 프레임 기간에, 상기 제 1 또는 제 2 데이터 라인을 통해 각 화소셀군내의 제 1, 제 2 및 제 3 화소셀에 부극성의 데이터를 공급하고, 제 4, 제 5 및 제 6 화소셀에 정극성의 데이터를 공급하는 단계;
    제 6p+5 프레임 기간에, 상기 제 1 또는 제 2 데이터 라인을 통해 각 화소셀군내의 제 1 화소셀에 정극성의 데이터를 공급하고, 제 2, 제 3 및 제 4 화소셀에 부극성의 데이터를 공급하고, 제 5 및 제 6 화소셀에 정극성의 데이터를 공급하는 단계; 그리고,
    제 6p+6 프레임 기간에, 상기 제 1 또는 제 2 데이터 라인을 통해 각 화소셀군내의 제 1 및 제 2 화소셀에 정극성의 데이터를 공급하고, 제 3, 제 4 및 제 5 화소셀에 부극성의 데이터를 공급하고, 제 6 화소셀에 정극성의 데이터를 공급하는 단계를 포함함을 특징으로 하는 액정표시장치의 구동방법.
KR1020070141422A 2007-12-31 2007-12-31 액정표시장치 및 이의 구동방법 KR101441389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141422A KR101441389B1 (ko) 2007-12-31 2007-12-31 액정표시장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141422A KR101441389B1 (ko) 2007-12-31 2007-12-31 액정표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20090073468A KR20090073468A (ko) 2009-07-03
KR101441389B1 true KR101441389B1 (ko) 2014-09-18

Family

ID=41330615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141422A KR101441389B1 (ko) 2007-12-31 2007-12-31 액정표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101441389B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160057037A (ko) 2014-11-12 2016-05-23 삼성디스플레이 주식회사 액정 표시장치 및 그 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040080958A (ko) * 2003-03-14 2004-09-20 마츠시타 덴끼 산교 가부시키가이샤 표시장치 및 그 구동방법
KR20050068850A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 구동 방법
KR20070111901A (ko) * 2006-05-19 2007-11-22 엘지.필립스 엘시디 주식회사 2도트 인버젼 방식의 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040080958A (ko) * 2003-03-14 2004-09-20 마츠시타 덴끼 산교 가부시키가이샤 표시장치 및 그 구동방법
KR20050068850A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 구동 방법
KR20070111901A (ko) * 2006-05-19 2007-11-22 엘지.필립스 엘시디 주식회사 2도트 인버젼 방식의 액정표시장치

Also Published As

Publication number Publication date
KR20090073468A (ko) 2009-07-03

Similar Documents

Publication Publication Date Title
EP3327716B1 (en) Display device
KR101341906B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US10242634B2 (en) Display device
US9715861B2 (en) Display device having unit pixel defined by even number of adjacent sub-pixels
US9251755B2 (en) Gate driver and liquid crystal display including the same
KR101319345B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101563265B1 (ko) 표시장치 및 그 구동 방법
US20110249046A1 (en) Liquid crystal display device
US9711098B2 (en) Display apparatus with dummy pixel row and method of driving the display apparatus
US10942405B2 (en) Display device
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
KR101560236B1 (ko) 액정표시장치
KR102113621B1 (ko) 액정 표시 장치
KR20090065110A (ko) 액정표시장치
KR101985245B1 (ko) 액정표시장치
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR101441389B1 (ko) 액정표시장치 및 이의 구동방법
KR20080026278A (ko) 데이터 구동 장치 및 그 구동 방법
KR100853771B1 (ko) 액정표시장치
KR101413474B1 (ko) 액정표시장치
KR100855478B1 (ko) 액정표시패널과 그의 구동장치 및 구동방법
KR102290615B1 (ko) 액정표시장치
KR20080002384A (ko) 액정표시장치 및 데이터 구동회로
KR101429910B1 (ko) 액정표시장치
JP2008224743A (ja) 液晶表示装置のデータ駆動方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5