KR20140103588A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20140103588A
KR20140103588A KR1020130017148A KR20130017148A KR20140103588A KR 20140103588 A KR20140103588 A KR 20140103588A KR 1020130017148 A KR1020130017148 A KR 1020130017148A KR 20130017148 A KR20130017148 A KR 20130017148A KR 20140103588 A KR20140103588 A KR 20140103588A
Authority
KR
South Korea
Prior art keywords
data
subpixel
data lines
subpixels
gradation voltage
Prior art date
Application number
KR1020130017148A
Other languages
English (en)
Other versions
KR102037688B1 (ko
Inventor
김진필
고재현
임남재
이익수
김흰돌
권세아
박기수
황종학
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130017148A priority Critical patent/KR102037688B1/ko
Priority to US13/934,424 priority patent/US9715861B2/en
Priority to CN201310333120.9A priority patent/CN103996383B/zh
Priority to JP2013169836A priority patent/JP2014157345A/ja
Publication of KR20140103588A publication Critical patent/KR20140103588A/ko
Application granted granted Critical
Publication of KR102037688B1 publication Critical patent/KR102037688B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 장치는: 각각이 제1 방향으로 신장된 복수의 게이트 라인들 및 각각이 제2 방향으로 신장된 복수의 데이터 라인들에 각각 연결된 복수의 서브 픽셀들을 포함하는 표시 패널과, 상기 복수의 게이트 라인들을 구동하는 게이트 드라이버와, 상기 복수의 데이터 라인들로 계조 전압을 제공하는 데이터 드라이버, 및 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하기 위한 복수의 제어 신호들을 발생하는 타이밍 컨트롤러를 포함한다. 하나의 픽셀은 상기 복수의 서브 픽셀들 중 인접한 짝수 개의 서브 픽셀들을 포함하며, 상기 데이터 라인들 각각은 상기 복수의 서브 픽셀들 중 대응하는 서브 픽셀들의 일측에 각각 연결되고, 상기 데이터 드라이버는 2개의 데이터 라인들마다 번갈아 상기 계조 전압의 극성을 반전시키되, 상기 하나의 픽셀 내 인접한 2 개의 서브 픽셀들로 제공되는 계조 전압들의 극성은 서로 다르다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하기 위한 표시 패널과 표시 패널을 구동하는 데이터 드라이버 및 게이트 드라이버를 포함한다. 표시 패널은 복수의 게이트 라인, 복수의 데이터 라인 및 복수의 서브 픽셀들을 포함한다. 서브 픽셀 각각은 박막 트랜지스터, 액정 커패시터 및 스토리지 커패시터를 포함한다. 데이터 드라이버는 데이터 라인들에 계조 전압을 출력하고, 게이트 드라이버는 게이트 라인들을 구동하기 위한 게이트 신호를 출력한다.
이러한 표시 장치는 표시하고자 하는 게이트 라인에 연결된 박막 트랜지스터의 게이트 전극에 게이트 온 전압을 인가한 후, 표시 영상에 대응하는 데이터 전압을 소스 전극에 인가하여 영상을 표시할 수 있다. 박막 트랜지스터가 턴 온됨에 따라서 액정 커패시터 및 스토리지 커패시터에 인가된 데이터 전압은 박막 트랜지스터가 턴 오프된 후에도 소정 시간 지속되는 것이 바람직하다.
일반적으로 서브 픽셀 내 액정 커패시터에 한쪽 방향의 전기장을 계속해서 인가하면 액정층의 전기적, 물리적인 특성이 나빠지므로 전기장의 방향을 주기적으로 바꾸어줄 필요가 있다. 전기장의 방향을 바꾸기 위해서 한 전극의 전압에 대한 다른 전극의 전압 극성을 반전시키는 방식이 널리 사용되고 있다. 반전 구동을 위해서는 매 프레임마다 서브 픽셀로 인가하는 계조 전압의 극성을 반전시키는 것이 필요하다.
한편, 일반적으로 표시 장치는 레드, 블루 및 그린의 삼원색을 이용하여 색을 표현한다. 그러므로 표시 패널은 레드, 블루 및 그린에 각각 대응하는 서브 픽셀들을 구비한다. 최근에는 표시 영상의 휘도를 증대시키기 위하여 화이트 서브 픽셀을 더 포함하는 기술이 제시되었다. 외부로부터 제공된 레드, 블루 및 그린 영상 신호는 레드, 블루, 그린 및 화이트 데이터 신호로 변환되어서 표시 패널로 제공되야 한다.
본 발명의 목적은 표시 영상의 품질이 향상된 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 표시 장치는: 각각이 제1 방향으로 신장된 복수의 게이트 라인들 및 각각이 제2 방향으로 신장된 복수의 데이터 라인들에 각각 연결된 복수의 서브 픽셀들을 포함하는 표시 패널과, 상기 복수의 게이트 라인들을 구동하는 게이트 드라이버와, 상기 복수의 데이터 라인들로 계조 전압을 제공하는 데이터 드라이버, 및 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하기 위한 복수의 제어 신호들을 발생하는 타이밍 컨트롤러를 포함한다. 하나의 픽셀은 상기 복수의 서브 픽셀들 중 인접한 짝수 개의 서브 픽셀들을 포함하며, 상기 데이터 라인들 각각은 상기 복수의 서브 픽셀들 중 대응하는 서브 픽셀들의 일측에 각각 연결되고, 상기 데이터 드라이버는 2개의 데이터 라인들마다 번갈아 상기 계조 전압의 극성을 반전시키되, 상기 하나의 픽셀 내 인접한 2 개의 서브 픽셀들로 제공되는 계조 전압들의 극성은 서로 다르다.
이 실시예에 있어서, 상기 하나의 픽셀은 제1 타입 픽셀 및 제2 타입 픽셀을 포함하되, 상기 제1 타입 픽셀 및 상기 제2 타입 픽셀 각각은 레드 서브 픽셀, 그린 서브 픽셀, 블루 서브 픽셀 및 화이트 서브 픽셀 중 2개의 서브 픽셀들을 포함한다.
이 실시예에 있어서, 상기 제1 타입 픽셀은 레드 서브 픽셀 및 그린 서브 픽셀을 포함하고, 상기 제2 타입 픽셀은 블루 서브 픽셀 및 화이트 서브 픽셀을 포함한다.
이 실시예에 있어서, 상기 제1 타입 픽셀 및 상기 제2 타입 픽셀은 상기 제1 방향 및 상기 제2 방향으로 서로 인접하게 배열된다.
이 실시예에 있어서, 상기 데이터 라인들 각각은 상기 복수의 서브 픽셀들 중 대응하는 서브 픽셀들의 좌측에 각각 연결된다.
이 실시예에 있어서, 상기 데이터 드라이버는 매 프레임마다 상기 복수의 데이터 라인들 각각을 통해 제공되는 상기 계조 전압의 극성을 반전시킨다.
이 실시예에 있어서, 상기 복수의 데이터 라인들 중 제1 데이터 라인들에는 상기 제1 방향으로 레드 서브 픽셀 및 블루 서브 픽셀이 순차적으로 번갈아 연결되고, 상기 복수의 데이터 라인들 중 제2 데이터 라인들에는 상기 제1 방향으로 그린 서브 픽셀 및 화이트 서브 픽셀이 순차적으로 번갈아 연결되고, 상기 복수의 데이터 라인들 중 제3 데이터 라인들에는 상기 제1 방향으로 블루 서브 픽셀 및 레드 서브 픽셀이 순차적으로 번갈아 연결되고, 상기 복수의 데이터 라인들 중 제4 데이터 라인들에는 상기 제1 방향으로 화이트 서브 픽셀 및 그린 서브 픽셀이 순차적으로 번갈아 연결된다. 상기 제1 내지 제4 데이터 라인들이 상기 제2 방향으로 순차적으로 배열된다.
이 실시예에 있어서, 상기 타이밍 컨트롤러는, 외부로부터 제공되는 영상 신호에 응답해서 데이터 신호를 상기 데이터 드라이버로 제공하되, 상기 영상 신호가 소정의 영상 패턴일 때 반전 모드 신호를 활성화한다.
이 실시예에 있어서, 상기 데이터 드라이버는, 상기 데이터 신호를 수신하고, 상기 반전 모드 신호에 응답해서 상기 복수의 데이터 라인들로 제공되는 상기 계조 전압의 극성을 설정한다.
이 실시예에 있어서, 상기 데이터 드라이버는, 상기 반전 모드 신호가 비활성 상태일 때 상기 2개의 데이터 라인마다 번갈아 상기 계조 전압의 극성을 반전시키되, 상기 하나의 픽셀 내 상기 2 개의 서브 픽셀들로 제공되는 계조 전압들의 극성 서로 다르도록 상기 계조 전압의 극성을 설정한다.
이 실시예에 있어서, 상기 데이터 드라이버는, 상기 반전 모드 신호가 활성 상태일 때 매 데이터 라인마다 번갈아 상기 계조 전압의 극성을 반전시킨다.
이 실시예에 있어서, 상기 데이터 드라이버는, 매 프레임마다 상기 복수의 데이터 라인들 각각을 통해 제공되는 상기 계조 전압의 극성을 반전시킨다.
이 실시예에 있어서, 상기 타이밍 컨트롤러는, 상기 영상 신호를 상기 레드 서브 픽셀, 상기 그린 서브 픽셀, 상기 블루 서브 픽셀 및 상기 화이트 서브 픽셀에 대응하는 상기 데이터 신호로 변환하는 펜타일 변환부 및, 상기 영상 신호가 상기 소정의 영상 패턴일 때 상기 반전 모드 신호를 활성화하는 반전 모드 선택기를 포함한다.
이 실시예에 있어서, 상기 소정의 영상 패턴은, 상기 그린 서브 픽셀 및 상기 블루 서브 픽셀을 온 시키고 그리고 상기 레드 서브 픽셀 및 상기 화이트 서브 픽셀을 오프시키는 영상 패턴이다.
이 실시예에 있어서, 상기 타이밍 컨트롤러는, 상기 영상 신호가 상기 소정의 영상 패턴인 것을 감지했을 때 다음 프레임의 시작 시점에 반전 모드 신호를 활성화한다.
이와 같은 구성을 갖는 본 발명의 표시 장치에서 하나의 픽셀은 짝수 개의 서브 픽셀들을 포함하며, 2개의 데이터 라인들마다 번갈아 계조 전압의 극성을 반전시키되, 하나의 픽셀 내 인접한 2 개의 서브 픽셀들로 제공되는 계조 전압들의 극성이 서로 다르도록 데이터 라인들을 구동할 수 있다. 그러므로 영상의 품질이 저하되는 것을 방지할 수 있고, 소비 전력을 감소시킬 수 있다.
또한, 크로스토크를 유발하는 소정의 워스트 패턴의 영상 신호가 외부로부터 입력될 때 반전 모드를 변경함으로써 크로스토크를 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치의 회로 구성을 보여주는 도면이다.
도 2는 도 1에 도시된 표시 패널 내 픽셀들의 배치 예를 보여주는 도면이다.
도 3은 도 1에 도시된 표시 패널의 다른 실시예에 따른 픽셀 배열을 보여주는 도면이다.
도 4는 도 3에 도시된 표시 패널 내 각 픽셀로 제공되는 계조 전압의 킥백 전압을 예시적으로 보여주는 도면이다.
도 5 및 도 6은 도 4에 도시된 표시 패널의 일부를 보여주는 도면이다.
도 7은 도 1에 도시된 표시 패널의 다른 실시예에 따른 픽셀 배열을 보여주는 도면이다.
도 8은 도 7에 도시된 표시 패널의 일부를 보여주는 도면이다.
도 9는 도 8에 도시된 표시 패널의 데이터 라인들로 제공되는 계조 전압을 보여주는 도면이다.
도 10은 도 7에 도시된 표시 패널의 일부를 보여주는 도면이다.
도 11은 도 10에 도시된 표시 패널의 데이터 라인들로 제공되는 계조 전압을 보여주는 도면이다.
도 12는 도 3에 도시된 표시 패널의 일부를 보여주는 도면이다.
도 13은 도 12에 도시된 표시 패널의 데이터 라인들로 제공되는 계조 전압을 보여주는 도면이다.
도 14는 본 발명의 다른 실시예에 따른 표시 장치를 보여주는 도면이다.
도 15는 도 14에 도시된 타이밍 컨트롤러의 구체적인 구성 예를 보여주는 블록도이다.
도 16은 도 14에 도시된 타이밍 컨트롤러로부터 출력되는 반전 모드 신호가 로우 레벨에서 하이 레벨로 변경될 때 표시 패널을 구동하는 계조 전압의 변화를 보여주는 도면이다.
도 17은 도 15에 도시된 반전 모드 선택기로부터 출력되는 반전 모드 신호의 일 예를 보여주는 타이밍도이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 표시 장치의 회로 구성을 보여주는 도면이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 타이밍 컨트롤러(120), 게이트 드라이버(130) 및 데이터 드라이버(140)를 포함한다.
표시 패널(110)은 제1 방향(X1)으로 신장된 복수의 데이터 라인들(DL1-DLm) 및 데이터 라인들(DL1-DLm)에 교차하여 제2 방향(X2)으로 신장된 복수의 게이트 라인들(GL1-GLn) 그리고 그들의 교차 영역에 행렬의 형태로 배열된 복수의 서브 픽셀들(SPX)을 포함한다(단, n 및 m 각각은 0이 아닌 자연수). 복수의 데이터 라인들(DL1-DLm)과 복수의 게이트 라인들(GL1-GLn)은 서로 절연되어 있다.
각 서브 픽셀(SPX)은 대응하는 데이터 라인 및 게이트 라인에 연결된 스위칭 트랜지스터(TR)와 이에 연결된 액정 커패시터(crystal capacitor, CLC) 및 스토리지 커패시터(storage capacitor, CST)를 포함한다.
복수의 서브 픽셀들(SPX)은 동일한 구조로 이루어진다. 따라서, 하나의 서브 픽셀의 구성을 설명함으로써, 서브 픽셀들(SPX) 각각에 대한 설명은 생략한다. 서브 픽셀(SPX)의 스위칭 트랜지스터(TR)는 복수 게이트 라인들(GL1~GLn) 중 제1 게이트 라인(GL1)에 연결된 게이트 전극, 복수의 데이터 라인들(DL1~DLm) 중 제1 데이터 라인(DL1)에 연결된 소스 전극 및 액정 커패시터(CLC)와 스토리지 커패시터(CST)에 연결된 드레인 전극을 구비한다. 액정 커패시터(CLC)와 스토리지 커패시터(CST) 각각의 일단은 스위칭 트랜지스터(TR)의 드레인 전극에 병렬 연결된다. 액정 커패시터(CLC)와 스토리지 커패시터(CST) 각각의 타단은 공통 전압과 연결될 수 있다. 스위칭 트랜지스터(TR)는 박막 트랜지스터(thin film transistor)로 구성될 수 있다.
타이밍 컨트롤러(120)는 외부로부터 영상 신호(RGB) 및 이의 표시를 제어하기 위한 제어 신호들(CTRL) 예를 들면, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호 및 데이터 인에이블 신호 등을 제공받는다. 타이밍 컨트롤러(120)는 제어 신호들(CTRL)에 기초하여 영상 신호(RGB)를 표시 패널(110)의 동작 조건에 맞게 처리한 데이터 신호(DATA) 및 제1 제어 신호(CONT1)를 데이터 드라이버(140)로 제공하고, 제2 제어 신호(CONT2)를 게이트 드라이버(130)로 제공한다. 제1 제어 신호(CONT1)는 수평 동기 시작 신호, 클럭 신호 및 라인 래치 신호를 포함할 수 있고, 제2 제어 신호(CONT2)는 수직 동기 시작 신호, 출력 인에이블 신호 및 게이트 펄스 신호를 포함할 수 있다.
데이터 드라이버(140)는 타이밍 컨트롤러(120)로부터의 데이터 신호(DATA) 및 제1 제어 신호(CONT1)에 따라서 데이터 라인들(DL1-DLm) 각각을 구동하기 위한 계조 전압들을 출력한다.
게이트 드라이버(130)는 타이밍 컨트롤러(120)로부터의 제2 제어 신호(CONT2)과 전압 발생기(130)로부터의 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF)에 응답해서 게이트 라인들(GL1-GLn)을 구동한다. 게이트 드라이버(130)는 하나 또는 둘 이상의 게이트 구동 IC(Integrated circuit)를 포함할 수 있다.
게이트 드라이버(130)는 게이트 구동 IC뿐만 아니라 비정질-실리콘 박막 트랜지스터(amorphous Silicon Thin Film Transistor a-Si TFT)를 이용한 ASG(Amorphous silicon gate), 산화물 반도체, 결정질 반도체, 다결정 반도체 등을 이용한 회로로 구현될 수도 있다.
하나의 게이트 라인에 게이트 온 전압(VON)이 인가된 동안 이에 연결된 한 행의 스위칭 트랜지스터가 턴 온되고, 이때 데이터 드라이버(140)는 데이터 신호(DATA)에 대응하는 계조 전압들을 데이터 라인들(DL1-DLm)로 제공한다. 데이터 라인들(DL1-DLm)에 공급된 계조 전압들은 턴 온된 스위칭 트랜지스터를 통해 해당 픽셀에 인가된다. 여기서, 한 행의 스위칭 트랜지스터가 턴 온 되어 있는 기간 즉, 출력 인에이블 신호 및 게이트 펄스 신호의 한 주기를 ‘1 수평 주기(horizontal period)' 또는 ‘1H'라고 한다.
도 2는 도 1에 도시된 표시 패널 내 픽셀들의 배치 예를 보여주는 도면이다.
도 2를 참조하면, 표시 패널(110a)은 제1 타입 픽셀(PX1) 및 제2 타입 픽셀(PX2)을 포함한다. 제1 타입 픽셀(PX1) 및 제2 타입 픽셀(PX2) 각각은 짝수 개의 서브 픽셀들을 포함한다. 이 실시예에서, 제1 타입 픽셀(PX1) 및 제2 타입 픽셀(PX2) 각각은 2 개의 서브 픽셀들을 포함한다. 일 예로, 제1 타입 픽셀(PX1)은 레드 서브 픽셀 및 그린 서브 픽셀을 포함하고, 제2 타입 픽셀(PX2)은 블루 서브 픽셀 및 화이트 서브 픽셀을 포함한다.
앞서 도 1에서 설명한 바와 같이, 서브 픽셀들(SPX) 각각은 스위칭 트랜지스터(TR), 액커패시터(CLC) 및 스토리지 커패시터(CST)를 포함한다. 도 2에서는 서브 픽셀들 각각에 포함된 스위칭 트랜지스터와 액정 커패시터만을 도시하였다. 스위칭 트랜지스터들 각각은 대응하는 데이터 라인과 대응하는 게이트 라인에 연결된다. 제1 타입 픽셀들(PX1) 및 제2 타입 픽셀들(PX2)은 게이트 라인들(GL1-GLn)의 신장 방향인 제1 방향(X1)으로 순차적으로 번갈아 배열된다. 마찬가지로 제1 타입 픽셀들(PX1) 및 제2 타입 픽셀들(PX2)은 데이터 라인들(DL1-DLn)의 신장 방향인 제2 방향(X2)으로 순차적으로 번갈아 배열된다.
또한 레드, 그린, 블루 및 화이트 서브 픽셀들은 2 행 단위로 좌측 및 우측 인접 데이터 라인들과 번갈아 연결된 지그재그 연결 구조이다. 즉, g(g는 양의 정수)번째 게이트 라인들(GLg) 및 g+1번째 게이트 라인들(GLg+1)과 연결된 서브 픽셀들은 왼쪽 데이터 라인과 연결되고, g+2번째 게이트 라인들(GLg+2) 및 g+3번째 게이트 라인들(GLg+3)과 연결된 서브 픽셀들은 오른쪽 데이터 라인과 연결된다.
도 2에서 레드 서브 픽셀은 R, 그린 서브 픽셀은 G, 블루 서브 픽셀은 B 그리고 화이트 서브 픽셀은 W로 표기한다. 또한 레드, 그린, 블루 및 화이트 서브 픽셀들 중 좌측 데이터 라인과 연결되고, i(i는 양의 정수) 번째 프레임에서 정극성(+)으로 구동되는 서브 픽셀은 Ra, Ga, Ca 및 Wa로 표기된다. 레드, 그린, 블루 및 화이트 서브 픽셀들 중 좌측 데이터 라인과 연결되고, i(i는 양의 정수) 번째 프레임에서 음극성(-)으로 구동되는 서브 픽셀은 Rb, Gb, Cb 및 Wb로 표기된다. 레드, 그린, 블루 및 화이트 서브 픽셀들 중 우측 데이터 라인과 연결되어 있으며, i 번째 프레임에서 정극성(+)으로 구동되는 서브 픽셀은 Rc, Gc, Cc 및 Wc로 표기된다. 레드, 그린, 블루 및 화이트 서브 픽셀들 중 우측 데이터 라인과 연결되어 있으며, i 번째 프레임에서 음극성(-)으로 구동되는 서브 픽셀은 Rd, Gd, Cd 및 Wd로 표기된다.
예컨대, 좌측에 배열된 데이터 라인과 연결되고, i 번째 프레임에서 정극성(+)으로 구동되는 제1 타입 픽셀(PX1) 내 레드 서브 픽셀은 Ra로 표기한다. 좌측에 배열된 데이터 라인과 연결되고, i 번째 프레임에서 정극성(+)으로 구동되는 제1 타입 픽셀(PX1) 내 그린 서브 픽셀은 Gb로 표기한다.
이 예에서, 첫 번째 게이트 라인(GL1)과 연결된 서브 픽셀들은, 제1 방향(X1)으로, Ra, Gb, Ba, Wb, Ra, Gb, Ba, Wb, ... 순이다. 두 번째 게이트 라인(GL2)과 연결된 서브 픽셀들은, 제1 방향(D1)으로, Bb, Wa, Rb, Ga, Bb, Wa, Rb, Ga, ... 순이다.
또한 이 예에서, 첫 번째 데이터 라인(DL1)과 연결된 서브 픽셀들은, 제2 방향(X2)으로 Ra, Bb, Rc, Bd, Ra, Bb, Rc, Bd, ... 순이다. 두 번째 데이터 라인(DL2)과 연결된 서브 픽셀들은, 제2 방향(X2)으로 Gb, Wa, Gd, Wc, Gb, Wa, Gd, Wc, ... 순이다.
표시 패널(110a) 내 서브 픽셀들의 배열은 도 2에 한정되지 않고 다양하게 변경될 수 있다.
도 2에 도시된 표시 패널(110a) 내 각 서브 픽셀로 제공되는 계조 전압의 극성은 i번째 프레임의 극성을 나타낸 것으로 i+1번째 프레임에서 각 서브 픽셀로 제공되는 데이터의 극성은 반전된다.
도 2에 도시된 표시 패널(110a)의 서브 픽셀 배열 방식은 한 프레임 동안 다양한 극성의 계조 전압들을 표시할 수 있다. 즉, Ra, Rb, Rc, Rd, Ga, Gb, Gc, Gd, Ba, Bb, Bc, Bd, Da, Db, Dc 및 Dd의 서브 픽셀들이 한 프레임 내에 모두 포함되므로 플리커(flicker)가 감소된다.
도 3은 도 1에 도시된 표시 패널의 다른 실시예에 따른 픽셀 배열을 보여주는 도면이다.
도 3을 참조하면, 표시 패널(110b)은 도 2에 도시된 표시 패널(110a)과 마찬가지로 제1 타입 픽셀(PX1) 및 제2 타입 픽셀(PX2)을 포함한다. 제1 타입 픽셀(PX1) 및 제2 타입 픽셀(PX2) 각각은 짝수 개의 서브 픽셀들을 포함한다. 이 실시예에서, 제1 타입 픽셀(PX1) 및 제2 타입 픽셀(PX2) 각각은 2 개의 서브 픽셀들을 포함한다. 일 예로, 제1 타입 픽셀(PX1)은 레드 서브 픽셀(R) 및 그린 서브 픽셀(G)을 포함하고, 제2 타입 픽셀(PX2)은 블루 서브 픽셀(B) 및 화이트 서브 픽셀(W)을 포함한다. 또한, 표시 패널(110b) 내 레드 서브 픽셀(R), 그린 서브 픽셀(G), 블루 서브 픽셀(B) 및 화이트 서브 픽셀(W)의 배열 순서는 도 2에 도시된 표시 패널(110a)의 그것들과 동일하다.
다만, 표시 패널(110b) 내 레드 서브 픽셀(R), 그린 서브 픽셀(G), 블루 서브 픽셀(B) 및 화이트 서브 픽셀(W)과 데이터 라인들(DL1-DLm)의 연결 관계는 도 2에 도시된 표시 패널(110a)과 상이하다.
즉, 레드, 그린, 블루 및 화이트 서브 픽셀들은 1+2 행 단위로 좌측 및 우측 인접 데이터 라인들과 번갈아 연결된 지그재그 연결 구조이다. 즉, 1번째 게이트 라인(GL1)과 연결된 서브 픽셀들은 왼쪽 데이터 라인과 연결되고, 이후 g+1(g는 양의 정수)번째 게이트 라인들(GLg+1) 및 g+2번째 게이트 라인들(GLg+2)과 연결된 서브 픽셀들은 오른쪽 데이터 라인과 연결되고, g+3번째 게이트 라인들(GLg+3) 및 g+4번째 게이트 라인들(GLg+4)과 연결된 서브 픽셀들은 왼쪽 데이터 라인과 연결된다.
도 3에 도시된 표시 패널(110b)은 컬럼 인버전 방식으로 구동된다. 컬럼 인버전 방식은 동일한 데이터 라인에 인가되는 계조 전압의 극성은 동일하고 이웃한 데이터 라인들로 제공되는 계조 전압들의 전극들이 공통 전압(VCOM)을 기준으로 상보적이다.
이러한 서브 픽셀들과 데이터 라인들의 연결에 의하면, 데이터 드라이버(140)에 의해서 데이터 라인들이 컬럼 인버전 방식으로 구동하더라도 화면에 나타나는 반전 즉, 겉보기 반전(apparent inversion)은 도트 인버전(dot inversion)과 동일하다. 즉, 인접한 서브 픽셀들로 제공되는 계조 전압들이 서로 상보적 극성을 갖는다. 겉보기 반전이 도트 인버전이 되면 계조 전압이 정극성 일 때와 부극성 일 때의 킥백(kick-back) 전압으로 인해서 나타나는 휘도의 차가 분산되므로 세로줄 플리커가 감소한다.
도 2에 도시된 표시 패널(110a)도 도트 인버전 방식으로 구동되나, 매 수평 라인마다 즉, 1 수평 주기마다 데이터 라인을 통해 제공되는 계조 전압의 극성을 반전시켜야 하므로 전력 소모가 많다. 그러나, 도 3에 도시된 표시 패널(110b)은 컬럼 인버전 방식으로 구동되므로 전력 소모를 감소시킬 수 있다.
도 4는 도 3에 도시된 표시 패널 내 각 픽셀로 제공되는 계조 전압의 킥백 전압을 예시적으로 보여주는 도면이다.
도 3 및 도 4를 참조하면, g번째 게이트 라인(GLg)으로 인가되는 신호는 게이트 온 전압(VON)과 게이트 오프 전압(VOFF) 사이를 스윙한다. 게이트 라인(GLg)으로 인가되는 신호는 서브 픽셀 내 스위칭 트랜지스터의 게이트 단자로 제공되고, 이 때 계조 전압(Vsig)이 데이터 라인을 통해 스위칭 트랜지스터의 소스 단자로 제공된다. 또한 계조 전압(Vsig)은 매 프레임마다 공통 전압(VCOM)을 기준으로 정극성에서 음극성으로 또는 음극성에서 정극성으로 반전된다. 이상적인 경우, 공통 전압(VCOM)과 데이터 라인을 통해 제공되는 정극성(+)의 계조 전압(Vsig)의 차(H1)는 공통 전압(VCOM)과 부극성(-)의 계조 전압(Vsig)의 차(L1)와 같다(H1=L1).
그러나, 표시 패널(110b)의 제조 공정의 문제로 인해 스위칭 트랜지스터의 게이트 전극과 드레인 전극 사이에 존재하는 기생 커패시턴스(Cgd) 때문에 액정 커패시터 및 스토리지 커패시터에 인가된 실제 계조 전압(Vsig)에 왜곡이 생길 수 있다. 즉, 데이터 드라이버(140)로부터 출력된 계조 전압보다 액정 커패시터 및 스토리지 커패시터에 인가된 실제 계조 전압(Vsig)의 전압 레벨이 더 낮아진다. 이와 같이 왜곡된 전압을 킥백(kickback) 전압(ΔV)이라 한다. 정극성(+)의 계조 전압(Vsig)에 대한 킥백 전압을 ΔVPOS라 하고, 음극성(-)의 계조 전압(Vsig)에 대한 킥백 전압을 ΔVNEG라 할 때, 킥백 전압들(ΔVPOS, ΔVNEG)에 의해서 공통 전압(VCOM)과 정극성(+)의 계조 전압(Vsig)의 차(H2)는 공통 전압(VCOM)과 부극성(-)의 계조 전압(Vsig)의 차(L2)는 서로 달라진다(H2<L2).
도 5 및 도 6은 도 4에 도시된 표시 패널의 일부를 보여주는 도면이다.
도 5는 i 번째 프레임에서의 표시 패널(110b)을 보여주고, 도 6은 i+1 번째 프레임에서의 표시 패널(110b)을 보여준다. 도 5에 도시된 예에서, 그린 서브 픽셀을 기준으로 이하 설명한다.
먼저 도 5를 참조하면, i 번째 프레임에서 표시 패널(110b)의 제1 영역(A1) 및 제4 영역(A4) 내 그린 서브 픽셀들 각각은 음극성(-)의 계조 전압으로 구동된다. i 번째 프레임에서 표시 패널(110b)의 제2 영역(A2) 및 제3 영역(A3) 내 그린 서브 픽셀들 각각은 정극성(+)의 계조 전압으로 구동된다. 만일 제1 영역(A1) 및 제4 영역(A4) 내 그린 서브 픽셀들 각각의 스위칭 트랜지스터에서의 기생 커패시턴스(Cgd)가 제2 영역(A2) 및 제3 영역(A3) 내 그린 서브 픽셀들 각각의 스위칭 트랜지스터들에서의 기생 커패시턴스(Cgd)보다 큰 경우 i번째 프레임에서 제1 영역(A1) 및 제4 영역(A4) 내 그린 서브 픽셀들의 휘도가 제2 영역(A2) 및 제3 영역(A3) 내 그린 서브 픽셀들의 휘도보다 더 밝다. 이는 앞서 도 4에 도시된 그래프에서 알 수 있는 바와 같이, 킥백 전압(ΔVNEG)에 의해서 음극성(-)의 계조 전압(Vsig)의 전압 레벨이 낮아졌기 때문이다.
도 6을 참조하면, i+1번째 프레임에서 표시 패널(110b)의 제1 영역(A1) 및 제4 영역(A4) 내 그린 서브 픽셀들 각각은 양극성(+)의 계조 전압으로 구동된다. i+1 번째 프레임에서 표시 패널(110b)의 제2 영역(A2) 및 제3 영역(A3) 내 그린 서브 픽셀들 각각은 음극성(-)의 계조 전압으로 구동된다.
만일 제1 영역(A1) 및 제4 영역(A4) 내 그린 서브 픽셀들 각각의 스위칭 트랜지스터에서의 기생 커패시턴스(Cgd)가 제2 영역(A2) 및 제3 영역(A3) 내 그린 서브 픽셀들 각각의 스위칭 트랜지스터들에서의 기생 커패시턴스(Cgd)보다 큰 경우 i+1번째 프레임에서 제2 영역(A2) 및 제3 영역(A3) 내 그린 서브 픽셀들의 휘도가 제1 영역(A1) 및 제4 영역(A4) 내 그린 서브 픽셀들의 휘도보다 더 밝다.
도 5 및 도 6을 참조하면, i 번째 프레임에서는 제1 영역(A1) 및 제4 영역(A4) 내 그린 서브 픽셀들의 휘도가 제2 영역(A2) 및 제3 영역(A3) 내 그린 서브 픽셀들의 휘도보다 더 밝고, i+1번째 프레임에서는 제2 영역(A2) 및 제3 영역(A3) 내 그린 서브 픽셀들의 휘도가 제1 영역(A1) 및 제4 영역(A4) 내 그린 서브 픽셀들의 휘도보다 더 밝으므로 매 프레임마다 제1 영역(A1) 내지 제4 영역(A4)의 휘도가 달라지는 깜박임 현상 즉, 플리커가 시인될 수 있다.
도 7은 도 1에 도시된 표시 패널의 다른 실시예에 따른 픽셀 배열을 보여주는 도면이다.
도 7을 참조하면, 표시 패널(110b)은 도 2에 도시된 표시 패널(110a) 및 도 3에 도시된 표시 패널(110b)과 마찬가지로 제1 타입 픽셀(PX1) 및 제2 타입 픽셀(PX2)을 포함한다. 제1 타입 픽셀(PX1) 및 제2 타입 픽셀(PX2) 각각은 짝수 개의 서브 픽셀들을 포함한다. 이 실시예에서, 제1 타입 픽셀(PX1) 및 제2 타입 픽셀(PX2) 각각은 2 개의 서브 픽셀들을 포함한다. 일 예로, 제1 타입 픽셀(PX1)은 레드 서브 픽셀(R) 및 그린 서브 픽셀(G)을 포함하고, 제2 타입 픽셀(PX2)은 블루 서브 픽셀(B) 및 화이트 서브 픽셀(W)을 포함한다. 또한, 표시 패널(110b) 내 레드 서브 픽셀(R), 그린 서브 픽셀(G), 블루 서브 픽셀(B) 및 화이트 서브 픽셀(W)의 배열 순서는 도 2에 도시된 표시 패널(110a)의 그것들과 동일하다.
다만, 표시 패널(110b) 내 레드 서브 픽셀(R), 그린 서브 픽셀(G), 블루 서브 픽셀(B) 및 화이트 서브 픽셀(W)과 데이터 라인들(DL1-DLm)의 연결 관계는 도 2에 도시된 표시 패널(110a) 및 제2 타입 픽셀(PX2)과 상이하다.
즉, 레드, 그린, 블루 및 화이트 서브 픽셀들 모두는 좌측 인접 데이터 라인들과 연결된다. 도 1에 도시된 데이터 드라이버(140)는 2개의 데이터 라인들마다 번갈아 계조 전압의 극성을 반전시키되, 상기 하나의 픽셀 내 인접한 2 개의 서브 픽셀들로 제공되는 계조 전압들의 극성은 서로 다르다.
예컨대, 1번째 데이터 라인(DL1)과 연결된 레드 픽셀들(R) 및 블루 픽셀들(B)은 모두 정극성(+) 계조 전압으로 구동되고, d+1(d는 양의 정수)번째 데이터 라인(DLd+1) 및 d+2번째 데이터 라인(DLd+2)과 연결된 그린 픽셀들(G), 화이트 픽셀들(W), 블루 픽셀들(B) 및 레드 픽셀들(R)은 모두 음극성(-) 계조 전압으로 구동된다. d+3(d는 양의 정수)번째 데이터 라인(DLd+3) 및 d+4번째 데이터 라인(DLd+4)과 화이트 픽셀들(W), 그린 픽셀들(G), 레드 픽셀들(R) 및 블루 픽셀들(B)은 모두 정극성(+) 계조 전압으로 구동된다. 즉, 게이트 라인들(GL1-GLn)이 신장된 제1 방향(X1)으로 배열된 서브 픽셀들은 정극성(+), 음극성(-), 음극성(-), 정극성(+), 정극성(+), 음극성(-), 음극성(-), ... 계조 전압 순으로 구동된다.
이와 같은 표시 패널(110c)의 제1 영역(A1)에는 정극성(+) 계조 전압과 음극성(+) 계조 전압으로 구동되는 그린 픽셀들이 하나씩 배열된다. 나머지 제2 내지 4 영역들(A2, A3, A4)에서도 정극성(+) 계조 전압과 음극성(+) 계조 전압으로 구동되는 그린 픽셀들이 하나씩 배열된다. 그러므로 i번째 프레임과 i+1번째 프레임에서 휘도 차가 발생하지 않는다.
도 8은 도 7에 도시된 표시 패널의 일부를 보여주는 도면이다.
도 8을 참조하면, 표시 패널(110c)에 레드 색상을 표시하고자 하는 경우, 그린 서브 픽셀, 블루 서브 픽셀 및 화이트 서브 픽셀로 최저 계조 전압을 인가하고, 레드 서브 픽셀로 최대 계조 전압을 인가한다.
도 9는 도 8에 도시된 표시 패널의 데이터 라인들로 제공되는 계조 전압을 보여주는 도면이다.
도 8 및 도 9를 참조하면, i번째 프레임에서 데이터 라인들(DL1-DLm)은 다음과 같이 구동된다. 레드 서브 픽셀(R) 및 블루 서브 픽셀(B)과 연결된 데이터 라인들(DL1, DL5)은 최대 계조 전압(VHP) 및 최소 계조 전압(VLP)으로 매 수평 라인마다 번갈아 구동된다. 그린 서브 픽셀(G) 및 화이트 서브 픽셀(W)과 연결된 데이터 라인들(DL2, DL6)은 최소 계조 전압(VLN)으로 구동된다. 레드 서브 픽셀(R) 및 블루 서브 픽셀(B)과 연결된 데이터 라인들(DL3, DL7)은 최소 계조 전압(VLN) 및 최대 계조 전압(VHN)으로 매 수평 라인마다 번갈아 구동된다. 그린 서브 픽셀(G) 및 화이트 서브 픽셀(W)과 연결된 데이터 라인들(DL4, DL8)은 최소 계조 전압(VLP)으로 구동된다.
데이터 라인들(DL1, DL3, DL5, DL7)로 제공되는 계조 전압들이 동시에 최대 계조 전압(VHP)에서 최소 계조 전압(VLP)으로 그리고 최소 계조 전압(VLN)에서 최대 계조 전압(VHN)으로 변화될 때 데이터 라인들(DL1, DL3, DL5, DL7)과 인접하게 배열되는 공통 전압(VCOM)이 커플링 커패시턴스에 의해 왜곡될 수 있다.
도 8에는 표시 패널(110c)에 레드 색상을 표시하는 경우만을 도시하였으나, 표시 패널(110c)에 그린 색상을 표시하는 경우 또는 블루 색상만을 표시하는 경우에도 공통 전압(VCOM)에 리플이 발생할 수 있다.
도 10은 도 7에 도시된 표시 패널의 일부를 보여주는 도면이다.
도 10을 참조하면, 표시 패널(110c)에 청록색(cyan)을 표시하고자 하는 경우, 그린 서브 픽셀 및 블루 서브 픽셀로 최대 계조 전압을 인가하고, 레드 서브 픽셀 및 화이트 서브 픽셀로 최저 계조 전압을 인가한다.
도 11은 도 10에 도시된 표시 패널의 데이터 라인들로 제공되는 계조 전압을 보여주는 도면이다.
도 10 및 도 11을 참조하면, i번째 프레임에서 데이터 라인들(DL1-DLm)은 다음과 같이 구동된다. 레드 서브 픽셀(R) 및 블루 서브 픽셀(B)과 연결된 데이터 라인들(DL1, DL5)은 최소 계조 전압(VLP) 및 최대 계조 전압(VHP)으로 매 수평 라인마다 번갈아 구동된다. 그린 서브 픽셀(G) 및 화이트 서브 픽셀(W)과 연결된 데이터 라인들(DL2, DL6)은 최대 계조 전압(VHN) 및 최소 계조 전압(VLN)으로 매 수평 라인마다 번갈아 구동된다. 레드 서브 픽셀(R) 및 블루 서브 픽셀(B)과 연결된 데이터 라인들(DL3, DL7)은 최대 계조 전압(VHN) 및 최소 계조 전압(VLN)으로 매 수평 라인마다 번갈아 구동된다. 그린 서브 픽셀(G) 및 화이트 서브 픽셀(W)과 연결된 데이터 라인들(DL4, DL8)은 최소 계조 전압(VLP) 및 최대 계조 전압(VHP)으로 매 수평 라인마다 번갈아 구동된다.
데이터 라인들(DL1-DL7)로 제공되는 계조 전압들이 동시에 최대 계조 전압(VHP)에서 최소 계조 전압(VLP)으로 그리고 최소 계조 전압(VLN)에서 최대 계조 전압(VHN)으로 변화될 때 데이터 라인들(DL1-DL7)과 인접하게 배열되는 공통 전압(VCOM)이 커플링 커패시턴스에 의해 왜곡될 수 있다. 이러한 공통 전압 왜곡은 수평 크로스토크(horizontal crosstalk) 현상을 초래할 수 있다.
도 12는 도 3에 도시된 표시 패널의 일부를 보여주는 도면이다.
도 12를 참조하면, 표시 패널(110b)에 청록색(cyan)을 표시하고자 하는 경우, 그린 서브 픽셀 및 블루 서브 픽셀로 최대 계조 전압을 인가하고, 레드 서브 픽셀 및 화이트 서브 픽셀로 최저 계조 전압을 인가한다.
도 13은 도 12에 도시된 표시 패널의 데이터 라인들로 제공되는 계조 전압을 보여주는 도면이다.
도 12 및 도 13을 참조하면, i번째 프레임에서 데이터 라인들(DL1-DLm)은 다음과 같이 구동된다. 레드 서브 픽셀(R) 및 블루 서브 픽셀(B)과 연결된 데이터 라인들(DL1, DL5)이 최대 계조 전압(VHP)에서 최대 계조 전압(VHN)으로 변경 구동되는 동안 레드 서브 픽셀(R) 및 블루 서브 픽셀(B)과 연결된 데이터 라인들(DL3, DL7)도 최대 계조 전압(VHP)에서 최대 계조 전압(VHN)으로 변경 구동된다.
데이터 라인들(DL1, DL5)이 최대 계조 전압(VHN)에서 최소 계조 전압(VLN)으로 변경 구동될 때, 데이터 라인들(DL2, DL2)은 최소 계조 전압(VLP)에서 최대 계조 전압(VHP)으로 변경 구동되고, 데이터 라인들(DL3, DL7)은 최대 계조 전압(VHN)에서 최소 계조 전압(VLN)으로 변경 구동되고, 그리고 데이터 라인들(DL4, DL8)은 최소 계조 전압(VLH)에서 최대 계조 전압(VHP)으로 변경 구동된다. 즉, 모든 데이터 라인들의 계조 전압들이 동시에 낮은 전압 레벨에서 높은 전압 레벨로 상승하면서 공통 전압(VCOM)도 동반 상승하는 결과를 초래한다. 이 또한 표시 패널(110b)에 표시된 영상에 크로스토크를 유발한다.
도 14는 본 발명의 다른 실시예에 따른 표시 장치를 보여주는 도면이다.
도 14를 참조하면, 표시 장치(200)는 표시 패널(210), 타이밍 컨트롤러(220), 게이트 드라이버(230) 및 데이터 드라이버(240)를 포함한다.
도 14에 도시된 표시 장치(200) 내 구성 중 표시 패널(210) 및 게이트 드라이버(230)는 도 1에 도시된 표시 장치(100)의 표시 패널(110) 및 게이트 드라이버(130)와 동일한 구성을 가지므로 중복되는 설명은 생략한다.
타이밍 컨트롤러(220)는 외부로부터 영상 신호(RGB) 및 이의 표시를 제어하기 위한 제어 신호들(CTRL) 예를 들면, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호 및 데이터 인에이블 신호 등을 제공받는다. 타이밍 컨트롤러(220)는 제어 신호들(CTRL)에 기초하여 영상 신호(RGB)를 표시 패널(210)의 동작 조건에 맞게 처리한 데이터 신호(DATA), 제1 제어 신호(CONT1) 및 반전 모드 신호(IMODE)를 데이터 드라이버(240)로 제공하고, 제2 제어 신호(CONT2)를 게이트 드라이버(230)로 제공한다. 제1 제어 신호(CONT1)는 수평 동기 시작 신호, 클럭 신호 및 라인 래치 신호를 포함할 수 있고, 제2 제어 신호(CONT2)는 수직 동기 시작 신호(STV), 출력 인에이블 신호 및 게이트 펄스 신호를 포함할 수 있다.
데이터 드라이버(240)는 타이밍 컨트롤러(220)로부터의 데이터 신호(DATA), 제1 제어 신호(CONT1) 및 반전 모드 신호(IMODE)에 따라서 데이터 라인들(DL1-DLm) 각각을 구동하기 위한 계조 전압들을 출력한다. 특히, 데이터 드라이버(240)는 반전 모드 신호(IMODE)에 응답해서 계조 전압들의 극성을 결정한다.
도 15는 도 14에 도시된 타이밍 컨트롤러의 구체적인 구성 예를 보여주는 블록도이다.
도 15를 참조하면, 타이밍 컨트롤러(220)는 제어 신호 발생부(221), 반전 모드 선택기(222) 및 펜타일 변환부(223)를 포함한다. 제어 신호 발생부(221)는 외부로부터 제어 신호(CTRL)를 입력받고, 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)를 출력한다. 제2 제어 신호(CONT2)는 수직 동기 시작 신호(STV)를 포함한다.
반전 모드 선택기(222)는 영상 신호(RGB)를 입력받고, 영상 신호(RGB)가 소정의 영상 패턴일 때 반전 모드 신호(IMODE)를 제1 레벨(예를 들면, 하이 레벨)로 활성화한다. 예컨대, 영상 신호(RGB)가 도 8, 도 10 및 도 12에 도시된 바와 같은 영상 패턴일 때 표시 패널(210)에 표시되는 영상에 크로스토크가 발생할 수 있다. 이와 같은 경우, 반전 모드 신호(IMODE)는 제1 레벨로 활성화된다.
반전 모드 선택기(222)는 영상 신호(RGB)가 크로스토크를 유발하는 소정의 워스트 패턴(worst pattern)인 지를 판별하기 위하여 워스트 패턴(worst)에 대한 정보를 저장하는 불휘발성 메모리를 더 포함할 수 있다.
펜타일 변환부(223)는 레드, 그린 및 블루 색상을 포함하는 영상 신호(RGB)를 입력받고, 레드, 그린, 블루 및 화이트 색상을 포함하는 데이터 신호(DATA)를 출력한다. 데이터 신호(DATA)는 도 12에 도시된 데이터 드라이버(240)로 제공된다.
도 16은 도 14에 도시된 타이밍 컨트롤러로부터 출력되는 반전 모드 신호가 로우 레벨에서 하이 레벨로 변경될 때 표시 패널을 구동하는 계조 전압의 변화를 보여주는 도면이다.
도 16을 참조하면, 도 14에 도시된 타이밍 컨트롤러(220)로부터 출력되는 반전 모드 신호(IMODE)가 로우 레벨인 동안, 데이터 드라이버(240)는 워스트 모드로 데이터 라인들(DL1-DLm)을 구동할 것이다. 즉, 도 7에 도시된 표시 패널(110c)과 마찬가지로, 게이트 라인들(GL1-GLn)이 신장된 제1 방향(X1)으로 배열된 서브 픽셀들은 i번째 프레임에서 정극성(+), 음극성(-), 음극성(-), 정극성(+), 정극성(+), 음극성(-), 음극성(-), ... 계조 전압 순으로 구동된다. 도면에 도시되지 않았으나, 게이트 라인들(GL1-GLn)이 신장된 제1 방향(X1)으로 배열된 서브 픽셀들은 i+1번째 프레임에서 음극성(-), 정극성(+), 정극성(+), 음극성(-), 음극성(-), 정극성(+), 정극성(+), ... 계조 전압 순으로 구동될 것이다.
외부로부터 입력된 영상 신호(RGB)가 크로스토크를 유발하는 소정의 워스트 패턴(worst pattern)인 것으로 판별되면, 반전 모드 신호(IMODE)는 하이 레벨로 활성화된다. 반전 모드 신호(IMODE)가 하이 레벨로 활성화되면 데이터 드라이버(240)는 계조 전압의 극성을 도트 반전 방식으로 변경한다. 즉, 홀수 번째 게이트 라인들(GL1, GL3, ..., GLn-1)과 연결된 서브 픽셀들은 i번째 프레임에서 제1 방향(X1)으로 정극성(+), 음극성(-), 정극성(+), 음극성(-), ... 계조 전압 순으로 구동되고, 짝수 번째 게이트 라인들(GL2, GL4, ..., GLn)과 연결된 서브 픽셀들은 i번째 프레임에서 제1 방향(X1)으로 음극성(-), 정극성(+), 음극성(-), 정극성(+), ... 계조 전압 순으로 구동된다.
도면에 도시되지 않았으나, 홀수 번째 게이트 라인들(GL1, GL3, ..., GLn-1)과 연결된 서브 픽셀들은 i+1번째 프레임에서 제1 방향(X1)으로 음극성(-), 정극성(+), 음극성(-), 정극성(+), ... 계조 전압 순으로 구동되고, 짝수 번째 게이트 라인들(GL2, GL4, ..., GLn)과 연결된 서브 픽셀들은 i번째 프레임에서 제1 방향(X1)으로 정극성(+), 음극성(-), 정극성(+), 음극성(-), ... 계조 전압 순으로 구동될 것이다.
도트 반전 방식에 의하면, 도 16에 도시된 예에서 그린 서브 픽셀들(G)과 블루 서브 픽셀들(B) 중 정극성(+)의 계조 전압으로 구동되는 서브 픽셀들의 수와 음극성(-)의 계조 전압으로 구동되는 서브 픽셀들의 수가 동일하므로 크로스토크가 발생하지 않는다.
마찬가지로, 레드 서브 픽셀들(R), 그린 서브 픽셀(G) 및 블루 서브 픽셀(B) 중 어느 하나의 색에 대응하는 서브 픽셀들만 최대 계조 전압으로 구동되더라도 정극성(+)의 계조 전압으로 구동되는 서브 픽셀들의 수와 음극성(-)의 계조 전압으로 구동되는 서브 픽셀들의 수가 동일하므로 크로스토크가 발생하지 않는다.
도 17은 도 15에 도시된 반전 모드 선택기로부터 출력되는 반전 모드 신호의 일 예를 보여주는 타이밍도이다.
도 15 및 도 17을 참조하면, 반전 모드 선택기(222)는 외부로부터 입력되는 영상 신호(RGB)를 입력받고, 수직 동기 시작 신호(STV)에 동기해서 반전 모드 선택 신호(IMODE)를 출력한다. 즉, 한 프레임의 영상(RGB) 신호가 입력되는 중 워스트 패턴이 감지되더라도 다음 프레임의 시작 시점에서 반전 모드 신호(IMODE)를 활성화한다. 마찬가지로 한 프레임의 영상(RGB) 신호가 입력되는 중 워스트 패턴이 아닌 노말 패턴이 감지되더라도 다음 프레임의 시작 시점에서 반전 모드 신호(IMODE)를 비활성화한다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200: 표시 장치 110, 210: 표시 패널
120, 220: 타이밍 컨트롤러 130, 230: 게이트 드라이버
140, 240: 데이터 드라이버 221: 제어 신호 발생부
222: 반전 모드 선택기 223: 펜타일 변환부

Claims (15)

  1. 각각이 제1 방향으로 신장된 복수의 게이트 라인들 및 각각이 제2 방향으로 신장된 복수의 데이터 라인들에 각각 연결된 복수의 서브 픽셀들을 포함하는 표시 패널과;
    상기 복수의 게이트 라인들을 구동하는 게이트 드라이버와;
    상기 복수의 데이터 라인들로 계조 전압을 제공하는 데이터 드라이버; 및
    상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하기 위한 복수의 제어 신호들을 발생하는 타이밍 컨트롤러를 포함하되;
    하나의 픽셀은 상기 복수의 서브 픽셀들 중 인접한 짝수 개의 서브 픽셀들을 포함하며,
    상기 데이터 라인들 각각은 상기 복수의 서브 픽셀들 중 대응하는 서브 픽셀들의 일측에 각각 연결되고,
    상기 데이터 드라이버는 2개의 데이터 라인들마다 번갈아 상기 계조 전압의 극성을 반전시키되, 상기 하나의 픽셀 내 인접한 2 개의 서브 픽셀들로 제공되는 계조 전압들의 극성은 서로 다른 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 하나의 픽셀은 제1 타입 픽셀 및 제2 타입 픽셀을 포함하되;
    상기 제1 타입 픽셀 및 상기 제2 타입 픽셀 각각은 레드 서브 픽셀, 그린 서브 픽셀, 블루 서브 픽셀 및 화이트 서브 픽셀 중 2개의 서브 픽셀들을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 제1 타입 픽셀은 레드 서브 픽셀 및 그린 서브 픽셀을 포함하고,
    상기 제2 타입 픽셀은 블루 서브 픽셀 및 화이트 서브 픽셀을 포함하는 것을 특징으로 하는 표시 장치.
  4. 제 3 항에 있어서,
    상기 제1 타입 픽셀 및 상기 제2 타입 픽셀은 상기 제1 방향 및 상기 제2 방향으로 서로 인접하게 배열되는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 데이터 라인들 각각은 상기 복수의 서브 픽셀들 중 대응하는 서브 픽셀들의 좌측에 각각 연결되는 것을 특징으로 하는 표시 장치.
  6. 제 1 항에 있어서,
    상기 데이터 드라이버는 매 프레임마다 상기 복수의 데이터 라인들 각각을 통해 제공되는 상기 계조 전압의 극성을 반전시키는 것을 특징으로 하는 표시 장치.
  7. 제 1 항에 있어서,
    상기 복수의 데이터 라인들 중 제1 데이터 라인들에는 상기 제1 방향으로 레드 서브 픽셀 및 블루 서브 픽셀이 순차적으로 번갈아 연결되고, 상기 복수의 데이터 라인들 중 제2 데이터 라인들에는 상기 제1 방향으로 그린 서브 픽셀 및 화이트 서브 픽셀이 순차적으로 번갈아 연결되고, 상기 복수의 데이터 라인들 중 제3 데이터 라인들에는 상기 제1 방향으로 블루 서브 픽셀 및 레드 서브 픽셀이 순차적으로 번갈아 연결되고, 상기 복수의 데이터 라인들 중 제4 데이터 라인들에는 상기 제1 방향으로 화이트 서브 픽셀 및 그린 서브 픽셀이 순차적으로 번갈아 연결되되,
    상기 제1 내지 제4 데이터 라인들이 상기 제2 방향으로 순차적으로 배열되는 것을 특징으로 하는 표시 장치.
  8. 제 2 항에 있어서,
    상기 타이밍 컨트롤러는,
    외부로부터 제공되는 영상 신호에 응답해서 데이터 신호를 상기 데이터 드라이버로 제공하되,
    상기 영상 신호가 소정의 영상 패턴일 때 반전 모드 신호를 활성화하는 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 데이터 드라이버는,
    상기 데이터 신호를 수신하고, 상기 반전 모드 신호에 응답해서 상기 복수의 데이터 라인들로 제공되는 상기 계조 전압의 극성을 설정하는 것을 특징으로 하는 표시 장치.
  10. 제 9 항에 있어서,
    상기 데이터 드라이버는,
    상기 반전 모드 신호가 비활성 상태일 때 상기 2개의 데이터 라인마다 번갈아 상기 계조 전압의 극성을 반전시키되, 상기 하나의 픽셀 내 상기 2 개의 서브 픽셀들로 제공되는 계조 전압들의 극성 서로 다르도록 상기 계조 전압의 극성을 설정하는 것을 특징으로 하는 표시 장치.
  11. 제 9 항에 있어서,
    상기 데이터 드라이버는,
    상기 반전 모드 신호가 활성 상태일 때 매 데이터 라인마다 번갈아 상기 계조 전압의 극성을 반전시키는 것을 특징으로 하는 표시 장치.
  12. 제 9 항에 있어서,
    상기 데이터 드라이버는,
    매 프레임마다 상기 복수의 데이터 라인들 각각을 통해 제공되는 상기 계조 전압의 극성을 반전시키는 것을 특징으로 하는 표시 장치.
  13. 제 8 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 영상 신호를 상기 레드 서브 픽셀, 상기 그린 서브 픽셀, 상기 블루 서브 픽셀 및 상기 화이트 서브 픽셀에 대응하는 상기 데이터 신호로 변환하는 펜타일 변환부 및;
    상기 영상 신호가 상기 소정의 영상 패턴일 때 상기 반전 모드 신호를 활성화하는 반전 모드 선택기를 포함하는 것을 특징으로 하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 소정의 영상 패턴은,
    상기 그린 서브 픽셀 및 상기 블루 서브 픽셀을 온 시키고 그리고 상기 레드 서브 픽셀 및 상기 화이트 서브 픽셀을 오프시키는 영상 패턴인 것을 특징으로 하는 표시 장치.
  15. 제 8 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 영상 신호가 상기 소정의 영상 패턴인 것을 감지했을 때 다음 프레임의 시작 시점에 반전 모드 신호를 활성화하는 것을 특징으로 하는 표시 장치.
KR1020130017148A 2013-02-18 2013-02-18 표시 장치 KR102037688B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130017148A KR102037688B1 (ko) 2013-02-18 2013-02-18 표시 장치
US13/934,424 US9715861B2 (en) 2013-02-18 2013-07-03 Display device having unit pixel defined by even number of adjacent sub-pixels
CN201310333120.9A CN103996383B (zh) 2013-02-18 2013-08-02 显示设备
JP2013169836A JP2014157345A (ja) 2013-02-18 2013-08-19 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130017148A KR102037688B1 (ko) 2013-02-18 2013-02-18 표시 장치

Publications (2)

Publication Number Publication Date
KR20140103588A true KR20140103588A (ko) 2014-08-27
KR102037688B1 KR102037688B1 (ko) 2019-10-30

Family

ID=51310529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130017148A KR102037688B1 (ko) 2013-02-18 2013-02-18 표시 장치

Country Status (4)

Country Link
US (1) US9715861B2 (ko)
JP (1) JP2014157345A (ko)
KR (1) KR102037688B1 (ko)
CN (1) CN103996383B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040387A (ko) * 2014-10-02 2016-04-14 엘지디스플레이 주식회사 표시장치
KR20160040394A (ko) * 2014-10-02 2016-04-14 엘지디스플레이 주식회사 표시장치
KR20160043177A (ko) * 2014-10-10 2016-04-21 엘지디스플레이 주식회사 표시장치
KR20160149364A (ko) * 2015-06-17 2016-12-28 삼성디스플레이 주식회사 표시 장치
US9835920B2 (en) 2016-04-04 2017-12-05 Samsung Display Co., Ltd. Display device
US9875701B2 (en) 2015-06-22 2018-01-23 Samsung Display Co., Ltd. Liquid crystal display
US9934736B2 (en) 2013-12-13 2018-04-03 Samsung Display Co., Ltd. Liquid crystal display and method for driving the same

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160025146A (ko) 2014-08-26 2016-03-08 삼성디스플레이 주식회사 표시 장치
KR20160042329A (ko) * 2014-10-08 2016-04-19 삼성디스플레이 주식회사 표시 장치
KR20160047653A (ko) * 2014-10-22 2016-05-03 삼성디스플레이 주식회사 표시 장치
KR102297034B1 (ko) 2014-12-12 2021-09-06 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
WO2016127332A1 (en) * 2015-02-11 2016-08-18 Shenzhen Yunyinggu Technology Co., Ltd. Method and apparatus for signal polarity control in display driving
KR102343719B1 (ko) 2015-02-25 2021-12-28 삼성디스플레이 주식회사 표시 장치
CN104751821B (zh) * 2015-04-21 2018-04-03 京东方科技集团股份有限公司 显示面板及其驱动方法
CN104849929B (zh) * 2015-05-06 2018-09-04 深圳市华星光电技术有限公司 液晶显示面板及液晶显示装置
CN105093745B (zh) * 2015-08-03 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示器
CN105206233B (zh) * 2015-09-11 2018-05-18 京东方科技集团股份有限公司 一种驱动模式切换方法及模块和显示装置
KR102462070B1 (ko) * 2015-12-31 2022-11-01 엘지디스플레이 주식회사 디스플레이패널 및 그 검사 방법
CN105513555B (zh) * 2016-02-18 2018-11-16 京东方科技集团股份有限公司 一种显示装置
KR102479508B1 (ko) * 2016-03-31 2022-12-20 삼성디스플레이 주식회사 표시 장치
KR102362880B1 (ko) * 2017-07-03 2022-02-15 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
JP7021407B2 (ja) 2017-07-11 2022-02-17 トライベイル テクノロジーズ， エルエルシー 表示装置、及び、その駆動方法
CN107610660B (zh) * 2017-09-18 2019-08-09 惠科股份有限公司 一种显示装置的驱动方法及显示装置
CN107833563B (zh) * 2017-12-18 2019-12-17 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置
CN108109594B (zh) * 2017-12-18 2019-12-17 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置
CN108109597B (zh) * 2017-12-18 2019-12-17 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置
CN107833561B (zh) * 2017-12-18 2019-12-17 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置
CN108109595B (zh) * 2017-12-18 2019-12-27 惠科股份有限公司 显示面板的驱动方法及驱动装置
CN108109596B (zh) * 2017-12-18 2019-12-17 惠科股份有限公司 显示面板的驱动方法及驱动装置
CN107833564B (zh) * 2017-12-18 2020-05-12 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置
CN108333841B (zh) * 2018-02-13 2021-04-09 厦门天马微电子有限公司 显示面板、显示装置及其驱动方法
CN108320703B (zh) * 2018-04-03 2020-02-18 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
US10802636B2 (en) * 2018-06-15 2020-10-13 Lg Display Co., Ltd. Touch display device, data driver circuit, and method of driving controller
CN109283760A (zh) * 2018-10-22 2019-01-29 惠科股份有限公司 显示面板
KR20200083771A (ko) * 2018-12-28 2020-07-09 삼성디스플레이 주식회사 표시 장치
US20210295788A1 (en) * 2020-03-17 2021-09-23 Novatek Microelectronics Corp. Display Panel Driving Method and Display Panel Driving Circuit Thereof
EP4123636A4 (en) * 2020-03-20 2023-11-08 LG Electronics, Inc. LIQUID CRYSTAL DISPLAY DEVICE AND OPERATING METHOD THEREOF
CN112037729A (zh) * 2020-09-23 2020-12-04 京东方科技集团股份有限公司 显示面板控制方法及装置、显示面板及电子设备
CN112669784B (zh) 2021-01-07 2022-07-19 三星半导体(中国)研究开发有限公司 液晶显示装置以及驱动该液晶显示装置的方法
TWI770983B (zh) * 2021-05-04 2022-07-11 友達光電股份有限公司 顯示裝置及其驅動方法
US11961446B2 (en) 2022-06-15 2024-04-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display driving method and device, and display device
CN115188308A (zh) * 2022-06-15 2022-10-14 深圳市华星光电半导体显示技术有限公司 显示装置的显示驱动方法及装置、显示装置
CN115691381B (zh) * 2022-09-09 2023-08-18 惠科股份有限公司 显示面板的驱动方法、电路和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008190A (ja) * 2009-06-29 2011-01-13 Casio Computer Co Ltd 液晶表示装置及びその駆動方法
KR20110112649A (ko) * 2010-04-07 2011-10-13 삼성모바일디스플레이주식회사 액정 표시 장치
KR20110130706A (ko) * 2010-05-28 2011-12-06 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4421722B2 (ja) 1999-12-14 2010-02-24 シャープ株式会社 液晶表示装置、駆動方法及び駆動回路
JP3803020B2 (ja) 2000-08-31 2006-08-02 アルプス電気株式会社 液晶表示装置
TW571287B (en) 2001-02-20 2004-01-11 Au Optronics Corp Display with dot inversion or column inversion and having power-saving function
JP4031291B2 (ja) 2001-11-14 2008-01-09 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
KR100843693B1 (ko) 2001-12-19 2008-07-04 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100859515B1 (ko) 2002-05-03 2008-09-22 삼성전자주식회사 액정 표시 장치, 그의 구동 장치 및 구동 방법
JP4401090B2 (ja) 2003-03-14 2010-01-20 パナソニック株式会社 表示装置およびその駆動方法
US7102610B2 (en) 2003-04-21 2006-09-05 National Semiconductor Corporation Display system with frame buffer and power saving sequence
JP4420620B2 (ja) 2003-05-14 2010-02-24 三菱電機株式会社 画像表示装置
US7218301B2 (en) 2003-06-06 2007-05-15 Clairvoyante, Inc System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts
US7209105B2 (en) 2003-06-06 2007-04-24 Clairvoyante, Inc System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error
US7187353B2 (en) 2003-06-06 2007-03-06 Clairvoyante, Inc Dot inversion on novel display panel layouts with extra drivers
JP2008076416A (ja) 2004-12-27 2008-04-03 Sharp Corp 表示パネルの駆動装置、表示パネル及びそれを備えた表示装置並びに表示パネルの駆動方法
KR20070043314A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 액정 디스플레이 장치
CN101317212B (zh) * 2005-11-30 2012-07-04 夏普株式会社 用于驱动显示元件的显示设备和方法
CN100444243C (zh) 2006-11-06 2008-12-17 友达光电股份有限公司 一种使用红绿蓝白彩色滤光片的显示装置和显示方法
CN101231402B (zh) * 2007-01-26 2012-09-26 群康科技(深圳)有限公司 液晶显示面板
JP2008233415A (ja) 2007-03-19 2008-10-02 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR101330393B1 (ko) 2007-04-02 2013-11-15 엘지디스플레이 주식회사 액정 표시장치
TWI358051B (en) 2007-04-25 2012-02-11 Novatek Microelectronics Corp Lcd and display method thereof
WO2008139693A1 (ja) 2007-04-26 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
KR101362154B1 (ko) 2007-06-11 2014-02-13 엘지디스플레이 주식회사 액정표시장치
KR101389232B1 (ko) 2007-06-14 2014-04-24 엘지디스플레이 주식회사 액정 표시 장치
JP2009042378A (ja) 2007-08-07 2009-02-26 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR20090065110A (ko) 2007-12-17 2009-06-22 엘지디스플레이 주식회사 액정표시장치
KR101476276B1 (ko) 2008-12-02 2014-12-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN101819337B (zh) 2009-02-27 2012-02-29 北京京东方光电科技有限公司 液晶显示器的检测电路和检测方法
KR101615765B1 (ko) 2009-10-22 2016-04-26 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
KR101675839B1 (ko) 2009-12-14 2016-11-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20110107659A (ko) 2010-03-25 2011-10-04 엘지디스플레이 주식회사 액정표시장치
KR101146992B1 (ko) 2010-05-07 2012-05-23 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 구동 방법
KR101804890B1 (ko) 2010-12-23 2017-12-06 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR101773611B1 (ko) 2010-12-27 2017-09-01 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
TWI433094B (zh) 2011-01-11 2014-04-01 Mstar Semiconductor Inc 可完全點反轉之薄膜電晶體陣列及其液晶顯示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008190A (ja) * 2009-06-29 2011-01-13 Casio Computer Co Ltd 液晶表示装置及びその駆動方法
KR20110112649A (ko) * 2010-04-07 2011-10-13 삼성모바일디스플레이주식회사 액정 표시 장치
KR20110130706A (ko) * 2010-05-28 2011-12-06 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9934736B2 (en) 2013-12-13 2018-04-03 Samsung Display Co., Ltd. Liquid crystal display and method for driving the same
KR20160040387A (ko) * 2014-10-02 2016-04-14 엘지디스플레이 주식회사 표시장치
KR20160040394A (ko) * 2014-10-02 2016-04-14 엘지디스플레이 주식회사 표시장치
KR20160043177A (ko) * 2014-10-10 2016-04-21 엘지디스플레이 주식회사 표시장치
KR20160149364A (ko) * 2015-06-17 2016-12-28 삼성디스플레이 주식회사 표시 장치
US9978335B2 (en) 2015-06-17 2018-05-22 Samsung Display Co., Ltd. Display apparatus having color pixel diagonal group to receive data voltages having same polarity
US9875701B2 (en) 2015-06-22 2018-01-23 Samsung Display Co., Ltd. Liquid crystal display
US10706796B2 (en) 2015-06-22 2020-07-07 Samsung Display Co., Ltd. Liquid crystal display including alternating pixels receiving a polarity
US9835920B2 (en) 2016-04-04 2017-12-05 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN103996383A (zh) 2014-08-20
KR102037688B1 (ko) 2019-10-30
US20140232624A1 (en) 2014-08-21
US9715861B2 (en) 2017-07-25
CN103996383B (zh) 2018-05-11
JP2014157345A (ja) 2014-08-28

Similar Documents

Publication Publication Date Title
KR102037688B1 (ko) 표시 장치
KR101563265B1 (ko) 표시장치 및 그 구동 방법
KR101319345B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
EP3040978B1 (en) Display device
KR101127593B1 (ko) 액정 표시 장치
KR101951365B1 (ko) 액정 표시 장치
US9293100B2 (en) Display apparatus and method of driving the same
KR20100075023A (ko) 표시 장치
KR20100073544A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20140050150A (ko) 표시 장치
KR102062318B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2006085131A (ja) 液晶表示装置
KR100582203B1 (ko) 액정표시장치
KR102562943B1 (ko) 표시 장치
KR20080054658A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR102028587B1 (ko) 표시 장치
KR101611904B1 (ko) 액정 표시 장치 및 그 구동 방법
WO2017208954A1 (ja) 映像信号線駆動回路およびそれを備える表示装置、ならびに映像信号線の駆動方法
US20080224978A1 (en) Liquid crystal display and driving method thereof
KR20090065110A (ko) 액정표시장치
KR20120050113A (ko) 액정 표시 장치 및 그 구동 방법
KR20120068673A (ko) 액정표시장치와 이의 구동방법
KR20170020107A (ko) 액정표시장치
KR20100009212A (ko) 액정표시장치의 구동방법
KR102290615B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant