JP4420620B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP4420620B2 JP4420620B2 JP2003136372A JP2003136372A JP4420620B2 JP 4420620 B2 JP4420620 B2 JP 4420620B2 JP 2003136372 A JP2003136372 A JP 2003136372A JP 2003136372 A JP2003136372 A JP 2003136372A JP 4420620 B2 JP4420620 B2 JP 4420620B2
- Authority
- JP
- Japan
- Prior art keywords
- column
- source
- line
- source line
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は画像表示装置に関し、特に、行列状に配置された複数の画素電極と、各行に対応して設けられたゲート線と、各列に対応して設けられたソース線と、各画素電極に対応して設けられたトランジスタとを備えた画像表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置においては、画素電極と、そのソースが画素電極に接続されたＴＦＴ（Thin Film Transistor）とをマトリクス状に配置し、ＴＦＴのゲート電圧を制御するゲート線と、ＴＦＴを介して画素電極に階調電圧を供給するソース線とを備えたアクティブマトリックス型の表示装置が高画質を実現できる方式として主流となってきている。
【０００３】
液晶は信頼性の観点から交流駆動する必要があり、一定の周期で画素電極の電圧極性が反転するように駆動される。この電圧極性の反転に伴い、正極性および負極性電圧に対する光学特性のアンバランスに起因してフリッカ（ちらつき）が生じる。このフリッカを人間の目に視認され難くする方式として、ゲート線単位で画素電極の電圧極性を反転させるライン反転駆動方式、ソース線単位で画素電極の電圧極性を反転させるカラム反転駆動方式、画素単位で画素電極の電圧極性を反転させるドット反転駆動方式がある。
【０００４】
また、各行の複数のＴＦＴのゲートを２本のゲート線に交互に接続するとともにライン反転駆動を行なうことにより、画素単位で画素電極の電圧極性を反転させるライン反転駆動ドット反転方式もある（たとえば特許文献１，２参照）。
【０００５】
【特許文献１】
特開平５−１３４６２９号公報
【０００６】
【特許文献２】
特開平１０−１０４５７６号公報
【０００７】
【発明が解決しようとする課題】
しかし、ライン反転駆動方式およびカラム反転駆動方式では線状のフリッカが生じるという問題がある。
【０００８】
また、ライン反転駆動方式、ドット反転駆動方式、ライン反転駆動ドット反転方式では、ラインごとにソース線の電圧極性を反転させる必要があり、消費電力が大きくなるという問題がある。
【０００９】
それゆえに、この発明の主たる目的は、フリッカが生じにくく、消費電力が小さな画像表示装置を提供することである。
【００１１】
【課題を解決するための手段】
この発明に係る画像表示装置は、複数行複数列に配置された複数の画素電極と、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のソース線と、それぞれ複数の画素電極に対応して設けられた複数のトランジスタとを備えた画像表示装置において、各行の複数の画素電極が直線状に配置されるとともに、各列の複数の画素電極が直線状に配置され、各ソース線は、対応の列の一方側と対応の列の少なくとも１つ隣の列の一方側とをＮ行（ただし、Ｎは自然数である）ずつ交互に通過し、かつ他の列のソース線と交差しないようにジグザグに配置され、各トランジスタのドレインは対応の画素電極に接続され、そのゲートは対応のゲート線に接続され、そのソースは対応の列の一方側のソース線に接続され、複数のゲート線の負荷容量が互いに同一になり、かつ複数のソース線の負荷容量が互いに同一になるように、端のソース線に接続された複数のダミー画素電極が設けられていることを特徴としている。
【００１２】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１による液晶表示装置の構成を示す回路ブロック図である。図１において、この液晶表示装置は、画素アレイ１、ゲート線駆動回路６およびソース線駆動回路７を備える。
【００１３】
画素アレイ１は、ガラス基板（図示せず）の表面に形成された複数の画素電極２、複数のゲート線ＧＬ、複数のソース線ＳＬ、複数のＮ型ＴＦＴ３、複数のダミー画素電極４、および複数のダミーＮ型ＴＦＴ５を含む。複数の画素電極２は、複数行複数列にマトリックス状に配置される。複数のゲート線ＧＬは、それぞれ複数行に対応して設けられる。複数のソース線ＳＬは、それぞれ複数列に対応して設けられる。
【００１４】
複数のＮ型ＴＦＴ３は、それぞれ複数の画素電極２に対応して設けられる。各Ｎ型ＴＦＴ３のドレインは対応の画素電極２に接続され、そのゲートは対応のゲート線ＧＬに接続される。各列の複数のＮ型ＴＦＴ３のソースは、対応の列のソース線ＳＬと一方側に隣接する列のソース線ＳＬとに１つずつ交互に接続される。
【００１５】
すなわち、各ソース線ＳＬは、対応の画素電極２の列の一方側に配置される。たとえば、第１列の奇数行の各Ｎ型ＴＦＴ３のソースは第１列のソース線ＳＬに接続され、第１列の偶数行の各Ｎ型ＴＦＴ３のソースは第２列のソース線ＳＬに接続される。第２列の奇数行の各Ｎ型ＴＦＴ３のソースは第２列のソース線ＳＬに接続され、第２列の偶数行の各Ｎ型ＴＦＴ３のソースは第３列のソース線ＳＬに接続される。以下、同様である。
【００１６】
このようにＮ型ＴＦＴ３を接続すると、端のソース線ＳＬに接続されるＮ型ＴＦＴ３および画素電極２の数が残りの各ソース線ＳＬに接続されるＮ型ＴＦＴ３および画素電極２の数の１／２になり、端のソース線ＳＬの負荷容量が残りの各ソース線ＳＬの負荷容量の１／２になってしまう。ダミー画素電極４およびダミーＮ型ＴＦＴ５は、この負荷容量の差により表示むらが生じるのを防止するために、端のソース線ＳＬに接続される。
【００１７】
すなわち、第１列のソース線ＳＬに隣接し、各偶数行に対応してダミー画素電極４およびダミーＮ型ＴＦＴ５が設けられる。ダミーＮ型ＴＦＴのドレインは対応のダミー画素電極４に接続され、そのゲートは対応のゲート線ＧＬに接続され、そのソースは第１列のソース線ＳＬに接続される。
【００１８】
また、もう１つの端のソース線ＳＬ（図示せず）に隣接し、各奇数行に対応してダミー画素電極４およびダミーＮ型ＴＦＴ５が設けられる。ダミーＮ型ＴＦＴ５のドレインは対応のダミー画素電極４に接続され、そのゲートが対応のゲート線ＧＬに接続され、そのソースは対応の列のソース線ＳＬに接続される。
【００１９】
画素アレイ１に対向してもう１枚のガラス基板が設けられ、そのガラス基板の表面に形成された共通電極と画素アレイ１との間に液晶が封入されて液晶パネルが構成される。共通電極には一定の電圧が印加される。液晶の光透過率は、共通電極と画素電極との間の電圧の絶対値に応じて変化する。液晶の劣化を防止するため、画素電極２，４の印加電圧の極性は１フレームまたは１フィールドごとに正と負に交互に切換えられる。
【００２０】
ゲート線駆動回路６は、画像信号に従って、複数のゲート線ＧＬを１水平期間ずつ順次選択し、選択したゲート線ＧＬを選択レベルの「Ｈ」レベルにしてそのゲート線ＧＬに対応する各Ｎ型ＴＦＴ３を導通させる。
【００２１】
ソース線駆動回路７は、画像信号に従って、１本のゲート線ＧＬが選択レベルの「Ｈ」レベルにされている間に各ソース線ＳＬに階調電圧ＶＧを与える。階調電圧ＶＧは奇数番のソース線ＳＬと偶数番のソース線ＳＬとで逆極性で与えられ、各ソース線ＳＬの階調電圧ＶＧの極性は１フレームまたは１フィールドごとに反転される。すなわち、あるフレームまたはフィールドでは奇数番および偶数番のソース線ＳＬにそれぞれ正極性および負極性の階調電圧ＶＧが印加され、次のフレームまたはフィールドでは奇数番および偶数番のソース線ＳＬにそれぞれ負極性および正極性の階調電圧ＶＧが印加される。つまり、ソース線駆動回路７は、カラム反転駆動を行なう。
【００２２】
次に、この液晶表示装置の動作について説明する。まず、第１行目のゲート線ＧＬがゲート線駆動回路６によって１水平期間だけ「Ｈ」レベルに立上げられ、第１行目の全Ｎ型ＴＦＴ３，５が導通する。この１水平期間に、ソース線駆動回路７によって奇数番のソース線ＳＬに正極性（＋）の階調電圧ＶＧが印加されるとともに、偶数番のソース線ＳＬに負極性（−）の階調電圧ＶＧが印加される。ゲート線ＧＬが「Ｌ」レベルにされると、図１に示すように、第１行目の複数の画素電極２には正極性と負極性の階調電圧ＶＧが交互に保持される。
【００２３】
次いで、第２行目のゲート線ＧＬがゲート線駆動回路６によって１水平期間だけ「Ｈ」レベルに立上げられ、第２行目の全Ｎ型ＴＦＴ３，５が導通する。この１水平期間に、ソース線駆動回路７によって奇数番のソース線ＳＬに正極性（＋）の階調電圧ＶＧが印加されるとともに、偶数番のソース線ＳＬに負極性（−）の階調電圧ＶＧが印加される。
【００２４】
このとき、第２行目のＮ型ＴＦＴ３は、対応の列に隣接する列のソース線ＳＬに接続されているので、図１に示すように、第２行目の複数の画素電極２には負極性と正極性の階調電圧ＶＧが交互に与えられる。したがって、行方向および列方向に隣接する２つの画素電極２は互いに異なる極性の階調電圧ＶＧを受ける。
【００２５】
以下、同様にして、各画素電極２に階調電圧ＶＧが書込まれると、液晶パネルには１枚の画像が表示される。
【００２６】
この実施の形態１では、各列の複数のＮ型ＴＦＴ３のソースを対応の列のソース線ＳＬおよび隣接する列のソース線ＳＬに１つずつ交互に接続するとともにカラム反転駆動を行なうので、画素電極単位で階調電圧ＶＧの極性を反転させることができ、フリッカの発生を防止することができる。
【００２７】
また、１フレームまたは１フィールドごとにソース線ＳＬの電圧極性を反転させるので、１ラインごとにソース線ＳＬの電圧極性を反転させるライン反転駆動方式、ドット反転駆動方式、ライン反転駆動ドット反転方式に比べ、ソース線駆動回路７の消費電力が小さくてすむ。
【００２８】
また、端のソース線ＳＬにダミー画素電極４およびダミーＮ型ＴＦＴ５を接続して複数のソース線ＳＬの負荷容量を互いに等しくしたので、負荷容量の差に起因する表示ムラが発生するのを防止することができる。
【００２９】
なお、この実施の形態１では、各列の複数のＮ型ＴＦＴ３のソースを１つずつ２本のソース線ＳＬに交互に接続したが、各列の複数のＮ型ＴＦＴ３のソースを複数個ずつ一定周期で２本のソース線ＳＬに交互に接続してもよい。
【００３０】
［実施の形態２］
図２は、この発明の実施の形態２による液晶表示装置の構成を示す回路ブロック図である。図２を参照して、この液晶表示装置が図１の液晶表示装置と異なる点は、画素アレイ１が画素アレイ１０で置換されている点である。
【００３１】
画素アレイ１０は、複数行複数列に配置された複数の画素電極２と、それぞれ複数行に対応して設けられた複数のゲート線ＧＬと、それぞれ複数列に対応して設けられた複数のソース線ＳＬと、それぞれ複数の画素電極２に対応して設けられた複数のＮ型ＴＦＴ３とを含む。
【００３２】
各ソース線ＳＬは、対応の列の一方側と対応の列の他方側に隣接する列の一方側とを１行ずつ交互に通過するようにジグザグに配置されている。各Ｎ型ＴＦＴ３のドレインは対応の画素電極２に接続され、そのゲートは対応のゲート線ＧＬに接続され、そのソースは対応の列の一方側のソース線ＳＬに接続される。
【００３３】
このようにＮ型ＴＦＴ３を接続すると、第１列の偶数行のＮ型ＴＦＴ３のソースを接続するソース線ＳＬがない。そこで、第１列の偶数行のＮ型ＴＦＴ３用のソース線ＳＬが追加される。また、この状態では、追加した端のソース線ＳＬに接続されるＮ型ＴＦＴ３および画素電極２の数が残りの各ソース線ＳＬに接続されるＮ型ＴＦＴ３および画素電極２の数の１／２になり、追加した端のソース線ＳＬの負荷容量は残りのソース線ＳＬの負荷容量の１／２になってしまう。
【００３４】
そこで、この負荷容量の差により表示むらが生じるのを防止するため、端のソース線ＳＬに複数のダミー画素電極４およびＮ型ＴＦＴ５が接続される。すなわち、追加した端のソース線ＳＬに隣接し、各奇数行に対応してダミー画素電極４およびダミーＮ型ＴＦＴ５が設けられる。ダミーＮ型ＴＦＴ５のドレインは対応のダミー画素電極４に接続され、そのゲートは対応のゲート線ＧＬに接続され、そのソースは追加した端のソース線ＳＬに接続される。
【００３５】
また、もう１つの端のソース線ＳＬ（図示せず）に隣接し、各偶数行に対応してダミー画素電極４およびダミーＮ型ＴＦＴ５が設けられる。ダミーＮ型ＴＦＴ５のドレインは対応のダミー画素電極４に接続され、そのゲートは対応のゲート線ＧＮに接続され、そのソースは端のソース線ＳＬに接続される。
【００３６】
次に、この液晶表示装置の動作について説明する。まず、第１行目のゲート線ＧＬがゲート線駆動回路６によって１水平期間だけ「Ｈ」レベルに立上げられ、第１行目の全Ｎ型ＴＦＴ３，５が導通する。この１水平期間に、ソース線駆動回路７によって奇数番のソース線ＳＬに正極性（＋）の階調電圧ＶＧが印加されるとともに、偶数番のソース線ＳＬに負極性（−）の階調電圧ＶＧが印加される。ゲート線ＧＬが「Ｌ」レベルにされると、図２に示すように、第１行目の複数の画素電極２には正極性と負極性の階調電圧ＶＧが交互に保持される。
【００３７】
次いで、第２行目のゲート線ＧＬがゲート線駆動回路６によって１水平期間だけ「Ｈ」レベルに立上げられ、第２行目の全Ｎ型ＴＦＴ３，５が導通する。この１水平期間に、ソース線駆動回路７によって奇数番のソース線ＳＬに正極性（＋）の階調電圧ＶＧが印加されるとともに、偶数番のソース線ＳＬに負極性（−）の階調電圧ＶＧが印加される。
【００３８】
このとき、第２行目のＮ型ＴＦＴ３は、対応の列に隣接する列のソース線ＳＬに接続されているので、図２に示すように、第２行目の複数の画素電極２には負極性と正極性の階調電圧ＶＧが交互に与えられる。したがって、行方向および列方向に隣接する２つの画素電極２は互いに異なる極性の階調電圧ＶＧを受ける。
【００３９】
以下、同様にして、各画素電極２に階調電圧ＶＧが書込まれると、液晶パネルには１枚の画像が表示される。
【００４０】
この実施の形態２でも、実施の形態１と同じ効果が得られる。
なお、この実施の形態２では、各ソース線ＳＬが対応の列（たとえば第１列）の一方側と対応の列に隣接する列（この場合は第２列）の一方側とを１行ずつ交互に通過したが、複数行ずつ一定周期で交互に通過してもよい。また、各ソース線ＳＬは、対応の列（たとえば第１列）の一方側と対応の列の複数列隣の列（たとえば第３列）の一方側とを交互に通過してもよい。
【００４１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４３】
【発明の効果】
以上のように、この発明に係る画像表示装置は、複数行複数列に配置された複数の画素電極と、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のソース線と、それぞれ複数の画素電極に対応して設けられた複数のトランジスタとを備えた画像表示装置において、各行の複数の画素電極が直線状に配置されるとともに、各列の複数の画素電極が直線状に配置され、各ソース線は、対応の列の一方側と対応の列の少なくとも１つ隣の列の一方側とをＮ行ずつ交互に通過し、かつ他の列のソース線と交差しないようにジグザグに配置され、各トランジスタのドレインは対応の画素電極に接続され、そのゲートは対応のゲート線に接続され、そのソースは対応の列の一方側のソース線に接続され、複数のゲート線の負荷容量が互いに同一になり、かつ複数のソース線の負荷容量が互いに同一になるように、端のソース線に接続された複数のダミー画素電極が設けられていることを特徴としている。したがって、カラム反転駆動を行なうことにより、画素Ｎ個単位で階調電圧の極性を反転させることができ、フリッカの発生を防止することができる。また、ラインごとにソース線の電圧極性を反転させる必要がないので、従来のライン反転駆動ドット反転方式に比べ消費電力が小さくてすむ。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置の構成を示す回路ブロック図である。
【図２】 この発明の実施の形態２による液晶表示装置の構成を示す回路ブロック図である。
【符号の説明】
１，１０ 画素アレイ、２ 画素電極、３ Ｎ型ＴＦＴ、４ ダミー画素電極、５ ダミーＮ型ＴＦＴ、６ ゲート線駆動回路、７ ソース線駆動回路、ＧＬゲート線、ＳＬ ソース線。
【発明の属する技術分野】
この発明は画像表示装置に関し、特に、行列状に配置された複数の画素電極と、各行に対応して設けられたゲート線と、各列に対応して設けられたソース線と、各画素電極に対応して設けられたトランジスタとを備えた画像表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置においては、画素電極と、そのソースが画素電極に接続されたＴＦＴ（Thin Film Transistor）とをマトリクス状に配置し、ＴＦＴのゲート電圧を制御するゲート線と、ＴＦＴを介して画素電極に階調電圧を供給するソース線とを備えたアクティブマトリックス型の表示装置が高画質を実現できる方式として主流となってきている。
【０００３】
液晶は信頼性の観点から交流駆動する必要があり、一定の周期で画素電極の電圧極性が反転するように駆動される。この電圧極性の反転に伴い、正極性および負極性電圧に対する光学特性のアンバランスに起因してフリッカ（ちらつき）が生じる。このフリッカを人間の目に視認され難くする方式として、ゲート線単位で画素電極の電圧極性を反転させるライン反転駆動方式、ソース線単位で画素電極の電圧極性を反転させるカラム反転駆動方式、画素単位で画素電極の電圧極性を反転させるドット反転駆動方式がある。
【０００４】
また、各行の複数のＴＦＴのゲートを２本のゲート線に交互に接続するとともにライン反転駆動を行なうことにより、画素単位で画素電極の電圧極性を反転させるライン反転駆動ドット反転方式もある（たとえば特許文献１，２参照）。
【０００５】
【特許文献１】
特開平５−１３４６２９号公報
【０００６】
【特許文献２】
特開平１０−１０４５７６号公報
【０００７】
【発明が解決しようとする課題】
しかし、ライン反転駆動方式およびカラム反転駆動方式では線状のフリッカが生じるという問題がある。
【０００８】
また、ライン反転駆動方式、ドット反転駆動方式、ライン反転駆動ドット反転方式では、ラインごとにソース線の電圧極性を反転させる必要があり、消費電力が大きくなるという問題がある。
【０００９】
それゆえに、この発明の主たる目的は、フリッカが生じにくく、消費電力が小さな画像表示装置を提供することである。
【００１１】
【課題を解決するための手段】
この発明に係る画像表示装置は、複数行複数列に配置された複数の画素電極と、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のソース線と、それぞれ複数の画素電極に対応して設けられた複数のトランジスタとを備えた画像表示装置において、各行の複数の画素電極が直線状に配置されるとともに、各列の複数の画素電極が直線状に配置され、各ソース線は、対応の列の一方側と対応の列の少なくとも１つ隣の列の一方側とをＮ行（ただし、Ｎは自然数である）ずつ交互に通過し、かつ他の列のソース線と交差しないようにジグザグに配置され、各トランジスタのドレインは対応の画素電極に接続され、そのゲートは対応のゲート線に接続され、そのソースは対応の列の一方側のソース線に接続され、複数のゲート線の負荷容量が互いに同一になり、かつ複数のソース線の負荷容量が互いに同一になるように、端のソース線に接続された複数のダミー画素電極が設けられていることを特徴としている。
【００１２】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１による液晶表示装置の構成を示す回路ブロック図である。図１において、この液晶表示装置は、画素アレイ１、ゲート線駆動回路６およびソース線駆動回路７を備える。
【００１３】
画素アレイ１は、ガラス基板（図示せず）の表面に形成された複数の画素電極２、複数のゲート線ＧＬ、複数のソース線ＳＬ、複数のＮ型ＴＦＴ３、複数のダミー画素電極４、および複数のダミーＮ型ＴＦＴ５を含む。複数の画素電極２は、複数行複数列にマトリックス状に配置される。複数のゲート線ＧＬは、それぞれ複数行に対応して設けられる。複数のソース線ＳＬは、それぞれ複数列に対応して設けられる。
【００１４】
複数のＮ型ＴＦＴ３は、それぞれ複数の画素電極２に対応して設けられる。各Ｎ型ＴＦＴ３のドレインは対応の画素電極２に接続され、そのゲートは対応のゲート線ＧＬに接続される。各列の複数のＮ型ＴＦＴ３のソースは、対応の列のソース線ＳＬと一方側に隣接する列のソース線ＳＬとに１つずつ交互に接続される。
【００１５】
すなわち、各ソース線ＳＬは、対応の画素電極２の列の一方側に配置される。たとえば、第１列の奇数行の各Ｎ型ＴＦＴ３のソースは第１列のソース線ＳＬに接続され、第１列の偶数行の各Ｎ型ＴＦＴ３のソースは第２列のソース線ＳＬに接続される。第２列の奇数行の各Ｎ型ＴＦＴ３のソースは第２列のソース線ＳＬに接続され、第２列の偶数行の各Ｎ型ＴＦＴ３のソースは第３列のソース線ＳＬに接続される。以下、同様である。
【００１６】
このようにＮ型ＴＦＴ３を接続すると、端のソース線ＳＬに接続されるＮ型ＴＦＴ３および画素電極２の数が残りの各ソース線ＳＬに接続されるＮ型ＴＦＴ３および画素電極２の数の１／２になり、端のソース線ＳＬの負荷容量が残りの各ソース線ＳＬの負荷容量の１／２になってしまう。ダミー画素電極４およびダミーＮ型ＴＦＴ５は、この負荷容量の差により表示むらが生じるのを防止するために、端のソース線ＳＬに接続される。
【００１７】
すなわち、第１列のソース線ＳＬに隣接し、各偶数行に対応してダミー画素電極４およびダミーＮ型ＴＦＴ５が設けられる。ダミーＮ型ＴＦＴのドレインは対応のダミー画素電極４に接続され、そのゲートは対応のゲート線ＧＬに接続され、そのソースは第１列のソース線ＳＬに接続される。
【００１８】
また、もう１つの端のソース線ＳＬ（図示せず）に隣接し、各奇数行に対応してダミー画素電極４およびダミーＮ型ＴＦＴ５が設けられる。ダミーＮ型ＴＦＴ５のドレインは対応のダミー画素電極４に接続され、そのゲートが対応のゲート線ＧＬに接続され、そのソースは対応の列のソース線ＳＬに接続される。
【００１９】
画素アレイ１に対向してもう１枚のガラス基板が設けられ、そのガラス基板の表面に形成された共通電極と画素アレイ１との間に液晶が封入されて液晶パネルが構成される。共通電極には一定の電圧が印加される。液晶の光透過率は、共通電極と画素電極との間の電圧の絶対値に応じて変化する。液晶の劣化を防止するため、画素電極２，４の印加電圧の極性は１フレームまたは１フィールドごとに正と負に交互に切換えられる。
【００２０】
ゲート線駆動回路６は、画像信号に従って、複数のゲート線ＧＬを１水平期間ずつ順次選択し、選択したゲート線ＧＬを選択レベルの「Ｈ」レベルにしてそのゲート線ＧＬに対応する各Ｎ型ＴＦＴ３を導通させる。
【００２１】
ソース線駆動回路７は、画像信号に従って、１本のゲート線ＧＬが選択レベルの「Ｈ」レベルにされている間に各ソース線ＳＬに階調電圧ＶＧを与える。階調電圧ＶＧは奇数番のソース線ＳＬと偶数番のソース線ＳＬとで逆極性で与えられ、各ソース線ＳＬの階調電圧ＶＧの極性は１フレームまたは１フィールドごとに反転される。すなわち、あるフレームまたはフィールドでは奇数番および偶数番のソース線ＳＬにそれぞれ正極性および負極性の階調電圧ＶＧが印加され、次のフレームまたはフィールドでは奇数番および偶数番のソース線ＳＬにそれぞれ負極性および正極性の階調電圧ＶＧが印加される。つまり、ソース線駆動回路７は、カラム反転駆動を行なう。
【００２２】
次に、この液晶表示装置の動作について説明する。まず、第１行目のゲート線ＧＬがゲート線駆動回路６によって１水平期間だけ「Ｈ」レベルに立上げられ、第１行目の全Ｎ型ＴＦＴ３，５が導通する。この１水平期間に、ソース線駆動回路７によって奇数番のソース線ＳＬに正極性（＋）の階調電圧ＶＧが印加されるとともに、偶数番のソース線ＳＬに負極性（−）の階調電圧ＶＧが印加される。ゲート線ＧＬが「Ｌ」レベルにされると、図１に示すように、第１行目の複数の画素電極２には正極性と負極性の階調電圧ＶＧが交互に保持される。
【００２３】
次いで、第２行目のゲート線ＧＬがゲート線駆動回路６によって１水平期間だけ「Ｈ」レベルに立上げられ、第２行目の全Ｎ型ＴＦＴ３，５が導通する。この１水平期間に、ソース線駆動回路７によって奇数番のソース線ＳＬに正極性（＋）の階調電圧ＶＧが印加されるとともに、偶数番のソース線ＳＬに負極性（−）の階調電圧ＶＧが印加される。
【００２４】
このとき、第２行目のＮ型ＴＦＴ３は、対応の列に隣接する列のソース線ＳＬに接続されているので、図１に示すように、第２行目の複数の画素電極２には負極性と正極性の階調電圧ＶＧが交互に与えられる。したがって、行方向および列方向に隣接する２つの画素電極２は互いに異なる極性の階調電圧ＶＧを受ける。
【００２５】
以下、同様にして、各画素電極２に階調電圧ＶＧが書込まれると、液晶パネルには１枚の画像が表示される。
【００２６】
この実施の形態１では、各列の複数のＮ型ＴＦＴ３のソースを対応の列のソース線ＳＬおよび隣接する列のソース線ＳＬに１つずつ交互に接続するとともにカラム反転駆動を行なうので、画素電極単位で階調電圧ＶＧの極性を反転させることができ、フリッカの発生を防止することができる。
【００２７】
また、１フレームまたは１フィールドごとにソース線ＳＬの電圧極性を反転させるので、１ラインごとにソース線ＳＬの電圧極性を反転させるライン反転駆動方式、ドット反転駆動方式、ライン反転駆動ドット反転方式に比べ、ソース線駆動回路７の消費電力が小さくてすむ。
【００２８】
また、端のソース線ＳＬにダミー画素電極４およびダミーＮ型ＴＦＴ５を接続して複数のソース線ＳＬの負荷容量を互いに等しくしたので、負荷容量の差に起因する表示ムラが発生するのを防止することができる。
【００２９】
なお、この実施の形態１では、各列の複数のＮ型ＴＦＴ３のソースを１つずつ２本のソース線ＳＬに交互に接続したが、各列の複数のＮ型ＴＦＴ３のソースを複数個ずつ一定周期で２本のソース線ＳＬに交互に接続してもよい。
【００３０】
［実施の形態２］
図２は、この発明の実施の形態２による液晶表示装置の構成を示す回路ブロック図である。図２を参照して、この液晶表示装置が図１の液晶表示装置と異なる点は、画素アレイ１が画素アレイ１０で置換されている点である。
【００３１】
画素アレイ１０は、複数行複数列に配置された複数の画素電極２と、それぞれ複数行に対応して設けられた複数のゲート線ＧＬと、それぞれ複数列に対応して設けられた複数のソース線ＳＬと、それぞれ複数の画素電極２に対応して設けられた複数のＮ型ＴＦＴ３とを含む。
【００３２】
各ソース線ＳＬは、対応の列の一方側と対応の列の他方側に隣接する列の一方側とを１行ずつ交互に通過するようにジグザグに配置されている。各Ｎ型ＴＦＴ３のドレインは対応の画素電極２に接続され、そのゲートは対応のゲート線ＧＬに接続され、そのソースは対応の列の一方側のソース線ＳＬに接続される。
【００３３】
このようにＮ型ＴＦＴ３を接続すると、第１列の偶数行のＮ型ＴＦＴ３のソースを接続するソース線ＳＬがない。そこで、第１列の偶数行のＮ型ＴＦＴ３用のソース線ＳＬが追加される。また、この状態では、追加した端のソース線ＳＬに接続されるＮ型ＴＦＴ３および画素電極２の数が残りの各ソース線ＳＬに接続されるＮ型ＴＦＴ３および画素電極２の数の１／２になり、追加した端のソース線ＳＬの負荷容量は残りのソース線ＳＬの負荷容量の１／２になってしまう。
【００３４】
そこで、この負荷容量の差により表示むらが生じるのを防止するため、端のソース線ＳＬに複数のダミー画素電極４およびＮ型ＴＦＴ５が接続される。すなわち、追加した端のソース線ＳＬに隣接し、各奇数行に対応してダミー画素電極４およびダミーＮ型ＴＦＴ５が設けられる。ダミーＮ型ＴＦＴ５のドレインは対応のダミー画素電極４に接続され、そのゲートは対応のゲート線ＧＬに接続され、そのソースは追加した端のソース線ＳＬに接続される。
【００３５】
また、もう１つの端のソース線ＳＬ（図示せず）に隣接し、各偶数行に対応してダミー画素電極４およびダミーＮ型ＴＦＴ５が設けられる。ダミーＮ型ＴＦＴ５のドレインは対応のダミー画素電極４に接続され、そのゲートは対応のゲート線ＧＮに接続され、そのソースは端のソース線ＳＬに接続される。
【００３６】
次に、この液晶表示装置の動作について説明する。まず、第１行目のゲート線ＧＬがゲート線駆動回路６によって１水平期間だけ「Ｈ」レベルに立上げられ、第１行目の全Ｎ型ＴＦＴ３，５が導通する。この１水平期間に、ソース線駆動回路７によって奇数番のソース線ＳＬに正極性（＋）の階調電圧ＶＧが印加されるとともに、偶数番のソース線ＳＬに負極性（−）の階調電圧ＶＧが印加される。ゲート線ＧＬが「Ｌ」レベルにされると、図２に示すように、第１行目の複数の画素電極２には正極性と負極性の階調電圧ＶＧが交互に保持される。
【００３７】
次いで、第２行目のゲート線ＧＬがゲート線駆動回路６によって１水平期間だけ「Ｈ」レベルに立上げられ、第２行目の全Ｎ型ＴＦＴ３，５が導通する。この１水平期間に、ソース線駆動回路７によって奇数番のソース線ＳＬに正極性（＋）の階調電圧ＶＧが印加されるとともに、偶数番のソース線ＳＬに負極性（−）の階調電圧ＶＧが印加される。
【００３８】
このとき、第２行目のＮ型ＴＦＴ３は、対応の列に隣接する列のソース線ＳＬに接続されているので、図２に示すように、第２行目の複数の画素電極２には負極性と正極性の階調電圧ＶＧが交互に与えられる。したがって、行方向および列方向に隣接する２つの画素電極２は互いに異なる極性の階調電圧ＶＧを受ける。
【００３９】
以下、同様にして、各画素電極２に階調電圧ＶＧが書込まれると、液晶パネルには１枚の画像が表示される。
【００４０】
この実施の形態２でも、実施の形態１と同じ効果が得られる。
なお、この実施の形態２では、各ソース線ＳＬが対応の列（たとえば第１列）の一方側と対応の列に隣接する列（この場合は第２列）の一方側とを１行ずつ交互に通過したが、複数行ずつ一定周期で交互に通過してもよい。また、各ソース線ＳＬは、対応の列（たとえば第１列）の一方側と対応の列の複数列隣の列（たとえば第３列）の一方側とを交互に通過してもよい。
【００４１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４３】
【発明の効果】
以上のように、この発明に係る画像表示装置は、複数行複数列に配置された複数の画素電極と、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のソース線と、それぞれ複数の画素電極に対応して設けられた複数のトランジスタとを備えた画像表示装置において、各行の複数の画素電極が直線状に配置されるとともに、各列の複数の画素電極が直線状に配置され、各ソース線は、対応の列の一方側と対応の列の少なくとも１つ隣の列の一方側とをＮ行ずつ交互に通過し、かつ他の列のソース線と交差しないようにジグザグに配置され、各トランジスタのドレインは対応の画素電極に接続され、そのゲートは対応のゲート線に接続され、そのソースは対応の列の一方側のソース線に接続され、複数のゲート線の負荷容量が互いに同一になり、かつ複数のソース線の負荷容量が互いに同一になるように、端のソース線に接続された複数のダミー画素電極が設けられていることを特徴としている。したがって、カラム反転駆動を行なうことにより、画素Ｎ個単位で階調電圧の極性を反転させることができ、フリッカの発生を防止することができる。また、ラインごとにソース線の電圧極性を反転させる必要がないので、従来のライン反転駆動ドット反転方式に比べ消費電力が小さくてすむ。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置の構成を示す回路ブロック図である。
【図２】 この発明の実施の形態２による液晶表示装置の構成を示す回路ブロック図である。
【符号の説明】
１，１０ 画素アレイ、２ 画素電極、３ Ｎ型ＴＦＴ、４ ダミー画素電極、５ ダミーＮ型ＴＦＴ、６ ゲート線駆動回路、７ ソース線駆動回路、ＧＬゲート線、ＳＬ ソース線。
Claims (2)
- 複数行複数列に配置された複数の画素電極と、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のソース線と、それぞれ複数の画素電極に対応して設けられた複数のトランジスタとを備えた画像表示装置において、
各行の複数の画素電極が直線状に配置されるとともに、各列の複数の画素電極が直線状に配置され、
各ソース線は、対応の列の一方側と前記対応の列の少なくとも１つ隣の列の前記一方側とをＮ行（ただし、Ｎは自然数である）ずつ交互に通過し、かつ他の列のソース線と交差しないようにジグザグに配置され、
各トランジスタのドレインは対応の画素電極に接続され、そのゲートは対応のゲート線に接続され、そのソースは前記対応の列の一方側のソース線に接続され、
前記複数のゲート線の負荷容量が互いに同一になり、かつ前記複数のソース線の負荷容量が互いに同一になるように、端のソース線に接続された複数のダミー画素電極が設けられていることを特徴とする、画像表示装置。 - 隣接する２つのソース線には互いに異なる極性の電圧が与えられ、
各ソース線の電圧の極性は１フレームまたは１フィールドごとに反転されることを特徴とする、請求項１に記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003136372A JP4420620B2 (ja) | 2003-05-14 | 2003-05-14 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003136372A JP4420620B2 (ja) | 2003-05-14 | 2003-05-14 | 画像表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004341134A JP2004341134A (ja) | 2004-12-02 |
| JP2004341134A5 JP2004341134A5 (ja) | 2006-01-12 |
| JP4420620B2 true JP4420620B2 (ja) | 2010-02-24 |
Family
ID=33526361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003136372A Expired - Lifetime JP4420620B2 (ja) | 2003-05-14 | 2003-05-14 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4420620B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150082849A (ko) * | 2014-01-08 | 2015-07-16 | 삼성디스플레이 주식회사 | 표시 패널, 이의 제조 방법 및 표시 장치 |
| KR101777132B1 (ko) * | 2011-04-19 | 2017-09-11 | 엘지디스플레이 주식회사 | 액정 표시장치 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004097786A1 (ja) * | 2003-04-30 | 2004-11-11 | Toshiba Matsushita Display Technology Co., Ltd. | 表示装置用アレイ基板及び表示装置 |
| TWI294604B (en) * | 2005-06-15 | 2008-03-11 | Novatek Microelectronics Corp | Display panel |
| CN100410982C (zh) * | 2005-06-30 | 2008-08-13 | 联咏科技股份有限公司 | 显示面板 |
| JP4711404B2 (ja) * | 2005-08-12 | 2011-06-29 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR101266723B1 (ko) * | 2006-05-01 | 2013-05-28 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| KR101244659B1 (ko) * | 2006-06-14 | 2013-03-18 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2008164952A (ja) * | 2006-12-28 | 2008-07-17 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2008292837A (ja) * | 2007-05-25 | 2008-12-04 | Hitachi Displays Ltd | 表示装置 |
| KR101386570B1 (ko) * | 2007-07-24 | 2014-04-21 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101392887B1 (ko) | 2007-08-01 | 2014-05-09 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP5229779B2 (ja) * | 2007-10-03 | 2013-07-03 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| JP5199638B2 (ja) * | 2007-10-16 | 2013-05-15 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| US7567228B1 (en) * | 2008-09-04 | 2009-07-28 | Au Optronics Corporation | Multi switch pixel design using column inversion data driving |
| KR20120004045A (ko) | 2010-07-06 | 2012-01-12 | 삼성전자주식회사 | 액정 표시 장치 |
| CN102455552B (zh) * | 2010-10-19 | 2015-02-18 | 京东方科技集团股份有限公司 | 液晶显示器 |
| JP2014026069A (ja) * | 2012-07-26 | 2014-02-06 | Kyocera Display Corp | 液晶表示装置 |
| JP5398897B2 (ja) * | 2012-12-11 | 2014-01-29 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR102037688B1 (ko) | 2013-02-18 | 2019-10-30 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102343719B1 (ko) * | 2015-02-25 | 2021-12-28 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109215600A (zh) * | 2018-10-23 | 2019-01-15 | 深圳市华星光电技术有限公司 | 显示面板及液晶显示装置 |
-
2003
- 2003-05-14 JP JP2003136372A patent/JP4420620B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101777132B1 (ko) * | 2011-04-19 | 2017-09-11 | 엘지디스플레이 주식회사 | 액정 표시장치 |
| KR20150082849A (ko) * | 2014-01-08 | 2015-07-16 | 삼성디스플레이 주식회사 | 표시 패널, 이의 제조 방법 및 표시 장치 |
| US9601075B2 (en) | 2014-01-08 | 2017-03-21 | Samsung Display Co., Ltd. | Display panel, method of manufacturing the display panel and display apparatus |
| KR102174088B1 (ko) | 2014-01-08 | 2020-11-05 | 삼성디스플레이 주식회사 | 표시 패널, 이의 제조 방법 및 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004341134A (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4420620B2 (ja) | 画像表示装置 | |
| US7567228B1 (en) | Multi switch pixel design using column inversion data driving | |
| KR100652215B1 (ko) | 액정표시장치 | |
| US8248336B2 (en) | Liquid crystal display device and operating method thereof | |
| US6822718B2 (en) | Liquid crystal display | |
| US8497830B2 (en) | Liquid crystal display device and method for driving the same | |
| WO2016155157A1 (zh) | 显示面板及其驱动方法、液晶显示装置 | |
| JP2005234544A (ja) | 液晶表示装置およびその駆動方法 | |
| TWI537908B (zh) | 一種驅動方法及使用該方法之顯示裝置 | |
| US20090322666A1 (en) | Driving Scheme for Multiple-fold Gate LCD | |
| KR100582203B1 (ko) | 액정표시장치 | |
| KR20110067227A (ko) | 액정표시장치 및 그 구동방법 | |
| WO2015027630A1 (zh) | 极性反转驱动方法和极性反转驱动电路 | |
| JP2009251608A (ja) | 液晶ディスプレイモジュール及び液晶ディスプレイ駆動方法 | |
| KR20020052137A (ko) | 액정표시장치 | |
| KR101074381B1 (ko) | 횡전계방식 액정표시장치 | |
| KR101149942B1 (ko) | 액정 표시 장치 | |
| US8451203B2 (en) | Liquid crystal display and pixel arrangement method thereof | |
| TWI416497B (zh) | 液晶顯示裝置之驅動方法及其相關裝置 | |
| TWI410946B (zh) | 多閘極液晶顯示器之驅動機制 | |
| US20100103086A1 (en) | Liquid crystal display panel for performing polarity inversion therein | |
| KR20080002278A (ko) | 액정 표시패널의 구동 방법 | |
| JP3638737B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| WO2010125716A1 (ja) | 表示装置および表示装置の駆動方法 | |
| KR101308457B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4420620 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |