WO2004097786A1 - 表示装置用アレイ基板及び表示装置 - Google Patents

表示装置用アレイ基板及び表示装置 Download PDF

Info

Publication number
WO2004097786A1
WO2004097786A1 PCT/JP2004/006278 JP2004006278W WO2004097786A1 WO 2004097786 A1 WO2004097786 A1 WO 2004097786A1 JP 2004006278 W JP2004006278 W JP 2004006278W WO 2004097786 A1 WO2004097786 A1 WO 2004097786A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
pixel
row
column
line
Prior art date
Application number
PCT/JP2004/006278
Other languages
English (en)
French (fr)
Inventor
Kazuaki Igarashi
Kentaro Teranishi
Original Assignee
Toshiba Matsushita Display Technology Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co., Ltd. filed Critical Toshiba Matsushita Display Technology Co., Ltd.
Priority to JP2005505942A priority Critical patent/JP4764166B2/ja
Publication of WO2004097786A1 publication Critical patent/WO2004097786A1/ja
Priority to US11/044,204 priority patent/US20050200585A1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Definitions

  • the present invention relates to an array substrate for display and a display device, and more particularly to a structure of an array substrate constituting a display device such as a liquid crystal display device.
  • No. 2 proposes a liquid crystal display device of a dot inversion drive system in which the structure of a signal line drive circuit is simplified.According to the publications of O and O, two columns of pixels are formed by one signal line. Driving technology disclosed Have been.
  • the present invention has been made in view of the above-described problems, and has as its object to reduce the load on the drive circuit without increasing the cost while preventing deterioration in display quality.
  • the display device array substrate includes: a plurality of scanning lines extending in a row direction on the substrate;
  • a plurality of signal lines extending in the column direction on the substrate A plurality of signal lines extending in the column direction on the substrate,
  • An array board for a display device comprising:
  • the pixel is arranged on the outside of the effective display portion adjacent to the first column and the m-th pixel column of the effective display portion, and is formed by arranging ⁇ , ⁇ , '', and one pixel column,
  • Each pixel and each dummy pixel include a switching element arranged at the intersection of each scan line and each signal line,
  • One switching element is connected to each signal line in one row, and the switching elements in the Nth row and the image columns in the Mth column of the (M + 1) column ⁇ pixel columns are connected.
  • (N + 1) line S The display device according to the second aspect of the present invention is characterized in that the elements are connected to the same signal line, and video signals of opposite polarities are supplied to adjacent signal lines.
  • An opposing substrate disposed opposite to the array substrate
  • a display device comprising: a liquid crystal layer held between an array substrate and a counter substrate;
  • An effective display unit having m columns of pixel columns in which n rows of pixels are arranged in one column; and a dummy display outside the effective display unit adjacent to the first and mth pixel columns of the effective display unit. And a dummy pixel column in which pixels are arranged. Further, each pixel of the IU and each dummy pixel include the switching element,
  • a scan line drive circuit connected to each scan line and outputting a drive signal for driving each switching element connected to the scan line;
  • a signal line driving circuit connected to each signal line and outputting a video signal to each signal line based on the video data rearranged by the controller;
  • One switching element is connected to each signal line in each row, and the Nth row of the (+1) th pixel column is connected to each signal line.
  • the switching element and the switching element in the (N + 1) -th row of the M-th pixel column are connected to the same signal line, and video signals having opposite polarities are supplied to adjacent signal lines. This is the feature.
  • FIG. 1 is a diagram schematically showing a configuration of a liquid crystal display device provided with a display device array substrate according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing a display device array shown in FIG.
  • FIG. 3 is a diagram illustrating an example of pixel arrangement in a display area of a substrate;
  • FIG. 3 is a conceptual diagram for explaining the first embodiment, and is a diagram for explaining a relationship between an output channel and a switching element of each pixel connected to a signal line.
  • FIG. 4 is a conceptual diagram for explaining the first embodiment, and is a diagram for explaining a relationship between a video data and a display image displayed on an effective display unit.
  • FIG. 5 is a conceptual diagram for explaining the second embodiment, and is a diagram for explaining a relationship between an output channel and a switching element of each pixel connected to a signal line.
  • FIG. 6 is a conceptual diagram for explaining the second embodiment, and is a diagram for explaining a relationship between video data and a display image displayed on the effective display unit.
  • FIG. 7 is a diagram showing an example of the arrangement of other pixels in the display area of the display device array substrate shown in FIG.
  • Li hex drive system shall apply a force La one liquid crystal display device ⁇ liquid crystal display ⁇ Ha 0 panel LPN, the drive circuit board (PCB ⁇
  • the liquid crystal display panel LPN and the driving circuit board 100 are TCP (tape-carrier-no. Cage).
  • This TCP 110 is a signal line driving IC 120 on a flexible wiring board.
  • This TCP 110 is an example of a liquid crystal display panel LPN, for example.
  • a signal line is used.
  • the signal line drive IC 120 can be connected to L PN by COG (chip-on glass).
  • the liquid crystal display panel LPN is composed of an array substrate A R and an array substrate.
  • a liquid crystal layer LQ held between the array substrate AR and the counter substrate CT and a liquid crystal display panel LPN including the counter substrate CT arranged opposite to the AR and the liquid crystal layer LQ held between the array substrate AR and the counter substrate CT.
  • the image is displayed, for example, 32 inches diagonal (approximately 81.28 cm)
  • a display area DSP of a size a plurality of pixels PX arranged in a matrix of substantially m ⁇ n are provided.
  • the array substrate AR includes n scanning lines Y (Y1 to Yn) formed along rows on the substrate and m signal lines formed along columns on the substrate in the display area DSP.
  • X (X 1 to X m), m X n switching elements (for example, thin film transistors) S w arranged for each pixel in the vicinity of the intersection of the so-J heart scanning line Y and the corresponding signal line X It has m X n pixel electrodes EP connected to each switching element SW.
  • the counter substrate CT has a single counter electrode ET in the display area DSP.
  • the counter electrode ET is arranged so as to face the pixel electrode EP corresponding to all the pixels PX. ing.
  • the array substrate AR integrally includes a scanning line driving circuit YD connected to the ⁇ scanning lines Y in the peripheral region DCT of the display region DSP.
  • the drive circuit board 100 is a controller C
  • the contour ⁇ C C T is arranged by rearranging the image filters in a predetermined order in accordance with the pixel arrangement peculiar to the present embodiment, which will be described later.
  • X. Outputs video data, polarity signals, and various control signals.
  • the scanning line drive circuit YD is generated in the same process as the switching element of the pixel, and generates a drive signal for driving each switching element SW connected to the same scanning line Y. And outputs a sequential drive signal to the n scanning lines Y based on the control by the controller CNT.
  • the signal line driving IC 120 generates a corresponding video signal based on the video data rearranged in a predetermined order by the controller CNT, and based on the control by the controller CNT.
  • a video signal is sequentially output to the m signal lines X at the timing when the switching elements sW in each row are turned on by the drive signal. Accordingly, the pixel electrode EP of each pixel PX is set to a pixel potential corresponding to the video signal supplied via the corresponding switching element SW.
  • the signal line driving ICs 120 are allocated to a predetermined number of signal lines, respectively, and each section XD 1,
  • 10 signal line driving ICs 120 each serve a corresponding section.
  • the surface of the array substrate AR and the surface of the counter substrate CT are covered with an alignment film.
  • the array substrate AR and the counter substrate CT are attached to each other with their surfaces having alignment films facing each other.
  • the array substrate AR and the counter substrate CT are bonded together via a spacer, and a predetermined gap is formed between them.
  • the liquid crystal layer LQ is composed of a liquid crystal composition containing liquid crystal molecules sealed in a gap formed between the alignment film of the array substrate AR and the alignment film of the horizontal substrate CT.
  • the above-described liquid crystal display panel LPN may be configured as a reflection type that selectively reflects external light to display an image, or displays an image by selectively transmitting a V-light. Overmold and In order to realize selective reflection or transmission such that the liquid crystal display panel LPN may be configured as
  • the LCD panel LPN At least one of the array substrate AR and the counter substrate CT is provided with color filters of three primary colors of striped red, green, blue, etc.
  • the array substrate AR includes pixels PX arranged in a rate as shown in FIG. 2 in the display area DSP, that is, the same scanning line M switching elements SW are connected to Y to form a row r.
  • n rows r (r1 to rn) are formed corresponding to the n scanning lines Y (Y1 to Yn) .
  • n switching elements SW are connected to the same signal line X to form a pixel column C- ⁇ s ⁇ is connected to each signal line X,
  • One row is connected with one remote switching element, and n / 2 switching elements SW constituting each pixel column adjacent to each other are connected.
  • n switching elements By connecting n switching elements with the same pattern regardless of whether or not all the signal lines X are displayed, the capacity of each signal line is made equal. In addition, the occurrence of display defects can be prevented.
  • the 0th pixel column c 0 is added to the nth row and the even row
  • the constituent switching element SW is connected. That is, the switching elements SW connected to the same signal line are
  • the signal line X 1 is connected to the first pixel column c 1 by n
  • the switching element SW in the Nth row rN of the pixel column c (M + 1) in the (M + 1) column, and the (N + 1) row in the pixel IJcM in the Mth column The switching element SW of gr (N + 1) is connected to the same signal line X (M + 1) by a distance (for example, M
  • M is an integer of 0 or more
  • N is an integer of 1 or more.
  • Switching element Sw connected to signal line X M at line N r, signal line at (N + 1) line r (N + 1)
  • all the odd-numbered switching elements constituting each pixel column are connected to the adjacent signal line ( That is, all of the switching elements SW in the even-numbered rows that are connected to the signal lines arranged on one side of each pixel column) and constitute each pixel column are adjacent. It is connected to the other contacting signal line (that is, a signal line arranged along the other side of each pixel column) to form one pixel column.
  • the pixel column c 1 disposed between the first and second signal lines X 2 includes signal lines (one signal line) X 1 in the first, third, fifth,. N Z switching elements S connected to
  • each of the pixel rows (c1 to c (m-1)) from the first row to the (m-1) th row is assigned to n pixels PX.
  • the 0th and mth pixel columns cm are composed of nZ2 pixels PX.
  • the display area DSP having such a pixel arrangement by supplying video signals of opposite polarities to adjacent signal lines, the polarities of pixels adjacent to each other in the row direction and the column direction are different from each other. In this case, the dot inversion drive becomes possible. At this time, the signal line drive IC 1 2
  • a value of 0 outputs video signals of the same polarity to each signal line, for example, for one frame, that is, for n horizontal scanning periods (-vertical scanning periods) for driving ⁇ scanning lines.
  • the signal-line driving IC 120 is connected to the signal lines X1, X3,.
  • the signal lines of the even-numbered columns such as signal lines X 2, X 4 ...
  • a negative video signal is output with respect to the reference signal.
  • the signal line driving IC 1 Reference numeral 20 denotes a signal line X 1, X 3,..., Which outputs a negative video signal with respect to the reference signal to an odd-numbered column signal line, and a signal line X 2 X 4
  • the output of a positive video signal with respect to the reference signal is output to the signal lines of the even-numbered columns, so that the dot inversion drive can be performed in the display area DSP. Enables anti-driving.
  • the signal line driving IC 120 outputs a video signal of the same polarity to the same signal line, for example, during the same frame (one vertical scanning period).
  • the polarity of the video signal is inverted every frame and output.
  • it is possible to reduce the number of switching operations for inverting the polarity of the video signal for example, the number of switching operations is one vertical scanning period to one vertical scanning period). It can be reduced for each scanning period). For this reason, the load on the signal line driving circuit can be reduced. This makes it possible to eliminate insufficient charging of each pixel and prevent deterioration of display quality.This also simplifies the configuration of the IR line driving circuit and reduces It becomes possible to realize the storage
  • the red color filter and the green color filter are used. Inoreta, Chromaticity
  • the color filters are arranged in the form of stripes parallel to the pixel rows in the order of R (red), G (green), B (blue), R, G, etc., one by one in each order. O.
  • the number of each pixel (eg, “1J”) in FIGS. 3 and 5 is a switching element connected to a signal line (eg, “X1”) of the same number.
  • R 1, R..., R 1280 correspond to the video signal for the red pixel, and have the same image.
  • G 1, G 2, and G 1280 are focused on the video signal for the green pixel.
  • B 1, B 2 B 1 280 correspond to the video signal for blue pixels.
  • 1200 has 3900 output channels for outputting video signals to the 3900 signal lines X1 to X3900, respectively. Assume that there are 10 sections XD1 to XD10 assigned to every 0 signal lines.
  • the display area DSP has a rectangular effective display section DSP eff for substantially displaying an image. That is, the effective display section DSP eff is defined as having m columns of pixel rows in which n rows of pixels are arranged. On the outside of the effective display section adjacent to the first and mth pixel rows in the effective display section DSP eii, a dummy pixel row in which dummy pixels not contributing to image display are arranged.
  • the switching element on the Nth row of the pixel column of the first column located at one end of the effective display section and the dummy pixel column adjacent to the pixel column of the first column (that is, the pixel column on the 0th column).
  • the switching element in the (N + 1) th row is connected to the signal line in the first column.
  • the control circuit outputs a predetermined video signal to the signal line in the first column at the timing when the drive signal is output to the scan line of the eye. Then, at the timing when the drive signal is output to the (N + 1) -th scanning line, the video data is rearranged so that one dummy video signal is output to the same signal line.
  • the switching element SW of the N-th row (for example, the odd-numbered row) of the pixel column c 31 of the 31st column located at one end of Peif and the dummy pixel column c 30 adjacent to the pixel column c 31
  • the switching element SW in the (N + 1) -th row (for example, the even-numbered row) is connected to the signal line X31 in the 31st column.
  • the controller CNT is connected to the signal line X31 at the timing when the drive signal is output to the Nth scanning line (for example, Yl, ⁇ 3, ⁇ 5 ⁇ ).
  • a predetermined video signal R 1 is output to the scanning line (N + 1) and a driving signal is output to the scanning line (for example, ⁇ 2, ⁇ 4, ⁇ 6...) at the timing. Rearrange the video data so that dummy video signal D is output on line X31. Naturally, the predetermined video signal R1 and the dummy video signal D output to the same signal line X31 at different timings (different horizontal scanning periods) in the same frame have the same polarity. is there.
  • the switching element S in the ⁇ th row of the pixel column c31 is obtained.
  • W is an image corresponding to the dummy video signal D.
  • the switching element and m in the ⁇ th row of the dummy pixel column that is, the pixel column in the (m + 1) th column) adjacent to the large pixel column in the m column located at the other end of the effective display portion.
  • the switching element on the ( ⁇ + 1) -th row is connected to the signal line on the (m + 1) -th column.
  • control ⁇ -line is a dummy video signal on the (m + 1) -th signal line at the timing when the drive signal is output to the scan line on the ⁇ th line. Then, at the timing when the drive signal is output to the (N + 1) -th row scanning line, a predetermined video signal is output to the (m + 1) -th column signal line. Rearrange video data. In other words, in the examples shown in FIGS.
  • the switching element SW is connected to the signal line X3871 in the 3871st column.
  • the control CNT is connected to the Nth row in the scanning line. (For example, Y1, Y3, Y5 ...), when the drive signal is output, the signal line X3871 is output, and when one video signal D is output, (N + 1) Scan line (e.g. Y 2,
  • the video data is rearranged so that a predetermined video signal B1280 is output to X3871.
  • the predetermined video signal B1280 and the dummy video signal output to the BJ1 signal line X3871 at different timings (different horizontal scanning periods) in the same frame.
  • D has the same polarity ⁇
  • the switching element SW in the Nth row of the dummy pixel column c 3871 is set to the pixel potential corresponding to the dummy video signal D. Further, the switching element SW in the (N + 1) row of the pixel column c 3870 is set to a pixel potential corresponding to the video signal B 1280.
  • the controller C NT is a timing for driving the N-th (for example, odd-numbered) scanning line, and R 1, G 1, B 1,
  • the video data is rearranged and output to the signal line drive IC 120.
  • the signal line drive IC 120 has 3 8 4 1 signal lines X 31 and X
  • R2 ⁇ R1280, G1280, B1280, D are output to serial.
  • the i-controller C NT is a timing for driving the scanning line of the (N + 1) -th row (for example, the even-numbered row).
  • Video Rearrange the data and output to the signal line driving IC 120 Do
  • the signal line drive IC 120 is connected to the signal lines X 31 and X 32
  • R2 ..., R1280, G1280, B1280 are output to the serial.
  • the video signal of 384 pixels is sequentially output to the 384 signal lines, but the video signal actually applied to the display is 380 pixels.
  • One pixel is a dummy video signal that does not contribute to the actual display.
  • a video signal is output to the 3840 pixels forming the effective display section DS ⁇ efi, and a dummy image is output to a dummy pixel that deviates from the effective display section DSP eii.
  • a signal is output.
  • the polarity signal POL1 is fixed during the writing of the pixel potential to all the pixels for one frame in this manner, and the polarity is maintained every frame.
  • All sections XD1 to XD10 of Ic120 output video signals whose polarity is controlled based on the polarity signal POL1 to each signal line.
  • the polarity signal POL1 is fixed at HIGH.
  • Sections XD1 to XD10 are polarity signals Po fixed to HIGH.
  • a positive video signal is output relatively to the odd-numbered signal lines, and a negative video signal is output relatively to the even-numbered signal lines .
  • the polarity signal POL1 is fixed to LOW.
  • the sections XD 1 to XD 10 output a negative video signal relative to the odd-numbered signal lines based on the input of the polarity signal P and L 1 fixed to LOWLOW. Then, a positive video signal is output relatively to the even-numbered signal lines.
  • dot inversion driving is performed using only one polar signal POL1.
  • frame inversion driving is enabled.
  • the effective Table radical 113 DSP eff the pixel columns of 3 8 4 0 columns from the pixel column c 1 of the first column to the 3 8 4 0 th pixel column c 3 8 4 0 I do.
  • the 0th pixel column c 0 adjacent to the pixel column c 1 is a dummy pixel column.
  • 30 columns of pixels from the 3840th pixel row c38401 to the 3870th pixel row c3870 are adjacent to the pixel row c3840.
  • the columns are similarly dummy pixel columns.
  • the pixels in the effective display section DSP eff and the pixels in the dummy pixel column have substantially the same structure, and include a switching element.
  • the switching element on the Nth row of the pixel column of the first column located at one end of the effective display section and the dummy pixel column adjacent to the pixel column of the first column (that is, the pixel column of the 0th column).
  • the switching element in the (N + 1) th row is connected to the signal line in the first column.
  • the controller outputs a predetermined video signal to the signal line in the first column at the timing when the drive signal is output to the scan line in the Nth row. Then, the video data is rearranged so that a dummy video signal is output to the same signal line at the timing when the drive signal is output to the (N + 1) th scanning line.
  • the switching elements SW and N in the N-th row for example, the odd-numbered row
  • the switching elements SW and N in the N-th row for example, the odd-numbered row
  • the switching element SW in the (N + 1) -th row for example, the even-numbered row
  • the dummy pixel column c O adjacent to 1 is connected to the signal line X 1 in the first column.
  • the controller CNT applies a predetermined signal to the signal line X1 at the timing when the drive signal is output to the N-th scanning line (for example, Y l3 ⁇ 5 ⁇ ).
  • the driving signal is output to the scanning line (for example, ⁇ ⁇ 2 ⁇ 4 ⁇ 6...) of the (N + 1) -th row.
  • the predetermined video signal R1 and the dummy video signal D output to the same signal line X1 at different timings (different horizontal scanning periods) in the same frame can have the same polarity.
  • the switching element SW of the Nth row of the pixel column c1 is connected to the (N + 1) th row of the dummy pixel column c0 at the pixel position corresponding to the video signal R1.
  • the switching element SW of S is BX Ah at the pixel position corresponding to the dummy video signal D.
  • the switching element and the m column in the ⁇ th row of the dummy pixel column that is, the (m + 1) th column) adjacent to the m column g pixel column located at the other end of the effective display section Of the pixel row of the eye
  • the switching element in the ( ⁇ + 1) -th row is connected to the signal line in the (m + 1> -th) column.
  • the controller outputs a video signal to the (m + 1) -th signal line at the timing when the drive signal is output to the N-th row scanning line.
  • the drive signal is output to the (N + 1) -th scanning line, (m + 1)
  • the video data is rearranged so that a predetermined video signal is output to the signal line in the column.
  • the dummy pixel column c 3 84 1 adjacent to the 3840 pixel column c 3840 located at the other end of the effective display section DSP eii The switching element SW of the N-th row (for example, the odd-numbered row) and the switching element SW of the (N + 1) -th row (for example, the even-numbered row) of the pixel column c 3840 are: It is connected to the signal line X 3 84 1 in the third column.
  • the controller CNT is connected to the signal line X384 at the timing when the drive signal is output to the Nth scanning line (for example, Yl, ⁇ 3, ⁇ 5).
  • the signal line is output at the timing when the drive signal is output to the (N + 1) -th scanning line (for example, ⁇ 2, ⁇ 4, ⁇ 6).
  • the video data is rearranged so that a predetermined video signal ⁇ 1280 is output to X3841.
  • a predetermined video signal output to the same signal line X3841 at a different timing (different horizontal scanning period) in the same frame ⁇ 1 280 and a single video signal D Are of the same polarity.
  • the switching element SW in the ⁇ th row of the dummy pixel column c3841 is set to the pixel potential corresponding to the dummy video signal D.
  • the switching element SW on the (N + 1) th row of the pixel column c 3840 is set to a pixel potential corresponding to the video signal ⁇ 1280.
  • controller CNT is placed in the second row (for example, the odd-numbered row). Eye) to drive the scan lines, R 1, G 1, B 1,
  • the video data is rearranged in the order of 1, B1, R2 ..., R1280, G1280, B1280, and output to the signal line drive IC1200.
  • the signal line driving IC 120 is connected to the signal lines X 1, X 2, X
  • R 1 280, G 1 280, B 1 280 are output serially.
  • the video signal of 384 pixels is sequentially output to 384 signal lines, but the video signal actually contributing to the display is 380 pixels.
  • One pixel is a dummy video signal that does not contribute to the actual display.
  • a video signal is output to the 3840 pixels forming the effective display section DSP eff , and a dummy pixel that is out of the effective display section DSP eii is dummy.
  • a video signal is output.
  • the first polarity signal POL1 and the second polarity signal POL2 always have the opposite polarities while the pixel potential is being written to all the pixels for one frame. And the polarity is inverted every frame. 0 Odd-numbered sections XD 1, XD 3,
  • XD5, XD7, and XD9 output video signals whose polarity has been controlled based on the first polarity signal POL1 to each signal line.o Also, the even-numbered sections of the signal line driving IC 120 XD 2, XD 4
  • XD 6, XD 8, and XD 10 output video signals whose polarity is controlled based on the second polarity signal POL 2 to each signal line ⁇
  • the first polarity signal POL1 is fixed to HIGH and the second polarity signal
  • POL2 is fixed to LOW.
  • Sections XD1, XD3, XD5, XD7, XD9 are
  • a positive video signal is output relative to the odd-numbered column signal lines of each section, and the even-numbered column signal lines are output. Outputs a negative video signal relative to the signal line.
  • the section XD 1 outputs a positive polarity video signal to the odd-numbered signal lines X 1, X 3, X 5, and X 387, and Negative video signals are output to the even-numbered signal lines X2, X4, X6, ..., X386.
  • Sections XD2, XD4, XD6, XD8, XD 10 is based on the input of the second polarity signal POL 2 fixed to LOW LOW, and is relatively relative to the odd-numbered signal lines of each section (total even-numbered signal lines). When the negative video signal is output, a positive video signal is output relative to the even-numbered signal lines (total odd-numbered signal lines).
  • section XD 2 is an odd-numbered signal line X 3 8
  • the one polarity signal ⁇ ⁇ L1 is fixed at L ⁇ W
  • the second polarity signal P ⁇ L2 is fixed at HIG ⁇ . ing.
  • Sections XD1, XD3, XD5, XD7, XD9 are
  • a negative video signal is output relative to the odd-numbered column signal line in each section, and the even-numbered column signal is output. Outputs a positive video signal relative to the line.
  • the section XD1 outputs a negative video signal to the odd-numbered signal lines X1, X3, X5,..., X387. Then, a video signal of positive polarity is output to the signal lines X 2, X 4, X 6,.
  • Sections XD2, XD4, XD6, XD8, and XD10 are connected to the odd-numbered columns of each section based on the input of the second polarity signal POL2 fixed to HIGH. Signal lines (even rows as a whole) And outputs a video signal that is relatively positive with respect to the signal line of the eye, and is relatively negative with respect to the signal lines of the even-numbered column (the signal line of the odd-numbered column as a whole). Output video signal.
  • the section XD 2 has a positive polarity with respect to the odd-numbered signal lines X 388, X 390, X 392,..., X 774.
  • a negative polarity video signal is output to the even-numbered signal lines X389, X391, X393,..., X773.
  • a dummy pixel column in which dummy pixels are arranged outside a rectangular effective display portion of n rows and m columns.
  • a switching element is connected to each signal line in one row, and a switching element in an N-th row and a pixel in an M-th column in the (M + 1) -th pixel column are provided.
  • each pixel can be charged reliably.
  • the polarity of the voltage applied to the adjacent pixel column is changed, there is no occurrence of a frit force or the like, and it is possible to prevent deterioration of the table quality even when the screen is enlarged. Can be done.
  • the configuration of the signal line driving Ic can be simplified.
  • the liquid crystal display panel L PN according to the above-described embodiment has a diagonal shape.
  • the wiring capacitance was 180 pF and the wiring resistance was 3 k ⁇ , but an image with poor quality could be displayed.
  • the wiring capacitance S 300 PF was increased due to the change in the layout of the array substrate, an image with good display quality could be displayed. .
  • the controller that outputs the video data to the signal line driving IC reorders the video data with the special pixel arrangement described above. For this reason, a normal image can be displayed on the effective display section configured with a special pixel arrangement.
  • an array substrate for a display device applied to a liquid crystal display device has been described.
  • other display devices for example, non-planar devices such as an organic electroluminescence (EL) display device may be used.
  • EL organic electroluminescence
  • the switching element shown in FIG. 2 is connected to one signal line.
  • -Switching element SW connected to signal line May be alternately arranged in two pixel columns every two rows or every more rows.
  • the r in the configuration of the first embodiment, as shown in FIG. 7, among the pixel columns c in the ⁇ th column, the r
  • the switching element SW of the (N + 1) th row r (N + 1) is
  • the switches of the (N + 2) th row r ( ⁇ + 2) and the (N + 3) th row r (N + 3) are connected to the same signal line X, that is, the switching elements SW connected to one signal line are alternately arranged in two pixel columns every two rows. Even when the display section is configured with such a pixel arrangement, the same effect can be obtained by rearranging the video data in the same manner as described above.
  • the switching element connected to the same ⁇ line is alternately arranged in two pixel columns. This is desirable.
  • the polarity inversion of the video signal output from the signal line driving IC is not limited to each frame.
  • the polarity inversion timing may be every two or more frames, but may be within 10 frames to prevent screen burn-in. Desirable.
  • the relationship between the Mth column and the (M + 1) th column corresponds to the adjacent pixel column, and in particular, any one is limited to the even column and the odd column g. is not. Also, the Nth line and
  • the relationship of the ( ⁇ + 1) line also corresponds to the adjacent line, and one of them is particularly limited as an even-numbered line and an odd-numbered line. Not that.
  • the present invention can also be applied to a case where the switching elements in the (N + 1) -th row of the (M + 1) -th pixel column are connected to the same signal line.
  • the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the components without departing from the scope of the invention at the stage of implementation.
  • various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiment.For example, some constituent elements may be deleted from all the constituent elements shown in the embodiment. . Further, components of different embodiments may be appropriately combined.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　アレイ基板は、有効表示部ＤＳＰｅｆｆにおいて、１列にｎ行の画素ＰＸを配列した画素列をｍ列を備え、有効表示部ＤＳＰｅｆｆ外側において、ダミー画素を配列してなるダミー画素列を備えている。各画素及び各ダミー画素は、各走査線と各信号線との交差部に配置されたスイッチング素子を含む。各信号線には１行に１個のスイッチング素子が接続されている。（Ｍ＋１）列目の画素列のうちのＮ行目のスイッチング素子及びＭ列目の画素列のうちの（Ｎ＋１）行目のスイッチング素子は、同一信号線に接続され、しかも、隣接する信号線に互いに逆極性の映像信号が供給される。

Description

明 細 逢
表示装置用ァレィ 板及び表示 士 技術分野
この発明は、 表示 士置用ァレィ基板及ぴ表示装置に係 り 、 特に、 液晶表示装置などの表示装置を構成するァ レィ基板の 構造に関する。
背景技術
近年、 液晶表示装置に代表される多く の平面表示装置は、 マ ト リ クス状に配置された画素のそれぞれにス クチング素 子と して機能する薄膜 トラ ンジスタ を備えたァクティ ブマ ト リ クス駆動方式を採用 している 0 このよ う な表示 置では、 大画面化の要求に伴い 、 映像な どの信号を転送するための配 線の配線抵抗ゃ配線容量が增大する傾向にある o れによ り 、 各画素の充電不足を招き、 表示 P位が劣化する といつ 7こ a¾題 が生ずる □ このため 、 信号線を駆動する （すなわち信号線に 所定の映像信号を供給する） ための信号線駆動回路の能力ァ ップが必須となっている。
しかしながら、 信号線駆動回路の能力をアツプした物ロ ヽ 信号線駆動回路に含まれる I Cチップが電力ァクプに伴って 発熱する といった課題を生ずる o 一方で、 信号線駆動回路の 能力をア ップするためには回路構造が複雑と な り 、 ス トア ップにつながる。 そこで、 例 ば 、 特開平 1 0 ― 1 7 1 4 1
2号公報によれば、 信号線駆動回路の構造を簡素化した ドッ ト反転駆動方式の液晶表示装置が提案されている o 、 の公報 によれば、 1本の信号線で 2列の画素を駆動する技術が開示 されている。
しかしなが ら、 このよ う な構 ではヽ 1 水平走査期間に いて、 各信号線に極性の異なる 2種類の映像信号を順次供給 する必要がある。 また 、 1 水平走查期間毎にも各信号線に逆 極性の映像信号を供 厶する必要がある このため、 スィ yチ ング回数が多く な り 、 信号線駆 回路の負荷が増大する 発明の開示
この発明は、 上述した問題点に鑑みなされたものであつて、 その 目的は、 表示品位の劣化を防止する こ とができる と と あ に、 コス トアップする と なく 駆動回路の負荷を軽減でさ る 表示装置用アレイ基板及ぴ表示 置を提供する こ と にある
この発明の第 1 の様態による表示装置用ァ レィ基板は 、 基板上の行方向に延出された複数の走查線と 、
基板上の列方向に延出された複数の信号線と 、
1 列に n行の画素を配列した画 列を m列有する有効表.示 部と、.
を備えた表示装置用ァレイ基板であつて、
前記有効表示部の 1 列目及び m列目 の画素列に隣接した 記有効表示部外側にねいて、 ダ 、 一画 、'を配列してなるダ 、、 一画素列を備え、
各画素及び各ダミ一画素は、 各走查線と各信号線と の交差 部に配置されたスィ チング素子を含み 、
各信号線には 1行に 1個のスィ チング素子が接続され 、 かつ、 （ M + 1 ) 列闺の画素列のうちの N行目のスイ ツチン グ素子及び M列目の画表列の う ちの ( N + 1 ) 行目 のスィ チング.素子は同一信号線に接続され、 しかも、 隣接する信号 線に互いに逆極性の映像信号が供給される こ と を特徴とする こ の発明の第 2の様態による表示装置は、
基板上の行方向に延出された複数の走査線と、 基板上の列 方向に延出された複数の信号線と、 各走査線と各信号線との 交差部に配置されたス ィ チング素子と、 を備えたァ レィ基 板と、
ア レイ基板に対向配置された対向基板と、
ア レイ基板と対向基板と の間に保持された液晶層と 、 を備えた表示装置であつて、
1 列に n行の画素を配列 した画素列を m列有する有効表示 部と、 前記有効表示部の 1 列目及び m列目 の画素列に隣接し た刖記有効表示部の外側においてダミ 一画素を配列してなる ダミ ー画素列と、 を備えゝ しかも、 IU記各画素及び前記各ダ ミ ー画素は前記スィ ッチング素子を含み、
さ らに 、 各走査線に接 され 、 —走査線に接続された各 スィ ッチング素子を駆動するための駆動信号を出力する走查 線駆動回路と、
HU記画素の配置に対応して映像データを所定順序に並ベ替 える コ ン ト ロ 一ラ と 、
各信号線に接続され、 記コ ン ト ローラ によ り 並べ替えら れた映像データ に基づいて各信号線に映像信号を出力する信 号線駆動回路と、 を備え 、
カロえて 、 各信号線には 1 行に 1 個のスイ ツチング素子が接 c れ、 つ、 ( + 1 ) 列目 の画素列の う ちの N行目 のス ィ ッチング素子及び M列目 の画素列の う ちの （ N + 1 ) 行目 のスィ ツチング素子は、 同一信号線に接続され 、 しかも、 隣 接する信号線に互いに逆極性の映像信号が供給される こ と を 特徴とする。
図面の簡単な説明
図 1 は、 この発明の一実施の形態に係る表示装置用ァ レィ 基板を備えた液晶表示装置の構成を概略的に示す図である o 図 2 は、 図 1 に示した表示装置用ァ レイ基板の表示領域に おける画素の配置例を示す図である ο
図 3 は、 実施例 1 を説明するための概念図であ り 、 出力チ ャネルと信号線に接続された各画素のスィ ッチング素子との 関係を説明するための図である。
図 4 は、 実施例 1 を説明するための概念図であ り 、 映像テ 一タ と有効表示部に表示される表示画像との関係を説明する ための図である。
図 5 は、 実施例 2 を説明するための概念図であ り 、 出力チ ャネルと信号線に接続された各画素のスィ ッチング素子との 関係を説明するための図である。
図 6 は、 実施例 2 を説明するための概念図でめ り 、 映像デ 一タ と有効表示部に表示される表示画像と の関係を説明する ための図である。
図 7 は、 図 1 に示した表示装置用ァ レイ基板の表示領域に おける他の画素の配置例を示す図である。
発明を実施するための最良の形態
以下、 この発明の一実施の形態に係る表示装置用ァ レィ 基板及び 示装置について図面を参照 して説明する o こ こ で 説明する表示装置用ァ レィ基板は 、 平面表示 3S IM.を構成する ア レイ基板と して広く 適用可能であるが、 こ •=~ では 平面表 示装置と して液晶 ¾:不装置を例に説明する。
図 1及ぴ図 2 に示すよ つ に 、 液晶表示装置は、 ァクティ ブ マ ト リ クス駆動方式の力ラ一液晶表示装置であつてヽ 液晶表 示ハ0ネル L P N、 駆動回路基板 （ P C B } 1 0 0 などを備え て構成されている。 これら液晶表示ノ ネル L P N と駆動回路 基板 1 0 0 とは、 T C P (テ一プ - キャ リア • ノヽ。 ケ一ジ）
1 1 0 を介し C ¾ )¾ c± れてい る 。 こ の T C P 1 1 0 は 、 フ レ キシブル配線基板上に信号線駆動用 I C 1 2 0 が実壮された も のであ る o こ の T C P 1 1 0 は 、 液晶表不パネル L P Nに 対して例えば異方性導電膜 ( A C F ) を介して電 的に接続 されている と と もに、 駆動回路基板 1 0 0 に対してはんだ付 けな どによ り接続されている の例では、 信号線駆動用 I
C 1 2 0 を T C P 1 1 0 と して接続したが、 液晶表示パネル
L P Nに対して信号線駆動用 I C 1 2 0 を C O G (チップ · ォン ■ グラス ) 接続してあ構わない。 また、 信号線駆動用 I
C 1 2 0 を液晶表示パネル L P N内に画素のスィ クチング素 子と 同一ェ程で一体的に作り 込むこ と も可能である ο
液晶表示パネル L P Nは 、 ァ レィ基板 A R と、 ァ レィ基板
A R と互いに対向 して配 - 置された対向基板 C T と 、 れらァ レイ基板 A R と対向基板 C T と の間に保持された液晶層 L Q と、 を備 て構成されている の液晶表示パネル L P Nは、 画像を表示する例えば対角 3 2 ィ ンチ （約 8 1 . 2 8 c m ) サイズの表示領域 D S P において、 実質的に m X n個のマ ト リ タ ス状に配置された複数の画素 P Xを備えている。
ア レイ基板 A Rは、 表示領域 D S P において、 基板上の行 に沿って形成された n本の走査線 Y ( Y l〜Y n ) 、 基板上 の列に沿って形成された m本の信号線 X ( X 1 〜 X m ) 、 各々スォ J心走査線 Y と対応信号線 X と の交差部近傍に画素毎に 配置された m X n個のスィ チング素子 （例えば薄膜 卜 ラン ジスタ） S w、 各スィ ッチング素子 S Wに接続された m X n 個の画素電極 E Pなどを有している。
一方、 対向基板 C Tは、 表示領域 D S P において、 単一の 対向電極 E Tな どを有してい 対向電極 E Tは、 すベての 画素 P Xに対応して画素電極 E P に対向する よ う に配置され ている。
ァ レイ基板 A Rは、 表示領域 D S P の周辺領域 D C Tにね いてヽ π本の走查線 Yに接続された走査線駆動回路 Y Dを一 体的に備えている 。 駆動回路基板 1 0 0 は、 コン ト ロ一ラ C
N Tや、 図示しない電源回路などを備えている 。 このコ ン 卜 π一ラ C N Tは 、 後述する本実施形態特有の画素の配置に対 応して映像丁 —タを所定順序に並ベ替える と と もに、 並べ替
X.た映像デ一タや 、 極性信号 、 各種制御信号などを出力する。
走查線駆動回路 Y Dは、 画素のスィ ツチング素子と 同一ェ 程で作成されたあのであ り 、 同一走査線 Yに接 れた各ス ィ ッチング素子 S Wを駆動するための駆動信号を生 し、 ン ト ローラ C N Tによる制御に基づいて n本の走査線 Yに順 次駆動信号を出力する。 信号線駆 用 I C 1 2 0 は、 コ ン 卜 ローラ C N Tによ り所 定順序に並 替 られた映像データに基づいて対応する映像 信号を生成し 、 ン ト ロ ―ラ C N Tによる制御に基づいて各 行のスイ ツチング素子 s Wが駆動信号によってオンするタィ ミ · - ングで m本の信号線 Xに順次映像信号を出力する。 れに よ り 、 各画素 P X の画素電極 E P は 、 対応するスィ ッチング 素子 S Wを介して供給される映像信号に応じた画素電位にそ れぞれ設定される 0
こ の信号線駆動用 I C 1 2 0 は、 それぞれ所定本数の信号 線毎に割 り 当て られてお 、 それぞれのセク シ ョ ン X D 1 、
X D 2 X D 1 0 を構成する o の実施の形態では 、 1 0 個の信号線駆動用 I C 1 2 0がそれぞれ対応するセク ショ ン を受け持つ o
こ のよ う な構成の液晶表示パネル L P Nにおいては 、 ァ レ ィ基板 A R の表面及ぴ対向基板 C T の表面が配向膜によって 覆われている。 また、 ア レイ基板 A R及び対向基板 C Tは、 それぞれの配向膜を有する面を対向 した状態で貼り a わせら れている。 ァ レィ基板 A R及び対向基板 C Tは、 スぺーサを 介して貼り合せられてお り 、 これらの間に所定のギャ ップが 形成されている 。 液晶層 L Qは、 これらア レイ基板 A R の配 向膜と对向基板 C Tの配向膜と の間に形成されたギャ ップに 封入された液晶分子を含む液晶組成物で構成さていれる ο なお 、 上述した液晶表示パネル L P Nは、 外光を選択的に 反射して画像を表示する反射型と して構成されてあ良い し、 ノ Vク ライ ト光を選択的に透過 して画像を表示する 過型と して構成されても良い のよ う な選択的な反射または透過 を実現するために 、 液晶表示パネル L P Nは、 ア レイ基板 A
R及ぴ対向基板 C Tの少な < と あ一方の外面に 、 偏向板や位 相差板な どを備 X.ている また、 力ラ一表示を可能とするた めに、 液晶表示パネノレ L P Nは、 ァ レィ基板 A R及び対向基 板 C Tの少なく と も一方に 、 ス ト ラィプ状の赤 、 緑、 青など の 3原色のカラ フィルタ を備えて構成される
と ころで、 この実施の形態では 、 ァ レイ基板 A Rは、 表示 領域 D S P において、 図 2 に示すよ う なレィ ァゥ トで配置さ れた画素 P Xを備えている o すなわち 、 同一の走査線 Yに m 個のス ィ ッチング素子 S Wが接続され 、 行 r を形成する。 こ こでは、 n本の走查線 Y ( Y 1〜 Y n ) に対応して n本の行 r ( r 1 ~ r n ) が形成されている o
また、 同一の信号線 Xに n個のスィ ッチング素子 S Wが接 続され、 画素列 C を形成する - ο s ~ は、 各信号線 Xにっき、
1行に 1 僻のス ィ ッチング ?ί、子が され 、 かつ、 互いに隣 接するそれぞれの画素列を構成する n / 2個のス ィ ツチング 素子 S Wが接続されている ο こ の よ う に、 すべての信号線 X について表示に 与するか否かに かわらず n個のス ィ ツチ ング素子を同一のパタ ンで接続する こ とで、 各信号線の容 量を同等とする - とがでさ 、 表示不良の発生を防止でき る。
図 2 に示したレィ ァ ク 卜では、 例えば第 1 列目 の信号線 X
1 には、 第 1、 3 、 5 …行 といつた奇数行目 に第 1 画素列 c 1 を構成するスィ ッチング素子 S Wが接続される と と もに、 第 2、 4、 6 ··· n行目 といつた偶数行目 に第 0画素列 c 0 を 構成するス ィ ッチング素子 S Wが接続されている。 つま り 、 同一信号線に接 れるスィ ッチング素子 S Wは、 1行毎に
2列の画素列に交互に配置されている。
こ のと さ 、 信号線 X 1 には、 第 1画素列 c 1 を構成する n
Z 2個のスィ ッチング 子 S Wが接続されてお り 、 同様に、 第 2画 列 c 2 を構成する n / 2個のスィ シチング素子 S W が接続されている。
つま り ( M + 1 ) 列 の画素列 c ( M + 1 ) の う ちの N 行目 r N のスィ ッチング素子 S W及ぴ M列目 の画素歹 IJ c Mの う ちの ( N + 1 ) 行 g r ( N + 1 ) のス ィ クチング素子 S W は、 同 信号線 X ( M + 1 ) に ¾ ?I¾ dれ (■いる （例えば、 M
= 0 N = 1 ) 。 なお 図 2 に示した例では Mは 0以上の 整数であ り Nは 1 以上の整数である。
また 隣接する 2本の信号線の間に配置された 1 つの画素 列に着目する と M列目の信号線 X Mと （ M + 1 ) 列目 の信 号線 X ( M + 1 ) と の間に配置された M列目 の画素列 c Mは
N行目 r Nにおレヽて信号線 X Mに接続されたスイ ツチ ング素 子 S w、 及ぴ、 ( N + 1 ) 行目 r ( N + 1 > において信号線
X ( M + 1 ) に接 eされたス ィ ッチング素子 S Wを備えて構 成されている （例えば M 1 N = 1
望ま しく は、 隣接する 2本の信号線の間に 1 つの画 列が 配置された構造では 各画素列を構成する奇数行目のス ィ ッ チング素子すベてが隣接する 方の信号線 （すなわち各画素 列の一方の側に つて配置された信号線 ) に接続され 各画 素列を構成する偶数行目のスィ ッチング素子 S Wすベてが隣 接する他方の信号線 (すなわち各画素列の他方の側に沿つて 配置された信号線〉 に接続されて、 1 列の画素列を構成する。
図 2 に示した レイァ ゥ 卜では、 例えば第 1 列目 の信号線 X
1 と第 2列目の信号線 X 2 との間に配置された画素列 c 1 は、 第 1、 3、 5 …行目 といつた奇数行目 において信号線 (一方 の信号線） X 1 に接 された n Z 2個のスィ ツチング素子 S
W、 及び、 第 2、 4 6 … n行目 といった偶数行目 において 信号線 （他方の信号線 ) X 2 に接続された 個のスイ ツ チング素子 S Wを備 X.て構成されている。
このよ う に して、 表示領域 D S P においては、 第 1列目 ら第 （ m— 1 ) 列目 までの各画素列 （ c 1〜 c ( m― 1 ) ) は、 n個の画素 P Xによつて構成され、 第 0列目 の画素列 c
0及ぴ第 m列目 の画素列 c mは、 n Z 2個の画素 P Xによつ て構成される。
このよ う な画素配置の表示領域 D S Pによれば 、 隣接する 信号線に互いに逆極性の映像信号を供給する こ と によ り 、 行 方向及び列方向に隣接する画素間で互いに極性が異なる ド、ッ ト反転駆動が可能と なる この と き、 信号線駆動用 I C 1 2
0 は、 例えば、 1 フ レ一ム分、 すなわち η本の走査線を駆動 する n水平走査期間 ( ―垂直走査期間） 分、 各信号線に対し て同一極性の映像信号を出力する。
例えば、 第 F フ レ ム (例えば奇数フ レーム） においては、 信号線駆動用 I C 1 2 0 は 、 信号線 X 1、 X 3…といつた奇 数列目 の信号線には基 、準信号に対して正の映像信号を出力す る と と もに、 信号線 X 2 、 X 4 … といつた偶数列目の信号線 には基準信号に対して負の映像信号を出力する また 、 第 F フ レ一ムに続く 第 ( F + 1 ) フ レ一ム (例えば 偶数フ レーム） に いては、 信号線駆動用 I C 1 2 0 は、 信 号線 X 1 、 X 3 … といつた奇数列目の信号線には基準信号に 対して負の映像信号を出力する と と もに、 信号線 X 2 X 4
…といつた偶数列目 の信号線には基準信号に対して正の映像 信号を出力する れによ り 、 表示領域 D S P内において ド ッ 卜反転駆動を可能とする と と あに、 フ レーム反 駆動を可 能とする。
こ のよ う に、 信号線駆動用 I C 1 2 0 は、 同一信号線に対 して、 例えば同ーフ レーム （一垂直走査期間） にねいては同 一極性の映像信号を出力する と と もに、 1 フ レ一ム毎に映像 信号の極性を反転させて出力する 。 このよ う な ク ト反転駆 動方式によれば、 映像信号の極性を反転させるためのスイ ツ チング回数を減らすこ とができ る (ス ィ ッチング回数を例え ば 1 水平走査期間毎から 1 垂直走査期間毎に減らすこ と がで さ る） 。 このため、 信号線駆動回路の負荷を軽減する こ とが でき る。 これによ り 、 各画素の充電不足を解消するこ とがで き、 表示品位の劣化を防止する とが可能と なる /こ 、 IR 号線駆動回路の構成を簡素化する こ とができ、 低 ス トィ匕を 実現する こ とが可能と なる。
上述したよ う な画素配置の表示領域 D S P に対しては、 画 素配置と配線との関係を考慮して映像データを補償する必要 がある。 以下に 、 2つの実施例について具体的に説明する。
なお、 各実施例では、 赤色力 ラ —フィルタ、 緑色カラーフ イ ノレタ、 色力 ラーフイ ノレタが画素列と平行なス 卜 ラィプ状 に R (赤） 、 G (緑） 、 B (青） 、 R、 G …の順序でそれぞ れ 1 2 8 0本ずつ配列されている もの とす o。 また、 図 3及 び図 5 における各画素 (例えば 「 1 J ) の数字は同一数字の 信号線 (例えば 「 X 1 」 ） に接続されたスイ ッチング素子で ある もの とする 。 さ らに、 図 4及ぴ図 6 において 、 R 1 、 R …、 R 1 2 8 0 は赤色画素用の映像信号に対応し、 同像に
G 1 、 G 2 、 G 1 2 8 0 は緑色画素用の映像信号に )心 し
B 1 、 B 2 B 1 2 8 0 は青色画素用の映像信号に対応す る ものとする。
(実施例 1 )
この実施例 1 では、 図 3 に示すよ う に 、 信号線駆動用 I C
1 2 0 は、 3 9 0 0本の各信号線 X 1 〜 X 3 9 0 0 にそれぞ れ映像信号を出力するための 3 9 0 0個の出力チャネノレを有 する ものと し、 3 9 0本の信号線毎に割り 当て られた 1 0個 のセクショ ン X D 1 〜 X D 1 0 からなる あの とする
また 表示領域 D S Pは、 実質的に画像を表示する矩形状 の有効表示部 D S P e f f を有 している。 すなわち、 有効表 示部 D S P e f f は、 n行の画素を配列 した画素列を m列有 する もの と 定義する。 有効表示部 D S P e i i における 1 列 目及び m列目の画素列に隣接した有効表示部外側においては、 画像の表示に寄与しないダミー画素を配列 してなるダミ ー画 素列が配置されている。
図 3 に示した例では、 3 1列目の画素列 c 3 1 力 ら 3 8 7. 0列目の画素列 c 3 8 7 0 までの 3 8 4 0列分の画素列を有 効表示部 D S P e i i とする。 また、 画素列 c 3 1 に隣接 し た 0列目 の画素列 c 0 カゝら 3 0列目の画素列 c 3 0までの 3 1列分の画素列は、 ダミ ー画素列と なる。 また、 画素列 c 3 8 7 0 に隣接した 3 8 7 1 列目の画素列 c 3 8 7 1 力 ら 3 9 0 0列目 の画素列 c 3 9 0 0 までの 3 0列分の画素列も同様 に、 ダミ ー画素列 と なる。 これら有効表示部 D S P e i i を 構成する画素もダミ ー画素列を構成する画素も実質的に同様 の構造を有しており 、 スイ ッチング素子を含んで構成されて いる。
有効表示部の一端に位置する 1 列目 の画素列の う ちの N行 目 のスィ ツチング素子及びこの 1 列目 の画素列に隣接するダ ミー画素列 （すなわち 0列目 の画素列） の う ちの （ N + 1 ) 行目のスイ ッチング素子は、 1 列目の信号線に接続されてい る。
このよ う な画素配置の場合、 コ ン ト 口一フは 、 目の走 査線に駆動信号が出力されたタイ ミ ングで 1 列目 の信号線に 所定の映像信号を出力する と と もに、 （ N + 1 ) 行目 の走査 線に駆動信号が出力されたタイ ミ ングで同一の信号線にダミ 一映像信号を出力する よ う に映像データ を並ベ替 る
すなわち、 図 3及び図 4 に示した例では、 有効表示部 D S
P e i f の一端に位置する 3 1 列 目 の画素列 c 3 1 の う ちの N行目 （例えば奇数行目） のスイ ッチング素子 S W及ぴ画素 列 c 3 1 に隣接するダミー画素列 c 3 0 の う ちの （N + 1 ) 行目 （例えば偶数行目） のスイ ッチング素子 S Wは、 3 1列 目の信号線 X 3 1 に接続されている。 このよ う な画素配置の場合、 コ ン ト ローラ C N Tは、 N行 目の走査線 （例えば Y l、 Υ 3、 Υ 5 〜） に駆動信号が出力 されたタイ ミ ングで信号線 X 3 1 に所定の映像信号 R 1 を出 力する と と もに、 （ N + 1 ) 行目の走査線 （例えば Υ 2、 Υ 4、 Υ 6 …） に駆動信号が出力されたタイ ミ ングで信号線 X 3 1 にダミ ー映像信号 Dを出力する よ う に映像データ を並べ 替える。 当然のこ と なが ら、 同一フ レームにおいて異なるタ イ ミ ング （異なる水平走査期間） で同一信号線 X 3 1 に出力 される所定映像信号 R 1及びダミ ー映像信号 Dは、 同一極性 である。
これによ り 、 画素列 c 3 1 の Ν行目 のスィ ッチング素子 S
Wは、 映像信号 R 1 に対応した画素 位に設定され •0 o ま に ダミ ー画素列 c 3 0 の （ Ν + 1 ) 行目 のスィ ッチング素子 S
Wは、 ダミ一映像信号 Dに対応した画 位 される。
また、 有効表示部の他端に位置する m列巨 の画素列に隣接 するダミ ー画素列 （すなわち （ m + 1 ) 列目 の画素列） の う ちの Ν行目 のス ィ ツチング素子及び m列目 の画素列の う ちの
( Ν + 1 ) 行目 のス ィ ツチング素子は 、 ( m + 1 ) 列目の信 号線に接続されている。
このよ う な画素配置の場合、 コ ン 卜 π一ラは、 Ν行目 の走 査線に駆動信号が出力されたタイ 'ヽングで ( m + 1 ) 列目 の 信号線にダミー映像信号を出力する と と あに 、 ( N + 1 ) 行 目 の走査線に駆動信号が出力されたタィ ミ ングで （ m + 1 〉 列目 の信号線に所定の映像信号を出力する よ う に映像データ を並べ替える。 すなわち、 図 3及び図 4 に示した例では、 有効表示部 D S P e f i の他端に位置する 3 8 7 0 列 目 の画素列 c 3 8 7 0 に隣接するダ 、、 画素列 c 3 8 7 1 の う ちの N行目 (例えば 奇数行目 ) のスィ クチング ヾ子 S W及ぴ画素列 c 3 8 7 0 の う ち の ( N + 1 ) 行目 （例 X.ば偶数行目） のスイ ツチング素 子 S Wは、 3 8 7 1 列目の信号線 X 3 8 7 1 に接続されてい こ のよ う な画素配置の場合、 コ ン ト ロ ー フ C N Tは 、 N行 目の走查線 (例えば Y 1、 Y 3、 Y 5 …） に駆動信号が出力 されたタィ ミ ングで信号線 X 3 8 7 1 にダ 、一映像信号 Dを 出力する と と あに、 （ N + 1 ) 行目 の走査線 (例えば Y 2、
Y 4、 Y 6 …） に駆動信号が出力されたタィ ミ ングで信号線
X 3 8 7 1 に所定の映像信号 B 1 2 8 0 を出力する よ う に映 像データ を並ベ替える。 当然のこ と ながら 、 同一フ レームに おいて異なるタイ ミ ング （異なる水平走査期間） で |BJ一信号 線 X 3 8 7 1 に出力される所定映像信号 B 1 2 8 0及びダミ 一映像信号 Dは 、 同一極性である ο
これによ り 、 ダミ ー画素列 c 3 8 7 1 の N行目 のスイ ッチ ング素子 S Wは 、 ダミ ー映像信号 Dに対応した画素電位に設 定される。 また 、 画素列 c 3 8 7 0 の （ N + 1 ) 行闺 のス ィ ッチング素子 S Wは、 映像信号 B 1 2 8 0 に対応した画素電 位に設定される o
つま り 、 コ ン ト ローラ C N Tは、 N行目 (例えば奇数行 目） の走査線を駆動するタイ ミ ングで、 R 1 、 G 1 、 B 1、
R 2… 、 R 1 2 8 0、 G 1 2 8 0 、 B 1 2 8 0、 D のよ う に 映像デ一タを並べ替 、 信号線駆動用 I C 1 2 0 に出力する 信号線駆動用 I C 1 2 0 は、 3 8 4 1 本の信号線 X 3 1、 X
3 2、 X 3 3、 X 3 4 …、 X 3 8 6 8、 X 3 8 6 9、 X 3 8
7 0、 X 3 8 7 1 に対して、 それぞれ映像信号 R 1、 G 1、
B 1、 R 2 ··ヽ R 1 2 8 0、 G 1 2 8 0、 B 1 2 8 0 、 Dを シリ アルに出力する。
続いて、 iン 卜 ロ ーラ C N Tは、 （ N + 1 ) 行目 （例えば 偶数行目） の走査線を駆動する タイ ミ ングで 、 D 、 R 1、 G
1、 B 1、 R 2…、 R 1 2 8 0、 G 1 2 8 0 、 B 1 2 8 0 の よ う に映像 ： 一タを並ベ替え、 信号線駆動用 I C 1 2 0 に出 力する 。 号線駆動用 I C 1 2 0 は、 信号線 X 3 1、 X 3 2
X 3 3 、 X 3 4 ···、 X 3 8 6 8、 X 3 8 6 9 、 X 3 8 7 0、
X 3 8 7 1 に対して、 それぞれ映像信号 D 、 R 1 、 G 1、 Β
1、 R 2… 、 R 1 2 8 0、 G 1 2 8 0、 B 1 2 8 0 をシリ ア ルに出力する。
このよ う に、 3 8 4 1本の信号線に対して 3 8 4 1 画素分 の映像信号が順次出力されるが、 実際に表示に 与する映像 信号は 3 8 4 0画素分であ り、 1 画素分は実際の表示に寄与 しないダミ一映像信号である。 このため、 有効表示部 D S Ρ e f i を構成する 3 8 4 0 画素に対 しては映像信号が出力 さ れる と と も に、 有効表示部 D S P e i i から外れる ダミ ー画 素に対してはダミー映像信号が出力される。
以後同様の信号処理を繰り 返し行う こ と によ り 、 配線と画 素配置と の特有の関係を、 映像信号の出力順序によって補償 される。 極性信号 P O L 1 は、 このよ う に して 1 フ レ—ム分のすべ ての画素への画素電位の書き込みを行ってレ、る間は固定され てお り 、 1 フ レーム毎にその極性を反転する 信号線駆動用
I C 1 2 0 のすベてのセク ショ ン X D 1 〜 X D 1 0 は、 この 極性信号 P O L 1 に基づいて極性制御 した映像信号を各信号 線に出力する。
例えば、 F フ レーム (例えば奇数フ レーム ) においては、 極性信号 P O L 1 は、 H I G Hに固定されている。 セク ショ ン X D 1 〜 X D 1 0 は 、 H I G Hに固定された極性信号 P o
L 1 の入力に基づいて 、 奇数列目 の信号線に対して相対的に 正の映像信号を出力する と と もに、 偶数列 の信号線に対し て相対的に負の映像信号を出力する。
また、 F フ レームに続く （ F + 1 ) フ レ一ム (例えば偶数 フ レーム） においては 、 極性信号 P O L 1 は 、 L O Wに固定 されている。 セク ショ ン X D 1 〜 X D 1 0 はヽ L O Wに固定 された極性信号 Pひ L 1 の入力に基づいて 、 奇数列目 の信号 線に対して相対的に負の映像信号を出力する と と もに、 偶数 列目 の信号線に対して相対的に正の映像信号を出力する。
このよ う に して、 各セク ショ ンに割 り 当て られた信号線の 本数が偶数本 （例えば 3 9 0本） である場合には、 1 つの極 性信号 P O L 1 のみで ドッ ト反転駆動を可能とする と と もに フ レーム反転駆動を可能とする。
(実施例 2 )
この実施例 2 では、 図 5 に示すよ う に、 信号線駆動用 I c
1 2 0 は、 3 8 7 0本の各信号線 X I 〜 X 3 8 7 0 にそれぞ れ映像信号を出力するための 3 8 7 0個の出力チャネルを有 する もの と し、 3 8 7本の信号線毎に割り 当てられた 1 0個 のセクショ ン X D 1〜X D 1 0 力 らなる ものとする。
図 5 に示した例では、 1 列目 の画素列 c 1 から 3 8 4 0列 目の画素列 c 3 8 4 0 までの 3 8 4 0列分の画素列を有効表 示部 D S P e f f とする。 また、 画素列 c 1 に隣接 した 0 列 目の画素列 c 0 は、 ダミー画素列となる。 また、 画素列 c 3 8 4 0 に隣接した 3 8 4 1 列目 の画素列 c 3 8 4 1 力 ら 3 8 7 0列目 の画素列 c 3 8 7 0 までの 3 0列分の画素列も同様 に、 ダ ミ ー画素列 と なる。 これら有効表示部 D S P e f f に おける画素もダミー画素列における画素も実質的に同様の構 造を有しており 、 スイ ッチング素子を含んで構成されている。
有効表示部の一端に位置する 1 列目の画素列の う ちの N行 目 のスィ ツチング素子及びこの 1 列目 の画素列に隣接するダ ミー画素列 （すなわち 0列目の画素列） の う ちの （ N + 1 ) 行目 のスィ ツチング素子は、 1 列目の信号線に接続されてい る。
このよ う な画素配置の場合、 コ ン ト ローラは、 N行目 の走 查線に駆動信号が出力されたタイ ミ ングで 1列目 の信号線に 所定の映像信号を出力する と と もに、 （N + 1 ) 行目 の走査 線に駆動信号が出力されたタイ ミ ングで同一の信号線にダミ 一映像信号を出力する よ う に映像データを並べ替える。
すなわち、 図 5及び図 6 に示 した例では、 有効表示部 D S P e f f の一端に位置する 1 列 目 の画素列 c 1 の う ちの N行 目 （例えば奇数行目） のスイ ッチング素子 S W及ぴ画素列 c 1 に隣接するダミー画素列 c O の う ち の （ N + 1 ) 行目 （例 えば偶数行目） のス イ ッチング素子 S Wは、 1列目 の信号線 X 1 に接続されている。
このよ う な画素配置の場合、 コ ン ト ローラ C N Tは、 N行 目の走査線 （例えば Y l Υ 3 Υ 5 〜） に駆動信号が出力 されたタイ ミ ングで信号線 X 1 に所定の映像信号 R 1 を出力 する と と もに、 （N + 1 ) 行目 の走査線 （例えば Υ 2 Υ 4 Υ 6 …） に駆動信号が出力されたタイ ミ ングで信号線 X 1 に ダミ 映像信号 Dを出力する よ う に映像データを並び替える。 当然のこ と なが ら、 同一フ レームにおいて異なるタイ ミ ング (異なる水平走査期間） で同一信号線 X 1 に出力される所定 映像信号 R 1及びダミ ー映像信号 Dは 一極性でめ る 。
これによ り 、 画素列 c 1 の N行闺のスィ クチング素子 S W は、 映像信号 R 1 に対応した画素 位に設疋される o cL 7 ダミ ー画素列 c 0 の （ N + 1 ) 行 S のス Vチング素子 S W は、 ダミ一映像信号 Dに対応した画素 位に BX Ahされ《3
また、 有効表示部の他端に位置する m列 g の画素列に隣接 するダミ 画素列 （すなわち （m + 1 ) 列目 の画 列） の う ちの Ν行目 のスィ ツチング素子及ぴ m列目 の画素列の う ちの
( Ν + 1 ) 行目 のス ィ ツチング素子は ( m + 1 > 列目 の信 号線に接 されて ヽる。
こ の よ つ な画素配置の場合、 コ ン 卜 ラは、 N行目 の走 查線に駆動信号が出力されたタイ ングで ( m + 1 ) 列目 の 信号線にダ 映像信号を出力する と と もに ( N + 1 ) 行 目 の走査線に駆動信号が出力されたタィ ングで ( m + 1 ) 列目 の信号線に所定の映像信号を出力する よ う に映像データ を並び替える。
すなわち、 図 5及び図 6 に示した例では、 有効表示部 D S P e i i の他端に位置する 3 8 4 0 列 目 の画素列 c 3 8 4 0 に隣接するダミ ー画素列 c 3 8 4 1 の う ちの N行目 （例えば 奇数行目） のスイ ッチング素子 S W及ぴ画素列 c 3 8 4 0 の う ちの （ N + 1 ) 行目 （例えば偶数行目） のスイ ッチング素 子 S Wは、 3 8 4 1 列目 の信号線 X 3 8 4 1 に接続されてい る。
このよ う な画素配置の場合、 コ ン ト ローラ C N Tは、 N行 目 の走査線 （例えば Y l、 Υ 3、 Υ 5 ) に駆動信号が出力 されたタイ ミ ングで信号線 X 3 8 4 1 にダミ ー映像信号 Dを 出力する と と もに、 （N + 1 ) 行目の走査線 （例えば Υ 2、 Υ 4、 Υ 6 …） に駆動信号が出力されたタイ ミ ングで信号線 X 3 8 4 1 に所定の映像信号 Β 1 2 8 0 を出力する よ う に映 像データを並び替える。 当然のこ とながら、 同一フ レームに おいて異なるタイ ミ ング （異なる水平走査期間） で同一信号 線 X 3 8 4 1 に出力される所定映像信号 Β 1 2 8 0及ぴダミ 一映像信号 Dは、 同一極性である。
これによ り 、 ダミー画素列 c 3 8 4 1 の Ν行目 のスィ ッチ ング素子 S Wは、 ダミ ー映像信号 Dに対応した画素電位に設 定される。 また、 画素列 c 3 8 4 0 の （ N + 1 ) 行目 のスィ ツチング素子 S Wは、 映像信号 Β 1 2 8 0 に対応した画素電 位に設定される。
つま り 、 コ ン ト ロ ーラ C N Tは、 Ν行 目 （例えば奇数行 目） の走査線を駆動するタイ ミ ングで、 R 1 、 G 1 、 B 1 、
R 2 …、 R 1 2 8 0 、 G 1 2 8 0 、 B 1 2 8 0 、 Dの よ う に 映像データを並ぴ替え 、 信号線駆動用 I C 1 2 0 に出力する 信号線駆動用 I C 1 2 0 は、 3 8 4 1 本の信号線 X 1 、 X 2
X 3 、 X 4 …、 X 3 8 3 8 、 X 3 8 3 9 ヽ X 3 8 4 0 、 X 3
8 4 1 に対して 、 それぞれ映像信号 R 1 、 G 1 、 B 1 、 R 2
"ヽ R 1 2 8 0 、 G 1 2 8 0 、 B 1 2 8 0 ヽ Dをシリ アルに 出力する。
続いて、 コ ン ト ローラ C N Tは 、 ( N + 1 ) 行目 （例えば 偶数行目） の走查線を駆動するタィ ミ ングで 、 D 、 R 1 、 G
1 、 B 1 、 R 2 …、 R 1 2 8 0 、 G 1 2 8 0 、 B 1 2 8 0 の よ う に映像データを並び替え、 信号線駆動用 I C 1 2 0 に出 力する。 信号線駆動用 I C 1 2 0 は、 信号線 X 1 、 X 2 、 X
3 、 X 4 …、 X 3 8 3 8 、 X 3 8 3 9 、 X 3 8 4 0 、 X 3 8
4 1 に対して、 それぞれ映像信号 D、 R 1 ヽ G 1 、 β 1 、 n
2 …、 R 1 2 8 0 、 G 1 2 8 0 、 B 1 2 8 0 をシ リ アルに出 力する。
このよ う に、 3 8 4 1 本の信号線に対して 3 8 4 1 画素分 の映像信号が順次出力されるが、 実際に表示に寄与する映像 信号は 3 8 4 0画素分であ り 、 1 画素分は実際の表示に寄与 しなぃダミ ー映像信号である。 このため 、 有効表示部 D S P e f f を構成する 3 8 4 0 画素に対 しては映像信号が出力 さ れる と と もに、 有効表示部 D S P e i iカゝ ら外れる ダミ ー画 素に対してはダミー映像信号が出力される。
以後同様の信号処理を繰り 返し行う こ と によ り 、 配線と画 素配置との特有の関係を、 映像信号の出力順序によつて補償 される。
第 1極性信号 P O L 1 及び第 2極性信号 P o L 2 は 、 この よ う に して 1 フ レーム分のすべての画素への画素電位の書き 込みを行っている間は常に互いに逆極性の関係で固定されて おり 、 それぞれ 1 フ レーム毎にその極性を反転する 0 信号線 駆動用 I C 1 2 0 の奇数番目のセクシヨ ン X D 1 、 X D 3、
X D 5 、 X D 7 、 X D 9 は、 第 1 極性信号 P o L 1 に基づい て極性制御した映像信号を各信号線に出力する o また 、 信号 線駆動用 I C 1 2 0 の偶数番目 のセク ショ ン X D 2 、 X D 4
X D 6 、 X D 8 、 X D 1 0 は、 第 2極性信号 P O L 2 に基づ いて極性制御した映像信号を各信号線に出力する ο
例えば、 Fフ レーム (例えば奇数フ レーム） においては、 第 1 極性信号 P O L 1 は H I G Hに固定され、 第 2極性信号
P O L 2 は L O Wに固定されている。
セク シ ョ ン X D 1 、 X D 3 、 X D 5 、 X D 7 、 X D 9 は、
H I G Hに固定された第 1 極性信号 P O L 1 の入力に基づい て、 各セク ショ ンの奇数列目 の信号線に対して相対的に正の 映像信号を出力する と と もに、 偶数列目 の信号線に対して相 対的に負の映像信号を出力する。 図 5 に示した例では、 セク シヨ ン X D 1 は、 奇数列目 の信号線 X 1 、 X 3 、 X 5、 X 3 8 7 に対して正極性の映像信号を出力する と と もに、 偶 数列の信号線 X 2、 X 4、 X 6 、 …、 X 3 8 6 に対して負極 性の映像信号を出力する。
また、 セク シ ョ ン X D 2、 X D 4、 X D 6 、 X D 8 、 X D 1 0 はヽ L O Wに固定された第 2極性信号 P O L 2の入力に 基づいて 、 各セクショ ンの奇数列目 の信号線 （全体と しては 偶数列目の信号線） に対して相対的に負の映像信号を出力す る と と に、 偶数列目 の信号線 （全体と しては奇数列目の信 号線） に対して相対的に正の映像信号を出力する 。 図 5 に示 した例では、 セクショ ン X D 2 は、 奇数列目 の信号線 X 3 8
8、 X 3 9 0、 X 3 9 2 、 … 、 X 7 7 4 に対して負極性の映 像信号を出力する と と ちに 、 偶数列の信号線 X 3 8 9 、 X 3
9 1、 X 3 9 3、 ··ヽ X 7 7 3 に対して正極†生の映像信号を 出力する
また 、 ( F + 1 ) フ レ ―ム (例えば偶数フ レーム） におい ては、 1極性信号 Ρ Ο L 1 は L Ο Wに固定され 、 第 2極性 信号 P Ο L 2 は H I G Ηに固定されている。
セ ク シ ヨ ン X D 1 、 X D 3 、 X D 5、 X D 7、 X D 9 は、
L O Wに固定された第 1 極性信号 P O L 1 の入力に基づいて、 各セクショ ンの奇数列目の信号線に対して相対的に負の映像 信号を出力する と と もに、 偶数列目の信号線に対して相対的 に正の映像信号を出力する。 図 5 に示した例では、 セク ショ ン X D 1 は、 奇数列目 の信号線 X 1、 X 3、 X 5、 …、 X 3 8 7 に対して負極性の映像信号を出力する と と もに、 偶数列 の信号線 X 2、 X 4、 X 6、 ···、 X 3 8 6 に対して正極性の 映像信号を出力する。
セ ク シ ョ ン X D 2、 X D 4、 X D 6、 X D 8、 X D 1 0 は、 H I G Hに固定された第 2極性信号 P O L 2 の入力に基づい て、 各セ ク シ ョ ンの奇数列目の信号線 （全体と しては偶数列 目 の信号線） に対して相対的に正の映像信号を出力する と と もに、 偶数列目 の信号線 （全体と しては奇数列目 の信号線） に対して相対的に負の映像信号を出力する。 図 5 に示した例 では、 セ ク シ ョ ン X D 2 は、 奇数列目 の信号線 X 3 8 8、 X 3 9 0、 X 3 9 2、 …、 X 7 7 4 に対して正極性の映像信号 を出力する と と もに、 偶数列の信号線 X 3 8 9、 X 3 9 1、 X 3 9 3、 …、 X 7 7 3 に対して負極性の映像信号を出力す る。
このよ う に して、 各セク ショ ンに割り 当て られた信号線の 本数が奇数本 （例えば 3 8 7·本） である場合には、 2つの極 性信号 P O L 1 及び P O L 2 を用いた制御によ り ドッ ト反転 駆動を可能とする と と もに、 フ レーム反転駆動を可能とする。
以上説明 したよ う に、 こ の実施の形態に係る表示装置用ァ レイ基板によれば、 n行 m列の矩形状の有効表示部の外側に ダミ ー画素を配列してなるダミ ー画素列を備え、 各信号線に は 1 行に 1 個のスイ ッチング素子を接続 し、 かつ、 （M + 1 ) 列目 の画素列の う ちの N行目 のスィ ツチング素子及ぴ M 列目 の画素列の う ちの （ N + 1 ) 行目 のスイ ッチング素子を 同一信号線に接続し、 さ らに、 隣接する信号線に互いに逆極 性の映像信号を供給する こ と によ り、 ドッ ト反転駆動が可能 となる。 しかも、 こ の ドッ ト反転駆動に際して、 1 フ レーム すなわち n水平走査期間 （一垂直走査期間） にわたつて同一 信号線に対して同一極性の映像信号が供給される。 加えて、 各信号線に対して、 1 フ レーム毎に逆極性の映像信号を供給 する こ と によ り 、 フ レーム反転駆動が可能と なる。 このため、 信号線駆動用 I Cの負荷を軽減する こ とができ る。
また 、 各画素を確実に充電する こ と ができ る。 加えて 、 隣 接する画素列への印加電圧の極性を変化させているため 、 フ リ ツ力な どを生じる こ とがなく 、 また、 大画面化に際しても 表不品位の劣化を防止する こ とができ る。 さ らに、 信号線駆 動用 I cの構成を簡素化する こ とができ る
上述した実施の形態に係る液晶表示パネル L P Nは 、 対角
3 2 ィ ンチサイ ズの有効表示部 D S P e f f において 、 例え ば、 配線容量が 1 8 0 p F、 配線抵抗が 3 k Ωであつたが、 不品位の良好な画像を表示する こ とができた。 また 、 この 実施の形態によれば 、 アレイ基板のレイァ ゥ トの変更によ り 配線容量力 S 3 0 0 P Fまで増えた と しても 、 表示品位の良好 な画像を表示する と ができた。
また 、 信号線駆動用 I Cに映像ァータを出力する コ ン ト ロ ーラは 、 上述した特殊な画素配置に )心して映像データ を並 ベ替える。 このため 、 特殊な画素配置で構成された有効表示 部に正常な画像を表示する こ とがで # る。
上述した実施の形態では、 液晶表示装置に適用 される表示 装置用ア レイ基板について説明 したが、 他の表示装置 、 例え ば有機エ レク ト ルミネッセンス ( E L ) 表示装置な どの平 表不装置にも適用可能である こ と は言う までもない また 、 図 2 では 、 一信号線に接続されるスィ ッチング素子
S Wが 1 行毎に 2列の画素列に交互に配置された例について 説明 したが、 この発明はこれらの例に限定される ものではな い。 すなわち、 ―信号線に接続されるスィ ッチング素子 S W が 2行毎またはそれ以上の行数毎に 2列の画素列に交互に配 置されてあ良い 。 例えば、 実施例 1 の構成においては、 図 7 に示すよ Ό に、 Μ列目 の画素列 c Μの う ち、 Ν行目 r N及ぴ
( N + 1 ) 行 目 r ( N + 1 ) のスイ ッチング素子 S Wと 、
( M + 1 ) 列目 の画素列 c ( M + 1 ) の う ち、 （ N + 2 ) 行 目 r ( Ν + 2 ) 及び （ N + 3 ) 行目 r ( N + 3 ) のスィ ッチ ング素子 S Wと は、 同一信号線 Xに接続されている つま り 、 一信号線に接続されるスィ ツチング素子 S Wは 2行毎に 2列 の画素列に交互に配置されている。 このよ う な画素配置によ つて表示部を構成しても、 上述したの と同様に映像テ一タを 並べ替える こ と によ り 、 同様の効果が得られる。
なお 、 フ リ ッ力などの表示品位の劣化を防止するためには、 同一 ί¾号線に接続されるスィ ツチング素子が 2列の画素列に 交互に配置される繰返し周期は、 4行以内である こ と が望ま しい。
また 、 信 線駆動用 I Cから出力される映像信号の極性反 転のタィ ヽ、ングは、 一フ レーム毎に限定される ものではない。 例えば 、 極性反転のタイ ミ ングは、 2 フ レーム毎またはそれ 以上のフ レ ―ム数ごと であっても良いが、 画面の焼き付きを 防止するためには 1 0 フ レーム以内である こ とが望ま しい。
またさ らに、 M列目及ぴ （ M + 1 ) 列目 の関係は隣接する 画素列に対応する ものであって、 特にいずれかを偶数列目及 ぴ奇数列 g と して限定する ものではない。 また、 N行目及び
( Ν + 1 ) 行目 の関係も同様に隣接する行に対応する あので あって 、 特にいずれかを偶数行目及び奇数行目 と して限定す る あのではない。
当然のこ とながら ( M + 1 ) 列目 の画素列の う ちの N行 目 のスィ ツチング素子及ぴ M列 目 の画素列の う ちの ( N +
1 ) 行巨 のスィ ツチング素子が同一信号線に接続される場合 も ヽ M列目 の画素列の う ちの N行目のスィ ツチング素子及び
( M + 1 ) 列目 の画素列の う ちの （N + 1 ) 行目 のスィ ッチ ング素子が同一信号線に接続される場合も 、 この発明 し aま れる と は言う まで ない。
な 、 この発明は 、 上記実施形態そのままに限定される あ のではなく 、 その実施の段階ではその要旨を逸脱しない範囲 で構成要素を変形して具体化でき る。 また、 上記実施形態に 開示されている複数の構成要素の適宜な組み合せによ り種々 の発明を形成でき る 例えば、 実施形態に示される全構成要 素から つかの構成要素を削除しても よい。 更に、 異なる実 施形態に亘る構成要素を適宜組み合せても よい。
,生業上の利用可能性
以上説明 したよ う に、 この発明によれば、 表示品位の劣 化を防止する こ とができる と と もに、 駆動回路の負荷を軽減 でさ る表示装置用ァレィ基板及び表示装置を提供する こ とが でさ る

Claims

請 求 の 範 囲
1 . 基板上の行方向に延出された複数の走査線と、 基板上の列方向に延出された複数の信号線と、
1 列に n行の画素を配列した画素列を m列有する有効表示 部と、
を備えた表示装置用ア レイ基板にねいて、
前記有効表示部の 1 列目及び m列 g の画素列に隣接した目 IJ 記有効表示部の外側において、 ダミ一画素を配列 してなるダ ミ一画素列を備え、
各画素及び各ダミ ー画素は、 各走査線と各信号線との交差 部に配置されたスィ ツチング素子を含みヽ
各信号線には 1 行に 1個のスィ ッチング素子が接続され、 かつ、 （ M + 1 ) 列目 の画素列の う ちの N行目 のスィ ッチン グ素子及び M列目の画素列の う ちの ( N + 1 ) 行目のスィ ッ チング素子は、 同一信号線に接 れヽ しカゝあ、 隣接する信 号線に互いに逆極性の映像信号が供給される こ と を特徴とす る表示装置用ア レイ基板。
2 . 隣接する第 1 信号線及び第 2信号線の間に配置 された 1 つの画素列は、 N行目 において第 1 信号線に接 fe れたスイ ッ チング素子、 及ぴ、 ( N + 1 ) 行百 において第 2 信号線に接続されたス ィ ッチング素子によつて構成されたこ と を特徴とする請求項 1 に記載の表示装置用ァレィ基板。
3 . 隣接する 2本の信号線の間に 1 つの画素列が配 置され、 各画素列を構成する奇数行目 のスィ チング素子は 前記画素列の一方の側に沿つて配置された信号線に接 TO れヽ 各画素列を構成する偶数行目 のスィ ツチング素子は前記画素 列の他方の側に沿つて配置された i' 接 れたこ と を 特徴とするき 求項 1 に記載の表示装置用ア レイ基板。
4 . 各走査線に接続され 、 同一走査線に接 れだ 各スイ ツチング素子を駆動するための駆動信号を出力する走 査線駆動回路と
HU記画素の配置に対応して映像データを所定順序に並べ替 える コン 卜 ラ と
各信号線に接続され m記コ ン ト ローラ によ り 並べ替えら れた映像テ タ に基づいて各信号線に映像信号を出力する信 号線駆動回路と
を備えた と を特徴とする請求項 1 に記載の表示装置用ァ レイ基板 o
5 . 刖 δし ί§号線駆動回路は、 同一信号線に対して 1 フ レーム毎に逆極性の映像信号を出力する こ と を特徴とする 請求項 4 に記載の表示装置用ァ レィ基板。
6 . 刖記有効表示部の 端に位置する 1 列目 の画素 列の う ちの N行目のスィ ッチング素子及ぴ前記 1 列目 の画素 列に隣接する前記ダ 画素列の う ち の （ N + 1 ) 行目 のス イ ツチング素子は、 1列目 の信号線に接続され、
IU記コ ン 卜 口 ラは N行目 の走査線に駆動信号が出力さ れたタイ ングで 1 列目の信号線に所定の映像信号を出力す る と と あに ( N + 1 ) 行目 の走查線に駆動信号が出力され たタイ ミ ングで同一の信号線にダミー映像信号を出力する よ う に映像 タ を並ぴ替 X.るこ と を特徴とする請求項 4 に記 載の表示装置用ア レイ 板 0
7 . 一映像信号及び前記所定の映像信号は 同一極性である こ と を特徴とする請求項 6 に記載の表示装置 用ア レイ基板 0
8 . 前記有効表示部の他端に位置する m列目 の画素
ノノノ
列に隣接する刖 己グ 一画素列の う ちの N行目 のス ィ ッチン グ素子及び 目己 m歹 [J目 の画素列の う ち の ( N + 1 ) 行目 のス イ ツチング素子は、 （ m + 1 ) 列目の信号線に接続され、
記コ ン 卜 ローラは 、 N行 S の走査線に駆動信号が出力さ れたタイ 、
、 ングで （ m + 1 ) 列目 の信号線にダミ ー映像信号 を出力する と と もに、 ( N + 1 ) 行目 の走査線に駆動信号が 出力されたタイ ミ ングで同一の信号線に所定の映像信号を出 力する よ に映像データを並ぴ替 x_る こ と を特徴とする請求 項 4 に記載の表示装置用ァ レィ 板。
9 . WJ記ダミ 一映像信号及び前記所定の映像信号は、 同一極性である こ と を特徴とする請求項 8 に記載の表示装置 用ア レイ基板 o
1 0 • 刖記 m号線駆動回路は、 所定本数の信号線毎 に割り 当て られた少な く と あ 2つのセク シ ョ ンカ らな り 、 各セク シ ンは、 偶数本数の信号線にそれぞれ映像信号を 出力するための偶数個のチヤネノレを有し
互いに隣接する 2つのセ ク シ ヨ ンは、 1 フ レーム毎に極性 を反転する極性信号に基づいて極性制御した映像信号を各信 号線に出力する こ と を特徴とする請求項 4 に記載の表示装置 用ア レイ基板 o
1 1 . 前記信号線駆動回路は、 所定本数の信号線毎 に割り 当て られた少な く と も 2 つのセク ショ ンカ らな り 、 各セク ショ ンは、 奇数本数の信号線にそれぞれ映像信号を 出力するための奇数個のチャネルを有し、
1 セク ショ ンは、 1 フ レ一ム毎に極性を反転する第 1極 性信号 【こ基づ ヽて極性制御した映像信号を各信号線に出力す る と と も に、 この第 1 セク ショ ンに隣接する第 2 セク シ ョ ン は、 第 1極性信号と は逆極性の第 2極性信号に基づいて極性 制御した映像信号を各信号線に出力する こ と を特徴とするき口 求項 4 に記載の表示装置用ァレィ基板。
1 2 . 基板上の行方向に延出された複数の走査線と 基板上の列方向に延出された複数の信号線と、 各走 線と各 信号線と の交差部に配置されたスィ ツチング素子と を備え たァ レィ基板とヽ
ァレィ基板に対向配置された対向基板と、
ァレィ基板と対向基板と の間に保持された液晶層とゝ を備えた表示装置であつて、
1 列に n行の画素を配列した画素列を m列有する有効表示 部と 、 前記有効表示部の 1 列目及ぴ m列目 の画素列に隣接し た目 U記有効表示部の外側においてダミ 一画素を配列してなる ダミ一画素列と 、 を備え、 しかも、 前記各画素及び刖記各ダ へ 画素は刖記スィ ッチング素子を含み、
さ らに、 各走查線に接続され 、 同一走査線に接続された各 スィ シチング素子を駆動するための駆動信号を出力する走査 線駆動回路と、 前記画素の配置に対応して映像デ タを所定順序に並ベ える コン ト ローラ と、
各信号線 ϋ¾ れヽ 記コ ン ト ーラによ り 並べ替えら れた映像データ に基づいて各信号線に映像信号を出力する信 号線駆動回路と、 を備え 、
加えて、 各信号線には 1 行に 1 個のスイ ツチング素子が接 続され、 かつ、 （ M + 1 ) 列目 の画素列の う ちの 巨 のス イ ツチング素子及び M列目 の画素列の う ちの ( Ν + 1 ) 行目 のス ィ ツチング素子は、 一信号線に接続されヽ しかあ 隣 接する信号線に互いに逆極性の映像信号が供 厶される と を 特徴とする表示装置。
PCT/JP2004/006278 2003-04-30 2004-04-30 表示装置用アレイ基板及び表示装置 WO2004097786A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005505942A JP4764166B2 (ja) 2003-04-30 2004-04-30 表示装置用アレイ基板及び表示装置
US11/044,204 US20050200585A1 (en) 2003-04-30 2005-01-28 Display device array substrate and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-125613 2003-04-30
JP2003125613 2003-04-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/044,204 Continuation US20050200585A1 (en) 2003-04-30 2005-01-28 Display device array substrate and display device

Publications (1)

Publication Number Publication Date
WO2004097786A1 true WO2004097786A1 (ja) 2004-11-11

Family

ID=33410230

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/006278 WO2004097786A1 (ja) 2003-04-30 2004-04-30 表示装置用アレイ基板及び表示装置

Country Status (5)

Country Link
US (1) US20050200585A1 (ja)
JP (1) JP4764166B2 (ja)
CN (1) CN1698091A (ja)
TW (1) TWI279613B (ja)
WO (1) WO2004097786A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338858A (ja) * 2004-05-28 2005-12-08 Lg Philips Lcd Co Ltd 液晶表示装置の駆動装置および駆動方法
JP2007047664A (ja) * 2005-08-12 2007-02-22 Hitachi Displays Ltd 表示装置
JP2008164952A (ja) * 2006-12-28 2008-07-17 Hitachi Displays Ltd 液晶表示装置
JP2008292837A (ja) * 2007-05-25 2008-12-04 Hitachi Displays Ltd 表示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884993B1 (ko) * 2002-04-20 2009-02-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
TWI235352B (en) * 2003-04-30 2005-07-01 Toshiba Matsushita Display Tec Array substrate for use in display apparatuses, and display apparatus
KR20060089831A (ko) * 2005-02-04 2006-08-09 삼성전자주식회사 표시 장치의 구동 장치
TWI285875B (en) * 2005-07-12 2007-08-21 Novatek Microelectronics Corp Source driver and the data switching circuit thereof
TWI292901B (en) * 2005-07-12 2008-01-21 Novatek Microelectronics Corp Source driver and the data switching circuit thereof
KR100761296B1 (ko) * 2006-03-17 2007-09-27 엘지전자 주식회사 발광 소자 및 이를 구동하는 방법
KR101266723B1 (ko) * 2006-05-01 2013-05-28 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
CN101510394B (zh) * 2009-03-13 2011-12-28 深圳市元亨光电股份有限公司 Led显示屏像素虚拟显示的方法及装置
EP2380925A1 (en) 2010-04-22 2011-10-26 3M Innovative Properties Company Radiation curable composition, process of production and use thereof
KR20120048889A (ko) * 2010-11-08 2012-05-16 삼성모바일디스플레이주식회사 표시 장치 및 그의 구동 방법
CN102270418A (zh) * 2011-08-18 2011-12-07 南京中电熊猫液晶显示科技有限公司 一种液晶显示器用黑、白阶调的回踢电压△Vp测量电路及应用该电路的液晶电压平衡方法
US20140184672A1 (en) * 2012-12-28 2014-07-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel and liquid display device with the same
WO2016099987A1 (en) 2014-12-16 2016-06-23 3M Innovative Properties Company Cationically curing dental composition containing polymeric particles and use thereof
US10952933B2 (en) 2015-07-07 2021-03-23 3M Innovative Properties Company Kit of parts containing a cationically hardenable composition and use as dental retraction material
CN105487313A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及其驱动方法
CN115206244B (zh) * 2021-04-09 2023-11-17 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223428A (ja) * 1990-12-25 1992-08-13 Nec Corp アクティブマトリックス液晶表示装置
JPH11102174A (ja) * 1997-09-26 1999-04-13 Texas Instr Japan Ltd 液晶表示装置
JP2001042287A (ja) * 1999-07-30 2001-02-16 Sony Corp 液晶表示装置およびその駆動方法
JP2002072981A (ja) * 2000-08-31 2002-03-12 Alps Electric Co Ltd 液晶表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0916132A (ja) * 1995-06-28 1997-01-17 Casio Comput Co Ltd 液晶駆動装置
JP4547726B2 (ja) * 1999-03-16 2010-09-22 ソニー株式会社 液晶表示装置およびその駆動方法並びに液晶表示システム
JP4389289B2 (ja) * 1999-03-30 2009-12-24 ソニー株式会社 液晶表示装置および液晶表示装置の駆動方法
JP2002350885A (ja) * 2001-05-25 2002-12-04 Seiko Epson Corp 電気光学装置、電子機器及び液晶装置の製造方法
JP4420620B2 (ja) * 2003-05-14 2010-02-24 三菱電機株式会社 画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223428A (ja) * 1990-12-25 1992-08-13 Nec Corp アクティブマトリックス液晶表示装置
JPH11102174A (ja) * 1997-09-26 1999-04-13 Texas Instr Japan Ltd 液晶表示装置
JP2001042287A (ja) * 1999-07-30 2001-02-16 Sony Corp 液晶表示装置およびその駆動方法
JP2002072981A (ja) * 2000-08-31 2002-03-12 Alps Electric Co Ltd 液晶表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338858A (ja) * 2004-05-28 2005-12-08 Lg Philips Lcd Co Ltd 液晶表示装置の駆動装置および駆動方法
JP4523487B2 (ja) * 2004-05-28 2010-08-11 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置およびその駆動方法
JP2007047664A (ja) * 2005-08-12 2007-02-22 Hitachi Displays Ltd 表示装置
JP4711404B2 (ja) * 2005-08-12 2011-06-29 株式会社 日立ディスプレイズ 表示装置
JP2008164952A (ja) * 2006-12-28 2008-07-17 Hitachi Displays Ltd 液晶表示装置
JP2008292837A (ja) * 2007-05-25 2008-12-04 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
US20050200585A1 (en) 2005-09-15
TW200508696A (en) 2005-03-01
JP4764166B2 (ja) 2011-08-31
CN1698091A (zh) 2005-11-16
TWI279613B (en) 2007-04-21
JPWO2004097786A1 (ja) 2006-07-13

Similar Documents

Publication Publication Date Title
US7199775B2 (en) Display device array substrate and display device
WO2004097786A1 (ja) 表示装置用アレイ基板及び表示装置
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
JP4668892B2 (ja) 液晶表示装置及びその駆動方法
US8199102B2 (en) Liquid crystal display and method of driving the same utilizing data line blocks
JP5306762B2 (ja) 電気光学装置及び電子機器
US20100302215A1 (en) Liquid crystal display device and liquid crystal display panel thereof
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
KR101635670B1 (ko) 표시 장치
JP2009181100A (ja) 液晶表示装置
JP2006154545A (ja) 液晶表示装置
TW201003625A (en) Liquid crystal display module
WO2009148006A1 (ja) 表示装置
JP4664466B2 (ja) 表示装置
JP4363881B2 (ja) 液晶表示装置
JP5035165B2 (ja) 表示駆動装置及び表示装置
JP2011164236A (ja) 表示装置
JP2001312255A (ja) 表示装置
JP2007279590A (ja) 電気光学装置および電子機器
US20180033364A1 (en) Electrooptical device, method for controlling electrooptical device, and electronic apparatus
WO2018062024A1 (ja) 表示パネル
JP2004219823A (ja) 液晶表示装置
JP4784620B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
JP2018017803A (ja) 電気光学装置、電子機器、および電気光学装置の駆動方法
JPH06149183A (ja) 液晶表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2005505942

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020047021509

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048004204

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11044204

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020047021509

Country of ref document: KR

122 Ep: pct application non-entry in european phase