JP2001042287A

JP2001042287A - 液晶表示装置およびその駆動方法

Info

Publication number: JP2001042287A
Application number: JP21620599A
Authority: JP
Inventors: Masumitsu Ino; 益充猪野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-07-30
Filing date: 1999-07-30
Publication date: 2001-02-16

Abstract

(57)【要約】【課題】１Ｈ反転を伴うドット反転駆動では、信号ラ
インの書き換え周波数が１Ｈ期間の逆数のため、信号ラ
インの充放電電流が無視できず、これに伴って消費電力
が増大する。【解決手段】アクティブマトリクス型液晶表示装置に
おいて、各列ごとの画素１３を互いに隣り合う信号ライ
ン、例えば信号ライン１２-2，１２-3に対して１行おき
に交互に接続する一方、各信号ライン１２-1，１２-2，
１２-3，１２-4に対しては、行方向の隣り合う画素間で
同極性、列方向の隣り合う画素間で逆極性で、かつその
極性の関係が１フィールドごとに反転する画素データ、
即ちカラム反転（フィールド反転）駆動対応の画素デー
タを供給することにより、画素電位の極性が上下左右の
隣接画素間で逆極性となるドット反転駆動を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置（Ｌ
ＣＤ；Liquid Crystal Display）およびその駆動方法に
関し、特にドット反転駆動方式のアクティブマトリクス
型液晶表示装置およびその駆動方法に関する。

【０００２】

【従来の技術】パーソナルコンピュータやワードプロセ
ッサなどに用いられている液晶表示装置は、アクティブ
マトリクス型が主力となっている。このアクティブマト
リクス型液晶表示装置は、応答速度や画像品質の面で優
れており、近年のカラー化に最適な表示装置となってき
ている。この種の液晶表示装置において、ＬＣＤ（液晶
表示）パネルの各画素には、トランジスタあるいはダイ
オードなどの非線形な素子が用いられている。具体的に
は、ガラス基板等の透明絶縁基板上に薄膜トランジスタ
（ＴＦＴ；thin film transistor）を画素トランジスタ
として形成した構造となっている。

【０００３】また、アクティブマトリクス型液晶表示装
置では、その駆動方式として、画素（ドット）に印加す
る電圧の極性を、上下左右の隣接する画素間で反転させ
るいわゆるドット反転駆動方式が知られている。このド
ット反転駆動方式は、画質向上に良好とされている。そ
の理由は次の通りである。すなわち、上下左右の隣接画
素に印加する電圧を逆極性にすることにより、信号ライ
ンとゲートラインのクロス容量に起因する信号ラインか
らの飛び込み電位が、上下左右の隣接画素間でキャンセ
ルされることになる。その結果、画素電位が安定して入
力されるようになり、液晶表示時のフリッカーが軽減さ
れる。

【０００４】一方、ドット反転駆動を行わない場合に
は、ゲートラインの接地レベルが変動してしまう状態で
は、画素トランジスタのゲートスイッチがオフ状態を確
定できなくなるために、保持された画素電位が放電され
てしまう。そのため、画素の透過率が低下し、画素のコ
ントラストがとれなくなる。また、信号ラインからの飛
び込み電位が同じ極性となることから、１ラインごとの
画素のコントラストが目立つことになり、同じ階調の表
示を行ったとしても、ラインごとに違った表示が行われ
るようになる。

【０００５】これらの不具合を解消できることから、ド
ット反転駆動方式は、画質向上を図る上で、アクティブ
マトリクス型液晶表示装置の駆動方式として有用な方式
となっている。

【０００６】

【発明が解決しようとする課題】しかしながら、ドット
反転駆動方式のアクティブマトリクス型液晶表示装置に
あっては、信号ラインの書き換え周波数が１Ｈ（Ｈは水
平走査期間）の２倍の逆数であり、信号ラインの充放電
電流が無視できないため、特に液晶表示装置の大型化に
伴って信号ラインの各々に信号電位を与える水平駆動回
路の消費電力が増大する。なお、１Ｈはグラフィックス
表示規格で異なり、ＸＧＡ(extended graphics array)
の場合で２０．６μｓ、ＳＸＧＡ(superＸＧＡ）の場合
で１５．６μｓ、ＵＸＧＡ(ultraＸＧＡ）の場合で１
３．３μｓである。

【０００７】この水平駆動回路の消費電力を低減するた
めには、信号ラインに印加する信号電圧を低電圧化すれ
ば良い。しかしながら、液晶の表示電圧は４Ｖ以上であ
るため、反転駆動を考慮に入れると信号ラインに印加す
る電圧を８Ｖ以下にできないのが現状である。また、水
平駆動回路をＬＣＤパネルとは別体の回路基板上に配置
したドライバＩＣで構成し、このドライバＩＣの実装方
式として例えばＴＡＢ(Tape Automated Bonding)方式を
用いた場合を考えると、ドライバＩＣの消費電力の増加
分は、テープキャリア上に配置されたドライバＩＣで発
生される熱に変換され、ドライバＩＣとテープキャリア
上の熱変形を増長する。これが進むと、テープとＩＣの
接続が切断され、表示が行えなくなる。

【０００８】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、信号ラインの充放電
に起因する水平駆動回路の消費電力の低減を可能とした
液晶表示装置およびその駆動方法を提供することにあ
る。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、アクティブマトリクス型液晶表示装置
において、マトリクス状に配線された複数行分のゲート
ラインと複数列分の信号ラインとの交差部分に画素を配
置する。各画素の信号ラインに対する接続に関しては、
各列ごとの画素を互いに隣り合う信号ラインに対して１
行おきに交互に接続する。そして、これら各画素を垂直
駆動手段による駆動によって行単位で選択する一方、各
信号ラインに対しては、行方向の隣り合う画素間で同極
性、列方向の隣り合う画素間で逆極性で、かつその極性
の関係が１フィールドごとに反転する画素信号を水平駆
動手段から供給する。

【００１０】水平駆動手段から各信号ラインに供給する
画素信号を、行方向の隣り合う画素間で同極性、列方向
の隣り合う画素間で逆極性とし、かつその極性の関係を
１フィールドごとに反転させることで、当該画素信号が
カラム反転駆動に対応した信号となる。ここで、カラム
反転駆動とは、表示部の画素配列において、水平方向に
隣接する画素間で画素電位の極性が逆極性で、かつ垂直
方向に隣接する画素間では同極性となり、しかもこの画
素極性の状態を１フィールドごとに反転させる駆動であ
る。これに対して、各列ごとの画素が互いに隣り合う信
号ラインに対して１行おきに交互に接続されているた
め、画素に印加される電圧の極性が上下左右の隣接する
画素間で逆極性となる。すなわち、カラム反転駆動に対
応した画素信号によってドット反転駆動が行われる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の第
１実施形態に係るアクティブマトリクス型液晶表示装置
の構成例を示す概略構成図である。なお、ここでは、図
面の簡略化のために、３行３列の画素配列の場合を例に
とって図示している。

【００１２】図１において、ガラス基板等の透明絶縁基
板（以下、ＬＣＤパネルと称す）１０上に、ゲートライ
ン１１-1，１１-2，１１-3と信号ライン１２-1，１２-
2，１２-3，１２-4がマトリクス状に配線され、さらに
ゲートライン１１-1，１１-2，１１-3と信号ライン１２
-1，１２-2，１２-3，１２-4との交差部分に画素１３が
配置されて表示部を構成している。なお、後述する理由
により、信号ライン１２-1，１２-2，１２-3，１２-4
は、画素列よりも１本多く配線されている。

【００１３】ここで、各画素１３の具体的な構成につい
て説明する。本実施形態では、各信号ライン１２-1，１
２-2，１２-3，１２-4に対する各画素１３の接続関係を
特徴の一つとしている。

【００１４】各画素１３は、画素トランジスタであるポ
リシリコンからなる薄膜トランジスタ（ＴＦＴ）１４、
保持容量１５および液晶容量（液晶セル）１６から構成
されている。ここで、液晶容量１６は、薄膜トランジス
タ１４のドレイン電極で形成される画素電極と、これに
対向して形成される対向電極との間で発生する容量を意
味する。

【００１５】この画素構造において、薄膜トランジスタ
１４は、ゲート電極がゲートライン１１（１１-1〜１１
-3）に、ソース電極が信号ライン１２（１２-1〜１２-
4）にそれぞれ接続されている。薄膜トランジスタ１４
のドレイン電極には、保持容量１５の一方の電極および
液晶容量１６の画素電極が接続されている。保持容量１
５の他方の電極および液晶容量１６の対向電極は、画素
間で共通にＣｓライン１７に接続されている。Ｃｓライ
ン１７には、外部から所定の直流電圧がコモン電圧ＶＣ
ＯＭとしてコモン電極１８を通して与えられるようにな
っている。

【００１６】そして、これら画素１３の配列において、
各列ごとの画素が互いに隣り合う信号ラインに対して１
行おきに交互に接続されている。具体的には、図１に示
す画素配列において、１行目および３行目の各画素（薄
膜トランジスタ１４のソース電極）は、信号ライン１２
-1から順に信号ライン１２-2，１２-3にぞれぞれ接続さ
れ、２行目の各画素は信号ライン１２-2から順に信号ラ
イン１２-3，１２-4にそれぞれ接続されている。このよ
うに、各列ごとの画素を隣り合う信号ラインに１行おき
に接続する必要があることから、画素列の列数よりも１
本多く信号ライン１２-1，１２-2，１２-3，１２-4が配
線されているのである。

【００１７】ゲートライン１１-1，１１-2，１１-3の各
一端は、垂直駆動手段であるゲートドライバ１９の対応
する行の各出力端にそれぞれ接続されている。ゲートド
ライバ１９は、ゲートライン１１-1，１１-2，１１-3に
順に走査パルスを与えて各画素を行単位で選択すること
によって垂直走査を行う。ここでは、ゲートドライバ１
９をＬＣＤパネル１０の外部に配する構成としたが、Ｌ
ＣＤパネル１０と同一の基板上にポリシリコンＴＦＴに
よって形成することも可能である。

【００１８】信号ライン１２-1，１２-2，１２-3，１２
-4の各一端は、水平駆動手段であるソースドライバ２０
の対応する列の各出力端にそれぞれ接続されている。ソ
ースドライバ２０は、画素配列において、行方向の隣り
合う画素間で同極性、列方向の隣り合う画素間で逆極性
で、かつその極性の関係が１フィールドごとに反転する
画素信号、即ちカラム反転（フィールド反転）駆動に対
応した画素信号を信号ライン１２-1，１２-2，１２-3，
１２-4に対して供給する。

【００１９】図２は、ソースドライバ２０の内部構成の
一例を示すブロック図である。図２から明らかなよう
に、これらドライバＩＣは、水平シフトレジスタ回路３
１、サンプリングスイッチ群３２、レベルシフタ３３、
データラッチ回路３４およびデジタルアナログ変換回路
３５を有し、本例では、例えば５ビットのデジタル画像
データｄａｔａ１〜ｄａｔａ５や電源電圧Ｖｄｄ，Ｖｓ
ｓを水平シフトレジスタ回路３１のシフト方向における
両側から取り込む構成となっている。

【００２０】上記構成のソースドライバ２０において、
水平シフトレジスタ回路３１は、水平走査パルスを順次
出力することによって水平走査（列走査）を行う。サン
プリングスイッチ群３２におけるサンプリングスイッチ
の各々は、水平シフトレジスタ回路３１からの水平走査
パルスに応答して、入力されるデジタル画像データｄａ
ｔａ１〜ｄａｔａ５を順次サンプリングする。

【００２１】レベルシフタ３３は、サンプリングスイッ
チ群３２でサンプリングされた例えば５Ｖのデジタルデ
ータを液晶駆動電圧のデジタルデータに昇圧する。デー
タラッチ回路３４は、レベルシフタ３３で昇圧されたデ
ジタルデータを１Ｈ分蓄積するメモリである。デジタル
アナログ変換回路３５は、データラッチ回路３４から出
力される１Ｈ分のデジタルデータをアナログ信号に変換
して出力する。

【００２２】ここで、信号ライン１２-1，１２-2，１２
-3，１２-4には、対応する列の画素がそのまま接続され
ているのではなく、先述したように、隣り合う列の画素
が１行おきに交互に接続されていることから、ソースド
ライバ２０の各出力端子から各信号ライン１２-1，１２
-2，１２-3，１２-4に供給する画素データの配列を、奇
数行と偶数行とで並び換える必要がある。この画素デー
タの並び換えは、ソースドライバ２０の前段に設けられ
たデータ並び換え回路２１で行われるようになってい
る。

【００２３】次に、上記構成の第１実施形態に係るアク
ティブマトリクス型液晶表示装置の動作について、図３
のタイミングチャートを用いて説明する。ここでは、説
明の都合上、図１の画素配列において、１行目の各画素
に対して左からＰ１，Ｐ２，Ｐ３、２行目の各画素に対
して左からＰ４，Ｐ５，Ｐ６、３行目の各画素に対して
左からＰ７，Ｐ８，Ｐ９を画素番号として付すものとす
る。

【００２４】先ず、ゲートドライバ１９からゲートライ
ン１１-1に対して走査パルスＳ１が与えられると、ゲー
トライン１１-1に接続されている１行目の画素Ｐ１，Ｐ
２，Ｐ３の薄膜トランジスタ１４がオン状態となる。こ
の１行目の画素Ｐ１，Ｐ２，Ｐ３が選択された状態にお
いて、１行分の画素データがソースドライバ２０から各
信号ライン１２-1，１２-2，１２-3，１２-4に供給され
る。

【００２５】このとき、各信号ライン１２-1，１２-2，
１２-3，１２-4に供給される１行分の画素データの極性
は、隣り合う画素間で逆極性となっている。例えば、信
号ライン１２-1，１２-3には負極性の画素データが、信
号ライン１２-2，１２-4には正極性の画素データがそれ
ぞれ供給される。

【００２６】したがって、信号ライン１２-2，１２-3に
着目すると、１行目においては、信号ライン１２-2には
画素Ｐ２が、信号ライン１２-3には画素Ｐ３がそれぞれ
接続されていることから、画素Ｐ２には正極性の画素デ
ータが、画素Ｐ３には負極性の画素データがそれぞれ書
き込まれる。

【００２７】次に、ゲートドライバ１９からゲートライ
ン１１-2に対して走査パルスＰ２が与えられると、ゲー
トライン１１-2に接続されている２行目の画素Ｐ４，Ｐ
５，Ｐ６の薄膜トランジスタ１４がオン状態となる。こ
の２行目の画素Ｐ４，Ｐ５，Ｐ６が選択された状態にお
いて、次の１行分の画素データがソースドライバ２０か
ら各信号ライン１２-1，１２-2，１２-3，１２-4に供給
される。

【００２８】このとき、各信号ライン１２-1，１２-2，
１２-3，１２-4に供給される１行分の画素データの極性
は、隣り合う画素間で逆極性となっており、かつ前の１
行分の画素データとは極性が反転している。すなわち、
信号ライン１２-1，１２-3には正極性の画素データが、
信号ライン１２-2，１２-4には負極性の画素データがそ
れぞれ供給される。

【００２９】したがって、信号ライン１２-2，１２-3に
着目すると、２行目においては、信号ライン１２-2には
画素Ｐ４が、信号ライン１２-3には画素Ｐ５がそれぞれ
接続されていることから、画素Ｐ４には正極性の画素デ
ータが、画素Ｐ５には負極性の画素データがそれぞれ書
き込まれる。

【００３０】次に、ゲートドライバ１９からゲートライ
ン１１-3に対して走査パルスＰ３が与えられると、ゲー
トライン１１-3に接続されている３行目の画素Ｐ７，Ｐ
８，Ｐ９の薄膜トランジスタ１４がオン状態となる。こ
の３行目の画素Ｐ７，Ｐ８，Ｐ９が選択された状態にお
いて、さらに次の１行分の画素データがソースドライバ
２０から各信号ライン１２-1，１２-2，１２-3，１２-4
に供給される。

【００３１】このとき、各信号ライン１２-1，１２-2，
１２-3，１２-4に供給される１行分の画素データの極性
は、１行目の場合と同じ極性関係となっている。すなわ
ち、信号ライン１２-1，１２-3には負極性の画素データ
が、信号ライン１２-2，１２-4には正極性の画素データ
がそれぞれ供給される。

【００３２】したがって、信号ライン１２-2，１２-3に
着目すると、３行目においては、信号ライン１２-2には
画素Ｐ８が、信号ライン１２-3には画素Ｐ９がそれぞれ
接続されていることから、画素Ｐ８には正極性の画素デ
ータが、画素Ｐ９には負極性の画素データがそれぞれ書
き込まれる。

【００３３】上述した動作説明から明らかなように、ア
クティブマトリクス型液晶表示装置において、各列ごと
の画素１３を互いに隣り合う信号ライン、例えば信号ラ
イン１２-2，１２-3に対して１行おきに交互に接続する
一方、各信号ライン１２-1，１２-2，１２-3，１２-4に
対してはカラム反転（フィールド反転）駆動対応の画素
データを供給することにより、図４に示すように、画素
電位の極性が上下左右の隣接画素間で逆極性となるドッ
ト反転駆動を実現できる。

【００３４】このドット反転駆動の場合には、図４から
明らかなように、水平（列）方向での隣接画素間の信号
電位の極性が逆極性となることにより、信号ライン１２
-1，１２-2，１２-3，１２-4とＣｓライン１７との間に
寄生する容量に起因して発生する信号ライン１２-1，１
２-2，１２-3，１２-4からの飛び込み電位が水平方向で
隣接する画素間でキャンセルされるため、横クロストー
ク（水平方向における画素情報のクロストーク）の原因
となるＣｓライン１７のゆれを軽減できる。

【００３５】また、信号ライン１２-1，１２-2，１２-
3，１２-4に供給するカラム反転駆動対応の画素データ
は、先述したように、１フィールドごとに極性が反転す
るデータである。したがって、ＳＸＧＡ表示規格の映像
信号フォーマットでは、１フィールド期間が１６ｍｓ、
１水平走査期間が１５．６μｓであることから、カラム
反転駆動対応の画素データを用いてドット反転駆動を行
うことで、各画素に印加する信号電圧の極性を１Ｈごと
に反転させる１Ｈ反転駆動に比べて約１０００分の１の
駆動周波数で済むため、信号ライン１２-1，１２-2，１
２-3，１２-4での充放電に起因するソースドライバ２０
での消費電力を大幅に低減できる。

【００３６】図５は、本発明の第２実施形態に係るアク
ティブマトリクス型液晶表示装置における液晶表示部の
配線図である。

【００３７】図５において、ＬＣＤパネル４０上には、
ゲートライン４１-1，４１-2，４１-3，……と信号ライ
ン４２-1，４２-2，４２-3，……とがマトリクス状に配
線されている。そして、ゲートライン４１-1，４１-2，
４１-3，……と信号ライン４２-1，４２-2，４２-3，…
…との交差部分には、図６に示すように、画素４３が配
置されて表示部を構成している。

【００３８】図６には、図面の簡略化のために、３行３
列の画素配列の場合を例にとって図示している。また、
第１実施形態の場合と同様の理由により、３列の画素配
列に対して４本の信号線４２-1，４２-2，４２-3，４２
-4が配線されている。図６において、各画素４３は、ポ
リシリコンからなる薄膜トランジスタ４４、保持容量４
５および液晶容量４６から構成されている。

【００３９】この画素構造において、薄膜トランジスタ
４４は、ゲート電極がゲートライン４１（４１-1〜４１
-3）に、ソース電極が信号ライン４２（４２-1〜４２-
4）にそれぞれ接続されている。薄膜トランジスタ４４
のドレイン電極には、保持容量４５の一方の電極および
液晶容量４６の画素電極が接続されている。保持容量４
５の他方の電極および液晶容量４６の対向電極は、画素
間で共通にＣｓライン４７に接続されている。Ｃｓライ
ン４７には、外部から所定の直流電圧がコモン電圧ＶＣ
ＯＭとしてコモン電極４８を通して与えられるようにな
っている。

【００４０】そして、これら画素４３の配列において、
各列ごとの画素が互いに隣り合う信号ラインに対して１
行おきに交互に接続されている。具体的には、図６に示
す画素配列において、１行目および３行目の各画素（薄
膜トランジスタ４４のソース電極）は、信号ライン４２
-1から順に信号ライン４２-2，４２-3にぞれぞれ接続さ
れ、２行目の各画素は信号ライン４２-2から順に信号ラ
イン４２-3，４２-4にそれぞれ接続されている。

【００４１】再び図５において、ゲートライン４１-1，
４１-2，４１-3の各一端は、垂直駆動手段であるゲート
ドライバ４９の対応する行の各出力端にそれぞれ接続さ
れている。ゲートドライバ４９は、ＬＣＤパネル４０上
にポリシリコンＴＦＴによって形成されており、ゲート
ライン４１-1，４１-2，４１-3，……に順に走査パルス
を与えて各画素を行単位で選択することによって垂直走
査を行う。

【００４２】なお、ここでは、ゲートドライバ４９をＬ
ＣＤパネル４０の片側にのみ配する構成としたが、ＬＣ
Ｄパネル４０の両側に配する構成とすることも可能であ
る。このように、ゲートドライバ４９をＬＣＤパネル４
０の両側に配する構成を採ることで、ゲートライン４１
-1，４１-2，４１-3，……によって各画素に行単位で伝
送される走査パルスの遅延を防止できる効果がある。

【００４３】一方、信号ライン４２-1，４２-2，４２-
3，……を駆動する水平駆動手段は、複数個のドライバ
ＩＣ５０-1，５０-2，……から構成され、ＬＣＤパネル
４０の外部回路として設けられている。これらドライバ
ＩＣ５０-1，５０-2，……は、その内部構成が例えば図
２に示す構成となっている。そして、図６に示す画素配
列において、行方向の隣り合う画素間で同極性、列方向
の隣り合う画素間で逆極性で、かつその極性の関係が１
フィールドごとに反転する画素データ、即ちカラム反転
駆動に対応した画素データを出力する。

【００４４】また、隣り合う列の画素が１行おきに交互
に接続された信号ライン４２-1，４２-2，４２-3，……
に対して、カラム反転駆動に対応した画素データを供給
することから、ドライバＩＣ５０-1，５０-2，……の各
出力ピンから各信号ライン４２-1，４２-2，４２-3，…
…に供給する画素データの配列を、奇数行と偶数行とで
並び換える必要があるため、その並び換えを行うデータ
並び換え回路５１がドライバＩＣ５０-1の前段に設けら
れている。

【００４５】本実施形態に係るアクティブマトリクス型
液晶表示装置ではさらに、時分割駆動法を併用してい
る。

【００４６】ここで、時分割駆動法とは、互いに隣り合
う複数本の信号ラインを１単位（ブロック）として分割
し、この１分割ブロック内の複数本の信号ラインに与え
る信号を時系列でドライバＩＣの各出力ピンから出力す
る一方、ＬＣＤパネルには複数本の信号ラインを１単位
として時分割スイッチを設け、これら時分割スイッチに
てドライバＩＣから出力される時系列の信号を時分割で
サンプリングして複数本の信号ラインに順次与える駆動
方法である。

【００４７】この時分割駆動を実現するために、ドライ
バＩＣ５０-1，５０-2，……は、複数の信号ラインを１
単位とし、これら複数の信号ラインに与える信号電圧を
時系列で出力する構成となっている。これに対応して、
例えばドライバＩＣ５０-1，５０-2，……の出力ライン
５２-1，５２-2，５２-3，……と信号ライン４２-1，４
２-2，４２-3，……の間には、信号ライン４２-1，４２
-2，４２-3，……に与える信号電圧を時分割でサンプリ
ングするアナログスイッチ（以下、時分割スイッチと称
す）５３が設けられている。

【００４８】図７に、Ｒ，Ｇ，Ｂに対応した３時分割駆
動の場合における時分割スイッチ５３の接続構成の一例
を示す。この３時分割駆動の場合は、ドライバＩＣ５０
-1の各出力ピンからは、Ｒ，Ｇ，Ｂの３画素分の信号電
圧が順に時系列で出力ライン５２-1，５２-2，５２-3，
……を介して出力される。具体的には、ドライバＩＣ５
０-1の信号出力として、ＯＤＤ端子１から出力ライン５
２-1にはＲ１，Ｇ１，Ｂ１の各画素の信号が、ＥＶＥＮ
端子１から出力ライン５２-2にはＲ２，Ｇ２，Ｂ２の各
画素の信号が、ＯＤＤ端子２から出力ライン５２-3には
Ｒ３，Ｇ３，Ｂ３の各画素の信号が、……という具合に
出力される。

【００４９】これに対して、出力ライン５２-1と３本の
信号ライン４２-1，４２-2，４２−３の間に時分割スイ
ッチ５３−１，５３-2，５３-3が、出力ライン５２-2と
３本の信号ライン４２-4，４２-5，４２-6の間に時分割
スイッチ５３-4，５３-5，５３-6が、出力ライン５２-3
と３本の信号ライン４２-7，４２-8，４２-9の間に時分
割スイッチ５３-7，５３-8，５３-9が、……という具合
に、３時分割に対応して１本の出力ラインに対して時分
割スイッチが３個ずつ設けられている。

【００５０】ここで、時分割スイッチ５３による信号電
圧の時分割数が３時分割であるのに対応して、時分割ス
イッチ５３で信号電圧を選択する期間（サンプリング期
間）は、１Ｈ（１水平走査期間）の３分の１以下になる
ように設定されている。

【００５１】次に、ある１組の時分割スイッチ５３-1，
５３-2，５３-3の具体的な構成について、図６の回路図
を用いて説明する。

【００５２】時分割スイッチ５３-1，５３-2，５３-3
は、ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトラ
ンジスタが互いに並列に接続されてなるＣＭＯＳ構成の
トランスミッションスイッチからなり、ＬＣＤパネル４
０と同一基板上にポリシリコンＴＦＴによって形成され
ている。なお、ここでは、時分割スイッチ５３-1，５３
-2，５３-3として、ＣＭＯＳ構成のトランスミッション
スイッチを用いたが、ＰＭＯＳあるいはＮＭＯＳ構成の
トランスミッションスイッチを用いることも可能であ
る。

【００５３】そして、３個の時分割スイッチ５３-1，５
３-2，５３-3の各入力端は共通に接続され、その共通接
続点は出力ライン５２-1に接続されている。これによ
り、ドライバＩＣ５０-1から時系列で出力される信号電
位が、出力ライン５２-1を経由して３個の時分割スイッ
チ５３-1，５３-2，５３-3の各入力端に与えられる。こ
れら時分割スイッチ５３-1，５３-2，５３-3の各出力端
は、３本の信号ライン４２-1，４２-2，４２-3の各一端
にそれぞれ接続されている。

【００５４】また、ＬＣＤパネル４０と同一基板上にお
いて、１個の時分割スイッチにつき２本、計６本の制御
ライン５４-1〜５４-6が、ゲートライン４１-1，４１-
2，４３-3，……の配線方向に沿って配線されている。
そして、時分割スイッチ５３-1の２つの制御入力端（即
ち、Ｎｃｈ，ＰｃｈＭＯＳトランジスタの各ゲート）が
制御ライン５４-1，５４-2に、時分割スイッチ５３-2の
２つの制御入力端が制御ライン５４-3，５４-4に、時分
割スイッチ５３-3の２つの制御入力端が制御ライン５４
-5，５４-6にそれぞれ接続されている。

【００５５】なお、ここでは、６本の制御ライン５４-1
〜５４-6に対する時分割スイッチ５３-1，５３-2，５３
-3の接続関係について説明したが、他の時分割スイッチ
５３-4，５３-5，５３-6，……についても全く同じ接続
関係となっている。

【００５６】６本の制御ライン５４-1〜５４-6には、各
組の３個の時分割スイッチを順に選択するためのゲート
選択信号Ｓ１〜Ｓ３，ＸＳ１〜ＸＳ３が外部の制御回路
（図示せず）から与えられる。ただし、ゲート選択信号
ＸＳ１〜ＸＳ３は、ゲート選択信号Ｓ１〜Ｓ３の反転信
号である。ゲート選択信号Ｓ１〜Ｓ３，ＸＳ１〜ＸＳ３
は、ドライバＩＣ５０-1，５０-2，……から出力される
時系列の信号電位に同期して、各組の３個の時分割スイ
ッチを順次オンさせるための信号である。

【００５７】時分割スイッチ５３-1，５３-2，５３-3、
５３-4，５３-5，５３-6、５３-7，５３-8，５３-9、…
…は、外部から順に与えられるゲート選択信号Ｓ１，Ｓ
２，Ｓ３に応答して順次オン状態となることにより、ド
ライバＩＣ５０（５０-1，５０-2，……）から出力ライ
ン５２-1，５２-2，５２-3，……に出力される時系列の
信号を、１Ｈ期間に３時分割でサンプリングして対応す
る信号ラインに供給する。

【００５８】ところで、ドライバＩＣ５０-1，５０-2，
……から信号ライン４２-1，４２-2，４２-3，……に信
号電位を入力する場合に、時分割スイッチ５３（５３-
1，５３-2，……）がオフとなった信号ラインはハイイ
ンピーダンス状態となり、外来の飛び込み電位等の影響
を受け易くなり、信号ラインの電位が変動し易い。この
ため、時分割数が４時分割などの場合は、１つの画素が
Ｒ，Ｇ，Ｂ一組ではないので、各色ごとの信号ラインの
電位変動が一定せず、縦方向の色むら発生の原因とな
る。

【００５９】これに対して、Ｒ，Ｇ，Ｂの３本の信号ラ
インを３時分割駆動すれば、外来の飛び込み電位等に起
因する各色ごとの信号ラインの電位変動がほぼ均一とな
るため、多少の電位変動は強調されないようにすること
ができる。言い換えれば、ＲならばＲ、ＧならばＧ、Ｂ
ならばＢで変動するため、ドライバＩＣ５０-1，５０-
2，……に供給する色信号データにオフセットを持たせ
ることで、所定の信号電位にすることが可能である。ま
た、許容範囲内のソース電位の変動ならば、色度信号と
してのずれは発生しなくなる。

【００６０】上述したように、各列ごとの画素４３を互
いに隣り合う信号ライン、例えば信号ライン４２-2，４
２-3に対して１行おきに交互に接続する一方、各信号ラ
イン４２-1，４２-2，４２-3，４２-4に対してはカラム
反転駆動対応の画素データを供給する構成のアクティブ
マトリクス型液晶表示装置において、時分割駆動法を併
用することによっても、第１実施形態と同様に、画素電
位の極性が上下左右の隣接画素間で逆極性となるドット
反転駆動を実現できる。

【００６１】しかも、ドット反転駆動方式のアクティブ
マトリクス型液晶表示装置に時分割駆動を適用したこと
により、ＬＣＤパネル４０の信号ライン４２-1，４２-
2，４２-3，……の本数に対して、ドライバＩＣ５０-
1，５０-2，……の総出力ピン数を時分割数分の１に削
減できることになる。具体的には、３時分割駆動を例に
採ると、時分割駆動を用いない場合に比べてドライバＩ
Ｃ５０-1，５０-2，……の総出力ピン数を１／３に削減
できる。したがって、ＬＣＤパネル４０の外部に設けら
れるドライバＩＣの各出力ピンとＬＣＤパネル４０内部
との接続ライン数もその分だけ少なくて済むとともに、
ドライバＩＣのピン配列方向のサイズを縮小化できる。

【００６２】因みに、大型の液晶表示装置では、ドライ
バＩＣの各出力ピンと信号ラインの各々とは、通常、１
対１の関係となっている。したがって、例えばＳＸＧＡ
表示規格の場合は、Ｒ（赤），Ｇ（緑），Ｂ（青）の各
色ごとに１２８０本、即ち３８４０（＝１２３０×３）
本の信号ラインを持つことから、水平方向において、ド
ライバＩＣの各出力端子と３８４０本の信号ラインの各
々とを接続する必要がある。また、垂直方向について
は、１０２４ライン分の接続が必要であり、合計で４８
６４本の接続が必要となる。

【００６３】また、ドライバＩＣの数も増加する。一例
として、ＳＸＧＡ表示規格の液晶表示装置において、３
８４０本の信号ラインに対して、例えば３８４本の出力
ピンを持つ既存の汎用ドライバＩＣを接続する場合を考
えると、合計で１０個（＝３８４０本／３８４本）のド
ライバＩＣを必要とすることになる。また、今後の高精
細化に伴い、配線幅もより狭くなるため、これに見合う
ための入出力端子の接続も困難になる。

【００６４】ところで、液晶表示装置の分野では近年、
装置のコンパクト化、特にＬＣＤパネル４０の狭幅化が
積極的に押し進められている。ＬＣＤパネル４０の狭幅
化を実現するには、ＬＣＤパネル４０の額縁部分のサイ
ズ（以下、額縁サイズと略称する）をできるだけ小さく
すれば良い。現行の製造技術の下では、一例として、４
ｍｍ以下の額縁サイズが狙いとなる。

【００６５】一方、ＬＣＤパネル４０の外部回路である
ドライバＩＣ５０-1，５０-2，……の実装方式として例
えばＴＡＢ方式を用いた場合、ＴＡＢのパッドサイズが
現行２ｍｍ程度であることから、額縁サイズ４ｍｍ以下
を満足するためには、ＴＡＢと時分割スイッチ５３-1，
５３-2，５３-3，５３-4，５３-5，５３-6，５３-7，５
３-8，５３-9，……との間の配線および接続に要する領
域のサイズを２ｍｍ以下に抑えることが必要となる。

【００６６】以上のことを踏まえて、Ｒ，Ｇ，Ｂ３時分
割駆動の場合を例に採って、ドライバＩＣの個数の設定
について説明する。ここでは、一例として、ＳＸＧＡ表
示規格の液晶表示装置の場合を例に採って説明するもの
とする。ＳＸＧＡ表示規格は１２８０画素×１０２４画
素であり、１画素がＲ，Ｇ，Ｂの３ドットからなること
から、信号ラインの総本数（＝水平方向のドット数）は
３８４０（＝１２８０×３）本となる。

【００６７】現行のパターニング技術では、配線幅が４
μｍ程度、配線間隔が３．５μｍ程度であることから、
１本の配線につき７．５μｍ程度のスペースが必要とな
る。ＬＣＤパネル１０の額縁サイズとして４ｍｍ以下を
狙った場合、配線および接続に許容されるスペースは２
ｍｍ以下であることから、額縁部分に配線可能な最大配
線本数として、２６６（≒２ｍｍ／７．５μｍ）本程度
という数値が導き出される。

【００６８】ただし、ドライバＩＣの出力ピンのピッチ
に対して信号ラインの配線ピッチの方が広いことから、
ドライバＩＣの出力ピンと時分割スイッチとの間を電気
的に接続するフレキシブルケーブルは、液晶表示パネル
の額縁部分で左右に半分ずつ分けられることになること
から、ドライバＩＣの出力ピン数としては最大、最大配
線可能本数（２６６本）の２倍、即ち５３２本程度とな
る。

【００６９】以上のことから明らかなように、ＳＸＧＡ
表示規格の場合は、５３２本以下でかつ信号ライン数
（３８４０ライン）の約数であることが条件となること
から、ドライバＩＣの出力ピン数として例えば３２０本
が設定される。そして、３時分割駆動の場合は、ドライ
バＩＣの総出力ピン数としては、信号ライン数（３８４
０ライン）の３分の１で良いことから、本例では、ドラ
イバＩＣの個数として、４（＝１２８０／３２０）個が
設定される。

【００７０】すなわち、ＳＸＧＡ表示規格の液晶表示装
置において、３時分割駆動を採った場合には、図８に示
すように、各々３２０本の出力ピンを持つ４個のドライ
バＩＣ５０-1〜５０-4が、液晶表示パネル４０とは別体
の外部基板（図示せず）上に一定の間隔をもって配置さ
れ、フレキシブルケーブル５５を介してＬＣＤパネル４
０の額縁の接続部分５６にて時分割スイッチ（図示せ
ず）と接続されることになる。

【００７１】このように、ＳＸＧＡ表示規格の液晶表示
装置において、３時分割駆動を採ることにより、ドライ
バＩＣの出力ピン数として例えば３２０本を設定した場
合、ドライバＩＣの個数が４個で済むため、時分割駆動
を採らず、例えば３８４ピンの汎用ドライバＩＣを用い
ると、１０（＝３８４０／３８４）個のドライバＩＣを
必要としていた場合に比べて、スタンバイ電力を５分の
２以下に抑えることができる。

【００７２】また、ドライバＩＣのコスト低減にもつな
がる。しかも、今後、集積回路技術の進歩に伴い、これ
以上のドライバＩＣのピン数が期待され、それに伴って
３個以下のドライバＩＣの個数の設定も可能となるた
め、消費電力と製品コストのより低減を期待できること
になる。

【００７３】

【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス型液晶表示装置において、各列ご
との画素を互いに隣り合う信号ラインに対して１行おき
に交互に接続する一方、各信号ラインに対してはカラム
反転（フィールド反転）駆動対応の画素データを供給す
るようにしたことにより、カラム反転駆動対応の画素デ
ータでありながらドット反転駆動を行えるため、高画質
化に有利なドット反転駆動を実現しつつ、信号ラインで
の充放電に起因する消費電力を大幅に低減できることに
なる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るアクティブマトリ
クス型液晶表示装置の構成例を示す概略構成図である。

【図２】ソースドライバの内部構成の具体例を示すブロ
ック図である。

【図３】第１実施形態に係るアクティブマトリクス型液
晶表示装置の動作説明のためのタイミングチャートであ
る。

【図４】ドット反転駆動の場合の各画素電位の極性を示
す図である。

【図５】本発明の第２実施形態に係るアクティブマトリ
クス型液晶表示装置における液３２示部の配線図であ
る。

【図６】各画素および時分割スイッチの構成を示す回路
図である。

【図７】３時分割駆動の場合における時分割スイッチの
接続構成の一例を示す結線図である。

【図８】ＳＸＧＡ表示規格の液晶表示装置におけるドラ
イバＩＣの個数の関係を示す概略構成図である。

【符号の説明】

１０，４０…ＬＣＤパネル、１１-1〜１１-3，４１-1〜
４１-3…ゲートライン、１２-1〜１２-4，４１-1〜４１
-9…信号ライン、１３，４３…画素、１４，４４…薄膜
トランジスタ（ＴＦＴ）、１６，４６…液晶容量（液晶
セル）、１９，４９…ゲートドライバ、２０…ソースド
ライバ、２１，５１…データ並び換え回路、５０-1，５
０-2…ドライバＩＣ、５３，５３-1〜５３-9…時分割ス
イッチ

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２３Ｇ０９Ｇ 3/20 ６２４Ｂ６２４ 3/36 3/36 Ｇ０２Ｆ 1/136 ５００Ｆターム(参考） 2H092 GA21 GA24 GA32 JA24 JB02 KA04 NA26 PA06 2H093 NA16 NA22 NA33 NA34 NA64 NC21 NC22 NC34 ND39 5C006 AA16 AA22 AC02 AC28 AF42 AF44 AF51 AF83 BB16 BC03 BC12 BC23 BF03 BF04 BF05 BF11 BF46 EB05 FA22 FA42 FA47 FA51 5C080 AA10 BB05 CC03 DD05 DD23 DD26 DD27 EE29 EE30 FF11 JJ02 JJ03 JJ04

Claims

【特許請求の範囲】

【請求項１】透明絶縁基板上にマトリクス状に配線さ
れた複数行分のゲートラインと複数列分の信号ラインと
の交差部分に画素が配置され、かつ各列ごとの画素が互
いに隣り合う信号ラインに対して１行おきに交互に接続
されてなる表示部と、前記表示部の各画素を行単位で選択する垂直駆動手段
と、行方向の隣り合う画素間で同極性、列方向の隣り合う画
素間で逆極性で、かつその極性の関係が１フィールドご
とに反転する画素信号を前記複数列分の信号ラインに対
して供給する水平駆動手段とを備えたことを特徴とする
液晶表示装置。
【請求項２】前記水平駆動手段は、前記画素信号を所
定の時分割数に対応した時系列の画素信号として各出力
端子から出力する複数のドライブ回路と、前記複数のド
ライブ回路の各出力端子から出力される時系列の画素信
号を時分割して前記複数列分の信号ラインのうちの対応
する信号ラインに供給する時分割スイッチとを有するこ
とを特徴とする請求項１記載の液晶表示装置。
【請求項３】Ｒ（赤），Ｇ（緑），Ｂ（青）の３ドッ
トで１画素を構成する場合において、前記時分割スイッチによる時分割数がＲ，Ｇ，Ｂに対応
した３時分割であることを特徴とする請求項２記載の液
晶表示装置。
【請求項４】前記時分割スイッチのサンプリング期間
は、１水平走査期間の３分の１以下であることを特徴と
する請求項３記載の液晶表示装置。
【請求項５】前記表示部における各画素トランジスタ
は、ポリシリコン薄膜トランジスタによって形成されて
いることを特徴とする請求項１記載の液晶表示装置。
【請求項６】前記複数個のドライバ回路は、前記透明
絶縁基板とは別体の回路基板上に配されていることを特
徴とする請求項１記載の液晶表示装置。
【請求項７】透明絶縁基板上にマトリクス状に配線さ
れた複数行分のゲートラインと複数列分の信号ラインと
の交差部分に画素が配置され、かつ各列ごとの画素が互
いに隣り合う信号ラインに対して１行おきに交互に接続
されてなる表示部を具備する液晶表示装置において、前記表示部の各画素を行単位で選択する一方、行方向の隣り合う画素間で同極性、列方向の隣り合う画
素間で逆極性で、かつその極性の関係が１フィールドご
とに反転する画素信号を前記複数列分の信号ラインに対
して供給することを特徴とする液晶表示装置の駆動方
法。
【請求項８】前記画素信号を所定の時分割数に対応し
た時系列の画素信号として入力するとともに、その時系
列の画素信号を時分割して前記複数列分の信号ラインの
うちの対応する信号ラインに供給することを特徴とする
請求項７記載の液晶表示装置の駆動方法。