JP2013148916A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2013148916A
JP2013148916A JP2013047997A JP2013047997A JP2013148916A JP 2013148916 A JP2013148916 A JP 2013148916A JP 2013047997 A JP2013047997 A JP 2013047997A JP 2013047997 A JP2013047997 A JP 2013047997A JP 2013148916 A JP2013148916 A JP 2013148916A
Authority
JP
Japan
Prior art keywords
video signal
pixel electrode
written
gradation
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013047997A
Other languages
English (en)
Other versions
JP5616994B2 (ja
Inventor
Ryutaro Oke
隆太郎 桶
Masashi Hirata
将史 平田
Shisei Kato
至誠 加藤
Chiharu Kawaguchi
千春 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Japan Display Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2013047997A priority Critical patent/JP5616994B2/ja
Publication of JP2013148916A publication Critical patent/JP2013148916A/ja
Application granted granted Critical
Publication of JP5616994B2 publication Critical patent/JP5616994B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】TFT素子の書き込み不足によるTFT液晶表示装置の画質の劣化を防ぐ。
【解決手段】2本の隣接する映像信号線の間に、前記映像信号線の延在方向に沿って並んだ複数個の画素電極は、TFT素子を介して前記2本の隣接する映像信号線のうちの一方の映像信号線に接続している画素電極と、TFT素子を介して前記2本の隣接する映像信号線のうちの他方の映像信号線に接続している画素電極とが交互に並んでいる表示装置であって、前記複数個の画素電極のうちの1つの画素電極に書き込む映像データの階調と、当該1つの画素電極がTFT素子を介して接続している映像信号線と同じ映像信号線にTFT素子を介して接続しており、かつ、当該1つの画素電極よりも1つだけ前記映像信号線の信号入力端側にある前段の画素電極に書き込む映像データの階調とを比較して、前記1つの画素電極に書き込む映像データの階調を補正する補正回路を有する表示装置。
【選択図】図3(a)

Description

本発明は、表示装置に関し、特に、TFT液晶表示装置に適用して有効な技術に関するものである。
従来、テレビやパーソナルコンピュータのモニタなどに用いられる表示装置として、TFT液晶表示装置がある。
前記TFT液晶表示装置は、2枚の基板の間に液晶を封入した液晶表示パネルを有する表示装置である。このとき、前記2枚の基板のうちの一方の基板は、一般に、TFT基板と呼ばれており、たとえば、ガラス基板などの絶縁基板の表面に、複数本の走査信号線および複数本の映像信号線、複数個のTFT素子および複数個の画素電極などが形成されている。また、前記2枚の基板のうちの他方の基板は、一般に、対向基板と呼ばれており、たとえば、ガラス基板などの絶縁基板の表面に、前記表示領域を画素毎の領域に分割する遮光膜やカラーフィルタなどが形成されている。なお、前記画素電極と対になって前記液晶を駆動させる対向電極は、前記TFT基板側に形成されていることもあるし、前記対向基板側に形成されていることもある。
前記液晶表示パネルは、映像や画像を表示する表示領域が多数個の画素の集合で設定されており、各画素は、TFT素子およびTFT素子のソースに接続している画素電極を有する。このとき、各TFT素子は、ドレインが映像信号線に接続しており、ゲートが走査信号線に接続している。なお、本明細書では、前記TFT素子のソースとドレインについて、画素電極に接続しているほうをソースと呼び、映像信号線に接続しているほうをドレインと呼ぶが、この逆、すなわち、画素電極に接続しているほうをドレインと呼び、映像信号線に接続しているほうをソースと呼ぶこともある。
また、従来の前記液晶表示パネルにおいて、2本の隣接する映像信号線の間に、映像信号線の延在方向に沿って配置された複数個の画素電極は、たとえば、各画素電極に接続しているTFT素子を介して、前記2本の隣接する映像信号線のうちのいずれか一方の映像信号線に接続している。このとき、従来の一般的な液晶表示パネルでは、前記各画素電極に接続している各TFT素子のドレインは、すべて、前記2本の映像信号線のうちの同じ映像信号線に接続している。
また、近年の液晶表示パネルには、たとえば、2本の隣接する映像信号線の間に、前記2本の隣接する映像信号線のうちの一方の映像信号線にドレインが接続しているTFT素子と、他方の映像信号線にドレインが接続しているTFT素子とを、前記映像信号線の延在方向に沿って交互に配置した液晶表示パネルがある(たとえば、特許文献1を参照。)。このような液晶表示パネルにおいて、2本の隣接する映像信号線の間に、映像信号線の延在方向に沿って配置された複数個の画素電極は、たとえば、TFT素子を介して前記2本の隣接する映像信号線のうちの一方の映像信号線に接続している画素電極と、他方の映像信号線に接続している画素電極とが、映像信号線の延在方向に沿って交互に並んでいる。
特開平10−90712号公報
ところで、液晶テレビなどの液晶表示装置では、近年、画面のちらつきを抑えたり、動画の表示性能を向上させたりするための高リフレッシュレート化が進んでいる。
しかしながら、従来の液晶表示装置では、高リフレッシュレート化が進むにつれて、前記TFT素子を介して前記画素電極に書き込まれる階調電圧に書き込み不足が生じ、画質が劣化するという問題があった。
また、従来の液晶表示装置では、たとえば、同じ1本の映像信号線にドレインが接続している複数個の画素電極における書き込み不足の不足量に違いが生じ、たとえば、横筋と呼ばれる現象が発生し、画質が劣化するという問題があった。
本発明の目的は、たとえば、液晶表示装置の画質の劣化を防ぐことが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
(1)複数本の走査信号線と、複数本の映像信号線と、複数個のTFT素子と、前記TFT素子のソースに接続している複数個の画素電極とを有し、かつ、2本の隣接する映像信号線の間に、前記映像信号線の延在方向に沿って並んだ複数個の画素電極は、TFT素子を介して前記2本の隣接する映像信号線のうちの一方の映像信号線に接続している画素電極と、TFT素子を介して前記2本の隣接する映像信号線のうちの他方の映像信号線に接続している画素電極とが交互に並んでいる表示パネルを備える表示装置であって、前記複数個の画素電極のうちの1つの画素電極に書き込む映像データの階調と、当該1つの画素電極がTFT素子を介して接続している映像信号線と同じ映像信号線にTFT素子を介して接続しており、かつ、当該1つの画素電極よりも1つだけ前記映像信号線の信号入力端側にある前段の画素電極に書き込む映像データの階調とを比較して、前記1つの画素電極に書き込む映像データの階調を補正する補正回路を有する表示装置。
(2)前記(1)の表示装置において、前記補正回路は、1フレーム期間分の映像データのうちの、2本の隣接する走査信号線の間に、前記走査信号線の延在方向に沿って並んだ複数個の画素電極のそれぞれに対して書き込む映像データを保持するラインメモリを有する表示装置。
(3)前記(1)または(2)の表示装置において、前記補正回路は、前記1つの画素電極に書き込む映像データの階調と、前記前段の画素電極に書き込む映像データの階調との差がある特定の値よりも大きい場合に、前記1つの画素電極に書き込む映像データの階調を変更して補正する階調補正手段を有する表示装置。
(4)前記(3)の表示装置において、前記階調補正手段は、前記1つの画素電極に書き込む映像データの階調と、前記前段の画素電極に書き込む映像データの階調との差に応じて、前記1つの画素電極に書き込む映像データの階調補正量を変化させる表示装置。
(5)前記(3)または(4)の表示装置において、前記階調補正手段は、前記1つの画素電極と前記映像信号線の信号入力端との距離が、あらかじめ定められた値よりも大きい場合に、前記映像データの階調を補正する表示装置。
(6)前記(3)または(4)の表示装置において、前記階調補正手段は、前記1つの画素電極と前記映像信号線の信号入力端との距離に応じて、前記映像データの階調の補正量を変化させる表示装置。
(7)前記(1)または(2)の表示装置において、前記補正回路は、前記1つの画素電極に書き込む映像データの階調と、前記前段の画素電極に書き込む映像データの階調との差に基づいて、前記1つの画素電極に書き込む映像データの先頭に、当該映像データの階調に相当する電圧とは異なる電圧の信号を付加して補正する階調補正手段を有する表示装置。
(8)前記(7)の表示装置において、前記階調補正手段は、前記1つの画素電極と前記映像信号線の信号入力端との距離が、あらかじめ定められた値よりも大きい場合に、前記1つの画素電極に書き込む映像データの階調に相当する電圧とは異なる電圧の信号を付加して補正する表示装置。
(9)前記(7)の表示装置において、前記階調補正手段は、前記1つの画素電極と前記映像信号線の信号入力端との距離に応じて、前記1つの画素電極に書き込む映像データの階調に相当する電圧とは異なる電圧の大きさまたは付加する時間、あるいはその両方を変化させる表示装置。
(10)前記(1)乃至(9)のいずれかの表示装置において、前記表示パネルは、2枚の基板の間に液晶が封入された液晶表示パネルである表示装置。
(11)複数本の走査信号線と、複数本の映像信号線と、複数個のTFT素子と、前記TFT素子のソースに接続している複数個の画素電極とを有し、かつ、2本の隣接する映像信号線の間に、前記映像信号線の延在方向に沿って並んだ複数個の画素電極は、TFT素子を介して前記2本の隣接する映像信号線のうちの一方の映像信号線に接続している画素電極と、TFT素子を介して前記2本の隣接する映像信号線のうちの他方の映像信号線に接続している画素電極とが交互に並んでいる表示パネルを備える表示装置であって、前記複数本の走査信号線には、それぞれ、前記走査信号線の延在方向に沿って並んだ複数個のTFT素子のゲートが接続しており、前記複数本の走査信号線には、それぞれ、あらかじめ定められた時間周期で、当該時間周期よりも短い時間だけ前記TFT素子をオンにする走査信号が加わり、前記各走査信号線に加わる走査信号における前記TFT素子をオンにする時間は、前記時間周期を、前記走査信号線の総数で除した時間よりも短い表示装置。
(12)前記(11)の表示装置において、前記走査信号は、ある1つのTFT素子をオフからオンに切り替える時刻と、前記映像信号線に加えられた映像信号が当該TFT素子のソースに接続している画素電極に書き込まれる信号に変化する時刻との時間差が、当該TFT素子をオンからオフに切り替える時刻と、前記映像信号線に加えられた映像信号が当該TFT素子のソースに接続している画素電極の次の画素電極に書き込まれる信号に変化する時刻との時間差よりも短い表示装置。
(13)前記(11)または(12)の表示装置において、前記表示パネルは、2枚の基板の間に液晶が封入された液晶表示パネルである表示装置。
本発明の表示装置によれば、前記TFT素子を介して画素電極に書き込まれる階調電圧書き込み不足の不足量の違いによる画質の劣化を防ぐことができる。
本発明に係わる液晶表示装置の概略構成の一例を示す模式ブロック図である。 図1(a)に示した液晶表示パネルにおける表示領域の概略構成の一例を示す模式回路図である。 本発明に係わるTFT液晶表示装置における各画素の階調の一例を示す模式回路図である。 図2(a)に示した2つの画素電極PX1,PX2に書き込まれる階調電圧の一例を示す模式波形図である。 実施例1の液晶表示装置の駆動方法の概要を説明するための模式回路図である。 図3(a)に示した2つの画素電極PX1,PX2に書き込まれる階調電圧の一例を示す模式波形図である。 実施例1のTFT液晶表示装置の補正回路の一構成例を示す模式ブロック図である。 補正回路に入力される映像データの一例を示す模式図である。 補正回路のデータ並替手段で並べ替えを行った映像データの一例を示す模式図である。 横筋と呼ばれる現象の傾向を説明するための模式図である。 階調の補正方法の第1の応用例を説明するための模式グラフ図である。 階調の補正方法の第2の応用例を説明するための模式グラフ図である。 実施例2の液晶表示装置の駆動方法の概要を説明するための模式回路図である。 図6(a)に示した2つの画素電極PX1,PX2に書き込まれる階調電圧の一例を示す模式波形図である。 従来の液晶表示装置の駆動方法の一例を説明するための模式図である。 実施例1および実施例2とは別の視点から見た横筋が発生する原因を説明するための模式波形図である。 実施例3の液晶表示装置の駆動方法の一例を説明するための模式図である。 実施例3の液晶表示装置の駆動方法による作用効果を説明するための模式波形図である。
以下、本発明について、図面を参照して実施の形態(実施例)とともに詳細に説明する。なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
図1(a)および図1(b)は、本発明に係わる表示装置の一例を説明するための模式図である。図1(a)は、本発明に係わる液晶表示装置の概略構成の一例を示す模式ブロック図である。図1(b)は、図1(a)に示した液晶表示パネルにおける表示領域の概略構成の一例を示す模式回路図である。
本発明に係わる表示装置の1つとして、TFT液晶表示装置がある。TFT液晶表示装置は、たとえば、図1(a)に示すように、複数本の走査信号線GLおよび複数本の映像信号線DLを有する液晶表示パネル1と、データドライバ2と、ゲートドライバ3と、制御回路4とを有する。データドライバ2は、液晶表示パネル1の各映像信号線DLに加える映像信号(階調電圧信号と呼ぶこともある)を生成する駆動回路である。ゲートドライバ3は、液晶表示パネル1の各走査信号線GLに加える走査信号を生成する駆動回路である。制御回路4は、データドライバ2の動作およびゲートドライバ3の動作を制御する回
路である。
なお、図1(a)では省略しているが、TFT液晶表示装置には、液晶表示パネル1、データドライバ2、ゲートドライバ3、および制御回路4のほかにもいくつかの回路部品などを有することはもちろんであり、TFT液晶表示装置が透過型または半透過型である場合、たとえば、バックライトユニットと呼ばれる光源を有する。
液晶表示パネル1の表示領域DAは、複数個のマトリクス状に配置された画素の集合として設定されており、1つの画素は、たとえば、2本の隣接する走査信号線GLと2本の隣接する映像信号線DLとで囲まれる領域の大きさに相当する。このとき、各画素は、アクティブ素子(スイッチング素子と呼ぶこともある)であるTFT素子と、TFT素子のソースに接続している画素電極とを有する。また、各TFT素子のドレインは、当該TFT素子のソースに接続している画素電極を挟んで隣接する2本の映像信号線DLのうちのいずれか一方の映像信号線DLに接続しており、各TFT素子のゲートは、当該TFT素
子のソースに接続している画素電極を挟んで隣接する2本の走査信号線GLのうちのいずれか一方の走査信号線GLに接続している。すなわち、2本の隣接する映像信号線DLの間に配置された画素電極は、TFT素子を介して前記2本の隣接する映像信号線DLのうちのいずれか一方の映像信号線に接続している。
また、本発明に係わるTFT液晶表示装置の液晶表示パネル1において、2本の隣接する映像信号線DLの間に、映像信号線DLの延在方向に沿って配置された複数個の画素電極は、TFT素子を介して前記2本の隣接する映像信号線DLのうちの一方の映像信号線DLに接続している画素電極と、TFT素子を介して他方の映像信号線DLに接続している画素電極PXとが、映像信号線DLの延在方向に沿って交互に並んでいる。
すなわち、本発明に係わるTFT液晶表示装置の液晶表示パネル1では、図1(b)に示すように、たとえば、2本の隣接する映像信号線DLと映像信号線DLm+1との間に、映像信号線DLの延在方向に沿って配置された複数個の画素電極PXは、TFT素子を介して映像信号線DLm+1に接続している画素電極PXと、TFT素子を介して映像信号線DLに接続している画素電極PXとが、交互に並んでいる。
また、図1(b)において、2本の走査信号線GLn−1,GLの間にある画素電極PXのライン(行)HLは、走査信号線GLに加えられる走査信号がオンになっている期間に、各映像信号線DLに加えられている映像信号が書き込まれる画素電極のラインである。また、2本の走査信号線GL,GLn+1の間にある画素電極PXのラインHLn+1は、走査信号線GLn+1に加えられる走査信号がオンになっている期間に、各映像信号線DLに加えられている映像信号が書き込まれる画素電極のラインである。2本の走査信号線GLn+1,GLn+2の間にある画素電極PXのラインHLn+2は、走査信号線GLn+2に加えられる走査信号がオンになっている期間に、各映像信号線DLに加えられている映像信号が書き込まれる画素電極のラインである。
なお、図1(b)には、横5画素×縦3画素の15個の画素の概略構成を示している。液晶表示パネル1がRGB方式のカラー液晶表示パネルの場合、各画素は、一般にサブピクセルと呼ばれる画素であり、走査信号線GLの延在方向に沿って並んだR(赤)の画素、G(緑)の画素、B(青)の画素の3つの画素により、映像または画像の1ドットが表示される。
図1(b)に示した例では、2本の映像信号線DLm−2,DLm−1の間にある画素電極PXの列Gu−1、および2本の映像信号線DLm+1,DLm+2の間にある画素電極PXの列Gが、それぞれ、G(緑)の階調表示を行う画素の画素電極の列である。また、2本の映像信号線DLm−1,DLの間にある画素電極PXの列Bu−1、および2本の映像信号線DLm+2,DLm+3の間にある画素電極PXの列Bが、それぞれ、B(青)の階調表示を行う画素の画素電極の列である。また、2本の映像信号線DL,DLm+1の間にある画素電極PXの列Rが、R(赤)の階調表示を行う画素の画素電極の列である。
また、図1(b)では、2本の走査信号線GLn−1,GLの間にある画素電極PXのライン(行)HLの5つの画素電極PXのうちの、画素電極の列Rにある画素電極を有する画素、画素電極の列Gにある画素電極を有する画素、および画素電極の列Bにある画素電極を有する画素の3つの画素が、映像または画像の1ドットを構成している。
図1(b)に示したような構成の液晶表示パネル1を有するTFT液晶表示装置では、たとえば、データドライバ2から各映像信号線DLに映像信号を加えるときに、2本の隣接する映像信号線のうちの、一方の映像信号線には正極性の映像信号を加え、他方の映像信号線には負極性の映像信号を加える。なお、前記正極性および前記負極性というのは、映像信号が書き込まれた画素電極の電位と対向電極の電位との関係に基づく極性であり、画素電極の電位が共通電圧の電位よりも高くなる映像信号を正極性の映像信号と呼び、画素電極の電位が共通電圧の電位よりも低くなる映像信号を負極性の映像信号と呼ぶ。
このとき、たとえば、図1(b)に示した2本の隣接する映像信号線DL,DLm+1のうちの、一方の映像信号線DLに負極性の映像信号を加え、他方の映像信号線DLm+1に負極性の映像信号を加えると、映像信号線DL,DLm+1の間にある画素電極PXは、正極性(+)の画素電極と、負極性(−)の画素電極とが交互に並んでいる状態になる。
またこのとき、走査信号線GLの延在方向に並んだ複数個の画素電極PX、たとえば、2本の隣接する走査信号線GL,GLn+1の間にある画素電極PXも、正極性(+)の画素電極と、負極性(−)の画素電極とが交互に並んでいる状態になる。
すなわち、本発明に係わるTFT液晶表示装置は、一般に列毎反転と呼ばれている反転方式で、一般にドット反転と呼ばれている反転方式を実現することができる。
しかしながら、本発明に係わるTFT液晶表示装置では、たとえば、横筋と呼ばれる現象が発生して画質を劣化させることがある。そこで、横筋と呼ばれる現象が発生する原因の1つについて、図2(a)および図2(b)を参照して簡単に説明する。
図2(a)および図2(b)は、本発明に係わるTFT液晶表示装置における問題点の1つを説明するための模式図である。図2(a)は、本発明に係わるTFT液晶表示装置における各画素の階調の一例を示す模式回路図である。図2(b)は、図2(a)に示した2つの画素電極PX1,PX2に書き込まれる階調電圧の一例を示す模式波形図である。
本発明に係わるTFT液晶表示装置において、液晶表示パネル1に映像または画像を表示させるときには、各画素の画素電極PXに、たとえば、図2(a)の画素電極PXに示すような数値の階調の映像信号(階調電圧)を書き込むことがある。すなわち、R(赤)の階調表示を行う画素の画素電極PXおよびG(緑)の階調表示を行う画素の画素電極PXには、それぞれの色における100階調に相当する階調電圧を書き込み、B(青)の階調表示を行う画素の画素電極PXには、青色における250階調に相当する階調電圧を書き込むことがある。
このとき、たとえば、2つの隣接する画素電極の列Bu−1,Rの間を通る映像信号線DLには、たとえば、図2(b)の上側に示したように、列Bu−1にある画素電極PXに書き込むための青色における250階調に相当する電圧V250の映像信号と、列Rにある画素電極PXに書き込むための赤色における100階調に相当する電圧V100の映像信号とが交互に入れ替わる映像信号DATAが加わっている。なお、図2(b)の上側に示した波形図のDATAにおいて、HL,HLn+1,HLn+2の3つの区間は、それぞれ、図2(a)に示したラインHL,HLn+1,HLn+2にある画素電極PXに書き込むための映像信号が加えられている区間である。
また、ラインHLn+1、列Rにある画素電極PX1に、赤色における100階調に相当する電圧V100の映像信号が書き込まれるときの、走査信号Vgの波形、共通電圧Vcomの波形、および画素電極PX1の電圧Vpxの波形と、映像信号線DLに加わっている映像信号DATAの波形との関係は、たとえば、図2(b)の上側に示したような関係になっている。すなわち、画素電極PX1の電圧Vpxは、走査信号線GLn+1の走査信号Vgがオンになった直後、たとえば、画素電極PX1の前段の画素電極PX3に書き込む映像信号の電圧V250の影響により急激に上昇し、その状態から本来の電圧V100の映像信号が書き込まれる。その結果、走査信号Vgの立ち下がりが始まる時点での、映像信号DATAにおける画素電極PX1に対する階調電圧と、実際に画素電極PX1に書き込まれた電圧との電位差ΔV1は小さい。
一方、2つの隣接する画素電極の列R,Gの間を通る映像信号線DLm+1には、たとえば、図2(b)の下側に示したように、列Rにある画素電極PXに書き込むための赤色における100階調に相当する電圧V100の映像信号と、列Gにある画素電極PXに書き込むための緑色における100階調に相当する電圧V100の映像信号とが交互に入れ替わる映像信号DATAm+1が加わっている。なお、図2(b)の下側に示した波形図のDATAm+1において、HLn+1,HLn+2,HLn+3の3つの区間は、それぞれ、図2(a)に示したラインHLn+1,HLn+2、および図示していないラインHLn+3にある画素電極PXに書き込むための映像信号が加えられている区間である。
またこのとき、ラインHLn+2、列Rにある画素電極PX2に、赤色における100階調に相当する電圧V100の映像信号が書き込まれるときの、走査信号Vgの波形、共通電圧Vcomの波形、および画素電極PX2の電圧Vpxの波形と、映像信号線DLm+1に加わっている映像信号DATAm+1の波形との関係は、たとえば、図2(b)の下側に示したような関係になっている。すなわち、画素電極PX2の電圧Vpxは、走査信号線GLn+2の走査信号Vgがオンになった直後、たとえば、画素電極PX2の前段の画素電極PX4に書き込む映像信号の電圧V100の影響によりゆるやかに上昇し、その状態から本来の電圧V100の映像信号が書き込まれる。その結果、走査信号Vgの立ち下がりが始まる時点での、映像信号DATAm+1における画素電極PX2に対する階調電圧V100と、実際に画素電極PX2に書き込まれた電圧との電位差ΔV2は、映像信号DATAにおける画素電極PX1に対する階調電圧V100と、実際に画素電極PX1に書き込まれた電圧との電位差ΔV1よりも大きくなる。
2つの画素電極PX1,PX2は、ともに列Rにある画素電極であるため、赤色における100階調に相当する電圧V100が書き込まれなければならない。しかしながら、実際には、図2(b)に示したように、映像信号線DLに加わっている映像信号DATAにおける階調電圧V100と画素電極PX1に実際に書き込まれた電圧との電位差ΔV1と、映像信号線DLm+1に加わっている映像信号DATAm+1における階調電圧V100と画素電極PX2に実際に書き込まれた電圧との電位差ΔV2との大きさが異なる。すなわち、TFT素子を介して映像信号線DLに接続している画素電極PX1と、TFT素子を介して映像信号線DLm+1に接続している画素電極PX2とでは、書き込み不足の不足量が異なる。
そのため、従来のTFT液晶表示装置では、画素電極PX1を有する画素の階調(輝度)と、画素電極PX2を有する画素の階調(輝度)が異なる値になり、横筋と呼ばれる現象が発生し、画質が劣化するという問題が発生していた。
なお、図2(a)に示した各画素電極の階調数は、横筋と呼ばれる現象が目立ちやすい組み合わせの一例であり、ほかの階調数の組み合わせであっても、横筋と呼ばれる現象は発生する。また、図2(a)では、同じ色の表示を担う複数の列にある複数個の画素電極、たとえば、列Bu−1にある画素電極と列Bにある画素電極が、すべて同じ階調数である場合を例に挙げているが、各列における画素電極の階調数が任意の組み合わせであっても、横筋と呼ばれる現象は発生する。またさらに、図2(a)では、同じ列にある複数個の画素電極、たとえば、列Rにある画素電極が、すべて同じ階調数である場合を例に挙げているが、各画素電極の階調数が任意の組み合わせであっても、横筋と呼ばれる現象は発生する。
以下、図1(b)に示したような構成の液晶表示パネル1を有するTFT液晶表示装置において、横筋と呼ばれる現象の発生を抑え、画質の劣化を防ぐ方法について説明する。
図3(a)および図3(b)は、本発明による実施例1のTFT液晶表示装置の駆動方法の一例を説明するための模式図である。図3(a)は、実施例1の液晶表示装置の駆動方法の概要を説明するための模式回路図である。図3(b)は、図3(a)に示した2つの画素電極PX1,PX2に書き込まれる階調電圧の一例を示す模式波形図である。
実施例1では、たとえば、図2(a)に示した画素電極PX1に書き込まれた階調電圧の書き込み不足量ΔV1と、画素電極PX2に書き込まれた階調電圧の書き込み不足量ΔV2との差を小さくするために、たとえば、画素電極PX1がTFT素子を介して接続している映像信号線DLに接続している前段の画素電極、すなわち、ラインHL,列Bu−1にある画素電極PX3に対する映像信号と、画素電極PX1に対する映像信号との階調差に基づいて、画素電極PX1に書き込む映像信号の階調を補正する。
すなわち、TFT素子を介して、ある1本の映像信号線DLに接続している複数個の画素電極PXのうちの1つの画素電極PXに書き込む映像信号(階調電圧)を、当該1つの画素電極PXの前段(信号入力端側)にある画素電極PXに書き込む映像信号との階調差に応じて補正する。このとき、注目する1つの画素電極PXの階調は、たとえば、下記表1のような補正テーブルに基づいて補正する。
Figure 2013148916
なお、表1において、Kn+1は注目する1つの画素電極PXに書き込む映像信号の補正前の階調であり、Kn+1’は補正後の階調である。また、Kは、注目する画素電極PXの前段の画素電極PXに書き込む映像信号線の補正前の階調である。
表1に示した例では、注目する1つの画素電極PXに書き込む映像信号の補正前の階調Kn+1と、その前段の画素電極PXに書き込む映像信号の補正前の階調Kとの差ΔKが、たとえば、−100以下である場合、注目する1つの画素電極PXに書き込ませる映像信号を(Kn+1−2)階調に補正する。図2(a)に示したような階調で表示する場合、ラインHLn+1、列Rにある画素電極PX1に書き込ませる映像信号の階調と、その前段の画素電極であるラインHL、列Bu−1にある画素電極PX3に書き込ませる映像信号の階調との差ΔKは、ΔK=100−250=−150である。そのため、表1に示した補正テーブルに基づいて階調を補正する場合、画素電極PX1に書き込ませる映像信号の階調は、図3(a)に示すように、100階調から98階調に補正する。なお、図3(a)において、各映像信号線DLm−2,DLm−1,DL,DLM+1,DLM+2,DLM+3の上端にある三角形の印は、信号入力端であることを示している。
このようにすると、図3(a)に示した2つの画素電極PX1,PX2に書き込まれる階調電圧Vpxの波形と、走査信号Vgの波形、共通電圧Vcomの波形、および画素電極に書き込まれる電圧Vpxの波形と、映像信号線DLに加わっている映像信号DATAの波形との関係は、それぞれ、図3(b)に示したような関係になる。
このとき、画素電極PX1に書き込まれた電圧Vpxと映像信号DATAにおける階調電圧との電位差ΔV1’(すなわち書き込み不足量)は、98階調に相当する電圧V98の映像信号を書き込ませたときの電位差である。そのため、図3(b)に点線で示した100階調に相当する電圧V100のとき映像信号と、98階調の映像信号で画素電極PX1に書き込まれた電圧Vpxとの電位差は、図2(b)に示した電位差ΔV1よりも大きくなる。
一方、画素電極PX2に書き込む補正前の映像信号の階調と、その前段の画素電極PX4に書き込む補正前の映像信号の階調とは、ともに100階調であるため、表1に示した補正テーブルに基づくと、画素電極PX2の映像信号の階調は100階調のままである。そのため、画素電極PX2に書き込まれる階調電圧Vpxの波形は、図2(b)の下側に示した波形と同じ波形になり、映像信号DATAm+1における階調電圧V100と画素電極PX2に書き込まれた電圧Vpxとの電位差は、図2(b)に示した電位差Δ2と同じである。
したがって、実施例1のTFT液晶表示装置の駆動方法では、走査信号Vgの立ち下がりが始まる時点での映像信号DATAの階調電圧と実際に画素電極PX1に書き込まれた電圧との電位差ΔV1’と、走査信号Vgの立ち下がりが始まる時点での映像信号DATAm+1の階調電圧と実際に画素電極PX2に書き込まれた電圧との電位差ΔV2との差(ΔV2−ΔV1’)が、ΔV2−ΔV1よりも小さくなる。そのため、画素電極PX1を有する画素の階調(輝度)と、画素電極PX2を有する画素の階調(輝度)との差が小さくなり、横筋と呼ばれる現象の発生による画質が劣化を回避できる。
図4(a)乃至図4(b)は、実施例1の駆動方法を実現するTFT液晶表示装置の概略構成の一例を示す模式図である。図4(a)は、実施例1のTFT液晶表示装置の補正回路の一構成例を示す模式ブロック図である。図4(b)は、補正回路に入力される映像データの一例を示す模式図である。図4(c)は、補正回路のデータ並替手段で並べ替えを行った映像データの一例を示す模式図である。
実施例1のようなTFT液晶表示装置の駆動方法を実現するためには、たとえば、図1(a)に示した制御回路4に、たとえば、図4(a)に示すような構成の補正回路401を設ければよい。補正回路401は、たとえば、データ並替手段401aと、階調補正手段401bと、ラインメモリ401cとを有する。
TFT液晶表示装置に入力される映像データ501は、たとえば、図4(b)に示すような形式になっており、各映像信号線DLの映像信号は、2本の隣接する映像信号線の間にある複数個の画素電極PXに対して書き込む階調電圧で構成されている。すなわち、映像信号線DLに加える映像信号は、2本の映像信号線DL,DLm+1の間にある各画素電極PXに対して書き込む階調データKcn,m(cはR,G,Bのいずれか1つ。n=1,2,3,…,N)で構成されている。そのため、まず、データ並替手段401aにおいて、たとえば、図4(c)に示すような形式の映像データ502に並べ替える。なお、映像信号線DLに対する階調データのうちの、KD2,1およびKD4,1は、ダミーの映像信号であり、たとえば、KD2,1はKR1,1と同じ階調データにし、KD4,1はKR3,1と同じ階調データにする。
データ並替手段401で並べ替えた映像データ502は、ラインHL毎に、階調補正手段401bおよびラインメモリ401cに転送される。階調補正手段401bは、ラインHLの各画素電極に対して書き込む階調データと、ラインメモリ401cで保持しているラインHLn−1の各画素電極に対して書き込む階調データとを比較し、たとえば、前記表1のような補正テーブルと、極性制御手段402からの極性識別子(正極性または負極性)に基づいてラインHLの各画素電極に対して書き込む階調データを補正する。その後は、補正された映像データ503をデータドライバ2に転送し、各映像信号線DLに加える映像信号(階調電圧信号)を生成し、たとえば、制御回路4などで制御されているタイミング(クロック信号)に基づいて、各映像信号線DLに映像信号を加えるとともに、各走査信号線GLに加える走査信号を順次オンにしていくことで、1フレーム期間分の映像または画像を液晶表示パネル1に表示させる。
なお、図4(a)に示した補正回路401は、実施例1の駆動方法を実現するための回路構成の一例である。すなわち、図3(a)および図3(b)ならびに表1を参照して説明したような方法で、各画素電極PXに書き込む映像信号の階調を補正することができれば、別の構成であってもよいことはもちろんである。
以上説明したように、本実施例1のTFT液晶表示装置およびその駆動方法によれば、横筋と呼ばれる現象の発生を抑え、TFT液晶表示装置の画質の劣化を防ぐことができる。
なお、実施例1では、たとえば、前記表1のように、2つの画素電極の階調差ΔKについて、ΔK≧100の場合、100>ΔK≧50の場合、50>ΔK>−50の場合、−50≧ΔK>−100の場合、−100≧ΔKの場合の5段階に分けた補正テーブルを用いて補正する例を挙げたが、補正テーブルは、別の数値で5段階に分けてもよいことはもちろんである。またさらに、6段階以上に分けてもよいことも、もちろんである。
図5(a)乃至図5(c)は、実施例1の応用例を説明するための模式図である。図5(a)は、横筋と呼ばれる現象の傾向を説明するための模式図である。図5(b)は、階調の補正方法の第1の応用例を説明するための模式グラフ図である。図5(c)は、階調の補正方法の第2の応用例を説明するための模式グラフ図である。
図1(b)に示した構成のTFT液晶表示装置を、従来の方法で駆動させたときに発生する横筋と呼ばれる現象は、たとえば、図5(a)に示すように、映像信号線DLの信号入力端に近いラインHL、映像信号線DLの信号入力端から最も遠いラインHL、そしてそれらの間にあるラインHLおよびラインHLのそれぞれでレベル(見え方)が異なり、一般的には、映像信号線DLの信号入力端に近いラインHLの近傍ではあまり目立たず、映像信号線DLの信号入力端から遠ざかるにつれて目立つようになってくる。なお、図5(a)において、各映像信号線DL,DL,DLM+1の上端にある三角形の印は、信号入力端であることを示している。
このように、映像信号線DLの信号入力端からの距離が長いラインHLほど横筋が目立つ原因の1つとして、たとえば、各映像信号線DLに加えられた映像信号の遅延量が関係している。
そのため、実施例1で説明した駆動方法でTFT液晶表示装置を駆動させるときには、たとえば、図5(b)に示すように、映像信号の遅延時間DTが閾値DTthよりも長くなるラインHLthからラインHLまでの画素についてのみ、上記のような階調データの補正を行うようにしてもよい。なお、図5(b)に示したグラフ図において、横軸はラインHLであり、映像信号線の信号入力端に最も近いラインをHLとし、映像信号線の信号入力端から最も遠いラインをHLとしている。また、縦軸は映像信号の遅延時間DT(sec)であり、上に行くほど遅延時間が長くなる。
なお、このような方法でTFT液晶表示装置を駆動させる場合、遅延時間の閾値DTth、すなわち補正を開始するラインHLthを適宜変更可能であることはもちろんである。
また、このような方法でTFT液晶表示装置を駆動させる場合、たとえば、遅延時間が閾値DTthよりも短いラインHLからラインHLth−1までの画素についても、階調データの補正を行うことが可能である。その場合、たとえば、ラインHLからラインHLth−1までの画素に対する補正テーブルと、ラインHLthからラインHLまでの画素に対する補正テーブルとを用意すればよい。
また、映像信号の遅延時間DTに対して閾値を設定するときには、たとえば、図5(c)に示すように、第1の閾値DTth1、第2の閾値DTth2、および第3の閾値DTth3の3つの閾値を設定し、当該3つの閾値で分けられた区間毎に、異なる補正テーブルT1,T2,T3,T4に基づいて各ラインHLの画素の階調データを補正してもよい。
なお、図5(c)に示した例では、3つの閾値DTth1,DTth2,DTth3を設定しているが、これに限らず、2つの閾値、または4つ以上の閾値を設定してもよいことはもちろんである。
図6(a)および図6(b)は、本発明による実施例2のTFT液晶表示装置の駆動方法の一例を説明するための模式図である。図6(a)は、実施例2の液晶表示装置の駆動方法の概要を説明するための模式回路図である。図6(b)は、図6(a)に示した2つの画素電極PX1,PX2に書き込まれる階調電圧の一例を示す模式波形図である。
実施例2では、たとえば、図2(a)に示した画素電極PX1に書き込まれた階調電圧の書き込み不足量と、画素電極PX2に書き込まれた階調電圧の書き込み不足量との差を小さくするために、たとえば、画素電極PX2がTFT素子を介して接続している映像信号線DLm+1に接続している前段の画素電極、すなわち、ラインHLn+1、列Gにある画素電極PX4に対する映像信号と、画素電極PX2に対する映像信号との階調差に基づいて、画素電極PX2に書き込む映像信号をオーバーシュートまたはアンダーシュートさせる。
液晶表示パネル1の各画素を、たとえば、図6(a)に示したような階調で表示する場合、ラインHLn+1、列Rにある画素電極PX1に書き込まれる階調電圧Vpxの波形と、走査信号Vgの波形、共通電圧Vcomの波形、および画素電極PX1に書き込まれる階調電圧Vpxの波形と、映像信号線DLに加えられている映像信号DATAの波形との関係は、それぞれ、図6(b)の上側に示したような関係になっている。この波形の関係は、図2(b)の上側に示した関係と同じであり、走査信号Vgの立ち下がりが始まる時点での、映像信号DATAにおける画素電極PX1に対する階調電圧と、実際に画素電極PX1に書き込まれた電圧との電位差ΔV1は小さい。
一方、ラインHLn+2、列Gにある画素電極PX2に書き込まれる階調電圧Vpxの波形と、走査信号Vgの波形、共通電圧Vcomの波形、および画素電極PX2に書き込まれる階調電圧Vpxの波形と、映像信号線DLm+1に加わっている映像信号DATAm+1の波形との関係は、従来の駆動方法の場合、図2(b)の下側に示したような関係になる。その結果、走査信号Vgの立ち下がりが始まる時点での、映像信号DATAm+1における画素電極PX2に対する階調電圧と、実際に画素電極PX2に書き込まれた電圧との電位差ΔV2は、映像信号DATAにおける画素電極PX1に対する階調電圧と、実際に画素電極PX1に書き込まれた電圧との電位差ΔV1よりも大きくなる。
そこで、実施例2の駆動方法では、たとえば、図6(b)の下側に示すように、映像信号DATAm+1のうちの区間HLn+2、すなわち画素電極PX2に書き込む映像信号の先頭に、時間Δtだけ、書き込む映像信号の電圧V100よりも電位がΔVだけ高い電圧Vosを加えて、画素電極PX2に書き込まれる電圧Vpxをオーバーシュートさせる。このようにすると、走査信号Vgの立ち下がりが始まる時点での、映像信号DATAm+1における画素電極PX2に対する階調電圧と、実際に画素電極PX2に書き込まれた電圧との電位差ΔV2’が、図2(b)に示した電位差ΔV2よりも小さくなる。
したがって、実施例2のTFT液晶表示装置の駆動方法では、走査信号Vgの立ち下がりが始まる時点での、映像信号DATAの階調電圧V100と実際に画素電極PX1に書き込まれた電圧との電位差ΔV1と、走査信号Vgの立ち下がりが始まる時点での、映像信号DATAm+1の階調電圧V100と実際に画素電極PX2に書き込まれた電圧との電位差ΔV2’との差(ΔV2’−ΔV1)が、ΔV2−ΔV1よりも小さくなる。そのため、画素電極PX1を有する画素の階調(輝度)と、画素電極PX2を有する画素の階調(輝度)との差が小さくなり、横筋と呼ばれる現象の発生による画質が劣化を回避できる。
なお、実施例2において、画素電極PX(PX2)に書き込む電圧Vpxをオーバーシュートさせるための電圧Vosを加える時間Δtおよび電位差ΔVは、任意の値に設定することができ、適宜変更可能であることはもちろんである。
また、実施例2の駆動方法を実現させるためには、たとえば、実施例1で説明した補正回路401と同様の構成の補正回路を制御回路4に設ければよい。なお、実施例2の駆動方法の場合、補正回路401の階調補正手段401bにおいて、階調データそのものを補正する代わりに、電圧Vosの電位や付加する時間などを決定して階調データ(映像信号)に付加する。
また、実施例2のTFT液晶表示装置の駆動方法においても、たとえば、図5(b)に示したように、映像信号の遅延時間が閾値よりも長くなるラインの画素に対する映像信号のみを補正してもよいことはもちろんである。またさらに、たとえば、図5(c)に示したように、いくつかの閾値を設定し、その区間毎に、映像信号に付加する電圧Vosの電位や付加する時間などの組み合わせを変えた補正テーブルを用意して、各画素の映像信号を補正してもよいことはもちろんである。
図7(a)乃至図7(d)は、本発明による実施例3のTFT液晶表示装置の駆動方法の一例を説明するための模式図である。図7(a)は、従来の液晶表示装置の駆動方法の一例を説明するための模式図である。図7(b)は、実施例1および実施例2とは別の視点から見た横筋が発生する原因を説明するための模式波形図である。図7(c)は、実施例3の液晶表示装置の駆動方法の一例を説明するための模式図である。図7(d)は、実施例3の液晶表示装置の駆動方法による作用効果を説明するための模式波形図である。なお、図7(b)および図7(d)は、図2(a)に示した2つの画素PX1,PX2に書き込まれる階調電圧の一例を示している。
実施例1および実施例2で説明した液晶表示装置を含む従来の一般的な液晶表示装置において、各走査信号線GLに加わる走査信号Vgの波形は、たとえば、図7(a)に示すようになっている。なお、図7(a)には、1枚の液晶表示パネルに設けられたすべて(N本)の走査信号線のうちの、映像信号線の信号入力端に最も近い位置に配置された4本の走査信号線GL,GL,GL,GLと、映像信号線の信号入力端から最も遠い位置に配置された2本の走査信号線GLN−1,GLに加わる走査信号の波形を示している。また、図7(a)には、上記の各走査信号線に加わる走査信号の波形とともに、映像信号線DLに加わる映像信号DATAおよび映像信号線DLm+1に加わる映像信号DATAm+1、ならびに共通電極の電位(共通電位)Vcomを示している。
従来の一般的な液晶表示装置において、各走査信号線GLに加わる走査信号Vgは、あらかじめ定められた時間周期Tfごとに、当該走査信号線GLに接続しているTFT素子がオンになるような信号である。このとき、各走査信号線GLの走査信号Vgにおいて、TFT素子をオンにする時間Tonは、一般に、前記時間周期Tfを走査信号線GLの総数Nで除した値(Tf/N)である。
なお、実際の液晶表示装置において、各走査信号線GLに加わる走査信号Vgの波形は、たとえば、図7(b)に示すような、なまりのある波形である。このような波形の走査信号Vgにおいては、一般に、走査信号Vgが立ち上がる時刻をTFT素子がオフからオンに切り替える時刻とし、走査信号Vgが立ち下がる時刻をTFT素子がオンからオフに切り替える時刻として定義されている。すなわち、走査信号VgにおいてTFT素子をオンにする時間Tonは、走査信号Vgが立ち上がる時刻から立ち下がる時刻までの時間間隔で定義される。
また、実際の液晶表示装置では、たとえば、図7(b)に示すように、走査信号VgにおいてTFT素子をオフからオンに切り替える時刻と、映像信号線DLに加えられた信号が、当該TFT素子を介して画素電極PXに書き込まれる信号に変化する時刻に時間差ΔTがある。そのため、TFT素子がオフからオンに切り替わった直後のΔT秒間は、当該TFT素子を介して接続された画素電極に、前段の画素電極に書き込む信号が書き込まれる。そのため、同じ階調電圧V100が書き込まれる画素PX1,PX2の画素電極に実際に書き込まれた階調電圧Vpxの差ΔV1,ΔV2に違いが生じ、横筋レベルが発生する。
上記のような観点から、実施例1や実施例2とは別の駆動方法として、たとえば、TFT素子がオフからオンに切り替わった直後に、当該TFT素子を介して接続された画素電極に、前段の画素電極に書き込む信号が書き込まれる時間を短くすればよいことを、本願発明者らは見いだした。すなわち、実施例3の液晶表示装置の駆動方法では、走査信号VgにおいてTFT素子をオフからオンに切り替える時刻と、映像信号線DLに加えられた信号が、当該TFT素子を介して画素電極PXに書き込まれる信号に変化する時刻の時間差ΔTを短くする。
実施例3の液晶表示装置の駆動方法は、たとえば、各走査信号線GLに加える走査信号Vgの波形を、たとえば、図7(c)に示すような波形にする。なお、図7(c)には、1枚の液晶表示パネルに設けられたすべて(N本)の走査信号線のうちの、映像信号線の信号入力端に最も近い位置に配置された4本の走査信号線GL,GL,GL,GLと、映像信号線の信号入力端から最も遠い位置に配置された2本の走査信号線GLN−1,GLに加わる走査信号の波形を示している。また、図7(c)には、上記の各走査信号線に加わる走査信号の波形とともに、映像信号線DLに加わる映像信号DATAおよび映像信号線DLm+1に加わる映像信号DATAm+1、ならびに共通電極の電位(共通電位)Vcomを示している。
実施例3の液晶表示装置の駆動方法では、各走査信号線に加わる走査信号Vgにおいて、当該走査信号線GLに接続しているTFT素子をオンにする時間Ton’を、前記時間周期Tfを走査信号線GLの総数Nで除した値(Tf/N)よりも短くする。
またこのとき、TFT素子をオンにする時間Ton’は、たとえば、図7(d)に示すように、各走査信号VgにおいてTFT素子をオフからオンに切り替える時刻(立ち上がりの時刻)を時間Tbだけ遅らせることで、従来の時間Tonよりも短くする。
このようにすると、走査信号VgにおいてTFT素子をオフからオンに切り替える時刻と、映像信号線に加えられた映像信号が、当該TFT素子を介して画素電極に書き込む信号に変化する時刻との時間差ΔTが短くなる。そのため、TFT素子がオンになった直後に、当該TFT素子に接続された画素電極に、前段の画素電極に書き込む信号が書き込まれることを防げる。その結果、たとえば、図7(d)に示したように、同じ階調電圧V100が書き込まれる画素PX1,PX2の画素電極に実際に書き込まれた階調電圧Vpxの差ΔV1,ΔV2に差が小さくなり、横筋の発生による画質の劣化を低減できる。
また、実施例3の液晶表示装置の駆動方法は、すべての走査信号線GLに加える走査信号Vgに対し、TFT素子をオンにする時間をTonからTon’に一律に変化させる。そのため、たとえば、走査信号GLの生成や加えるタイミングを制御するゲートドライバ3や、タイミングコントローラと呼ばれるプリント回路基板において、TFT素子をオンにする時間がTon’になるようにあらかじめ調節しておくことができる。すなわち、実施例3で説明した駆動方法を実現する液晶表示装置は、実施例1や実施例2で説明したような補正回路401を設けなくても横筋の発生を抑えることができ、画質の劣化を低減できる。
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
たとえば、実施例1乃至実施例3では、1本の映像信号線DLに対する映像信号の信号入力端が、当該映像信号線DLの両端のうちの一方であり、かつ、表示領域の上端側(走査信号線GL1側)に設けられている場合を例に挙げているが、近年のTFT液晶表示装置には、たとえば、表示領域DAの下端側(走査信号線GLN側)に信号入力端が設けられているものもある。また、近年のTFT液晶表示装置には、たとえば、表示領域DAの上端側および下端側の両端に信号入力端が設けられているものもある。そのようなTFT液晶表示装置の場合も、実施例1乃至実施例3で説明したような考え方に基づいて、液晶表示パネルを駆動させることで、横筋と呼ばれる現象の発生を抑え、画質の劣化を防ぐことができる。
1 液晶表示パネル
2 データドライバ
3 ゲートドライバ
4 制御回路
401 補正回路
401a データ並替手段
401b 階調補正手段
401c ラインメモリ
402 極性制御手段
GL,GL,GL,GL,GLn−1,GL,GLn+1,GLn+2,GL 走査信号線
DL,DL,DL,DL,DL,DL,DLm−2,DLm−1,DL,DLm+1,DLm+2,DLm+3,DLM+1 映像信号線
PX,PX1,PX2,PX3,PX4 画素電極
HL,HL,HL,HL,HL,HL,HLn+1,HLn+2,HLn+3,HL,HL,HL,HLth,HLth−1,HLth1,HLth2,HLth3 画素電極のライン(行)
u−1,Bu−1,R,G,B 画素電極の列

Claims (3)

  1. 複数本の走査信号線と、複数本の映像信号線と、複数個のTFT素子と、前記TFT素子のソースに接続している複数個の画素電極とを有し、かつ、
    2本の隣接する映像信号線の間に、前記映像信号線の延在方向に沿って並んだ複数個の画素電極は、TFT素子を介して前記2本の隣接する映像信号線のうちの一方の映像信号線に接続している画素電極と、TFT素子を介して前記2本の隣接する映像信号線のうちの他方の映像信号線に接続している画素電極とが交互に並んでいる表示パネルを備える表示装置であって、
    前記複数本の走査信号線には、それぞれ、前記走査信号線の延在方向に沿って並んだ複数個のTFT素子のゲートが接続しており、
    前記複数本の走査信号線には、それぞれ、あらかじめ定められた時間周期で、当該時間周期よりも短い時間だけ前記TFT素子をオンにする走査信号が加わり、
    前記各走査信号線に加わる走査信号における前記TFT素子をオンにする時間は、前記時間周期を、前記走査信号線の総数で除した時間よりも短いことを特徴とする表示装置。
  2. 前記走査信号は、ある1つのTFT素子をオフからオンに切り替える時刻と、前記映像信号線に加えられた映像信号が当該TFT素子のソースに接続している画素電極に書き込まれる信号に変化する時刻との時間差が、当該TFT素子をオンからオフに切り替える時刻と、前記映像信号線に加えられた映像信号が当該TFT素子のソースに接続している画素電極の次の画素電極に書き込まれる信号に変化する時刻との時間差よりも短いことを特徴とする請求項1に記載の表示装置。
  3. 前記表示パネルは、2枚の基板の間に液晶が封入された液晶表示パネルであることを特徴とする請求項1または請求項2に記載の表示装置。
JP2013047997A 2007-01-29 2013-03-11 表示装置 Active JP5616994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013047997A JP5616994B2 (ja) 2007-01-29 2013-03-11 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007017375 2007-01-29
JP2007017375 2007-01-29
JP2013047997A JP5616994B2 (ja) 2007-01-29 2013-03-11 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007197650A Division JP5229713B2 (ja) 2007-01-29 2007-07-30 表示装置

Publications (2)

Publication Number Publication Date
JP2013148916A true JP2013148916A (ja) 2013-08-01
JP5616994B2 JP5616994B2 (ja) 2014-10-29

Family

ID=39786201

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007197650A Active JP5229713B2 (ja) 2007-01-29 2007-07-30 表示装置
JP2013047997A Active JP5616994B2 (ja) 2007-01-29 2013-03-11 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007197650A Active JP5229713B2 (ja) 2007-01-29 2007-07-30 表示装置

Country Status (3)

Country Link
US (1) US8188956B2 (ja)
JP (2) JP5229713B2 (ja)
CN (2) CN101236720B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5229779B2 (ja) * 2007-10-03 2013-07-03 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5208960B2 (ja) * 2007-11-08 2013-06-12 シャープ株式会社 データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法
JP2011102876A (ja) * 2009-11-10 2011-05-26 Hitachi Displays Ltd 液晶表示装置
TWI406254B (zh) * 2009-11-26 2013-08-21 Chunghwa Picture Tubes Ltd 可調變充放電時間之液晶顯示裝置及相關驅動方法
JP5380340B2 (ja) 2010-03-23 2014-01-08 株式会社ジャパンディスプレイ 液晶表示装置
JP5470123B2 (ja) 2010-03-23 2014-04-16 株式会社ジャパンディスプレイ 表示装置
JP5562695B2 (ja) 2010-03-23 2014-07-30 株式会社ジャパンディスプレイ 液晶表示装置
JP2012189767A (ja) 2011-03-10 2012-10-04 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
KR102063313B1 (ko) * 2013-07-08 2020-03-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN104751767B (zh) 2015-04-20 2017-04-26 京东方科技集团股份有限公司 显示面板、其显示方法及显示装置
WO2016189596A1 (ja) * 2015-05-22 2016-12-01 堺ディスプレイプロダクト株式会社 表示装置
JPWO2017033341A1 (ja) * 2015-08-27 2018-06-28 堺ディスプレイプロダクト株式会社 液晶表示装置
JP2017129781A (ja) * 2016-01-21 2017-07-27 株式会社メガチップス 色むら補正装置及び色むら補正方法
JP2017173624A (ja) * 2016-03-24 2017-09-28 パナソニック液晶ディスプレイ株式会社 液晶表示装置
JP6130962B1 (ja) * 2016-10-12 2017-05-17 株式会社セレブレクス データ出力装置
US10235951B2 (en) 2017-03-31 2019-03-19 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
JP7082905B2 (ja) * 2018-05-24 2022-06-09 シャープ株式会社 表示装置及びテレビ受信装置
CN111179876A (zh) * 2020-02-26 2020-05-19 Tcl华星光电技术有限公司 一种驱动电路及显示装置以及显示面板的驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102174A (ja) * 1997-09-26 1999-04-13 Texas Instr Japan Ltd 液晶表示装置
JP2001042287A (ja) * 1999-07-30 2001-02-16 Sony Corp 液晶表示装置およびその駆動方法
JP2001215469A (ja) * 2000-02-04 2001-08-10 Nec Corp 液晶表示装置
JP2005156661A (ja) * 2003-11-21 2005-06-16 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982877B2 (ja) * 1990-12-25 1999-11-29 日本電気株式会社 アクティブマトリックス液晶表示装置
JP3405432B2 (ja) 1996-09-18 2003-05-12 シャープ株式会社 液晶表示装置
JP3472473B2 (ja) * 1998-03-25 2003-12-02 シャープ株式会社 液晶パネルの駆動方法および液晶表示装置
JP2001117074A (ja) * 1999-10-18 2001-04-27 Hitachi Ltd 液晶表示装置
JP3769463B2 (ja) * 2000-07-06 2006-04-26 株式会社日立製作所 表示装置、表示装置を備えた画像再生装置及びその駆動方法
JP3770380B2 (ja) * 2000-09-19 2006-04-26 シャープ株式会社 液晶表示装置
JP2004133177A (ja) * 2002-10-10 2004-04-30 Seiko Epson Corp 焼き付け抑制回路及び焼き付け抑制方法、液晶表示装置およびプロジェクタ
JP4431951B2 (ja) * 2003-11-05 2010-03-17 株式会社 日立ディスプレイズ 表示装置
JP4228931B2 (ja) * 2004-02-18 2009-02-25 日本電気株式会社 液晶パネルの駆動装置及び駆動方法並びにこれを用いた液晶プロジェクタ
JP2006138895A (ja) * 2004-11-10 2006-06-01 Seiko Epson Corp 画像表示装置、液晶パネルの駆動方法
JP2006177992A (ja) * 2004-12-20 2006-07-06 Mitsubishi Electric Corp 液晶表示装置の駆動方法および液晶表示装置
JP4713225B2 (ja) * 2005-05-27 2011-06-29 シャープ株式会社 液晶表示装置
KR101136286B1 (ko) * 2005-10-17 2012-04-19 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
KR101127843B1 (ko) * 2005-10-25 2012-03-21 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102174A (ja) * 1997-09-26 1999-04-13 Texas Instr Japan Ltd 液晶表示装置
JP2001042287A (ja) * 1999-07-30 2001-02-16 Sony Corp 液晶表示装置およびその駆動方法
JP2001215469A (ja) * 2000-02-04 2001-08-10 Nec Corp 液晶表示装置
JP2005156661A (ja) * 2003-11-21 2005-06-16 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法

Also Published As

Publication number Publication date
JP5229713B2 (ja) 2013-07-03
JP2008209890A (ja) 2008-09-11
CN101236720A (zh) 2008-08-06
CN101236720B (zh) 2012-07-18
CN102737600B (zh) 2014-11-12
US8188956B2 (en) 2012-05-29
CN102737600A (zh) 2012-10-17
JP5616994B2 (ja) 2014-10-29
US20090102766A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
JP5616994B2 (ja) 表示装置
US7746335B2 (en) Multi-switch half source driving display device and method for liquid crystal display panel using RGBW color filter
US8605024B2 (en) Liquid crystal display device
US7348951B2 (en) Circuit and method for driving electro-optical device, electro-optical device, and electronic apparatus
JP4419369B2 (ja) 液晶表示装置及びその駆動方法
US20090102777A1 (en) Method for driving liquid crystal display panel with triple gate arrangement
US20050264508A1 (en) Liquid crystal display device and driving method thereof
US10089950B2 (en) Electro-optical device, method of controlling electro-optical device, and electronic instrument
TW201329955A (zh) 顯示裝置及其驅動方法
US8179356B2 (en) Method for driving liquid crystal display with inserting gray image
KR102303277B1 (ko) 표시 장치
KR100671515B1 (ko) 액정표시장치의 도트반전구동방법
US20070195045A1 (en) Liquid crystal display device
KR20150047965A (ko) 액정 표시 장치 및 그 구동 방법
US20210166640A1 (en) Method for driving display panel, driving device
JP5655205B2 (ja) 液晶表示装置および液晶表示方法、並びに、表示制御装置および表示制御方法
US20160335966A1 (en) Liquid crystal display device
KR100815643B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법, 전자기기
JP5229779B2 (ja) 液晶表示装置
US20100026616A1 (en) Liquid crystal display
CN103700359A (zh) 一种用于液晶显示面板的时序控制器
JP2008256947A (ja) 液晶表示装置
JP2009037072A (ja) 液晶表示装置および液晶表示装置の駆動方法
JP2016009029A (ja) 表示駆動装置、表示装置、表示駆動方法
JP2006078975A (ja) 表示パネル制御回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140616

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140912

R150 Certificate of patent or registration of utility model

Ref document number: 5616994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250