JP2016009029A - 表示駆動装置、表示装置、表示駆動方法 - Google Patents

表示駆動装置、表示装置、表示駆動方法 Download PDF

Info

Publication number
JP2016009029A
JP2016009029A JP2014128509A JP2014128509A JP2016009029A JP 2016009029 A JP2016009029 A JP 2016009029A JP 2014128509 A JP2014128509 A JP 2014128509A JP 2014128509 A JP2014128509 A JP 2014128509A JP 2016009029 A JP2016009029 A JP 2016009029A
Authority
JP
Japan
Prior art keywords
voltage
display
blanking period
liquid crystal
crystal panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014128509A
Other languages
English (en)
Inventor
和樹 高橋
Kazuki Takahashi
和樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014128509A priority Critical patent/JP2016009029A/ja
Publication of JP2016009029A publication Critical patent/JP2016009029A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】液晶パネルに設けられた信号線の浮遊容量に起因する表示品位の低下を抑制する表示駆動装置、表示装置、及び表示駆動方法を提供する。
【解決手段】共通電極と、複数の画素電極、各画素電極に接続された複数のスイッチング素子、及び該複数のスイッチング素子に接続された複数の信号線とを対向配置してなる液晶パネルの前記スイッチング素子全てをオフ状態にするブランキング期間を周期的に設けるようにしてある表示駆動装置は、前記ブランキング期間における一部の時間内に、前記共通電極との電位差がゼロよりも大きい所定の電圧を前記信号線に印加する電圧印加部を備える。
【選択図】図4

Description

本発明は、液晶パネルを駆動する表示駆動装置及び表示駆動方法に関する。また、当該表示駆動装置を備える表示装置に関する。
従来、液晶パネルと当該液晶パネルの表示を駆動する表示駆動装置とを備えた表示装置が知られている。一般に、液晶パネルは、共通電極を有する基板と、複数の画素電極、各画素電極に接続された複数のスイッチング素子、及び当該複数のスイッチング素子に接続された複数の信号線を有する基板との間に液晶物質が封入されている。
表示駆動装置は、液晶パネルの表示面に画像を表示させるべく、当該液晶パネルに設けられたスイッチング素子のオン/オフ、信号線への電圧の印加等の制御を行っている。具体的には表示駆動装置は、一又は複数のスイッチング素子を順次オン状態にし、オン状態のスイッチング素子に接続された信号線を介して、表示させる画像に応じた電圧を当該オン状態のスイッチング素子に印加する。また、表示駆動装置は、各スイッチング素子に画像に係る電圧を印加した後、所定時間に亘り、スイッチング素子全てをオフ状態にし、当該スイッチング素子に接続された信号線に所定の電圧を印加する。所定時間は、所謂ブランキング期間を表す時間である。例えば、特許文献1に記載の表示装置で使用される表示駆動装置は、ブランキング期間中、黒の階調を表す電圧を信号線に印加する。以上のような表示駆動装置は、各スイッチング素子に画像に係る電圧を印加する時間と、ブランキング期間を表す時間とが交互に繰り返されるように電圧を印加することで、液晶パネルの表示面に静止画又は動画を表示させる。
特開2008−268887号公報
一般に、液晶パネルに設けられた各信号線には、周囲の共通電極、画素電極、他の信号線等との間に浮遊容量が存在する。当該浮遊容量は、ブランキング期間中に放電等に起因して蓄電可能な状態となっている。そのため、ブランキング期間終了後に各信号線に比較的高い電圧が印加された場合、各浮遊容量へ蓄えられる電荷が増大することで各信号線に比較的大きな電流が流れ、各信号線に電圧を印加するための電源の出力電圧が一時的に低下する虞がある。電源の出力電圧が低下した場合、次に印加すべき電圧よりも低い電圧が各信号線に印加されることで表示されるべき階調の画像を表示することができず、表示品位が低下する虞がある。
本発明は斯かる事情に鑑みてなされたものであり、その目的は、液晶パネルに設けられた信号線の浮遊容量に起因する表示品位の低下を抑制する表示駆動装置、表示装置、及び表示駆動方法を提供することにある。
本発明に係る表示駆動装置は、共通電極と、複数の画素電極、各画素電極に接続された複数のスイッチング素子、及び該複数のスイッチング素子に接続された複数の信号線とを対向配置してなる液晶パネルの前記スイッチング素子全てをオフ状態にするブランキング期間を周期的に設けるようにしてある表示駆動装置において、前記ブランキング期間における一部の時間内に、前記共通電極との電位差がゼロよりも大きい所定の電圧を前記信号線に印加する電圧印加部を備えることを特徴とする。
本発明に係る表示駆動装置は、前記一部の時間の終点は、前記ブランキング期間の終期前における所定時間間隔内にあることを特徴とする。
本発明に係る表示駆動装置は、前記電圧印加部は、前記一部の時間内に、前記複数の信号線夫々に前記所定の電圧を1回に限り印加することを特徴とする。
本発明に係る表示駆動装置は、前記電圧印加部は、前記一部の時間に亘り、前記所定の電圧を前記複数の信号線夫々に反復的に印加するようにしてあることを特徴とする。
本発明に係る表示駆動装置は、前記電圧印加部は、前記ブランキング期間における残部の時間には、前記信号線に電圧を印加しないようにしてあることを特徴とする。
本発明に係る表示装置は、上述の表示駆動装置と、共通電極と、複数の画素電極、各画素電極に接続された複数のスイッチング素子、及び該複数のスイッチング素子に接続された複数の信号線とを対向配置してなる液晶パネルとを備え、前記表示駆動装置は、前記液晶パネルの信号線に電圧を印加するようにしてあることを特徴とする。
本発明に係る表示装置は、前記液晶パネルは、前記共通電極及び画素電極間に電位差が生じていないとき、黒表示を行うように構成されており、前記電圧印加部は、前記一部の時間内に、中間調よりも白側の階調を表す電圧を前記所定の電圧として、前記信号線に印加するようにしてあることを特徴とする。
本発明に係る表示装置は、前記電圧印加部は、前記一部の時間内に、白の階調を表す電圧を前記所定の電圧として、前記信号線に印加するようにしてあることを特徴とする。
本発明に係る表示装置は、前記表示駆動装置は、前記ブランキング期間の周期間に、前記液晶パネルに表示すべき画像の表示に応じた電圧を前記信号線に印加するようにしてあり、前記電圧印加部は、前記ブランキング期間終了後、最初に信号線に印加される電圧を前記所定の電圧として、信号線に印加するようにしてあることを特徴とする。
本発明に係る表示駆動方法は、共通電極と、複数の画素電極、各画素電極に接続された複数のスイッチング素子、及び該複数のスイッチング素子に接続された複数の信号線とを対向配置してなる液晶パネルの前記スイッチング素子全てをオフ状態にするブランキング期間を周期的に設けるようにしてある表示駆動方法において、前記ブランキング期間の一部の時間内に、前記共通電極との電位差がゼロよりも大きい所定の電圧を信号線に印加することを特徴とする。
本発明によれば、液晶パネルに設けられた信号線の浮遊容量に起因する表示品位の低下を抑制することができる。
実施形態1における表示装置の構成を示すブロック図である。 液晶パネルの構成を示す模式図である。 各画素の等価回路を示す図である。 表示駆動装置がソースラインに電圧を印加するタイミングを説明する説明図である。 実施形態2における表示装置の構成を示すブロック図である。 表示駆動装置がソースラインに電圧を印加するタイミングを説明する説明図である。 実施形態3における表示駆動装置がソースラインに電圧を印加するタイミングを説明する説明図である。 実施形態4における表示駆動装置がソースラインに電圧を印加するタイミングを説明する説明図である。
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
(実施形態1)
図1は、実施形態1における表示装置の構成を示すブロック図であり、図2は、液晶パネルの構成を示す模式図である。実施形態1における表示装置100は、液晶パネル1と、表示駆動装置2と、駆動電源部3とを備える。表示装置100は、駆動電源部3から供給される電力によって、表示駆動装置2が液晶パネル1を駆動させることにより、液晶パネル1の表示面に静止画、動画等の画像を表示させる。
液晶パネル1は、TFT(Thin Film Transistor)111、画素電極112などの素子が形成されるアレー基板11を備える。また、液晶パネル1は、アレー基板11に対向するように配置され、カラーフィルタ(CF:Color Filter)、共通電極121などが形成されるCF基板12を備える。アレー基板11及びCF基板12は、例えば、ガラス等を土台として形成される。ここで、画素電極112は、アレー基板11上に画素毎に形成されるのに対し、共通電極121は、各画素電極112に共通する一の電極としてCF基板12上に形成される。アレー基板11及びCF基板12間には空隙が形成され、この空隙内に液晶物質が封入されることによって液晶層が形成される。
表示駆動装置2は、制御部21、タイミングコントローラ22、ソースドライバ23、及びゲートドライバ24を備え、制御部21が各部を制御することにより、液晶パネル1の駆動制御を行う。制御部21は、外部から入力される画像信号に基づき、液晶パネル1に表示させるための表示データを生成し、タイミングコントローラ22に出力する。画像信号は例えば、HDMI(High Definition Multimedia Interface:登録商標)、コンポジット、D端子などの入力端子(図示略)を通じて表示装置100に入力される。
ここで、表示装置100は、当該入力端子を通じて外部より入力される画像信号がYCrCb信号などのRGB以外の信号である場合には、予めRGB信号に変換し、信号フォーマットを統一する処理を行い、制御部21に入力するようにしてもよい。また、表示装置100は、当該入力端子を通じて外部より入力される画像信号に、予め彩度、シャープネスといった画像調整処理を施した後、制御部21に入力するようにしてもよい。
タイミングコントローラ22は、制御部21から入力された表示データに基づき、ソースドライバ23及びゲートドライバ24の駆動を制御するための制御信号を、ソースドライバ23及びゲートドライバ24の夫々に出力する。制御部21は、所定のフレームレートで、一のフレーム画像を表示させるように、タイミングコントローラ22に制御信号を出力させる。所定のフレームレートは、例えば60Hzである。
ソースドライバ23は、ソースライン113に接続される。ソースドライバ23は、タイミングコントローラ22から入力された制御信号に基づいて、表示する画像の階調を表す電圧を、対応するソースライン113に印加する。ソースドライバ23における階調の数は例えば256であり、当該数の多少は問わない。実施形態1においてソースドライバ23は、線順次方式に従い、接続された全てのソースライン113に一度に電圧を印加するように構成されている。ソースドライバ23は、本発明の電圧印加部に相当する。なお、ソースドライバ23は、点順次方式に従い、各ソースライン113に順次電圧を印加するように構成されていてもよい。また、ソースドライバ23は、複数個のIC(Integrated Circuit)によって構成されてもよいし、一のICによって構成されてもよい。更に言うまでもなく、ソースドライバ23は、各種の反転駆動方式に従って階調を表す電圧を印加するように構成されてもよい。
ゲートドライバ24は、ゲートライン114に接続される。ゲートドライバ24は、タイミングコントローラ22から入力された制御信号に基づいて、TFT111のオン/オフを制御するための電圧をゲートライン114に印加する。このとき、ゲートドライバ24は、プログレッシブ方式に従ってライン順次に電圧を印加してもよいし、インターレース方式に従って、電圧を印加してもよい。また、ゲートドライバ24は、複数個のICによって構成されてもよいし、一のICによって構成されてもよい。
駆動電源部3は、ソース電源回路31及びゲート電源回路32を備え、制御部21の指令に基づいて、表示装置100の動作に必要な電力を各部に供給する。ソース電源回路31は、例えば給電線を介してソースドライバ23に接続され、ソースドライバ23が画像の階調に係る電圧をソースライン113に印加するための電力を供給するための回路である。ゲート電源回路32は、例えば給電線を介してゲートドライバ24に接続され、ゲートドライバ24がTFT111のオン/オフに係る電圧をゲートライン114に印加するための電力を供給するための回路である。
なお、表示駆動装置2は、駆動電源部3から供給された電力によって、共通電極121に電圧を印加する構成であってもよい。このとき、所謂コモン反転駆動方式に従って、共通電圧に印加する電圧を周期的に変えてもよい。
次に、図2を参照して液晶パネル1の構成を詳述する。アレー基板11上に形成されるTFT111及び画素電極112は、図2に示すように、マトリクス状(例えば、行方向に1024個、列方向に768個)に配置される。各画素電極112は、TFT111のドレイン端子と夫々接続される。
TFT111のゲート端子は、ゲートライン114に接続され、TFT111のソース端子はソースライン113に接続される。ゲートライン114は夫々、ゲートドライバ24における電圧の出力部に接続され、ソースライン113は夫々、ソースドライバ23における電圧の出力部に接続される。
TFT111は、ゲートドライバ24から順次ゲートライン114に電圧が印加されることによってオン/オフ制御され、オン期間にはソースドライバ23から各ソースライン113に入力される電圧を画素電極112に印加し、オフ期間にはそれまでの電圧を保持する。そして、TFT111を介して画素電極112に印加された電圧と、共通電極121に印加された電圧とにより、液晶物質の光学特性(T−V特性)によって決定される光透過率を制御し、画像を表示する。実施形態1における液晶パネル1は、画素電極112及び共通電極121間の電位差がゼロのとき、光透過率がゼロとなるように構成されているものとする。即ち、液晶パネル1は、アレー基板11及びCF基板12間に電位差が生じていないときに黒表示を行う構成の所謂ノーマリブラック型の液晶パネルである。なお、TFT111はスイッチング素子に相当し、ソースライン113は信号線に相当する。
図3は、各画素の等価回路を示す図である。各画素における液晶素子は、TFT111に接続される液晶容量115として表すことができる。上述したように、TFT111のゲート端子はゲートライン114に接続され、TFT111のソース端子はソースライン113に接続される。ゲートライン114にソースライン113の電圧を超える電圧が印加された場合、TFT111がオンとなり、ソースライン113の電圧がTFT111を介して画素電極112に印加され、液晶容量115に電荷が蓄電される。また、実施形態1では、液晶容量115に対して並列に接続された保持容量116を備え、画素電極112に電圧が印加される際に、この保持容量116にも電荷が蓄電される。そして、外部から電圧が印加されていない間は、保持容量116が保持している電位によって液晶素子の電圧値が維持される。
以上のように構成された表示装置100において、表示駆動装置2は、入力された画像信号に基づいて、所定のフレームレートでフレーム画像を液晶パネル1に表示させる。即ち、入力された画像信号が静止画を表す信号であれば、各フレームで一のフレーム画像を液晶パネル1に表示させ、当該画像信号が動画を表す信号であれば、各フレームで異なるフレーム画像を液晶パネル1に表示させる。また、表示駆動装置2は、各フレーム間でブランキング期間を設けている。ブランキング期間とは、液晶パネル1に設けられたTFT111全てがオフ状態にある期間である。即ち表示装置100は、周期的にブランキング期間を設けるように構成されている。実施形態1において表示駆動装置2は、ブランキング期間中の一部の時間中に、ソースライン113に電圧を印加する。以下、表示駆動装置2における電圧の印加態様について説明する。
図4は、表示駆動装置2がソースライン113に電圧を印加するタイミングを説明する説明図である。図4Aには、ソースドライバ23に接続された各ソースライン113へ電圧を印加するタイミングが示されており、縦軸の「有」は各ソースライン113に電圧が印加されていることを示し、「無」は各ソースライン113に電圧が印加されていないことを示している。図4Bには、ソース電源回路31からソースドライバ23へ流れる電流の推移が模式的に示されており、縦軸が電流値を示している。図4Cには、ソース電源回路31の出力電圧の推移が模式的に示されており、縦軸が電圧値を示している。図4A、図4B、及び図4C夫々の横軸は時間を示している。また、図4中、1フレームの期間をフレーム期間と称し、当該フレーム期間におけるブランキング期間以外の期間を表示期間と称する。
表示期間中の表示駆動装置2は、接続されたゲートライン114にTFT111をオンするための電圧を順次印加し、印加されているゲートライン114に接続されたTFT111にフレーム画像の該当位置の階調を表す電圧を各ソースライン113に順次印加する。従って、図4Aにおける表示期間中の「有」の期間は夫々、一のゲートライン114に接続されている各TFT111にフレーム画像の該当位置の階調を表す電圧を印加するために、各ソースライン113に当該電圧が印加されていることを示している。また、ブランキング期間中の表示駆動装置2は、ブランキング期間の一部の時間T1内に、1回に限り各ソースライン113に白の階調を表す電圧を印加している。時間T1の終点は、ブランキング期間の終期前における所定時間間隔内にある。所定時間間隔とは、例えば数マイクロ秒間また、ブランキング期間の残部の時間は、当該ブランキング期間の略全期間に亘る時間である。即ち、実施形態1における時間T1は、各ソースライン113に1回に限り電圧を印加することが可能な最低限の時間である。
図4Bに示された表示期間中に示される電流値は、表示駆動装置2が各ソースライン113に電圧を印加する都度、一のゲートライン114に接続される各TFT111の画素電極112及び共通電極121間に流れる電流値の総計が示されている。また、図4Bに示されたブランキング期間中に示される電流値には、各ソースライン113に白の階調を表す電圧が印加されたときに、各ソースライン113に流れる電流値の総計が示されている。このとき、各ソースライン113に存在する浮遊容量に電荷が蓄えられることに起因して、各ソースライン113に電流が流れる。
ここで、液晶パネル1は、ソースライン113及びゲートライン114には夫々、他のソースライン113、ゲートライン114、画素電極112、共通電極121等との間に浮遊容量が存在する。表示期間中は、ソースドライバ23が各ソースライン113に反復的に画像の表示に応じた電圧を印加している。そのため、浮遊容量には電荷が蓄えられた状態であり、各ソースライン113について、画素電極112及び共通電極121間に流れる電流値に対し、浮遊容量に起因して流れる電流値は無視できる程度に少ない。一方、ブランキング期間中にあっては、残部の時間には各ソースライン113に電圧が印加されないことに起因して浮遊容量に蓄えられた電荷が放電し、当該浮遊容量は新たに電荷を蓄えることが可能な状態となっている。そのため、各ソースライン113に比較的高い電圧が加えられた場合、浮遊容量に蓄えられる電荷が増大することで、各信号線に比較的大きな電流が流れるため、ソース電源回路31の出力電圧が一時に低下する。
実施形態1における表示駆動装置2は、表示期間が到来する前のブランキング期間中に白の階調を表す電圧、即ち最大の電圧を各ソースライン113に印加するため、ソース電源回路31の出力電圧を確実に低下させることができる。当該出力電圧がブランキング期間中に低下した場合であっても、TFT111は全てオフ状態であるため、表示品位に影響を及ぼさない。また、当該出力電圧をブランキング期間中に事前に低下させることで、図4Cに示されたように、次の表示期間が開始するまでの間にソース電源回路31の応答特性により、低下した電圧を上昇させることができる。
一方、ブランキング期間中に亘り電圧が印加されない場合に、次の表示期間の最初に白の階調を表す電圧が印加されたときは、表示期間開始後に出力電圧が低下する。ブランキング期間中に亘り黒の階調を表す電圧等の比較的低い電圧が各ソースライン113に印加されている場合に、次の表示期間の最初に白の階調を表す電圧が印加されたときも同様に、表示期間開始後に出力電圧が低下する。従って、実施形態1における表示装置100は、ブランキング期間終了後の表示品位を改善することができる。
また、時間T1の終点は、ブランキング期間の終期前における所定時間間隔内にあり、当該終期に略一致する。従って、表示駆動装置2は、ソースライン113における浮遊容量が放電等することなく、ブランキング期間後、表示すべき画像の表示に応じた電圧の印加を行うことができる。そのため、ソース電源回路31の出力電圧が低下することに起因する、ブランキング期間後の表示品位の低下をより確実に抑制することができる。
以上より、実施形態1の表示装置100は、ソースライン113の浮遊容量に起因する表示品位の低下を抑制することができる。なお、T1の終点は、ブランキング期間の終期と一致するように構成されていてもよい。
また、実施形態1の表示装置100は、表示駆動装置2がブランキング期間中の時間T1内で1回に限りソースライン113に白の電圧を印加するだけである。そのため、ブランキング期間に亘り、例えば黒等の階調を表し、共通電極121との電位差がゼロの電圧を印加する表示装置に比べ、表示装置100は電力消費を低減することができる。なお、実施形態1においては、ブランキング期間中に印加される電圧は、白の階調を表すことを説明したが、ソース電源回路31の出力電圧を低下させることができる電圧であればよい。例えば、表示駆動装置2は、中間調よりも白側の階調を表す電圧を各ソースライン113に印加してもよい。
更に、上述のように液晶パネル1に対して、当該ブランキング期間の一部の時間T1内に共通電極121との電位差がゼロよりも大きい電圧を印加することによって、液晶パネル1のソースライン113に起因する表示品位の低下を抑制することができる。なお、電位差がゼロよりも大きい電圧は、ソース電源回路31の出力電圧を低下させることができる電圧であればよく、例えば中間調よりも白側の階調を表す電圧である。
(実施形態2)
実施形態1の表示装置100においては、ブランキング期間中、表示駆動装置2が各ソースライン113に白の階調を表す電圧を印加する例を説明した。実施形態2では、印加する電圧が白以外の階調を表す電圧を印加する例を説明する。なお、以下で説明する構成及び作用を除くその他の構成及び作用は上述の実施形態1と同様であるため、同様の部分については同一の符号を付して、同様の構成に関する詳細な説明及びその作用効果の説明は省略する。
図5は、実施形態2における表示装置100の構成を示すブロック図である。実施形態2において、表示駆動装置2は、フレームメモリ25を備えている。制御部21は、入力された画像信号に基づいて、フレーム単位で表示すべき画像の表示データをフレームメモリ25に記憶する。制御部21は、各フレーム期間にフレーム画像を表示するときには、対応する表示データをフレームメモリ25から読み出し、タイミングコントローラ22に出力する。
図6は、表示駆動装置2がソースライン113に電圧を印加するタイミングを説明する説明図である。実施形態2において表示駆動装置2は、時間T1内に1回に限り、次の表示期間の最初と同じ階調を表す電圧を各ソースライン113に印加する。具体的には、制御部21は、フレームメモリ25から次の表示期間に表示すべき表示データの中から、TFT111をオンするための電圧が最初に印加される一のゲートライン114に接続されたTFT111の該当位置に表示すべきデータを読み出す。即ち、制御部21は、表示期間開始後、最初に表示される画像部分のデータを読み出す。次いで、制御部21は、読み出したデータをタイミングコントローラ22に出力する。その後、ソースドライバ23は、タイミングコントローラ22からの制御信号に従い、各ソースライン113に当該データを表す電圧を印加する。
以上のように、ブランキング期間後の表示期間の最初に各ソースライン113に印加される電圧を印加することにより、ブランキング期間中に信号線に印加すべき電圧を別途設定する必要とせず、液晶パネル1の表示品位の低下を抑制することができる。
(実施形態3)
実施形態1及び2の表示装置100においては、ブランキング期間中、表示駆動装置2が各ソースライン113に一回に限り電圧を印加する例を説明した。実施形態3では、ブランキング期間中、表示駆動装置2が複数回に亘って、各ソースライン113に電圧を印加する例を説明する。なお、以下で説明する構成及び作用を除くその他の構成及び作用は上述の実施形態1と同様であるため、同様の部分については同一の符号を付し、同様の構成に関する詳細な説明及びその作用効果の説明は省略する。
図7は、実施形態3における表示駆動装置2がソースライン113に電圧を印加するタイミングを説明する説明図である。実施形態3において表示駆動装置2は、ブランキング期間中の一部の時間T2に亘り、白の階調を表す電圧を反復的に各ソースライン113に印加する。時間T2の終点は、ブランキング期間の終期前における所定時間間隔内にある。また、ブランキング期間の残部の時間は、当該ブランキング期間の略全期間に亘る時間である。即ち、実施形態3における時間T2は、各ソースライン113に複数回に亘り電圧を印加することが可能な最低限の時間である。複数回とは例えば、フレームレートが60Hzの場合、4回〜6回程度の回数である。
以上のように時間T2に亘り、白の階調を表す電圧を各ソースライン113に反復的に印加することによって、各ソースライン113の浮遊容量に蓄えられた電荷の放電等を確実に防止することができる。そのため、ブランキング期間後の表示期間に、ソース電源回路31の出力電圧の低下に起因する表示品位の低下をより確実に抑制することができる。
(実施形態4)
実施形態3の表示装置100においては、ブランキング期間中、表示駆動装置2が各ソースライン113に複数回に亘り、白の階調を表す電圧を印加する例を説明した。実施形態4では、表示駆動装置2が印加する電圧が白以外の階調を表す電圧の例を説明する。なお、以下で説明する構成及び作用を除くその他の構成及び作用は上述の実施形態2及び3と同様であるため、同様の部分については同一の符号を付して、同様の構成に関する詳細な説明及びその作用効果の説明は省略する。
図8は、実施形態4における表示駆動装置2がソースライン113に電圧を印加するタイミングを説明する説明図である。実施形態4において表示駆動装置2は、時間T2に亘り、次の表示期間の最初と同じ階調を表す電圧を反復的に各ソースライン113に印加する。このようにブランキング期間における一部の時間T2に亘り、当該同じ階調を表す電圧を各ソースライン113に反復的に印加することによって、各ソースライン113の浮遊容量に蓄えられた電荷の放電等を確実に防止することができる。そのため、ブランキング期間後の表示期間に、ソース電源回路31の出力電圧の低下に起因する表示品位の低下をより確実に抑制することができる。また、反復的に各ソースライン113に白の階調を表す電圧を印加する場合に比べて、表示装置100は、ブランキング期間中の消費電力を抑えることができる。
(実施形態5)
実施形態1〜4の表示装置100においては、表示駆動装置2がブランキング期間中における残部の時間には、各ソースライン113に電圧を印加しないことを説明したが、当該残部の時間に電圧を印加する構成としてもよい。このとき、印加される電圧は、ブランキング期間中の一部の時間T1又はT2に印加される電圧よりも低い電圧、例えば黒の階調を表す電圧等であれば、浮遊容量に蓄えられる電荷量が少ないため、実施形態1〜4と同様の効果を得ることができる。なお、残部の期間に電圧が印加される回数は、一回でもよく、複数回でもよい。
(実施形態6)
実施形態1〜5においては、液晶パネル1がノーマリブラック型である場合に、表示駆動装置2がブランキング期間中に各ソースライン113に電圧を印加する例を説明したが、液晶パネル1がノーマリホワイト型であってもよい。このとき、ブランキング期間における一部の期間に印加する電圧を、黒を表す階調等の、実施形態1〜5における階調を反転させた階調を表す電圧とすることで、実施形態1〜5と同様の効果を得ることができる。
(実施形態7)
実施形態1〜6の表示装置100においては、ブランキング期間における一部の時間T1又はT2の終点が、当該ブランキング期間の終期前における所定時間間隔内にあり、当該終期と略一致することを説明した。表示装置100は、時間T1又はT2の終点が、ブランキング期間の終期と略一致していなくともよい。例えば、時間T1又はT2の始点及び終点がブランキング期間の前半にあってもよいし、当該始点及び終点がブランキング期間の前半及び後半にまたがってもよいし、当該始点及び終点がブランキング期間の後半にあってもよい。
なお、実施形態1〜7において説明した表示装置100は、種々の用途で適用可能である。例えば、チューナなどにて受信したテレビジョン放送に係る画像を表示する表示装置に同様の構成を適用することができる。また例えば、各電子機器の操作画面等にも適用可能である。
本発明に係る表示駆動装置(2)は、共通電極(121)と、複数の画素電極(112)、各画素電極(112)に接続された複数のスイッチング素子(111)、及び該複数のスイッチング素子(111)に接続された複数の信号線(113)とを対向配置してなる液晶パネル(1)の前記スイッチング素子(111)全てをオフ状態にするブランキング期間を周期的に設けるようにしてある表示駆動装置(2)において、前記ブランキング期間における一部の時間内に、前記共通電極(121)との電位差がゼロよりも大きい所定の電圧を前記信号線(113)に印加する電圧印加部(23)を備えることを特徴とする。
本発明にあっては、表示駆動装置(2)は、液晶パネル(1)に設けられたスイッチング素子(111)全てをオフ状態にするブランキング期間を周期的に設けている。表示駆動装置(2)の電圧印加部(23)は、ブランキング期間における一部の時間内に、共通電極(121)との電位差がゼロよりも大きい所定の電圧を信号線(113)に印加する。例えば、ブランキング期間中に共通電極(121)との電位差が比較的大きい電圧を信号線(113)に印加されることで、当該信号線(113)の浮遊容量に蓄えられる電荷の量が大きくなり、大きな電流が流れる。従って、表示駆動装置(2)は、信号線(113)に電圧を印加するための電源(31)の出力電圧をブランキング期間中に低下させることができる。ブランキング期間中に当該電源(31)の出力電圧が低下したとしても、スイッチング素子(111)がオフ状態のため、表示品位に問題はない。また、ブランキング期間後に表示すべき画像に応じた電圧が印加された場合、当該一部の時間中に信号線(113)の浮遊容量に電荷が蓄えられた状態であるため、電源(31)の出力電圧が低下することを抑制することができる。従って、液晶パネル(1)に設けられた信号線(113)の浮遊容量に起因する表示品位の低下を抑制することができる。
本発明に係る表示駆動装置(2)は、前記一部の時間の終点は、前記ブランキング期間の終期前における所定時間間隔内にあることを特徴とする。
本発明にあっては、一部の時間の終点は、ブランキング期間の終期前における所定時間間隔内にある。例えば当該所定時間間隔が短い場合、表示駆動装置(2)は、信号線における浮遊容量が放電等することなく、ブランキング期間後、表示すべき画像の表示に応じた電圧の印加を行うことができる。そのため、信号線(113)に印加すべき電圧の電源(31)の出力電圧が低下することに起因する表示品位の低下をより確実に抑制することができる。
本発明に係る表示駆動装置(2)は、前記電圧印加部(23)は、前記一部の時間内に、前記複数の信号線(113)夫々に前記所定の電圧を1回に限り印加することを特徴とする。
本発明にあっては、電圧印加部(23)は、ブランキング期間における一部の時間内に、複数の信号線(113)夫々に共通電極(121)との電位差がゼロよりも大きい所定の電圧を1回に限り印加する。従って、各信号線(113)の浮遊容量に電荷を蓄える目的で、信号線(113)に印加する電圧を最低限とすることができる。従って、表示品位の低下を抑制しつつ、ブランキング期間中の電力消費を低減することができる。
本発明に係る表示駆動装置(2)は、前記電圧印加部(23)は、前記一部の時間に亘り、前記所定の電圧を前記複数の信号線(113)夫々に反復的に印加するようにしてあることを特徴とする。
本発明にあっては、電圧印加部(23)は、ブランキング期間中の一部の時間に亘り、所定の電圧を複数の信号線(113)夫々に反復的に印加する。従って、各信号線(113)の浮遊容量に蓄えられた電荷の放電等を確実に防止することができるため、信号線(113)に印加すべき電圧の出力電圧が低下することに起因する表示品位の低下をより確実に抑制することができる。
本発明に係る表示駆動装置(2)は、前記電圧印加部(23)は、前記ブランキング期間における残部の時間には、前記信号線(113)に電圧を印加しないようにしてあることを特徴とする。
本発明にあっては、電圧印加部(23)は、ブランキング期間における残部の期間には、信号線(113)に電圧を印加しない。従って、表示品位の低下を抑制しつつ、ブランキング期間中の電力消費をより低減することができる。
本発明に係る表示装置(100)は、上述の表示駆動装置(2)と、共通電極(121)と、複数の画素電極(112)、各画素電極(112)に接続された複数のスイッチング素子(111)、及び該複数のスイッチング素子(111)に接続された複数の信号線(113)とを対向配置してなる液晶パネル(1)とを備え、前記表示駆動装置(2)は、前記液晶パネル(1)の信号線(113)に電圧を印加するようにしてあることを特徴とする。
本発明にあっては、表示装置(100)は、上述の表示駆動装置(2)と、液晶パネル(1)とを備える。液晶パネル(1)は、共通電極(121)と、複数の画素電極(112)、各画素電極(112)に接続された複数のスイッチング素子(111)、及び当該複数のスイッチング素子(111)に接続された複数の信号線(113)とを対向配置して構成される。また、当該表示駆動装置(2)は、当該液晶パネル(1)の信号線(113)に電圧を印加する。従って、表示装置(100)は、液晶パネル(1)に設けられた信号線(113)の浮遊容量に起因する表示品位の低下を抑制することができる。
本発明に係る表示装置(100)は、前記液晶パネル(1)は、前記共通電極(121)及び画素電極(112)間に電位差が生じていないとき、黒表示を行うように構成されており、前記電圧印加部(23)は、前記一部の時間内に、中間調よりも白側の階調を表す電圧を前記所定の電圧として、前記信号線に印加するようにしてあることを特徴とする。
本発明にあっては、液晶パネル(1)は、前記共通電極(121)及び画素電極(112)間に電位差が生じていないとき、黒表示を行う、いわゆるノーマリブラック方式である。電圧印加部(23)は、中間調よりも白側の階調を表す電圧を前記所定の電圧として、信号線(113)に印加する。ノーマリブラック方式の液晶パネル(1)において、表示させる階調の度合いが高くなるにつれて、信号線(113)に印加すべき電圧が大きくなる。従って、電圧印加部(23)が中間調よりも白側の階調を表す電圧をブランキング期間中に信号線(113)に印加することによって、電源(31)の出力電圧を低下させることができる。従って、表示品位の低下を抑制することができる。
本発明に係る表示装置(100)は、前記電圧印加部(23)は、前記一部の時間内に、白の階調を表す電圧を前記所定の電圧として、前記信号線(113)に印加するようにしてあることを特徴とする。
本発明にあっては、電圧印加部(23)は、白の階調を表す電圧を前記所定の電圧として、信号線(113)に印加する。ノーマリブラック方式の液晶パネル(1)において、白の階調を表す電圧は最大の電圧であるため、電源の出力電圧をブランキング期間中に確実に低下させることができる。従って、表示品位の低下を確実に抑制することができる。
本発明に係る表示装置(100)は、前記表示駆動装置(2)は、前記ブランキング期間の周期間に、前記液晶パネル(1)に表示すべき画像の表示に応じた電圧を前記信号線(113)に印加するようにしてあり、前記電圧印加部(23)は、前記ブランキング期間終了後、最初に信号線(113)に印加される電圧を前記所定の電圧として、信号線(113)に印加するようにしてあることを特徴とする。
本発明にあっては、表示駆動装置(2)は、ブランキング期間の終期間に、液晶パネル(1)に表示すべき画像の表示に応じた電圧を信号線(113)に印加する。電圧印加部は、ブランキング期間終了後、最初に信号線(113)に印加される電圧を、当該ブランキング期間において信号線(113)に印加する。従って、表示駆動装置(2)は、ブランキング期間中に信号線に印加すべき電圧を別途設定することなく、液晶パネル(1)に設けられた信号線(113)の浮遊容量に起因する表示品位の低下を抑制することができる。
本発明に係る表示駆動方法は、共通電極(121)と、複数の画素電極(112)、各画素電極(112)に接続された複数のスイッチング素子(111)、及び該複数のスイッチング素子(111)に接続された複数の信号線(113)とを対向配置してなる液晶パネル(1)の前記スイッチング素子(111)全てをオフ状態にするブランキング期間を周期的に設けるようにしてある表示駆動方法において、前記ブランキング期間の一部の時間内に、前記共通電極(121)との電位差がゼロよりも大きい所定の電圧を信号線(113)に印加することを特徴とする。
本発明にあっては、液晶パネル(1)に設けられたスイッチング素子(111)全てをオフ状態にするブランキング期間を周期的に設けている。また、当該ブランキング期間における一部の時間内に、共通電極(121)との電位差がゼロよりも大きい所定の電圧を液晶パネル(1)に設けられた信号線(113)に印加する。例えば、ブランキング期間中に共通電極(121)との電位差が比較的大きい電圧を信号線(113)に印加されることで、当該信号線(113)の浮遊容量に蓄えられる電荷の量が大きくなり、大きな電流が流れる。従って、表示駆動装置(2)は、信号線(113)に電圧を印加するための電源(31)の出力電圧をブランキング期間中に低下させることができる。ブランキング期間中に当該電源(31)の出力電圧が低下したとしても、スイッチング素子(111)がオフ状態のため、表示品位に問題はない。また、ブランキング期間後に表示すべき画像に応じた電圧が印加された場合、当該一部の時間中に信号線(113)の浮遊容量に電荷が蓄えられた状態であるため、電源(31)の出力電圧が低下することを抑制することができる。従って、液晶パネル(1)に設けられた信号線(113)の浮遊容量に起因する表示品位の低下を抑制することができる。
更に、今回開示された実施形態は全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
1 液晶パネル
2 表示駆動装置
3 駆動電源部
11 アレー基板
12 CF基板
21 制御部
22 タイミングコントローラ
23 ソースドライバ(電圧印加部)
24 ゲートドライバ
25 フレームメモリ
31 ソース電源回路
32 ゲート電源回路
100 表示装置
111 TFT(スイッチング素子)
112 画素電極
113 ソースライン(信号線)
114 ゲートライン
121 共通電極

Claims (10)

  1. 共通電極と、複数の画素電極、各画素電極に接続された複数のスイッチング素子、及び該複数のスイッチング素子に接続された複数の信号線とを対向配置してなる液晶パネルの前記スイッチング素子全てをオフ状態にするブランキング期間を周期的に設けるようにしてある表示駆動装置において、
    前記ブランキング期間における一部の時間内に、前記共通電極との電位差がゼロよりも大きい所定の電圧を前記信号線に印加する電圧印加部を備えること
    を特徴とする表示駆動装置。
  2. 前記一部の時間の終点は、前記ブランキング期間の終期前における所定時間間隔内にあること
    を特徴とする請求項1に記載の表示駆動装置。
  3. 前記電圧印加部は、前記一部の時間内に、前記複数の信号線夫々に前記所定の電圧を1回に限り印加すること
    を特徴とする請求項1又は2に記載の表示駆動装置。
  4. 前記電圧印加部は、前記一部の時間に亘り、前記所定の電圧を前記複数の信号線夫々に反復的に印加するようにしてあること
    を特徴とする請求項1又は2に記載の表示駆動装置。
  5. 前記電圧印加部は、前記ブランキング期間における残部の時間には、前記信号線に電圧を印加しないようにしてあること
    を特徴とする請求項1から4までの何れか一つに記載の表示駆動装置。
  6. 請求項1から5までの何れか一つに記載の表示駆動装置と、
    共通電極と、複数の画素電極、各画素電極に接続された複数のスイッチング素子、及び該複数のスイッチング素子に接続された複数の信号線とを対向配置してなる液晶パネルと
    を備え、
    前記表示駆動装置は、前記液晶パネルの信号線に電圧を印加するようにしてあること
    を特徴とする表示装置。
  7. 前記液晶パネルは、前記共通電極及び画素電極間に電位差が生じていないとき、黒表示を行うように構成されており、
    前記電圧印加部は、前記一部の時間内に、中間調よりも白側の階調を表す電圧を前記所定の電圧として、前記信号線に印加するようにしてあること
    を特徴とする請求項6に記載の表示装置。
  8. 前記電圧印加部は、前記一部の時間内に、白の階調を表す電圧を前記所定の電圧として、前記信号線に印加するようにしてあること
    を特徴とする請求項7に記載の表示装置。
  9. 前記表示駆動装置は、前記ブランキング期間の周期間に、前記液晶パネルに表示すべき画像の表示に応じた電圧を前記信号線に印加するようにしてあり、
    前記電圧印加部は、前記ブランキング期間終了後、最初に信号線に印加される電圧を前記所定の電圧として、信号線に印加するようにしてあること
    を特徴とする請求項6に記載の表示装置。
  10. 共通電極と、複数の画素電極、各画素電極に接続された複数のスイッチング素子、及び該複数のスイッチング素子に接続された複数の信号線とを対向配置してなる液晶パネルの前記スイッチング素子全てをオフ状態にするブランキング期間を周期的に設けるようにしてある表示駆動方法において、
    前記ブランキング期間の一部の時間内に、前記共通電極との電位差がゼロよりも大きい所定の電圧を信号線に印加すること
    を特徴とする表示駆動方法。
JP2014128509A 2014-06-23 2014-06-23 表示駆動装置、表示装置、表示駆動方法 Pending JP2016009029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014128509A JP2016009029A (ja) 2014-06-23 2014-06-23 表示駆動装置、表示装置、表示駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014128509A JP2016009029A (ja) 2014-06-23 2014-06-23 表示駆動装置、表示装置、表示駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018213626A Division JP2019032559A (ja) 2018-11-14 2018-11-14 表示駆動装置、表示装置、表示駆動方法

Publications (1)

Publication Number Publication Date
JP2016009029A true JP2016009029A (ja) 2016-01-18

Family

ID=55226627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014128509A Pending JP2016009029A (ja) 2014-06-23 2014-06-23 表示駆動装置、表示装置、表示駆動方法

Country Status (1)

Country Link
JP (1) JP2016009029A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116189608A (zh) * 2022-02-16 2023-05-30 北京大学 一种led显示屏消除毛毛虫与拖影现象并提高刷新率的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231843A (ja) * 1998-02-16 1999-08-27 Sony Corp 液晶表示装置
JP2001202066A (ja) * 1999-11-09 2001-07-27 Sharp Corp 画像表示装置及びその駆動方法
JP2007193217A (ja) * 2006-01-20 2007-08-02 Hitachi Displays Ltd 液晶表示装置
WO2008096493A1 (ja) * 2007-02-09 2008-08-14 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
JP2009063881A (ja) * 2007-09-07 2009-03-26 Mitsubishi Electric Corp 液晶表示装置およびその駆動方法
US20100328285A1 (en) * 2009-06-29 2010-12-30 Sony Corporation Liquid crystal display apparatus and method of driving liquid crystal display apparatus
JP2013167772A (ja) * 2012-02-16 2013-08-29 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231843A (ja) * 1998-02-16 1999-08-27 Sony Corp 液晶表示装置
JP2001202066A (ja) * 1999-11-09 2001-07-27 Sharp Corp 画像表示装置及びその駆動方法
JP2007193217A (ja) * 2006-01-20 2007-08-02 Hitachi Displays Ltd 液晶表示装置
WO2008096493A1 (ja) * 2007-02-09 2008-08-14 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
JP2009063881A (ja) * 2007-09-07 2009-03-26 Mitsubishi Electric Corp 液晶表示装置およびその駆動方法
US20100328285A1 (en) * 2009-06-29 2010-12-30 Sony Corporation Liquid crystal display apparatus and method of driving liquid crystal display apparatus
JP2013167772A (ja) * 2012-02-16 2013-08-29 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116189608A (zh) * 2022-02-16 2023-05-30 北京大学 一种led显示屏消除毛毛虫与拖影现象并提高刷新率的方法
CN116189608B (zh) * 2022-02-16 2023-08-04 北京大学 一种led显示屏消除毛毛虫与拖影现象并提高刷新率的方法

Similar Documents

Publication Publication Date Title
JP6104266B2 (ja) 液晶表示装置およびその駆動方法
US20040017344A1 (en) Liquid-crystal display device and driving method thereof
US8605024B2 (en) Liquid crystal display device
KR102402766B1 (ko) 저속 구동 모드로 영상을 출력하는 방법 및 이를 구현하는 표시장치
US9495900B2 (en) Display device
KR102371896B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
JP5378613B1 (ja) 表示装置および表示方法
JP5897136B2 (ja) 液晶表示装置およびその駆動方法
JP2013148916A (ja) 表示装置
US9530384B2 (en) Display device that compensates for changes in driving frequency and drive method thereof
US20190073969A1 (en) Driving method of display panel, driving device and display device
US10540939B2 (en) Display apparatus and a method of driving the same
US20150049274A1 (en) Display apparatus and method of driving thereof
CN107967906B (zh) 一种基于反向电极驱动电路的液晶显示设备
KR101232527B1 (ko) 데이터 변조장치, 이를 구비한 액정표시장치 및 그의구동방법
JP4178977B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。
US20160335966A1 (en) Liquid crystal display device
US20180122311A1 (en) Display control device, liquid crystal display apparatus, and storage medium
JP2014132320A (ja) 液晶表示装置
KR101386569B1 (ko) 액정표시장치의 응답속도 개선 장치 및 방법
WO2020012655A1 (ja) 制御装置及び液晶表示装置
JP2016009029A (ja) 表示駆動装置、表示装置、表示駆動方法
JP2009086564A (ja) 液晶表示装置
JP2019032559A (ja) 表示駆動装置、表示装置、表示駆動方法
KR20160094513A (ko) 표시장치용 표시패널

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181002