KR101127843B1 - 평판표시장치 및 그 화질제어방법 - Google Patents

평판표시장치 및 그 화질제어방법 Download PDF

Info

Publication number
KR101127843B1
KR101127843B1 KR1020050100927A KR20050100927A KR101127843B1 KR 101127843 B1 KR101127843 B1 KR 101127843B1 KR 1020050100927 A KR1020050100927 A KR 1020050100927A KR 20050100927 A KR20050100927 A KR 20050100927A KR 101127843 B1 KR101127843 B1 KR 101127843B1
Authority
KR
South Korea
Prior art keywords
signal
data
display panel
mura
compensation value
Prior art date
Application number
KR1020050100927A
Other languages
English (en)
Other versions
KR20070044711A (ko
Inventor
최용우
정인재
장철상
황종희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050100927A priority Critical patent/KR101127843B1/ko
Priority to EP06012124A priority patent/EP1780690B1/en
Priority to DE602006015888T priority patent/DE602006015888D1/de
Priority to AT06012124T priority patent/ATE476731T1/de
Priority to CNB2006100871686A priority patent/CN100565632C/zh
Priority to JP2006168227A priority patent/JP4638384B2/ja
Priority to TW095123351A priority patent/TWI346919B/zh
Priority to US11/477,228 priority patent/US7839395B2/en
Publication of KR20070044711A publication Critical patent/KR20070044711A/ko
Application granted granted Critical
Publication of KR101127843B1 publication Critical patent/KR101127843B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

본 발명은 회로를 이용하여 무라를 보상함으로써 화질이 개선되도록 한 평판표시장치 및 그 화질제어 방법에 관한 것이다.
이 평판표시장치는 표시패널과; 표시패널 상의 무라위치에 대한 위치정보와 보상값이 저장되는 메모리와; 상기 표시패널에 표시될 비디오 신호의 적, 녹, 청의 신호에서 휘도, 색차 신호를 산출하고, 상기 휘도 신호의 데이터 비트 수를 확장하여 확장된 휘도 신호를 발생하는 제1 컨버터와; 상기 메모리를 참조하여 상기 무라위치에 표시될 비디오 신호의 상기 확장된 휘도 신호를 상기 보상값으로 증감하여 보정된 휘도 신호를 발생하는 보상부와; 상기 색차 신호 및 상기 보정된 휘도 신호에서 적, 녹, 청 신호를 산출하고 상기 산출된 적, 녹, 청 신호의 비트 수를 축소하여 보정된 비디오 신호를 발생하는 제2 컨버터와; 상기 보정된 비디오 신호 및 미보정 된 비디오 신호를 이용하여 상기 표시패널을 구동하는 구동회로를 구비한다.

Description

평판표시장치 및 그 화질제어방법{Flat Display Apparatus And Picture Quality Controling Method Thereof}
도 1은 부정형 무라를 나타내는 도면.
도 2는 수직 띠 형상의 무라를 나타내는 도면.
도 3은 점 형상의 무라를 나타내는 도면.
도 4는 본 발명의 무라 보상 단계를 나타내는 도면.
도 5는 감마특성을 나타내는 도면.
도 6은 본 발명에 따른 평판표시장치를 나타내는 도면.
도 7은 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면.
도 8은 도 7의 보상회로를 나타내는 도면.
도 9는 도 8의 보상부를 나타내는 도면.
<도면의 주요 부호에 대한 설명>
101 : 데이터 구동회로 102 : 게이트 구동회로
103 : 액정표시패널 104 : 타이밍 컨트롤러
105 : 보상회로 106 : 데이터 라인
108 : 게이트 라인 110 : 구동부
111 : 표시패널 115 : 보상부
116 : 메모리 117 : 인터페이스 회로
118 : 레지스터 120 : RGBtoYUV 컨버터
121 : YUVtoRGB 컨버터 125 : 위치 판단부
126 : 계조 분석부 127 : 어드레스 생성부
128 : 연산기
본 발명은 표시장치에 관한 것으로, 특히, 회로를 이용하여 무라를 보상함으로써 화질을 향상시키도록 한 평판표시장치 및 그 화질제어 방법에 관한 것이다.
최근 음극선관(Cathode Ray Tude)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 대두되고 있다. 이러한 평판표시장치로는 액정표시장치(Liquid Crystal Display), 전계방출표시장치(Field Emission Display), 플라즈마표시패널(Plasma Display Panel) 및 유기발광소자(Organic Light Emitting Diode)표시장치 등이 있다.
이와 같은 평판표시장치들은 화상을 표시하기 위한 표시패널을 구비하며, 이러한 표시패널에는 테스트 과정에서 무라(Mura) 결함이 발견되고 있다. 여기서, 무라란 표시화면상 휘도차를 수반하는 표시얼룩을 말한다. 이러한 무라들은 대부분 제조 공정상 발생하며, 그 발생원인에 따라 점, 선, 띠, 원, 다각형 등과 같은 정형적인 형상을 가지기도 하고 부정형적인 형상을 가지기도 한다. 이와 같이 다양한 형상을 가지는 무라의 예를 도 1 내지 도 3에 나타내었다. 도 1은 부정형의 무라를 나타내고, 도 2는 수직 띠 형상의 무라, 도 3은 점 형상의 무라를 나타낸다. 이 중 수직 띠 형상의 무라는 주로 중첩노광, 렌즈수차 등의 원인으로 발생하며, 점 형상의 무라는 주로 이물질 등에 의해 발생한다. 이러한 무라 위치에 표시되는 화상은 주변의 비무라 영역에 비하여 더 어둡거나 더 밝게 보이게 되며 또한, 다른 비무라 영역에 비하여 색차가 달라지게 된다.
이러한 무라 결함은 그 정도에 따라 제품의 불량으로 이어지기도 하며, 이러한 제품의 불량은 수율을 떨어뜨리고, 이는 비용의 상승과 연결된다. 또한, 이러한 무라 결함이 발견된 제품이 양품으로 출하된다 하더라도, 무라로 인하여 저하된 화질은 제품의 신뢰도를 떨어뜨리게 된다.
따라서, 무라 결함을 개선하기 위하여 다양한 방법들이 제안되어 왔다. 하지만, 종래의 개선 방안들은 대부분 제조 공정상에서 문제점을 해결하고자 하는 것들이었고, 개선된 공정상에서 발생하는 무라 결함에 대하여는 적절히 대처하기가 어려운 단점이 있다.
따라서, 본 발명의 목적은 회로를 이용하여 무라를 보상함으로써 화질을 향 상시키도록 한 평판표시장치 및 그 화질제어 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 평판표시장치는 표시패널과; 표시패널 상의 무라위치에 대한 위치정보와 보상값이 저장되는 메모리와; 상기 표시패널에 표시될 비디오 신호의 적, 녹, 청의 신호에서 휘도, 색차 신호를 산출하고, 상기 휘도 신호의 데이터 비트 수를 확장하여 확장된 휘도 신호를 발생하는 제1 컨버터와; 상기 메모리를 참조하여 상기 무라위치에 표시될 비디오 신호의 상기 확장된 휘도 신호를 상기 보상값을 이용하여 증가시키거나 감소시킴으로써 보정된 휘도 신호를 발생하는 보상부와; 상기 색차 신호 및 상기 보정된 휘도 신호에서 적, 녹, 청 신호를 산출하고 상기 산출된 적, 녹, 청 신호의 비트 수를 축소하여 보정된 비디오 신호를 발생하는 제2 컨버터와; 상기 보정된 비디오 신호 및 미보정 된 비디오 신호를 이용하여 상기 표시패널을 구동하는 구동회로를 구비한다.
상기 보상값은 상기 무라 위치의 위치별, 상기 무라 위치에 표시될 데이터의 계조별로 다르게 설정된다.
상기 보상값은 상기 휘도 신호를 보상하기 위한 값으로 설정된다.
상기 메모리는 데이터 갱신이 가능한 메모리를 포함한다.
상기 메모리는 EEPROM을 포함한다.
상기 표시패널은 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 다수의 액정셀들이 배치되는 액정표시패널을 포함하고; 상기 구동회로는 상기 보정 데이터를 상기 데이터라인들에 공급하는 데이터 구동회로와; 상기 게이트라인들에 스캔펄스를 공급하기 위한 게이트 구동회로와; 상기 구동회로들을 제어하고 상기 보정 데이터를 상기 데이터 구동회로에 공급하기 위한 타이밍 콘트롤러를 구비한다.
상기 보상부는 상기 타이밍 콘트롤러에 내장된다.
본 발명에 따른 평판표시장치의 화질제어방법은 표시패널에서 다른 부분에 비하여 휘도 및 색도 중 어느 하나가 다른 무라위치에서 휘도 및 색차를 측정하는 단계와; 상기 무라위치에 대응하는 보상값을 설정하는 단계와; 상기 표시패널에 표시될 비디오 신호의 적, 녹, 청의 신호에서 휘도, 색차 신호를 산출하고, 상기 휘도 신호의 데이터 비트 수를 확장하여 확장된 휘도 신호를 발생하는 단계와; 상기 무라위치에 표시될 비디오 신호의 상기 확장된 휘도 신호를 상기 보상값을 이용하여 증가시키거나 감소시킴으로써 보정된 휘도 신호를 발생하는 단계와; 상기 색차 신호 및 상기 보정된 휘도 신호에서 적, 녹, 청 신호를 산출하고 상기 산출된 적, 녹, 청 신호의 비트 수를 축소하여 보정된 비디오 신호를 발생하는 단계와; 상기 보정된 비디오 신호 및 미보정 된 비디오 신호를 이용하여 상기 표시패널을 구동하는 단계를 포함하는 것을 특징으로 하는 포함한다.
상기 보상값은 상기 무라 위치의 위치별, 상기 무라 위치에 표시될 데이터의 계조별로 다르게 설정된다.
상기 보상값은 상기 휘도 신호를 보상하기 위한 값으로 설정된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하여 드러나게 될 것이다.
이하 도 4 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 평판표시장치의 화질제어방법을 나타낸다.
도 4를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 먼저, 무라를 보상하기 위하여 카메라 등의 측정 장비를 이용하여 시편 평판표시장치에 입력신호를 인가한 후 화면 상태를 측정한다(S1). S1 단계에서 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 평판표시장치의 입력신호를 최저계조(Black)에서 최고계조(White)로 한 계조씩 증가시키면서, 시편 평판표시장치의 표시화상을 그 시편 평판표시장치보다 더 높은 해상도를 가지고, 더 높은 휘도 분해능을 가진 카메라 등의 측정 장비로 측정한다. 예를 들어, 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 RGB 각각 8비트(bit)씩 입력신호를 받고, 1366×768의 해상도를 가진 평판표시장치의 경우 0 부터 255계조까지 총 256개의 화면을 측정하며, 이 때 측정된 각 화면은 1366×768 이상의 해상도를 가져야 하며, 휘도는 최소 8비트 이상의 해상도를 가져야 한다.
이렇게 측정된 결과를 분석하여 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 무라의 발생 유무를 파악한 후, 그 결과 시편 평판표시장치에 무라가 존재하는 것으로 판단되면 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 무라의 휘도 또는 색차를 보정하기 위한 보상값을 설정한 후(S2), 그 보상값으로 입력 비디오 데이터를 변조하여 무라 위치의 휘도 또는 색차를 보상한다. S2 단계에서, 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 S1 단계에서 측정된 결과로부터 각 계조별 무라의 위치와 그 정도를 파악한 후 보상값을 결정한다. 보상값은 무라의 위치에 따라 휘도의 불균일 정도가 다르기 때문에 위치별로 최적화되어야 하며, 또한 도 5와 같은 감마특성을 고려하여 각 계조별로 최적화되어야 한다. 따라서, 보상값은 각 계조별로 설정되거나 도 5에서 다수의 계조들을 포함하는 계조 구간(A, B, C, D)별로 설정될 수 있다. 예컨대, 보상값은 '무라 1' 위치에서 '+1', '무라 2' 위치에서 '-1', '무라 3' 위치에서 '0' 등으로 위치별로 최적화된 값으로 설정되고, 또한 '계조 구간 A'에서 '0', '계조 구간 B'에서 '0', '계조 구간 C'에서 '1', '계조 구간 D'에서 '1' 등으로 계조 구간별로 최적화된 값으로 설정될 수 있다. 따라서, 보상값은 동일한 무라 위치에서 계조별로 다르게 될 수 있고 또한, 동일한 계조에서 무라 위치별로 달라질 수 있다. 이와 같은 보상값은 한 픽셀(Pixel)의 R/G/B 데이터 각각에 동일한 값으로 설정되어 R/G/B 서브픽셀을 포함한 한 픽셀 단위로 설정된다. 이렇게 설정된 보상값은 R/G/B 서브픽셀을 포함한 픽셀의 휘도정보를 나타내는 Y과, 색차정보를 나타내는 U/V 중 휘도정보를 나타내는 Y에 대한 보상값으로 변환한다. 이렇게 설정된 보상값(Y에 대한 보상값)은 무라 위치 데이터와 함께 룩업 테이블로써 테이블화되어 비휘발성 메모리에 저장된다.
본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 S2 단계에서 설정된 보상값을 이용하여 무라 위치에 표시될 입력 디지털 비디오 데이터에 선택적으로 가산 또는 감산하여 해당 디지털 비디오 데이터를 변조한다.(S3) 이를 상세히 하면, S3 단계는 입력되는 R/G/B 디지털 비디오 데이터를 Y/U/V 디지털 비디오 데 이터로 변환함과 아울러 이 Y/U/V 디지털 비디오 데이터 중 Y 데이터의 비트 수를 확장한다. 그리고, 이 Y/U/V 디지털 비디오 데이터가 표시될 위치와 계조를 판단하여 이 Y/U/V 입력 디지털 비디오 데이터가 무라 위치에 표시될 데이터로 판단되면 Y 데이터에 미리 설정된 보상값을 가산 또는 감산한다. 그리고, Y 데이터가 보상값으로 증감된 Y/U/V 디지털 비디오 데이터를 R/G/B 디지털 비디오 데이터로 변환하여 표시장치의 화면에 표시함으로써 표시 무라를 보상한다.
이러한 입력 신호 보정(S3) 단계를 위하여 본 발명에 따른 평판표시장치는 도 6에 나타낸 바와 같이 비디오 데이터를 입력받아 이를 변조하여 표시패널(111)을 구동하는 구동부(110)에 공급하는 보상회로(105)를 구비한다.
도 7은 본 발명의 실시예에 따른 액정표시장치를 나타낸다.
도 7을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 데이터라인(106)들과 게이트라인(108)들이 교차하고 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정표시패널(103)과, 입력 디지털 비디오 데이터(Ri/Gi/Bi)와 미리 설정된 보상값을 이용하여 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생하는 보상회로(105)와, 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 이용하여 데이터라인(106)을 구동하는 데이터 구동회로(101)와, 게이트라인(106)들에 스캔펄스를 공급하는 게이트 구동회로(102)와, 데이터 구동회로(101) 및 게이트 구동회로(102)를 제어하는 타이밍 컨트롤러(104)를 구비한다.
액정표시패널(103)은 두 장의 기판(TFT 기판, 컬러필터 기판)의 사이에 액정분자들이 주입된다. TFT 기판 상에 형성된 데이터라인(106)들과 게이트라인(108) 들은 상호 직교한다. 데이터라인(106)들과 게이트라인(108)들의 교차부에 형성된 TFT는 게이트라인(108)으로부터의 스캔신호에 응답하여 데이터라인(106)을 경유하여 공급되는 아날로그 감마보상전압을 액정셀(Clc)의 화소전극에 공급한다. 칼라필터 기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 이 액정표시패널(103) 상에서 한 픽셀은 R 서브픽셀, G 서브픽셀 및 B 서브픽셀을 포함한다. 한편, 컬러필터 기판에 형성되는 공통전극은 전계 인가 방식에 따라 TFT 기판에 형성될 수 있다. TFT 기판과 컬러필터 기판에는 서로 수직의 편광축을 가지는 편광판이 각각 부착된다.
보상회로(105)는 시스템 인터페이스(System Interface)로부터 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 공급받아 무라의 위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 미리 설정된 보상값을 이용하여 변조함으로써 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생한다. 이러한 보상회로(105)에 대해서는 이 후 상세히 설명하기로 한다.
타이밍 콘트롤러(104)는 보상회로(105)를 경유하여 공급되는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 게이트 구동회로(102)를 제어하기 위한 게이트 제어신호(GDC), 데이터 구동회로(101)를 제어하기 위한 데이터 제어신호(DDC)를 발생함과 아울러 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 도트 클럭(DCLK)에 맞추어 데이터 구동회로(101)에 공급한다.
데이터 구동회로(101)는 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 입력받아 이 디지털 비디오 데이터(Rc/Gc/Bc)를 아날로그 감마보상전압으로 변환하여 타이밍 콘트롤러(104)의 제어 하에 액정표시패널(103)의 데이터라인들(106)에 공급한다.
게이트 구동회로(102)는 스캔신호를 게이트라인들(108)에 공급함으로써 그 게이트라인들(108)에 접속된 TFT들을 턴-온(Turn-on)시켜 데이터의 픽셀전압 즉, 아날로그 감마보상전압이 공급될 1 수평라인의 액정셀들(Clc)을 선택한다. 데이터 구동회로(101)로부터 발생되는 아날로그 감마보상전압은 스캔펄스에 동기됨으로써 선택된 1 수평라인의 액정셀(Clc)에 공급된다.
이하 도 8 및 도 9를 참조하여 보상회로(105)에 대해 상세히 설명하기로 한다.
도 8을 참조하면 보상회로(105)는 액정표시패널(103) 상의 무라위치에 대한 위치정보와 보상값이 저장되는 메모리(116)와, 입력받은 입력 R/G/B 디지털 비디오 데이터(Ri/Gi/Bi)를 입력 Y/U/Y 디지털 비디오 데이터(Yi/Ui/Vi)로 변환하는 RGBtoYUV 컨버터(120)와, 메모리(116)로부터의 무라위치의 위치정보와 보상값을 이용하여 무라위치에 표시될 입력 Y/U/Y 디지털 비디오 데이터(Yi/Ui/Vi)를 변조하여 보정된 Y/U/Y 입력 디지털 비디오 데이터(Yc/Ui/Vi)를 발생하는 보상부(115)와, 보정된 Y/U/Y 디지털 비디오 데이터(Yc/Ui/Vi)를 R/G/B 디지털 비디오 데이터로 변환하여 보정된 R/G/B 디지털 비디오 데이터(Rc/Gc/Bc)를 발생하는 YUVtoRGB 컨버터(121)와, 보상회로(105)와 외부 시스템과의 통신을 위한 인터페이스 회로(117)와, 인터페이스 회로(117)를 경유하여 메모리(118)에 저장될 데이터가 임시 저장되는 레지스터(118)를 구비한다.
메모리(116)에는 무라의 위치와 함께 무라의 각 위치별로 입력 Y/U/Y 디지털 비디오 데이터(Yi/Ui/Vi)의 계조, 즉 Y 데이터에 따른 보상값에 대한 데이터가 저장된다. 여기서, Y 데이터에 따른 보상값이란 Y 데이터가 나타내는 각 계조에 대응하여 설정되는 보상값 또는 둘 이상의 계조를 포함하는 계조 구간에 대응하여 설정되는 보상값을 말한다. 계조 구간에 대응하여 보상값이 설정되는 경우 메모리(116)에는 계조 구간에 대한 정보, 즉, 계조 구간이 포함하는 계조에 대한 정보도 저장된다. 메모리(116)는 외부 시스템으로부터의 전기적 신호에 의해 무라 위치와 보상값에 대한 데이터의 갱신이 가능한 EEPROM(Electrically Erasable Programmable Read Only Memory) 등의 비휘발성 메모리를 포함할 수 있다.
인터페이스 회로(117)는 보상회로(105)와 외부시스템 간의 통신을 위한 구성으로써 이 인터페이스 회로(117)는 I2C 등의 통신 표준 프로토콜 규격에 맞춰 설계된다. 외부 시스템에서는 이 인터페이스 회로(117)를 통해 메모리(116)에 저장된 데이터를 읽어들이거나 수정할 수 있다. 즉, 메모리(116)에 저장된 픽셀 위치(PD) 및 보상값(CD)에 대한 데이터는 공정상 변화, 적용 모델간 차이 등과 같은 이유에 의해 갱신이 요구되며, 사용자는 갱신하고자 하는 픽셀 위치(UPD) 및 보상값(UCD)에 대한 데이터를 외부 시스템에서 공급하여 메모리(116)에 저장된 데이터를 수정할 수 있다.
레지스터(118)에는 메모리(116)에 저장된 픽셀 위치(PD) 및 보상값(CD)을 갱신 하기 위하여 인터페이스 회로(117)를 통해 전송되는 픽셀 위치(UPD) 및 보상값(UCD) 데이터가 임시 저장된다.
RGBtoYUV 컨버터(120)는 아래의 수학식 1 내지 수학식 3을 이용한 코딩 (Coding) 과정을 거쳐 8/8/8 비트의 R/G/B 데이터를 가지는 입력 R/G/B 디지털 비디오 데이터(Ri/Gi/Bi)를 10/10/10 비트의 Y/U/V 데이터를 가지는 입력 Y/U/Y 디지털 비디오 데이터(Yi/Ui/Vi)로 변환한다. 여기서, Y/U/V 데이터 중 Y 데이터는 휘도정보를 포함하는 데이터이고 U/V 데이터는 색차정보를 포함하는 데이터이다.
Y = 0.299Ri + 0.587Gi + 0.114Bi
U= -0.147Ri - 0.289Gi + 0.436Bi = 0.492(Bi - Y)
V = 0.615Ri - 0.515Gi - 0.100Bi = 0.877(Ri - Y)
보상부(115)는 RGBtoYUV 컨버터(120)로부터 입력 Y/U/Y 디지털 비디오 데이터(Yi/Ui/Vi)를 공급받아 이 입력 Y/U/Y 디지털 비디오 데이터(Yi/Ui/Vi)가 무라위치에 표시될 데이터이면 이 입력 Y/U/Y 디지털 비디오 데이터(Yi/Ui/Vi) 중 Y 데이터를 미리 설정된 보상값으로 증감하여 보정된 Y/U/Y 디지털 비디오 데이터(Yc/Ui/Vi)를 발생한다.
이를 위하여 보상부(115)는 도 9에서 보는 바와 같이 입력 Y/U/V 디지털 비디오 데이터(Yi/Ui/Vi)의 위치를 판단하는 위치 판단부(125)와, 입력 Y/U/V 디지털 비디오 데이터(Yi/Ui/Vi)의 계조 영역을 분석하는 계조 분석부(126)와, 위치 판단부(125) 및 계조 분석부(126)로부터 공급되는 입력 Y/U/V 디지털 비디오 데이터(Yi/Ui/Vi)의 위치 및 계조 정보를 이용하여 메모리(116)로 부터 보상값을 읽어들 이기 위한 리드(Read) 어드레스(Address)를 생성하는 어드레스 생성부(127)와, 메모리(116)로부터 로딩(Loading)된 보상값으로 입력 Y/U/V 디지털 비디오 데이터(Yi/Ui/Vi)의 Y 데이터(Yi)를 증감하는 연산기(128)를 구비한다.
위치 판단부(125)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 입력 Y/U/V 디지털 비디오 데이터(Yi/Ui/Vi)가 액정표시패널(103)상에 표시될 위치를 판단한다. 예를 들어, 수평 동기 신호(Hsync)와 도트클럭(DCLK)를 카운팅하여 입력 Y/U/V 디지털 비디오 데이터(Yi/Ui/Vi)가 액정표시패널(103)상에 표시될 위치를 판단 할 수 있다.
계조 분석부(126)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 영역을 분석한다. 즉, 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 또는 이 계조가 포함되는 계조 구간에 대하여 분석한다.
어드레스 생성부(127)는 위치 판단부(125)로부터의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 정보와 계조 분석부(126)로부터의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 정보를 공급받아, 이 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 및 계조에 해당하는 보상값이 저장된 메모리(116)의 어드레스를 엑세스하기 위한 리드 어드레스를 생성한다.
연산기(128)는 어드레스 생성부(147)에 의해 생성된 리드 어드레스에 해당하는 메모리(116)의 어드레스로부터 로딩(Loading)된 보상값으로 입력 Y/U/V 디지털 비디오 데이터(Yi/Ui/Vi)의 Y 데이터(Yi)를 증감하여 보정된 Y/U/V 디지털 비디오 데이터(Yc/Ui/Vi)를 발생한다.
YUVtoRGB 컨버터(121)는 아래의 수학식 4 내지 수학식 5를 이용한 코딩과정을 거쳐 10/10/10 비트의 Y/U/V 데이터를 가지는 보정된 Y/U/V 디지털 비디오 데이터(Yc/Ui/Vi)를 8/8/8 비트의 R/G/B 데이터를 가지는 보정된 R/G/B 디지털 비디오 데이터(Rc/Gc/Bc)로 변환한다.
R = Yc + 1.140Vi
G = Yc - 0.395Ui - 0.581Vi
B = Yc + 2.032Ui
이와 같이 본 발명의 실시예에 따른 액정표시장치는 사람의 눈이 색상차보다는 휘도차에 민감한 점에 착안하여 무라위치에 표시될 R/G/B 비디오 데이터를 휘도성분과 색차성분이 분리되는 Y/U/V 비디오 데이터로 변환하고, 이 중 휘도정보를 포함하는 Y 데이터의 비트 수를 확장하여 무라위치의 휘도를 조절함으로써, 무라위치에 대한 휘도의 미세조절이 가능한 장점이 있다.
한편, 위와 같은 보상회로(105)는 타이밍 컨트롤러(104)와 함께 원칩(One-Chip)화 되어 집적될 수 있으며, 위 실시예에서는 보상회로(105)를 액정표시장치에 적용한 경우를 예로 들었으나 이러한 보상회로(105)는 액정표시장치 외의 다른 평판표시장치들에서도 그 적용이 가능하다.
상술한 바와 같이 본 발명에 따른 평판 표시장치 및 그 화질제어 방법은 회로를 이용하여 무라를 보상함으로써 공정상에서의 무라 보상에 대한 방안보다 다양한 발생원인에 따른 다양한 형상의 무라에 대하여 적절한 대처가 가능한 장점이 있다. 또한, 본 발명에 따른 평판 표시장치 및 그 화질제어 방법은 무라위치에 표시될 R/G/B 비디오 데이터를 휘도성분과 색차성분이 분리되는 Y/U/V 비디오 데이터로 변환하고, 이 중 휘도정보를 포함하는 Y 데이터의 비트 수를 확장하여 무라위치의 휘도를 조절함으로써, 무라위치에 대한 휘도의 미세조절이 가능하여 자연스럽고 고급스러운 화질의 구현이 가능하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 표시패널과;
    표시패널 상의 무라위치에 대한 위치정보와 보상값이 저장되는 메모리와;
    상기 표시패널에 표시될 비디오 신호의 적, 녹, 청의 신호에서 휘도, 색차 신호를 산출하고, 상기 휘도 신호의 데이터 비트 수를 확장하여 확장된 휘도 신호를 발생하는 제1 컨버터와;
    상기 메모리를 참조하여 상기 무라위치에 표시될 비디오 신호의 상기 확장된 휘도 신호를 상기 보상값을 이용하여 증가시키거나 감소시킴으로써 보정된 휘도 신호를 발생하는 보상부와;
    상기 색차 신호 및 상기 보정된 휘도 신호에서 적, 녹, 청 신호를 산출하고 상기 산출된 적, 녹, 청 신호의 비트 수를 축소하여 보정된 비디오 신호를 발생하는 제2 컨버터와;
    상기 보정된 비디오 신호 및 미보정 된 비디오 신호를 이용하여 상기 표시패널을 구동하는 구동회로를 구비하는 것을 특징으로 하는 평판표시장치.
  2. 제 1 항에 있어서,
    상기 보상값은 상기 무라 위치의 위치별, 상기 무라 위치에 표시될 데이터의 계조별로 다르게 설정되는 것을 특징으로 하는 평판표시장치.
  3. 제 1 항에 있어서,
    상기 보상값은 상기 휘도 신호를 보상하기 위한 값으로 설정되는 것을 특징으로 하는 평판표시장치.
  4. 제 1 항에 있어서,
    상기 메모리는 데이터 갱신이 가능한 메모리를 포함하는 것을 특징으로 하는 평판표시장치.
  5. 제 4 항에 있어서,
    상기 메모리는 EEPROM을 포함하는 것을 특징으로 하는 평판표시장치.
  6. 제 1 항에 있어서,
    상기 표시패널은 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 다수의 액정셀들이 배치되는 액정표시패널을 포함하고;
    상기 구동회로는 상기 보정 데이터를 상기 데이터라인들에 공급하는 데이터 구동회로와;
    상기 게이트라인들에 스캔펄스를 공급하기 위한 게이트 구동회로와;
    상기 구동회로들을 제어하고 상기 보정 데이터를 상기 데이터 구동회로에 공급하기 위한 타이밍 콘트롤러를 구비하는 것을 특징으로 하는 평판표시장치.
  7. 제 6 항에 있어서,
    상기 보상부는 상기 타이밍 콘트롤러에 내장되는 것을 특징으로 하는 평판표시장치.
  8. 표시패널에서 다른 부분에 비하여 휘도 및 색도 중 어느 하나가 다른 무라위치에서 휘도 및 색차를 측정하는 단계와;
    상기 무라위치에 대응하는 보상값을 설정하는 단계와;
    상기 표시패널에 표시될 비디오 신호의 적, 녹, 청의 신호에서 휘도, 색차 신호를 산출하고, 상기 휘도 신호의 데이터 비트 수를 확장하여 확장된 휘도 신호를 발생하는 단계와;
    상기 무라위치에 표시될 비디오 신호의 상기 확장된 휘도 신호를 상기 보상값을 이용하여 증가시키거나 감소시킴으로써 보정된 휘도 신호를 발생하는 단계와;
    상기 색차 신호 및 상기 보정된 휘도 신호에서 적, 녹, 청 신호를 산출하고 상기 산출된 적, 녹, 청 신호의 비트 수를 축소하여 보정된 비디오 신호를 발생하는 단계와;
    상기 보정된 비디오 신호 및 미보정 된 비디오 신호를 이용하여 상기 표시패널을 구동하는 단계를 포함하는 것을 특징으로 하는 포함하는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  9. 제 8 항에 있어서,
    상기 보상값은 상기 무라 위치의 위치별, 상기 무라 위치에 표시될 데이터의 계조별로 다르게 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  10. 제 8 항에 있어서,
    상기 보상값은 상기 휘도 신호를 보상하기 위한 값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
KR1020050100927A 2005-10-25 2005-10-25 평판표시장치 및 그 화질제어방법 KR101127843B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020050100927A KR101127843B1 (ko) 2005-10-25 2005-10-25 평판표시장치 및 그 화질제어방법
EP06012124A EP1780690B1 (en) 2005-10-25 2006-06-13 Flat display apparatus and picture quality controlling method based on panel defects
DE602006015888T DE602006015888D1 (de) 2005-10-25 2006-06-13 Flachanzeigegerät und auf Bildschirmfehlern basierendes Bildqualitätssteuerungsverfahren
AT06012124T ATE476731T1 (de) 2005-10-25 2006-06-13 Flachanzeigegerät und auf bildschirmfehlern basierendes bildqualitätssteuerungsverfahren
CNB2006100871686A CN100565632C (zh) 2005-10-25 2006-06-15 平板显示装置以及基于面板缺陷的图像质量控制方法
JP2006168227A JP4638384B2 (ja) 2005-10-25 2006-06-19 平板表示装置及びその画質制御方法
TW095123351A TWI346919B (en) 2005-10-25 2006-06-28 Flat display apparatus and picture quality controlling method based on panel defects
US11/477,228 US7839395B2 (en) 2005-10-25 2006-06-29 Flat display apparatus and picture quality controlling method based on panel defects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050100927A KR101127843B1 (ko) 2005-10-25 2005-10-25 평판표시장치 및 그 화질제어방법

Publications (2)

Publication Number Publication Date
KR20070044711A KR20070044711A (ko) 2007-04-30
KR101127843B1 true KR101127843B1 (ko) 2012-03-21

Family

ID=37657531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050100927A KR101127843B1 (ko) 2005-10-25 2005-10-25 평판표시장치 및 그 화질제어방법

Country Status (8)

Country Link
US (1) US7839395B2 (ko)
EP (1) EP1780690B1 (ko)
JP (1) JP4638384B2 (ko)
KR (1) KR101127843B1 (ko)
CN (1) CN100565632C (ko)
AT (1) ATE476731T1 (ko)
DE (1) DE602006015888D1 (ko)
TW (1) TWI346919B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390645B2 (en) 2013-12-31 2016-07-12 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911498B2 (en) * 2005-12-12 2011-03-22 Novatek Microelectronics Corp. Compensation device for non-uniform regions in flat panel display and method thereof
JP5229713B2 (ja) * 2007-01-29 2013-07-03 株式会社ジャパンディスプレイイースト 表示装置
US10810918B2 (en) * 2007-06-14 2020-10-20 Lg Display Co., Ltd. Video display device capable of compensating for display defects
KR100922042B1 (ko) * 2008-02-28 2009-10-19 삼성모바일디스플레이주식회사 휘도보정시스템 및 휘도보정알고리듬
KR101385476B1 (ko) * 2008-08-26 2014-04-29 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
KR101323457B1 (ko) * 2008-12-10 2013-10-29 엘지디스플레이 주식회사 평판표시장치의 표시결함 보상방법 및 장치
TWI407426B (zh) * 2010-04-15 2013-09-01 Nuvoton Technology Corp 顯示裝置及其控制電路以及顯示影像資料之方法
TWI424406B (zh) * 2010-12-27 2014-01-21 Chunghwa Picture Tubes Ltd 顯示面板之畫素電壓補償方法及其架構
KR102175702B1 (ko) * 2013-12-30 2020-11-09 삼성디스플레이 주식회사 표시 장치의 얼룩 보상 방법 및 이를 수행하는 비전 검사 장치
KR102130144B1 (ko) * 2013-12-31 2020-07-03 엘지디스플레이 주식회사 얼룩 보상 방법과 이를 이용한 표시장치
KR102061233B1 (ko) 2014-01-20 2020-01-02 삼성디스플레이 주식회사 표시 장치 및 집적 회로 칩
TWI506614B (zh) * 2014-06-09 2015-11-01 Au Optronics Corp 液晶顯示器及其顯示畫面的補償方法
US10217408B2 (en) 2015-11-11 2019-02-26 Joled Inc. Display device, display device correction method, display device manufacturing method, and display device display method
JP6744791B2 (ja) * 2015-11-11 2020-08-19 株式会社Ｊｏｌｅｄ 表示装置、表示装置の補正方法、表示装置の製造方法、および表示装置の表示方法
CN105957490B (zh) * 2016-07-13 2019-03-01 武汉华星光电技术有限公司 驱动电路及具有该驱动电路的液晶显示器
CN105957491A (zh) * 2016-07-14 2016-09-21 深圳市华星光电技术有限公司 I2c传输电路及显示装置
CN106054421B (zh) * 2016-07-28 2019-06-18 京东方科技集团股份有限公司 一种液晶面板缺陷的检测方法及装置
US10789882B2 (en) * 2017-06-19 2020-09-29 Raydium Semiconductor Corporation Optical compensation apparatus applied to panel and operating method thereof
KR102588320B1 (ko) * 2018-09-21 2023-10-13 삼성디스플레이 주식회사 타이밍 제어부 및 이를 포함하는 표시 장치
KR102552012B1 (ko) * 2018-12-26 2023-07-05 주식회사 엘엑스세미콘 무라 보정 시스템
CN109599054B (zh) * 2019-01-17 2020-05-29 硅谷数模半导体（北京）有限公司 显示面板亮度的控制方法及装置
KR20210082855A (ko) 2019-12-26 2021-07-06 주식회사 실리콘웍스 무라 보상 회로 및 그를 채용한 디스플레이를 위한 구동 장치
KR20210082856A (ko) 2019-12-26 2021-07-06 주식회사 실리콘웍스 무라 보상 회로 및 그를 채용한 디스플레이를 위한 구동 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195048A (ja) * 1992-11-09 1994-07-15 Sony Corp 画素欠陥補償装置
JP2001231053A (ja) * 2000-02-15 2001-08-24 Sony Corp 画像表示装置の補正データ作成方法
JP2001306054A (ja) * 2000-04-24 2001-11-02 Mitsubishi Electric Corp 表示装置
JP2003114639A (ja) * 2001-06-14 2003-04-18 Canon Inc 画像表示装置
JP2003316330A (ja) * 2002-04-25 2003-11-07 Sony Corp 映像信号処理装置およびその処理方法、ならびに表示装置
KR20050090502A (ko) * 2004-03-08 2005-09-13 엘지.필립스 엘시디 주식회사 액정표시장치와 그 구동방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667620A (ja) * 1991-07-27 1994-03-11 Semiconductor Energy Lab Co Ltd 画像表示装置
JP3672586B2 (ja) * 1994-03-24 2005-07-20 株式会社半導体エネルギー研究所 補正システムおよびその動作方法
US5504504A (en) * 1994-07-13 1996-04-02 Texas Instruments Incorporated Method of reducing the visual impact of defects present in a spatial light modulator display
JP2000125225A (ja) * 1998-10-15 2000-04-28 Matsushita Electric Ind Co Ltd 輝度補正装置
US6831995B1 (en) * 1999-03-23 2004-12-14 Hitachi, Ltd. Method for detecting a defect in a pixel of an electrical display unit and a method for manufacturing an electrical display unit
TW472277B (en) * 1999-10-04 2002-01-11 Matsushita Electric Ind Co Ltd Driving method of display panel, luminance compensation device for display panel and driving device
US6618115B1 (en) * 1999-11-19 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Defective pixel compensation system and display device using the system
JP2001209358A (ja) * 2000-01-26 2001-08-03 Seiko Epson Corp 表示画像のムラ補正
JP4485087B2 (ja) * 2001-03-01 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の動作方法
JP2002366109A (ja) 2001-06-06 2002-12-20 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置
JP2003345315A (ja) * 2002-05-30 2003-12-03 Fujitsu Ltd 信号処理部及び液晶表示装置
KR20040009966A (ko) 2002-07-26 2004-01-31 삼성전자주식회사 색 보정장치 및 방법
JP4114655B2 (ja) * 2003-11-12 2008-07-09 セイコーエプソン株式会社 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器
KR100630888B1 (ko) * 2004-11-23 2006-10-04 삼성전자주식회사 이미지 암부인식률 개선을 위한 장치 및 방법
KR101137856B1 (ko) * 2005-10-25 2012-04-20 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195048A (ja) * 1992-11-09 1994-07-15 Sony Corp 画素欠陥補償装置
JP2001231053A (ja) * 2000-02-15 2001-08-24 Sony Corp 画像表示装置の補正データ作成方法
JP2001306054A (ja) * 2000-04-24 2001-11-02 Mitsubishi Electric Corp 表示装置
JP2003114639A (ja) * 2001-06-14 2003-04-18 Canon Inc 画像表示装置
JP2003316330A (ja) * 2002-04-25 2003-11-07 Sony Corp 映像信号処理装置およびその処理方法、ならびに表示装置
KR20050090502A (ko) * 2004-03-08 2005-09-13 엘지.필립스 엘시디 주식회사 액정표시장치와 그 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390645B2 (en) 2013-12-31 2016-07-12 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Also Published As

Publication number Publication date
DE602006015888D1 (de) 2010-09-16
TW200717386A (en) 2007-05-01
US20070091041A1 (en) 2007-04-26
KR20070044711A (ko) 2007-04-30
CN100565632C (zh) 2009-12-02
CN1956032A (zh) 2007-05-02
JP4638384B2 (ja) 2011-02-23
TWI346919B (en) 2011-08-11
ATE476731T1 (de) 2010-08-15
US7839395B2 (en) 2010-11-23
EP1780690A1 (en) 2007-05-02
JP2007122008A (ja) 2007-05-17
EP1780690B1 (en) 2010-08-04

Similar Documents

Publication Publication Date Title
KR101127843B1 (ko) 평판표시장치 및 그 화질제어방법
KR101136286B1 (ko) 평판표시장치 및 그 화질제어방법
JP4555259B2 (ja) 平板表示装置及びその画質制御方法
KR101201314B1 (ko) 평판표시장치의 제조방법 및 장치
KR101182324B1 (ko) 평판표시장치의 화질제어 방법
JP4668854B2 (ja) 平板表示装置、その製造方法、その製造装置、その画質制御方法及びその画質制御装置
JP5302518B2 (ja) 平板表示装置及びそのデータ多重変調方法
US7791572B2 (en) Flat display panel, picture quality controlling apparatus and method thereof
US8189017B2 (en) Apparatus and method for controlling picture quality of flat panel display
KR101362145B1 (ko) 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법
KR101329074B1 (ko) 평판표시장치의 화질제어 장치 및 방법
KR101286537B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치
KR101016279B1 (ko) 액정표시장치와 그 구동방법
KR100610620B1 (ko) 액정표시장치와 그 화이트밸런스 보정방법
KR100696684B1 (ko) 액정 표시장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee