JP2006078975A - 表示パネル制御回路 - Google Patents

Abstract

【課題】平均的な色度に対する黒挿入率の影響を低減する。
【解決手段】表示パネル制御回路は、複数の液晶画素ＰＸに対する複数の階調表示用画素データからなり所定周期で更新される画像データを処理する画像処理回路４と、画像処理回路の処理結果に対応して複数の液晶画素ＰＸを駆動する駆動回路５〜７，ＸＤ，ＹＤとを備える。特に、画像処理回路４は複数の階調表示用画素データに対してガンマ補正を行う補正部１４、および補正部１４によってガンマ補正された複数の階調表示用画素データに対して黒挿入変換を行うデータ変換部１５を含み、補正部１４のガンマ補正量が所定周期に等しい期間に占める黒表示時間の比率である黒挿入率に基づいて調整される。
【選択図】 図１

Description

本発明は、例えばＯＣＢ(Optically Compensated Birefringence）モードの液晶表示パネルに適用される表示パネル制御回路に関する。

液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等の表示装置として広く利用されている。

液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、およびこの表示パネルを制御する表示パネル制御回路を有する。液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。

アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。各スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）からなり、１ゲート線が駆動されたときに導通して１ソース線の電位を１画素電極に印加する。対向基板には、共通電極がアレイ基板に配置された複数の画素電極に対向するように設けられる。一対の画素電極および共通電極はこれら電極間に位置する液晶層の一部である画素領域と共に画素を構成し、画素電極および共通電極間の電界によって画素領域内の液晶分子配列を制御する。表示パネル制御回路は複数のゲート線を駆動するゲートドライバ、複数のソース線を駆動するソースドライバ、およびこれらゲートドライバおよびソースドライバの動作タイミングを制御するコントローラ等を含む。
主に動画を表示するテレビ受信機用の液晶表示装置については、液晶分子が良好な応答性を示すＯＣＢモードの液晶表示パネルの導入が検討されている。（特許文献１を参照）。この液晶表示パネルでは、ＯＣＢ液晶が画素電極および共通電極上で互いに平行にラビングされた配向膜によって電源投入前においてほとんど寝ているスプレー配向になる。液晶表示パネルは、電源投入に伴う初期化処理で印加する比較的強い電界によりこれらＯＣＢ液晶をスプレー配向からベンド配向に転移させてから表示動作を行う。

ＯＣＢ液晶が電源投入前にスプレー配向となる理由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。このようなＯＣＢ液晶は一旦ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。スプレー配向では、視野角特性がベンド配向に対して大きく異なることから表示異常となる。

従来、ベンド配向からスプレー配向への逆転移を防止するため、例えば１フレームの画像を表示するフレーム期間の一部で大きな電圧をＯＣＢ液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。ちなみに、この黒挿入駆動は、動画表示において観察者の視覚に生じる網膜残像の影響で低下する視認性を輝度の離散的な疑似インパルス応答によって改善することにもなる。
特開２００２−２０２４９１号公報

ところで、上述の黒挿入駆動を行う場合において、黒挿入率は１フレーム期間、すなわち１垂直走査期間（１Ｖ）に占める黒表示時間の比率として任意に調整可能である。しかし、黒挿入率の調整により表示画面に現れる黒の割合を増大すると、画像の色合いが黒の色合いの影響を大きく受けるようになる。この結果として、平均的な色度が黒挿入率毎に異なってしまうことになる。

本発明の目的は、平均的な色度に対する黒挿入率の影響を低減することができる表示パネル制御回路を提供することにある。

本発明によれば、複数の液晶画素が略マトリクス状に配置される表示パネルを制御する表示パネル制御回路であって、複数の液晶画素に対する複数の階調表示用画素データからなり所定周期で更新される画像データを処理する画像処理回路と、画像処理回路の処理結果に対応して複数の液晶画素を駆動する駆動回路とを備え、画像処理回路は複数の階調表示用画素データに対してガンマ補正を行う補正部、および補正部によってガンマ補正された複数の階調表示用画素データに対して黒挿入変換を行うデータ変換部を含み、補正部のガンマ補正量が所定周期に等しい期間に占める黒表示時間の比率である黒挿入率に基づいて調整される表示パネル制御回路が提供される。

また、本発明によれば、複数の液晶画素が略マトリクス状に配置される表示パネルを制御する表示パネル制御回路であって、複数の液晶画素に対する複数の階調表示用画素データからなり所定周期で更新される画像データを処理する画像処理回路と、画像処理回路の処理結果に対応して複数の液晶画素を駆動する駆動回路とを備え、画像処理回路は複数の階調表示用画素データについて色度変換を行う補正部、および補正部によって色度変換された複数の階調表示用画素データに対して黒挿入変換を行うデータ変換部を含み、補正部のガンマ補正量が所定周期に等しい期間に占める黒表示時間の比率である黒挿入率に基づいて調整される表示パネル制御回路が提供される。

これら表示パネル制御回路では、ガンマ補正または色度変換が複数の階調表示用画素データに対して行われる。ここで、ガンマ補正量または色度変換量は黒挿入率に基づいて調整されるため、単位時間当たりの平均的色度を黒挿入率の違いによって変化させないようにして安定化できる。すなわち、平均的な色度に対する黒挿入率の影響を低減することができる。

以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。図１はこの液晶表示装置の回路構成を概略的に示す。液晶表示装置は液晶表示パネルＤＰ、および表示パネルＤＰに接続される表示パネル制御回路ＣＮＴを備える。液晶表示パネルＤＰは一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造である。液晶層３は、例えばノーマリホワイトの表示動作のために予めスプレー配向からベンド配向に転移され周期的に印加される黒表示用電圧によりベンド配向からスプレー配向への逆転移が阻止されるＯＣＢ液晶を液晶材料として含む。表示パネル制御回路ＣＮＴはアレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧により液晶表示パネルＤＰの透過率を制御する。スプレー配向からベンド配向への転移は電源投入時に表示パネル制御回路ＣＮＴにより行われる所定の初期化処理で比較的大きな電界をＯＣＢ液晶に印加することにより得られる。

アレイ基板１は、例えばガラス等の透明絶縁基板上に略マトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って配置される複数のゲート線Ｙ（Ｙ０〜Ｙｍ）、複数の画素電極ＰＥの列に沿って配置される複数のソース線Ｘ（Ｘ１〜Ｘｎ）、並びにこれらゲート線Ｙおよびソース線Ｘの交差位置近傍に配置され各々対応ゲート線Ｙを介して駆動されたときに対応ソース線Ｘおよび対応画素電極ＰＥ間で導通して複数の画素スイッチング素子Ｗを有する。各画素スイッチング素子Ｗは例えば薄膜トランジスタからなり、薄膜トランジスタのゲートがゲート線Ｙに接続され、ソース−ドレインパスがソース線Ｘおよび画素電極ＰＥ間に接続される。

対向基板２は例えばガラス等の透明絶縁基板上に配置されるカラーフィルタ、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置される共通電極ＣＥ等を含む。各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、互いに平行にラビング処理される配向膜でそれぞれ覆われ、画素電極ＰＥおよび共通電極ＣＥからの電界に対応した液晶分子配列に制御される液晶層３の画素領域と共に画素ＰＸを構成する。

また、複数の画素ＰＸは各々画素電極ＰＥおよび共通電極ＣＥ間に液晶容量ＣＬＣを有し、さらに複数の補助容量Ｃｓの一端に接続される。各補助容量Ｃｓは、対応画素ＰＸの画素電極ＰＥとこの画素ＰＸに一方側で隣接する画素ＰＸの画素スイッチング素子Ｗを制御する前段のゲート線Ｙとの容量結合により形成され、画素スイッチング素子Ｗの寄生容量に対して十分大きな容量値を有する。尚、図１は、表示画面を構成する複数の画素ＰＸのマトリクスアレイに対して周囲に配置される複数のダミー画素を省略して描かれている。これらダミー画素は表示画面内の画素ＰＸと同様に配線され、寄生容量等に関して表示画面内の全画素ＰＸを同一条件にするために設けられるものである。ゲート線Ｙ０はこのようなダミー画素に対するゲート線である。

表示パネル制御回路ＣＮＴは、複数のスイッチング素子Ｗを行単位に導通させるように複数のゲート線Ｙを順次駆動するゲートドライバＹＤ、各行のスイッチング素子Ｗが対応ゲート線Ｙの駆動によって導通する期間において画素電圧Ｖsを複数のソース線Ｘにそれぞれ出力するソースドライバＸＤ、複数の画素ＰＸに対する複数の階調表示用画素データからなり１フレーム期間（垂直走査期間）という所定周期で更新される画像データを処理する画像処理回路４、およびこの画像処理回路４の処理結果に対してゲートドライバＹＤおよびソースドライバＸＤの動作タイミング等を制御するコントローラ５を含む。画像データは同期信号と一緒に外部信号源ＳＳから画像処理回路４に供給される。

画素電圧Ｖsは共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧Ｖcomに対して極性反転される。

ゲートドライバＹＤおよびソースドライバＸＤは例えばアレイ基板１の外縁に沿って配置されるフレキシブル配線シートにマウントされた集積回路（ＩＣ）チップである。また、画像処理回路４およびコントローラ５は外部のプリント配線板ＰＣＢ上に配置される。ゲートドライバＹＤおよびソースドライバＸＤは複数のゲート線Ｙを順次選択する垂直走査および複数のソース線Ｘを順次選択する水平走査をそれぞれ行うためにシフトレジスタを備える。

コントローラ５は、外部信号源ＳＳからの同期信号を基準にしてゲートドライバＹＤの制御信号ＣＴＹを発生する垂直タイミング制御回路１１および外部信号源ＳＳの同期信号を基準にしてソースドライバＸＤの制御信号ＣＴＸを発生する水平タイミング制御回路１２を含む。垂直タイミング制御回路１１は黒挿入タイミングを制御信号ＣＴＹに反映させる黒挿入タイミング制御部１３を含む。画像処理回路４は外部信号源ＳＳからの画像データに含まれる複数の階調表示用画素データについてガンマ補正を行うガンマ補正部１４、およびガンマ補正部１４によってガンマ補正された複数の階調表示用画素データに対して黒挿入変換を行う黒挿入データ変換部１５を含む。

制御信号ＣＴＹはゲート線Ｙ１〜Ｙｍを順次選択するためにシフトレジスタに入力される垂直スタート信号ＳＴＶ、垂直スタート信号ＳＴＶのシフト動作をシフトレジスタに行わせるクロック信号ＣＬＫ、シフトレジスタに保持された垂直スタート信号ＳＴＶの位置に対応したゲート線の駆動を３隣接ゲート線単位に制御する出力イネーブル信号ＯＥ１，ＯＥ２，ＯＥ３等を含む。他方、制御信号ＣＴＸは１ソース線Ｘを選択するためにシフトレジスタに入力される水平スタート信号，水平スタート信号のシフト動作をシフトレジスタに行わせるクロック信号、１行分の画素データの並列出力を制御するラッチ信号、および１行分の画素データにそれぞれ対応した画素電圧Ｖｓの極性を制御する極性信号等を含む。

制御信号ＣＴＹはコントローラ５からゲートドライバＹＤに供給され、制御信号ＣＴＸは画像処理回路４の処理結果として得られる画素データＤＡＴＡと共にコントローラ５からソースドライバＸＤに供給される。すなわち、制御信号ＣＴＹは、上述のように順次複数のゲート線Ｙを駆動させるようにゲートドライバＹＤを制御し、制御信号ＣＴＸは画像処理回路４の処理結果として１行分の画素ＰＸ単位に得られ直列に出力される画素データＤＯを複数のソース線Ｘにそれぞれ割り当てると共に出力極性を指定するようにソースドライバＸＤを制御する。

表示パネル制御回路ＣＮＴはさらに１行分のスイッチング素子Ｗが非導通となるときにこれらスイッチング素子Ｗに接続されるゲート線Ｙに一方側で隣接する前段の隣接ゲート線ＹにゲートドライバＹＤを介して印加されこれらスイッチング素子Ｗの寄生容量によって１行分の画素ＰＸに生じる画素電圧Ｖsの変動を補償する補償電圧Ｖeを発生する補償電圧発生回路６、および画像データＤＡＴＡを画素電圧Ｖsに変換するために用いられる所定数の階調基準電圧ＶＲＥＦを発生する階調基準電圧発生回路７を含む。

黒挿入駆動が２倍速の垂直走査速度で行われる場合、ゲートドライバＹＤは制御信号ＣＴＹの制御により各垂直走査期間毎に黒挿入用に複数のゲート線Ｙ１〜Ｙｍを順次選択して各行の画素スイッチング素子ＷをＨ／２期間ずつ導通させるように駆動信号を選択ゲート線Ｙに供給し、さらに階調表示用に複数のゲート線Ｙ１〜Ｙｍを順次選択して各行の画素スイッチング素子ＷをＨ／２期間ずつ導通させるように駆動信号を選択ゲート線Ｙに供給する。画像処理回路４は処理結果の出力画素データＤＯとして得られる１行分の黒挿入用画素データＢおよび１行分の階調表示用画素データＳを交互に出力し、ソースドライバＸＤは上述の階調基準電圧発生回路７から供給される所定数の階調基準電圧ＶＲＥＦを参照してこれら黒挿入用画素データＢおよび階調表示用画素データＳをそれぞれ画素電圧Ｖsに変換し、複数のソース線Ｘ１〜Ｘｎに並列的に出力する。

ゲートドライバＹＤが例えばゲート線Ｙ１を駆動電圧により駆動してこのゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを導通させると、ソース線Ｘ１〜Ｘｎ上の画素電圧Ｖsがこれら画素スイッチング素子Ｗをそれぞれ介して対応画素電極ＰＥおよび補助容量Ｃｓの一端に供給される。また、ゲートドライバＹＤはこのゲート線Ｙ１に隣接した前段のゲート線Ｙ０に補償電圧発生回路６からの補償電圧Ｖeを出力し、ゲート線Ｙ１に接続された全ての画素スイッチング素子ＷをＨ／２期間だけ導通させた直後にこれら画素スイッチング素子Ｗを非導通にする非駆動電圧をゲート線Ｙ１に出力する。補償電圧Ｖeはこれら画素スイッチング素子Ｗが非導通になったときにこれらの寄生容量によって画素電極ＰＥから引き抜かれる電荷を低減して画素電圧Ｖsの変動、すなわち突き抜け電圧ΔＶｐを実質的にキャンセルする。

図２は２倍速の垂直走査速度で黒挿入駆動を行う場合について液晶表示装置の動作を示す。図２では、Ｂが各行の画素ＰＸに共通な黒挿入用画素データを表し、Ｓ１，Ｓ２，Ｓ３，…がそれぞれ１行目，２行目，３行目，…の画素ＰＸに対する階調表示用画素データを表す。＋，−はこれら画素データＢ，Ｓ１，Ｓ２，Ｓ３…が画素電圧Ｖｓに変換されてソースドライバＸＤから出力されるときの信号極性を表す。

垂直スタート信号ＳＴＶはＨ／２期間分のパルス幅で階調表示用または黒挿入用にゲートドライバＹＤに入力されるパルスであり、クロック信号ＣＬＫは１水平走査期間（１Ｈ）期間当たり１個の割合でゲートドライバＹＤに入力される１Ｈ周期のパルスである。階調表示用垂直スタート信号ＳＴＶがゲートドライバＹＤに入力されると、シフトレジスタがクロック信号ＣＬＫに応答してこの垂直スタート信号ＳＴＶをシフトし、１Ｈ期間ずつゲート線Ｙ１〜Ｙｍを順次選択する選択信号を出力する。各選択信号は出力イネーブル信号ＯＥ１〜ＯＥ３の制御により１Ｈ期間の後半で駆動信号に変換されて対応ゲート線ＹにゲートドライバＹＤから出力される。これに対応し、ソースドライバＸＤは階調表示用画素データＳ１，Ｓ２，Ｓ３，…の各々を対応水平走査期間Ｈの後半において画素電圧Ｖｓに変換し、これらを１Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応水平走査期間Ｈの後半で駆動される間に１行目，２行目，３行目，…の液晶画素ＰＸに供給される。

また、黒挿入用垂直スタート信号ＳＴＶが階調表示用垂直スタート信号ＳＴＶよりも所定時間遅れてゲートドライバＹＤに入力されると、シフトレジスタがクロック信号ＣＬＫに応答してこの垂直スタート信号ＳＴＶをシフトし、１Ｈ期間ずつゲート線Ｙ１〜Ｙｍを順次選択する選択信号を出力する。各選択信号は出力イネーブル信号ＯＥ１〜ＯＥ３の制御により１Ｈ期間の前半で駆動信号に変換されて対応ゲート線ＹにゲートドライバＹＤから出力される。これに対応し、ソースドライバＸＤは黒挿入用画素データＢ，Ｂ，Ｂ，…の各々を対応水平走査期間Ｈの前半において画素電圧Ｖｓに変換し、これらを１Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応水平走査期間Ｈの前半で駆動される間に１行目，２行目，３行目，…の液晶画素ＰＸに供給される。図２では、階調表示用垂直スタート信号ＳＴＶと黒挿入用垂直スタート信号ＳＴＶとが比較的短い間隔で入力されているが、実際には階調表示用の電圧保持期間に対する黒挿入用の電圧保持期間の割合が黒挿入率に適合するように離して入力される。また、黒挿入用垂直スタート信号ＳＴＶは最初の入力時点よりも２Ｈだけ遅れてもう一度入力されることが好ましい。これにより、各ゲート線Ｙが黒挿入用に２回駆動されることになる。従って、対応画素電極ＰＥの電位をＨ／２期間という短い期間で黒挿入用の大きな画素電圧Ｖｓまで遷移させることが難しい場合でも、確実に画素電圧Ｖｓを画素電極ＰＥに設定できる。上述の２Ｈの遅れは黒挿入用の画素電圧Ｖｓの極性を揃えるために必要とされる。尚、最終行付近の画素ＰＸに対する黒挿入は例えば図２の左下部分に示すように先行フレームから連続することになる。

図３は画素ＰＸに保持される画素電圧Ｖｓの遷移波形を２種類の黒挿入率について示し、図４は図３に示す画素電圧Ｖｓの遷移波形に対応した２種類の画像変化を示す。ここで、Ｔ０は画像データが更新される所定周期に等しい期間であり、Ｔ１，Ｔ２はいずれも画素ＰＸの黒表示時間である。黒挿入率が図３の上段に示すようにＴ１／Ｔ０である場合には、図４の上段に示すように画像が変化する。また、黒挿入率が図３の下段に示すようにＴ１／Ｔ０である場合には、図４の下段に示すように画像が変化する。図４において、h1,h2はいずれも黒表示領域の高さであり、h0は画面全体の高さである。ここでは、全行の画素ＰＸが図２に示すように均等に駆動されるため、黒挿入率Ｔ１／Ｔ０はｈ１／ｈ０に等しく、黒挿入率Ｔ１／Ｔ０はｈ２／ｈ０に等しい。

上述の黒挿入タイミング制御部１３は、例えばｋ種類の黒挿入率の１つを選択し、これに対応して黒挿入のタイミングを制御する。具体的には、選択結果の黒挿入率を得るような黒挿入タイミングを垂直タイミング制御回路１１からゲートドライバＹＤに供給される制御信号ＣＴＹに反映させる。また、この選択結果は垂直タイミング制御回路１１からガンマ補正部１４にも供給される。ガンマ補正部１４では、ガンマ補正量が選択結果の黒挿入率に基づいて調整される。このため、ガンマ補正部１４はｋ種類の黒挿入率について用意される複数のガンマ補正テーブルＴＢ１〜ＴＢｋを有し、選択結果の黒挿入率に基づいてこれらガンマ補正テーブルＴＢ１〜ＴＢｋから選択される１つを用いてガンマ補正を行う。ガンマ補正テーブルＴＢ１〜ＴＢｋは、カラー表示において１Ｖという所定周期を基準とした単位時間当たりの平均色度を黒挿入率の違いに対して一定の範囲内に収めるように構成されている。

本実施形態では、ガンマ補正部１４のガンマ補正量が黒挿入率に基づいて調整されるため、単位時間当たりの平均的色度を黒挿入率の違いによって変化させないようにして安定化できる。すなわち、平均的な色度に対する黒挿入率の影響を低減することができる。

尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。

例えば図１に示すガンマ補正部１４は図５に示すように外部信号源ＳＳからの画像データに含まれる複数の階調表示用画素データについて例えば赤，緑，青の色相毎に色度変換を行う色度変換部１６に置き換えられてもよい。この場合、いずれかの黒挿入率が黒挿入タイミング制御部１３で選択されると、この選択結果が色度変換部１６に供給される。色度変換部１６では、色度変換量が選択結果の黒挿入率に基づいて調整される。このため、色度変換部１６はｋ種類の黒挿入率について用意される複数の色度変換テーブルＴＢ１’〜ＴＢｋ’を有し、選択結果の黒挿入率に基づいてこれら色度変換テーブルＴＢ１’〜ＴＢｋ’から選択される１つを用いて色度変換を行う。色度変換テーブルＴＢ１’〜ＴＢｋ’は、カラー表示において１Ｖという所定周期を基準とした単位時間当たりの平均色度を黒挿入率の違いに対して一定に保つように構成される。具体的には、u’, v’ 色度に関して、黒の色度が(u’, v’)=(0.28, 0.32)である場合、黒挿入率＝x％であるとき、(0.28, 0.32)×x ＋ 補正後の黒(u’1, v’1) = (a,b)となり、黒挿入率＝y％であるとき、(0.28, 0.32)×y ＋ 補正後の黒(u’2, v’2) = (a,b)となるように(u’1, v’1) 、(u’2, v’2)を調整する。

これにより、色度変換部１６の色度補正量が黒挿入率に基づいて調整されるため、さらに確実に単位時間当たりの平均的色度を黒挿入率の違いによって変化させないようにして安定化できる。すなわち、平均的な色度に対する黒挿入率の影響をより確実に低減することができる。

本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。 ２倍速の垂直走査速度で黒挿入駆動を行う場合について図１に示す液晶表示装置の動作を示すタイムチャートである。 図１に示す画素に保持される画素電圧の遷移波形を２種類の黒挿入率について示す図である。 図３に示す画素電圧の遷移波形に対応した２種類の画像変化を示す図である。 図１に示す画像処理回路の変形例を示す図である。

符号の説明

１…アレイ基板、２…対向基板、３…液晶層、４…画像処理回路、５…コントローラ、６…補償電圧発生回路、７…階調基準電圧発生回路、１１…垂直タイミング制御回路、１２…水平タイミング制御回路、１３…黒挿入タイミング制御部、１４…ガンマ補正部、１５…黒挿入データ変換部、１６…色度変換部、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…共通電極、ＣＬＣ…液晶容量、Ｃｓ…補助容量、ＰＸ…液晶画素、Ｗ…スイッチング素子、Ｙ…ゲート線、Ｘ…ソース線、ＣＮＴ…表示パネル制御回路、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。

Claims (8)

1. 複数の液晶画素が略マトリクス状に配置される表示パネルを制御する表示パネル制御回路であって、前記複数の液晶画素に対する複数の階調表示用画素データからなり所定周期で更新される画像データを処理する画像処理回路と、前記画像処理回路の処理結果に対応して複数の液晶画素を駆動する駆動回路とを備え、前記画像処理回路は前記複数の階調表示用画素データに対してガンマ補正を行う補正部、および前記補正部によってガンマ補正された複数の階調表示用画素データに対して黒挿入変換を行うデータ変換部を含み、前記補正部のガンマ補正量が前記所定周期に等しい期間に占める黒表示時間の比率である黒挿入率に基づいて調整されることを特徴とする表示パネル制御回路。
2. 前記補正部は様々な黒挿入率について用意される複数のガンマ補正テーブルを有し、前記複数のガンマ補正テーブルから選択される１つを用いてガンマ補正を行うように構成されることを特徴とする請求項１に記載の表示パネル制御回路。
3. 前記補正部のガンマ補正量はカラー表示において前記所定周期を基準とした単位時間当たりの平均色度を黒挿入率の違いに対して一定の範囲に収めるように調整されることを特徴とする請求項１に記載の表示パネル制御回路。
4. 前記複数の液晶画素の各々は予めスプレー配向からベンド配向に転移されるＯＣＢ液晶画素であることを特徴とする請求項１に記載の表示パネル制御回路。
5. 複数の液晶画素が略マトリクス状に配置される表示パネルを制御する表示パネル制御回路であって、前記複数の液晶画素に対する複数の階調表示用画素データからなり所定周期で更新される画像データを処理する画像処理回路と、前記画像処理回路の処理結果に対応して複数の液晶画素を駆動する駆動回路とを備え、前記画像処理回路は前記複数の階調表示用画素データについて色度変換を行う補正部、および前記補正部によって色度変換された複数の階調表示用画素データに対して黒挿入変換を行うデータ変換部を含み、前記補正部の色度変換量が前記所定周期に等しい期間に占める黒表示時間の比率である黒挿入率に基づいて調整されることを特徴とする表示パネル制御回路。
6. 前記補正部は様々な黒挿入率について用意される複数の色度変換テーブルを有し、前記複数の色度変換テーブルから選択される１つを用いて色度変換を行うように構成されることを特徴とする請求項５に記載の表示パネル制御回路。
7. 前記補正部の色度変換量はカラー表示において前記所定周期を基準とした単位時間当たりの平均色度を黒挿入率の違いに対して一定に保つように調整されることを特徴とする請求項５に記載の表示パネル制御回路。
8. 前記複数の液晶画素の各々は予めスプレー配向からベンド配向に転移されるＯＣＢ液晶画素であることを特徴とする請求項５に記載の表示パネル制御回路。

Images