KR100652096B1 - 게이트선 구동 회로 - Google Patents

게이트선 구동 회로 Download PDF

Info

Publication number
KR100652096B1
KR100652096B1 KR1020050074079A KR20050074079A KR100652096B1 KR 100652096 B1 KR100652096 B1 KR 100652096B1 KR 1020050074079 A KR1020050074079 A KR 1020050074079A KR 20050074079 A KR20050074079 A KR 20050074079A KR 100652096 B1 KR100652096 B1 KR 100652096B1
Authority
KR
South Korea
Prior art keywords
gate
gate line
output
signal
shift register
Prior art date
Application number
KR1020050074079A
Other languages
English (en)
Other versions
KR20060050419A (ko
Inventor
데쯔야 나까무라
세이지 가와구찌
마사히꼬 다께오까
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Publication of KR20060050419A publication Critical patent/KR20060050419A/ko
Application granted granted Critical
Publication of KR100652096B1 publication Critical patent/KR100652096B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0491—Use of a bi-refringent liquid crystal, optically controlled bi-refringence [OCB] with bend and splay states, or electrically controlled bi-refringence [ECB] for controlling the color
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

게이트선 구동 회로는, 게이트선 Y1∼Ym을 계조 표시용으로 하나의 게이트선 단위로 선택하고, 게이트선(Y1∼Ym)을 흑 삽입용으로 적어도 2개의 인접 게이트선으로 이루어지는 그룹 단위로 선택하는 시프트 레지스터부(SR)와, 시프트 레지스터부(SR)에 의해 선택된 게이트선에 구동 신호를 출력하는 출력 회로(12)를 구비한다. 특히, 출력 회로(12)는 시프트 레지스터부(SR)에 의해 흑 삽입용으로 선택된 그룹에 포함되어 이 그룹 외의 비선택 게이트선에 용량 결합한 상태에 있는 액정 화소의 행을 따른 홀수번째의 게이트선(Y1)에 대한 구동 신호의 출력 기간을 이 그룹에 포함되는 짝수번째의 게이트선(Y2)에 대한 구동 신호의 출력 기간보다도 짧게 하도록 구성된다.
스프트 레지스터부, 게이트선, 액정 화소, 출력 기간

Description

게이트선 구동 회로{GATE LINE DRIVING CIRCUIT}
도 1은 본 발명의 일 실시 형태에 따른 액정 표시 장치의 회로 구성을 개략적으로 도시하는 도면.
도 2는, 도 1에 도시하는 게이트 드라이버의 게이트선 구동 회로를 상세하게 도시하는 도면.
도 3은 1.5 배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 게이트선 구동 회로의 동작을 도시하는 타임차트.
<도면의 주요 부분에 대한 부호의 설명>
1 : 어레이 기판
2 : 대향 기판
3 : 액정층
<특허 문헌1> 일본 특개2002-202491호
본 발명은, 예를 들면 OCB(Optically Compensated Birefringence) 모드의 액 정 표시 패널에 적용되는 게이트선 구동 회로에 관한 것이다.
액정 표시 장치로 대표되는 평면 표시 장치는, 컴퓨터, 카 내비게이션 시스템, 혹은 텔레비전 수신기 등의 표시 장치로서 널리 이용되고 있다.
액정 표시 장치는, 일반적으로 복수의 액정 화소의 매트릭스 어레이를 포함하는 액정 표시 패널, 및 이 표시 패널을 제어하는 표시 패널 제어 회로를 갖는다. 액정 표시 패널은 어레이 기판 및 대향 기판 사이에 액정층을 협지시킨 구조이다.
어레이 기판은 대략 매트릭스 형상으로 배치되는 복수의 화소 전극, 복수의 화소 전극의 행을 따라 배치되는 복수의 게이트선, 복수의 화소 전극의 열을 따라 배치되는 복수의 소스선, 복수의 게이트선 및 복수의 소스선의 교차 위치 근방에 배치되는 복수의 스위칭 소자를 갖는다. 각 스위칭 소자는 예를 들면 박막 트랜지스터(TFT)로 이루어지고, 1 게이트선이 구동되었을 때에 도통하여 1 소스선의 전위를 1화소 전극에 인가한다. 대향 기판에는, 어레이 기판에 배치된 복수의 화소 전극에 대향하도록 공통 전극이 설치된다. 한 쌍의 화소 전극 및 공통 전극은 액정층의 화소 영역과 함께 화소를 구성하고, 화소 영역에서 액정 분자 배열을 화소 전극 및 공통 전극 사이의 전계에 의해 제어한다. 표시 패널 제어 회로는 복수의 게이트선을 구동하는 게이트 드라이버, 복수의 소스선을 구동하는 소스 드라이버, 및 이들 게이트 드라이버 및 소스 드라이버의 동작 타이밍을 제어하는 컨트롤러 등을 포함한다.
액정 표시 장치가 주로 동화상을 표시하는 텔레비전 수신기용인 경우, 액정 분자가 양호한 응답성을 나타내는 OCB 모드의 액정 표시 패널의 도입이 검토되고 있다(일본 특개2002-202491호 공보를 참조). 이 액정 표시 패널에서는, 액정이 화소 전극 및 공통 전극 상에서 상호 평행하게 러빙된 배향막에 의해 전원 온 전에 거의 누워 있는 스프레이 배향으로 된다. 액정 표시 패널은, 전원 투입에 수반하는 초기화 처리에서 인가하는 비교적 강한 전계에 의해 이들 액정을 스프레이 배향으로부터 벤드 배향으로 전이시키고나서 표시 동작을 행한다.
액정이 전원 투입 전에 스프레이 배향으로 되는 이유는, 스프레이 배향이 액정 구동 전압의 무인가 상태에서 에너지적으로 벤드 배향보다도 안정되기 때문이다. 이러한 액정은 일단 벤드 배향으로 전이하여도, 스프레이 배향의 에너지와 벤드 배향의 에너지가 저항하는 레벨 이하의 전압 인가 상태나 전압 무인가 상태가 장기간 계속되는 경우에 재차 스프레이 배향으로 역전이한다고 하는 성질을 갖는다. 스프레이 배향에서는, 시야각 특성이 벤드 배향에 대하여 크게 상이하기 때문에 표시 이상으로 된다.
종래, 벤드 배향으로부터 스프레이 배향에의 역전이를 방지하기 위해, 예를 들면 1 프레임의 화상을 표시하는 프레임 기간의 일부에서 큰 전압을 액정에 인가하는 구동 방식이 취해지고 있다. 노멀 화이트인 OCB 모드의 액정 표시 패널에서는, 이 전압이 흑 표시로 되는 화소 전압에 상당하기 때문에, 흑 삽입 구동이라고 불리운다. 즉, 이 흑 삽입 구동은, 동화상 표시에서 관찰자의 시상에 발생하는 망막 잔상의 영향으로 저하하는 시인성을 휘도의 이산적인 의사 임펄스 응답에 의해 개선하는 것으로도 된다.
흑 삽입용 화소 전압 및 계조 표시용 화소 전압은, 1 프레임 기간, 즉 1 수 직 주사 기간(V)에서 모든 액정 화소에 행 단위로 인가된다. 여기서, 계조 표시용 화소 전압의 유지 기간에 대한 흑 삽입용 화소 전압의 유지 기간의 비율이 흑 삽입율로 된다. 각 게이트선을 1 수평 주사 기간의 절반, 즉 H/2 기간만큼 흑 삽입용으로 구동하고, 또한 H/2 기간만 계조 표시용으로 구동하는 경우에는, 수직 주사 속도가 흑 삽입을 행하지 않는 경우에 대하여 2 배속으로 된다. 또한, 흑 삽입용 화소 전압은 전체 화소에 대하여 공통의 값이기 때문에, 예를 들면 2 게이트선을 1조로 하여 함께 구동할 수도 있다. 각 조의 2 게이트선을 흑 삽입용으로 2H/3 기간만 함께 구동하고, 각각 2H/3 기간씩 4H/3 기간만 계조 표시용으로 순차적으로 구동하는 경우에는, 수직 주사 속도가 흑 삽입을 행하지 않는 경우에 대하여 1.5 배속으로 된다.
그런데, 종래, 복수의 게이트선을 흑 삽입용으로 함께 구동시킨 경우에 표시 패널에서 횡선의 발생을 볼 수 있다. 이러한 횡선은 표시 품질을 열화시키는 것으로 된다.
본 발명의 목적은, 액정의 벤드 배향을 유지하는 흑 삽입 구동에 있어서 횡선의 발생을 방지할 수 있는 게이트선 구동 회로를 제공하는 것에 있다.
본 발명의 제1 관점에 따르면, 대략 매트릭스 형상으로 배치되는 복수의 화소의 행에 할당되는 복수의 게이트선을 구동하는 게이트선 구동 회로로서, 복수의 게이트선을 계조 표시용으로 하나의 게이트선 단위로 선택하고, 복수의 게이트선을 비계조 표시용으로 적어도 2개의 인접 게이트선으로 이루어지는 그룹 단위로 선택 하는 시프트 레지스터부와, 시프트 레지스터부에 의해 선택된 게이트선에 구동 신호를 출력하는 출력 회로를 구비하고, 출력 회로는 시프트 레지스터부에 의해 비계조 표시용으로 선택된 그룹에 포함되어 이 그룹 외의 비선택 게이트선에 용량 결합한 상태에 있는 화소의 행을 따른 특정 게이트선에 대한 구동 신호의 출력 기간을 이 그룹에 포함되는 다른 게이트선에 대한 구동 신호의 출력 기간보다도 짧게 하도록 구성되는 게이트선 구동 회로가 제공된다.
본 발명의 제2 관점에 따르면, 대략 매트릭스 형상으로 배치되는 복수의 화소 전극의 행에 각각 할당되어 비할당 행의 화소 전극에 용량 결합하는 복수의 게이트선을 구동하는 게이트선 구동 회로로서, 1 수직 주사 기간에서 복수의 게이트선을 계조 표시용으로 하나의 게이트선 단위로 순차적으로 선택하고, 이 수직 주사기간에 대략 동일한 기간에서 복수의 게이트선을 비계조 표시용으로 적어도 2개의 인접 게이트선 단위로 순차적으로 선택하는 선택부와, 선택부에 의해 선택된 게이트선에 구동 신호를 출력하는 출력 회로를 구비하고, 출력 회로는 이들 인접 게이트선이 비계조 표시용으로 동시에 선택된 경우에 이들 인접 게이트선에 출력되는 구동 신호의 정지 타이밍을 어긋나게 하여 용량 결합의 영향을 균등화하도록 구성되는 게이트선 구동 회로가 제공된다.
이 게이트선 구동 회로에서는, 적어도 2개의 인접 게이트선이 비계조 표시용으로 함께 구동된다. 이들 인접 게이트선에 대응하는 행의 화소는 별도의 게이트선과 용량 결합하고 있기 때문에, 인접 게이트선이 구동 상태로부터 비구동 상태로 이상화되었을 때에 이들 화소에 유지되는 화소 전압이 각각 용량 결합의 영향을 받 는다. 만약, 인접 게이트선에 대응하는 행의 화소 사이에 화소 전압의 차가 용량 결합의 영향으로 발생하면, 이것에 대한 휘도차가 횡선으로 시인되는 결과로 된다. 그러나, 용량 결합의 영향은 이들 인접 게이트선에 출력되는 구동 신호의 출력 기간, 구체적으로 설명하면 정지 타이밍을 어긋나게 함으로써 인접 게이트선에 대응하는 행의 화소 사이에서 균등화된다. 즉, 화소 전압의 차가 인접 게이트선에 대응하는 행의 화소 사이에 발생하지 않기 때문에, 이 화소 전압의 차에 의한 횡선의 발생을 방지할 수 있다.
본 발명의 추가의 목적 및 장점은 다음의 디스크립션에서 설명되며, 일부는 그 디스크립션으로부터 명백해지거나 또는 본 발명의 실시에 의해 학습될 것이다. 본 발명의 목적 및 장점은 여기에서 특별히 지적한 수단 및 이들의 조합에 의해 실현되고 얻어진다.
이하, 본 발명의 일 실시 형태에 따른 액정 표시 장치에 대하여 첨부 도면을 참조하여 설명한다. 도 1은 이 액정 표시 장치의 회로 구성을 개략적으로 도시한다. 액정 표시 장치는 액정 표시 패널 DP, 및 표시 패널 DP에 접속되는 표시 패널 제어 회로 CNT를 구비한다. 액정 표시 패널 DP는 한 쌍의 전극 기판인 어레이 기판(1) 및 대향 기판(2) 사이에 액정층(3)을 협지시킨 구조이다. 액정층(3)은 예를 들면 노멀 화이트의 표시 동작을 위해 미리 스프레이 배향으로부터 벤드 배향으로 전이되어 벤드 배향으로부터 스프레이 배향에의 역전이가 주기적으로 인가되는 흑 삽입(비계조 표시)용의 전압에 의해 저지되는 액정을 액정 재료로서 포함한다. 표 시 패널 제어 회로 CNT는 어레이 기판(1) 및 대향 기판(2)으로부터 액정층(3)에 인가되는 액정 구동 전압에 의해 액정 표시 패널 DP의 투과율을 제어한다. 스프레이 배향으로부터 벤트 배향에의 전이는 비교적 큰 전계를 액정에 인가함으로써 얻어진다.
어레이 기판(1)은, 예를 들면 글래스 등의 투명 절연 기판 상에 대략 매트릭스 형상으로 배치되는 복수의 화소 전극 PE, 복수의 화소 전극 PE의 행을 따라 배치되는 복수의 게이트선 Y(Y0∼Ym), 복수의 화소 전극 PE의 행을 따라 복수의 게이트선 Y(Y0∼Ym)에 평행하게 배치되는 복수의 보조 용량선 C(C1∼Cm), 복수의 화소 전극 PE의 열을 따라 배치되는 복수의 소스선 X(X1∼Xn), 및 이들 게이트선 Y 및 소스선 X의 교차 위치 근방에 배치되어 각각 대응 게이트선 Y를 통하여 구동되었을 때에 대응 소스선 X 및 대응 화소 전극 PE 사이에서 도통하는 복수의 화소 스위칭 소자 W를 갖는다. 각 화소 스위칭 소자 W는 예를 들면 박막 트랜지스터로 이루어져, 박막 트랜지스터의 게이트가 게이트선 Y에 접속되고, 소스-드레인 패스가 소스선 X 및 화소 전극 PE 사이에 접속된다.
대향 기판(2)은 예를 들면 글래스 등의 투명 절연 기판 상에 배치되는 컬러 필터, 및 복수의 화소 전극 PE에 대향하여 컬러 필터 상에 배치되는 공통 전극 CE 등을 포함한다. 각 화소 전극 PE 및 공통 전극 CE는 예를 들면 ITO 등의 투명 전극 재료로 이루어져, 상호 평행하게 러빙 처리되는 배향막으로 각각 피복되고, 화소 전극 PE 및 공통 전극 CE로부터의 전계에 대응한 액정 분자 배열로 제어되는 액정층(3)의 화소 영역과 함께 OCB 액정 화소 PX를 구성한다.
또한, 복수의 OCB 액정 화소 PX는 각각 화소 전극 PE 및 공통 전극 CE 사이에 액정 용량 CLC를 갖는다. 복수의 보조 용량선 C1∼Cm은 각각 대응 행의 액정 화소의 화소 전극 PE에 용량 결합하여 보조 용량 Cs1을 구성한다. 또한, 복수의 게이트선 Y0∼Ym-1은 각각 게이트선 Y1∼Ym에 대응한 행의 액정 화소의 화소 전극 PE에 용량 결합하여 보조 용량 Cs2를 구성한다. 보조 용량 Cs1 및 Cs2의 합계는 화소 스위칭 소자 W의 기생 용량에 대하여 충분히 큰 용량값을 갖는다. 또한, 도 1은, 표시 화면을 구성하는 복수의 화소 PX의 매트릭스 어레이에 대하여 주위에 배치되는 복수의 더미 화소를 생략하여 그려지고 있다. 이들 더미 화소는 표시 화면 내의 화소 PX와 마찬가지로 배선되고, 기생 용량 등에 관하여 표시 화면 내의 전체 화소 PX를 동일 조건으로 하기 위해 설치되는 것이다. 게이트선 Y0은 이러한 더미 화소에 대한 게이트선이다.
표시 패널 제어 회로 CNT는, 복수의 스위칭 소자 W를 행 단위로 도통시키도록 복수의 게이트선 Y1∼Ym을 구동하는 게이트 드라이버 YD, 각 행의 스위칭 소자 W가 대응 게이트선 Y의 구동에 의해, 도통하는 기간에서 화소 전압 Vs를 복수의 소스선 X1∼Xn에 각각 출력하는 소스 드라이버 XD, 외부 신호원 SS로부터 입력되는 영상 신호 VIDEO에 포함되는 화상 데이터에 대하여 예를 들면 흑 삽입 1.5 배속 변환을 행하는 화상 데이터 변환 회로(4), 및 이 변환 결과에 대하여 게이트 드라이버 YD 및 소스 드라이버 XD의 동작 타이밍 등을 제어하는 컨트롤러(5)를 포함한다. 화소 전압 Vs는 공통 전극 CE의 커먼 전압 Vcom을 기준으로 하여 화소 전극 PE에 인가되는 전압으로, 예를 들면 2 라인 단위 반전 구동 및 프레임 반전 구동(2H1V 반전 구동)을 행하도록 커먼 전압 Vcom에 대하여 극성 반전된다. 화상 데이터는 전체 액정 화소 PX에 대한 화소 데이터로 이루어져, 1 프레임 기간(수직 주사 기간 V)마다 갱신된다. 흑 삽입 1.5 배속 변환에서는, 2 행분의 입력 화소 데이터 DI가 2H 마다 출력 화소 데이터 DO로 되는 1 행분의 흑 삽입(비계조 표시)용 화소 데이터 B 및 2 행분의 계조 표시용 화소 데이터 S로 변환된다. 계조 표시용 화소 데이터 S는 화소 데이터 DI와 동일한 계조값이고, 흑 삽입용 화소 데이터 B는 흑 표시의 계조값이다. 1 행분의 흑 삽입용 화소 데이터 B 및 2 행분의 계조 표시용 화소 데이터 S 각각은 2H/3 기간에서 화상 데이터 변환 회로(4)로부터 직렬로 출력된다.
게이트 드라이버 YD 및 소스 드라이버 XD는 예를 들면 스위칭 소자 W와 동일 공정에서 형성되는 박막 트랜지스터를 이용하여 구성되어 있다. 한편, 컨트롤러(5)는 외부의 프린트 배선판 PCB 상에 배치된다. 화상 데이터 변환 회로(4)는 이 프린트 배선판 PCB의 더 외측에 배치된다. 컨트롤러(5)는, 전술된 바와 같이 복수의 게이트선 Y를 선택적으로 구동하기 위한 제어 신호 CTY 및, 화상 데이터 변환 회로(4)의 변환 결과로서 직렬로 출력되는 흑 삽입용 또는 계조 표시용 화소 데이터를 복수의 소스선 X에 각각 할당함과 함께 신호 극성을 지정하는 제어 신호 CTX 등을 발생한다. 제어 신호 CTY는 컨트롤러(5)로부터 게이트 드라이버 YD에 공급되고, 제어 신호 CTX는 화상 데이터 변환 회로(4)의 변환 결과로서 얻어지는 흑 삽입용 화소 데이터 B 또는 계조 표시용 화소 데이터 S인 화소 데이터 DO와 함께 컨트롤러(5)로부터 소스 드라이버 XD에 공급된다.
표시 패널 제어 회로 CNT는 또한 1 행분의 스위칭 소자 W가 비도통으로 될 때에 이들 스위칭 소자 W에 대응한 행의 보조 용량선 C에 게이트 드라이버 YD를 통하여 인가되어 이들 스위칭 소자 W의 기생 용량에 따라 각 행의 화소 PX에 발생하는 화소 전압 Vs의 변동을 보상하는 보상 전압 Ve를 발생하는 보상 전압 발생 회로(6), 및 화소 데이터 DO를 화소 전압 Vs로 변환하기 위해 이용되는 소정 수의 계조 기준 전압 VREF를 발생하는 계조 기준 전압 발생 회로(7)를 포함한다.
게이트 드라이버 YD는 제어 신호 CTY의 제어에 의해 각 수직 주사 기간에서 흑 삽입용으로 복수의 게이트선 Y1∼Ym을 선택하여 각 행의 화소 스위칭 소자 W를 2H/3 기간씩 도통시키도록 구동 신호를 선택 게이트선 Y에 공급하고, 또한 계조 표시용으로 복수의 게이트선 Y1∼Ym을 선택하여 각 행의 화소 스위칭 소자 W를 2H/3 기간씩 도통시키도록 구동 신호를 선택 게이트선 Y에 공급한다. 화상 데이터 변환 회로(4)는 변환 결과의 출력 화소 데이터 DO로서 얻어지는 1 행분의 흑 삽입용 화소 데이터 B 및 2 행분의 계조 표시용 화소 데이터 S를 순차적으로 출력하고, 소스 드라이버 XD는 전술한 계조 기준 전압 발생 회로(7)로부터 공급되는 소정수의 계조 기준 전압 VREF를 참조하여 이들 흑 삽입용 화소 데이터 B 및 계조 표시용 화소 데이터 S를 각각 화소 전압 Vs로 변환하고, 복수의 소스선 X1∼Xn에 병렬적으로 출력한다.
게이트 드라이버 YD가 예를 들면 게이트선 Y1을 구동 전압에 의해 구동하여 게이트선 Y1에 접속된 모든 화소 스위칭 소자 W를 도통시키면, 소스선 X1∼Xn 상의 화소 전압 Vs가 이들 화소 스위칭 소자 W를 각각 통하여 대응 화소 전극 PE 및 보조 용량 Cs1, Cs2의 일단에 공급된다. 또한, 게이트 드라이버 YD는 보상 전압 발 생 회로(6)로부터의 보상 전압 Ve를 보조 용량 Cs1의 타단으로 되는 보조 용량선 C1에 출력하고, 게이트선 Y1에 접속된 모든 화소 스위칭 소자 W를 2H/3 기간만 도통시킨 직후에 이들 화소 스위칭 소자 W를 비도통으로 하는 비구동 전압을 게이트선 Y1에 출력한다. 보상 전압 Ve는 이들 화소 스위칭 소자 W가 비도통으로 되었을 때에 이들 기생 용량에 의해 화소 전극 PE로부터 방출되는 전하를 저감하여 화소 전압 Vs의 변동, 즉 관통 전압 ΔVp를 실질적으로 캔슬한다.
도 2는 게이트 드라이버 YD의 게이트선 구동 회로를 상세하게 도시한다. 게이트선 구동 회로는 게이트선 Y1∼Ym을 계조 표시용 및 흑 삽입용으로 각각 선택하는 시프트 레지스터부 SR과, 시프트 레지스터부 SR에 의해 계조 표시용 및 흑 삽입용으로 각각 선택되는 게이트선에 대하여 구동 신호를 출력하는 출력 회로(12)를 구비한다.
구체적으로 설명하면, 시프트 레지스터부 SR이 제1 클럭 신호 CKA에 응답하여 제1 스타트 신호 STHA를 시프트하는 계조 표시용 시프트 레지스터(제1 시프트 레지스터)(10)와, 제1 클럭 신호 CKA에 동기한 제2 클럭 신호 CKB에 응답하여 제2 스타트 신호 STHB를 시프트하는 흑 삽입용 시프트 레지스터(제2 시프트 레지스터)(11)로 이루어진다. 출력 회로(12)는 계조 표시용 시프트 레지스터(10)에 유지된 제1 스타트 신호 STHA의 시프트 위치에 의해 선택되는 게이트선 Y에 대하여 제1 출력 인에이블 신호 OEA의 제어에 의해 구동 신호를 출력하고, 흑 삽입용 시프트 레지스터(11)에 유지된 제2 스타트 신호 STHB의 시프트 위치에 의해 선택되는 게이트선 Y에 대하여 제2 출력 인에이블 신호 OEB1 및 제3 출력 인에이블 신호 OEB2의 한 쪽의 제어에 의해 구동 신호를 출력하도록 구성된다. 또한, 게이트선 Y1∼Ym1은 홀수번째의 게이트선 Y1, Y3, Y5, …로 이루어지는 제1 게이트선 그룹과 짝수번째의 게이트선 Y2, Y4, Y6, …로 이루어지는 제2 그룹으로 2 분할되어, 이들 제1 및 제2 그룹은 전체 OCB 액정 화소 PX의 초기화 처리에서 제1 및 제2 그룹 선택 신호 GON1, GON2에 의해 상호 선택된다. 제1 그룹 선택 신호 GON1, 제2 그룹 선택 신호 GON2, 제1 클럭 신호 CKA, 제1 스타트 신호 STHA, 제2 클럭 신호 CKB, 제2 스타트 신호 STHB, 제1 출력 인에이블 신호 OEA, 제2 출력 인에이블 신호 OEB1, 및 제3 출력 인에이블 신호 OEB2는 모두 컨트롤러(5)로부터 공급되는 제어 신호 CTY에 포함되는 신호이다.
계조 표시용 시프트 레지스터(10) 및 흑 삽입용 시프트 레지스터(11) 각각은 게이트선 Y1∼Ym에 각각 할당되어 직렬로 접속되는 m 단의 레지스터로 이루어진다. 제1 스타트 신호 STHA 및 제2 스타트 신호 STHB는 모두 게이트선 Y1에 할당된 1단째의 레지스터에 입력된다. 계조 표시용 시프트 레지스터(10)는 1단째의 레지스터로부터 m 단째의 레지스터를 향하는 방향으로 제1 스타트 신호 STHA를 시프트하고, 흑 삽입용 시프트 레지스터(11)는 1단째의 레지스터로부터 m 단째의 레지스터를 향하는 방향으로 제2 스타트 신호 STHB를 시프트한다. 계조 표시용 시프트 레지스터(10)의 전체 레지스터는 각각 제1 스타트 신호 STHA를 유지시킨 상태에서 고레벨로 되는 대응 게이트선 Y의 선택 신호를 출력하는 출력단을 갖는다. 흑 삽입용 시프트 레지스터(11)의 전체 레지스터는 각각 제2 스타트 신호 STHB를 유지시킨 상태에서 고레벨로 되는 대응 게이트선 Y의 선택 신호를 출력하는 출력단을 갖는다.
출력 회로(12)는 m 개의 AND 게이트 회로(13), m 개의 AND 게이트 회로(14), m 개의 OR 게이트 회로(15), 및 레벨 시프터(16)를 포함한다. m 개의 AND 게이트 회로(13)는 계조 표시용 시프트 레지스터(10)로부터 얻어지는 게이트선 Y1∼Ym의 선택 신호를 제1 출력 인에이블 신호 OEA의 제어에 의해 m 개의 OR 게이트 회로(15)에 각각 출력하도록 접속된다. 제1 출력 인에이블 신호 OEA는 고레벨로 설정된 상태에서 선택 신호의 출력을 전체 AND 게이트 회로(13)에 대하여 허가하고, 저레벨로 설정된 상태에서 선택 신호의 출력을 전체 AND 게이트 회로(13)에 대하여 금지한다. m 개의 AND 게이트 회로(14)는 흑 삽입용 시프트 레지스터(11)로부터 얻어지는 게이트선 Y1∼Ym의 선택 신호를 제2 출력 인에이블 신호 OEB1및 제3 출력 인에이블 신호 OEB2의 한 쪽의 제어에 의해 m 개의 OR 게이트 회로(15)에 각각 출력하도록 접속된다. 제2 출력 인에이블 신호 OEB1은 고레벨로 설정된 상태에서 선택 신호의 출력을 전체 홀수번째의 AND 게이트 회로(14)에 대하여 허가하고, 저레벨로 설정된 상태에서 선택 신호의 출력을 전체 홀수번째의 AND 게이트 회로(14)에 대하여 금지한다. 제3 출력 인에이블 신호 OEB2는 고레벨로 설정된 상태에서 선택 신호의 출력을 전체 짝수번째의 AND 게이트 회로(14)에 대하여 허가하고, 저레벨로 설정된 상태에서 선택 신호의 출력을 전체 짝수번째의 AND 게이트 회로(14)에 대하여 금지한다. 여기서, 제1 및 제3 출력 인에이블 신호 OEA, OEB2의 지속 기간은 모두 2H/3 기간으로 설정되고, 제2 출력 인에이블 신호 OEB1의 지속 기간은 제3 출력 인에이블 신호 OEB2의 지속 기간보다도 2㎲ 정도의 소정 기간 ΔT만큼 짧게 설정된다. m 개의 OR 게이트 회로(15)는 각각 대응 AND 게이트 회로(13)로부터의 선 택 신호 및 대응 AND 게이트 회로(14)로부터의 선택 신호를 레벨 시프터(16)에 입력한다. 또한, m 개의 OR 게이트 회로(15)의 반은 제1 그룹 선택 신호 GON1을 홀수번째의 게이트선 Y1, Y3, Y5, …의 선택 신호로서 각각 레벨 시프터(16)에 입력하는 홀수번째용이고, 나머지 절반은 제2 그룹 선택 신호 GON2를 짝수번째의 게이트선 Y2, Y4, Y6, …의 선택 신호로서 각각 레벨 시프터(16)에 입력하는 짝수번째용이다. 레벨 시프터(16)는 m 개의 OR 게이트 회로(15)로부터 각각 입력되는 선택 신호의 전압을 레벨 시프트함으로써 박막 트랜지스터 W를 도통시키는 구동 신호로 변환하여 각각 게이트선 Y1로부터 Ym에 출력하도록 구성된다.
또한, 계조 표시용 시프트 레지스터(10) 및 흑 삽입용 시프트 레지스터(11)는 1단째의 레지스터로부터 m 단째의 레지스터를 향하는 하측 방향뿐만 아니라, m 단째의 레지스터로부터 1단째의 레지스터를 향하는 상측 방향으로 제1 스타트 신호 STHA 및 제2 스타트 신호 STHB를 시프트하는 것도 가능하고, 이들 스타트 신호 STHA 및 제2 스타트 신호 STHB의 시프트 방향은 컨트롤러(5)로부터 시프트 레지스터(10, 11)에 공급되는 주사 방향 신호 DIR에 따라 변경된다.
도 3은 1.5 배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 게이트선 구동 회로의 동작을 도시한다. 도 3에서는, B가 각 행의 화소 PX에 공통된 흑 삽입용 화소 데이터를 나타내고, S1, S2, S3, …이 각각 1행째, 2행째, 3행째, …의 화소 PX에 대한 계조 표시용 화소 데이터를 나타낸다. +, -는 이들 화소 데이터 B, S1, S2, S3 …이 화소 전압 Vs로 변환되어 소스 드라이버 XD로부터 출력될 때의 신호 극성을 나타낸다.
제1 스타트 신호 STHA는 2H/3기간분의 펄스 폭으로 계조 표시용 시프트 레지스터(10)에 입력되는 펄스이고, 제1 클럭 신호 CKA는 2H당 2개의 비율로 계조 표시용 시프트 레지스터(10)에 입력되는 2H/3 주기의 펄스이다. 계조 표시용 시프트 레지스터(10)는 이 제1 스타트 신호 STHA를 제1 클럭 신호 CKA에 응답하여 시프트하고, 2H/3 기간씩 게이트선 Y1∼Ym을 순차적으로 선택하는 선택 신호를 출력한다. 여기서, 제1 클럭 신호 CKA의 펄스는 2H 기간에 포함되는 제1번째의 2H/3 기간에 생략되는 형식이기 때문에, 짝수번째의 게이트선 Y2, Y4, Y6, …에 대한 선택 신호는 후속의 2H 기간에 포함되는 제1번째의 2H/3 기간까지 오래 출력되는 것으로 된다. 이것에 대하여, m개의 AND 게이트 회로(13)는 제1 인에이블 신호 OEA의 제어에 의해, 계조 표시용 시프트 레지스터(10)로부터 순차적으로 얻어지는 선택 신호를 대응 2H 기간에 포함되는 제2 및 제3번째의 2H/3 기간에서 m 개의 OR 게이트 회로(15)에 출력한다. 각 선택 신호는 대응 OR 게이트 회로(15)로부터 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 게이트선 Y에 출력된다. 이것에 대하여, 소스 드라이버 XD는 계조 표시용 화소 데이터 S1, S2, S3, … 각각을 대응 2H 기간에 포함되는 제2 및 제3번째의 2H/3 기간에서 화소 전압 Vs로 변환하고, 이들을 2H 마다 반전되는 극성으로 소스선 X1∼Xn에 병렬 출력한다. 이들 화소 전압 Vs는 게이트선 Y1∼Ym 각각이 대응 2H 기간에 포함되는 제2 및 제3번째의 2H/3 기간에 구동되는 동안에 1행째, 2행째, 3행째, …의 액정 화소 PX에 공급된다.
한편, 제2 스타트 신호 STHB는 2H 기간분의 펄스 폭으로 흑 삽입용 시프트 레지스터(11)에 입력되는 펄스로서, 제2 클럭 신호 CKB는 제1 클럭 신호 CKA에 동기하도록 하여 2H 기간당 2개의 비율로 흑 삽입용 시프트 레지스터(11)에 입력되는 2H/3 주기의 펄스이다. 흑 삽입용 시프트 레지스터(11)는 이 제2 스타트 신호 STHB를 제2 클럭 신호 CKB에 응답하여 시프트하고, 2 라인씩 게이트선 Y1∼Ym을 순차적으로 선택하는 선택 신호를 출력한다. m 개의 AND 게이트 회로(14)는 제2 및 제3 인에이블 신호 OEB1, OEB2 중 어느 한 제어에 의해, 흑 삽입용 시프트 레지스터(11)로부터 순차적으로 얻어지는 선택 신호를 후속 2H 기간에 포함되는 제1번째의 2H/3 기간의 범위에서 m 개의 OR 게이트 회로(15)에 출력한다. 각 선택 신호는 대응 OR 게이트 회로(15)로부터 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 게이트선 Y에 출력된다. 이것에 대하여, 소스 드라이버 XD는 흑 삽입용 화소 데이터 B, B, B, … 각각을 대응 2H에 포함되는 제1번째의 2H/3 기간에서 화소 전압 Vs로 변환하고, 이들을 2H 마다 반전되는 극성으로 소스선 X1∼Xn에 병렬 출력한다. 이들 화소 전압 Vs는 게이트선 Y1∼Ym 각각이 대응 2H 기간의 제1번째의 2H/3 기간의 범위에서 구동되는 동안에 1행째 및 2행째, 3행째 및 4행째, 5행째 및 6행째, …의 액정 화소 PX에 공급된다. 도 3에서는, 제1 스타트 신호 STHA와 제2 스타트 신호 STHB가 비교적 짧은 간격으로 입력되고 있지만, 실제로는 계조 표시용의 전압 유지 기간에 대한 흑 삽입용의 전압 유지기간의 비율이 흑 삽입율에 적합하도록 떨어져 입력된다. 또한, 제2 스타트 신호 STHB는 최초의 입력 시점보다도 4H만큼 지연되어 다시 한번 입력되는 것이 바람직하다. 이에 의해, 각 게이트선 Y가 흑 삽입용으로 2회 구동되는 것으로 된다. 따라서, 2H/3 기간이라고 하는 짧은 기간에 대응 화소 전극 PE의 전위를 흑 삽입용의 큰 화소 전압 Vs까지 천이시키는 것이 어려운 경우에도, 확실하게 화소 전압 Vs를 화소 전극 PE에 설정할 수 있다. 전술한 4H의 지연은 흑 삽입용의 화소 전압 Vs의 극성을 일치시키기 위해 필요하게 된다. 또한, 최종행 부근의 화소 PX에 대한 흑 삽입은 예를 들면 도 3의 좌측밑 부분에 도시한 바와 같이 선행 프레임으로부터 연속하게 된다.
전체 OCB 액정 화소 PX의 초기화 처리는 전술한 바와 같은 동작의 전후로 행해진다. 이 초기화 처리에서는, 예를 들면 제1 그룹 선택 신호 GON1 및 제2 그룹 선택 신호 GON2가 교대로 입력된다. 제1 그룹 선택 신호 GON1이 최초로 각 홀수번째용 OR 게이트 회로(15)에 입력되면, 이 제1 그룹 선택 신호 GON1이 대응 홀수번째 게이트선 Y의 선택 신호로서 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 홀수번째 게이트선 Y에 출력된다. 이에 따라 모든 홀수번째 게이트선 Y1, Y3, Y5, …의 전부가 구동된다. 소스 드라이버 XD는 그 동안에 초기화용 화소 데이터를 백 표시의 값과 실질적으로 동일한 화소 전압 Vs로 변환하고, 모든 소스선 X1∼Xn에 병렬로 출력한다. 이 때, 공통 전극 CE 측의 커먼 전압 Vcom은 스프레이 배향으로부터 벤드 배향에의 전이에 필요한 액정 구동 전압을 화소 전압 Vs와의 차로서 얻도록 설정된다. 이렇게 하여 홀수행의 OCB 액정 화소 PX가 일률적인 벤드 배향에 초기화된다.
이어서, 제2 그룹 선택 신호 GON2가 각 짝수번째용 OR 게이트 회로(15)에 입력되면, 이 제2 그룹 선택 신호 GON2가 대응 짝수번째 게이트선 Y의 선택 신호로서 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 짝수번째 게이트 선 Y에 출력된다. 이에 따라 모든 짝수번째 게이트선 Y2, Y4, Y6, …의 전부가 구동된다. 소스 드라이버 XD는 그 동안에 초기화용 화소 데이터를 백 표시의 값과 실질적으로 동일한 화소 전압 Vs로 변환하고, 모든 소스선 X1∼Xn에 병렬로 출력한다. 이 때, 공통 전극 CE 측의 커먼 전압 Vcom은 스프레이 배향으로부터 벤드 배향에의 전이에 필요한 액정 구동 전압을 화소 전압 Vs와의 차로서 얻도록 설정된다. 이렇게 하여 짝수행의 OCB 액정 화소 PX가 일률적인 벤드 배향으로 초기화된다.
본 실시 형태에서는, 게이트선 Y1∼Ym이 흑 삽입용으로 2개의 인접 게이트선 Y로 이루어지는 그룹 단위로 선택된다. 이 경우, m개의 제2 AND 게이트 회로(14)는 각각 대응 홀수번째의 게이트선 Y1, 3, 5, …에 할당되어 제2 출력 인에이블 신호 OEB1에 의해 제어되는 m/2개의 AND 게이트 회로, 및 각각 대응 짝수번째의 게이트선 Y2, 4, 6, …에 할당되어 제3 출력 인에이블 신호 OEB2에 의해 제어되는 m/2개의 AND 게이트 회로로 이루어진다. 제1 및 제3 출력 인에이블 신호 OEA, OEB2의 지속 기간은 모두 2H/3 기간으로 설정되고, 제2 출력 인에이블 신호 OEB1의 지속 기간은 제3 출력 인에이블 신호 OEB2의 지속 기간 T보다도 소정 기간 ΔT만큼 짧게 설정된다. 여기서, 예를 들면 게이트선 Y1, Y2가 흑 삽입용으로 함께 선택되는 경우에 주목한다. 게이트선 Y1에 대응하는 1행째의 액정 화소 PX는 비구동 상태에 있는 게이트선 Y0에 용량 결합하고, 게이트선 Y2에 대응하는 2행째의 액정 화소 PX는 구동 상태에 있는 게이트선 Y1에 용량 결합하고 있다. 이 때문에, 만약 1행째 및 2행째의 액정 화소 PX에 접속된 스위칭 소자 W가 동시에 비도통으로 되었다고 한다면, 게이트선 Y2에 대응하는 2행째의 화소 PX는, 게이트선 Y2와 접속하고 있는 스위칭 소자 W의 기생 용량 Cgd를 통하여 게이트선 Y2로부터 관통되고, 동시에 게이트선 Y1과 접속하고 있는 보조 용량 Cs2를 통하여 게이트선 Y1로부터도 관통된다. 이 결과, 게이트선 Y1에 대응하는 1행째의 액정 화소 PX의 흑 삽입 유지 전위와 게이트선 Y2에 대응하는 2행째의 액정 화소 PX의 흑 삽입 유지 전위가 상호 상이하며, 횡선으로서 시인되는 것으로 된다. 그러나, 전술한 제2 출력 인에이블 신호 OEB1 및 제3 출력 인에이블 신호 OEB2의 제어에 의해 게이트선 Y1에 대한 구동 신호의 출력 기간을 게이트선 Y2에 대한 구동 신호의 출력 기간보다도 짧게 하고, 이에 따라 1행째의 액정 화소 PX용의 스위칭 소자 W가 2행째의 액정 화소 PX용의 스위칭 소자 W와 동시에 비도통으로 되지 않도록 하고 있기 때문에, 2행째의 액정 화소 PX에 대한 게이트선 Y1로부터의 영향을 없애고, 1행째 및 2행째의 액정 화소 PX 사이에 발생하는 전압차를 균일화하여, 횡선의 발생을 방지할 수 있다.
또한, 본 발명은 전술한 실시 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 여러가지로 변형 가능하다.
추가의 장점 및 수정이 당업자에게는 쉽게 발생할 것이다. 따라서, 본 발명은 모든 점에서 상술한 설명 및 실시예에 제한되지 않으며, 본 발명의 범위는 상기한 실시예의 설명이 아니라 특허 청구 범위에 의해 정의되며, 또한 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것으로 의도되어야 한다.
이상, 본 발명에 따르면, 액정의 벤드 배향을 유지하는 흑 삽입 구동에 의해 횡선의 발생을 방지할 수 있는 게이트선 구동 회로를 제공할 수 있다.

Claims (5)

  1. 대략 매트릭스 형상으로 배치되는 복수의 화소의 행에 할당되는 복수의 게이트선을 구동하는 게이트선 구동 회로로서,
    상기 복수의 게이트선을 계조 표시용으로 하나의 게이트선 단위로 선택하고, 상기 복수의 게이트선을 비계조 표시용으로 적어도 2개의 인접 게이트선으로 이루어지는 그룹 단위로 선택하는 시프트 레지스터부와,
    상기 시프트 레지스터부에 의해 선택된 게이트선에 구동 신호를 출력하는 출력 회로를 구비하고,
    상기 출력 회로는 상기 시프트 레지스터부에 의해 비계조 표시용으로 선택된 그룹에 포함되어 이 그룹 외의 비선택 게이트선에 용량 결합한 상태에 있는 화소의 행을 따른 특정 게이트선에 대한 구동 신호의 출력 기간을 이 그룹에 포함되는 다른 게이트선에 대한 구동 신호의 출력 기간보다도 짧게 하도록 구성되는 게이트선 구동 회로.
  2. 제1항에 있어서,
    상기 시프트 레지스터부는 계조 표시용으로 제1 클럭 신호에 응답하여 제1 스타트 신호를 시프트하는 제1 시프트 레지스터와, 비계조 표시용으로 제1 클럭 신호에 동기한 제2 클럭 신호에 응답하여 제2 스타트 신호를 시프트하는 제2 시프트 레지스터를 포함하고, 상기 출력 회로는 상기 제1 시프트 레지스터에 의해 선택되 는 게이트선에 대하여 제1 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하고, 상기 제2 시프트 레지스터에 의해 선택되는 상기 특정 게이트선에 대하여 제2 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하고, 상기 제2 시프트 레지스터에 의해 선택되는 상기 다른 게이트선에 대하여 제3 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하도록 구성되고, 상기 제2 출력 인에이블 신호의 지속 기간이 제3 출력 인에이블 신호의 지속 기간보다도 짧게 설정되는 게이트선 구동 회로.
  3. 제2항에 있어서,
    상기 출력 회로는 각각 상기 제1 시프트 레지스터로부터 계조 표시용으로 얻어지는 대응 게이트선의 선택 신호를 제1 출력 인에이블 신호의 제어에 의해 출력하는 복수의 제1 AND 게이트 회로, 각각 상기 제2 시프트 레지스터로부터 비계조 표시용으로 얻어지는 대응 게이트선의 선택 신호를 상기 제2 및 제3 출력 인에이블 신호의 한 쪽의 제어에 의해 출력하는 복수의 제2 AND 게이트 회로, 각각 상기 복수의 제1 AND 게이트 회로의 하나 및 상기 복수의 제2 AND 게이트 회로의 하나로부터 입력되는 대응 게이트선의 선택 신호를 출력하는 복수의 OR 게이트 회로, 및 상기 복수의 OR 게이트 회로 각각으로부터 출력되는 선택 신호를 레벨 시프트함으로써 상기 구동 신호로 변환하는 레벨 시프터를 포함하는 게이트선 구동 회로.
  4. 제3항에 있어서,
    상기 복수의 게이트선이 비계조 표시용으로 2개의 인접 게이트선으로 이루어지는 그룹 단위로 선택되는 경우에, 상기 복수의 제2 AND 게이트 회로는 각각 대응 홀수번째의 게이트선에 할당되고 상기 제2 출력 인에이블 신호에 의해 제어되는 복수의 AND 게이트 회로, 및 각각 대응 짝수번째의 게이트선에 할당되어 상기 제3 출력 인에이블 신호에 의해 제어되는 복수의 AND 게이트 회로로 이루어지는 게이트선 구동 회로.
  5. 대략 매트릭스 형상으로 배치되는 복수의 화소 전극의 행에 할당되어 비할당 행의 화소 전극에 용량 결합하는 복수의 게이트선을 구동하는 게이트선 구동 회로로서,
    1 수직 주사 기간에서 상기 복수의 게이트선을 계조 표시용으로 1개의 게이트선 단위로 순차 선택하고, 상기 수직 주사 기간에 대략 동일한 기간에서 상기 복수의 게이트선을 비계조 표시용으로 적어도 2개의 인접 게이트선 단위로 순차 선택하는 선택부와,
    상기 선택부에 의해 선택된 게이트선에 구동 신호를 출력하는 출력부를 구비하고,
    상기 출력부는 상기 인접 게이트선이 비계조 표시용으로 동시에 선택된 경우에 상기 인접 게이트선에 출력되는 구동 신호의 정지 타이밍을 어긋나게 하여 용량 결합의 영향을 균등화하도록 구성되는 것을 특징으로 하는 게이트선 구동 회로.
KR1020050074079A 2004-08-13 2005-08-12 게이트선 구동 회로 KR100652096B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004235968A JP2006053428A (ja) 2004-08-13 2004-08-13 ゲート線駆動回路
JPJP-P-2004-00235968 2004-08-13

Publications (2)

Publication Number Publication Date
KR20060050419A KR20060050419A (ko) 2006-05-19
KR100652096B1 true KR100652096B1 (ko) 2006-12-01

Family

ID=35799509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074079A KR100652096B1 (ko) 2004-08-13 2005-08-12 게이트선 구동 회로

Country Status (4)

Country Link
US (1) US20060033696A1 (ko)
JP (1) JP2006053428A (ko)
KR (1) KR100652096B1 (ko)
TW (1) TW200627358A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551712B2 (ja) * 2004-08-06 2010-09-29 東芝モバイルディスプレイ株式会社 ゲート線駆動回路
JP3872085B2 (ja) * 2005-06-14 2007-01-24 シャープ株式会社 表示装置の駆動回路、パルス生成方法および表示装置
JP4869706B2 (ja) 2005-12-22 2012-02-08 株式会社 日立ディスプレイズ 表示装置
JP2008102218A (ja) * 2006-10-17 2008-05-01 Sharp Corp 映像表示装置
KR100843923B1 (ko) * 2006-12-08 2008-07-03 주식회사 포스코 다단 노즐형 가스 와이핑 장치
WO2010038535A1 (ja) * 2008-10-03 2010-04-08 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
TW201027497A (en) * 2009-01-06 2010-07-16 Chunghwa Picture Tubes Ltd Method of driving scan lines of a flat panel display
TWI409779B (zh) * 2009-01-15 2013-09-21 Chunghwa Picture Tubes Ltd 用於插黑技術之液晶顯示器之源極驅動器及其方法
TWI420455B (zh) * 2010-09-08 2013-12-21 Innolux Corp 顯示面板的驅動方法
KR20120050114A (ko) * 2010-11-10 2012-05-18 삼성모바일디스플레이주식회사 액정 표시 장ㅊ치 및 그 구동 방법
TWI431585B (zh) * 2010-11-30 2014-03-21 Au Optronics Corp 多工式驅動電路
KR101832950B1 (ko) * 2011-03-28 2018-04-16 삼성디스플레이 주식회사 표시 장치
JP6078946B2 (ja) 2011-11-08 2017-02-15 セイコーエプソン株式会社 電気光学装置および電子機器
TWI459365B (zh) * 2012-03-29 2014-11-01 Ili Technology Corp Display device and scan driver
CN103985365B (zh) * 2014-04-24 2016-08-24 京东方科技集团股份有限公司 液晶显示面板的极性反转驱动方法和装置
KR102282935B1 (ko) * 2014-12-05 2021-07-28 엘지디스플레이 주식회사 게이트 드라이브 ｉｃ와 이를 포함한 표시장치
JP2019109353A (ja) * 2017-12-18 2019-07-04 シャープ株式会社 表示制御装置および該表示制御装置を備えた液晶表示装置
CN111381701B (zh) * 2018-12-27 2022-09-30 友达光电（昆山）有限公司 触控显示装置
JP7463074B2 (ja) * 2019-10-17 2024-04-08 エルジー ディスプレイ カンパニー リミテッド 表示制御装置、表示装置及び表示制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109921A (ja) 1997-09-12 1999-04-23 Internatl Business Mach Corp <Ibm> 液晶表示装置における画像表示方法及び液晶表示装置
JP2002202491A (ja) 2000-10-25 2002-07-19 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法および液晶表示装置
EP1286202A1 (en) 2001-02-05 2003-02-26 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit and driving method therefor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3342995B2 (ja) * 1995-08-17 2002-11-11 シャープ株式会社 画像表示装置およびそれを用いたプロジェクタ
JP3813689B2 (ja) * 1996-07-11 2006-08-23 株式会社東芝 表示装置及びその駆動方法
JP3734629B2 (ja) * 1998-10-15 2006-01-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 表示装置
US6590553B1 (en) * 1999-07-23 2003-07-08 Nec Corporation Liquid crystal display device and method for driving the same
KR100843685B1 (ko) * 2001-12-27 2008-07-04 엘지디스플레이 주식회사 액정표시장치의 구동방법 및 장치
JP3779279B2 (ja) * 2003-02-17 2006-05-24 シャープ株式会社 画像表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109921A (ja) 1997-09-12 1999-04-23 Internatl Business Mach Corp <Ibm> 液晶表示装置における画像表示方法及び液晶表示装置
JP2002202491A (ja) 2000-10-25 2002-07-19 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法および液晶表示装置
EP1286202A1 (en) 2001-02-05 2003-02-26 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit and driving method therefor

Also Published As

Publication number Publication date
TW200627358A (en) 2006-08-01
KR20060050419A (ko) 2006-05-19
US20060033696A1 (en) 2006-02-16
JP2006053428A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
KR100652096B1 (ko) 게이트선 구동 회로
KR100716684B1 (ko) 게이트선 구동 회로
KR100785553B1 (ko) 표시 제어 회로, 표시 제어 방법, 및 액정 표시 장치
US20060038767A1 (en) Gate line driving circuit
KR101235698B1 (ko) 액정표시장치 및 이의 화상구현방법
CN100397467C (zh) 平面显示板的驱动方法及平面显示装置
US7995025B2 (en) Liquid crystal display device
US20060176265A1 (en) Display device and method of driving the same
US20080284758A1 (en) Liquid crystal display and method of driving the same
US20080024404A1 (en) Liquid crystal display device
US8624814B2 (en) Liquid crystal display and inversion driving method thereof
KR100701135B1 (ko) 게이트선 구동 회로
KR101243540B1 (ko) 액정표시장치
JP4777050B2 (ja) 表示パネル制御回路
KR20010080830A (ko) 플리커링을 줄이기 위한 액정 표시 장치
US8797244B2 (en) Display device and method of driving the same
JP2008216893A (ja) 平面表示装置及びその表示方法
KR20010036308A (ko) 이종 반전 구동법을 갖는 액정 표시 장치 및 이의 구동 방법
JP4528598B2 (ja) 液晶表示装置
JP2007187995A (ja) 駆動制御回路
US20050078075A1 (en) Display apparatus, method and device of driving the same
US20120013586A1 (en) Method and device for driving bistable liquid crystal display panel
JP2006078975A (ja) 表示パネル制御回路
KR20060131650A (ko) 액정 표시 장치 및 그 표시 제어 방법
JP2007034294A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 13