KR100701135B1 - 게이트선 구동 회로 - Google Patents

게이트선 구동 회로 Download PDF

Info

Publication number
KR100701135B1
KR100701135B1 KR1020050071597A KR20050071597A KR100701135B1 KR 100701135 B1 KR100701135 B1 KR 100701135B1 KR 1020050071597 A KR1020050071597 A KR 1020050071597A KR 20050071597 A KR20050071597 A KR 20050071597A KR 100701135 B1 KR100701135 B1 KR 100701135B1
Authority
KR
South Korea
Prior art keywords
gate
signal
gate line
shift register
output
Prior art date
Application number
KR1020050071597A
Other languages
English (en)
Other versions
KR20060050238A (ko
Inventor
데쯔야 나까무라
세이지 가와구찌
마사히꼬 다께오까
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Publication of KR20060050238A publication Critical patent/KR20060050238A/ko
Application granted granted Critical
Publication of KR100701135B1 publication Critical patent/KR100701135B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

게이트선 구동 회로는, 복수의 게이트선 Y1∼Ym을 분할한 적어도 2 그룹의 각각을 선택하는 복수의 OR 게이트 회로(15)와, OR 게이트 회로(15)에 의해 선택되는 그룹의 게이트선에 대하여 구동 신호를 출력하는 레벨 시프터(16)를 구비한다. 복수의 OR 게이트 회로(15)는 전원 투입에 따라 복수의 OCB 액정 화소를 스프레이 배향으로부터 벤드 배향으로 전이시키는 초기화에서 적어도 2 그룹의 게이트선(Y1, Y3, …; Y2, Y4, …)를 서로 다른 타이밍에서 선택하도록 구성된다.
게이트선, OR 게이트 회로, 레벨 시프트, OCB 액정 화소, 스프레이 배향, 벤드 배향

Description

게이트선 구동 회로{GATE LINE DRIVING CIRCUIT}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 회로 구성을 개략적으로 도시하는 도면.
도 2는 도 1에 도시하는 게이트 드라이버의 게이트선 구동 회로를 상세히 도시하는 도면.
도 3은 표시 모드에서 2배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대하여 도 2에 도시하는 게이트선 구동 회로의 동작을 나타내는 타임 차트.
<도면의 주요 부분에 대한 부호의 설명>
1 : 어레이 기판
2 : 대향 기판
3 : 액정층
4 : 화상 데이터 변환 회로
5 : 컨트롤러
6 : 보상 전압 발생 회로
7 : 계조 기준 전압 발생 회로
10 : 계조 표시용 시프트 레지스터
11 : 흑 삽입용 시프트 레지스터
12 : 출력 회로
13, 14 : AND 게이트 회로
15 : OR 게이트 회로
16 : 레벨 시프터
DP : 액정 표시 패널
PE : 화소 전극
CE : 공통 전극
CLC : 액정 용량
Cs : 보조 용량
C : 보조 용량선
PX : 액정 화소
SR : 시프트 레지스터부
W : 스위칭 소자
Y : 게이트선
X : 소스선
CNT : 표시 패널 제어 회로
YD : 게이트 드라이버
XD : 소스 드라이버
문헌 1 : 일본특허공개 2002-202491호 공보
본 발명은, 예를 들면 0CB(Optically Compensated Birefringence) 모드의 액정 표시 패널에 적용되는 게이트선 구동 회로에 관한 것이다.
액정 표시 장치에 대표되는 평면 표시 장치는, 컴퓨터, 카 내비게이션 시스템, 혹은 텔레비전 수신기 등의 표시 장치로서 널리 이용되고 있다.
액정 표시 장치는, 일반적으로 복수의 액정 화소의 매트릭스 어레이를 포함하는 액정 표시 패널, 및 이 표시 패널을 제어하는 표시 패널 제어 회로를 갖는다. 액정 표시 패널은 어레이 기판과 대향 기판 사이에 액정층을 협지한 구조이다.
어레이 기판은 대략 매트릭스 형상으로 배치되는 복수의 화소 전극, 복수의 화소 전극의 행을 따라 배치되는 복수의 게이트선, 복수의 화소 전극의 열을 따라 배치되는 복수의 소스선, 복수의 게이트선 및 복수의 소스선의 교차 위치 근방에 배치되는 복수의 스위칭 소자를 갖는다. 각 스위칭 소자는 예를 들면 박막 트랜지스터(TFT)로 이루어지고, 1 게이트선이 구동되었을 때에 도통하여 1 소스선의 전위를 1 화소 전극에 인가한다. 대향 기판에는, 어레이 기판에 배치된 복수의 화소 전극에 대향하도록 공통 전극이 설치된다. 한쌍의 화소 전극 및 공통 전극은 액정층의 화소 영역과 함께 화소를 구성하고, 화소 영역에서 액정 분자 배열을 화소 전극과 공통 전극 사이의 전계에 의해 제어한다. 표시 패널 제어 회로는 복수의 게이트선을 구동하는 게이트 드라이버, 복수의 소스선을 구동하는 소스 드라이버, 및 이들 게이트 드라이버 및 소스 드라이버의 동작 타이밍을 제어하는 컨트롤러 등을 포함한다.
액정 표시 장치가 주로 동화상을 표시하는 텔레비전 수신기용인 경우, 액정 분자가 양호한 응답성을 나타내는 OCB 모드의 액정 표시 패널의 도입이 검토되어 있다(문헌 1을 참조). 이 액정 표시 패널에서는, 액정이 화소 전극 및 공통 전극 상에서 서로 평행하게 러빙된 배향막에 의해 전원 온 전에 거의 누워 있는 스프레이 배향으로 된다. 액정 표시 패널은, 전원 온 시의 초기화 처리에서 인가하는 비교적 강한 전계에 의해 이들 액정을 스프레이 배향으로부터 벤드 배향으로 전이시키고 나서 표시 동작을 행한다. 또한, 전원 오프 시의 초기화 처리에서도, 비교적 강한 전계가 잔상 대책으로서 액정에 인가된다.
액정이 전원 투입 전에 스프레이 배향으로 되는 이유는, 스프레이 배향이 액정 구동 전압의 무인가 상태에서 에너지적으로 벤드 배향보다도 안정되기 때문이다. 이러한 액정은 일단 벤드 배향으로 전이하여도, 스프레이 배향의 에너지와 벤드 배향의 에너지가 길항하는 레벨 이하의 전압 인가 상태나 전압 무인가 상태가 장기간 계속되는 경우에 다시 스프레이 배향으로 역전이 된다고 하는 성질을 갖는다. 스프레이 배향에서는, 시야각 특성이 벤드 배향에 대하여 크게 다르므로 표시 이상으로 된다.
종래, 벤드 배향으로부터 스프레이 배향으로의 역전이를 방지하기 위해서, 예를 들면 1 프레임의 화상을 표시하는 프레임 기간의 일부에서 큰 전압을 액정에 인가하는 구동 방식이 취해지고 있다. 노멀 화이트인 OCB 모드의 액정 표시 패널 에서는, 이 전압이 흑 표시로 되는 화소 전압에 상당하기 때문에, 흑 삽입 구동이라고 불린다. 덧붙여서 말하면, 이 흑 삽입 구동은, 동화상 표시에서 관찰자의 시각에 생기는 망막 잔상의 영향으로 저하되는 시인성을 휘도의 이산적인 의사 임펄스 응답에 의해 개선하는 것으로도 된다.
흑 삽입용 화소 전압 및 계조 표시용 화소 전압은, 1 프레임 기간, 즉 1 수직 주사 기간(V)에서 모든 액정 화소에 행 단위로 인가된다. 여기서, 계조 표시용 화소 전압의 유지 기간에 대한 흑 삽입용 화소 전압의 유지 기간의 비율이 흑 삽입율로 된다. 각 게이트선을 1 수평 주사 기간의 절반, 즉 H/2 기간만큼 흑 삽입용으로 구동하고, 또한 H/2 기간만큼 계조 표시용으로 구동하는 경우에는, 수직 주사 속도가 흑 삽입을 행하지 않는 경우에 대하여 2배속으로 된다. 또한, 흑 삽입용 화소 전압은 모든 화소에 대하여 공통의 값이기 때문에, 예를 들면 2 게이트선을 1조로 하여 함께 구동할 수도 있다. 각 조의 2 게이트선을 흑 삽입용으로 2H/3 기간만큼 함께 구동하고, 각각 2H/3 기간씩 4H/3 기간만큼 계조 표시용으로 순차적으로 구동하는 경우에는, 수직 주사 속도가 흑 삽입을 행하지 않는 경우에 대하여 1.5배속으로 된다.
전원 온 시 및 전원 오프 시에 행해지는 모든 OCB 액정 화소의 초기화에서는, 종래, 게이트 드라이버가 모든 게이트선을 일제히 구동한다. 그러나, 이 방식으로 하면, 돌입 전류가 게이트 드라이버에 일제히 흘러 게이트 드라이버에 손상을 줄 우려가 있다. 또한, 큰 돌입 전류가 한번에 흐르기 때문에, 전원의 동작이 차단될 가능성도 있다.
본 발명의 목적은, 모든 OCB 액정 화소의 초기화에서 흐르는 돌입 전류를 분산할 수 있는 게이트선 구동 회로를 제공하는 것에 있다.
본 발명에 따르면, 복수의 OCB 액정 화소에 할당되는 복수의 게이트선을 구동하는 게이트선 구동 회로로서, 복수의 게이트선을 분할한 적어도 2 그룹의 각각을 선택하는 선택부와, 선택부에 의해 선택되는 그룹의 게이트선에 대하여 구동 신호를 출력하는 출력부를 구비하고, 선택부는 전원 투입에 수반하여 복수의 OCB 액정 화소를 스프레이 배향으로부터 벤드 배향으로 전이시키는 초기화에서 적어도 2 그룹의 게이트선을 서로 다른 타이밍에서 선택하도록 구성되는 게이트선 구동 회로가 제공된다.
이 게이트선 구동 회로에서는, 선택부가 전원 투입에 따라 복수의 OCB 액정 화소를 스프레이 배향으로부터 벤드 배향으로 전이시키는 초기화에서 적어도 2 그룹의 게이트선을 서로 다른 타이밍에서 선택한다. 즉, 복수의 게이트선이 그룹 단위로 변이된 타이밍에서 구동되기 때문에, 모든 게이트선이 일제히 구동되는 경우보다도, 출력부에 흐르는 돌입 전류를 분산할 수 있다. 또한, 전원이 이 돌입 전류의 분산에 의해 보호된다.
본 발명의 추가적인 목적 및 이점들은 이하의 설명에 나타날 것이며, 일부는 이하의 설명으로부터 명백하게 되고, 혹은 본 발명의 실시에 의해 얻어질 수 있다. 본 발명의 목적 및 이점들은, 특히 이하에서 설명되는 수단 및 결합에 의해서 구현되고 달성될 수 있다.
본 명세서에 포함되고 본 명세서의 일부를 구성하는 첨부 도면은, 본 발명의 바람직한 실시예들을 구체적으로 도시하며, 앞서 설명한 개괄적인 설명과 이하에 설명되는 바람직한 실시예들에 대한 상세한 설명과 함께 본 발명의 원리를 설명하기 위해 제공되는 것이다.
이하, 본 발명의 일 실시예에 따른 액정 표시 장치에 대하여 첨부 도면을 참조하여 설명한다. 도 1은 이 액정 표시 장치의 회로 구성을 개략적으로 도시한다. 액정 표시 장치는 액정 표시 패널 DP, 및 표시 패널 DP에 접속되는 표시 패널 제어 회로 CNT를 구비한다. 액정 표시 패널 DP는 한쌍의 전극 기판인 어레이 기판(1)과 대향 기판(2) 사이에 액정층(3)을 협지한 구조이다. 액정층(3)은, 예를 들면 노멀 화이트의 표시 동작을 위해 미리 스프레이 배향으로부터 벤드 배향으로 전이되어 벤드 배향으로부터 스프레이 배향으로의 역전이가 주기적으로 인가되는 흑 삽입(비계조 표시)용의 전압에 의해 저지되는 액정을 액정 재료로서 포함한다. 표시 패널 제어 회로 CNT는 어레이 기판(1) 및 대향 기판(2)으로부터 액정층(3)에 인가되는 액정 구동 전압에 의해 액정 표시 패널 DP의 투과율을 제어한다. 스프레이 배향으로부터 벤드 배향으로의 전이는 비교적 큰 전계를 액정에 인가함으로써 얻어진다.
어레이 기판(1)은, 예를 들면 글래스 등의 투명 절연 기판 상에 대략 매트릭스 형상으로 배치되는 복수의 화소 전극 PE, 복수의 화소 전극 PE의 행을 따라 배치되는 복수의 게이트선 Y(Y1∼Ym), 복수의 화소 전극 PE의 행을 따라 복수의 게이트선 Y(Y1∼Ym)에 평행하게 배치되는 복수의 보조 용량선 C(C1∼Cm), 복수의 화소 전극 PE의 열을 따라 배치되는 복수의 소스선 X(X1∼Xn), 및 이들 게이트선 Y 및 소스선 X의 교차 위치 근방에 배치되어 각각 대응 게이트선 Y를 통하여 구동되었을 때에 대응 소스선 X와 대응 화소 전극 PE 사이에서 도통하는 복수의 화소 스위칭 소자 W를 갖는다. 각 화소 스위칭 소자 W는, 예를 들면 박막 트랜지스터로 이루어지고, 박막 트랜지스터의 게이트가 게이트선 Y에 접속되며, 소스-드레인 패스가 소스선 X와 화소 전극 PE 사이에 접속된다.
대향 기판(2)은, 예를 들면 글래스 등의 투명 절연 기판 상에 배치되는 컬러 필터, 및 복수의 화소 전극 PE에 대향하여 컬러 필터 상에 배치되는 공통 전극 CE 등을 포함한다. 각 화소 전극 PE 및 공통 전극 CE는, 예를 들면 ITO 등의 투명 전극 재료로 이루어지고, 서로 평행하게 러빙 처리되는 배향막으로 각각 피복되며, 화소 전극 PE 및 공통 전극 CE로부터의 전계에 대응한 액정 분자 배열로 제어되는 액정층(3)의 화소 영역과 함께 OCB 액정 화소 PX를 구성한다.
또한, 복수의 OCB 액정 화소 PX는 각각 화소 전극 PE와 공통 전극 CE 사이에 액정 용량 CLC를 갖는다. 복수의 보조 용량선 C1∼Cm은 각각 대응 행의 액정 화소의 화소 전극 PE에 용량 결합하여 보조 용량 Cs를 구성한다. 보조 용량 Cs는 화소 스위칭 소자 W의 기생 용량에 대하여 충분히 큰 용량값을 갖는다.
이 액정 표시 장치에서는, 표시 패널 제어 회로 CNT가 비교적 큰 액정 구동 전압을 모든 OCB 액정 화소 PX에 인가하는 초기화 처리를 행하기 위해 전원 스위치 PW의 온 조작 또는 오프 조작에 수반하여 일정 기간만큼 비표시 모드에 설정되며, 이 일정 기간을 제외하고 표시 모드로 유지된다. 이 표시 패널 제어 회로 CNT는 복수의 스위칭 소자 W를 행 단위로 도통시키도록 복수의 게이트선 Y1∼Ym을 구동하는 게이트 드라이버 YD, 각 행의 스위칭 소자 W가 대응 게이트선 Y의 구동에 의해서 도통하는 기간에서 화소 전압 Vs를 복수의 소스선 X1∼Xn에 각각 출력하는 소스 드라이버 XD, 외부 신호원 SS로부터 입력되는 영상 신호 VIDEO에 포함되는 화상 데이터에 대하여 예를 들면 흑 삽입 2배속 변환을 행하는 화상 데이터 변환 회로(4), 이 변환 결과에 대하여 게이트 드라이버 YD 및 소스 드라이버 XD의 동작 타이밍 등을 제어하는 컨트롤러(5), 표시 모드 및 비표시 모드에 각각 대응한 커먼 전압 Vcom을 발생하는 커먼 전압 발생 회로 DCV를 포함한다. 화소 전압 Vs는 공통 전극 CE의 커먼 전압 Vcom을 기준으로 하여 화소 전극 PE에 인가되는 전압이고, 액정 구동 전압은 화소 전압 Vs와 커먼 전압 Vcom의 차와 같다. 화소 전압 Vs는, 예를 들면 라인 반전 구동 및 프레임 반전 구동(1H1V 반전 구동)을 행하도록 커먼 전압 Vcom에 대하여 극성 반전된다. 화상 데이터는 모든 액정 화소 PX에 대한 화소 데이터로 이루어지고, 1 프레임 기간(수직 주사 기간 V)마다 갱신된다. 흑 삽입 2배속 변환에서는, 1행분의 입력 화소 데이터 DI가 1H마다 출력 화소 데이터 D0로 되는 1행분의 흑 삽입(비계조 표시)용 화소 데이터 B 및 1행분의 계조 표시용 화소 데이터 S로 변환된다. 계조 표시용 화소 데이터 S는 화소 데이터 DI와 동일한 계조치이고, 흑 삽입용 화소 데이터 B는 흑 표시의 계조치이다. 1행분의 흑 삽입용 화소 데이터 B 및 1행분의 계조 표시용 화소 데이터 S의 각각은 각각 H/2 기간에서 화상 데이터 변환 회로(4)로부터 직렬로 출력된다.
게이트 드라이버 YD 및 소스 드라이버 XD는, 예를 들면 스위칭 소자 W와 동 일 공정에서 형성되는 박막 트랜지스터를 이용하여 구성되어 있다. 한편, 컨트롤러(5)는 외부의 프린트 배선판 PCB 상에 배치된다. 화상 데이터 변환 회로(4)는 이 프린트 배선판 PCB의 더 외측에 배치된다. 컨트롤러(5)는, 상술한 바와 같이 복수의 게이트선 Y를 선택적으로 구동하기 위한 제어 신호 CTY, 및 화상 데이터 변환 회로(4)의 변환 결과로서 직렬로 출력되는 흑 삽입용 또는 계조 표시용 화소 데이터를 복수의 소스선 X에 각각 할당함과 함께 신호 극성을 지정하는 제어 신호 CTX 등을 발생한다. 제어 신호 CTY는 컨트롤러(5)로부터 게이트 드라이버 YD에 공급되고, 제어 신호 CTX는 화상 데이터 변환 회로(4)의 변환 결과로서 얻어지는 흑 삽입용 화소 데이터 B 또는 계조 표시용 화소 데이터 S인 화소 데이터 D0와 함께 컨트롤러(5)로부터 소스 드라이버 XD에 공급된다.
표시 패널 제어 회로 CNT는 또한, 1행분의 스위칭 소자 W가 비도통으로 되는 때에 이들 스위칭 소자 W에 대응한 행의 보조 용량선 C에 게이트 드라이버 YD를 통하여 인가되어 이들 스위칭 소자 W의 기생 용량에 의해서 각 행의 화소 PX에 발생하는 화소 전압 Vs의 변동을 보상하는 보상 전압 Ve를 발생하는 보상 전압 발생 회로(6), 및 화소 데이터 DO를 화소 전압 Vs로 변환하기 위해서 이용되는 소정 수의 계조 기준 전압 VREF를 발생하는 계조 기준 전압 발생 회로(7)를 포함한다.
게이트 드라이버 YD는 제어 신호 CTY의 제어에 의해 각 수직 주사 기간에서 흑 삽입용으로 복수의 게이트선 Y1∼Ym을 선택하여 각 행의 화소 스위칭 소자 W를 H/2 기간씩 도통시키도록 구동 신호를 선택 게이트선 Y에 공급하고, 또한 계조 표시용에 복수의 게이트선 Y1∼Ym을 선택하여 각 행의 화소 스위칭 소자 W를 H/2 기 간씩 도통시키도록 구동 신호를 선택 게이트선 Y에 공급한다. 화상 데이터 변환 회로(4)는 변환 결과의 출력 화소 데이터 DO로서 얻어지는 1행분의 흑 삽입용 화소 데이터 B 및 1행분의 계조 표시용 화소 데이터 S를 교대로 출력하고, 소스 드라이버 XD는 상술한 계조 기준 전압 발생 회로(7)로부터 공급되는 소정 수의 계조 기준 전압 VREF를 참조하여 이들 흑 삽입용 화소 데이터 B 및 계조 표시용 화소 데이터 S를 각각 화소 전압 Vs로 변환하여, 복수의 소스선 X1∼Xn에 병렬적으로 출력한다.
게이트 드라이버 YD가, 예를 들면 게이트선 Y1을 구동 전압에 의해 구동하여 게이트선 Y1에 접속된 모든 화소 스위칭 소자 W를 도통시키면, 소스선 X1∼Xn 상의 화소 전압 Vs가 이들 화소 스위칭 소자 W를 각각 통하여 대응 화소 전극 PE 및 보조 용량 Cs의 일단에 공급된다. 또한, 게이트 드라이버 YD는 보조 용량 Cs의 타단으로 되는 보조 용량선 C1에 보상 전압 발생 회로(6)로부터의 보상 전압 Ve를 출력하고, 게이트선 Y1에 접속된 모든 화소 스위칭 소자 W를 H/2 기간만큼 도통시킨 직후에 이들 화소 스위칭 소자 W를 비도통으로 하는 비구동 전압을 게이트선 Y1에 출력한다. 보상 전압 Ve는 이들 화소 스위칭 소자 W가 비도통이 되었을 때에 이들의 기생 용량에 의해서 화소 전극 PE로부터 방출되는 전하를 저감하여 화소 전압 Vs의 변동, 즉 관통 전압 ΔVp를 실질적으로 캔슬한다.
도 2는 게이트 드라이버 YD의 게이트선 구동 회로를 상세히 도시한다. 게이트선 구동 회로는 게이트선 Y1∼Ym을 계조 표시용 및 흑 삽입용으로 각각 선택하는 시프트 레지스터부 SR과, 표시 모드에서 시프트 레지스터부 SR에 의해서 계조 표시용 및 흑 삽입용으로 각각 선택되는 게이트선에 대하여 구동 신호를 출력하고, 비 표시 모드에서 게이트선 Y1∼Ym을 적어도 2 분할한 복수의 그룹에 대하여 교대로 구동 신호를 출력하는 출력 회로(12)를 구비한다.
구체적으로는, 시프트 레지스터부 SR이 제1 클럭 신호 CKA에 응답하여 제1 스타트 신호 STHA를 시프트하는 계조 표시용 시프트 레지스터(제1 시프트 레지스터)(10)와, 제1 클럭 신호 CKA에 동기한 제2 클럭 신호 CKB에 응답하여 제2 스타트 신호 STHB를 시프트하는 흑 삽입용 시프트 레지스터(제2 시프트 레지스터)(11)로 이루어진다. 출력 회로(12)는 표시 모드에서 계조 표시용 시프트 레지스터(10)에 보유되는 제1 스타트 신호 STHA의 시프트 위치에 의해서 선택된 게이트선 Y에 대하여 제1 출력 인에이블 신호 OEA의 제어에 의해 구동 신호를 출력하고, 흑 삽입용 시프트 레지스터(11)에 보유되는 제2 스타트 신호 STHB의 시프트 위치에 의해서 선택된 게이트선 Y에 대하여 제2 출력 인에이블 신호 OEB의 제어에 의해 구동 신호를 출력하며, 또한 비표시 모드에서 게이트선 Y1∼Ym을 적어도 2 분할한 복수의 그룹에 대하여 교대로 구동 신호를 출력하도록 구성된다. 여기서는, 게이트선 Y1∼Ym이 홀수번째의 게이트선 Y1, Y3, Y5, …로 이루어지는 제1 게이트선 그룹과 짝수번째의 게이트선 Y2, Y4, Y6, …로 이루어지는 제2 그룹으로 2 분할되고, 이들 제1 및 제2 그룹이 제1 및 제2 그룹 선택 신호 GON1, GON2에 의해 서로 다른 타이밍에서 순차적으로 선택된다. 제1 그룹 선택 신호 GON1, 제2 그룹 선택 신호 GON2, 제1 클럭 신호 CKA, 제1 스타트 신호 STHA, 제2 클럭 신호 CKB, 제2 스타트 신호 STHB, 제1 출력 인에이블 신호 OEA, 및 제2 출력 인에이블 신호 OEB는 어느 것이나 컨트롤러(5)로부터 공급되는 제어 신호 CTY에 포함되는 신호이다.
계조 표시용 시프트 레지스터(10) 및 흑 삽입용 시프트 레지스터(11)의 각각은 게이트선 Y1∼Ym에 각각 할당되고 직렬로 접속되는 m단의 레지스터로 이루어진다. 제1 스타트 신호 STHA 및 제2 스타트 신호 STHB는 어느 것이나 게이트선 Y1에 할당된 1단째의 레지스터에 입력된다. 계조 표시용 시프트 레지스터(10)는 1단째의 레지스터로부터 m단째의 레지스터를 향하는 방향으로 제1 스타트 신호 STHA를 시프트하고, 흑 삽입용 시프트 레지스터(11)는 1단째의 레지스터로부터 m단째의 레지스터를 향하는 방향으로 제2 스타트 신호 STHB를 시프트한다. 계조 표시용 시프트 레지스터(10)의 모든 레지스터는 각각 제1 스타트 신호 STHA를 보유한 상태에서 높은 레벨로 되는 대응 게이트선 Y의 선택 신호를 출력하는 출력단을 갖는다. 흑 삽입용 시프트 레지스터(11)의 모든 레지스터는 각각 제2 스타트 신호 STHB를 보유한 상태에서 높은 레벨로 되는 대응 게이트선 Y의 선택 신호를 출력하는 출력단을 갖는다.
출력 회로(12)는 m개의 AND 게이트 회로(13), m개의 AND 게이트 회로(14), m개의 OR 게이트 회로(선택부)(15), 및 레벨 시프터(출력부)(16)를 포함한다. m개의 AND 게이트 회로(13)는 계조 표시용 시프트 레지스터(10)로부터 얻어지는 게이트선 Y1∼Ym의 선택 신호를 제1 출력 인에이블 신호 OEA의 제어에 의해 m개의 OR 게이트 회로(15)에 각각 출력하도록 접속된다. 제1 출력 인에이블 신호 OEA는 높은 레벨에 설정된 상태에서 선택 신호의 출력을 모든 AND 게이트 회로(13)에 대하여 허가하고, 낮은 레벨에 설정된 상태에서 선택 신호의 출력을 모든 AND 게이트 회로(13)에 대하여 금지한다. m개의 AND 게이트 회로(14)는 흑 삽입용 시프트 레 지스터(11)로부터 얻어지는 게이트선 Y1∼Ym의 선택 신호를 제2 출력 인에이블 신호 OEB의 제어에 의해 m개의 OR 게이트 회로(15)에 각각 출력하도록 접속된다. 제2 출력 인에이블 신호 OEB는 높은 레벨에 설정된 상태에서 선택 신호의 출력을 모든 AND 게이트 회로(14)에 대하여 허가하고, 낮은 레벨에 설정된 상태에서 선택 신호의 출력을 모든 AND 게이트 회로(14)에 대하여 금지한다. m개의 OR 게이트 회로(15)는 각각 대응 AND 게이트 회로(13)로부터의 선택 신호 및 대응 AND 게이트 회로(14)로부터의 선택 신호를 레벨 시프터(16)에 입력한다. 이들 OR 게이트 회로(15)의 절반은 제1 그룹 선택 신호 GON1을 홀수번째의 게이트선 Y1, Y3, Y5, …의 선택 신호로서 각각 레벨 시프터(16)에 입력하는 홀수번째용이고, 나머지 절반은 제2 그룹 선택 신호 GON2를 짝수번째의 게이트선 Y2, Y4, Y6, …의 선택 신호로서 각각 레벨 시프터(16)에 입력하는 짝수번째용이다. 레벨 시프터(16)는 m개의 OR 게이트 회로(15)로부터 각각 입력되는 선택 신호의 전압을 레벨 시프트함으로써 박막 트랜지스터 W를 도통시키는 구동 신호로 변환하여 각각 게이트선 Y1으로부터 Ym으로 출력하도록 구성된다.
또한, 계조 표시용 시프트 레지스터(10) 및 흑 삽입용 시프트 레지스터(11)는 1단째의 레지스터로부터 m단째의 레지스터를 향하는 하 방향 뿐만 아니라, m단째의 레지스터로부터 1단째의 레지스터를 향하는 상 방향으로 제1 스타트 신호 STHA 및 제2 스타트 신호 STHB를 시프트하는 것도 가능하고, 이들 제1 스타트 신호 STHA 및 제2 스타트 신호 STHB의 시프트 방향은 컨트롤러(5)로부터 시프트 레지스터(10, 11)에 공급되는 주사 방향 신호 DIR에 따라서 변경된다.
여기서, 도 3은 표시 모드에서 2배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대하여 게이트선 구동 회로의 동작을 도시한다. 도 3에서는, B가 각 행의 화소 PX에 공통인 흑 삽입용 화소 데이터를 나타내고, S1, S2, S3, …가 각각 1행째, 2행째, 3행째, …의 화소 PX에 대한 계조 표시용 화소 데이터를 나타낸다. +, -는 이들 화소 데이터 B, S1, S2, S3, …가 화소 전압 Vs로 변환되어 소스 드라이버 XD로부터 출력될 때의 신호 극성을 나타낸다.
제1 스타트 신호 STHA는 H/2 기간분의 펄스 폭으로 계조 표시용 시프트 레지스터(10)에 입력되는 펄스이고, 제1 클럭 신호 CKA는 1H 기간 당 1개의 비율로 계조 표시용 시프트 레지스터(10)에 입력되는 1H 주기의 펄스이다. 계조 표시용 시프트 레지스터(10)는 이 제1 스타트 신호 STHA를 제1 클럭 신호 CKA에 응답하여 시프트하여, 1H 기간씩 게이트선 Y1∼Ym을 순차적으로 선택하는 선택 신호를 출력한다. m개의 AND 게이트 회로(13)는 제1 인에이블 신호 OEA의 제어에 의해 계조 표시용 시프트 레지스터(10)로부터 순차적으로 얻어지는 선택 신호를 1H 기간의 후반에서 m개의 OR 게이트 회로(15)에 출력한다. 각 선택 신호는 대응 OR 게이트 회로(15)로부터 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 게이트선 Y에 출력된다. 이에 대하여, 소스 드라이버 XD는 계조 표시용 화소 데이터 S1, S2, S3, …의 각각을 대응 수평 주사 기간 H의 후반에서 화소 전압 Vs로 변환하고, 이들을 1H마다 반전되는 극성으로 소스선 X1∼Xn에 병렬 출력한다. 이들 화소 전압 Vs는 게이트선 Y1∼Ym의 각각이 대응 수평 주사 기간 H의 후반에서 구동되는 동안에 1행째, 2행째, 3행째, …의 액정 화소 PX에 공급된다.
한편, 제2 스타트 신호 STHB는 H/2 기간분의 펄스 폭으로 흑 삽입용 시프트 레지스터(11)에 입력되는 펄스이고, 제2 클럭 신호 CKB는 제1 클럭 신호 CKA에 동기하도록 하여 1H 기간 당 1개의 비율로 흑 삽입용 시프트 레지스터(11)에 입력되는 1H 주기의 펄스이다. 흑 삽입용 시프트 레지스터(11)는 이 제2 스타트 신호 STHB를 제2 클럭 신호 CKB에 응답하여 시프트하여, 1 라인씩 게이트선 Y1∼Ym을 순차적으로 선택하는 선택 신호를 출력한다. m개의 AND 게이트 회로(14)는 제2 인에이블 신호 OEB의 제어에 의해 흑 삽입용 시프트 레지스터(11)로부터 순차적으로 얻어지는 선택 신호를 1H 기간의 전반에서 m개의 OR 게이트 회로(15)에 출력한다. 각 선택 신호는 대응 OR 게이트 회로(15)로부터 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 게이트선 Y에 출력된다. 이에 대하여, 소스 드라이버 XD는 흑 삽입용 화소 데이터 B, B, B, …의 각각을 대응 수평 주사 기간 H의 전반에서 화소 전압 Vs로 변환하고, 이들을 1H마다 반전되는 극성으로 소스선 X1∼Xn에 병렬 출력한다. 이들 화소 전압 Vs는 게이트선 Y1∼Ym의 각각이 대응 수평 주사 기간 H의 전반에서 구동되는 동안에 1행째, 2행째, 3행째, …의 액정 화소 PX에 공급된다. 도 3에서는, 제1 스타트 신호 STHA와 제2 스타트 신호 STHB가 비교적 짧은 간격으로 입력되고 있지만, 실제로는 계조 표시용의 전압 유지 기간에 대한 흑 삽입용의 전압 유지 기간의 비율이 흑 삽입율에 적합하도록 분리하여 입력된다. 또한, 제2 스타트 신호 STHB는 최초의 입력 시점보다도 2H만큼 지연되어 또 한번 입력되는 것이 바람직하다. 이에 의해, 각 게이트선 Y가 흑 삽입용으로 2회 구동되게 된다. 따라서, H/2 기간이라는 짧은 기간에 대응 화소 전극 PE의 전위를 흑 삽입용의 큰 화소 전압 Vs까지 천이시키는 것이 어려운 경우에서도, 확실하게 화소 전압 Vs를 화소 전극 PE에 설정할 수 있다. 상술한 2H의 지연은 흑 삽입용의 화소 전압 Vs의 극성을 가지런히 하기 위해서 필요하게 된다. 또한, 맨 마지막 줄 부근의 화소 PX에 대한 흑 삽입은, 예를 들면 도 3의 좌측 아래 부분에 도시하는 바와 같이 선행 프레임으로부터 연속하게 된다.
상술한 바와 같은 표시 모드에서의 동작의 전후에 설정되는 비표시 모드에서는, 모든 OCB 액정 화소 PX의 초기화 처리가 행하여진다. 이 초기화 처리에서는, 예를 들면 제1 그룹 선택 신호 GON1 및 제2 그룹 선택 신호 GON2가 교대로 1회 입력된다. 제1 그룹 선택 신호 GON1이 최초에 각 홀수번째용 OR 게이트 회로(15)에 입력되면, 이 제1 그룹 선택 신호 GON1이 대응 홀수번째 게이트선 Y의 선택 신호로서 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 홀수번째 게이트선 Y에 출력된다. 이에 따라, 모든 홀수번째 게이트선 Y1, Y3, Y5, …의 전부가 구동된다. 소스 드라이버 XD는 그 동안에 초기화용 화소 데이터를 백 표시의 값과 실질적으로 동일한 화소 전압 Vs로 변환하고, 모든 소스선 X1∼Xn에 병렬로 출력한다. 이 때, 공통 전극 CE측의 커먼 전압 Vcom은 스프레이 배향으로부터 벤드 배향으로의 전이에 필요한 액정 구동 전압을 화소 전압 Vs와의 차로서 얻도록 설정된다. 이렇게 하여, 홀수행의 OCB 액정 화소 PX가 일률적인 벤드 배향으로 초기화된다.
계속해서, 제2 그룹 선택 신호 GON2가 각 짝수번째용 OR 게이트 회로(15)에 입력되면, 이 제2 그룹 선택 신호 GON2가 대응 짝수번째 게이트선 Y의 선택 신호로 서 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 짝수번째 게이트선 Y에 출력된다. 이에 따라, 모든 짝수번째 게이트선 Y2, Y4, Y6, …의 전부가 구동된다. 소스 드라이버 XD는 그 동안에 초기화용 화소 데이터를 백 표시의 값과 실질적으로 동일한 화소 전압 Vs로 변환하고, 모든 소스선 X1∼Xn에 병렬로 출력한다. 이 때, 공통 전극 CE측의 커먼 전압 Vcom은 스프레이 배향으로부터 벤드 배향으로의 전이에 필요한 액정 구동 전압을 화소 전압 Vs와의 차로서 얻도록 설정된다. 이렇게 하여, 짝수행의 OCB 액정 화소 PX가 일률적인 벤드 배향으로 초기화된다.
본 실시예에서는, 계조 표시용 시프트 레지스터(10) 및 흑 삽입용 시프트 레지스터(11)가 독립적으로 설치되어, 출력 회로(12)가 표시 모드에서 제1 스타트 신호 STHA의 시프트 위치에 의해서 선택된 게이트선 Y에 대하여 제1 출력 인에이블 신호 OEA의 제어에 의해 구동 신호를 출력하고, 제2 스타트 신호 STHB의 시프트 위치에 의해서 선택된 게이트선 Y에 대하여 제2 출력 인에이블 신호 OEB의 제어에 의해 구동 신호를 출력한다. 이러한 구성에서는, 표시 모드에서 제1 및 제2 스타트 신호 STHA, STHB, 제1 및 제2 클럭 신호 CKA, CKB, 및 제1 및 제2 출력 인에이블 신호 OEA, OEB를 조합하여, 소정 수의 게이트선을 흑 삽입용으로 함께 구동하고, 소정 수의 게이트선을 순차적으로 계조 표시용으로 구동할 수 있다. 또한, 출력 회로(12)는 비표시 모드에서 교대로 입력되는 제1 및 제2 그룹 선택 신호 GON1, GON2에 의해서 선택되는 그룹 단위로 모든 게이트선 Y1∼Ym을 구동한다. 홀수번째 게이트선 Y1, Y3, Y5, …는 제1 그룹 선택 신호 GON1에 의해서 선택되고, 짝수번째 게이트선 Y2, Y2, Y6, …는 제2 그룹 선택 신호 GON2에 의해서 선택된다. 즉, 모든 게이트선 Y1∼Ym을 동시에 구동하는 경우보다도, 게이트 드라이버 YD에 흐르는 돌입 전류를 분산할 수 있다. 따라서, 게이트 드라이버 YD를 이 돌입 전류로부터 보호할 수 있다. 또, 제1 그룹 선택 신호 GON1, 제2 그룹 선택 신호 GON2의, OR 게이트 회로(15)에의 입력 타이밍을 변이함으로써, 돌입 전류도 전원으로부터 분산되어 출력되게 되어, 돌입 전류가 한번에 흘러 나오는 경우에 비해 전원도 보호된다.
또한, 본 발명은 상술한 실시예에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 여러 가지로 변형 가능하다.
상술한 실시 형태에서는, 계조 표시용 시프트 레지스터(10) 및 흑 삽입용 시프트 레지스터(11)가 시프트 레지스터부 SR에 설치되었지만, 이 시프트 레지스터부 SR은 단일의 시프트 레지스터를 이용하여 게이트선 Y1∼Ym을 계조 표시용 및 흑 삽입용으로 각각 선택하도록 구성되어도 된다.
또한, 상술한 각 실시예에서는, 복수의 게이트선 Y1∼Ym이 비표시 모드에서 2 그룹으로 분할하여 구동되었지만, 3 이상의 그룹으로 분할하여 구동되어도 된다. 어떠한 경우에도, 모든 그룹이 서로 다른 타이밍에서 순차적으로 구동되어, 동일 그룹의 게이트선이 동시에 구동되는 동안에 스프레이 배향으로부터 벤드 배향으로의 전이에 필요한 액정 구동 전압이 대응 행의 OCB 액정 화소 PX에 인가된다.
또한, 상술한 각 실시 형태에서는, 게이트선 구동 회로가 흑 삽입 구동을 행하기 위해 이용되고 있지만, 이 게이트선 구동 회로의 구성은 계조 표시용의 화소 전압 외에 추가로 비계조 표시용의 화소 전압을 각 화소에 주기적으로 인가하는 구동 방식을 필요로 하는 흑 삽입 구동 이외의 여러 가지 용도에도 이용할 수 있다.
추가적인 이점과 변형예들은 본 기술 분야의 당업자에게 용이하게 발견될 것이다. 그러므로, 본 발명은, 본 발명의 보다 광범위한 면에서, 본 명세서에서 설명하고 도시한 특정한 상세 및 대표적인 실시예들에 한정되지 않는다. 따라서, 이하의 특허청구범위 및 그 균등물에 의해 규정되는 본 발명의 일반적인 개념의 원리나 범위로부터 벗어나지 않는 한, 다양한 변경이 이루어질 수 있다.
본 발명에 따르면, 모든 OCB 액정 화소의 초기화에서 흐르는 돌입 전류를 분산할 수 있는 게이트선 구동 회로가 제공된다.

Claims (6)

  1. 복수의 OCB 액정 화소에 할당되는 복수의 게이트선을 구동하는 게이트선 구동 회로로서,
    상기 구동 회로는 상기 복수의 게이트선에 대하여 구동 신호를 출력하는 출력 회로를 포함하고,
    상기 출력 회로는,
    상기 복수의 게이트선을 분할한 적어도 2 그룹의 각각을 선택하는 선택부와,
    상기 선택부에 의해서 선택되는 그룹의 게이트선에 대하여 구동 신호를 출력하는 출력부를 포함하고,
    상기 선택부는 전원 투입에 수반하여 복수의 OCB 액정 화소를 스프레이 배향으로부터 벤드 배향으로 전이시키는 초기화에서 적어도 2 그룹의 게이트선을 서로 다른 타이밍에서 선택하도록 구성되는 것을 특징으로 하는
    게이트선 구동 회로.
  2. 제1항에 있어서,
    상기 선택부는 상기 초기화에서 서로 다른 타이밍에서 입력되는 적어도 2 그룹 선택 신호의 각각에 응답하여 대응 그룹의 게이트선에 구동 신호를 출력하도록 구성되는 것을 특징으로 하는 게이트선 구동 회로.
  3. 제1항에 있어서,
    상기 초기화 후에 상기 복수의 게이트선을 계조 표시용 및 비계조 표시용으로 각각 선택하는 시프트 레지스터부를 더 포함하고,
    상기 출력 회로는 상기 시프트 레지스터부에 의해 선택되는 게이트선에 대하여 구동 신호를 출력하는 것을 특징으로 하는 게이트선 구동 회로.
  4. 제3항에 있어서,
    상기 시프트 레지스터부는
    상기 제1 클럭 신호에 응답하여 제1 스타트 신호를 시프트하는 제1 시프트 레지스터와,
    제1 클럭 신호에 동기한 제2 클럭 신호에 응답하여 제2 스타트 신호를 시프트하는 제2 시프트 레지스터
    를 포함하고,
    상기 출력 회로는 상기 제1 시프트 레지스터에 의해 선택된 게이트선에 대하여 제1 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하며, 또한 상기 제2 시프트 레지스터에 의해 선택된 게이트선에 대하여 제2 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하도록 구성되는 것을 특징으로 하는 게이트선 구동 회로.
  5. 제3항에 있어서,
    상기 출력 회로는
    각각 상기 제1 시프트 레지스터로부터 계조 표시용으로 얻어지는 대응 게이트선의 선택 신호를 제1 출력 인에이블 신호의 제어에 의해 출력하는 복수의 제1 AND 게이트 회로,
    각각 상기 제2 시프트 레지스터로부터 상기 흑 삽입용으로 얻어지는 대응 게이트선의 선택 신호를 제2 출력 인에이블 신호의 제어에 의해 출력하는 복수의 제2 AND 게이트 회로,
    각각 상기 복수의 제1 AND 게이트 회로의 1개 및 상기 복수의 제2 AND 게이트 회로의 1개로부터 입력되는 대응 게이트선의 선택 신호를 출력하고, 또한 각각 대응 그룹 선택 신호를 대응 게이트선의 선택 신호로서 출력하는 복수의 OR 게이트 회로, 및
    상기 복수의 OR 게이트 회로의 각각으로부터 출력되는 선택 신호를 레벨 시프트함으로써 상기 구동 신호로 변환하는 레벨 시프터
    를 포함하는 것을 특징으로 하는 게이트선 구동 회로.
  6. 제4항에 있어서,
    상기 복수의 OR 게이트 회로는
    제1 그룹 선택 신호를 홀수번째의 대응 게이트선의 선택 신호로서 상기 레벨 시프터에 입력하는 복수의 홀수번째용 OR 게이트 회로, 및
    제2 그룹 선택 신호를 짝수번째의 대응 게이트선의 선택 신호로서 상기 레벨 시프터에 입력하는 복수의 짝수번째용 OR 게이트 회로
    로 이루어지는 것을 특징으로 하는 게이트선 구동 회로.
KR1020050071597A 2004-08-06 2005-08-05 게이트선 구동 회로 KR100701135B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004231106A JP2006047848A (ja) 2004-08-06 2004-08-06 ゲート線駆動回路
JPJP-P-2004-00231106 2004-08-06

Publications (2)

Publication Number Publication Date
KR20060050238A KR20060050238A (ko) 2006-05-19
KR100701135B1 true KR100701135B1 (ko) 2007-03-29

Family

ID=35756919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071597A KR100701135B1 (ko) 2004-08-06 2005-08-05 게이트선 구동 회로

Country Status (4)

Country Link
US (1) US20060028421A1 (ko)
JP (1) JP2006047848A (ko)
KR (1) KR100701135B1 (ko)
TW (1) TW200629216A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008139790A (ja) * 2006-12-05 2008-06-19 Toshiba Matsushita Display Technology Co Ltd 突き抜け補償回路、及び表示装置
TW200834509A (en) * 2007-02-14 2008-08-16 Au Optronics Corp Liquid crystal display for multi-scanning and driving method thereof
JP2008224924A (ja) * 2007-03-12 2008-09-25 Seiko Epson Corp 液晶装置、その駆動方法および電子機器
EP2341496A4 (en) * 2008-10-02 2012-03-14 Bridgestone Corp METHOD FOR CONTROLLING AN INFORMATION DISPLAY SCREEN
KR20120050114A (ko) * 2010-11-10 2012-05-18 삼성모바일디스플레이주식회사 액정 표시 장ㅊ치 및 그 구동 방법
TWI420460B (zh) 2011-05-02 2013-12-21 Au Optronics Corp 電泳顯示器及其驅動方法
CN105448226B (zh) * 2016-01-12 2018-03-16 京东方科技集团股份有限公司 一种栅极驱动电路和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109921A (ja) 1997-09-12 1999-04-23 Internatl Business Mach Corp <Ibm> 液晶表示装置における画像表示方法及び液晶表示装置
JP2000347634A (ja) 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2002202491A (ja) 2000-10-25 2002-07-19 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法および液晶表示装置
EP1286202A1 (en) 2001-02-05 2003-02-26 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit and driving method therefor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656467A (en) * 1981-01-26 1987-04-07 Rca Corporation TV graphic displays without quantizing errors from compact image memory
DE3686428T2 (de) * 1985-03-08 1993-01-14 Ascii Corp Anzeigesteuersystem.
JP3342995B2 (ja) * 1995-08-17 2002-11-11 シャープ株式会社 画像表示装置およびそれを用いたプロジェクタ
CN1248037C (zh) * 1999-10-19 2006-03-29 松下电器产业株式会社 液晶装置的发动用驱动装置
US6797576B1 (en) * 2000-03-31 2004-09-28 National Semiconductor Corporation Fabrication of p-channel field-effect transistor for reducing junction capacitance
US6548842B1 (en) * 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
US7145191B1 (en) * 2000-03-31 2006-12-05 National Semiconductor Corporation P-channel field-effect transistor with reduced junction capacitance
US6933916B2 (en) * 2000-12-19 2005-08-23 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its driving method
KR100843685B1 (ko) * 2001-12-27 2008-07-04 엘지디스플레이 주식회사 액정표시장치의 구동방법 및 장치
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
JP3779279B2 (ja) * 2003-02-17 2006-05-24 シャープ株式会社 画像表示装置
JP4357188B2 (ja) * 2003-02-28 2009-11-04 株式会社 日立ディスプレイズ 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109921A (ja) 1997-09-12 1999-04-23 Internatl Business Mach Corp <Ibm> 液晶表示装置における画像表示方法及び液晶表示装置
JP2000347634A (ja) 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2002202491A (ja) 2000-10-25 2002-07-19 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法および液晶表示装置
EP1286202A1 (en) 2001-02-05 2003-02-26 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit and driving method therefor

Also Published As

Publication number Publication date
TW200629216A (en) 2006-08-16
JP2006047848A (ja) 2006-02-16
KR20060050238A (ko) 2006-05-19
US20060028421A1 (en) 2006-02-09

Similar Documents

Publication Publication Date Title
KR100716684B1 (ko) 게이트선 구동 회로
KR100652096B1 (ko) 게이트선 구동 회로
US20060038767A1 (en) Gate line driving circuit
KR101235698B1 (ko) 액정표시장치 및 이의 화상구현방법
US8199102B2 (en) Liquid crystal display and method of driving the same utilizing data line blocks
KR101074402B1 (ko) 액정표시장치 및 그의 구동방법
US7995025B2 (en) Liquid crystal display device
US7956832B2 (en) Liquid crystal display device
JP2010145996A (ja) 液晶表示装置
KR100701135B1 (ko) 게이트선 구동 회로
JPH01134346A (ja) 強誘電性液晶表示装置及びその駆動方法並びに駆動波形発生方法
KR100783701B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100893020B1 (ko) 표시 패널 제어 회로 및 표시 장치
US7342566B2 (en) Liquid crystal display device and driving method thereof
KR100701136B1 (ko) 표시 패널 구동 장치 및 평면 표시 장치
JPWO2005081053A1 (ja) 液晶表示装置
KR20010080830A (ko) 플리커링을 줄이기 위한 액정 표시 장치
JP2008216893A (ja) 平面表示装置及びその表示方法
KR101297243B1 (ko) 액정패널과 이를 구비한 액정표시장치 및 그액정표시장치의 구동방법
JP2007187995A (ja) 駆動制御回路
US20120013586A1 (en) Method and device for driving bistable liquid crystal display panel
KR101535818B1 (ko) 액정 표시 장치
US20230402466A1 (en) Array substrate, control method thereof, and display panel
JP2006078975A (ja) 表示パネル制御回路
JP2007206181A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150313

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160317

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170310

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee