TWI431585B - 多工式驅動電路 - Google Patents

多工式驅動電路 Download PDF

Info

Publication number
TWI431585B
TWI431585B TW099141463A TW99141463A TWI431585B TW I431585 B TWI431585 B TW I431585B TW 099141463 A TW099141463 A TW 099141463A TW 99141463 A TW99141463 A TW 99141463A TW I431585 B TWI431585 B TW I431585B
Authority
TW
Taiwan
Prior art keywords
signal
transistor
ith
receiving
xth
Prior art date
Application number
TW099141463A
Other languages
English (en)
Other versions
TW201222507A (en
Inventor
Hsiao Wen Wang
Yu Hsuan Li
Jui Chi Lo
Chun Hung Kuo
Sheng Chao Liu
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099141463A priority Critical patent/TWI431585B/zh
Priority to CN201110112237.5A priority patent/CN102324221B/zh
Priority to US13/238,148 priority patent/US8476932B2/en
Publication of TW201222507A publication Critical patent/TW201222507A/zh
Application granted granted Critical
Publication of TWI431585B publication Critical patent/TWI431585B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Description

多工式驅動電路
本發明係關於一種驅動電路，特別是關於一種運用於液晶面板上的多工式驅動電路。
一般來說，整合閘驅動電路(gate on array，GOA)的液晶面板上包括顯示區域與非顯示區域。非顯示區域中包括一閘驅動電路(gate driver)，可依序產生複數個閘驅動信號(gate driving signal)。而顯示區域即為薄膜電晶體陣列，其包括多條閘極線(gate line)，每一條閘極線需要依序接收閘驅動電路輸出的閘驅動信號用以開啟閘極線上的像素(pixel)。
請參照第1A與1B圖，其所繪示為習知多工式驅動電路及其信號示意圖。此多工式驅動電路104係揭露於美國專利US6670943。如第1A圖中所示，信號A1~A4可視為一主信號組(main signals)，而信號ENB1y ~ENB3y 可視為一輔信號組(slave signals)。其中，主信號組(A1~A4)係由移位暫存器(shift register)500所產生。
再者，如第1B圖所示，主信號組(A1~A4)會依序產生寬度相同且不重疊(overlap)的寬脈波。而輔信號組(ENB1y ~ENB3y )為頻率相同相位不同的多個時脈信號。由第1B圖所示可知，每個輔信號的週期(cycle)即為主信號的脈波寬度。而三個輔信號組(ENB1y~ENB3y)中，每個輔信號的責任週期(duty cycle)為1/3，且每個輔信號之間的相位差為120度(360/3)。
如第1A圖所示，每個主信號會傳遞至三個驅動級(driving stage)502，而三個驅動級接收個別的輔信號。因此，每個驅動級可依序產生一個閘驅動信號(Y1~Y6...)，而每個閘驅動信號皆不會互相重疊。由第1A圖可知，習知多工式驅動電路中每 個驅動級皆包括一個反及閘(NAND)503與一反相器(inverter)504，因此，習知的驅動級至少需要六個電晶體可實現一個閘驅動級。
本發明之目的係提出一種多工式驅動電路，多工式驅動電路中的驅動級中具有較少的電晶體用以減少液晶顯示面板上非顯示區域的布局面積。
本發明係提出一種多工式驅動電路，包括：m個移位暫存器，接收一時脈信號並依序產生m個主信號，其中，該m個主信號係為具有第一寬度且不互相重疊的正脈波，且該m個移位暫存器中的一第x個移位暫存器係產生一第x主信號；以及n個輸出級，接收n個輔信號並依序產生n個閘驅動信號，其中，該n個輔信號的週期係為該第一寬度，該n個輔信號的責任週期為(1/n)，且該n個輔信號之間的相位差為(360/n)度，該n個輔信號係為正脈波；其中，該n個輸出級中的一第i輸出級包括：一第i個n型電晶體、一第i個p型電晶體；該第i個n型電晶體的一控制端接收該n個輔信號中的一第i輔信號，該第i個n型電晶體的一第一端接收該第x主信號，該第i個n型電晶體的一第二端產生該n個閘驅動信號中的一第i閘驅動信號；以及，該第i個p型電晶體的一控制端接收該第i輔信號，該第i個p型電晶體的一第一端連接至該第i個n型電晶體的該第二端，該第i個p型電晶體的一第二端接收一反相的電源關閉控制信號。
本發明係更提出一種多工式驅動電路，包括：m個移位暫存器，接收一時脈信號並依序產生m個主信號，其中，該m個主信號係為具有第一寬度且不互相重疊的正脈波，且該m個移位暫存器中的一第x個移位暫存器係產生一第x主信號；以及n個輸出級，接收n個輔信號並依序產生n個閘驅動信號，其中，該n個輔信號的週期係為該第一寬度，該n個輔信號的責任週期為 (1/n)，且該n個輔信號之間的相位差為(360/n)度，該n個輔信號係為負脈波；其中，該n個輸出級中的一第i輸出級包括：一第i個n型電晶體、一第i個p型電晶體；該第i個p型電晶體的一控制端接收該n個輔信號中的一第i輔信號，該第i個p型電晶體的一第一端接收該第x主信號，該第i個p型電晶體的一第二端產生該n個閘驅動信號中的一第i閘驅動信號；以及，該第i個n型電晶體的一控制端接收該第i輔信號，該第i個n型電晶體的一第一端連接至該第i個p型電晶體的該第二端，該第i個n型電晶體的一第二端接收一反相的電源關閉控制信號。
本發明係更提出一種多工式驅動電路，包括：m個移位暫存器，接收一時脈信號並依序產生m個主信號，其中，該m個主信號係為具有第一寬度且不互相重疊的負脈波，且該m個移位暫存器中的一第x個移位暫存器係產生一第x主信號；以及n個輸出級，接收n個輔信號並依序產生n個閘驅動信號，其中，該n個輔信號的週期係為該第一寬度，該n個輔信號的責任週期為(1/n)，且該n個輔信號之間的相位差為(360/n)度，該n個輔信號係為正脈波；其中，該n個輸出級中的一第i輸出級包括：一第i個n型電晶體、一第i個p型電晶體與一第i個反相器；該第i個n型電晶體的一控制端接收該n個輔信號中的一第i輔信號，該第i個n型電晶體的一第一端接收該第x主信號；該第i個反相器的一輸入端連接至該第i個n型電晶體的一第二端，該第i個反相器的一輸出端產生該n個閘驅動信號中的一第i閘驅動信號；以及，該第i個p型電晶體的一控制端接收該第i輔信號，該第i個p型電晶體的一第一端連接至該第i個n型電晶體的該第二端，該第i個p型電晶體的一第二端接收一電源關閉控制信號。
本發明係更提出一種多工式驅動電路，包括：m個移位暫存器，接收一時脈信號並依序產生m個主信號，其中，該m個主信號係為具有第一寬度且不互相重疊的負脈波，且該m個移位暫存器中的一第x個移位暫存器係產生一第x主信號；以及n個輸 出級，接收n個輔信號並依序產生n個閘驅動信號，其中，該n個輔信號的週期係為該第一寬度，該n個輔信號的責任週期為(1/n)，且該n個輔信號之間的相位差為(360/n)度，該n個輔信號係為負脈波；其中，該n個輸出級中的一第i輸出級包括：一第i個n型電晶體、一第i個p型電晶體與一第i個反相器；該第i個p型電晶體的一控制端接收該n個輔信號中的一第i輔信號，該第i個p型電晶體的一第一端接收該第x主信號；該第i個反相器的一輸入端連接至該第i個p型電晶體的一第二端，該第i個反相器的一輸出端產生該n個閘驅動信號中的一第i閘驅動信號；以及，該第i個n型電晶體的一控制端接收該第i輔信號，該第i個n型電晶體的一第一端連接至該第i個p型電晶體的該第二端，該第i個n型電晶體的一第二端接收一電源關閉控制信號。
本發明係更提出一種多工式驅動電路，包括：m個移位暫存器，接收一時脈信號並依序產生m個主信號，其中，該m個主信號係為具有第一寬度且不互相重疊的負脈波，且該m個移位暫存器中的一第x個移位暫存器係產生一第x主信號；以及n個輸出級，接收n個輔信號並依序產生n個閘驅動信號，其中，該n個輔信號的週期係為該第一寬度，該n個輔信號的責任週期為(1/n)，且該n個輔信號之間的相位差為(360/n)度，該n個輔信號係為負脈波；其中，該n個輸出級中的一第i輸出級包括：一第i個n型電晶體、一第i個p型電晶體與一第i個反相器；該第i個p型電晶體的一控制端接收該第x主信號，該第i個p型電晶體的一第一端接收該n個輔信號中的一第i輔信號；該第i個反相器的一輸入端連接至該第i個p型電晶體的一第二端，該第i個反相器的一輸出端產生該n個閘驅動信號中的一第i閘驅動信號；以及，該第i個n型電晶體的一控制端接收該第x主信號，該第i個n型電晶體的一第一端連接至該第i個p型電晶體的該第二端，該第i個n型電晶體的一第二端接收一電源關閉控制信號。
為讓本發明之上述和其他目的、特徵和優點能更明顯易 懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
請參照第2A~2E圖，其所繪示為本發明多工式驅動電路方塊示意圖與信號示意圖。此多工式驅動電路400可接收一時脈信號CK、一起始信號START以及輔信號組(P1 ~Pn )。多工式驅動電路400包括m個驅動單元41~4m。每個驅動單元41~4m中包括一移位暫存器(shift register)以及n個驅動級(driving stage)，移位暫存器可以產生一主信號。如此，m個移位暫存器410~4m0，共可產生m個主信號，亦即S1 ~Sm ，再搭配驅動級411~41n、421~42n、4m1~4mn，使得多工式驅動電路400產生m×n個閘驅動信號(Y1 ~Ymn )。
基本上，當起始信號START開始觸發第一移位暫存器410之後，第一移位暫存器410即產生第一主信號S1 ，至並產生一第一通知信號至第二移位暫存器420。而第二移位暫存器420即可據以產生第二主信號S2 以及一第二通知信號至第一移位暫存器410與第三移位暫存器430。因此，第一移位暫存器410停止產生第一主信號S1 ，而第三移位暫存器430產生第三主信號S3 。
由上述的描述可知，當第x移位暫存器接收到第x-1移位暫存器產生的第x-1通知信號時，即可據以產生第x主信號Sx 以及第x通知信號至第x-1移位暫存器以及第x+1移位暫存器。因此，第x-1移位暫存器停止產生第x-1主信號Sx-1 ，而第x+1移位暫存器產生第x+1主信號Sx+1 。
再者，由於主信號(S1 ~Sm )與輔信號(P1 ~Pn )可用正脈波(positive pulse)或者負脈波(negative pulse)的形式來表現。因此，第2B~2E圖分別繪示各種不同形式的主信號(S1 ~Sm )與輔信號(P1 ~Pn )。
第2B圖係以4個移位暫存器(m=4)以及6個輔信號(n=6) 為例。根據時脈信號CK的變化，4個主信號組(S1 ~S4 )會依序產生寬度相同且不重疊(overlap)的正脈波。而輔信號組(P1 ~P6 )為頻率相同相位不同的多個正脈波。由第2B圖所示可知，每個輔信號的週期(cycle)即為主信號的脈波寬度。而6個輔信號組(P1 ~P6 )中，每個輔信號的責任週期(duty cycle)為1/6，且每個輔信號之間的相位差為60度(360/6)。當然，如果有n個輔信號，且每個輔信號之間的相位差為(360/n)度。
第2C圖係以4個移位暫存器(m=4)以及6個輔信號(n=6)為例。根據時脈信號CK的變化，4個主信號組(S1 ~S4 )會依序產生寬度相同且不重疊的負脈波。而輔信號組(P1 ~P6 )為頻率相同相位不同的多個負脈波。由第2C圖所示可知，每個輔信號的週期(cycle)即為主信號的脈波寬度。而6個輔信號組(P1 ~P6 )中，每個輔信號的責任週期(duty cycle)為1/6，且每個輔信號之間的相位差為60度(360/6)。
第2D圖係以4個移位暫存器(m=4)以及6個輔信號(n=6)為例。根據時脈信號CK的變化，4個主信號組(S1 ~S4 )會依序產生寬度相同且不重疊的正脈波。而輔信號組(P1 ~P6 )為頻率相同相位不同的多個負脈波。由第2D圖所示可知，每個輔信號的週期(cycle)即為主信號的脈波寬度。而6個輔信號組(P1 ~P6 )中，每個輔信號的責任週期(duty cycle)為1/6，且每個輔信號之間的相位差為60度(360/6)。
第2E圖係以4個移位暫存器(m=4)以及6個輔信號(n=6)為例。根據時脈信號CK的變化，4個主信號組(S1 ~S4 )會依序產生寬度相同且不重疊的負脈波。而輔信號組(P1 ~P6 )為頻率相同相位不同的多個正脈波。由第2E圖所示可知，每個輔信號的週期(cycle)即為主信號的脈波寬度。而6個輔信號組(P1 ~P6 )中，每個輔信號的責任週期(duty cycle)為1/6，且每個輔信號之間的相位差為60度(360/6)。
根據本發明的實施例，多工式驅動電路400中的第一驅動 單元41可根據第一主信號S1 以及6個輔信號組(P1 ~P6 )產生6個閘驅動信號(Y1 ~Y6 )。而其他的驅動單元也是相同的運作原理，因此不再贅述。同理，本發明的多工式驅動電路400可接收一電源關閉信號(POFF )，其正常狀態時會維持在高準位。於電源關閉控制信號(POFF )轉換為低準位時，多工式驅動電路400將所有的閘驅動信號(Y1 ~Ymn )轉換為高準位，使得顯示區域中的薄膜電晶體陣列不會產生殘影現象。以下介紹多工式驅動電路400的詳細電路。
請參照第3A與3B圖，其所繪示為本發明多工式驅動電路中第x個驅動單元第一實施例及其信號示意圖。其中，主信號以及輔信號皆為負脈波。
第x個驅動單元520包括一移位暫存器530與3個驅動級(n=3)。而移位暫存器530中更包括一雙向輸入電路532與一移位單元(shift unit)534。由於第x個驅動單元520中有3個驅動級，因此會有三個輔信號(P1 ~P3 )。當然，如果第x個驅動單元520中有n個驅動級，則會有n個輔信號。
其中，第一驅動級551包括一電晶體TP1 ，一電晶體TN1 、與一反相器INV1。電晶體TP1 源極接收第一輔信號P1 ，閘極接收第x主信號Sx ；電晶體TN1 汲極連接至電晶體TP1 汲極，閘極接收第x主信號Sx ，源極接收電源關閉控制信號POFF ；反相器INV1輸入端連接至電晶體TP1 汲極，輸出端產生閘驅動信號Y3x-2 。同理，第二驅動級552係連接至第二輔信號P2 ；第三驅動級553係連接至第三輔信號P3，其連接關係不再贅述。
雙向輸入電路532包括電晶體TN4 以及電晶體TN5 。電晶體TN4 汲極接收一第一電壓U2D，例如邏輯高準位，閘極接收第x-1個驅動單元(未繪示)產生的第x-1通知信號Nx-1 ；電晶體TN5 汲極連接至電晶體TN4 源極，閘極接收第x+1個驅動單元(未繪示)產生的第x+1通知信號Nx+1 ，源極接收一第二電壓 D2U，例如邏輯低準位。再者，電晶體TN4 源極可產生一控制信號C。很明顯地，當第x-1通知信號Nx-1 為高準位時，控制信號C為高準位；當第x+1通知信號Nx+1 為高準位時，控制信號C為低準位。
移位單元534包括一電晶體TN6 、一電晶體TN7 、一電晶體TN8 、一電晶體TN9 、一反及閘NAND以及一反相器INV4。電晶體TN6 閘極接收控制信號C，汲極接收時脈信號CK；電晶體TN7 閘極接收控制信號C，源極與汲極連接至電晶體TN6 源極；電晶體TN8 汲極接收控制信號C，源極連接至電晶體TN7 源極；電晶體TN9 汲極連接至電晶體TN7 源極，源極連接至一第三電壓Vss (例如邏輯低準位)；反相器INV4輸入端接收控制信號C，輸出端連接至電晶體TN8 與電晶體TN9 的閘極；反及閘NAND第一輸入端連接至電晶體TN7 源極，第二輸入端接收電源關閉控制信號POFF ，輸出端產生第x主信號Sx 。再者，電晶體TN7 源極係產生第x通知信號Nx 。
如第3B所示，於時間點t1，第x-1通知信號Nx-1 為高準位且時脈信號CK轉換為高準位，因此第x通知信號Nx 為高準位且第x主信號Sx 為低準位。於時間點t1至時間點t2之間，第x主信號Sx 為低準位且第一輔信號P1 為低準位，因此閘驅動信號Y3x-2 為高準位。於時間點t2至時間點t3之間，第x主信號Sx 為低準位且第二輔信號P2 為低準位，因此閘驅動信號Y3x-1 為高準位。於時間點t3至時間點t4之間，第x主信號Sx 為低準位且第三輔信號P3 為低準位，因此閘驅動信號Y3x 為高準位。於時間點t4時，第x+1通知信號Nx+1 為高準位，使得第x通知信號Nx 為低準位且第x主信號Sx 為高準位。
再者，於任意時間點t5，電源關閉控制信號(POFF )由高準位轉換為低準位時，所有的閘驅動信號Y3x-2 、Y3x-1 、Y3x 轉換為高準位至顯示區域中，使得薄膜電晶體陣列不會產生殘影現象。
請參照第4A與4B圖，其所繪示為本發明多工式驅動電路中第x個驅動單元第二實施例及其信號示意圖。其中，主信號為負脈波以及輔信號為正脈波。
第x個驅動單元560包括一移位暫存器530與3個驅動級(n=3)。而移位暫存器530與第一實施例中的移位暫存器530相同，不再贅述。由於第x個驅動單元560中有3個驅動級，因此會有三個輔信號(P1 ~P3 )。當然，如果第x個驅動單元560中有n個驅動級，則會有n個輔信號。
其中，第一驅動級561包括一電晶體TP1 ，一電晶體TN1 、與一反相器INV1。電晶體TN1 閘極接收第一輔信號P1 ，汲極接收第x主信號Sx ；電晶體TP1 源極連接至電晶體TN1 源極，閘極接收第一輔信號P1 ，汲極接收電源關閉控制信號POFF ；反相器INV1輸入端連接至電晶體TP1 源極，輸出端產生閘驅動信號Y3x-2 。同理，第二驅動級562係連接至第二輔信號P2 ；第三驅動級563係連接至第三輔信號P3，其連接關係不再贅述。
如第4B所示，於時間點t1，第x-1通知信號Nx-1 為高準位且時脈信號CK轉換為高準位，因此第x通知信號Nx 為高準位且第x主信號Sx 為低準位。於時間點t1至時間點t2之間，第x主信號Sx 為低準位且第一輔信號P1 為高準位，因此閘驅動信號Y3x-2 為高準位。於時間點t2至時間點t3之間，第x主信號Sx 為低準位且第二輔信號P2 為高準位，因此閘驅動信號Y3x-1 為高準位。於時間點t3至時間點t4之間，第x主信號Sx 為低準位且第三輔信號P3 為高準位，因此閘驅動信號Y3x 為高準位。於時間點t4時，第x+1通知信號Nx+1 為高準位，使得第x通知信號Nx 為低準位且第x主信號Sx 為高準位。
再者，於任意時間點t5，電源關閉控制信號(POFF )由高準位轉換為低準位時，所有的閘驅動信號Y3x-2 、Y3x-1 、Y3x 轉換為高準位至顯示區域中，使得薄膜電晶體陣列不會產生殘影現 象。
請參照第5A與5B圖，其所繪示為本發明多工式驅動電路中第x個驅動單元第三實施例及其信號示意圖。其中，主信號以及輔信號皆為負脈波。
第x個驅動單元570包括一移位暫存器530與3個驅動級(n=3)。而移位暫存器530與第一實施例中的移位暫存器530相同，不再贅述。由於第x個驅動單元570中有3個驅動級，因此會有三個輔信號(P1 ~P3 )。當然，如果第x個驅動單元570中有n個驅動級，則會有n個輔信號。
其中，第一驅動級571包括一電晶體TP1 ，一電晶體TN1 、與一反相器INV1。電晶體TP1 閘極接收第一輔信號P1 ，源極接收第x主信號Sx ；電晶體TN1 汲極連接至電晶體TP1 汲極，閘極接收第一輔信號P1 ，源極接收電源關閉控制信號POFF ；反相器INV1輸入端連接至電晶體TP1 汲極，輸出端產生閘驅動信號Y3x-2 。同理，第二驅動級572係連接至第二輔信號P2 ；第三驅動級573係連接至第三輔信號P3，其連接關係不再贅述。
如第5B所示，於時間點t1，第x-1通知信號Nx-1 為高準位且時脈信號CK轉換為高準位，因此第x通知信號Nx 為高準位且第x主信號Sx 為低準位。於時間點t1至時間點t2之間，第x主信號Sx 為低準位且第一輔信號P1 為低準位，因此閘驅動信號Y3x-2 為高準位。於時間點t2至時間點t3之間，第x主信號Sx 為低準位且第二輔信號P2 為低準位，因此閘驅動信號Y3x-1 為高準位。於時間點t3至時間點t4之間，第x主信號Sx 為低準位且第三輔信號P3 為低準位，因此閘驅動信號Y3x 為高準位。於時間點t4時，第x+1通知信號Nx+1 為高準位，使得第x通知信號Nx 為低準位且第x主信號Sx 為高準位。
再者，於任意時間點t5，電源關閉控制信號(POFF )由高準位轉換為低準位時，所有的閘驅動信號Y3x-2 、Y3x-1 、Y3x 轉換 為高準位至顯示區域中，使得薄膜電晶體陣列不會產生殘影現象。
請參照第6A與6B圖，其所繪示為本發明多工式驅動電路中第x個驅動單元第四實施例及其信號示意圖。其中，主信號為負脈波以及輔信號為正脈波。
第x個驅動單元590包括一移位暫存器580與3個驅動級(n=3)。而移位暫存器580中更包括一雙向輸入電路582與一移位單元584。由於第x個驅動單元590中有3個驅動級，因此會有三個輔信號(P1 ~P3 )。當然，如果第x個驅動單元590中有n個驅動級，則會有n個輔信號。
其中，第一驅動級591包括一電晶體TP1 ，一電晶體TN1 、與一反相器INV1。電晶體TN1 閘極接收第一輔信號P1 ，汲極接收第x主信號Sx ；電晶體TP1 源極連接至電晶體TN1 源極，閘極接收第一輔信號P1 ，汲極接收電源關閉控制信號POFF ；反相器INV1輸入端連接至電晶體TP1 源極，輸出端產生閘驅動信號Y3x-2 。同理，第二驅動級592係連接至第二輔信號P2 ；第三驅動級593係連接至第三輔信號P3，其連接關係不再贅述。
雙向輸入電路582包括電晶體TN4 以及電晶體TN5 。電晶體TN4 汲極接收一第一電壓U2D，例如邏輯高準位，閘極接收第x-1個驅動單元(未繪示)產生的第x-1通知信號Nx-1 ；電晶體TN5 汲極連接至電晶體TN4 源極，閘極接收第x+1個驅動單元(未繪示)產生的第x+1通知信號Nx+1 ，源極接收一第二電壓D2U，例如邏輯低準位。再者，電晶體TN4 源極可產生一控制信號C。很明顯地，當第x-1通知信號Nx-1 為高準位時，控制信號C為高準位；當第x+1通知信號Nx+1 為高準位時，控制信號C為低準位。
移位單元534包括一電晶體TN6 、一電晶體TN7 、一電晶體TN8 、一電晶體TN9 、一反相器INV4以及一反相器INV5。 電晶體TN6 閘極接收控制信號C，汲極接收時脈信號CK；電晶體TN7 閘極接收控制信號C，源極與汲極連接至電晶體TN6 源極；電晶體TN8 汲極接收控制信號C，源極連接至電晶體TN7 源極；電晶體TN9 汲極連接至電晶體TN7 源極，源極連接至一第三電壓Vss (例如邏輯低準位)；反相器INV4輸入端接收控制信號C，輸出端連接至電晶體TN8 與電晶體TN9 的閘極；反相器INV5輸入端連接至電晶體TN7 源極，輸出端產生第x主信號Sx 。再者，電晶體TN7 源極係產生第x通知信號Nx 。
如第6B所示，於時間點t1，第x-1通知信號Nx-1 為高準位且時脈信號CK轉換為高準位，因此第x通知信號Nx 為高準位且第x主信號Sx 為低準位。於時間點t1至時間點t2之間，第x主信號Sx 為低準位且第一輔信號P1 為高準位，因此閘驅動信號Y3x-2 為高準位。於時間點t2至時間點t3之間，第x主信號Sx 為低準位且第二輔信號P2 為高準位，因此閘驅動信號Y3x-1 為高準位。於時間點t3至時間點t4之間，第x主信號Sx 為低準位且第三輔信號P3 為高準位，因此閘驅動信號Y3x 為高準位。於時間點t4時，第x+1通知信號Nx+1 為高準位，使得第x通知信號Nx 為低準位且第x主信號Sx 為高準位。
再者，於任意時間點t5，電源關閉控制信號(POFF )由高準位轉換為低準位時，所有的閘驅動信號Y3x-2 、Y3x-1 、Y3x 轉換為高準位至顯示區域中，使得薄膜電晶體陣列不會產生殘影現象。
請參照第7A與7B圖，其所繪示為本發明多工式驅動電路中第x個驅動單元第五實施例及其信號示意圖。其中，主信號以及輔信號為負脈波。
第x個驅動單元600包括一移位暫存器580與3個驅動級(n=3)。而移位暫存器580與第四實施例中的移位暫存器580相同，不再贅述。由於第x個驅動單元600中有3個驅動級，因此會有三個輔信號(P1 ~P3 )。當然，如果第x個驅動單元600 中有n個驅動級，則會有n個輔信號。
其中，第一驅動級601包括一電晶體TP1 ，一電晶體TN1 、與一反相器INV1。電晶體TP1 閘極接收第一輔信號P1 ，源極接收第x主信號Sx ；電晶體TN1 汲極連接至電晶體TP1 汲極，閘極接收第一輔信號P1 ，源極接收電源關閉控制信號POFF ；反相器INV1輸入端連接至電晶體TP1 汲極，輸出端產生閘驅動信號Y3x-2 。同理，第二驅動級602係連接至第二輔信號P2 ；第三驅動級603係連接至第三輔信號P3，其連接關係不再贅述。
如第7B所示，於時間點t1，第x-1通知信號Nx-1 為高準位且時脈信號CK轉換為高準位，因此第x通知信號Nx 為高準位且第x主信號Sx 為低準位。於時間點t1至時間點t2之間，第x主信號Sx 為低準位且第一輔信號P1 為低準位，因此閘驅動信號Y3x-2 為高準位。於時間點t2至時間點t3之間，第x主信號Sx 為低準位且第二輔信號P2 為低準位，因此閘驅動信號Y3x-1 為高準位。於時間點t3至時間點t4之間，第x主信號Sx 為低準位且第三輔信號P3 為低準位，因此閘驅動信號Y3x 為高準位。於時間點t4時，第x+1通知信號Nx+1 為高準位，使得第x通知信號Nx 為低準位且第x主信號Sx 為高準位。
再者，於任意時間點t5，電源關閉控制信號(POFF )由高準位轉換為低準位時，所有的閘驅動信號Y3x-2 、Y3x-1 、Y3x 轉換為高準位至顯示區域中，使得薄膜電晶體陣列不會產生殘影現象。
請參照第8A與8B圖，其所繪示為本發明多工式驅動電路中第x個驅動單元第六實施例及其信號示意圖。其中，主信號為負脈波以及輔信號為正脈波。
第x個驅動單元620包括一移位暫存器610與3個驅動級(n=3)。而移位暫存器610中更包括一雙向輸入電路612與一移位單元614。由於第x個驅動單元620中有3個驅動級，因 此會有三個輔信號(P1 ~P3 )。當然，如果第x個驅動單元620中有n個驅動級，則會有n個輔信號。
其中，第一驅動級621包括一電晶體TP1 ，一電晶體TN1 、與一反相器INV1。電晶體TN1 閘極接收第一輔信號P1 ，汲極接收第x主信號Sx ；電晶體TP1 源極連接至電晶體TN1 源極，閘極接收第一輔信號P1 ，汲極接收電源關閉控制信號POFF ；反相器INV1輸入端連接至電晶體TP1 源極，輸出端產生閘驅動信號Y3x-2 。同理，第二驅動級622係連接至第二輔信號P2 ；第三驅動級623係連接至第三輔信號P3，其連接關係不再贅述。
雙向輸入電路612包括電晶體TP4 以及電晶體TP5 。電晶體TP4 源極接收一第一電壓，例如邏輯低準位，閘極接收第x-1個驅動單元(未繪示)產生的第x-1通知信號Nx-1 ；電晶體TP5 源極連接至電晶體TP4 汲極，閘極接收第x+1個驅動單元(未繪示)產生的第x+1通知信號Nx+1 ，汲極接收一第二電壓，例如邏輯高準位。再者，電晶體TP4 汲極可產生一控制信號C。很明顯地，當第x-1通知信號Nx-1 為低準位時，控制信號C為低準位；當第x+1通知信號Nx+1 為低準位時，控制信號C為高準位。
移位單元614包括一電晶體TN4 、一電晶體TP6 、一電晶體TP7 、一電晶體TP8 以及一反相器INV4。電晶體TP6 閘極接收控制信號C，源極接收時脈信號CK；電晶體TN4 閘極接收控制信號C，源極與汲極連接至電晶體TP6 汲極；電晶體TP7 源極接收控制信號C，汲極連接至電晶體TN4 源極；電晶體TP8 源極連接至電晶體TN4 源極，汲極連接至一第三電壓Vcc (例如邏輯高準位)；反相器INV4輸入端接收控制信號C，輸出端連接至電晶體TP7 與電晶體TP8 的閘極。再者，電晶體TN4 源極係產生相同準位的第x通知信號Nx 與第x主信號Sx 。
如第8B所示，於時間點t1，第x-1通知信號Nx-1 為低準 位且時脈信號CK轉換為低準位，因此第x通知信號Nx 為低準位且第x主信號Sx 為低準位。於時間點t1至時間點t2之間，第x主信號Sx 為低準位且第一輔信號P1 為高準位，因此閘驅動信號Y3x-2 為高準位。於時間點t2至時間點t3之間，第x主信號Sx 為低準位且第二輔信號P2 為高準位，因此閘驅動信號Y3x-1 為高準位。於時間點t3至時間點t4之間，第x主信號Sx 為低準位且第三輔信號P3 為高準位，因此閘驅動信號Y3x 為高準位。於時間點t4時，第x+1通知信號Nx+1 為低準位，使得第x通知信號Nx 為高準位且第x主信號Sx 為高準位。
再者，於任意時間點t5，電源關閉控制信號(POFF )由高準位轉換為低準位時，所有的閘驅動信號Y3x-2 、Y3x-1 、Y3x 轉換為高準位至顯示區域中，使得薄膜電晶體陣列不會產生殘影現象。
請參照第9A與9B圖，其所繪示為本發明多工式驅動電路中第x個驅動單元第七實施例及其信號示意圖。其中，主信號以及輔信號為負脈波。
第x個驅動單元630包括一移位暫存器610與3個驅動級(n=3)。而移位暫存器610與第六實施例中的移位暫存器610相同，不再贅述。由於第x個驅動單元630中有3個驅動級，因此會有三個輔信號(P1 ~P3 )。當然，如果第x個驅動單元630中有n個驅動級，則會有n個輔信號。
其中，第一驅動級631包括一電晶體TP1 ，一電晶體TN1 、與一反相器INV1。電晶體TP1 閘極接收第一輔信號P1 ，源極接收第x主信號Sx ；電晶體TN1 汲極連接至電晶體TP1 汲極，閘極接收第一輔信號P1 ，源極接收電源關閉控制信號POFF ；反相器INV1輸入端連接至電晶體TP1 汲極，輸出端產生閘驅動信號Y3x-2 。同理，第二驅動級632係連接至第二輔信號P2 ；第三驅動級633係連接至第三輔信號P3，其連接關係不再贅述。
如第9B所示，於時間點t1，第x-1通知信號Nx-1 為低準位且時脈信號CK轉換為低準位，因此第x通知信號Nx 為低準位且第x主信號Sx 為低準位。於時間點t1至時間點t2之間，第x主信號Sx 為低準位且第一輔信號P1 為低準位，因此閘驅動信號Y3x-2 為高準位。於時間點t2至時間點t3之間，第x主信號Sx 為低準位且第二輔信號P2 為低準位，因此閘驅動信號Y3x-1 為高準位。於時間點t3至時間點t4之間，第x主信號Sx 為低準位且第三輔信號P3 為低準位，因此閘驅動信號Y3x 為高準位。於時間點t4時，第x+1通知信號Nx+1 為低準位，使得第x通知信號Nx 為高準位且第x主信號Sx 為高準位。
再者，於任意時間點t5，電源關閉控制信號(POFF )由高準位轉換為低準位時，所有的閘驅動信號Y3x-2 、Y3x-1 、Y3x 轉換為高準位至顯示區域中，使得薄膜電晶體陣列不會產生殘影現象。
請參照第10A與10B圖，其所繪示為本發明多工式驅動電路中第x個驅動單元第八實施例及其信號示意圖。其中，主信號以及輔信號為正脈波。
第x個驅動單元650包括一移位暫存器640與3個驅動級(n=3)。而移位暫存器640中更包括一雙向輸入電路642與一移位單元644。由於第x個驅動單元650中有3個驅動級，因此會有三個輔信號(P1 ~P3 )。當然，如果第x個驅動單元650中有n個驅動級，則會有n個輔信號。
其中，第一驅動級651包括一電晶體TP1 與一電晶體TN1 。電晶體TN1 閘極接收第一輔信號P1 ，汲極接收第x主信號Sx ；電晶體TP1 源極連接至電晶體TN1 源極，閘極接收第一輔信號P1 ，汲極接收反相的電源關閉控制信號。其中，電晶體TN1 源極產生閘驅動信號Y3x-2 。同理，第二驅動級652係連接至第二輔信號P2 ；第三驅動級653係連接至第三輔信號P3，其連接關係不再贅述。
雙向輸入電路642包括電晶體TN4 以及電晶體TN5 。電晶體TN4 汲極接收一第一電壓U2D，例如邏輯高準位，閘極接收第x-1個驅動單元(未繪示)產生的第x-1通知信號Nx-1 ；電晶體TN5 汲極連接至電晶體TN4 源極，閘極接收第x+1個驅動單元(未繪示)產生的第x+1通知信號Nx+1 ，源極接收一第二電壓D2U，例如邏輯低準位。再者，電晶體TN4 源極可產生一控制信號C。很明顯地，當第x-1通知信號Nx-1 為高準位時，控制信號C為高準位；當第x+1通知信號Nx+1 為高準位時，控制信號C為低準位。
移位單元644包括一電晶體TN6 、一電晶體TN7 、一電晶體TN8 、一電晶體TN9 以及一反相器INV4。電晶體TN6 閘極接收控制信號C，汲極接收時脈信號CK；電晶體TN7 閘極接收控制信號C，源極與汲極連接至電晶體TN6 源極；電晶體TN8 汲極接收控制信號C，源極連接至電晶體TN7 源極；電晶體TN9 汲極連接至電晶體TN7 源極，源極連接至一第三電壓Vss (例如邏輯低準位)；反相器INV4輸入端接收控制信號C，輸出端連接至電晶體TN8 與電晶體TN9 的閘極。再者，電晶體TN7 源極係產生相同準位的第x通知信號Nx 與第x主信號Sx 。
如第10B所示，於時間點t1，第x-1通知信號Nx-1 為高準位且時脈信號CK轉換為高準位，因此第x通知信號Nx 為高準位且第x主信號Sx 為高準位。於時間點t1至時間點t2之間，第x主信號Sx 為高準位且第一輔信號P1 為高準位，因此閘驅動信號Y3x-2 為高準位。於時間點t2至時間點t3之間，第x主信號Sx 為高準位且第二輔信號P2 為高準位，因此閘驅動信號Y3x-1 為高準位。於時間點t3至時間點t4之間，第x主信號Sx 為高準位且第三輔信號P3 為高準位，因此閘驅動信號Y3x 為高準位。於時間點t4時，第x+1通知信號Nx+1 為高準位，使得第x通知信號x 為低準位且第x主信號Sx 為低高準位。
再者，於任意時間點t5，電源關閉控制信號POFF 由高準 位轉換為低準位(亦即，反相的電源關閉控制信號由低準位轉換為高準位)時，所有的閘驅動信號Y3x-2 、Y3x-1 、Y3x 轉換為高準位至顯示區域中，使得薄膜電晶體陣列不會產生殘影現象。
請參照第11A與11B圖，其所繪示為本發明多工式驅動電路中第x個驅動單元第九實施例及其信號示意圖。其中，主信號為正脈波以及輔信號為負脈波。
第x個驅動單元660包括一移位暫存器640與3個驅動級(n=3)。而移位暫存器640與第八實施例中移位暫存器640相同，不再贅述。由於第x個驅動單元660中有3個驅動級，因此會有三個輔信號(P1 ~P3 )。當然，如果第x個驅動單元660中有n個驅動級，則會有n個輔信號。
其中，第一驅動級661包括一電晶體TP1 與一電晶體TN1 。電晶體TP1 閘極接收第一輔信號P1 ，源極接收第x主信號Sx ；電晶體TN1 汲極連接至電晶體TP1 汲極，閘極接收第一輔信號P1 ，源極接收反相的電源關閉控制信號。其中，電晶體TP1 汲極產生閘驅動信號Y3x-2 。同理，第二驅動級662係連接至第二輔信號P2 ；第三驅動級663係連接至第三輔信號P3，其連接關係不再贅述。
如第11B所示，於時間點t1，第x-1通知信號Nx-1 為高準位且時脈信號CK轉換為高準位，因此第x通知信號Nx 為高準位且第x主信號Sx 為高準位。於時間點t1至時間點t2之間，第x主信號Sx 為高準位且第一輔信號P1 為低準位，因此閘驅動信號Y3x-2 為高準位。於時間點t2至時間點t3之間，第x主信號Sx 為高準位且第二輔信號P2 為低準位，因此閘驅動信號Y3x-1 為高準位。於時間點t3至時間點t4之間，第x主信號Sx 為高準位且第三輔信號P3 為低準位，因此閘驅動信號Y3x 為高準位。於時間點t4時，第x+1通知信號Nx+1 為高準位，使得第x通知信號x 為低準位且第x主信號Sx 為低高準位。
再者，於任意時間點t5，電源關閉控制信號POFF 由高準位轉換為低準位(亦即，反相的電源關閉控制信號由低準位轉換為高準位)時，所有的閘驅動信號Y3x-2 、Y3x-1 、Y3x 轉換為高準位至顯示區域中，使得薄膜電晶體陣列不會產生殘影現象。
本發明之優點係提出一種多工式驅動電路，其中驅動單元中每一個驅動級的電晶體數目較習知驅動級少。舉例來說，第一至第七實施例中的每一個驅動級僅需四個電晶體即可實現(反相器需要二個電晶體來實現)，而第八與第九實施例僅需要二個電晶體即可實現。換句話說，本發明係利用電晶體數目較少的驅動級來實現多工式驅動電路，因此可以大幅減少非顯示區域的布局面積。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
104‧‧‧多工式驅動電路
502‧‧‧驅動級
503‧‧‧反及閘
504‧‧‧反相器
400‧‧‧多工式驅動電路
41~4m‧‧‧驅動單元
410~4m0‧‧‧移位暫存器
411~41n、421~42n、4m1~4mn‧‧‧驅動級
520、560、570、590、600、620、630、650、660‧‧‧第x個驅動單元
530、580、610、640‧‧‧移位暫存器
532、582、612、642‧‧‧雙向輸入電路
534、584、614、644‧‧‧移位單元
551、561、571、591、601、621、631、651、661‧‧‧第一驅動級
552、562、572、592、602、622、632、652、662‧‧‧第二驅動級
553、563、573、593、603、623、633、653、663‧‧‧第三驅動級
第1A與1B圖所繪示為習知多工式驅動電路及其信號示意圖。
第2A~2E圖所繪示為本發明多工式驅動電路方塊示意圖與信號示意圖。
第3A與3B圖所繪示為本發明多工式驅動電路中第x個驅動單元第一實施例及其信號示意圖。
第4A與4B圖所繪示為本發明多工式驅動電路中第x個驅動單元第二實施例及其信號示意圖。
第5A與5B圖所繪示為本發明多工式驅動電路中第x個驅動單元第三實施例及其信號示意圖。
第6A與6B圖，其所繪示為本發明多工式驅動電路中第x個驅動單元第四實施例及其信號示意圖。
第7A與7B圖所繪示為本發明多工式驅動電路中第x個驅動單元第五實施例及其信號示意圖。
第8A與8B圖所繪示為本發明多工式驅動電路中第x個驅動單元第六實施例及其信號示意圖。
第9A與9B圖所繪示為本發明多工式驅動電路中第x個驅動單元第七實施例及其信號示意圖。
第10A與10B圖所繪示為本發明多工式驅動電路中第x個驅動單元第八實施例及其信號示意圖。
第11A與11B圖所繪示為本發明多工式驅動電路中第x個驅動單元第九實施例及其信號示意圖。
400‧‧‧多工式驅動電路
41~4m‧‧‧驅動單元
410~4m0‧‧‧移位暫存器
411~41n、421~42n、4m1~4mn‧‧‧驅動級

Claims (24)

  1. 一種多工式驅動電路，包括：m個移位暫存器，接收一時脈信號並依序產生m個主信號，其中，該m個主信號係為具有第一寬度且不互相重疊的正脈波，且該m個移位暫存器中的一第x個移位暫存器係產生一第x主信號；以及n個輸出級，接收n個輔信號並依序產生n個閘驅動信號，其中，該n個輔信號的週期係為該第一寬度，該n個輔信號的責任週期為(1/n)，且該n個輔信號之間的相位差為(360/n)度，該n個輔信號係為正脈波；其中，該n個輸出級中的一第i輸出級包括：一第i個n型電晶體、一第i個p型電晶體；該第i個n型電晶體的一控制端接收該n個輔信號中的一第i輔信號，該第i個n型電晶體的一第一端接收該第x主信號，該第i個n型電晶體的一第二端產生該n個閘驅動信號中的一第i閘驅動信號；以及，該第i個p型電晶體的一控制端接收該第i輔信號，該第i個p型電晶體的一第一端連接至該第i個n型電晶體的該第二端，該第i個p型電晶體的一第二端接收一反相的電源關閉控制信號。
  2. 如申請專利範圍第1項所述之多工式驅動電路，其中該第x個移位暫存器包括：一雙向輸入電路，接收一第(x-1)個移位暫存器所產生的一第(x-1)通知信號以及一第(x+1)個移位暫存器所產生的一第(x+1)通知信號，產生一控制信號；以及一移位單元，根據該控制信號產生一第x通知信號與該第x主信號。
  3. 如申請專利範圍第2項所述之多工式驅動電路，其中該雙向輸入電路包括： 一第一電晶體，具有一控制端接收該第(x-1)通知信號，一第一端接收一第一電壓，一第二端產生該控制信號；以及一第二電晶體，具有一控制端接收該第(x+1)通知信號，一第一端連接至該第一電晶體的該第二端，一第二端接收一第二電壓。
  4. 如申請專利範圍第2項所述之多工式驅動電路，其中該移位單元包括：一第三電晶體，具有一控制端接收該控制信號，一第一端接收該時脈信號，一第二端產生該第x通知信號與該第x主信號；一第四電晶體，具有一控制端接收該控制信號，一第一端與一第二端連接至該第三電晶體的該第二端；一第五電晶體，具有一第一端接收該控制信號，一第二端連接至該第三電晶體的該第二端；一第六電晶體，具有一第一端連接至該第三電晶體的該第二端，一第二端接收一第三電壓；以及一反相器，具有一輸入端接收該控制信號，一輸出端連接至該第五電晶體的一控制端以及該第六電晶體的一控制端。
  5. 一種多工式驅動電路，包括：m個移位暫存器，接收一時脈信號並依序產生m個主信號，其中，該m個主信號係為具有第一寬度且不互相重疊的正脈波，且該m個移位暫存器中的一第x個移位暫存器係產生一第x主信號；以及n個輸出級，接收n個輔信號並依序產生n個閘驅動信號，其中，該n個輔信號的週期係為該第一寬度，該n個輔信號的責任週期為(1/n)，且該n個輔信號之間的相位差為(360/n)度，該n個輔信號係為負脈波； 其中，該n個輸出級中的一第i輸出級包括：一第i個n型電晶體、一第i個p型電晶體；該第i個p型電晶體的一控制端接收該n個輔信號中的一第i輔信號，該第i個p型電晶體的一第一端接收該第x主信號，該第i個p型電晶體的一第二端產生該n個閘驅動信號中的一第i閘驅動信號；以及，該第i個n型電晶體的一控制端接收該第i輔信號，該第i個n型電晶體的一第一端連接至該第i個p型電晶體的該第二端，該第i個n型電晶體的一第二端接收一反相的電源關閉控制信號。
  6. 如申請專利範圍第5項所述之多工式驅動電路，其中該第x個移位暫存器包括：一雙向輸入電路，接收一第(x-1)個移位暫存器所產生的一第(x-1)通知信號以及一第(x+1)個移位暫存器所產生的一第(x+1)通知信號，產生一控制信號；以及一移位單元，根據該控制信號產生一第x通知信號與該第x主信號。
  7. 如申請專利範圍第6項所述之多工式驅動電路，其中該雙向輸入電路包括：一第一電晶體，具有一控制端接收該第(x-1)通知信號，一第一端接收一第一電壓，一第二端產生該控制信號；以及一第二電晶體，具有一控制端接收該第(x+1)通知信號，一第一端連接至該第一電晶體的該第二端，一第二端接收一第二電壓。
  8. 如申請專利範圍第6項所述之多工式驅動電路，其中該移位單元包括：一第三電晶體，具有一控制端接收該控制信號，一第一端接收該時脈信號，一第二端產生該第x通知信號與該第x主信 號；一第四電晶體，具有一控制端接收該控制信號，一第一端與一第二端連接至該第三電晶體的該第二端；一第五電晶體，具有一第一端接收該控制信號，一第二端連接至該第三電晶體的該第二端；一第六電晶體，具有一第一端連接至該第三電晶體的該第二端，一第二端接收一第三電壓；以及一反相器，具有一輸入端接收該控制信號，一輸出端連接至該第五電晶體的一控制端以及該第六電晶體的一控制端。
  9. 一種多工式驅動電路，包括：m個移位暫存器，接收一時脈信號並依序產生m個主信號，其中，該m個主信號係為具有第一寬度且不互相重疊的負脈波，且該m個移位暫存器中的一第x個移位暫存器係產生一第x主信號；以及n個輸出級，接收n個輔信號並依序產生n個閘驅動信號，其中，該n個輔信號的週期係為該第一寬度，該n個輔信號的責任週期為(1/n)，且該n個輔信號之間的相位差為(360/n)度，該n個輔信號係為正脈波；其中，該n個輸出級中的一第i輸出級包括：一第i個n型電晶體、一第i個p型電晶體與一第i個反相器；該第i個n型電晶體的一控制端接收該n個輔信號中的一第i輔信號，該第i個n型電晶體的一第一端接收該第x主信號；該第i個反相器的一輸入端連接至該第i個n型電晶體的一第二端，該第i個反相器的一輸出端產生該n個閘驅動信號中的一第i閘驅動信號；以及，該第i個p型電晶體的一控制端接收該第i輔信號，該第i個p型電晶體的一第一端連接至該第i個n型電晶體的該第二端，該第i個p型電晶體的一第二端接收一電源關閉控制信號。
  10. 如申請專利範圍第9項所述之多工式驅動電路，其中該第x個移位暫存器包括：一雙向輸入電路，接收一第(x-1)個移位暫存器所產生的一第(x-1)通知信號以及一第(x+1)個移位暫存器所產生的一第(x+1)通知信號，產生一控制信號；以及一移位單元，根據該控制信號產生一第x通知信號與該第x主信號。
  11. 如申請專利範圍第10項所述之多工式驅動電路，其中該雙向輸入電路包括：一第一電晶體，具有一控制端接收該第(x-1)通知信號，一第一端接收一第一電壓，一第二端產生該控制信號；以及一第二電晶體，具有一控制端接收該第(x+1)通知信號，一第一端連接至該第一電晶體的該第二端，一第二端接收一第二電壓。
  12. 如申請專利範圍第10項所述之多工式驅動電路，其中該移位單元包括：一第三電晶體，具有一控制端接收該控制信號，一第一端接收該時脈信號，一第二端產生該第x通知信號；一第四電晶體，具有一控制端接收該控制信號，一第一端與一第二端連接至該第三電晶體的該第二端；一第五電晶體，具有一第一端接收該控制信號，一第二端連接至該第三電晶體的該第二端；一第六電晶體，具有一第一端連接至該第三電晶體的該第二端，一第二端接收一第三電壓；以及一第一反相器，具有一輸入端接收該控制信號，一輸出端連接至該第五電晶體的一控制端以及該第六電晶體的一控制端；以及 一反及閘，具有一第一輸入端接收該第x通知信號，一第二輸入端接收該電源關閉控制信號，一輸出端產生該第x主信號。
  13. 如申請專利範圍第10項所述之多工式驅動電路，其中該移位單元包括：一第七電晶體，具有一控制端接收該控制信號，一第一端接收該時脈信號，一第二端產生該第x通知信號；一第八電晶體，具有一控制端接收該控制信號，一第一端與一第二端連接至該第七電晶體的該第二端；一第九電晶體，具有一第一端接收該控制信號，一第二端連接至該第七電晶體的該第二端；一第十電晶體，具有一第一端連接至該第七電晶體的該第二端，一第二端接收一第四電壓；以及一第二反相器，具有一輸入端接收該控制信號，一輸出端連接至該第九電晶體的一控制端以及該第十電晶體的一控制端；以及一第三反相器，具有一輸入端接收該第x通知信號，一輸出端產生該第x主信號。
  14. 如申請專利範圍第10項所述之多工式驅動電路，其中該移位單元包括：一第十一電晶體，具有一控制端接收該控制信號，一第一端接收該時脈信號，一第二端產生該第x通知信號與該第x主信號；一第十二電晶體，具有一控制端接收該控制信號，一第一端與一第二端連接至該第十一電晶體的該第二端；一第十三電晶體，具有一第一端接收該控制信號，一第二端連接至該第十一電晶體的該第二端；以及 一第十四電晶體，具有一第一端連接至該第十一電晶體的該第二端，一第二端接收一第五電壓；以及一第四反相器，具有一輸入端接收該控制信號，一輸出端連接至該第十三電晶體的一控制端以及該第十四電晶體的一控制端。
  15. 一種多工式驅動電路，包括：m個移位暫存器，接收一時脈信號並依序產生m個主信號，其中，該m個主信號係為具有第一寬度且不互相重疊的負脈波，且該m個移位暫存器中的一第x個移位暫存器係產生一第x主信號；以及n個輸出級，接收n個輔信號並依序產生n個閘驅動信號，其中，該n個輔信號的週期係為該第一寬度，該n個輔信號的責任週期為(1/n)，且該n個輔信號之間的相位差為(360/n)度，該n個輔信號係為負脈波；其中，該n個輸出級中的一第i輸出級包括：一第i個n型電晶體、一第i個p型電晶體與一第i個反相器；該第i個p型電晶體的一控制端接收該n個輔信號中的一第i輔信號，該第i個p型電晶體的一第一端接收該第x主信號；該第i個反相器的一輸入端連接至該第i個p型電晶體的一第二端，該第i個反相器的一輸出端產生該n個閘驅動信號中的一第i閘驅動信號；以及，該第i個n型電晶體的一控制端接收該第i輔信號，該第i個n型電晶體的一第一端連接至該第i個p型電晶體的該第二端，該第i個n型電晶體的一第二端接收一電源關閉控制信號。
  16. 如申請專利範圍第15項所述之多工式驅動電路，其中該第x個移位暫存器包括：一雙向輸入電路，接收一第(x-1)個移位暫存器所產生的一第(x-1)通知信號以及一第(x+1)個移位暫存器所產生的一第(x+1) 通知信號，產生一控制信號；以及一移位單元，根據該控制信號產生一第x通知信號與該第x主信號。
  17. 如申請專利範圍第16項所述之多工式驅動電路，其中該雙向輸入電路包括：一第一電晶體，具有一控制端接收該第(x-1)通知信號，一第一端接收一第一電壓，一第二端產生該控制信號；以及一第二電晶體，具有一控制端接收該第(x+1)通知信號，一第一端連接至該第一電晶體的該第二端，一第二端接收一第二電壓。
  18. 如申請專利範圍第16項所述之多工式驅動電路，其中該移位單元包括：一第三電晶體，具有一控制端接收該控制信號，一第一端接收該時脈信號，一第二端產生該第x通知信號；一第四電晶體，具有一控制端接收該控制信號，一第一端與一第二端連接至該第三電晶體的該第二端；一第五電晶體，具有一第一端接收該控制信號，一第二端連接至該第三電晶體的該第二端；一第六電晶體，具有一第一端連接至該第三電晶體的該第二端，一第二端接收一第三電壓；以及一第一反相器，具有一輸入端接收該控制信號，一輸出端連接至該第五電晶體的一控制端以及該第六電晶體的一控制端；以及一反及閘，具有一第一輸入端接收該第x通知信號，一第二輸入端接收該電源關閉控制信號，一輸出端產生該第x主信號。
  19. 如申請專利範圍第16項所述之多工式驅動電路，其中該移位單元包括：一第七電晶體，具有一控制端接收該控制信號，一第一端接收該時脈信號，一第二端產生該第x通知信號；一第八電晶體，具有一控制端接收該控制信號，一第一端與一第二端連接至該第七電晶體的該第二端；一第九電晶體，具有一第一端接收該控制信號，一第二端連接至該第七電晶體的該第二端；一第十電晶體，具有一第一端連接至該第七電晶體的該第二端，一第二端接收一第四電壓；以及一第二反相器，具有一輸入端接收該控制信號，一輸出端連接至該第九電晶體的一控制端以及該第十電晶體的一控制端；以及一第三反相器，具有一輸入端接收該第x通知信號，一輸出端產生該第x主信號。
  20. 如申請專利範圍第16項所述之多工式驅動電路，其中該移位單元包括：一第十一電晶體，具有一控制端接收該控制信號，一第一端接收該時脈信號，一第二端產生該第x通知信號與該第x主信號；一第十二電晶體，具有一控制端接收該控制信號，一第一端與一第二端連接至該第十一電晶體的該第二端；一第十三電晶體，具有一第一端接收該控制信號，一第二端連接至該第十一電晶體的該第二端；一第十四電晶體，具有一第一端連接至該第十一電晶體的該第二端，一第二端接收一第五電壓；以及一第四反相器，具有一輸入端接收該控制信號，一輸出端連接至該第十三電晶體的一控制端以及該第十四電晶體的一控 制端。
  21. 一種多工式驅動電路，包括：m個移位暫存器，接收一時脈信號並依序產生m個主信號，其中，該m個主信號係為具有第一寬度且不互相重疊的負脈波，且該m個移位暫存器中的一第x個移位暫存器係產生一第x主信號；以及n個輸出級，接收n個輔信號並依序產生n個閘驅動信號，其中，該n個輔信號的週期係為該第一寬度，該n個輔信號的責任週期為(1/n)，且該n個輔信號之間的相位差為(360/n)度，該n個輔信號係為負脈波；其中，該n個輸出級中的一第i輸出級包括：一第i個n型電晶體、一第i個p型電晶體與一第i個反相器；該第i個p型電晶體的一控制端接收該第x主信號，該第i個p型電晶體的一第一端接收該n個輔信號中的一第i輔信號；該第i個反相器的一輸入端連接至該第i個p型電晶體的一第二端，該第i個反相器的一輸出端產生該n個閘驅動信號中的一第i閘驅動信號；以及，該第i個n型電晶體的一控制端接收該第x主信號，該第i個n型電晶體的一第一端連接至該第i個p型電晶體的該第二端，該第i個n型電晶體的一第二端接收一電源關閉控制信號。
  22. 如申請專利範圍第21項所述之多工式驅動電路，其中該第x個移位暫存器包括：一雙向輸入電路，接收一第(x-1)個移位暫存器所產生的一第(x-1)通知信號以及一第(x+1)個移位暫存器所產生的一第(x+1)通知信號，產生一控制信號；以及一移位單元，根據該控制信號與該電源關閉控制信號產生一第x通知信號與該第x主信號。
  23. 如申請專利範圍第22項所述之多工式驅動電路，其中該雙向輸入電路包括：一第一電晶體，具有一控制端接收該第(x-1)通知信號，一第一端接收一第一電壓，一第二端產生該控制信號；以及一第二電晶體，具有一控制端接收該第(x+1)通知信號，一第一端連接至該第一電晶體的該第二端，一第二端接收一第二電壓。
  24. 如申請專利範圍第22項所述之多工式驅動電路，其中該移位單元包括：一第三電晶體，具有一控制端接收該控制信號，一第一端接收該時脈信號，一第二端產生該第x通知信號；一第四電晶體，具有一控制端接收該控制信號，一第一端與一第二端連接至該第三電晶體的該第二端；一第五電晶體，具有一第一端接收該控制信號，一第二端連接至該第三電晶體的該第二端；一第六電晶體，具有一第一端連接至該第三電晶體的該第二端，一第二端接收一第三電壓；以及一反相器，具有一輸入端接收該控制信號，一輸出端連接至該第五電晶體的一控制端以及該第六電晶體的一控制端；以及一反及閘，具有一第一輸入端接收該第x通知信號，一第二輸入端接收該電源關閉控制信號，一輸出端產生該第x主信號。
TW099141463A 2010-11-30 2010-11-30 多工式驅動電路 TWI431585B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099141463A TWI431585B (zh) 2010-11-30 2010-11-30 多工式驅動電路
CN201110112237.5A CN102324221B (zh) 2010-11-30 2011-04-25 多任务式栅驱动电路
US13/238,148 US8476932B2 (en) 2010-11-30 2011-09-21 Multiplex gate driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099141463A TWI431585B (zh) 2010-11-30 2010-11-30 多工式驅動電路

Publications (2)

Publication Number Publication Date
TW201222507A TW201222507A (en) 2012-06-01
TWI431585B true TWI431585B (zh) 2014-03-21

Family

ID=45451955

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099141463A TWI431585B (zh) 2010-11-30 2010-11-30 多工式驅動電路

Country Status (3)

Country Link
US (1) US8476932B2 (zh)
CN (1) CN102324221B (zh)
TW (1) TWI431585B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103106881A (zh) * 2013-01-23 2013-05-15 京东方科技集团股份有限公司 一种栅极驱动电路、阵列基板及显示装置
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
TWI666623B (zh) * 2013-07-10 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置、驅動器電路及顯示裝置
CN103943090A (zh) * 2014-04-15 2014-07-23 深圳市华星光电技术有限公司 栅极驱动电路及栅极驱动方法
CN104517581B (zh) * 2014-12-31 2017-03-08 深圳市华星光电技术有限公司 一种液晶显示器驱动电路
CN104537980B (zh) * 2015-02-03 2017-03-29 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105206246B (zh) * 2015-10-31 2018-05-11 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
TWI571848B (zh) * 2015-11-06 2017-02-21 友達光電股份有限公司 閘極驅動電路
CN108694894B (zh) * 2017-04-05 2020-07-07 京东方科技集团股份有限公司 移位缓存及栅极驱动电路、显示面板及设备和驱动方法
CN109427307B (zh) 2017-08-21 2020-06-30 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN110299116B (zh) * 2018-03-23 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN109872673B (zh) * 2019-04-09 2022-05-20 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
US11475827B2 (en) * 2020-01-22 2022-10-18 Innolux Corporation Electronic device for reducing power consumption
CN112185297B (zh) 2020-10-26 2023-12-05 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动方法，栅极驱动电路和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP2001272654A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置
US7050036B2 (en) * 2001-12-12 2006-05-23 Lg.Philips Lcd Co., Ltd. Shift register with a built in level shifter
JP2006053428A (ja) * 2004-08-13 2006-02-23 Toshiba Matsushita Display Technology Co Ltd ゲート線駆動回路
KR101607510B1 (ko) * 2008-11-28 2016-03-31 삼성디스플레이 주식회사 게이트 구동 방법 및 회로와, 이를 갖는 표시장치
US7817771B2 (en) 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
TWI413986B (zh) 2009-07-01 2013-11-01 Au Optronics Corp 移位暫存器

Also Published As

Publication number Publication date
US8476932B2 (en) 2013-07-02
CN102324221A (zh) 2012-01-18
US20120133392A1 (en) 2012-05-31
TW201222507A (en) 2012-06-01
CN102324221B (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
TWI431585B (zh) 多工式驅動電路
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
KR101143531B1 (ko) 액정 디스플레이 게이트 구동 장치
CN104269145B (zh) 一种移位寄存器、栅极驱动电路及显示装置
US9733759B2 (en) Driving circuit, array substrate, touch display device, and driving method of the touch display device
US9306572B2 (en) Output buffer, gate electrode driving circuit and method for controlling the same
WO2017067300A1 (zh) 一种栅极驱动电路及其驱动方法、显示面板
TWI476742B (zh) 多工式驅動電路
US20170269769A1 (en) Shift register, its driving method, gate driver circuit and display device
US20160188087A1 (en) Array substrate, touch display device, and driving method of the touch display device
US10089919B2 (en) Scanning driving circuits
US9536623B2 (en) Gate drive circuit and shift register
WO2016206240A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
KR102199930B1 (ko) 게이트 드라이버와 그의 제어 방법
JP2006189767A (ja) 液晶表示素子
JP2007293995A (ja) シフトレジスタ回路およびそれを備える画像表示装置
US20200372873A1 (en) Gate drive unit circuit, gate drive circuit, and display device
WO2017124731A1 (zh) 移位寄存器及其驱动方法、goa电路以及显示装置
WO2015188406A1 (zh) 可减少驱动芯片的电子装置
WO2016165550A1 (zh) 触控驱动单元和电路、显示面板及显示装置
US20190180671A1 (en) Gate driver circuit
WO2019007085A1 (zh) 扫描驱动电路及驱动方法、阵列基板和显示装置
WO2017133100A1 (zh) 发射电极扫描驱动单元、驱动电路、驱动方法以及阵列基板
US20150161958A1 (en) Gate driver
KR20160117707A (ko) 쉬프트 레지스터 및 이를 구비한 표시장치