JP2000227784A - 電気光学装置の駆動回路および電気光学装置 - Google Patents

Abstract

(57)【要約】 【課題】 駆動回路を一方の基板に形成した電気光学装
置において、比較的簡単な構成を用いて画素ピッチの微
細化に対応する。 【解決手段】 走査線駆動回路１０４にあっては、シフ
トレジスタ５００による各転送信号を、３本に分岐する
とともに、各分岐に対応してイネーブル回路５０２を設
ける。そして、転送信号のパルス期間において、互いに
位相を順次シフトさせたイネーブル信号ＥＮＢ１ｙ、Ｅ
ＮＢ２ｙ、ＥＮＢ３ｙにより、１つの転送信号を時間的
に順次シフトさせて３つに分割して、各々を走査信号と
して出力する。データ線駆動回路についても同様とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の電気光学装置を駆動する電気光学装置の駆動
回路、および、この駆動回路によって駆動される電気光
学装置に関する。

【０００２】

【従来の技術】一般に、アクティブマトリクス方式によ
って駆動される電気光学装置においては、複数の走査線
および複数のデータ線がそれぞれ縦横に配列するととも
に、これら各交差に対応して画素電極が、薄膜ダイオー
ド（Thin Film Diode：以下「ＴＦＤ」と称する）や、
薄膜トランジスタ（Thin Film Transistor：以下「ＴＦ
Ｔ」と称する）などのスイッチング素子を介して形成さ
れる。

【０００３】このうち、各走査線には、走査信号が、走
査線駆動回路によって順次供給される。詳細には、走査
線駆動回路は、走査線の配列方向であるＹ方向（縦方
向）に対して複数段の単位回路からなるＹ側シフトレジ
スタを有する。ここで、Ｙ側シフトレジスタは、外部の
画像信号処理回路から垂直走査期間の最初に供給される
スタートパルスを、第１に、画像信号処理回路から垂直
走査の基準となるＹ側クロック信号ＣＬＹ（およびその
反転信号ＣＬＹ’）の周期に基づいて順次転送し、第２
に、各段の単位回路における転送信号を走査信号とし
て、対応する走査線に供給する構成となっている。

【０００４】一方、各データ線は、データ線駆動回路に
より駆動される。すなわち、データ線駆動回路は、画像
信号線に供給される画像信号を、データ線毎にサンプリ
ングするサンプリングスイッチに対し、上記走査信号の
順次供給動作と同期して、サンプリング制御信号を供給
するように構成されている。詳細には、まず、データ線
駆動回路は、データ線の配列方向であるＸ方向（横方
向）に対して複数段からなるＸ側シフトレジスタを有す
る。ここで、Ｘ側シフトレジスタは、第１に、外部の画
像信号処理回路から水平走査期間の最初に供給されるス
タートパルスを、画像信号処理回路から水平走査の基準
となるＸ側クロック信号ＣＬＸ（およびその反転信号Ｃ
ＬＸ’）の周期に基づいて順次転送し、第２に、各段の
単位回路による転送信号をサンプリング制御信号とし
て、対応するデータ線に接続されたサンプリングスイッ
チに出力する。そして、このサンプリング制御信号によ
って、各サンプリングスイッチは、画像信号線に供給さ
れた画像信号をサンプリング制御信号にしたがってサン
プリングして、対応するデータ線に供給する構成となっ
ている。

【０００５】このように、アクティブマトリクス方式の
電気光学装置においては、シフトレジスタから順次出力
される走査信号やサンプリング制御信号に基づいて、フ
ィールド単位またはフレーム単位の垂直走査、つまり、
フィールド走査やフレーム走査などが行われるのが一般
的である。

【０００６】ところで、この種の電気光学装置において
は、上述した走査線駆動回路やデータ線駆動回路など
が、当該電気光学装置を構成する一対の基板のうち、一
方の基板に、画素電極に接続されたスイッチング素子と
ともに形成される駆動回路内蔵型として実用化される場
合が多い。この場合、駆動回路を含めた周辺回路のスペ
ースを小さくすることにより、装置全体の小型化を図る
ことが可能となり、さらに、画素電極を駆動するスイッ
チング素子と同一工程にて周辺回路を構成する能動素子
を形成することにより、装置全体の製造効率の改善や低
コストを図ることが可能となる。

【０００７】ただし、基板の大きさは、当該電気光学装
置全体のサイズを規定する要因となる。このため、基板
上の周辺領域において、走査線駆動回路やデータ線駆動
回路などを形成する領域を、画面表示領域に対してむや
みに大きくすることは、電気光学装置全体を小型化し、
かつ、電気光学装置の大きさに対して画面表示領域を相
対的に大きくするという当該技術分野における基本的要
請に反する結果を招く。

【０００８】したがって、基板上に駆動回路を形成する
には、まず、走査線駆動回路のＹ側シフトレジスタにあ
って、各段の単位回路におけるＹ方向の回路ピッチ（以
下、単に「Ｙ側シフトレジスタの回路ピッチ」という）
が、走査線のピッチに合わせられる。これにより、走査
線駆動回路の形成に必要な領域のうち、Ｙ方向の幅は、
画面表示領域のＹ方向の幅と同程度となる。同様に、デ
ータ線駆動回路のＸ側シフトレジスタにあって、各段の
単位回路におけるＸ方向の回路ピッチ（以下、単に「Ｘ
側シフトレジスタの回路ピッチ」という）と、サンプリ
ング回路におけるサンプリングスイッチのＸ方向のピッ
チ（以下単に「サンプリングスイッチのピッチ」とい
う）とが、それぞれデータ線のピッチに合わせられる。
これにより、データ線駆動回路の形成に必要な領域のう
ち、Ｘ方向の幅は、画面表示領域のＸ方向の幅と同程度
となる。したがって、基板において、Ｘ方向およびＹ方
向の幅が抑えられて、基板の大型化が防止されることと
なる。

【０００９】さて、近年、電気光学装置において高画質
化の要請は強い。このため、高精細な画像を実現すべ
く、画素ピッチを微細化するとともに、より多数の走査
線やデータ線を高周波数で駆動することが必要となる。

【００１０】

【発明が解決しようとする課題】しかしながら、上述の
シフトレジスタには、各段の単位回路毎に複数の比較的
複雑な能動素子が備えられる。例えば、各段の単位回路
においては、４つのＴＦＴからなる３個のクロックドイ
ンバータと、これらのクロックドインバータの各々に対
して正負の電源とクロック信号とその反転信号を供給す
るための配線とが、最低限必要となる。このため、電気
光学装置の基板に、駆動回路などの周辺回路を形成する
構成では、画素ピッチが微細化するにつれて、前述した
Ｙ側およびＸ側シフトレジスタの回路ピッチを、それぞ
れ走査線およびデータ線のピッチに合わせるのが、困難
となってくる。例えば、現状においてシフトレジスタの
回路ピッチの限界は、実践的な意味で２０μｍ前後であ
るので、駆動回路を構成するシフトレジスタの回路ピッ
チが画素ピッチを微細化する際の隘路（ボトルネック）
となるという問題点がある。

【００１１】本発明は、上述の事情に鑑みてなされたも
のであり、その目的とするところは、比較的簡単な構成
を用いて画素ピッチの微細化に対応できる電気光学装置
の駆動回路および該駆動回路を内蔵する電気光学装置を
提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明における第１の電気光学装置の駆動回路は、
複数の走査線と複数のデータ線との交差に対応して設け
られたスイッチング素子と、前記スイッチング素子に接
続された画素電極とからなる画素を駆動する電気光学装
置の駆動回路であって、前記走査線の本数よりも少ない
段数の単位回路からなるシフトレジスタであって、所定
周期のクロック信号に基づいて各段の単位回路からの転
送信号を順次出力するシフトレジスタと、前記各段の単
位回路から出力された転送信号を時間軸上で複数に分割
して、それぞれを走査信号として前記走査線に順次出力
する出力手段とを備えることを特徴としている。

【００１３】本発明における第１の電気光学装置の駆動
回路では、まず、転送信号が、シフトレジスタを構成す
る各段の単位回路によって順次出力される。すると、こ
の転送信号は、出力手段によって時間軸上で複数に分割
され、走査信号として複数の走査線に順次出力される。
このため、画素ピッチの微細化を図る上で、シフトレジ
スタの回路ピッチを、走査線のピッチに対して、出力手
段における分割数に応じて拡大することが可能となる。

【００１４】例えば、シフトレジスタを構成する単位回
路は、従来では、走査線の総本数をｍ（ｍは２以上の整
数）とすると、少なくともこれと同数のｍ段必要とな
る。これに対し、本発明では、出力手段における分割数
がｎ（ｎは２以上の整数）であるとすると、シフトレジ
スタを構成する単位回路は、ｍ／ｎ段で済むので、従来
と比較して、１／ｎに低減される。このため、Ｙ側シフ
トレジスタの回路ピッチをｎ倍に拡大することが可能と
なる。さらに、本発明では、この分割数ｎに応じて、シ
フトレジスタにおける駆動周波数が低減されるので、こ
れに伴って消費される電力を抑えることも可能となる。

【００１５】一方、出力手段については、転送信号を時
間軸上で分割する構成であれば足りるので、その構成
は、シフトレジスタの単位回路と比較して簡略化され
る。このため、出力手段を形成するために必要なＹ方向
の回路ピッチについては、シフトレジスタの回路ピッチ
よりも狭ピッチで構成することが容易となる。

【００１６】さて、上記第１の電気光学装置の駆動回路
において、一の態様にあっては、前記出力手段は、前記
単位回路にそれぞれ対応して設けられ、各々は、対応す
る単位回路から出力された転送信号を複数本に分岐する
分岐配線と、前記分岐配線による分岐に対応して設けら
れ、各々は、前記分岐配線により分岐された転送信号
と、所定のイネーブル信号との論理積信号を走査信号と
して出力するイネーブル回路とを備え、同一の分岐配線
によって分岐された転送信号が供給されるイネーブル回
路同士においては、アクティブ期間が互いに重複しない
イネーブル信号が個別に供給される。この態様によれ
ば、シフトレジスタから出力された転送信号はそれぞれ
複数の分岐配線により分岐される。そして、分岐された
転送信号とイネーブル用のクロック信号との論理積信号
が、イネーブル回路によって求められて、対応する走査
線に走査信号として供給される。このため、出力手段
は、分岐配線とイネーブル回路という比較的簡単な回路
構成により実現できるので、出力手段における回路ピッ
チは容易に狭まる。したがって、イネーブル回路の回路
ピッチが微細化する際のボトルネックとなる事態が回避
されることとなる。

【００１７】ここで、出力手段がイネーブル回路を備え
る態様では、隣接するイネーブル回路はデータ線の配列
方向に沿って、互い違いに配置されているとよい。この
ように配置すれば、相隣接するイネーブル回路は、デー
タ線の配列方向（すなわち、走査線の形成方向と直交す
る方向）に対して互い違いに配置されるので、相隣接す
るイネーブル回路をデータ線の配列方向について同一位
置に（すなわち、データ線の配列方向に沿って一直線上
に）並べて配置する場合と比較して、各イネーブル回路
を構成する回路素子を走査線の配列方向に幅広に形成す
ることが可能となる。この結果、イネーブル回路の回路
ピッチを一層狭くすることが可能となり、走査線のピッ
チの微細化が図られることとなる。

【００１８】また、出力手段がイネーブル回路を備える
態様では、前記イネーブル回路の各々は、前記転送信号
と前記所定のイネーブル信号とを入力するＮＡＮＤゲー
トと、その出力を反転するインバータとの直列接続から
なる構成されても良い。このように構成すれば、ＮＡＮ
Ｄゲートおよびインバータの直列接続により、分岐され
た各転送信号とイネーブル信号との論理積信号を確実か
つ精度良く出力することが可能となる。また、ＮＡＮＤ
ゲートおよびインバータは、シフトレジスタの各単位回
路よりも構成が簡易であるので、当該イネーブル回路の
回路ピッチを比較的容易に狭めることが可能となる。

【００１９】一方、出力手段がイネーブル回路を備える
態様では、前記イネーブル回路の各々は、前記転送信号
が入力され、かつ、前記所定のイネーブル信号が入力さ
れたとき、前記走査信号を出力するトランスミッション
ゲートである構成でも良い。このように構成すれば、ト
ランスミッションゲートは比較的簡単な回路であるの
で、当該イネーブル回路の回路ピッチを比較的容易に狭
めることが可能となる上、転送信号から走査信号を生成
する処理に要する遅延時間も短くて済む。

【００２０】あるいは、出力手段がイネーブル回路を備
える態様では、前記イネーブル回路の各々は、前記転送
信号が入力され、かつ、前記所定のイネーブル信号が入
力されたとき、前記走査信号を出力する薄膜トランジス
タであって、Ｐ型またはＮ型のうち、いずれか一方のチ
ャネル型から構成されても良い。このように構成すれ
ば、Ｐ型またはＮチャネル型のうち、一方のチャネル型
の薄膜トランジスタによって、イネーブル回路を構成す
ると、そのサイズが比較的小さくなるので、当該イネー
ブル回路の回路ピッチを比較的容易に狭めることが可能
となる上、トランジスタ数が比較的少なくなるので、転
送信号から走査信号を生成する処理に要する遅延時間も
短くて済む。

【００２１】さて、上記第１の電気光学装置の駆動回路
において、他の態様にあっては、前記駆動回路は、前記
画素電極の形成領域を挟んで両側に形成されて、前記両
側のうち、一方に形成された駆動回路は、前記複数の走
査線のうち、奇数本目の走査線に対して走査信号を出力
し、他方に形成された駆動回路は、偶数本目の走査線に
対して走査信号を出力する。この態様によれば、分割さ
れた駆動回路の一方は、奇数本目の走査線に、他方は偶
数本目の走査線に、それぞれ走査信号を供給するので、
シフトレジスタの回路ピッチが倍となる。このため、出
力手段における分割数に応じて、シフトレジスタの回路
ピッチが拡大することとあいまって、走査線のピッチを
より微細化することが可能となる。

【００２２】また、上記目的は、上述した第１の電気光
学装置の駆動回路により駆動される電気光学装置によっ
ても達成される。この電気光学装置によれば、特に、走
査線のピッチの微細化が、比較的簡単な回路構成によっ
て図られることとなる。なお、電気光学装置としては、
液晶装置や、ＥＬ（Electro Luminescence）装置など、
基板間に種々の電気光学材料を用いたものが挙げられ
る。

【００２３】次に、上記目的を達成するため、本発明に
おける第２の電気光学装置の駆動回路は、複数の走査線
と複数のデータ線との交差に対応して設けられたスイッ
チング素子と、前記スイッチング素子に接続された画素
電極とからなる画素を駆動する電気光学装置の駆動回路
であって、前記データ線の本数よりも少ない段数の単位
回路からなるシフトレジスタであって、所定周期のクロ
ック信号に基づいて各段の単位回路から転送信号を順次
出力するシフトレジスタと、前記各段の単位回路から出
力された転送信号を、時間軸上で複数に分割してサンプ
リング制御信号として出力する出力手段と、前記データ
線のそれぞれに対応して設けられ、各々は、前記出力手
段により分割されたサンプリング制御信号にしたがっ
て、画像信号をサンプリングして対応するデータ線に供
給するサンプリングスイッチとを備えることを特徴とし
ている。

【００２４】本発明における第２の電気光学装置の駆動
回路では、まず、転送信号が、シフトレジスタを構成す
る各段の単位回路によって順次出力される。すると、こ
の転送信号は、出力手段によって時間軸上で複数に分割
され、サンプリング制御信号としてサンプリングスイッ
チに順次出力される。このため、画素ピッチの微細化を
図る上で、シフトレジスタの回路ピッチを、データ線の
ピッチに対して、出力手段における分割数に応じて拡大
することが可能となる。

【００２５】例えば、シフトレジスタを構成する単位回
路は、従来では、データ線の総本数をｐ（ｐは２以上の
整数）とすると、少なくともこれと同数のｐ段必要とな
る。これに対し、本発明では、出力手段における分割数
がｑ（ｑは２以上の整数）であるとすると、シフトレジ
スタを構成する単位回路は、ｐ／ｑ段で済むので、従来
と比較して、１／ｑに低減される。このため、Ｘ側シフ
トレジスタの回路ピッチをｑ倍に拡大することが可能と
なる。さらに、本発明では、この分割数ｑに応じて、シ
フトレジスタにおける駆動周波数が低減されるので、こ
れに伴って消費される電力を抑えることも可能となる。
この効果については、動作周波数が遙かに高いデータ線
駆動回路では、走査線駆動回路よりも顕著である。一
方、出力手段については、転送信号を時間軸上で分割す
る構成であれば足りるので、その構成は、シフトレジス
タの単位回路と比較して簡略化される。このため、出力
手段を形成するために必要なＸ方向の回路ピッチについ
ては、シフトレジスタの回路ピッチよりも狭ピッチで構
成することが容易となる。

【００２６】さて、上記第２の電気光学装置の駆動回路
において、一の態様にあっては、前記出力手段は、前記
単位回路にそれぞれ対応して設けられ、各々は、対応す
る単位回路から出力された転送信号を複数本に分岐する
分岐配線と、前記分岐配線による分岐に対応して設けら
れ、各々は、前記分岐配線により分岐された転送信号
と、所定のイネーブル信号との論理積信号をサンプリン
グ制御信号として出力するイネーブル回路とを備え、同
一の分岐配線によって分岐された転送信号が供給される
イネーブル回路同士においては、アクティブ期間が互い
に重複しないイネーブル信号が個別に供給される。この
態様によれば、シフトレジスタから出力された転送信号
はそれぞれ複数の分岐配線により分岐される。そして、
分岐された転送信号とイネーブル用のクロック信号との
論理積信号が、イネーブル回路によって求められて、対
応するサンプリングスイッチにサンプリング制御信号と
して供給される。このため、出力手段は、分岐配線とイ
ネーブル回路という比較的簡単な回路構成により実現で
きるので、出力手段における回路ピッチは容易に狭ま
る。したがって、この回路ピッチが微細化する際のボト
ルネックとなる事態は、回避されることとなる。

【００２７】ここで、出力手段がイネーブル回路を備え
る一の態様では、前記イネーブル回路の各々は、前記転
送信号と前記所定のイネーブル信号とを入力するＮＡＮ
Ｄゲートと、その出力を反転するインバータとの直列接
続から構成される。このように構成すれば、ＮＡＮＤゲ
ートおよびインバータの直列接続により、分岐された各
転送信号とイネーブル信号との論理積信号を確実かつ精
度良く出力することが可能となる。また、ＮＡＮＤゲー
トおよびインバータは、シフトレジスタの各段を構成す
る回路部分よりも簡単な回路であるので、当該イネーブ
ル回路の回路ピッチを比較的容易に狭めることが可能と
なる。

【００２８】一方、出力手段がイネーブル回路を備える
他の態様では、前記イネーブル回路の各々は、前記転送
信号が入力され、かつ、前記所定のイネーブル信号が入
力されたとき、前記サンプリング制御信号を出力するト
ランスミッションゲートである構成でも良い。このよう
に構成すれば、トランスミッションゲートは比較的簡単
な回路であるので、当該イネーブル回路の回路ピッチを
比較的容易に狭めることが可能となる上、転送信号から
サンプリング制御信号を生成する処理に要する遅延時間
も短くて済む。

【００２９】また、上記目的は、上述した第２の電気光
学装置の駆動回路により駆動される電気光学装置によっ
ても達成される。この電気光学装置によれば、特に、デ
ータ線のピッチの微細化が、比較的簡単な回路構成によ
って図られることとなる。なお、電気光学装置として
は、液晶装置や、ＥＬ装置など、基板間に種々の電気光
学材料を用いたものが挙げられる。

【００３０】次に、上記目的を達成するため、本発明に
おける第３の電気光学装置の駆動回路は、複数の走査線
と複数のデータ線との交差に対応して設けられたスイッ
チング素子と、前記スイッチング素子に接続された画素
電極とを有し、所定本数のデータ線毎に、シリアル−パ
ラレル変換された画像信号を同時にサンプリングする電
気光学装置の駆動回路であって、画像信号が同時にサン
プリングされるデータ線の本数よりも少ない段数の単位
回路からなるシフトレジスタであって、所定周期のクロ
ック信号に基づいて各段の単位回路から転送信号を順次
出力するシフトレジスタと、前記各段の単位回路から出
力された転送信号を、時間軸上で複数に分割してサンプ
リング制御信号として出力する出力手段と、前記データ
線のそれぞれに対応して設けられ、各々は、前記サンプ
リング制御信号にしたがって、前記画像信号のうちいず
れかをサンプリングして、対応するデータ線に供給する
サンプリングスイッチであって、相隣接するデータ線の
複数本に対応して設けられたもの同士は、同一のサンプ
リング制御信号によって同時に異なる画像信号をサンプ
リングするサンプリングスイッチとを備えることを特徴
としている。

【００３１】本発明における第３の電気光学装置の駆動
回路では、まず、転送信号が、シフトレジスタにおける
各段の単位回路によって順次出力される。すると、この
転送信号は、出力手段によって時間軸上で複数に分割さ
れ、サンプリング制御信号としてサンプリングスイッチ
に順次出力される。この際、相隣接するデータ線の複数
本に対応して設けられたサンプリングスイッチ同士は、
同一のサンプリング制御信号によって異なる画像信号を
同時にサンプリングする。このため、画素ピッチの微細
化を図る上で、シフトレジスタの回路ピッチを、データ
線のピッチに対し、出力手段における分割数と、同時に
駆動されるサンプリングスイッチの個数とに応じて拡大
することが可能となる。

【００３２】例えば、シフトレジスタを構成する単位回
路は、従来では、データ線の総本数をｐ（ｐは２以上の
整数）とすると、少なくともこれと同数のｐ段必要とな
る。これに対し、本発明では、出力手段における分割数
がｑ（ｑは２以上の整数）であり、同時に駆動されるサ
ンプリングスイッチの個数がｒ（ｒは２以上の整数）で
あるとすると、シフトレジスタを構成する単位回路は、
ｐ／（ｑ×ｒ）段で済むので、従来と比較して、１／
（ｑ×ｒ）に低減される。このため、Ｘ側シフトレジス
タの回路ピッチをｑ×ｒ倍に拡大することが可能とな
る。さらに、本発明では、この分割数および同時に駆動
されるサンプリングスイッチの個数に応じて、シフトレ
ジスタにおける駆動周波数が低減されるので、これに伴
って消費される電力を抑え、また、回路の寿命を延ばす
ことも可能となる。この効果については、動作周波数が
遙かに高いデータ線駆動回路では、走査線駆動回路より
も顕著である。一方、出力手段については、転送信号を
時間軸上で分割する構成であれば足りるので、その構成
は、シフトレジスタの単位回路と比較して簡略化され
る。このため、出力手段を形成するために必要なＸ方向
の回路ピッチについては、シフトレジスタの回路ピッチ
よりも狭ピッチで構成することが容易となる。

【００３３】さて、上記第３の電気光学装置の駆動回路
において、一の態様にあっては、前記出力手段は、前記
単位回路にそれぞれ対応して設けられ、各々は、対応す
る単位回路から出力された転送信号を複数本に分岐する
分岐配線と、前記分岐配線による分岐に対応して設けら
れ、各々は、前記分岐配線により分岐された転送信号
と、所定のイネーブル信号との論理積信号をサンプリン
グ制御信号として出力するイネーブル回路とを備え、同
一の分岐配線によって分岐された転送信号が供給される
イネーブル回路同士においては、アクティブ期間が互い
に重複しないイネーブル信号が個別に供給される。この
態様によれば、シフトレジスタから出力された転送信号
はそれぞれ複数の分岐配線により分岐される。そして、
分岐された転送信号とイネーブル用のクロック信号との
論理積信号が、イネーブル回路によって求められて、対
応する複数個のサンプリングスイッチにサンプリング制
御信号として供給される。このため、出力手段は、分岐
配線とイネーブル回路という比較的簡単な回路構成によ
り実現できるので、出力手段における回路ピッチは容易
に狭まる。したがって、この回路ピッチが微細化する際
のボトルネックとなる事態は、回避されることとなる。

【００３４】ここで、出力手段がイネーブル回路を備え
る一の態様では、前記イネーブル回路の各々は、前記転
送信号と前記所定のイネーブル信号とを入力するＮＡＮ
Ｄゲートと、その出力を反転するインバータとの直列接
続から構成される。このように構成すれば、ＮＡＮＤゲ
ートおよびインバータの直列接続により、分岐された各
転送信号とイネーブル信号との論理積信号を確実かつ精
度良く出力することが可能となる。また、ＮＡＮＤゲー
トおよびインバータは、シフトレジスタの各段を構成す
る回路部分よりも簡単な回路であるので、当該イネーブ
ル回路の回路ピッチを比較的容易に狭めることが可能と
なる。

【００３５】一方、出力手段がイネーブル回路を備える
他の態様では、前記イネーブル回路の各々は、前記転送
信号が入力され、かつ、前記所定のイネーブル信号が入
力されたとき、前記サンプリング制御信号を出力するト
ランスミッションゲートである構成でも良い。このよう
に構成すれば、トランスミッションゲートは比較的簡単
な回路であるので、当該イネーブル回路の回路ピッチを
比較的容易に狭めることが可能となる上、転送信号から
サンプリング制御信号を生成する処理に要する遅延時間
も短くて済む。

【００３６】また、上記目的は、上述した第３の電気光
学装置の駆動回路により駆動される電気光学装置によっ
ても達成される。この電気光学装置によれば、特に、デ
ータ線のピッチの微細化が、比較的簡単な回路構成によ
って図られることとなる。なお、電気光学装置として
は、液晶装置や、ＥＬ装置など、基板間に種々の電気光
学材料を用いたものが挙げられる。

【００３７】次に、上記目的を達成するため、本発明に
おける第４の電気光学装置の駆動回路は、複数の走査線
と複数のデータ線との交差に対応して設けられたスイッ
チング素子と、前記スイッチング素子に接続された画素
電極とからなる画素を駆動する電気光学装置の駆動回路
であって、前記データ線の本数よりも少ない段数の単位
回路からなるシフトレジスタであって、所定周期のクロ
ック信号に基づいて各段の単位回路から転送信号を順次
出力するシフトレジスタと、前記各段の単位回路から出
力された転送信号を、時間軸上で複数に分割、または、
同時に複数に分配してサンプリング制御信号として出力
する出力手段と、前記データ線のそれぞれに対応して設
けられ、各々は、出力手段により分割または分配された
転送信号にしたがって、複数本の画像信号線のうち、い
ずれか１本に供給された画像信号をサンプリングして、
対応するデータ線に供給するサンプリングスイッチとを
備えることを特徴としている。

【００３８】本発明における第４の電気光学装置の駆動
回路では、まず、転送信号が、シフトレジスタにおける
各段の単位回路によって順次出力される。すると、この
転送信号は、出力手段によって時間軸上で複数に分割、
または、同時に複数に分配され、サンプリング制御信号
として出力される。この際、出力手段が、転送信号を時
間軸上で複数に分割すると、サンプリングスイッチは１
個毎に順番にサンプリングを行う一方、転送信号を同時
に分配すると、相隣接するデータ線の複数本に対応して
設けられたサンプリングスイッチ同士は、同時にサンプ
リングを行うこにとなる。このため、いわゆる順次駆動
と、いわゆる複数本同時駆動とを、出力手段により切り
替えて用いることができる。さらに、本発明では、シフ
トレジスタの回路ピッチを、データ線のピッチに対し
て、出力手段における分割数に応じて拡大することが可
能となる。くわえて、本発明では、出力手段における分
割数の逆数にまで、シフトレジスタにおける駆動周波数
を低下させることも可能となる。一方、出力手段につい
ては、転送信号を時間軸上で分割、または、同時に分配
する構成であれば足りるので、その構成は、シフトレジ
スタの単位回路と比較して簡略化される。このため、出
力手段を形成するために必要なＸ方向の回路ピッチにつ
いては、シフトレジスタの回路ピッチよりも狭ピッチで
構成することが容易となる。

【００３９】ここで、上記第４の電気光学装置の駆動回
路において、一の態様にあっては、前記出力手段が、転
送信号を時間軸上で複数に分割する場合、前記複数本の
画像信号線には、同じ画像信号が供給されて、サンプリ
ングスイッチの各々は、当該画像信号を順次サンプリン
グする一方、前記出力手段が、転送信号を同時に複数に
分配する場合、前記複数本の画像信号線には、１系統の
画像信号が時間軸に当該複数倍に伸長されるとともに分
配されて、前記サンプリングスイッチのうち、相隣接す
るデータ線の複数本に対応して設けられた複数個は、当
該画像信号を同時にサンプリングする構成となる。この
構成では、転送信号を時間軸上で複数に分割する場合、
複数本の画像信号線には同じ画像信号が供給されるの
で、順次駆動が可能になる一方、転送信号を同時に複数
に分配する場合、複数本の画像信号線には、１系統の画
像信号が時間軸に当該複数倍に伸長分配された画像信号
がそれぞれ供給されるので、複数本同時駆動が可能とな
る。

【００４０】また、上記第４の電気光学装置の駆動回路
において、他の態様にあっては、前記出力手段は、前記
単位回路にそれぞれ対応して設けられ、各々は、対応す
る単位回路により出力された転送信号を複数本に分岐す
る分岐配線と、前記分岐配線による分岐に対応して設け
られ、各々は、前記分岐配線により分岐された転送信号
と、所定のイネーブル信号との論理積信号をサンプリン
グ制御信号として出力するイネーブル回路とを備え、転
送信号を時間軸上で複数に分割する場合、同一の分岐配
線によって分岐された転送信号が供給されるイネーブル
回路同士においては、当該転送信号が供給される期間で
アクティブ期間が互いに重複しないイネーブル信号が個
別に供給される一方、転送信号を同時に複数に分配する
場合、同一の分岐配線によって分岐された転送信号が供
給されるイネーブル回路同士においては、当該転送信号
が供給される期間でアクティブ期間が同一であるイネー
ブル信号が個別に供給される。この態様によれば、シフ
トレジスタから出力された転送信号はそれぞれ複数の分
岐配線により分岐される。そして、分岐された転送信号
とイネーブル用のクロック信号との論理積信号が、イネ
ーブル回路によって求められて、対応するサンプリング
スイッチにサンプリング制御信号として供給される。こ
のため、出力手段は、分岐配線とイネーブル回路という
比較的簡単な回路構成により実現できるので、出力手段
における回路ピッチは容易に狭まる。したがって、この
回路ピッチが微細化する際のボトルネックとなる事態
は、回避されることとなる。

【００４１】ここで、出力手段がイネーブル回路を備え
る一の態様では、前記イネーブル回路の各々は、前記転
送信号と前記所定のイネーブル信号とを入力するＮＡＮ
Ｄゲートと、その出力を反転するインバータとの直列接
続から構成される。このように構成すれば、ＮＡＮＤゲ
ートおよびインバータの直列接続により、分岐された各
転送信号とイネーブル信号との論理積信号を確実かつ精
度良く出力することが可能となる。また、ＮＡＮＤゲー
トおよびインバータは、シフトレジスタの各段を構成す
る単位回路よりも簡単であるので、当該イネーブル回路
の回路ピッチを比較的容易に狭めることが可能となる。

【００４２】一方、出力手段がイネーブル回路を備える
他の態様では、前記イネーブル回路の各々は、前記分岐
配線により分岐された転送信号が入力され、かつ、前記
所定のイネーブル信号が入力されたとき、前記サンプリ
ング制御信号を出力するトランスミッションゲートであ
る構成でも良い。このように構成すれば、トランスミッ
ションゲートは比較的簡単な回路であるので、当該イネ
ーブル回路の回路ピッチを比較的容易に狭めることが可
能となる上、転送信号からサンプリング制御信号を生成
する処理に要する遅延時間も短くて済む。

【００４３】また、上記目的は、上述した第４の電気光
学装置の駆動回路により駆動される電気光学装置によっ
ても達成される。この電気光学装置によれば、特に、デ
ータ線のピッチの微細化が、比較的簡単な回路構成によ
って図られることとなる。なお、電気光学装置として
は、液晶装置や、ＥＬ装置など、基板間に種々の電気光
学材料を用いたものが挙げられる。

【００４４】このような電気光学装置において、一の態
様では、前記出力手段において、転送信号を時間軸上で
複数に分割するか、または、転送信号を同時に複数に分
配するかについて判定する判定手段と、転送信号を時間
軸上で複数に分割する、と判定された場合には、同一の
分岐配線によって分岐された転送信号が供給されるイネ
ーブル回路同士に、当該転送信号が供給される期間でア
クティブ期間が互いに重複しないイネーブル信号を個別
に供給する一方、転送信号を同時に複数に分配する、と
判定された場合には、同一の分岐配線によって分岐され
た転送信号が供給されるイネーブル回路同士に、当該転
送信号が供給される期間でアクティブ期間が同一である
イネーブル信号を個別に供給する供給手段とを備える。
この態様によれば、判定手段によって順次駆動または複
数本同時駆動のいずれかで駆動するかが判定されて 判
定された駆動に必要なイネーブル信号が供給手段によっ
てイネーブル回路に供給されることとなる。

【００４５】このように判定手段および供給手段を備え
る一の態様では、前記判定手段は、入力した画像信号の
種類に基づいて前記判定を行う。例えば、判定手段は、
画像信号がＮＴＳＣや、ＰＡＬ、ＳＥＣＡＭなどの映像
系信号であれば、転送信号を時間軸上で複数に分割する
と判定し、これにより順次駆動を行うとする一方、画像
信号がパソコンなどのデータ系信号であれば、転送信号
を同時に複数に分配すると判定して、これにより複数本
同時駆動を行う構成となる。

【００４６】また、判定手段および供給手段を備える他
の態様では、入力した画像信号における動きを検出し
て、その検出信号を出力する動き検出手段をさらに備
え、前記判定手段は、前記検出信号に基づいて、予め設
定された時間内に前記動きがあると判定した場合には、
転送信号を時間軸上で複数に分割すると判定する一方、
前記時間内に前記動きがないと判定した場合には、転送
信号を同時に複数に分配すると判定する。この態様で
は、画像信号における動きに応じて順次駆動と複数本同
時駆動とを切り換えて、各データ線を駆動することが可
能となる。つまり、動きの多い画像は画像ムラのない順
次駆動とする一方、動きのない（または少ない）画像
は、高解像度表示が可能な複数本同時駆動とすること
で、表示すべき画像の特性に最適な駆動方式を選択して
画像を出力することが可能となる。

【００４７】次に、上記目的を達成するため、本発明に
おける第５の電気光学装置の駆動回路は、複数の走査線
と複数のデータ線との交差に対応して設けられたスイッ
チング素子と、前記スイッチング素子に接続された画素
電極とからなる画素を駆動する電気光学装置の駆動回路
であって、前記データ線の本数よりも少ない段数の単位
回路からなるシフトレジスタであって、所定周期のクロ
ック信号に基づいて各段の単位回路から転送信号を順次
出力するシフトレジスタと、前記各段の単位回路から出
力された転送信号を、時間軸上で複数に分割する第１の
出力手段と、前記第１の出力手段により分割された転送
信号を、さらに、時間軸上で複数に分割、または、同時
に複数に分配してサンプリング制御信号として出力する
第２の出力手段と、前記データ線のそれぞれに対応して
設けられ、各々は、前記第２の出力手段により分割また
は分配された転送信号にしたがって、複数本の画像信号
線のうち、いずれか１本に供給された画像信号をサンプ
リングして、対応するデータ線に供給するサンプリング
スイッチとを備えることを特徴としている。

【００４８】本発明における第５の電気光学装置の駆動
回路では、まず、転送信号が、シフトレジスタにおける
各段の単位回路によって順次出力される。すると、この
転送信号は、第１の出力手段によって時間軸上で複数に
分割される。さらに、分割された転送信号は、第２の出
力手段によって時間軸上で複数に分割または同時に分配
されて、サンプリング制御信号として出力される。この
ため、画素ピッチの微細化を図る上で、シフトレジスタ
の回路ピッチを、データ線のピッチに対して、第１の出
力手段における分割数および第２の出力手段における分
割数に応じて拡大することが可能となる。

【００４９】例えば、シフトレジスタを構成する単位回
路は、従来では、データ線の総本数をｐ（ｐは２以上の
整数）とすると、少なくともこれと同数のｐ段必要とな
る。これに対し、本発明では、第１の出力手段における
分割数がｑ（ｑは２以上の整数）であり、第２の出力手
段における分割数がｓ（ｓは２以上の整数）であるとす
ると、シフトレジスタを構成する単位回路は、ｐ／（ｑ
×ｓ）段で済むので、従来と比較して、１／（ｑ×ｓ）
に低減される。このため、Ｘ側シフトレジスタの回路ピ
ッチをｑ×ｓ倍に拡大することが可能となる。さらに、
本発明では、分割数の積に応じて、シフトレジスタにお
ける駆動周波数を低減することも可能となる。この効果
については、動作周波数が遙かに高いデータ線駆動回路
では、走査線駆動回路よりも顕著である。

【００５０】一方、第１の出力手段については、転送信
号を時間軸上で分割する構成であれば足りるので、ま
た、第２の出力手段については、転送信号を時間軸上で
分割または同時に分配する構成であれば足りるので、そ
れらの構成は、シフトレジスタの単位回路と比較して、
簡略化される。このため、第１および第２の出力手段を
形成するために必要なＸ方向の回路ピッチについては、
特に、走査線に対応する後者については、シフトレジス
タの回路ピッチよりも狭ピッチで構成することが容易と
なる。

【００５１】さらに、本発明にあって、第２の出力手段
が、転送信号を時間軸上で複数に分割すると、サンプリ
ングスイッチは１個毎に順番にサンプリングを行う一
方、転送信号を同時に分配すると、相隣接するデータ線
の複数本に対応して設けられた複数個のサンプリングス
イッチは、同時にサンプリングを行うこととなる。この
ため、いわゆる順次駆動と、いわゆる複数本同時駆動と
を、第２の出力手段により切り替えて用いることができ
る。

【００５２】さて、第５の電気光学装置の駆動回路にお
いて、一の態様にあっては、前記第１の出力手段は、前
記単位回路にそれぞれ対応して設けられ、各々は、対応
する単位回路により出力された転送信号を複数本に分岐
する第１の分岐配線と、前記第１の分岐配線による分岐
に対応して設けられ、各々は、前記第１の分岐配線によ
り分岐された転送信号と、第１群のイネーブル信号との
論理積信号を出力する第１のイネーブル回路とを備え、
同一の第１の分岐配線によって分岐された転送信号が供
給される第１のイネーブル回路同士においては、当該転
送信号が供給される期間でアクティブ期間が互いに重複
しない第１群のイネーブル信号が個別に供給され、前記
第２の出力手段は、前記第１のイネーブル回路にそれぞ
れ対応して設けられ、各々は、対応する第１のイネーブ
ル回路により分割された転送信号を複数本に分岐する第
２の分岐配線と、前記第２の分岐配線による分岐に対応
して設けられ、各々は、前記第２の分岐配線により分岐
された転送信号と、第２群のイネーブル信号との論理積
信号をサンプリング制御信号として出力する第２のイネ
ーブル回路とを備え、転送信号を時間軸上で複数に分割
する場合、同一の第２の分岐配線によって分岐された転
送信号が供給される第２のイネーブル回路同士において
は、当該転送信号が供給される期間でアクティブ期間が
互いに重複しない第２群のイネーブル信号が個別に供給
される一方、転送信号を同時に複数に分配する場合、同
一の第２の分岐配線によって分岐された転送信号が供給
される第２のイネーブル回路同士においては、当該転送
信号が供給される期間でアクティブ期間が同一である第
２群のイネーブル信号が個別に供給される。この態様に
よれば、シフトレジスタから出力された転送信号は、ま
ず、第１の分岐配線それぞれ複数の分岐配線により分岐
されて、該転送信号と第１群のイネーブル信号との論理
積信号が、第１のイネーブル回路によって求められる。
さらに、該論理積信号は、第２の分岐配線それぞれ複数
の分岐配線により分岐されて、該論理積信号と第２群の
イネーブル信号との論理積信号が、第２のイネーブル回
路によって求められて、対応するサンプリングスイッチ
にサンプリング制御信号として供給される。このため、
第１の出力手段は、第１の分岐配線と第１のイネーブル
回路という比較的簡単な回路構成によって、同様に、第
２の出力手段は、第２の分岐配線と第２のイネーブル回
路という比較的簡単な回路構成によって、それぞれ実現
できるので、第１および第２の出力手段における回路ピ
ッチは容易に狭まる。したがって、これらの回路ピッチ
が微細化する際のボトルネックとなる事態が回避される
こととなる。

【００５３】また、上記目的は、上述した第５の電気光
学装置の駆動回路により駆動される電気光学装置によっ
ても達成される。この電気光学装置によれば、特に、デ
ータ線のピッチの微細化が、比較的簡単な回路構成によ
って図られることとなる。なお、電気光学装置として
は、液晶装置や、ＥＬ装置など、基板間に種々の電気光
学材料を用いたものが挙げられる。

【００５４】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。なお、以下説明する実施形態
にあっては、電気光学装置として、電気光学材料に液晶
を用いた液晶装置であって、ＴＦＴによって駆動される
アクティブマトリクス方式の液晶装置を例にとって説明
するが、本発明をこれに限定する趣旨ではない。

【００５５】（第１実施形態）はじめに、第１実施形態
について説明する。図１は、本実施形態に係る駆動回路
を基板上に備えた電気光学装置の全体構成を示すブロッ
ク図である。この図において、液晶装置２００は、液晶
表示部１ａや、データ線駆動回路１０１、走査線駆動回
路１０４、サンプリング回路３０１などを備えるもので
ある。

【００５６】これらのうち、データ線駆動回路１０１
や、走査線駆動回路１０４、サンプリング回路３０１に
ついては、例えば、石英基板や、ハードガラス、シリコ
ン基板等からなるＴＦＴアレイ基板１０上の領域であっ
て、液晶表示部１ａの周辺領域に設けられている。一
方、ＴＦＴアレイ基板１０上の液晶表示部１ａにあって
は、複数本のデータ線３５が図においてＹ方向に沿って
平行に形成される一方、複数本の走査線３１が図におい
てＸ方向に沿って形成されるとともに、画素電極１１
が、データ線３５および走査線３１の各交差に対応して
それぞれ形成されている。したがって、画素電極１１
は、Ｘ方向およびＹ方向に対してマトリクス状に配列す
ることとなる。ここで、画素電極１１の各々には、それ
ぞれＴＦＴ３０が接続されて、画素電極１１およびデー
タ線３５の間における導通状態または非導通状態につい
て、走査線３１を介して供給される走査信号にしたがっ
て制御される構成となっている。さらに、ＴＦＴアレイ
基板１０には、容量線（蓄電容量電極）３２が、走査線
３１に対して平行に形成されて、この容量線３２によ
り、画素電極１１への印加電圧を長期間蓄積するための
蓄積容量が構成されている。

【００５７】さて、データ線３５側（Ｘ側）の駆動回路
たるデータ線駆動回路１０１は、Ｘ側の基準クロック信
号であるクロック信号ＣＬＸ（及びその反転クロックＣ
ＬＸ’）に基づいて、サンプリング制御信号を順次生成
し、サンプリング制御信号線３０６の各々に出力するも
のである。

【００５８】次に、サンプリング回路３０１は、データ
線３５毎に設けられたサンプリングスイッチ３０２から
なる。ここで、各サンプリングスイッチ３０２は、一端
が対応するデータ線３５に接続される一方、他端が画像
信号線４００に共通接続されて、その両端が、対応する
サンプリング制御信号線３０６を介して供給されるサン
プリング制御信号によって閉じる構成となっている。こ
のため、後述するように、サンプリング制御信号線３０
６の各々にサンプリング制御信号が順次排他的に供給さ
れると、各サンプリングスイッチ３０２が、画像信号線
４０１に供給される画像信号Ｖｉを順番にサンプリング
する結果、画像信号Ｖｉがデータ線３５の各々に順次印
加されることになる。

【００５９】一方、走査線３１側（Ｙ側）の駆動回路た
る走査線駆動回路１０４は、Ｙ側の基準クロック信号で
あるクロック信号ＣＬＹ（及びその反転クロックＣＬ
Ｙ’）に基づいて、走査信号を順次生成して、走査線３
１の各々に出力するものである。

【００６０】（走査線駆動回路）ここで、上述した走査
線駆動回路１０４の詳細について説明する。図２は、こ
の走査線駆動回路１０４の構成を示すブロック図であ
る。この図において、シフトレジスタ５００は、クロッ
ク信号ＣＬＹおよびその反転クロック信号ＣＬＹ’にし
たがって動作する単位回路ＬＹ１、ＬＹ２、…を複数段
縦続させた構成となっている。ここで、クロック信号Ｃ
ＬＹは、外部の画像信号処理回路から供給される信号で
あり、その周波数は水平走査周波数と一致する。また、
反転クロック信号ＣＬＹ’は、クロック信号ＣＬＹをレ
ベル反転した信号であり、同様に、外部の画像信号処理
回路から供給される。さらに、初段の単位回路ＬＹ１に
は、スタートパルスＤＹが垂直走査期間の最初に外部の
画像信号処理回路から供給される構成となっているが、
他の単位回路については、その前段（図２において上
側）の単位回路による転送信号を入力する構成となって
いる。

【００６１】さて、各単位回路のうち、上から数えて奇
数段目の単位回路ＬＹ１、ＬＹ３、…は、クロック信号
ＣＬＹの立ち上がりにおいて入力信号を取り込んで出力
する一方、偶数段目の単位回路ＬＹ２、ＬＹ４、…は、
反転クロック信号ＣＬＹ’の立ち上がりにおいて入力信
号を取り込んで出力するものである。

【００６２】したがって、各単位回路ＬＹ１、ＬＹ２、
……の出力信号Ａ１ｐ、Ａ２ｐ、…は、それぞれ図３に
示される通りとなる。すなわち、初段の単位回路ＬＹ１
の出力信号Ａ１ｐは、スタートパルスＤＹを、クロック
信号ＣＬＹの立ち上がりで取り込んだものとなり、続く
単位回路ＬＹ２、ＬＹ３、ＬＹ４、…の出力信号Ａ２
ｐ、Ａ３ｐ、Ａ４ｐ、…は、出力信号Ａ１ｐをクロック
信号ＣＬＹ（反転クロック信号ＣＬＹ’）の半周期だけ
順次遅延させた信号となる。

【００６３】なお、図２において、各単位回路は、その
入力信号を反転するクロックドインバータ５０１ａと、
その反転信号を再反転するインバータ５０１ｂと、その
再反転信号をインバータ５０１ｂの入力に帰還するクロ
ックドインバータ５０１ｃとにより構成されている。そ
して、奇数段目の単位回路におけるクロックドインバー
タ５０１ａは、クロック信号ＣＬＹがＨレベル（反転ク
ロック信号ＣＬＹ’がＬレベル）であるときに、入力信
号を反転し、同段の単位回路におけるクロックドインバ
ータ５０１ｃは、クロック信号ＣＬＹがＬレベル（反転
クロック信号ＣＬＹ’がＨレベル）であるときに、入力
信号を反転するものである。一方、偶数段目の単位回路
のクロックドインバータ５０１ａ、５０１ｃにおいて、
入力信号を反転するクロック信号の関係は、奇数段目の
ものと入れ替わった関係にある。

【００６４】このようなクロックドインバータ５０１
ａ、５０１ｃの具体的構成について、図２おける表記
を、図４（ａ）で示されるように一般化して考えた場
合、その構成は図４（ｂ）に示される通りとなる。すな
わち、図４（ａ）に示されるように、クロック信号ＣＬ
Ｙが供給される表記は、同図（ｂ）に示されるように、
高位側電源ＶＤＤと低位側電源ＶＳＳとの間に、ゲート
電極に反転クロック信号ＣＬＹ’を入力するＰチャネル
ＴＦＴと、入力信号をゲート電極にそれぞれ入力する相
補型のＰチャネルＴＦＴ・Ｎチャネル型ＴＦＴと、ゲー
ト電極にクロック信号ＣＬＹを入力するＮチャネルＴＦ
Ｔとを直列に接続した構成を示している。一方、図４
（ａ）の括弧書で示されるように、反転クロック信号Ｃ
ＬＹ’が供給される表記は、同図（ｂ）の括弧書で示さ
れるように、クロック信号ＣＬＹと反転クロック信号Ｃ
ＬＹ’とを入れ替えた構成を示している。

【００６５】再び、説明を図２に戻すと、各単位回路Ｌ
Ｙ１、ＬＹ２、…の出力側には、ＮＡＮＤゲートＧ１と
インバータＧ２との直列接続がそれぞれ設けられてい
る。このうち、１つのＮＡＮＤゲートＧ１は、対応する
単位回路による転送信号と、その後段（図２において下
側）の単位回路による転送信号との否定論理積信号を出
力し、この出力側に位置するインバータＧ２は、該否定
論理積信号を反転出力する。

【００６６】したがって、各段のインバータＧ２から出
力される転送信号Ａ１、Ａ２、…は、それぞれ図３に示
される通りとなる。すなわち、転送信号Ａ１、Ａ２、…
は、対応する単位回路による転送信号とその後段の単位
回路による転送信号との重複期間においてＨレベルとな
るため、互いに排他的に、かつ、順番にＨレベルとなる
ことが判る。

【００６７】再々度、説明を図２に戻すと、各段のイン
バータＧ２から出力される転送信号Ａ１、Ａ２、…は、
それぞれ複数（本実施形態では「３」）の系統に分岐さ
れる。そして、各系統には、ＮＡＮＤゲート５０３のお
よびインバータ５０４の直列接続からなるイネーブル回
路５０２がそれぞれ設けられている。このイネーブル回
路５０２は、走査線３１（図１参照）の１本に対応して
設けられるものであり、この出力信号が走査信号とし
て、対応する走査線３１に供給される構成となってい
る。

【００６８】ここで、イネーブル回路５０２を構成する
ＮＡＮＤゲート５０３にあって、その一方の入力端に
は、分岐された転送信号が供給され、その他端には、イ
ネーブル信号ＥＮＢ１ｙ、ＥＮＢ２ｙ、ＥＮＢ３ｙのい
ずれかが供給されている。詳細には、図において上から
数えてｊ番目のＮＡＮＤゲート５０３の他端には、ｊを
３で割った余りが１であればイネーブル信号ＥＮＢ１ｙ
が、ｊを３で割った余りが２であればイネーブル信号Ｅ
ＮＢ２ｙが、ｊを３で割った余りが０であればイネーブ
ル信号ＥＮＢ３ｙが、それぞれ供給されている。

【００６９】これらイネーブル信号ＥＮＢ１ｙ、ＥＮＢ
２ｙ、ＥＮＢ３ｙは、例えば、外部の画像信号処理回路
から供給されるものであり、それぞれ図３に示されるよ
うな波形を有する信号である。すなわち、イネーブル信
号ＥＮＢ１ｙ、ＥＮＢ２ｙ、ＥＮＢ３ｙは、それぞれク
ロック信号ＣＬＹ（反転クロック信号ＣＬＹ’）に対し
て２倍の周波数を有する信号であり、そのパルス幅がク
ロック信号ＣＬＹ（反転クロック信号ＣＬＹ’）の約１
／３であって、そのパルス幅期間が互いに重複せずに順
次シフトした信号である。

【００７０】したがって、各イネーブル回路５０２から
出力される走査信号Ｙ１、Ｙ２、……は、図３に示され
る通りとなる。すなわち、まず、転送信号Ａ１が、イネ
ーブル信号ＥＮＢ１ｙ、ＥＮＢ２ｙ、ＥＮＢ３ｙによっ
て、時間軸で３つに順次分割されて、走査信号Ｙ１、Ｙ
２、Ｙ３となり、次に、転送信号Ａ２が、イネーブル信
号ＥＮＢ１ｙ、ＥＮＢ２ｙ、ＥＮＢ３ｙによって、同様
に時間軸で３つに順次分割されて、走査信号Ｙ４、Ｙ
５、Ｙ６となり、以下、同様な分割が繰り返される。

【００７１】この結果、１垂直走査期間において、走査
信号Ｙ１、Ｙ２、Ｙ３、…が、互いに排他的かつ順番に
出力されるので、走査線３１が上から順番に１本づつ選
択されるとともに、この走査線３１に接続されたＴＦＴ
３０がすべてオンすることになる。

【００７２】このような走査線駆動回路１０４は、シフ
トレジスタ５００の単位回路に基づく転送信号Ａ１、Ａ
２、Ａ３、…を、それぞれ時間軸上に３つに順次分割す
ることによって走査信号を生成するので、単位回路の段
数は、走査線３１の総本数と比較して、転送信号の分割
数の逆数たる１／３で済む。このため、Ｙ側において、
シフトレジスタ５００を構成する単位回路については、
走査線３１の３倍ピッチで形成すれば足りることにな
る。

【００７３】一方、イネーブル回路５０２が、走査線３
１の１本毎に必要となるが、イネーブル回路５０２自体
は、ＮＡＮＤゲート５０３とインバータ５０４との直列
接続で済むので、イネーブル回路５０２を狭ピッチで形
成することは容易である。例えば、シフトレジスタ５０
０における単位回路のＹ方向ピッチの限界が、例えば約
２３μｍである場合において、それと同等の微細化技術
を適用して、ＮＡＮＤゲート５０３およびインバータ５
０４を形成すると、イネーブル回路５０２におけるＹ方
向ピッチを、約１５〜１８μｍ程度にまで狭めることが
できる。

【００７４】したがって、走査線駆動回路１０４によれ
ば、シフトレジスタ５００を構成する単位回路のＹ方向
ピッチが走査線のピッチを微細化する上でのボトルネッ
クにならない。このため、走査線のピッチを、当該単位
回路のＹ方向のピッチ限界よりも狭くすることが可能と
なる。

【００７５】その上、シフトレジスタ５００における動
作周波数が、イネーブル回路５０２における転送信号の
分割数の逆数たる１／３に低下するので、シフトレジス
タ５００の構成素子であるクロックドインバータ５０１
ａ、５０１ｃ、インバータ５０１ｂには、それほど良好
な特性が要求されない。それゆえ、シフトレジスタ５０
０にあっては、その回路精度や、回路規模、配線抵抗、
時定数、容量、遅延時間など仕様が緩和されることにも
なる。

【００７６】なお、図２にあっては、転送信号Ａ１、Ａ
２、…が３つに分割する構成としたが、本発明はこれに
限られず、２や、４以上に分割する構成としても良い。
ただし、分割数が少ないと、走査線のピッチが、単位回
路におけるＹ方向ピッチに依存する傾向が高まる。一
方、本実施形態では、走査線のピッチは、イネーブル回
路５０２におけるＹ方向ピッチの限界より狭くすること
はできないので、むやみに分割数を多くしても、イネー
ブル信号を供給する信号線が増えて配線工程が複雑化す
るのみである。したがって、実際的には、転送信号の分
割数については、種々の事情を考慮して設定することが
望ましいと考える。

【００７７】（イネーブル回路の他の例）さて、図２に
示したイネーブル回路５０２は、ＮＡＮＤゲート５０３
およびインバータ５０４の直列接続から構成したが、本
発明ではこれ以外に種々の形態のものを用いることが可
能である。そこで次に、イネーブル回路の他の構成例に
ついて、説明することとする。

【００７８】まず、図５（ａ）に示されるイネーブル回
路５０２ｂにあっては、ＮＡＮＤゲート５０３およびイ
ンバータ５０４の直列接続を、トランスミッションゲー
ト５０５に置き換えたものである。すなわち、このトラ
ンスミッションゲート５０５は、分岐された転送信号
を、イネーブル信号ＥＮＢ１ｙ、ＥＮＢ２ｙ、ＥＮＢ３
ｙのいずれかにしたがって分割して、走査信号として供
給するものである。したがって、このトランスミッショ
ンゲート５０５についても、上記直列接続と同様に、走
査線３１の１本に対応してそれぞれ設けられることとな
る。

【００７９】ここで、トランスミッションゲート５０５
として、例えば、図５（ｂ）に示されるように、Ｐチャ
ネルＴＦＴおよびＮチャネルＴＦＴを相補的に接続した
構成を採用すると、両ＴＦＴに、互いにレベル反転した
関係を有する２系統の転送信号を供給する必要がある。
このため、例えば、上から数えて１〜３番目のトランス
ミッションゲート５０５には、分岐された転送信号Ａ１
のほか、その反転転送信号Ａ１’がそれぞれ供給される
構成となる。この点については、転送信号Ａ２、Ａ３、
…が供給されるトランスミッションゲート５０５におい
ても同様である。

【００８０】なお、図５（ｂ）は、上から数えてｊ番目
のトランスミッションゲート５０５の構成を示す図であ
る。このトランスミッションゲート５０５に供給される
転送信号およびイネーブル信号については、ＮＡＮＤゲ
ート５０３（図２参照）の場合と同様である。

【００８１】このように、イネーブル回路５０２ｂを、
１本の走査線３１毎に設けられるトランスミッションゲ
ート５０５により構成すると、このトランスミッション
ゲート５０５の構成素子は、２個のＴＦＴで済むので、
イネーブル回路５０２ｂのＹ方向ピッチを、さらに狭め
ることが可能となる。例えば、図２に示されるイネーブ
ル回路５０２のＹ方向ピッチが約１８μｍ程度であると
するならば、トランスミッションゲート５０５を用いた
イネーブル回路５０２ｂのＹ方向ピッチは、約１２〜１
６μｍ程度にさらに狭められる。くわえて、トランスミ
ッションゲート５０５の構成素子数が２個であるため
に、イネーブル回路５０２ｂにおいて、分岐した転送信
号から走査信号を生成する処理に要する遅延時間も短く
て済むので有利である。

【００８２】さて、イネーブル回路５０２ｂにあって
は、図５（ｂ）に示したトランスミッションゲート５０
５に替えて、図５（ｃ）に示されるようなＮチャネルＴ
ＦＴ、すなわち、転送信号にしたがって開閉するＮチャ
ネルＴＦＴ５０７を用いても良いし、反転転送信号にし
たがって開閉するＰチャネルＴＦＴを用いても良い。す
なわち、イネーブル回路を、相補的ではなく、Ｎまたは
Ｐ型のいずれか一方のチャネル型によるＴＦＴを用いて
構成しても良い。このように、いずれかのチャネル型に
よるＴＦＴによりイネーブル回路を構成すると、構成素
子数がさらに削減される（１個）とともに、１系統の転
送信号を該ＴＦＴのゲートに供給する構成で済むので、
イネーブル回路のＹ方向ピッチを、さらに狭めることが
可能となる。また、分岐した転送信号から走査信号を生
成する処理に要する遅延時間もさらに短くなるので、こ
の点においても有利となる。

【００８３】（イネーブル回路の配置）次に、イネーブ
ル回路の配置について説明する。図２や図５（ａ）で示
されるイネーブル回路にあっては、Ｙ方向に整列して配
置されていたが、このような配置は、実際には、Ｙ方向
の狭ピッチ化を図る点においては、不向きである。そこ
で、Ｙ方向の狭ピッチ化を図る上で少しでも有利な、実
際的な配置について説明する。

【００８４】まず、図６（ａ）に示される例にあって
は、イネーブル回路５０２ｃが互いに一定の距離を置い
てＸ方向に順次シフトして配置している。詳細には、上
から数えてｊ番目のイネーブル回路５０２ｃは、ｊを３
で割った余りが１であれば図において最も左寄りに配置
し、ｊを３で割った余りが０であれば図において最も右
寄りに配置し、ｊを３で割った余りが２であれば図にお
いて、両者の中間に配置している。このように、相隣接
するイネーブル回路５０２ｃは、互いにＸ方向に相異な
る位置に配置されているので、図２に示されるイネーブ
ル回路５０２をＹ方向において同一列に整列配置した構
成と比較して、各イネーブル回路５０２ｃを構成するＮ
ＡＮＤゲート５０３およびインバータ５０４をＹ方向に
幅を広くして形成することが可能となる。したがって、
イネーブル回路５０２ｃの回路ピッチをなお一層狭くす
ることが可能となり、走査線ピッチの微細化を図ること
が可能となる。

【００８５】次に、図６（ｂ）に示される例にあって
は、イネーブル回路５０２ｄが互いに一定の距離を置い
てＸ方向にシフトした交互配置（互い違い）となってい
る。このような配置によっても、図２に示されるイネー
ブル回路５０２をＹ方向に整列配置した構成と比較し
て、ＮＡＮＤゲート５０３およびインバータ５０４をＹ
方向に幅を広くして形成することが可能となる。

【００８６】なお、ここでは、図６（ａ）または同図
（ｂ）にあっては、イネーブル回路５０２ｃまたは５０
２ｄが、ＮＡＮＤゲート５０３およびインバータ５０４
の直列接続から構成されるとして説明したが、上述した
トランスミッションゲート５０５または５０７で置換し
た構成を用いても良いのは、もちろんである。

【００８７】（データ線駆動回路）次に、図１における
液晶装置のデータ線駆動回路１０１の詳細について説明
する。図７は、そのデータ線駆動回路１０１の構成を示
す回路図である。この図において、シフトレジスタ６０
０は、クロック信号ＣＬＸおよびその反転クロック信号
ＣＬＸ’にしたがって動作する単位回路ＬＸ１、ＬＸ
２、…を複数段縦続させた構成となっている。ここで、
クロック信号ＣＬＸは、外部の画像信号処理回路から供
給される信号であり、その周波数はドット周波数と一致
する。また、反転クロック信号ＣＬＸ’は、クロック信
号ＣＬＸをレベル反転した信号であり、同様に外部の画
像信号処理回路から供給される。さらに、初段の単位回
路ＬＸ１には、スタートパルスＤＸが水平走査期間の最
初に外部の画像信号処理回路から供給される構成となっ
ているが、他の単位回路については、その前段（図７に
おいて左側）の単位回路による転送信号を入力する構成
となっている。

【００８８】さて、各単位回路のうち、左から数えて奇
数段目の単位回路ＬＸ１、ＬＸ３、…は、クロック信号
ＣＬＸの立ち上がりにおいて入力信号を取り込んで出力
する一方、偶数段目の単位回路ＬＸ２、ＬＸ４、…は、
反転クロック信号ＣＬＸ’の立ち上がりにおいて入力信
号を取り込んで出力するものである。

【００８９】したがって、各単位回路ＬＸ１、ＬＸ２、
……の出力信号Ｂ１ｐ、Ｂ２ｐ、…は、それぞれ図８に
示される通りとなる。すなわち、初段の単位回路ＬＸ１
の出力信号Ｂ１ｐは、スタートパルスＤＸを、クロック
信号ＣＬＸの立ち上がりで取り込んだものとなり、続く
単位回路ＬＸ２、ＬＸ３、ＬＸ４、…の出力信号Ｂ２
ｐ、Ｂ３ｐ、Ｂ３ｐ、Ｂ４ｐ、…は、出力信号Ｂ１ｐを
クロック信号ＣＬＸ（反転クロック信号ＣＬＸ’）の半
周期だけ順次遅延させた信号となる。

【００９０】なお、図７において、各単位回路は、その
入力信号を反転するクロックドインバータ６０１ａと、
その反転信号を再反転するインバータ６０１ｂと、その
再反転信号をインバータ６０１ｂの入力に帰還するクロ
ックドインバータ６０１ｃとにより構成されている。こ
こで、クロックドインバータ６０１ａ、６０１ｃと、イ
ンバータ６０１ｂは、走査線駆動回路１０４（図２参
照）におけるクロックドインバータ５０１ａ、５０１ｃ
と、インバータ５０１ｂと同一であって、Ｙ側のクロッ
ク信号ＣＬＹ（および反転クロック信号ＣＬＹ’）を、
Ｘ側のクロック信号ＣＬＸ（および反転クロック信号Ｃ
ＬＸ’）に置換したものである。

【００９１】再び、説明を図７に戻すと、各単位回路Ｌ
Ｘ１、ＬＸ２、…の出力側には、ＮＡＮＤゲートＧ３と
インバータＧ４との直列接続がそれぞれ設けられてい
る。このうち、１つのＮＡＮＤゲートＧ３は、対応する
単位回路による転送信号と、その後段（図７において右
側）の単位回路による転送信号との否定論理積信号を出
力し、この出力側に位置するインバータＧ４は、該否定
論理積信号を反転出力する。

【００９２】したがって、各段のインバータＧ４から出
力される転送信号Ｂ１、Ｂ２、…は、それぞれ図８に示
される通りとなる。すなわち、転送信号Ｂ１、Ｂ２、…
は、対応する単位回路による転送信号とその後段の単位
回路による転送信号との重複期間においてＨレベルとな
るため、互いに排他的に、かつ、順番にＨレベルとなる
ことが判る。

【００９３】再々度、説明を図７に戻すと、各段のイン
バータＧ４から出力される転送信号Ｂ１、Ｂ２、…は、
それぞれ複数（本実施形態では「３」）の系統に分岐さ
れる。そして、各系統には、ＮＡＮＤゲート６０３のお
よびインバータ６０４の直列接続からなるイネーブル回
路６０２がそれぞれ設けられている。このイネーブル回
路６０２は、サンプリング制御線３０６（図１参照）の
１本に対応して設けられるものである。そして、イネー
ブル回路６０２の出力信号がサンプリング制御信号とし
て、対応するサンプリング制御線３０６に供給される構
成となっている。

【００９４】ここで、イネーブル回路６０２を構成する
ＮＡＮＤゲート６０３にあっては、その一方の入力端に
分岐された転送信号が供給され、その他端にイネーブル
信号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘのいずれかが
供給されている。詳細には、図において左から数えてｉ
番目のＮＡＮＤゲート６０３の他端には、ｉを３で割っ
た余りが１であればイネーブル信号ＥＮＢ１ｘが、ｉを
３で割った余りが２であればイネーブル信号ＥＮＢ２ｘ
が、ｉを３で割った余りが０であればイネーブル信号Ｅ
ＮＢ３ｘが、それぞれ供給される。

【００９５】これらイネーブル信号ＥＮＢ１ｘ、ＥＮＢ
２ｘ、ＥＮＢ３ｘは、例えば、外部の画像信号処理回路
から供給されるものであり、それぞれ図８に示されるよ
うな波形を有する信号である。すなわち、イネーブル信
号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘは、それぞれク
ロック信号ＣＬＸ（反転クロック信号ＣＬＸ’）に対し
て２倍の周波数を有する信号であり、そのパルス幅がク
ロック信号ＣＬＸ（反転クロック信号ＣＬＸ’）の約１
／３よりも短く、かつ、そのパルス幅期間が互いに時間
間隔ΔＴだけ離れて順次シフトした信号である。

【００９６】したがって、各イネーブル回路６０２から
出力されるサンプリング制御信号Ｓ１、Ｓ２、……は、
図８に示される通りとなる。すなわち、まず、転送信号
Ｂ１が、イネーブル信号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮ
Ｂ３ｘによって、時間軸で３つに順次分割され、かつ、
時間間隔ΔＴを置いて、サンプリング制御信号Ｓ１、Ｓ
２、Ｓ３となり、次に、転送信号Ｂ２が、イネーブル信
号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘによって、同様
に時間軸で３つに順次分割され、かつ、時間間隔ΔＴを
置いて、サンプリング制御信号Ｓ４、Ｓ５、Ｓ６とな
り、以下、同様な分割が繰り返される。

【００９７】この結果、１水平走査期間において、サン
プリング制御信号Ｓ１、Ｓ２、Ｓ３、…が、互いに排他
的かつ順番に出力されるので、サンプリングスイッチ３
０２が図１において左から順番に１個づつオンする。こ
の結果、画像信号線４００に印加された画像信号Ｖｉ
が、データ線３５に順次サンプリングされて、当該水平
走査期間における選択走査線３１に接続されたＴＦＴ３
０を介して、順番に書き込まれることとなる。

【００９８】このようなデータ線駆動回路１０１は、シ
フトレジスタ６００の単位回路に基づく転送信号Ｂ１、
Ｂ２、Ｂ３、…をそれぞれ時間軸上に３つに順次分割す
ることによって、サンプリング制御信号を生成するの
で、単位回路の段数は、データ線３５の総本数と比較し
て、転送信号の分割数の逆数たる１／３で済む。このた
め、Ｘ側においても、シフトレジスタ６００を構成する
単位回路について、データ線３５の３倍ピッチで形成す
れば足りることになる。一方、イネーブル回路６０２が
データ線３５の１本毎に必要となるが、この点について
は、Ｙ側のイネーブル回路５０２と同様な理由によっ
て、イネーブル回路６０２を狭ピッチで形成することは
容易である。

【００９９】その上、シフトレジスタ６００における動
作周波数が、イネーブル回路６０２における転送信号の
分割数の逆数たる１／３に低下するので、シフトレジス
タ６００の構成素子であるクロックドインバータ６０１
ａ、６０１ｃ、インバータ６０１ｂには、高速な応答特
性が要求されない。この点については、Ｘ側のシフトレ
ジスタ５００と比較して顕著である。それゆえ、シフト
レジスタ６００にあっては、その回路精度や、回路規
模、配線抵抗、時定数、容量、遅延時間など仕様が緩和
されることにもなる。

【０１００】ところで、Ｘ側のイネーブル信号ＥＮＢ１
ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘでは、Ｙ側のイネーブル信
号ＥＮＢ１ｙ、ＥＮＢ２ｙ、ＥＮＢ３ｙ（図３参照）と
比較して、パルス間が時間間隔ΔＴだけ離れている理由
は、次の通りである。すなわち、Ｘ側のクロック信号Ｃ
ＬＸ（反転クロック信号ＣＬＸ’）は、Ｙ側のクロック
信号ＣＬＹ（反転クロック信号ＣＬＹ’）よりも周波数
が圧倒的に高い。このため、動作遅延などに起因して、
サンプリング制御信号Ｓ１、Ｓ２、Ｓ３のうち、相隣接
するもの同士のＨレベルとなる期間がわずかでも重複す
ると、クロストークやゴーストが発生するので、予めこ
れを防止すべく、パルス同士に時間間隔ΔＴを持たせた
のである。

【０１０１】他の点については、Ｙ側と同様である。す
なわち、Ｘ側のイネーブル回路を、図５（ａ）〜同図
（ｃ）のいずれかに示されるトランスミッションゲート
や、いずれかのチャネル型のＴＦＴを用いた構成しても
良い点や、イネーブル回路６０２を、Ｙ方向に一定の距
離を置いて順次シフトして配置しても良いし、Ｙ方向に
一定の距離を置いてシフトして交互に配置しても良い点
などは、Ｙ側と同様である。

【０１０２】このように第１実施形態に係る液晶装置に
よれば、走査線ピッチについても、データ線ピッチにつ
いても、それぞれシフトレジスタを構成する単位回路の
ピッチ限界よりも、狭く形成することができる。このた
め、画素ピッチの非常に狭くすることができ、表示の高
精細化に大いに貢献することとなる。

【０１０３】（第２実施形態）次に、本発明の第２実施
形態に係る液晶装置について説明する。図９は、この液
晶装置の構成を示す全体ブロック図である。この図に示
される液晶装置にあっては、シリアル−パラレル変換さ
れた画像信号が複数の画像信号線４０１を介して供給さ
れる点と、これに対応して、１つのサンプリング制御信
号が複数（本実施形態では「６」）のサンプリングスイ
ッチ３０２に同時に供給される点とにおいて、第１実施
形態に係る液晶装置（図１参照）と相違する。他につい
ては第１実施形態に係る液晶装置と同様である。すなわ
ち、画像信号ＶＩＤ１〜ＶＩＤ６の各々は、外部の画像
信号処理回路によって、図１０に示されるように、１系
統の画像信号Ｖｉが時間軸に６倍に伸長されて６本の画
像信号線４０１に順次分配された信号である。また、デ
ータ線駆動回路１０１のイネーブル回路６０２により時
間軸上で分割されたサンプリング制御信号は、さらに６
つに分岐するサンプリング制御信号線３０７を介して、
６個の相隣接するサンプリングスイッチ３０２に供給さ
れる構成となっている。したがって、第２実施形態にお
いて、データ線駆動回路１０１のイネーブル回路６０２
は、第１実施形態のように、データ線３５の１本毎に対
応して設けられるのではなく、データ線３５の６本毎に
対応して設けられることとなる。

【０１０４】次に、第２実施形態に係る液晶装置の動作
について説明すると、図１０に示されるように、サンプ
リング制御信号Ｓ１、Ｓ２、Ｓ３、…が、１水平走査期
間において、互いに排他的かつ順番に出力される点にお
いて第１実施形態と同様である。ここで、サンプリング
制御信号Ｓ１がＨレベルになると、これにより図９にお
いて左から数えて１〜６番目のサンプリングスイッチ３
０２の６個が同時にオンするので、１〜６番目のデータ
線３５に画像信号ＶＩＤ１〜６がそれぞれサンプリング
され、当該水平走査期間における選択走査線３１に接続
されたＴＦＴ３０を介して、順番に書き込まれることと
なる。次に、サンプリング制御信号Ｓ２がＨレベルにな
ると、今度は７〜１２番目のサンプリングスイッチ３０
２の６個が同時にオンするので、７〜１２番目のデータ
線３５に画像信号ＶＩＤ１〜６がそれぞれサンプリング
され、当該水平走査期間における選択走査線３１に接続
されたＴＦＴ３０を介して、順番に書き込まれることと
なる。そして、以下同様な動作が繰り返される。

【０１０５】このように第２実施形態によれば、データ
線駆動回路１０１における単位回路の段数は、当該転送
回路に基づく転送信号の分割数と、同一のサンプリング
制御信号によって同時に駆動されるサンプリングスイッ
チ３０２の個数との積の逆数にまで減少する。すなわ
ち、第２実施形態では、転送信号の分割数は第１実施形
態と同様であるから「３」であり、同時に駆動されるサ
ンプリングスイッチ３０２の個数は「６」であるから、
データ線駆動回路１０１における単位回路の段数は、デ
ータ線３５の総本数に対して１／１８にまで削減され
る。このため、シフトレジスタ、特にＸ側のシフトレジ
スタ６００（図７参照）における単位回路のピッチが大
きく緩和されるので、データ線３５の狭ピッチ化が図ら
れることとなる。また、単位回路の段数削減に伴って、
特にＸ側のシフトレジスタ６００の駆動周波数を、本実
施形態にあっては１／１８にまで低下させることも可能
となる。

【０１０６】なお、第２実施形態では、画像信号の変換
（展開）数を「６」として、同時に「６」個のサンプリ
ングスイッチ３０２を駆動する構成としたが、この変換
数（およびサンプリングスイッチ３０２の同時駆動数）
については、サンプリングスイッチ３０２の性能に応じ
て定められるものである。例えば、サンプリングスイッ
チ３０２におけるサンプリング能力が高ければ、第１実
施形態のように１本のデータ線３５に対して順次に、
（シリアル−パラレル変換されていない）画像信号Ｖｉ
を供給するように構成しても良いし、サンプリング能力
が低ければ、２本以上のデータ線３５に対して、画像信
号Ｖｉを２系統以上にシリアル−パラレル変換して供給
する構成としても良い。ここで、この変換数としては、
カラー画像信号が３つの色に係る信号からなることとの
関係から、３の倍数であることが制御や回路を簡易化す
る上で好ましい。

【０１０７】他の点については、第１実施形態と同様で
ある。すなわち、走査線駆動回路１０４において（Ｙ側
の）シフトレジスタ５００を構成する単位回路の狭ピッ
チ化や、Ｘ側やＹ側のイネーブル回路を、トランスミッ
ションゲートや、一方のチャネル型のＴＦＴを用いた構
成しても良い点、これらイネーブル回路を、Ｙ方向また
はＸ方向に一定の距離を置いて順次シフトして配置して
も良いし、交互に配置ししても良い点などは、第１実施
形態と同様である。

【０１０８】（第３実施形態）次に、本発明の第３実施
形態に係る液晶装置について説明する。図１１は、この
液晶装置の構成を示す全体ブロック図である。この図に
示される液晶装置にあっては、画像信号ＶＩＤ１〜ＶＩ
Ｄ３が複数の画像信号線４０２を介して供給される点に
おいて、第２実施形態に係る液晶装置（図９参照）と共
通であるが、１つのサンプリング制御信号が１つのサン
プリングスイッチ３０２に供給される点において、第２
実施形態に係る液晶装置と相違している。このため、サ
ンプリング制御信号線３０８は、第２実施形態のように
複数に分岐することなく、対応する１つのサンプリング
スイッチ３０２にのみ接続されている。このため、第３
実施形態において、データ線駆動回路１０１のイネーブ
ル回路６０２は、第１実施形態のように、データ線３５
の１本毎に対応して設けられることとなる。他について
は、第１および第２実施形態に係る液晶装置と同様であ
る。

【０１０９】ここで、第３実施形態に係る液晶装置は、
次の２つの動作モードのうち、いずれかで表示動作を行
うものである。すなわち、この液晶装置は、画像信号Ｖ
ｉがシリアル−パラレル変換されないで、３本の画像信
号線４０２に供給される第１の動作モード（順次駆
動）、または、画像信号Ｖｉが３系統にシリアル−パラ
レル変換されて、３本の画像信号線に順次分配される第
２の動作モード（複数本同時駆動）のいずれかで表示動
作を行うものである。ここで、走査線駆動回路１０４の
動作については、第１の動作モードでも、第２の動作モ
ードでも、第１または第２実施形態と同様である。ま
た、データ線駆動回路１０１の動作については、転送信
号Ｂ１、Ｂ２、…がＸ側のクロック信号ＣＬＸ（反転ク
ロック信号ＣＬＸ’）の半周期毎に順次シフトして出力
される点までは、第１および第２実施形態と同様である
ので、この点以降の動作の相違を中心に説明することと
する。

【０１１０】そこでまず、第１の動作モードにおける表
示動作について説明する。この第１の動作モードにおい
て、イネーブル回路６０２（図７参照）には、次のよう
なイネーブル信号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘ
が供給される。すなわち、イネーブル信号ＥＮＢ１ｘ、
ＥＮＢ２ｘ、ＥＮＢ３は、図１２に示されるように、ク
ロック信号ＣＬＸ（反転クロック信号ＣＬＸ’）に対し
て２倍の周波数を有する信号であり、そのパルス幅がク
ロック信号ＣＬＸ（反転クロック信号ＣＬＸ’）の約１
／３よりも短く、かつ、そのパルス幅期間が互いに時間
間隔ΔＴだけ離れて順次シフトして供給される。

【０１１１】したがって、第１実施形態と同様に、初段
のインバータＧ４から出力される転送信号Ｂ１は、イネ
ーブル信号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘによっ
て、時間軸で３つに順次分割され、かつ、時間間隔ΔＴ
を置いて、サンプリング制御信号Ｓ１、Ｓ２、Ｓ３、…
となり、次に、転送信号Ｂ２が、イネーブル信号ＥＮＢ
１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘによって、同様に時間軸
で３つに順次分割されて、サンプリング制御信号Ｓ４、
Ｓ５、Ｓ６となり、以下、同様な分割が繰り返される。

【０１１２】この結果、１水平走査期間において、サン
プリング制御信号Ｓ１、Ｓ２、Ｓ３、…が、互いに排他
的かつ順番に出力されるので、サンプリングスイッチ３
０２が図１１において左から順番に１個づつオンする。
この結果、画像信号線４０２に印加された画像信号ＶＩ
Ｄ１〜ＶＩＤ３、すなわち、画像信号Ｖｉそのものは、
データ線３５に順次サンプリングされて、当該水平走査
期間における選択走査線３１に接続されたＴＦＴ３０を
介して、順番に書き込まれることとなる。

【０１１３】このように、第３実施形態に係る液晶装置
において、第１の動作モードでは、データ線３５の１本
づつに、画像信号がサンプリングされ、これにより、対
応する各画素部が順次駆動されることとなる。

【０１１４】次に、第２の動作モードにおける表示動作
について説明する。この第２の動作モードにおいて、イ
ネーブル回路６０２（図７参照）には、次のようなイネ
ーブル信号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘが供給
される。すなわち、イネーブル信号ＥＮＢ１ｘ、ＥＮＢ
２ｘ、ＥＮＢ３ｘは、図１３に示されるように、クロッ
ク信号ＣＬＸ（反転クロック信号ＣＬＸ’）に対して２
倍の周波数を有する信号であるが、そのパルス幅がクロ
ック信号ＣＬＸ（反転クロック信号ＣＬＸ’）のパルス
幅よりも短く、かつ、そのパルス幅期間が互いに同位相
で供給される。

【０１１５】したがって、初段のインバータＧ４から出
力される転送信号Ｂ１は、イネーブル信号ＥＮＢ１ｘ、
ＥＮＢ２ｘ、ＥＮＢ３ｘによって同時に分配される結
果、サンプリング制御信号Ｓ１、Ｓ２、Ｓ３は、互い同
一の信号となる。これにより、図１１において左から数
えて１〜３番目のサンプリングスイッチ３０２が同時に
オンするので、シリアル−パラレル変換されて画像信号
ＶＩＤ１〜ＶＩＤ３が、左から数えて１〜３本目のデー
タ線３５に同時にサンプリングされて、当該水平走査期
間における選択走査線３１に接続されたＴＦＴ３０を介
して書き込まれることとなる。

【０１１６】次に、転送信号Ｂ２が、イネーブル信号Ｅ
ＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘによって、同様に同
時に分配される結果、サンプリング制御信号Ｓ４、Ｓ
５、Ｓ６となり、互い同一の信号となる。これにより、
図１１において左から数えて４〜６番目のサンプリング
スイッチ３０２が同時にオンするので、シリアル−パラ
レル変換されて画像信号ＶＩＤ１〜ＶＩＤ３が、左から
数えて４〜６本目のデータ線３５に同時にサンプリング
されて、当該水平走査期間における選択走査線３１に接
続されたＴＦＴ３０を介して書き込まれることとなり、
以下、同様な動作が、サンプリングスイッチ３０２の３
個毎（データ線３５の３本毎）に繰り返される。

【０１１７】このように、第３実施形態に係る液晶装置
において、第２の動作モードでは、データ線３５の３本
づつに、シリアル−パラレル変換された画像信号がサン
プリングされて、対応する各画素部が３個毎に同時に駆
動されることとなる。したがって結局、第３実施形態に
係る液晶装置では、順次駆動および複数本同時駆動のい
ずれの方式でも駆動可能となっている。

【０１１８】他の点については、第１および第２実施形
態と同様である。すなわち、走査線駆動回路１０４にお
いて（Ｙ側の）シフトレジスタ５００を構成する単位回
路の狭ピッチ化や、Ｘ側やＹ側のイネーブル回路を、ト
ランスミッションゲートや、一方のチャネル型のＴＦＴ
を用いた構成しても良い点、これらイネーブル回路を、
Ｙ方向またはＸ方向に一定の距離を置いて順次シフトし
て配置しても良いし、交互に配置しても良い点などは、
上記各実施形態と同様である。

【０１１９】（画像信号処理回路の構成）次に、第３実
施形態に係る液晶装置に、画像信号ＶＩＤ１〜ＶＩＤ３
のほか、第１または第２の動作モードに応じたイネーブ
ル信号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３などの各種の
タイミング信号を供給する画像信号処理回路の構成につ
いて説明する。図１４は、画像信号処理回路ＤＰａの構
成について、液晶装置２００を含めて示すブロック図で
ある。

【０１２０】この図において、ＲＧＢデコーダ２０１
は、外部の例えばビデオ再生装置などから入力されるビ
デオ信号Ｓvから、いわゆる光の三原色に相当する赤信
号、緑信号および青信号を抽出して、原色信号Ｓdvとし
てセレクタ２０２の一方の入力端子に供給するととも
に、当該ビデオ信号Ｓvから複合同期信号Ｓcsを抽出し
て同期信号分離部２０８の一方の入力端子へ供給するも
のである。このようなビデオ信号Ｓvは、例えば、ＮＴ
ＳＣや、ＰＡＬ、ＳＥＣＡＭなどの映像系信号である。

【０１２１】一方、ＲＧＢ信号Ｓpcは、外部の例えばコ
ンピュータから入力される画像信号であり、セレクタ２
０２の他方の入力端子に供給されるとともに、同期信号
分離部２０８の他方の入力端子へ供給される。なお、こ
のＲＧＢ信号Ｓpcは、いわゆるデータ系信号である。

【０１２２】次に、セレクタ２０２は、マイコン２１１
からの選択信号Ｓcに基づいて、上記原色信号Ｓdvまた
は上記ＲＧＢ信号Ｓpcのいずれか一方を選択し、選択画
像信号ＳgaとしてＡ／Ｄコンバータ２０３に出力するも
のである。続いて、Ａ／Ｄコンバータ２０３は、選択画
像信号Ｓgaをディジタル化し、ディジタル画像信号Ｓdg
として信号処理部２０４へ供給するものである。

【０１２３】なお、画像信号処理回路ＤＰａにおいて
は、原色信号ＳdvおよびＲＧＢ信号Ｓpcが同時に入力さ
れている場合に、セレクタ２０２が、そのいずれか一方
を選択する時と、原色信号ＳdvまたはＲＧＢ信号Ｓpcの
いずれか一方のみが入力されている場合に、セレクタ２
０２が当該入力信号を選択して出力する時との２通りが
ある。

【０１２４】さて、同期信号分離部２０８は、選択信号
Ｓcに基づいて、複合同期信号ＳcsまたはＲＧＢ信号Ｓp
cの一方から、そこに含まれる同期信号を抽出し、水平
同期信号Ｓhdおよび垂直同期信号Ｓvdを生成して、ＰＬ
Ｌ回路２０７と信号処理部２０４とにそれぞれ供給する
ものである。続いて、ＰＬＬ（Phase Locked Loop）回
路２０７は、入力される水平同期信号Ｓhdに基づいて、
信号処理部２０４において信号処理に用いられるクロッ
ク信号Ｓclkを生成して供給するものである。

【０１２５】一方、入力部２０９は、ユーザにより操作
される操作部（図示省略）を備え、その設定内容を示す
信号Ｓinを出力するものである。本実施形態に係る入力
部２０９は、特に、液晶装置２００において第１の動作
モード（順次駆動）とするか、あるいは、第２の動作モ
ード（複数本同時駆動）とするかについての設定内容を
示す信号Ｓinを生成して、インターフェイス部２１０に
供給する。ここで、ユーザは、通常、入力部２０９に対
して、ビデオ信号Ｓvによる画像を表示する場合には、
その画像の均一性を維持して表示すべく、第１の動作モ
ードを設定する旨の操作を行う一方、ＲＧＢ信号Ｓpcに
よる画像を表示する場合には、その画像の高速性を担保
して表示すべく、第２の動作モードを設定する旨の操作
を行う。

【０１２６】次に、インターフェイス部２１０は、入力
部２０９による信号Ｓinを、マイコン２１１が処理する
のに適した信号に変換するものである。そして、マイコ
ン２１１は、信号Ｓinが第１の動作モードの設定を示す
場合には、ビデオ信号Ｓvの選択を指示する選択信号Ｓc
と、第１の動作モードで制御すべき旨を指示する制御信
号Ｓchとを出力する一方、信号Ｓinが第２の動作モード
の設定を示す場合には、ＲＧＢ信号Ｓpcの選択を指示す
る選択信号Ｓcと、第２の動作モードで制御すべき旨を
指示する制御信号Ｓchとを出力する。このとき、マイコ
ン２１１は、ＥＥＰＲＯＭ（Electrically Erasable an
d Programmable Read Only Memory）２１２との間にお
いて必要な情報Ｓmの授受を行う。

【０１２７】さて、信号処理部２０４は、次の処理を行
うものである。すなわち、信号処理部２０４は、第１
に、入力されたディジタル画像信号Ｓdgに対してガンマ
補正等の信号処理を施して画像信号Ｓvdとして出力し、
第２に、制御信号Ｓchで示される動作モードにおいて必
要なタイミング信号Ｓvtを、水平同期信号Ｓhd、垂直同
期信号Ｓvdおよびクロック信号Ｓclkに基づいて生成し
て、Ｄ／Ａコンバータ２０５およびサンプルホールド部
２０６にそれぞれ供給し、第３に、液晶装置２００にお
ける駆動に必要であって、かつ、制御信号Ｓchにより示
される動作モードで必要なタイミング信号Ｓdtを、水平
同期信号Ｓhd、垂直同期信号Ｓvdおよびクロック信号Ｓ
clkに基づいて生成して、レベルシフタ２１３に供給す
る。ここで、タイミング信号Ｓdtは、Ｘ側のクロック信
号ＣＬＸ（および反転クロック信号ＣＬＸ’）や、Ｙ側
のクロック信号ＣＬＹ（および反転クロック信号ＣＬ
Ｙ’）、Ｘ側のスタートパルスＤＸ、Ｙ側のスタートパ
ルスＤＹ、Ｘ側のイネーブル信号ＥＮＢ１ｘ、ＥＮＢ２
ｘ、ＥＮＢ３ｘ、Ｙ側のイネーブル信号ＥＮＢ１ｙ、Ｅ
ＮＢ２ｙ、ＥＮＢ３ｙなど総称した信号であるが、これ
らは低論理振幅の信号である。このうち、イネーブル信
号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘは、第１の動作
モードでは図１２に示される波形で、また、第２の動作
モードでは図１３に示される波形で、それぞれ低論理振
幅（論理積により得られたパルス幅の短い信号）で出力
される。

【０１２８】さて、Ｄ／Ａコンバータ２０５は、信号処
理部２０４により処理されたディジタル画像信号Ｓvd
を、タイミング信号Ｓvtにしたがってアナログ信号Ｓav
dに変換するものであり、サンプルホールド部２０６
は、タイミング信号Ｓvtにしたがって、アナログ画像信
号Ｓadvをサンプル＆ホールドするものである。特に、
サンプルホールド部２０６は、第１の動作モードであれ
ば、同一の画像信号ＶＩＤ１〜ＶＩＤ３に分配して、ま
た、第２の動作モードであれば、３系統の画像信号ＶＩ
Ｄ１〜ＶＩＤ３に変換して、液晶装置２００に供給する
ものである。一方、レベルシフタ２１３は、タイミング
信号Ｓdtに含まれる各信号を、高論理振幅（論理積によ
り得られたパルス幅の長い信号）に変換して液晶装置２
００に供給するものである。

【０１２９】このような画像信号処理回路ＤＰａでは、
入力部２０９において第１の動作モードが設定されてい
る場合、マイコン２１１から、ビデオ信号Ｓvの選択を
指示する選択信号Ｓcが出力される。このため、セレク
タ２０２ではビデオ信号Ｓvが選択されて、Ａ／Ｄコン
バータ２０３によるディジタル変換を介して信号処理部
２０４に供給され、また、同期信号分離部２０８では、
当該ビデオ信号Ｓvから抽出された複合同期信号Ｓcsが
選択されて、そこに含まれる同期信号がさらに抽出され
る。さらに、マイコン２１１からは、また、第１の動作
モードで制御すべき旨を指示する制御信号Ｓchが出力さ
れる。このため、信号処理部２０４では、イネーブル信
号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘが、クロック信
号ＣＬＸ（および反転クロック信号ＣＬＸ’）の半周期
においてパルス幅が重ならないように順次シフトして出
力される。さらに、信号処理部２０４では、第１の動作
モード用のタイミング制御信号Ｓvtが出力され、これに
より、サンプルホールド部２０６では、アナログ画像信
号Ｓavdが、シリアル−パラレル変換されることなく、
同一の画像信号ＶＩＤ１〜ＶＩＤ３として供給されるこ
ととなる。

【０１３０】一方、入力部２０９において第２の動作モ
ードが設定されている場合、マイコン２１１から、ＲＧ
Ｂ信号Ｓpcの選択を指示する選択信号Ｓcが出力され
る。このため、セレクタ２０２ではＲＧＢ信号Ｓpcが選
択されて、Ａ／Ｄコンバータ２０３によるディジタル変
換を介して信号処理部２０４に供給され、また、同期信
号分離部２０８では、当該ＲＧＢ信号Ｓpcが選択され
て、そこに含まれる同期信号が抽出される。さらに、マ
イコン２１１からは、また、第２の動作モードで制御す
べき旨を指示する制御信号Ｓchが出力される。このた
め、信号処理部２０４では、イネーブル信号ＥＮＢ１
ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘが、クロック信号ＣＬＸ
（および反転クロック信号ＣＬＸ’）の半周期において
同位相で出力される。さらに、信号処理部２０４では、
第２の動作モード用のタイミング制御信号Ｓvtが出力さ
れ、これにより、サンプルホールド部２０６では、アナ
ログ画像信号Ｓavdがシリアル−パラレル変換されて、
詳細には、時間軸に３倍に伸長されるとともに、３本の
画像信号線に分配されて、画像信号ＶＩＤ１〜ＶＩＤ３
として供給されることとなる。

【０１３１】したがって、液晶装置２００では、入力し
た画像信号がビデオ信号Ｓvであれば、順次駆動が行わ
れる一方、入力した画像信号がＲＧＢ信号Ｓpcであれ
ば、複数本同時駆動が行われることになる。一般に、ビ
デオ信号Ｓvのような映像系信号では、その画像に動き
が多いので、順次駆動が適しており、反対に、ＲＧＢ信
号Ｓpcのようなデータ系信号では、その画像に動きが少
ない（または全くない）ので、複数本同時駆動が適して
いると言われている。このような画像信号処理回路ＤＰ
ａによれば、順次駆動または複数本同時駆動のいずれか
を、入力部２０９による動作モード設定にしたがって切
り替えることができるので、液晶装置２００において
は、ビデオ信号Ｓvを入力しても、ＲＧＢ信号Ｓvを入力
しても、高品質な表示が可能となる。

【０１３２】（画像信号処理回路の応用例）次に、画像
信号処理回路の応用例について説明する。図１４に示し
た画像信号処理回路ＤＰａにおいては、ユーザによる入
力部２０９の設定にしたがって、第１の動作モード（順
次駆動）と、第２の動作モード（複数本同時駆動）とを
切り替える構成としたが、この応用例に係る画像信号処
理回路は、表示すべき画像の動きの有無を検出し、その
検出結果に応じて動作モードを切り替えるものである。

【０１３３】図１５は、この応用例に係る画像信号処理
回路の構成について、液晶装置２００を含めて示すブロ
ック図である。この図１５に示される画像信号処理回路
ＤＰｂにおいて、図１４に示した画像信号処理回路ＤＰ
ａと相違する部分は、信号処理部２０４に、表示すべき
画像に動きがあるか否かを検出する動き検出部２１４が
備えられている点と、この動き検出部２１４による検出
信号Ｓmvにしたがってマイコン２１１が動作モードを設
定する点と、入力部２０９における機能が、動作モード
を設定するものでなく、単に、ビデオ信号Ｓvとして入
力される画像を表示するのか、あるいは、ＲＧＢ信号Ｓ
pcとして入力される画像を表示するのかを設定するのみ
である点との計３点である。他については、図１４に示
される画像信号処理回路ＤＰａと同一であるので、その
説明については省略することとする。

【０１３４】さて、この応用例では、入力部２０９にお
いてビデオ信号Ｓvによる画像を表示する旨の設定がな
されている場合、マイコン２１１から、ビデオ信号Ｓv
の選択を指示する選択信号Ｓcが出力される。このた
め、セレクタ２０２ではビデオ信号Ｓvが選択されて、
Ａ／Ｄコンバータ２０３によるディジタル変換を介して
信号処理部２０４に供給され、また、同期信号分離部２
０８では、当該ビデオ信号Ｓvから抽出された複合同期
信号Ｓcsが選択されて、そこに含まれる同期信号がさら
に抽出される。

【０１３５】一方、入力部２０９においてＲＧＢ信号Ｓ
pcによる画像を表示する旨の設定がなされている場合、
マイコン２１１から、ＲＧＢ信号Ｓpcの選択を指示する
選択信号Ｓcが出力される。このため、セレクタ２０２
ではＲＧＢ信号Ｓpcが選択されて、Ａ／Ｄコンバータ２
０３によるディジタル変換を介して信号処理部２０４に
供給され、また、同期信号分離部２０８では、当該ＲＧ
Ｂ信号Ｓpcが選択されて、そこに含まれる同期信号が抽
出される。

【０１３６】したがって、いずれにしても、信号処理部
２０４には、ディジタル画像信号Ｓdgが供給されること
となる。ここで、信号処理部２０４における動き検出部
２１４は、当該ディジタル画像信号Ｓdgにおける動きの
有無を検出し、その検出信号Ｓmvを生成して、マイコン
２１１に出力する。

【０１３７】一方、マイコン２１１は、当該動き検出信
号Ｓmvに基づいて次のようにして、動作モードを決定す
る。すなわち、マイコン２１１は、ディジタル画像信号
Ｓdgによる画像において、予め設定された所定時間（例
えば、１秒間）内に動きがあれば、動作モードを第１の
動作モード（順次駆動）に設定する旨の制御信号Ｓchを
生成する一方、所定時間内に動きがなければ、動作モー
ドを第２の動作モード（複数本同時駆動）に設定する旨
の制御信号Ｓchを生成して、信号処理部２０４に供給す
る。

【０１３８】以降、信号処理部２０４では、同様な動作
が制御信号Ｓchにしたがって行われる。すなわち、制御
信号Ｓchが第１の動作モードで制御すべき旨を指示する
場合、信号処理部２０４では、イネーブル信号ＥＮＢ１
ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘが、クロック信号ＣＬＸ
（および反転クロック信号ＣＬＸ’）の半周期において
パルス幅が重ならないように順次シフトして出力される
とともに、第１の動作モード用のタイミング制御信号Ｓ
vtが出力され、これにより、サンプルホールド部２０６
では、アナログ画像信号Ｓavdが、シリアル−パラレル
変換されることなく、同一の画像信号ＶＩＤ１〜ＶＩＤ
３として供給されることとなる。

【０１３９】一方、制御信号Ｓchが第２の動作モードで
制御すべき旨を指示する場合、信号処理部２０４では、
イネーブル信号ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘ
が、クロック信号ＣＬＸ（および反転クロック信号ＣＬ
Ｘ’）の半周期において同位相で出力されるとともに、
第２の動作モード用のタイミング制御信号Ｓvtが出力さ
れ、これにより、サンプルホールド部２０６では、アナ
ログ画像信号Ｓavdがシリアル−パラレル変換されて、
画像信号ＶＩＤ１〜ＶＩＤ３として供給されることとな
る。

【０１４０】したがって、このような応用例に係る画像
信号処理回路ＤＰｂによれば、入力されたビデオ信号Ｓ
vまたはＲＧＢ信号Ｓpcによる画像の動きがあれば（ま
たは、その動きが激しければ）、順次駆動が行われる一
方、画像に動きがなければ（または、その動きが少なけ
れば）、複数本同時駆動が行われることになる。このた
め、応用例に係る画像信号処理回路ＤＰｂを用いると、
画像に動きがあっても、なくても、適切な駆動方式に切
り替えられるので、液晶装置２００において高品質な表
示が可能となる。

【０１４１】（第４実施形態）次に、本発明の第４実施
形態に係る液晶装置について説明する。この実施形態に
係る液晶装置の全体構成は、上述した第３実施形態（図
１１参照）と同一である。すなわち、第４実施形態に係
る液晶装置は、画像信号ＶＩＤ１〜ＶＩＤ３が３本の画
像信号線４０２を介して供給されるとともに、１つのサ
ンプリング制御信号が１つのサンプリングスイッチ３０
２に供給される構成となっている。また、第４実施形態
に係る液晶装置は、第１の動作モード（順次駆動）また
は第２の動作モード（複数本同時駆動）のうち、いずれ
かで駆動を行う点においても上述した第３実施形態と共
通である。

【０１４２】ただし、そのデータ線駆動回路１０１は、
図１６に示される構成となっている。すなわち、第４実
施形態に係るデータ線駆動回路１０１ａでは、シフトレ
ジスタ６００を構成する単位回路の出力信号と、その後
段に位置する単位回路の出力信号との論理積信号が、Ｎ
ＡＮＤゲートＧ３およびインバータＧ４の直列接続によ
り求められて、これが転送信号として出力される点で、
上述した第１〜第３実施形態に係るデータ線駆動回路１
０１（図７参照）と同様であるが、当該転送信号が２本
に分岐し、この各々に第１のイネーブル回路６１２が設
けられるとともに、この第１のイネーブル回路６１２の
出力信号が、さらに３本に分岐し、この各々に第２のイ
ネーブル回路６２２が設けられる点で、上述した第１〜
第３実施形態に係るデータ線駆動回路１０１と相違して
いる。

【０１４３】さて、第１のイネーブル回路６１２は、２
つに分岐された転送信号のうち、いずれか一方と、第１
群のイネーブル信号ＥＮＢ１１ｘ、ＥＮＢ１２ｘのいず
れかとの否定論理積信号を出力する第１のＮＡＮＤゲー
ト６１３と、当該否定論理積信号を反転出力する第１の
インバータ６１４との直列接続から構成される。このう
ち、（分岐元が）同一の転送信号が供給される２つの第
１のＮＡＮＤゲート６１３のうち、図１６において左方
に位置するものには、第１群のイネーブル信号に属する
ＥＮＢ１１ｘが供給される一方、右方に位置するものに
は、第１群のイネーブル信号に属するＥＮＢ１２ｘが供
給されている。

【０１４４】ここで、第１群のイネーブル信号ＥＮＢ１
１ｘ、ＥＮＢ１２ｘは、動作モードによって変更されな
い固定的な信号である。詳細には、第１群のイネーブル
信号ＥＮＢ１１ｘ、ＥＮＢ１２ｘは、図１７または図１
８に示されるように、それぞれＸ側のクロック信号ＣＬ
Ｘ（反転クロック信号ＣＬＸ’）に対して２倍の周波数
を有する信号であり、そのパルス幅がクロック信号ＣＬ
Ｘ（反転クロック信号ＣＬＸ’）の約１／２であって、
そのパルス幅期間が互いに重複せずに順次シフトした信
号である。

【０１４５】説明の便宜上、第１のイネーブル回路６１
２の各々による出力信号を、図１６において左から順番
にＣ１、Ｃ２、Ｃ３…とすると、これら出力信号Ｃ１、
Ｃ２、Ｃ３…は、図１７または図１８に示される通りと
なる。すなわち、まず、転送信号Ｂ１が、イネーブル信
号ＥＮＢ１１ｘ、ＥＮＢ１２ｘによって、時間軸で２つ
に順次分割されて、出力信号Ｃ１、Ｃ２となり、次に、
転送信号Ｂ２が、イネーブル信号ＥＮＢ１１ｘ、ＥＮＢ
１２ｘによって、同様に時間軸で２つに順次分割され
て、出力信号Ｃ３、Ｃ４となり、以下、同様な分割が動
作モードにかかわらず繰り返される。

【０１４６】このような第１のイネーブル回路６１２の
１個による出力信号は、さらに３本に分岐され、この分
岐の各々に対応して第２のイネーブル回路６２２が設け
られている。詳細には、第２のイネーブル回路６２２
は、３つに分岐された出力信号のうち、いずれかと、第
２群のイネーブル信号ＥＮＢ２１ｘ、ＥＮＢ２２ｘ、Ｅ
ＮＢ２３ｘのいずれかとの否定論理積信号を出力する第
２のＮＡＮＤゲート６２３と、当該否定論理積信号を反
転出力する第２のインバータ６２４との直列接続からな
り、この第２のインバータ６２４による反転出力信号
が、１本のサンプリング制御信号線（図１１参照）３０
８を介してサンプリング制御信号として出力される構成
となっている。このうち、（分岐元が）同一の信号が供
給される３つの第２のＮＡＮＤゲート６２３のうち、図
１６において左方に位置するものには第２群のイネーブ
ル信号に属するＥＮＢ２１ｘが供給され、中間に位置す
るものには第２群のイネーブル信号に属するＥＮＢ２２
ｘが供給され、右方に位置するものには第２群のイネー
ブル信号に属するＥＮＢ２３ｘが供給されている。

【０１４７】ここで、第２群のイネーブル信号ＥＮＢ２
１ｘ、ＥＮＢ２２ｘ、ＥＮＢ２３ｘは、第１群のイネー
ブル信号ＥＮＢ１１ｘ、ＥＮＢ１２ｘとは異なり、動作
モードによって変更される信号である。詳細には、第２
群のイネーブル信号ＥＮＢ２１ｘ、ＥＮＢ２２ｘ、ＥＮ
Ｂ２３ｘは、第１の動作モード（順次駆動）では、図１
７に示されるように、それぞれＸ側のクロック信号ＣＬ
Ｘ（反転クロック信号ＣＬＸ’）に対して４倍の周波数
を有する信号であり、そのパルス幅が第１群のイネーブ
ル信号ＥＮＢ１１ｘ、ＥＮＢ１２ｘの約１／３であっ
て、そのパルス幅期間が互いに重複せずに順次シフトし
た信号となる一方、第２の動作モード（複数本同時駆
動）では、図１８に示されるように、それぞれＸ側のク
ロック信号ＣＬＸ（反転クロック信号ＣＬＸ’）に対し
て４倍の周波数を有する信号であり、そのパルス幅が第
１群のイネーブル信号ＥＮＢ１１ｘ、ＥＮＢ１２ｘのパ
ルス幅よりも短く、かつ、そのパルス幅期間が互いに同
位相である信号となる。

【０１４８】したがって、第２のイネーブル回路６２２
の各々によるサンプリング制御信号Ｓ１、Ｓ２、Ｓ３…
は、第１の動作モードでは、図１７に示される通りとな
る。すなわち、まず、図１６において最左端に位置する
第１のイネーブル回路６１２の出力信号Ｃ１が、第２群
のイネーブル信号ＥＮＢ２１ｘ、ＥＮＢ２２ｘ、ＥＮＢ
２３ｘによって、時間軸で３つに順次分割されて、サン
プリング制御信号Ｓ１、Ｓ２、Ｓ３となり、次に、左か
ら数えて２番目に位置する第１のイネーブル回路６１２
の出力信号Ｃ２が、同様に、第２群のイネーブル信号Ｅ
ＮＢ２１ｘ、ＥＮＢ２２ｘ、ＥＮＢ２３ｘによって、時
間軸で３つに順次分割されて、サンプリング制御信号Ｓ
４、Ｓ５、Ｓ６となり、以下、同様な分割が繰り返され
る。このため、第１の動作モードにおいて、サンプリン
グ制御信号Ｓ１、Ｓ２、Ｓ３、…は、互いにそのパルス
幅が重複することなく、順次シフトして出力されること
となる。

【０１４９】一方、第２のイネーブル回路６２２の各々
によるサンプリング制御信号Ｓ１、Ｓ２、Ｓ３…は、第
２の動作モードでは、図１８に示される通りとなる。す
なわち、まず、図１６において最左端に位置する第１の
イネーブル回路６１２の出力信号Ｃ１が、第２群のイネ
ーブル信号ＥＮＢ２１ｘ、ＥＮＢ２２ｘ、ＥＮＢ２３ｘ
によって、同時に３つに分配されて、サンプリング制御
信号Ｓ１、Ｓ２、Ｓ３となり、次に、左から数えて２番
目に位置する第１のイネーブル回路６１２の出力信号Ｃ
２が、同様に、第２群のイネーブル信号ＥＮＢ２１ｘ、
ＥＮＢ２２ｘ、ＥＮＢ２３ｘによって、同時に３つに分
配されて、サンプリング制御信号Ｓ４、Ｓ５、Ｓ６とな
り、以下、同様な分配が繰り返される。このため、第２
の動作モードにおいて、サンプリング制御信号Ｓ１、Ｓ
２、Ｓ３、…は、３つ毎に同一となり、かつ、サンプリ
ング制御信号Ｓ１〜Ｓ３、Ｓ４〜Ｓ６、Ｓ７〜Ｓ９、…
は、順次シフトして出力されることとなる。

【０１５０】このように第４実施形態にあっては、ま
ず、Ｘ側のシフトレジスタ６００の各単位回路に対応し
て出力される転送信号が、第１のイネーブル回路６１２
によって時間軸で２つに順次分割され、これにより、互
いにパルス幅が重ならない２つの信号が得られる。さら
に、当該２つの信号のうち、一方の信号が、第１の動作
モードにあっては、第２のイネーブル回路６２２によっ
て時間軸で３つに順次分割され、これにより、パルス幅
が互いに重ならない３つのサンプリング信号が得られる
一方、第２の動作モードにあっては、第２のイネーブル
回路６２２によって同時に３つに分配され、これによ
り、パルス幅が互いに同一の３つのサンプリング信号が
得られる。

【０１５１】なお、このような第１の動作モードにおけ
る順次駆動の書込、および、第２の動作モードにおける
複数本同時駆動の書込は、それぞれ第３実施形態と述べ
た通りであるので、ここでは、説明を省略する。

【０１５２】結局、本実施形態にあっては、Ｘ側のシフ
トレジスタ６００を構成する単位回路の１段に対して、
６つのサンプリング制御信号が生成されることになるの
で、第３実施形態と比較して、さらに、シフトレジスタ
６００における単位回路のＸ方向回路ピッチを、さらに
緩和させることが可能となる。具体的には、シフトレジ
スタ６００における単位回路の構成段数が、第１のイネ
ーブル回路６１２による分割数「２」と第２のイネーブ
ル回路６２２による分割数「３」との積の逆数「１／
６」に低減されるので、第１実施形態におけるＹ側の狭
ピッチ化と相まって画素ピッチの狭小化に大いに貢献す
ることとなる。さらに、シフトレジスタにおける駆動周
波数を１／６に低減されるので、これに伴って消費電力
を抑えることも可能となる。

【０１５３】他の点については、第１〜第３実施形態と
同様である。すなわち、走査線駆動回路１０４において
（Ｙ側の）シフトレジスタ５００を構成する単位回路の
狭ピッチ化や、Ｘ側やＹ側のイネーブル回路を、トラン
スミッションゲートや、一方のチャネル型のＴＦＴを用
いた構成しても良い点、これらイネーブル回路を、Ｙ方
向またはＸ方向に一定の距離を置いて順次シフトして配
置しても良いし、交互に配置しても良い点などは、上記
各実施形態と同様である。

【０１５４】なお、第１群のイネーブル信号ＥＮＢ１１
ｘ、ＥＮＢ１２ｘと、第２群のイネーブル信号ＥＮＢ２
１ｘ、ＥＮＢ２２ｘ、ＥＮＢ２３ｘとは、例えば、図１
４や図１５における信号処理部２０４によりタイミング
信号Ｓdtとして、入力部２０９による設定や、画像の動
きに応じて生成されるものである。

【０１５５】また、この第４実施形態においては、第１
のイネーブル回路６１２による分割数を「２」とし、第
２のイネーブル回路６１２による分割数「３」とした
が、本発明は、これに限られないことは言うまでもな
い。

【０１５６】（液晶装置の全体構成）次に、上述した各
実施形態に係る液晶装置の全体構成について、図１９お
よび図２０を参照して説明する。ここで、図１９は、液
晶装置の構成を示す平面図であり、図２０は、図１９に
おけるＨ−Ｈ’線の断面図である。

【０１５７】これらの図に示されるように、液晶装置２
００は、ＴＦＴ３０や画素電極などが形成されたＴＦＴ
アレイ基板１０と、対向電極などが形成された対向基板
２０とが、互いに電極形成面が対向するように、かつ、
一定の間隙を保って挟持された構成となっている。そし
て、液晶装置２００は、ＴＦＴアレイ基板１０および対
向基板２０との間隙に、電気光学材料の一例たる液晶５
０をシール材５２によって封入した構造となっている。
ここで、対向基板２０における対向面であって、シール
材５２の内側には、画面表示領域と周辺領域とを区切る
ための遮光膜５３が、いわゆる額縁として設けられてい
る。一方、ＴＦＴアレイ基板１０の対向面であって、シ
ール材５２の外側一辺には、データ線駆動回路１０１
が、サンプリング回路３０２（図１９または図２０では
図示省略）とともに形成されて、データ線を駆動する構
成となっている。さらに、この一辺には複数の接続電極
１０２が形成されて、画像信号処理回路からの各種タイ
ミング信号や画像信号などを入力する構成となってい
る。また、この一辺に隣接する２辺には、それぞれ走査
線駆動回路１０４が形成されて、走査線をそれぞれ両側
から駆動する構成となっている。なお、走査線に供給さ
れる走査信号の遅延が問題にならないのであれば、走査
線駆動回路１０４を片側１個だけに形成する構成でも良
い。ほかに、ＴＦＴアレイ基板１０には、データ線への
書込負荷を低減するために、画像信号に先行するタイミ
ングにおいて各データ線所定電位にプリチャージするプ
リチャージ回路を形成しても良いし、液晶装置の品質
や、欠陥などを検査するための検査回路を形成しても良
い。

【０１５８】なお、ＴＦＴアレイ基板１０において、残
る一辺には、画面表示領域の両側に設けられた走査線駆
動回路１０４の間を接続するための複数の配線１０５が
設けられている。また、対向基板２０の四隅では、導通
材１０６によって、ＴＦＴアレイ基板１０と対向基板２
０との間で電気的導通が図られている。

【０１５９】ほかに、対向基板２０には、液晶装置２０
０の用途や必要に応じて、例えば、第１に、カラーフィ
ルタが所定の配列で設けられるとともに、このカラーフ
ィルタの間隙ブラックマトリクスが設けられ、第２に、
液晶装置２００に光を照射するバックライトが設けられ
る。特に色光変調の用途の場合には、カラーフィルタは
形成されずにブラックマトリクスが対向基板２０に設け
られる。

【０１６０】くわえて、ＴＦＴ素子アレイ基板１０およ
び対向基板２０の対向面には、それぞれ所定の方向にラ
ビング処理された配向膜（図示省略）などが設けられる
一方、その各背面側には、液晶の配位方向に応じた偏光
子や、位相差板など（ともに図示省略）がそれぞれ設け
られる。ただし、液晶５０として、高分子中に微小粒と
して分散させた高分子分散型液晶を用いれば、前述の配
向膜や、偏光子、位相差版等が不要となる結果、光利用
効率が高まるので、高輝度化や低消費電力化などの点に
おいて有利である。

【０１６１】ところで、各実施形態において用いられる
走査線駆動回路１０４については、図１９に示されるよ
うに、画面表示領域の左右両側に２分割して設けるとと
もに、走査線３１を画面表示領域の左右両側から交互に
配線した構成としても良い。具体的には、例えば、上か
ら数えて、奇数本目の走査線３１については、左右両側
に設けられた走査線駆動回路１０４のうち、いずれか一
方で、偶数本目の走査線３１については、他方の走査線
駆動回路１０４で、それぞれ駆動する構成としても良
い。このように構成すれば、２分割された走査線駆動回
路１０４により、走査線３１が画面表示領域の左右両側
から交互に駆動されるので、走査線駆動回路１０４にお
いて、シフトレジスタ５００を構成する単位回路のＹ方
向の回路ピッチを倍に緩和することが可能となる。ただ
し、走査線を両側から同時に駆動する構成の方が、走査
信号の遅延時間を低減する観点からは有利である。

【０１６２】なお、上述した各実施形態においては、Ｔ
ＦＴアレイ基板１０をガラス等の透明な絶縁性基板によ
り構成して、当該基板上に画素部のスイッチング素子
（ＴＦＴ１１６）や駆動回路の素子を構成するものとし
て説明したが、本発明はこれに限られるものではない。
例えば、基板１０を半導体基板により構成して、当該半
導体基板の表面にソース、ドレイン、チャネルが形成さ
れた絶縁ゲート型電界効果トランジスタによって、画素
のスイッチング素子や駆動回路の素子を構成しても良
い。このように基板１０を半導体基板により構成する場
合には、透過型として用いることができないため、画素
電極１１がアルミニウムなどで形成されて、反射型とし
て用いられることとなる。また、単に、基板１０を透明
基板として、画素電極１１を反射型にしても良い。

【０１６３】さらに、上述した各実施形態にあっては、
画素部のスイッチング素子を、ＴＦＴで代表される３端
子素子として説明したが、ダイオード等の２端子素子で
構成しても良い。ただし、画素のスイッチング素子とし
て２端子素子を用いる場合には、走査線３１を一方の基
板に形成し、データ線３５を他方の基板に形成するとと
もに、２端子素子を、走査線３１またはデータ線３５の
いずれか一方と、画素電極１１との間に形成する必要が
ある。

【０１６４】また、上述した各実施形態は、電気光学材
料として液晶を用いた液晶装置として説明したが、本発
明は、これに限られない。例えば、電気光学材料とし
て、液晶のほかに、エレクトロルミネッセンス素子など
を用いて、その電気光学効果により表示を行う表示装置
にも適用可能である。すなわち、本発明は、上述した液
晶装置と類似の構成を有するすべての電気光学装置に適
用可能である。

【０１６５】（液晶装置の応用：液晶プロジェクタ）次
に、上述した各実施形態に係る液晶装置を用いた電子機
器の一例として、液晶プロジェクタについて説明する。
図２１は、液晶プロジェクタの構成例を示す平面図であ
る。ここで、液晶プロジェクタ１１００とは、上述した
電気光学装置としての液晶装置を含む液晶モジュールの
３組を、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）色のラ
イトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いた
ものである。

【０１６６】さて、図２１に示されるように、液晶プロ
ジェクタ１１００では、メタルハライドランプ等の白色
光源のランプユニット１１０２から発せられた光が、３
枚のミラー１１０６および２枚のダイクロイックミラー
１１０８によって、ＲＧＢの３原色に対応するＲ光、Ｇ
光、Ｂ光に分離され、各色に対応するライトバルブ１０
０Ｒ、１００Ｇ、１００Ｂにそれぞれ導かれる。ここ
で、特にＢ光は、長い光路による光損失を防ぐために、
入射レンズ１１２２、リレーレンズ１１２３および出射
レンズ１１２４からなるリレーレンズ系１１２１を介し
て導かれる。そして、ライトバルブ１００Ｒ、１００
Ｇ、１００Ｂによりそれぞれ光変調された３原色に対応
する光成分は、ダイクロイックプリズム１１１２により
再度合成された後、投射レンズ１１１４により、スクリ
ーン１１２０にカラー画像として投射されることとな
る。

【０１６７】なお、ライトバルブ１００Ｒ、１００Ｂ、
１００Ｇには、ダイクロイックミラー１１０８によっ
て、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、
カラーフィルタを設ける必要はない。

【０１６８】また、液晶プロジェクタのほかにも、電子
機器の例としては、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、テレビ電話、POS端末、
タッチパネルを備えた装置等などが挙げられる。そし
て、これらの各種電子機器に、本発明に係る電気光学装
置が適用可能であるのは言うまでもない。

【０１６９】

【発明の効果】以上説明したように本発明によれば、比
較的簡単な回路構成を用いて画素ピッチの微細化に対応
することが可能となる。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態に係る液晶装置の全
体構成を示すブロック図である。

【図２】 同液晶装置における走査線駆動回路の構成を
示す回路図である。

【図３】 同走査線駆動回路の動作を説明するためのタ
イミングチャートである。

【図４】 （ａ）は、クロックドインバータを示す図で
あり、（ｂ）は、その実際の構成を示す回路図である。

【図５】 （ａ）は、走査線駆動回路（または、データ
線駆動回路）の変形例を示す回路図であり、（ｂ）は、
そのトランスミッションゲートの実際的な構成の一例を
示す回路図であり、（ｃ）は、その他の例を示す回路図
である。

【図６】 （ａ）は、走査線駆動回路（または、データ
線駆動回路）におけるイネーブル回路の配置の一例を示
す図であり、（ｂ）は、他の配置を示す図である。

【図７】 同液晶装置におけるデータ線駆動回路の構成
を示す回路図である。

【図８】 同データ線駆動回路の動作を説明するための
タイミングチャートである。

【図９】 本発明の第２の実施形態に係る液晶装置の全
体構成を示すブロック図である。

【図１０】 同液晶装置におけるデータ線駆動回路の動
作を説明するためのタイミングチャートである。

【図１１】 本発明の第３の実施形態に係る液晶装置の
全体構成を示すブロック図である。

【図１２】 同液晶装置のデータ線駆動回路において、
第１の動作モードである場合の動作を説明するためのタ
イミングチャートである。

【図１３】 同液晶装置のデータ線駆動回路において、
第２の動作モードである場合の動作を説明するためのタ
イミングチャートである。

【図１４】 同液晶装置を含む画像信号処理回路の構成
の一例を示すブロック図である。

【図１５】 同画像信号処理回路の構成の他例を示すブ
ロック図である。

【図１６】 本発明の第４の実施形態に係る液晶装置の
うち、データ線駆動回路の要部構成を示す回路図であ
る。

【図１７】 同データ線駆動回路において、第１の動作
モードである場合の動作を説明するためのタイミングチ
ャートである。

【図１８】 同データ線駆動回路において、第２の動作
モードである場合の動作を説明するためのタイミングチ
ャートである。

【図１９】 各実施形態に係る液晶装置の構成を示す平
面図である。

【図２０】 図１９におけるＨ−Ｈ’断面図である。

【図２１】 各実施形態のいずれかの液晶装置を用いた
液晶プロジェクタの構成を示す平面図である。

【符号の説明】

１ａ…液晶表示部 １０…ＴＦＴアレイ基板 １１…画素電極 ２０…対向基板 ３０…ＴＦＴ ３１…走査線 ３２…容量線 ３５…データ線（ソース電極） １０１…データ線駆動回路 １０４…走査線駆動回路 ２００…液晶装置 ２０４…信号処理部 ２０９…入力部 ２１１…マイコン ２１４…動き検出部 ３０２…サンプリングスイッチ ４００〜４０２…画像信号線 ５００…（Ｙ側の）シフトレジスタ ５０２…（Ｙ側の）イネーブル回路 ５０３…ＮＡＮＤゲート ５０４…インバータ ５０５…トランスミッションゲート ５０７…ＴＦＴ ６００…（Ｘ側の）シフトレジスタ ６０２…（Ｘ側の）イネーブル回路 ６０３…ＮＡＮＤゲート ６０４…インバータ ６１２…第１のイネーブル回路 ６１３…第１のＮＡＮＤゲート ６１４…第１のインバータ ６２２…第２のイネーブル回路 ６２３…第２のＮＡＮＤゲート ６２４…第２のインバータ Ｖｉ、ＶＩＤ１、ＶＩＤ２、ＶＩＤ３…画像信号 ＬＹ２〜…（Ｙ側の）単位回路 ＬＸ１〜…（Ｘ側の）単位回路 Ａ１〜、Ｂ１〜…転送信号 ＥＮＢ１ｙ、ＥＮＢ２ｙ、ＥＮＢ３ｙ…（Ｙ側の）イネ
ーブル信号 ＥＮＢ１ｘ、ＥＮＢ２ｘ、ＥＮＢ３ｘ…（Ｘ側の）イネ
ーブル信号 ＥＮＢ１１ｘ、ＥＮＢ１２ｘ、ＥＮＢ１３ｘ…第１群の
イネーブル信号 ＥＮＢ２１ｘ、ＥＮＢ２２ｘ、ＥＮＢ２３ｘ…第２群の
イネーブル信号 Ｙ１〜…走査信号 Ｓ１〜…サンプリング制御信号 Ｓmv…検出信号

Claims (31)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と複数のデータ線との交差
   に対応して設けられたスイッチング素子と、前記スイッ
   チング素子に接続された画素電極とからなる画素を駆動
   する電気光学装置の駆動回路であって、 前記走査線の本数よりも少ない段数の単位回路からなる
   シフトレジスタであって、所定周期のクロック信号に基
   づいて各段の単位回路からの転送信号を順次出力するシ
   フトレジスタと、 前記各段の単位回路から出力された転送信号を時間軸上
   で複数に分割して、それぞれを走査信号として前記走査
   線に順次出力する出力手段とを備えることを特徴とする
   電気光学装置の駆動回路。
2. 【請求項２】 前記出力手段は、 前記単位回路にそれぞれ対応して設けられ、各々は、対
   応する単位回路から出力された転送信号を複数本に分岐
   する分岐配線と、 前記分岐配線による分岐に対応して設けられ、各々は、
   前記分岐配線により分岐された転送信号と、所定のイネ
   ーブル信号との論理積信号を走査信号として出力するイ
   ネーブル回路とを備え、 同一の分岐配線によって分岐された転送信号が供給され
   るイネーブル回路同士においては、アクティブ期間が互
   いに重複しないイネーブル信号が個別に供給されること
   を特徴とする請求項１に記載の電気光学装置の駆動回
   路。
3. 【請求項３】 隣接するイネーブル回路はデータ線の配
   列方向に沿って、互い違いに配置されていることを特徴
   とする請求項２に記載の電気光学装置の駆動回路。
4. 【請求項４】 前記イネーブル回路の各々は、 前記転送信号と前記所定のイネーブル信号とを入力する
   ＮＡＮＤゲートと、その出力を反転するインバータとの
   直列接続からなることを特徴とする請求項２に記載の電
   気光学装置の駆動回路。
5. 【請求項５】 前記イネーブル回路の各々は、 前記転送信号が入力され、かつ、前記所定のイネーブル
   信号が入力されたとき、前記走査信号を出力するトラン
   スミッションゲートであることを特徴とする請求項２に
   記載の電気光学装置の駆動回路。
6. 【請求項６】 前記イネーブル回路の各々は、 前記転送信号が入力され、かつ、前記所定のイネーブル
   信号が入力されたとき、前記走査信号を出力する薄膜ト
   ランジスタであって、Ｐ型またはＮ型のうち、いずれか
   一方のチャネル型からなることを特徴とする請求項２に
   記載の電気光学装置の駆動回路。
7. 【請求項７】 前記駆動回路は、 前記画素電極の形成領域を挟んで両側に形成されて、 前記両側のうち、一方に形成された駆動回路は、前記複
   数の走査線のうち、奇数本目の走査線に対して走査信号
   を出力し、他方に形成された駆動回路は、偶数本目の走
   査線に対して走査信号を出力することを特徴とする請求
   項１に記載の電気光学装置の駆動回路。
8. 【請求項８】 請求項１に記載の電気光学装置の駆動回
   路を備えたことを特徴とする電気光学装置。
9. 【請求項９】 複数の走査線と複数のデータ線との交差
   に対応して設けられたスイッチング素子と、前記スイッ
   チング素子に接続された画素電極とからなる画素を駆動
   する電気光学装置の駆動回路であって、 前記データ線の本数よりも少ない段数の単位回路からな
   るシフトレジスタであって、所定周期のクロック信号に
   基づいて各段の単位回路から転送信号を順次出力するシ
   フトレジスタと、 前記各段の単位回路から出力された転送信号を、時間軸
   上で複数に分割してサンプリング制御信号として出力す
   る出力手段と、 前記データ線のそれぞれに対応して設けられ、各々は、
   前記出力手段により分割されたサンプリング制御信号に
   したがって、画像信号をサンプリングして対応するデー
   タ線に供給するサンプリングスイッチとを備えることを
   特徴とする電気光学装置の駆動回路。
10. 【請求項１０】 前記出力手段は、 前記単位回路にそれぞれ対応して設けられ、各々は、対
    応する単位回路から出力された転送信号を複数本に分岐
    する分岐配線と、 前記分岐配線による分岐に対応して設けられ、各々は、
    前記分岐配線により分岐された転送信号と、所定のイネ
    ーブル信号との論理積信号をサンプリング制御信号とし
    て出力するイネーブル回路とを備え、 同一の分岐配線によって分岐された転送信号が供給され
    るイネーブル回路同士においては、アクティブ期間が互
    いに重複しないイネーブル信号が個別に供給されること
    を特徴とする請求項９に記載の電気光学装置の駆動回
    路。
11. 【請求項１１】 前記イネーブル回路の各々は、 前記転送信号と前記所定のイネーブル信号とを入力する
    ＮＡＮＤゲートと、その出力を反転するインバータとの
    直列接続からなることを特徴とする請求項１０に記載の
    電気光学装置の駆動回路。
12. 【請求項１２】 前記イネーブル回路の各々は、 前記転送信号が入力され、かつ、前記所定のイネーブル
    信号が入力されたとき、前記サンプリング制御信号を出
    力するトランスミッションゲートであることを特徴とす
    る請求項１０に記載の電気光学装置の駆動回路。
13. 【請求項１３】 請求項９に記載の電気光学装置の駆動
    回路を備えたことを特徴とする電気光学装置。
14. 【請求項１４】 複数の走査線と複数のデータ線との交
    差に対応して設けられたスイッチング素子と、前記スイ
    ッチング素子に接続された画素電極とを有し、所定本数
    のデータ線毎に、シリアル−パラレル変換された画像信
    号を同時にサンプリングする電気光学装置の駆動回路で
    あって、 画像信号が同時にサンプリングされるデータ線の本数よ
    りも少ない段数の単位回路からなるシフトレジスタであ
    って、所定周期のクロック信号に基づいて各段の単位回
    路から転送信号を順次出力するシフトレジスタと、 前記各段の単位回路から出力された転送信号を、時間軸
    上で複数に分割してサンプリング制御信号として出力す
    る出力手段と、 前記データ線のそれぞれに対応して設けられ、各々は、
    前記サンプリング制御信号にしたがって、前記画像信号
    のうちいずれかをサンプリングして、対応するデータ線
    に供給するサンプリングスイッチであって、相隣接する
    データ線の複数本に対応して設けられたもの同士は、同
    一のサンプリング制御信号によって同時に異なる画像信
    号をサンプリングするサンプリングスイッチとを備える
    ことを特徴とする電気光学装置の駆動回路。
15. 【請求項１５】 前記出力手段は、 前記単位回路にそれぞれ対応して設けられ、各々は、対
    応する単位回路により出力された転送信号を複数本に分
    岐する分岐配線と、 前記分岐配線による分岐に対応して設けられ、各々は、
    前記分岐配線により分岐された転送信号と、所定のイネ
    ーブル信号との論理積信号をサンプリング制御信号とし
    て出力するイネーブル回路とを備え、 同一の分岐配線によって分岐された転送信号が供給され
    るイネーブル回路同士においては、アクティブ期間が互
    いに重複しないイネーブル信号が個別に供給されること
    を特徴とする請求項１４に記載の電気光学装置の駆動回
    路。
16. 【請求項１６】 前記イネーブル回路の各々は、 前記転送信号と前記所定のイネーブル信号とを入力する
    ＮＡＮＤゲートと、その出力を反転するインバータとの
    直列接続からなることを特徴とする請求項１５に記載の
    電気光学装置の駆動回路。
17. 【請求項１７】 前記イネーブル回路の各々は、 前記転送信号が入力され、かつ、前記所定のイネーブル
    信号が入力されたとき、前記サンプリング制御信号を出
    力するトランスミッションゲートであることを特徴とす
    る請求項１５に記載の電気光学装置の駆動回路。
18. 【請求項１８】 請求項１４に記載の電気光学装置の駆
    動回路を備えたことを特徴とする電気光学装置。
19. 【請求項１９】 複数の走査線と複数のデータ線との交
    差に対応して設けられたスイッチング素子と、前記スイ
    ッチング素子に接続された画素電極とからなる画素を駆
    動する電気光学装置の駆動回路であって、 前記データ線の本数よりも少ない段数の単位回路からな
    るシフトレジスタであって、所定周期のクロック信号に
    基づいて各段の単位回路から転送信号を順次出力するシ
    フトレジスタと、 前記各段の単位回路から出力された転送信号を、時間軸
    上で複数に分割、または、同時に複数に分配してサンプ
    リング制御信号として出力する出力手段と、 前記データ線のそれぞれに対応して設けられ、各々は、
    出力手段により分割または分配された転送信号にしたが
    って、複数本の画像信号線のうち、いずれか１本に供給
    された画像信号をサンプリングして、対応するデータ線
    に供給するサンプリングスイッチとを備えることを特徴
    とする電気光学装置の駆動回路。
20. 【請求項２０】 前記出力手段が、転送信号を時間軸上
    で複数に分割する場合、前記複数本の画像信号線には、
    同じ画像信号が供給されて、サンプリングスイッチの各
    々は、当該画像信号を順次サンプリングする一方、 前記出力手段が、転送信号を同時に複数に分配する場
    合、前記複数本の画像信号線には、１系統の画像信号が
    時間軸に当該複数倍に伸長されるとともに分配されて、
    前記サンプリングスイッチのうち、相隣接するデータ線
    の複数本に対応して設けられたもの同士は、異なる画像
    信号を同時にサンプリングすることを特徴とする請求項
    １９に記載の電気光学装置の駆動回路。
21. 【請求項２１】 前記出力手段は、 前記単位回路にそれぞれ対応して設けられ、各々は、対
    応する単位回路により出力された転送信号を複数本に分
    岐する分岐配線と、 前記分岐配線による分岐に対応して設けられ、各々は、
    前記分岐配線により分岐された転送信号と、所定のイネ
    ーブル信号との論理積信号をサンプリング制御信号とし
    て出力するイネーブル回路とを備え、 転送信号を時間軸上で複数に分割する場合、同一の分岐
    配線によって分岐された転送信号が供給されるイネーブ
    ル回路同士においては、当該転送信号が供給される期間
    でアクティブ期間が互いに重複しないイネーブル信号が
    個別に供給される一方、 転送信号を同時に複数に分配する場合、同一の分岐配線
    によって分岐された転送信号が供給されるイネーブル回
    路同士においては、当該転送信号が供給される期間でア
    クティブ期間が同一であるイネーブル信号が個別に供給
    されることを特徴とする請求項２０に記載の電気光学装
    置の駆動回路。
22. 【請求項２２】 前記イネーブル回路の各々は、 前記転送信号と前記所定のイネーブル信号とを入力する
    ＮＡＮＤゲートと、その出力を反転するインバータとの
    直列接続からなることを特徴とする請求項２１に記載の
    電気光学装置の駆動回路。
23. 【請求項２３】 前記イネーブル回路の各々は、 前記転送信号が入力され、かつ、前記所定のイネーブル
    信号が入力されたとき、前記サンプリング制御信号を出
    力するトランスミッションゲートであることを特徴とす
    る請求項２１に記載の電気光学装置の駆動回路。
24. 【請求項２４】 請求項１９に記載の電気光学装置の駆
    動回路を備えたことを特徴とする電気光学装置。
25. 【請求項２５】 前記出力手段において、転送信号を時
    間軸上で複数に分割するか、または、転送信号を同時に
    複数に分配するかについて判定する判定手段と、 転送信号を時間軸上で複数に分割する、と判定された場
    合には、同一の分岐配線によって分岐された転送信号が
    供給されるイネーブル回路同士に、当該転送信号が供給
    される期間でアクティブ期間が互いに重複しないイネー
    ブル信号を個別に供給する一方、転送信号を同時に複数
    に分配する、と判定された場合には、同一の分岐配線に
    よって分岐された転送信号が供給されるイネーブル回路
    同士に、当該転送信号が供給される期間でアクティブ期
    間が同一であるイネーブル信号を個別に供給する供給手
    段とを備えることを特徴とする請求項２４に記載の電気
    光学装置。
26. 【請求項２６】 前記判定手段は、入力した画像信号の
    種類に基づいて前記判定を行うことことを特徴とする請
    求項２５に記載の電気光学装置。
27. 【請求項２７】 入力した画像信号における動きを検出
    して、その検出信号を出力する動き検出手段をさらに備
    え、 前記判定手段は、前記検出信号に基づいて、予め設定さ
    れた時間内に前記動きがあると判定した場合には、転送
    信号を時間軸上で複数に分割すると判定する一方、前記
    時間内に前記動きがないと判定した場合には、転送信号
    を同時に複数に分配すると判定することを特徴とする請
    求項２５に記載の電気光学装置。
28. 【請求項２８】 複数の走査線と複数のデータ線との交
    差に対応して設けられたスイッチング素子と、前記スイ
    ッチング素子に接続された画素電極とからなる画素を駆
    動する電気光学装置の駆動回路であって、 前記データ線の本数よりも少ない段数の単位回路からな
    るシフトレジスタであって、所定周期のクロック信号に
    基づいて各段の単位回路から転送信号を順次出力するシ
    フトレジスタと、 前記各段の単位回路から出力された転送信号を、時間軸
    上で複数に分割する第１の出力手段と、 前記第１の出力手段により分割された転送信号を、さら
    に、時間軸上で複数に分割、または、同時に複数に分配
    してサンプリング制御信号として出力する第２の出力手
    段と、 前記データ線のそれぞれに対応して設けられ、各々は、
    前記第２の出力手段により分割または分配された転送信
    号にしたがって、複数本の画像信号線のうち、いずれか
    １本に供給された画像信号をサンプリングして、対応す
    るデータ線に供給するサンプリングスイッチとを備える
    ことを特徴とする電気光学装置の駆動回路。
29. 【請求項２９】 前記第２の出力手段が、転送信号を時
    間軸上で複数に分割する場合、前記複数本の画像信号線
    には、同じ画像信号が供給されて、サンプリングスイッ
    チの各々は、当該画像信号を順次サンプリングする一
    方、 前記第２の出力手段が、転送信号を同時に複数に分配す
    る場合、前記複数本の画像信号線には、１系統の画像信
    号が時間軸に当該複数倍に伸長されるとともに分配され
    て、前記サンプリングスイッチのうち、相隣接するデー
    タ線の複数本に対応して設けられたもの同士は、当該画
    像信号を同時にサンプリングすることを特徴とする請求
    項２８に記載の電気光学装置の駆動回路。
30. 【請求項３０】 前記第１の出力手段は、 前記単位回路にそれぞれ対応して設けられ、各々は、対
    応する単位回路により出力された転送信号を複数本に分
    岐する第１の分岐配線と、 前記第１の分岐配線による分岐に対応して設けられ、各
    々は、前記第１の分岐配線により分岐された転送信号
    と、第１群のイネーブル信号との論理積信号を出力する
    第１のイネーブル回路とを備え、 同一の第１の分岐配線によって分岐された転送信号が供
    給される第１のイネーブル回路同士においては、当該転
    送信号が供給される期間でアクティブ期間が互いに重複
    しない第１群のイネーブル信号が個別に供給され、 前記第２の出力手段は、 前記第１のイネーブル回路にそれぞれ対応して設けら
    れ、各々は、対応する第１のイネーブル回路により分割
    された転送信号を複数本に分岐する第２の分岐配線と、 前記第２の分岐配線による分岐に対応して設けられ、各
    々は、前記第２の分岐配線により分岐された転送信号
    と、第２群のイネーブル信号との論理積信号をサンプリ
    ング制御信号として出力する第２のイネーブル回路とを
    備え、 転送信号を時間軸上で複数に分割する場合、同一の第２
    の分岐配線によって分岐された転送信号が供給される第
    ２のイネーブル回路同士においては、当該転送信号が供
    給される期間でアクティブ期間が互いに重複しない第２
    群のイネーブル信号が個別に供給される一方、 転送信号を同時に複数に分配する場合、同一の第２の分
    岐配線によって分岐された転送信号が供給される第２の
    イネーブル回路同士においては、当該転送信号が供給さ
    れる期間でアクティブ期間が同一である第２群のイネー
    ブル信号が個別に供給されることを特徴とする請求項２
    ９に記載の電気光学装置の駆動回路。
31. 【請求項３１】 請求項３０に記載の電気光学装置の駆
    動回路を備えたことを特徴とする電気光学装置。