JP2007212559A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2007212559A JP2007212559A JP2006029976A JP2006029976A JP2007212559A JP 2007212559 A JP2007212559 A JP 2007212559A JP 2006029976 A JP2006029976 A JP 2006029976A JP 2006029976 A JP2006029976 A JP 2006029976A JP 2007212559 A JP2007212559 A JP 2007212559A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- circuit
- clock
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】駆動回路が、シフトレジスタ回路を有し、シフトレジスタ回路は、多段に縦続接続されるn(n≧2)個の基本回路を有し、前記基本回路は、第1電極にクロックが印加される第1導電型の第1のトランジスタと、第1電極に第2の電源電圧が印加され、第1導電型とは導電型が異なる第2導電型の第2のトランジスタと、第2電極が前記第2のトランジスタの第2電極に接続され、第1電極に前記第2の電源電圧とは異なる第1の電源電圧が印加される第1導電型の第3のトランジスタとを有し、前記第1のトランジスタの第2電極が前記第3のトランジスタの制御電極に接続され、前記第1のトランジスタの制御電極、および前記第2のトランジスタの制御電極に入力信号が印加され、前記第3のトランジスタの前記第2電極の電圧が走査回路出力となる。
【選択図】図2
Description
図13は、従来の走査回路の回路構成を示すブロック図であり、同図において、10はシフトレジスタ回路、11はレベルシフト回路である。
図13に示すシフトレジスタ回路10として、CMOS(Complementary Metal Oxide Semiconductor)回路で構成されるCMOSシフトレジスタ回路(下記、特許文献1、特許文献2参照)、あるいは、nMOS単チャネルトランジスタで構成されるnMOS単チャネルシフトレジスタ回路(下記、特許文献3参照)が知られている。
図14は、従来のCMOSシフトレジスタ回路の単位回路を示す回路図であり、前述の特許文献1、特許文献2に記載されている回路構成である。
図14に示す単位回路は、入力信号(IN)を反転するクロックドインバータ(INV1)と、入力信号(IN)の反転信号を再反転するインバータ(INV2)と、入力信号(IN)の再反転信号をインバータ(INV2)の入力に帰還するクロックドインバータ(INV3)とを有する。
そして、インバータ(INV2)の出力が、転送出力(TRN)となる。また、入力信号(IN)と、転送出力(TRN)とは、ナンド回路(NAND)に入力される。ナンド回路(NAND)の出力信号は、インバータ(INV4)で反転されて走査回路出力(OT)となる。
ここで、奇数段目の単位回路におけるクロックドインバータ(INV1)は、クロック(CLK)がHighレベル(反転クロック(CLKB)がLowレベル)であるときに、入力信号を反転し、同段の単位回路におけるクロックドインバータ(INV3)は、クロック(CLK)がLowレベル(反転クロック(CLKB)がHighレベル)であるときに、入力信号を反転するものである。
一方、偶数段目の単位回路のクロックドインバータ(INV1,INV3)において、入力信号を反転するクロックの関係は、奇数段目のものと入れ替わった関係にある。
図13に示すように、従来の走査回路では、レベルシフト回路11を、シフトレジスタ回路10とは別途に、ライン毎に設けている。また、図16は、図13に示すレベルシフト回路11の一例の回路構成を示す回路図である。
図16に示すレベル変換回路は、いわゆるクロスタイプのレベル変換回路であり、低電圧信号の信号(IN(L))と、反転信号(INB(L))を入力し、高電圧信号の信号(OT(L),OTB(L))を出力する。なお、図16のIN(L)が、図15の走査回路出力(OT(S))に相当する。
近年、デジタルスチルカメラや携帯電話等に使用されるアクティブマトリクス液晶表示装置は、より高精細化が進んでいる。
この高精細化に伴い、従来の走査回路では、図15、図16に示すように、トランジスタ素子数が多く(シフトレジスタ回路10の単位回路で16、レベルシフト回路11の単位回路で6)、対応が難しいという問題点があった。
また、図15のp型MOSトランジスタ(PM1,PM2)、およびn型MOSトランジスタ(NM1,NM2)は、クロック(CLK)および反転クロック(CLKB)が伝送されるクロックバスに、ゲートが直接接続される構成であるため、クロックバスの負荷が増大し、消費電力が増大するという問題点もあった。
また、図15のp型MOSトランジスタ(PM1,PM2)、およびn型MOSトランジスタ(NM1,NM2)は、クロック毎に動作するので、トランジスタの劣化が著しく、高速動作時の信頼性に問題点があった。
一方、近年、低電圧化、低消費電力化が求められており、最も電力を消費するクロックの振幅を下げる必要性があるが、従来の回路構成では困難であるという問題点もあった。
また、例えば、前述の特許文献3に記載されているnMOS単チャネルシフトレジスタ回路では、低入力容量、高信頼性を実現しているが、低電圧化、高速駆動が難しいという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、簡単なCMOS回路で構成されるCMOSシフトレジスタ回路を有する駆動回路を備えた表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
(1)複数の画素と、前記複数の画素を駆動する駆動回路とを備え、前記駆動回路は、シフトレジスタ回路を有し、前記シフトレジスタ回路は、多段に縦続接続されるn(n≧2)個の基本回路を有し、前記基本回路は、第1電極にクロックが印加される第1導電型の第1のトランジスタと、第1電極に第2の電源電圧が印加され、第1導電型とは導電型が異なる第2導電型の第2のトランジスタと、第2電極が前記第2のトランジスタの第2電極に接続され、第1電極に前記第2の電源電圧とは異なる第1の電源電圧が印加される第1導電型の第3のトランジスタとを有し、前記第1のトランジスタの第2電極が前記第3のトランジスタの制御電極に接続され、前記第1のトランジスタの制御電極、および前記第2のトランジスタの制御電極に入力信号が印加され、前記第3のトランジスタの前記第2電極の電圧が走査回路出力となる。
(4)(2)または(3)において、前記基本回路は、第1電極に前記第1の電源電圧が印加されるとともに、第2電極が前記第3のトランジスタの前記制御電極に接続され、制御電極が前記第5のトランジスタの制御電極に接続される第1導電型の第9のトランジスタを有する。
(5)(2)ないし(4)の何れかにおいて、前記基本回路は、一端が前記第5のトランジスタの前記制御電極に接続され、他端に所定の電圧が印加される第1の容量素子を有する。
(6)(2)ないし(5)の何れかにおいて、前記基本回路は、一端が前記第3のトランジスタの前記制御電極に接続され、他端に所定の電圧が印加される第2の容量素子を有する。
(7)(5)または(6)において、前記所定の電圧は、前記第1の電源電圧、あるいは、前記第2の電源電圧である。
(9)(1)ないし(8)の何れかにおいて、前記基本回路は、前記第3のトランジスタの前記第2電極に接続されるバッファ回路を有し、前記バッファ回路の出力が前記走査回路出力となる。
(10)(9)において、前記バッファ回路は、縦続接続されるインバータである。
(11)(1)ないし(10)の何れかにおいて、前記クロックの振幅をVck、前記第1の電源電圧と前記第2の電源電圧との間の電位差をVhとするとき、Vck<Vhを満足する。
(12)(1)ないし(11)の何れかにおいて、前記クロックの振幅をVck、前記第3のトランジスタのしきい値電圧の絶対値を|Vth|とするとき、Vck≧|Vth|を満足する。
(14)(13)において、前記n個の基本回路のうちm(2≦m≦n)段目の基本回路の前記入力信号として、(m−1)段目の基本回路の前記転送出力が入力され、前記m段目の基本回路の前記リセット信号として、(m+2)段目の基本回路の前記走査回路出力が入力される。
(15)(14)において、前記n個の基本回路のうち1段目の基本回路の前記入力信号として、スタート信号が入力される。
(16)(13)ないし(15)の何れかにおいて、前記n個の基本回路のうち(n−1)段目、およびn段目の基本回路の前記リセット信号として、スタート信号の反転信号が入力される。
(17)(13)ないし(16)の何れかにおいて、前記n個の基本回路のうちn段目の基本回路は、ダミー段として使用され、シフト動作に寄与しない。
(19)(18)において、前記第3のクロックの振幅をVck3、前記第1の電源電圧と前記第2の電源電圧との間の電位差をVhとするとき、Vck3<Vhを満足する。
(20)(18)または(19)において、前記第3のクロックの振幅をVck3、前記第11のトランジスタのしきい値電圧の絶対値を|Vth|とするとき、Vck3≧|Vth|を満足する。
本発明によれば、簡単なCMOS回路で構成されるCMOSシフトレジスタ回路を有する駆動回路を備えた表示装置を提供することが可能となる。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1は、本発明の実施例のアクティブマトリクス型液晶表示装置の等価回路を示す回路図である。
図1に示すように、本実施例のアクティブマトリクス型液晶表示装置は、液晶を介して互いに対向配置される一対の基板の一方の基板の液晶側の面に、x方向に延びるn本の走査線(X1,X2,...,Xn)と、y方向に延びるm本の映像線(Y1,Y2,...,Ym)とを有する。
走査線(ゲート線ともいう)と映像線(ドレイン線ともいう)とで囲まれた領域が画素領域であり、1つの画素領域には、ゲートが走査線に、ドレイン(または、ソース)が映像線に、およびソース(または、ドレイン)が画素電極に接続される薄膜トランジスタ(Tnm)が設けられる。
また、画素電極に対向して共通電極(コモン電極、対向電極ともいう)(COM)が配置されるので、画素電極と共通電極(COM)との間には液晶容量(Cnm)が設けられる。画素電極と共通電極(COM)との間に発生する電界によって、液晶(LC)が駆動される。尚、共通電極(ITO)は、画素電極が形成された基板と同じ基板に形成されていても良いし、異なる基板に形成されていても良い。なお、別途、保持容量線と画素電極との間に保持容量が設けられる。
各映像線(Y1,Y2,...,Ym)は、スイッチ素子(S1,S2,...,Sm)のドレイン(または、ソース)に接続される。
スイッチ素子(S1,S2,...,Sm)のソース(または、ドレイン)は、映像信号線(DATA)に、ゲートは水平駆動回路(YDV)に接続される。
水平駆動回路(YDV)により、S1からSmのスイッチ素子に向かって順次走査(順方向走査とする)するか、あるいは、SmからS1のスイッチ素子に向かって順次走査(逆方向走査とする)する。
本実施例のCMOSシフトレジスタ回路は、図2に示すp型MOSトランジスタ(Tr2,Tr4,Tr6)と、n型MOSトランジスタ(Tr0,Tr1,Tr3,Tr5)との7つのトランジスタからなる回路を基本回路とする。
これら7つのトランジスタ(Tr0〜Tr6)は、半導体層としてポリシリコンを用いた薄膜トランジスタで構成される。
また、図1中の垂直駆動回路(XDV)、水平駆動回路(YDV)は、液晶表示パネル内の回路であり、これらの回路は、7つのトランジスタ(Tr0〜Tr6)と同様、半導体層としてポリシリコンを用いた薄膜トランジスタで構成され、これらの薄膜トランジスタは、画素の薄膜トランジスタ(Tnm)等と同時に形成される。
p型MOSトランジスタ(Tr2)のドレインと、n型MOSトランジスタ(Tr1)のドレインとが接続され、p型MOSトランジスタ(Tr2)のソースは第2の電源電圧(VDDH)に、n型MOSトランジスタ(Tr1)のソースは第1の電源電圧(VSS)に接続される。
同様に、p型MOSトランジスタ(Tr4)のドレインと、n型MOSトランジスタ(Tr3)のドレインとが接続され、p型MOSトランジスタ(Tr4)のソースは第2の電源電圧(VDDH)に、n型MOSトランジスタ(Tr3)のソースは第1の電源電圧(VSS)に接続される。
また、p型MOSトランジスタ(Tr6)のドレインと、n型MOSトランジスタ(Tr5)のドレインとが接続され、p型MOSトランジスタ(Tr6)のソースは第2の電源電圧(VDDH)に、n型MOSトランジスタ(Tr5)のソースは第1の電源電圧(VSS)に接続される。
n型MOSトランジスタ(Tr0)のゲートと、n型MOSトランジスタ(Tr5)のゲートには、入力信号(IN)が印加される。また、入力信号(IN)は、p型MOSトランジスタ(Tr2)のゲートにも印加される。
n型MOSトランジスタ(Tr5)のドレイン(あるいは、p型MOSトランジスタ(Tr6)のドレイン)は、n型MOSトランジスタ(Tr3)のゲートに接続される。
n型MOSトランジスタ(Tr1)のドレイン(あるいは、p型MOSトランジスタ(Tr2)のドレイン)は、p型MOSトランジスタ(Tr4)のゲートに接続され、n型MOSトランジスタ(Tr1)のドレイン電圧が走査回路出力(OTB)となる。
n型MOSトランジスタ(Tr3)のドレイン(あるいは、p型MOSトランジスタ(Tr4)のドレイン)電圧が転送出力(TRN)となる。また、p型MOSトランジスタ(Tr6)のゲートには、リセット信号(RST)が印加される。
この定常状態において、トランジスタ(Tr0,Tr1,Tr4,Tr5,Tr6)はオフで、トランジスタ(Tr2,Tr3)がオンである。
図2に示す基本回路には、図3に示すようなタイミングのクロック(CLK)及び入力信号(IN)が入力される。
図3の(1)→(2)のタイミングにおいて、入力信号(IN)がLレベルからHレベルとなると、トランジスタ(Tr0)と、トランジスタ(Tr5)がオンとなり、トランジスタ(Tr2)がオフとなる。
図3の(2)のタイミングでは、クロック(CLK)はLレベルであるので、ノード(OT)の電位はLレベルのまま変化せず、走査回路出力(OTB)はフローティングとなり、Hレベルを保持する。
また、トランジスタ(Tr5)がオンとなるので、ノード(RS)はLレベルとなり、トランジスタ(Tr3)がオフとなる。トランジスタ(Tr3)と、トランジスタ(Tr4)はオフであるので、転送出力(TRN)はフローティングとなり、Lレベルを保持する。
図3の(4)のタイミングにおいて、入力信号(IN)とクロック(CLK)がHレベルからLレベルになると、トランジスタ(Tr0,Tr1,Tr5)がオフ、トランジスタ(Tr2)がオンとなり、ノード(OT)をLレベル保持状態とし、走査回路出力(OTB)をHレベルとする。また、トランジスタ(Tr4)はオフとなり、転送出力(TRN)はHレベルのまま保持状態となる。
図3の(5)のタイミングにおいて、リセット信号(RST)がHレベルからLレベルになると、トランジスタ(Tr6)がオンとなり、ノード(RS)がHレベルとなり、それに伴い、トランジスタ(Tr3)がオンとなり、転送出力(TRN)がLレベルとなる。
図3の(6)のタイミングにおいて、リセット信号(RST)がLレベルからHレベルとなると、トランジスタ(Tr6)がオフとなり、ノード(RS)はフローティングとなり、Hレベルを保持し、再び定常状態となる。
図4に示すように、前述した基本回路(S/R)をn個多段に接続し、奇数番目の基本回路(S/R)のCLK端子と、偶数番目の基本回路(S/R)のCLK端子に、互いに逆相のクロック(CLK1,CLK2)を入力することで、クロックを順次転送し、走査回路(シフトレジスタ回路)としての機能を得ることができる。
図2に示す基本回路において、入力信号(IN)がLレベルからHレベルに切り替わる際、クロック(CLK)がHレベルの状態で入力信号(IN)が立ち上がると、異なるタイミングで走査回路出力(OTB)をLレベルとしてしまう可能性がある。
また、入力信号(IN)がHレベルからLレベルに切り替わる際、クロック(CLK)がHレベルの状態で入力信号(IN)が立ち下がると、ノード(OT)がHレベルにて保持状態となり、トランジスタ(Tr2)とトランジスタ(Tr1)を介して、第2の電源電圧(VDDH)と第1の電源電圧(VSS)とが接続され貫通電流が流れる。そこで、入力信号(IN)の立ち上がり、および、立ち下がりは、共にクロック(CLK)の立ち下がりに対して遅延させる必要がある。
つまり、入力信号(IN)(前段の転送出力(TRN))がLレベルからHレベルになるタイミングと、HレベルからLレベルとなるタイミングは、共にクロック(CLK)の切り替わりタイミングに対してトランジスタの動作分遅延する。
したがって、前述したクロック(CLK)の立ち下がりに対して、入力信号(IN)の立ち上がり、および、立ち下がりを共に遅延させるという条件は満足すると考えられる。ただし、初段の入力信号(IN)であるスタート信号(FLM)については遅延させる等の調整が必要であると考えられる。
一方、図2に示す本実施例の基本回路では、クロック(CLK)が伝送されるクロックバスに接続されるのは、トランジスタ(Tr0)のドレイン(または、ソース)であるため、入力クロックの負荷容量は、アクティブな段以外はゲートオフ容量となり、負荷容量となるゲート容量は非常に少ない。
一般的に、より高負荷の配線を安定駆動するには、定常電流を増やす必要があるため消費電力が増えるが、本実施例の基本回路構成とすることで、クロックバス負荷を低減することができ、クロックバスを充放電するための消費電力の低減、およびクロックバスを駆動する回路の負荷を低減することによる消費電力の低減が可能となる。
図2に示す本実施例の基本回路では、全てのトランジスタが、走査回路の動作周期で動作するため、図15に示す回路構成に比して、信頼性を向上させることが可能となる。
図15に示す回路構成では、転送部およびナンド回路(NAND)等でシリーズ接続のトランジスタが存在する。通常、トランジスタをシリーズ接続すると、シングルトランジスタに比べオン抵抗が上昇し、駆動能力が低減する。
図2に示す本実施例の基本回路では、NAND回路を必要とせず、シリーズ接続されるトランジスタが存在しないため、高速動作(しいては、低電圧化)が可能である。
一般的に、インバータなどでは、電位が切り替わる状態遷移時には貫通電流が流れる。これは消費電力の増加の原因となる。
図2に示す本実施例の基本回路においては、トランジスタ(Tr1)とトランジスタ(Tr2)、トランジスタ(Tr3)とトランジスタ(Tr4)、トランジスタ(Tr5)とトランジスタ(Tr6)が、それぞれ貫通電流の流れる経路として考えられる。
しかしながら、図2に示す本実施例の基本回路では、同時にオン、オフの切り替わる遷移状態は存在せず、必ず1クロックないし動作遅延分ずれてトランジスタが切り替わるため、貫通電流はほとんど流れず、消費電力低減に効果がある。
つまり、クロック(CLK)のHレベルは、トランジスタ(Tr1)をオンすればよく、p型MOSトランジスタには接続されていないため、第2の電源電圧(VDDH)とは別のHレベルの電位を設定することが可能である。
クロック(CLK)の振幅をVck(>0)、第2の電源電圧(VDDH)と第1の電源電圧(VSS)との電位差をVh(>0)とすると、Vck≧Vthn、Vh≧2×Vthnを満たせばよい。ただし、Vthn(>0)は、トランジスタ(Tr1)のしきい値電圧とする。
前述の説明は、低振幅のクロック(CLK)のHレベル電位を、直接さらに高いVDDHの電位に昇圧可能なこと、即ち、Vck<Vhが可能であることを示しており、つまり本実施例の基本回路は、レベルシフト機能を備えていることになる。
図15の構成においては、第2の電源電圧(VDDH)とクロック(CLK)のHレベル、または、第1の電源電圧(VSS)とクロック(CLK)のLレベルは基本的にそれぞれ同電位とする必要がある。そのため、電源電圧を上げるとクロック(CLK)の振幅も増幅させることとなる。
容量の充放電における消費電力は、電圧の二乗に比例するため、クロック(CLK)の振幅の増幅、即ち、電源電圧の上昇は消費電力の増大につながる。
シフトレジスタ回路において、主に電力を消費するのは、クロックバス容量の充放電であるが、図2に示す本実施例の基本回路では、クロック(CLK)の振幅を増幅させることなく、シフトレジスタ回路の電源電圧を上げることができ、しかも、高い電圧での充放電は基本回路1段分のため非常にわずかであり、消費電力の上昇を抑制することが可能である。
シフトレジスタ回路において、クロック(CLK)の振幅の増幅に伴う消費電力の増大を防ぎ、出力電圧を上昇させるには、図13に示すように、別途レベルシフタ回路を設けるのが一般的であった。
これに対して、図2に示す本実施例の基本回路では、Hレベル側のレベルシフタ回路を省略することが可能であり、トランジスタの素子数、および、動作に伴う消費電流を削減することが可能である。
最終段については、転送出力(TRN)に接続される回路が存在しないので、トランジスタ(Tr3〜6)は不要であり、取り除いても問題なく、リセット信号(RST)も不要である。
しかし、最終段より1段前については、リセット信号(RST)にリセット信号が入力されない場合、転送出力(TRN)、つまり最終段の入力信号(IN)がHレベルのままで、クロック(CLK)が取り込みつづけられる。
この場合、最終段の走査回路出力(OTB)はトランジスタ(Tr2)がオンしないためLレベルのままであり、最終段より2段前のリセット信号(RST)にLレベルが入力されつづける。
しかし、ノード(RS)は定常状態でHレベルであるので、最終段を走査回路出力に利用せず、ダミー段として扱えば問題はない。
最終段の1段前のリセット信号(RST)にはスタート信号の反転信号(FLMB)を入力することで、入力時にノード(RS)をHレベルとし、定常状態とすることができる。もちろん、別途リセットクロックを設け、入力しても問題ない。
図2に示す本実施例の基本回路では、トランジスタ(Tr1)による出力ノードの立ち下がりが、動作性能を大きく左右することから、出力ノードの負荷増大は、シフトレジスタ回路の動作性能の低下につながると考えられる。
そこで、トランジスタ(Tr1)のトランジスタ性能を上げることや、出力ノードの負荷を低減させるため、図2に示すようにインバータ(INV)等のバッファを設けることが有効となる。
ノード(OT)およびノード(RS)はフローティングノードであり、定常状態でそれぞれLレベルとHレベルであるが、初期状態(電源投入時)においては不定である。
そこで、図5に示すように、ソースに第1の電源電圧(VSS)が印加され、ドレインがトランジスタ(Tr1)のゲートに接続され、ゲートがトランジスタ(Tr3)のゲートに接続されるn型MOSトランジスタ(Tr7)と、ソースに第2の電源電圧(VDDH)が印加され、ドレインがトランジスタ(Tr6)のドレインに接続されるp型MOSトランジスタ(Tr8)を設け、トランジスタ(Tr7)のゲートをノード(RS)に、トランジスタ(Tr8)のゲートに初期化クロック(FRST)を印加することで、初期化クロック(FRST)がLレベルで、ノード(RS)を定常状態のHレベルにリセットすると共に、ノード(OT)を定常状態のLレベルにすることができる。
また、初期化クロック(FRST)に走査回路のスタート信号の反転信号であるFLMBを用いると、スタート信号の入力と同時に初期化が可能である。ただし、トランジスタ(Tr8)において、1段目及び2段目は、反転スタート信号(FLMB)がLレベルの間に、ノード(RS)をLレベルに切り替えるため除く。
また、最終段は、入力信号(IN)がHレベルとなった後、前段のリセット信号(RST)に、反転スタート信号(FLMB)等のリセットクロックが入力されるまで、ノード(OT)にクロック(CLK)を取り込みつづけるが、リセットクロックのタイミングにより、クロック(CLK)のHレベルをノード(OT)に取り込んだまま、入力信号(IN)がLレベルとなる可能性があり、この場合、前述した通り貫通電流が流れる。
そこで、貫通電流を防ぐため、リセットクロックのタイミング調整や、最終段にクロック(CLK)をラッチした後は、クロック(CLK)をLレベルとする、あるいは、前述のトランジスタ(Tr7)を設置する等が必要になる。
ノード(RS)において、主なリークパスとして、トランジスタ(Tr5)を介した第1の電源電圧(VSS)へのパスが考えられ、ノード(RS)の電位がトランジスタ(Tr3)のしきい値電圧より低くなった場合、誤動作する可能性がある。
そこで、例えば、図6のように、ノード(RS)に保持容量(Cs1)を追加することで、安定化することができる。もちろん、保持容量(Cs1)の接続先は、第2の電源電圧(VDDH)や、その他安定電位でも問題ない。
また、主なリークパスであるトランジスタ(Tr5)のリーク電流を減らすため、トランジスタ(Tr5)のチャネル長を長くする、チャネル幅を短くする等ももちろん有効である。
ノード(OT)は、定常状態においてフローティングであり、容量カップリングの影響を受けやすいため、ノード(OT)においても、ノード(RS)と同様に保持容量(Cs2)を設けることで、安定性を高めることができる。
この電位の上昇は、入力信号(IN)の負荷容量(トランジスタ(Tr2)のゲート容量など)と、トランジスタ(Tr1)のゲート容量の比、および、クロック(CLK)の振幅で決まる。この効果を利用することで、トランジスタ(Tr0)はより高いゲート電位を得ることができ、効果的にノード(OT)にクロック(CLK)を取り込むことができる。
そこで、図6中の保持容量(Cs3)を設けることで、その効果をより高めることができると考えられ、Vckと、Vhの電位差が小さい場合に有効である。
しかしながら、前述したとおり、ノード(OT)は、入力信号(IN)の電位の切り替わりの影響を受けやすく、保持容量(Cs3)を設けることはその影響も増すということになるため、入力信号(IN)がHレベルになる場合に、容量カップリングによりノード(OT)の電位が、トランジスタ(Tr1)のしきい値電圧を超えないように、保持容量(Cs2)等により調整する必要がある。
図7に、前述した機能を全て備えた基本回路の回路構成を示す。
そこで、前述したように、最終段にてクロック(CLK)をラッチした後はクロック(CLK)をLレベルとするか、あるいは、最終段の入力信号(IN)の入力ノードに保持容量を設けることが有効である。
図8に、前述した機能を備えた走査回路の回路構成を、また、図9にそのタイミングチャートを示す。
なお、全てのn型MOSトランジスタをp型MOSトランジスタに、p型MOSトランジスタをn型MOSトランジスタにし、第2の電源電圧(VDDH)と第1の電源電圧(VSS)を入れ替え、さらに、入力信号の論理を入れ替えることで、反転論理で動作する走査回路となる。
図4の走査回路は、クロック(CLK)のHレベルをより高い電位に昇圧して出力とする構成であり、前述のように、論理を入れ替えた場合はクロック(CLK)のLレベルをより低い電位に降圧して出力する構成となる。
そのため、図2に示す本実施例の基本回路、および図15に示す基本回路を使用する垂直走査回路(XDV)では、前述したような場合に、瞬間的にゲート線が2ライン同時選択され、すでに書き込んだ画素の電位に影響を及ぼすことが考えられ、好ましくない。
通常、前述の現象を避けるため、図10のSRout(n−1)’〜SRout(n+1)’のように、シフトレジスタ回路の出力に、Lレベル−Lレベルの期間を設ければよい。
このための簡易な構成としては、シフトレジスタ回路の出力(SRout)と、図10のBLANKのような波形補正クロック(本願の第3のクロック)との論理積をとることが簡易である。
この波形補正クロック(BLANK)は、シフトレジスタ回路の出力期間(図10のT)内に占めるLレベル期間が50%以下のクロックである。
しかしながら、本実施例の基本回路において、シフトレジスタ回路の出力(SRout)の振幅が、波形補正クロック(BLANK)の振幅より大きい場合、例えば、シフトレジスタ回路の出力10Vppに対し、波形補正クロック(BLANK)が5Vppの場合には、図11に示すように、レベルシフト回路12を設け、波形補正クロック(BLANK)をレベルシフトする必要がある。
図12に示す回路は、第2の電源電圧(VDDH)と第1の電源電圧(VSS)との間に、p型MOSトランジスタ(TrA)と、n型MOSトランジスタ(TrB)、n型MOSトランジスタ(TrC)とを直列に接続したものである。ここで、トランジスタ(TrA)と、トランジスタ(TrB)とは、CMOSインバータを構成し、シフトレジスタ回路の出力(SRout)が印加される。
また、トランジスタ(TrC)のゲートには、波形補正クロック(BLANK)が印加される。なお、図11、図12において、INVはインバータである。
ここで、波形補正クロック(BLANK)の振幅をVck3、第2の電源電圧(VDDH)と第1の電源電圧(VSS)との間の電位差をVhとすると、Vck3≧Vthn、Vh≧2×Vthnを満たせばよい。即ち、Vck3<Vhが可能となる。ただし、Vthn(>0)は、トランジスタ(TrC)のしきい値電圧とする。
ただし、外部からの波形補正クロック(BLANK)に対し、内部回路出力であるシフトレジスタ回路の出力(SRout)は、実際には内部回路動作遅延により切り替わるタイミングが若干遅く、問題ないことが考えられるが、波形補正クロック(BLANK)を走査回路の出力(SRout)より先にLレベルとすることで、より安全に切り替えることができる。
このように、図12に示す回路は、限定的な利用法になるが、簡易かつ少数のトランジスタ素子で構成することができ、図11に示す回路のように、高い振幅のクロックを必要としないため、低消費電力化にも効果がある。
なお、図12に示す回路において、全てのn型MOSトランジスタをp型MOSトランジスタに、全てのp型MOSトランジスタをn型MOSトランジスタにし、波形補正クロック(BLANK)の論理を入れ替えることで、反転論理で動作させることが可能である。
また、前述の説明では、垂直駆動回路(XDV)、および水平駆動回路(YDV)を、表示パネルに内蔵(表示パネルの基板上に一体に形成)した場合について説明しているが、本発明はこれに限定されるものではなく、垂直駆動回路(XDV)、および水平駆動回路(YDV)自体、あるいは一部の機能を半導体チップを用いて構成しても良い。
さらに、前述の説明では、本発明を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、例えば、有機EL素子などを使用するEL表示装置にも適用可能であることはいうまでもない
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
11,12 レベルシフト回路
X1,X2,...,Xn ゲート線
Y1,Y2,...,Ym ドレイン線
S1,S2,...,Sm スイッチ素子
XDV 垂直駆動回路
YDV 水平駆動回路
DATA 映像信号線
COM 共通電極
PM,NM,Tnm、Tr0〜Tr8,TrA〜TrC トランジスタ
RS,OS ノード
Cnm,Cs1〜Cs3 容量素子
INV1,INV3 クロックドインバータ
INV,INV2,INV4 インバータ
AND アンド回路
NAND ナンド回路
S/R 基本回路
Claims (20)
- 複数の画素と、
前記複数の画素を駆動する駆動回路とを備え、
前記駆動回路は、シフトレジスタ回路を有し、
前記シフトレジスタ回路は、多段に縦続接続されるn(n≧2)個の基本回路を有し、
前記基本回路は、第1電極にクロックが印加される第1導電型の第1のトランジスタと、
第1電極に第2の電源電圧が印加され、第1導電型とは導電型が異なる第2導電型の第2のトランジスタと、
第2電極が前記第2のトランジスタの第2電極に接続され、第1電極に前記第2の電源電圧とは異なる第1の電源電圧が印加される第1導電型の第3のトランジスタとを有し、
前記第1のトランジスタの第2電極が前記第3のトランジスタの制御電極に接続され、
前記第1のトランジスタの制御電極、および前記第2のトランジスタの制御電極に入力信号が印加され、
前記第3のトランジスタの前記第2電極の電圧が走査回路出力となることを特徴とする表示装置。 - 前記基本回路は、第1電極に前記第2の電源電圧が印加され、制御電極が前記第3のトランジスタの第2電極に接続される第2導電型の第4のトランジスタと、
第2電極が前記第4のトランジスタの第2電極に接続され、第1電極に前記第1の電源電圧が印加される第1導電型の第5のトランジスタと、
第1電極に前記第2の電源電圧が印加され、第2電極が前記第5のトランジスタの制御電極に接続される第2導電型の第6のトランジスタと、
第2電極が前記第6のトランジスタの第2電極に接続され、第1電極に前記第1の電源電圧が印加される第1導電型の第7のトランジスタとを有し、
前記第5のトランジスタの第2電極の電圧が転送出力となり、
前記第6のトランジスタの制御電極にリセット信号が印加され、
前記第7のトランジスタの制御電極に前記入力信号が印加されることを特徴とする請求項1に記載の表示装置。 - 前記基本回路は、第1電極に前記第2の電源電圧が印加され、第2電極が前記第6のトランジスタの前記第2電極に接続される第2導電型の第8のトランジスタを有し、
前記第8のトランジスタの制御電極には、スタート信号の反転信号が印加されることを特徴とする請求項2に記載の表示装置。 - 前記基本回路は、第1電極に前記第1の電源電圧が印加されるとともに、第2電極が前記第3のトランジスタの前記制御電極に接続され、制御電極が前記第5のトランジスタの制御電極に接続される第1導電型の第9のトランジスタを有することを特徴とする請求項2または請求項3に記載の表示装置。
- 前記基本回路は、一端が前記第5のトランジスタの前記制御電極に接続され、他端に所定の電圧が印加される第1の容量素子を有することを特徴とする請求項2ないし請求項4のいずれか1項に記載の表示装置。
- 前記基本回路は、一端が前記第3のトランジスタの前記制御電極に接続され、他端に所定の電圧が印加される第2の容量素子を有することを特徴とする請求項2ないし請求項5のいずれか1項に記載の表示装置。
- 前記所定の電圧は、前記第1の電源電圧、あるいは、前記第2の電源電圧であることを特徴とする請求項5または請求項6に記載の表示装置。
- 前記基本回路は、前記第1のトランジスタの前記制御電極と、前記第1のトランジスタの前記第2電極との間に接続される第3の容量素子を有することを特徴とする請求項1ないし請求項7のいずれか1項に記載の表示装置。
- 前記基本回路は、前記第3のトランジスタの前記第2電極に接続されるバッファ回路を有し、
前記バッファ回路の出力が前記走査回路出力となることを特徴とする請求項1ないし請求項8のいずれか1項に記載の表示装置。 - 前記バッファ回路は、縦続接続されるインバータであることを特徴とする請求項9に記載の表示装置。
- 前記クロックの振幅をVck、前記第1の電源電圧と前記第2の電源電圧との間の電位差をVhとするとき、Vck<Vhを満足することを特徴とする請求項1ないし請求項10のいずれか1項に記載の表示装置。
- 前記クロックの振幅をVck、前記第3のトランジスタのしきい値電圧の絶対値を|Vth|とするとき、Vck≧|Vth|を満足することを特徴とする請求項1ないし請求項11のいずれか1項に記載の表示装置。
- 前記n個の基本回路のうち奇数段目の基本回路の前記第1のトランジスタの前記第1電極に第1のクロックが供給され、
前記n個の基本回路のうち偶数段目の基本回路の前記第1のトランジスタの前記第1電極に第2のクロックが供給され、
前記第1のクロックと前記第2のクロックとは、同一周期で、位相が異なっていることを特徴とする請求項1ないし請求項12のいずれか1項に記載の表示装置。 - 前記n個の基本回路のうちm(2≦m≦n)段目の基本回路の前記入力信号として、(m−1)段目の基本回路の前記転送出力が入力され、
前記m段目の基本回路の前記リセット信号として、(m+2)段目の基本回路の前記走査回路出力が入力されることを特徴とする請求項13に記載の表示装置。 - 前記n個の基本回路のうち1段目の基本回路の前記入力信号として、スタート信号が入力されることを特徴とする請求項14に記載の表示装置。
- 前記n個の基本回路のうち(n−1)段目、およびn段目の基本回路の前記リセット信号として、スタート信号の反転信号が入力されることを特徴とする請求項13ないし請求項15のいずれか1項に記載の表示装置。
- 前記n個の基本回路のうちn段目の基本回路は、ダミー段として使用され、シフト動作に寄与しないことを特徴とする請求項13ないし請求項16のいずれか1項に記載の表示装置。
- 前記基本回路は、第1電極に前記第1の電源電圧が印加される第1導電型の第11のトランジスタと、
第1電極が前記第11のトランジスタの第2電極に接続され、第2電極が出力端子に接続される第1導電型の第12のトランジスタと、
第1電極に前記第2の電源電圧が印加され、第2電極が前記出力端子に接続される第2導電型の第13のトランジスタとを有し、
前記第12のトランジスタと前記第13のトランジスタの制御電極に、前記走査回路出力が印加され、
前記第11のトランジスタの制御電極に第3のクロックが印加され、
前記第3のクロックに基づき、前記第11のトランジスタがオンとなる期間は、前記走査回路出力の出力期間内で、前記走査回路出力の出力期間よりも短いことを特徴とする請求項1ないし請求項17のいずれか1項に記載の表示装置。 - 前記第3のクロックの振幅をVck3、前記第1の電源電圧と前記第2の電源電圧との間の電位差をVhとするとき、Vck3<Vhを満足することを特徴とする請求項18に記載の表示装置。
- 前記第3のクロックの振幅をVck3、前記第11のトランジスタのしきい値電圧の絶対値を|Vth|とするとき、Vck3≧|Vth|を満足することを特徴とする請求項18または請求項19に記載の表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006029976A JP4993917B2 (ja) | 2006-02-07 | 2006-02-07 | 表示装置 |
TW096101850A TWI357058B (en) | 2006-02-07 | 2007-01-18 | Display device |
US11/702,121 US7800575B2 (en) | 2006-02-07 | 2007-02-05 | Display device |
CN2007100065788A CN101017656B (zh) | 2006-02-07 | 2007-02-06 | 显示装置 |
KR1020070012704A KR100856632B1 (ko) | 2006-02-07 | 2007-02-07 | 표시 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006029976A JP4993917B2 (ja) | 2006-02-07 | 2006-02-07 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007212559A true JP2007212559A (ja) | 2007-08-23 |
JP4993917B2 JP4993917B2 (ja) | 2012-08-08 |
Family
ID=38427635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006029976A Active JP4993917B2 (ja) | 2006-02-07 | 2006-02-07 | 表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7800575B2 (ja) |
JP (1) | JP4993917B2 (ja) |
KR (1) | KR100856632B1 (ja) |
CN (1) | CN101017656B (ja) |
TW (1) | TWI357058B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254531A (zh) * | 2011-07-03 | 2011-11-23 | 苏州达方电子有限公司 | 液晶显示器驱动电路 |
CN102971783A (zh) * | 2010-04-28 | 2013-03-13 | 弗劳恩霍弗应用技术研究院 | 用于有源矩阵oled显示器的像素电路 |
JP2018510447A (ja) * | 2015-03-31 | 2018-04-12 | 深▲セン▼市華星光電技術有限公司 | シフトレジスタ回路 |
JP2020197725A (ja) * | 2009-12-18 | 2020-12-10 | 株式会社半導体エネルギー研究所 | 表示パネル |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5190281B2 (ja) * | 2008-03-04 | 2013-04-24 | 株式会社ジャパンディスプレイイースト | 表示装置 |
TWI406218B (zh) * | 2009-01-09 | 2013-08-21 | Chunghwa Picture Tubes Ltd | 高可靠度閘極驅動電路 |
JP4565043B1 (ja) * | 2009-06-01 | 2010-10-20 | シャープ株式会社 | レベルシフタ回路、走査線駆動装置、および表示装置 |
KR102455879B1 (ko) | 2010-02-23 | 2022-10-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
US9450581B2 (en) | 2014-09-30 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, semiconductor device, electronic component, and electronic device |
CN104464817B (zh) * | 2014-12-05 | 2018-06-15 | 深圳市华星光电技术有限公司 | 液晶显示装置及其移位寄存器 |
CN105099435B (zh) * | 2015-08-27 | 2018-04-10 | 深圳市华星光电技术有限公司 | 电平转换电路及其电平转换方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6148893A (ja) * | 1984-08-16 | 1986-03-10 | セイコーエプソン株式会社 | ドライバ−内蔵アクテイブマトリクスパネル |
JPH05119741A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 走査回路およびその駆動方法 |
JP2000227784A (ja) * | 1998-07-29 | 2000-08-15 | Seiko Epson Corp | 電気光学装置の駆動回路および電気光学装置 |
JP2002215118A (ja) * | 2000-10-20 | 2002-07-31 | Hitachi Ltd | 表示装置 |
JP2002368604A (ja) * | 2001-06-04 | 2002-12-20 | Nippon Hoso Kyokai <Nhk> | シフトレジスタ回路、およびこれを用いた撮像装置ならびに表示装置 |
JP2003115758A (ja) * | 2001-10-03 | 2003-04-18 | Nec Corp | サンプリングレベル変換回路と2相及び多相展開回路並びに表示装置 |
JP2003273228A (ja) * | 2002-03-15 | 2003-09-26 | Casio Comput Co Ltd | 半導体装置および表示駆動装置 |
JP2004258147A (ja) * | 2003-02-25 | 2004-09-16 | Sony Corp | シフトレジスタおよび表示装置 |
JP2007093819A (ja) * | 2005-09-28 | 2007-04-12 | Hitachi Displays Ltd | 表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4420700A (en) * | 1981-05-26 | 1983-12-13 | Motorola Inc. | Semiconductor current regulator and switch |
JP2754548B2 (ja) * | 1988-01-12 | 1998-05-20 | セイコーエプソン株式会社 | シフトレジスタ |
JP2639306B2 (ja) * | 1993-06-25 | 1997-08-13 | 日本電気株式会社 | シフトレジスタ回路 |
JP4389284B2 (ja) | 1999-02-01 | 2009-12-24 | ソニー株式会社 | ラッチ回路およびこれを搭載した液晶表示装置 |
KR100430099B1 (ko) * | 1999-03-02 | 2004-05-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
KR100752602B1 (ko) * | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 이용한 액정 표시 장치 |
US7050036B2 (en) * | 2001-12-12 | 2006-05-23 | Lg.Philips Lcd Co., Ltd. | Shift register with a built in level shifter |
KR100973821B1 (ko) * | 2003-11-24 | 2010-08-03 | 삼성전자주식회사 | 표시 장치의 구동 장치 |
JP4494050B2 (ja) * | 2004-03-17 | 2010-06-30 | シャープ株式会社 | 表示装置の駆動装置、表示装置 |
KR20050117303A (ko) * | 2004-06-10 | 2005-12-14 | 삼성전자주식회사 | 표시 장치 |
-
2006
- 2006-02-07 JP JP2006029976A patent/JP4993917B2/ja active Active
-
2007
- 2007-01-18 TW TW096101850A patent/TWI357058B/zh active
- 2007-02-05 US US11/702,121 patent/US7800575B2/en active Active
- 2007-02-06 CN CN2007100065788A patent/CN101017656B/zh active Active
- 2007-02-07 KR KR1020070012704A patent/KR100856632B1/ko active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6148893A (ja) * | 1984-08-16 | 1986-03-10 | セイコーエプソン株式会社 | ドライバ−内蔵アクテイブマトリクスパネル |
JPH05119741A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 走査回路およびその駆動方法 |
JP2000227784A (ja) * | 1998-07-29 | 2000-08-15 | Seiko Epson Corp | 電気光学装置の駆動回路および電気光学装置 |
JP2002215118A (ja) * | 2000-10-20 | 2002-07-31 | Hitachi Ltd | 表示装置 |
JP2002368604A (ja) * | 2001-06-04 | 2002-12-20 | Nippon Hoso Kyokai <Nhk> | シフトレジスタ回路、およびこれを用いた撮像装置ならびに表示装置 |
JP2003115758A (ja) * | 2001-10-03 | 2003-04-18 | Nec Corp | サンプリングレベル変換回路と2相及び多相展開回路並びに表示装置 |
JP2003273228A (ja) * | 2002-03-15 | 2003-09-26 | Casio Comput Co Ltd | 半導体装置および表示駆動装置 |
JP2004258147A (ja) * | 2003-02-25 | 2004-09-16 | Sony Corp | シフトレジスタおよび表示装置 |
JP2007093819A (ja) * | 2005-09-28 | 2007-04-12 | Hitachi Displays Ltd | 表示装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020197725A (ja) * | 2009-12-18 | 2020-12-10 | 株式会社半導体エネルギー研究所 | 表示パネル |
CN102971783A (zh) * | 2010-04-28 | 2013-03-13 | 弗劳恩霍弗应用技术研究院 | 用于有源矩阵oled显示器的像素电路 |
CN102971783B (zh) * | 2010-04-28 | 2016-01-20 | 弗劳恩霍弗应用技术研究院 | 用于有源矩阵oled显示器的像素电路 |
CN102254531A (zh) * | 2011-07-03 | 2011-11-23 | 苏州达方电子有限公司 | 液晶显示器驱动电路 |
JP2018510447A (ja) * | 2015-03-31 | 2018-04-12 | 深▲セン▼市華星光電技術有限公司 | シフトレジスタ回路 |
Also Published As
Publication number | Publication date |
---|---|
CN101017656B (zh) | 2010-12-15 |
US20070194973A1 (en) | 2007-08-23 |
US7800575B2 (en) | 2010-09-21 |
TW200746025A (en) | 2007-12-16 |
KR100856632B1 (ko) | 2008-09-03 |
JP4993917B2 (ja) | 2012-08-08 |
TWI357058B (en) | 2012-01-21 |
KR20070080585A (ko) | 2007-08-10 |
CN101017656A (zh) | 2007-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4993917B2 (ja) | 表示装置 | |
JP4762655B2 (ja) | 表示装置 | |
JP4990034B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP4912186B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
KR100847091B1 (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
JP5372268B2 (ja) | 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法 | |
US8675811B2 (en) | Semiconductor device and display device | |
JP5527647B2 (ja) | シフトレジスタ | |
US8718223B2 (en) | Semiconductor device and display device | |
JP4846348B2 (ja) | 表示装置 | |
JP3974124B2 (ja) | シフトレジスタおよびそれを用いる表示装置 | |
WO2010097986A1 (ja) | シフトレジスタおよび表示装置 | |
JP2019526824A (ja) | Goa回路 | |
US10403188B2 (en) | Shift register unit, gate driving circuit and display device | |
JP2006351165A (ja) | ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置 | |
JP2007257812A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP6601667B2 (ja) | シフトレジスタ回路及びゲートドライバ並びに表示装置 | |
JP3588033B2 (ja) | シフトレジスタおよびそれを備えた画像表示装置 | |
JP4832100B2 (ja) | 表示装置 | |
JP2014153532A (ja) | 表示装置及び駆動回路 | |
JP4869569B2 (ja) | 表示装置 | |
KR20040057407A (ko) | 저전력 인버터 및 이를 이용한 레벨 쉬프터 | |
JP5165777B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP5101669B2 (ja) | 表示装置 | |
JP2005191635A (ja) | 遅延回路およびそれを含む表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4993917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |