JP2019526824A

JP2019526824A - Ｇｏａ回路

Info

Publication number: JP2019526824A
Application number: JP2019507227A
Authority: JP
Inventors: ▲亜▼▲鋒▼ 李
Original assignee: Wuhan China Star Optoelectronics Technology Co Ltd
Current assignee: Wuhan China Star Optoelectronics Technology Co Ltd
Priority date: 2016-08-08
Filing date: 2016-08-30
Publication date: 2019-09-19
Also published as: EP3499495A1; WO2018028008A1; US10043473B2; CN106128379B; KR20190035855A; US20180182334A1; EP3499495B1; KR102178652B1; CN106128379A; EP3499495A4

Abstract

本発明は、正逆方向走査制御モジュールが第１の薄膜トランジスタ及び第３の薄膜トランジスタを含み、前記第１の薄膜トランジスタのゲートが前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号に電気的に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続され、前記第３の薄膜トランジスタのゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に電気的に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続されたＧＯＡ回路を提供し、該２つの薄膜トランジスタによりＧＯＡ回路の正逆方向走査間の切り換えを制御することができ、従来技術に比べて、２つの制御信号を減少させるとともに、薄膜トランジスタ及びコンデンサを増加させず、ＩＣの選択範囲を拡大することができ、狭い枠の液晶ディスプレイの実現に役立つ。

Description

本発明は、表示の技術分野に関し、特に、ＧＯＡ回路に関する。

液晶ディスプレイ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ、ＬＣＤ）は、本体が薄く、省電力で、放射がない等の利点を有し、広く応用されている。例えば、液晶テレビ、携帯電話、パーソナルデジタルアシスタント（ＰＤＡ）、デジタルカメラ、コンピュータスクリーン又はノートパソコンスクリーン等に適用され、フラットパネル表示の分野において主導的地位を占めている。

ＧＯＡ技術（ＧａｔｅＤｒｉｖｅｒｏｎＡｒｒａｙ）、すなわちアレイ基板行駆動技術は、液晶表示パネルの既存のアレイ製造プロセスを用いて、水平走査線の駆動回路を表示領域の周囲の基板に作製することにより、外付け集積回路基板（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ、ＩＣ）に代替して水平走査線の駆動を遂行する。ＧＯＡ技術は、外付けＩＣのボンディング（ｂｏｎｄｉｎｇ）工程を削減することができ、生産能力の向上と製品のコストの低下が期待でき、狭い枠の又は枠無しの表示製品に適した液晶表示パネルの製造が可能である。

図１に示すとおり、図１は、従来のＧＯＡ回路の回路図であり、該ＧＯＡ回路は、カスケード接続された多段のＧＯＡユニットを含み、各ＧＯＡユニットは、いずれも正逆方向走査制御モジュール１００、出力モジュール２００、及びノード制御モジュール３００を含み、ｎを正の整数とし、第ｎ段のＧＯＡユニットにおいて、前記正逆方向走査制御モジュール１００は、ゲートが第ｎ−２段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ−２）に電気的に接続され、ソースが正方向走査制御信号Ｕ２Ｄに接続され、ドレインが第１のノードＨ（ｎ）に電気的に接続された第１の薄膜トランジスタＴ１と、ゲートが第ｎ＋２段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ＋２）に電気的に接続され、ソースが逆方向走査制御信号Ｄ２Ｕに接続され、ドレインが第１のノードＨ（ｎ）に電気的に接続された第３の薄膜トランジスタＴ３とを含み、前記出力ユニット２００は、ゲートが第２のノードＱ（ｎ）に電気的に接続され、ソースがｍ本目のクロック信号ＣＫ（ｍ）に接続され、ドレインが第ｎ段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ）に電気的に接続された第２の薄膜トランジスタＴ２と、一端が第２のノードＱ（ｎ）に電気的に接続され、他端が第ｎ段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ）に電気的に接続された第１のコンデンサＣ１とを含み、前記ノード制御モジュール３００は、ゲートが第３のノードＰ（ｎ）に電気的に接続され、ソースが第ｎ段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ）に電気的に接続され、ドレインが定電圧低電位ＶＧＬに接続された第４の薄膜トランジスタＴ４と、ゲートが定電圧高電位ＶＧＨに接続され、ソースが第１のノードＨ（ｎ）に電気的に接続され、ドレインが第２のノードＱ（ｎ）に電気的に接続された第５の薄膜トランジスタＴ５と、ゲートが第３のノードＰ（ｎ）に電気的に接続され、ソースが第１のノードＨ（ｎ）に電気的に接続され、ドレインが定電圧低電位ＶＧＬに接続された第６の薄膜トランジスタＴ６と、ゲートが第１のノードＨ（ｎ）に電気的に接続され、ソースが第３のノードＰ（ｎ）に電気的に接続され、ドレインが定電圧低電位ＶＧＬに接続された第７の薄膜トランジスタＴ７と、ゲートがｍ＋２本目のクロック信号ＣＫ（ｍ＋２）に接続され、ソースが定電圧高電位ＶＧＨに接続され、ドレインが第３のノードＰ（ｎ）に電気的に接続された第８の薄膜トランジスタＴ８と、一端が第３のノードＰ（ｎ）に電気的に接続され、他端が定電圧低電位ＶＧＬに接続された第２のコンデンサＣ２とを含む。

図１に示す従来のＧＯＡ回路において、第１の薄膜トランジスタＴ１と第３の薄膜トランジスタＴ３は、正逆方向走査制御ユニット１００を形成し、第１の薄膜トランジスタＴ１と第３の薄膜トランジスタＴ３をそれぞれ正方向走査制御信号Ｕ２Ｄと逆方向走査制御信号Ｄ２Ｕに接続する必要があり、正方向走査を行う場合に、正方向走査制御信号Ｕ２Ｄがハイレベルであり、逆方向走査制御信号Ｄ２Ｕがローレベルであり、逆方向走査を行う場合に、逆方向走査制御信号Ｄ２Ｕがハイレベルであり、正方向走査制御信号Ｕ２Ｄがローレベルである。この方式では、集積回路（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ、ＩＣ）が該制御信号を出力する機能を有する必要があり、ＩＣの選択可能な範囲を制限するとともに、正方向走査制御信号Ｕ２Ｄ及び逆方向走査制御信号Ｄ２Ｕの存在により、配線（Ｌａｙｏｕｔ）の設計時に狭い枠の液晶ディスプレイの実現に不利である。

本発明は、正方向走査制御信号及び逆方向走査制御信号を提供する必要がなく正逆方向走査を実現でき、狭い枠の液晶ディスプレイの実現に役立つＧＯＡ回路を提供することを目的とする。

上記目的を達成するために、本発明は、カスケード接続された複数のＧＯＡユニットを含むＧＯＡ回路を提供し、各ＧＯＡユニットは、いずれも正逆方向走査制御モジュールと、前記正逆方向走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記正逆方向走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含み、
ｎ及びｍはいずれも正の整数とし、第１段と最終段のＧＯＡユニット以外の第ｎ段のＧＯＡユニットにおいて、
前記正逆方向走査制御モジュールは、前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号、次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号、及び第１の定電圧電位に接続され、前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号又は次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に基づいて、出力モジュールに第１の定電圧電位を出力し、さらに前記出力ユニットをオンに制御して、ＧＯＡ回路の正方向走査又は逆方向走査を実現し、
前記出力モジュールは、第ｎ段のＧＯＡユニットの作用期間に第ｎ段ゲート走査駆動信号を出力し、
前記プルダウンモジュールは、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段ゲート走査駆動信号の電位をプルダウンし、
前記プルダウン制御モジュールは、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにする。

前記正逆方向走査制御モジュールは、ゲートが前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第１の薄膜トランジスタと、ゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第３の薄膜トランジスタとを含み、
前記出力ユニットは、ゲートが第２のノードに電気的に接続され、ソースがｍ本目のクロック信号に接続され、ドレインが第ｎ段のＧＯＡユニットのゲート走査駆動信号に接続された第２の薄膜トランジスタと、一端が第２のノードに電気的に接続され、他端が第ｎ段のＧＯＡユニットのゲート走査駆動信号に接続された第１のコンデンサとを含み、
前記プルダウンモジュールは、ゲートが第３のノードに電気的に接続され、ソースが第ｎ段のＧＯＡユニットのゲート走査駆動信号に接続され、ドレインが第２の定電圧電位に接続された第４の薄膜トランジスタと、一端が第３のノードに電気的に接続され、他端が第２の定電圧電位に接続された第２のコンデンサとを含み、
前記プルダウン制御モジュールは、ゲートが第３のノードに電気的に接続され、ソースが第１のノードに電気的に接続され、ドレインが第２の定電圧電位に接続された第６の薄膜トランジスタと、ゲートが第１のノードに電気的に接続され、ソースが第３のノードに電気的に接続され、ドレインが第２の定電圧電位に接続された第７の薄膜トランジスタと、ゲートがｍ＋２本目のクロック信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第３のノードに電気的に接続された第８の薄膜トランジスタとを含み、
前記ＧＯＡユニットは、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、ゲートが第１の定電圧電位に接続され、ソースが第１のノードに電気的に接続され、ドレインが第２のノードに電気的に接続された第５の薄膜トランジスタを含み、
前記第１の定電圧電位と第２の定電圧電位の電位は逆である。

第１段のＧＯＡユニットにおいて、前記第１の薄膜トランジスタのゲートは、回路のスタート信号に接続される。

最終段のＧＯＡユニットにおいて、前記第３の薄膜トランジスタのゲートは、回路のスタート信号に接続される。

１、２、３、及び４本目のクロック信号という４本のクロック信号を含み、前記ｍ本目のクロック信号が３本目のクロック信号である場合に、ｍ＋２本目のクロック信号は１本目のクロック信号であり、前記ｍ本目のクロック信号が４本目のクロック信号である場合に、ｍ＋２本目のクロック信号は２本目のクロック信号である。

前記１、２、３、及び４本目のクロック信号のパルス周期は同じであり、前の１本のクロック信号の立ち下がりエッジと次の１本のクロック信号の立ち上がりエッジとは同時に発生する。

前記各薄膜トランジスタは、いずれもＮ型薄膜トランジスタであり、前記第１の定電圧電位は定電圧高電位であり、第２の定電圧電位は定電圧低電位である。

前記各薄膜トランジスタは、いずれもＰ型薄膜トランジスタであり、前記第１の定電圧電位は定電圧低電位であり、第２の定電圧電位は定電圧高電位である。

前記各薄膜トランジスタは、いずれも非晶質シリコン薄膜トランジスタ、低温ポリシリコン薄膜トランジスタ、又は酸化物半導体薄膜トランジスタである。

本発明は、さらに、カスケード接続された複数のＧＯＡユニットを含み、各ＧＯＡユニットは、いずれも正逆方向走査制御モジュールと、前記正逆方向走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記正逆方向走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含み、
ｎ及びｍはいずれも正の整数とし、第１段と最終段のＧＯＡユニット以外の第ｎ段のＧＯＡユニットにおいて、
前記正逆方向走査制御モジュールは、前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号、次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号、及び第１の定電圧電位に接続され、前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号又は次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に基づいて、出力モジュールに第１の定電圧電位を出力し、さらに前記出力ユニットをオンに制御し、ＧＯＡ回路の正方向走査又は逆方向走査を実現し、
前記出力モジュールは、第ｎ段のＧＯＡユニットの作用期間に第ｎ段のＧＯＡユニットのゲート走査駆動信号を出力し、
前記プルダウンモジュールは、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査駆動信号の電位をプルダウンし、
前記プルダウン制御モジュールは、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにし、
前記正逆方向走査制御モジュールは、ゲートが前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第１の薄膜トランジスタと、ゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第３の薄膜トランジスタとを含み、
前記出力ユニットは、ゲートが第２のノードに電気的に接続され、ソースがｍ本目のクロック信号に接続され、ドレインが第ｎ段のＧＯＡユニットのゲート走査駆動信号に接続された第２の薄膜トランジスタと、一端が第２のノードに電気的に接続され、他端が第ｎ段のＧＯＡユニットのゲート走査駆動信号に接続された第１のコンデンサとを含み、
前記プルダウンモジュールは、ゲートが第３のノードに電気的に接続され、ソースが第ｎ段のＧＯＡユニットのゲート走査駆動信号に電気的に接続され、ドレインが第２の定電圧電位に接続された第４の薄膜トランジスタと、一端が第３のノードに電気的に接続され、他端が第２の定電圧電位に接続された第２のコンデンサとを含み、
前記プルダウン制御モジュールは、ゲートが第３のノードに電気的に接続され、ソースが第１のノードに電気的に接続され、ドレインが第２の定電圧電位に接続された第６の薄膜トランジスタと、ゲートが第１のノードに電気的に接続され、ソースが第３のノードに電気的に接続され、ドレインが第２の定電圧電位に接続された第７の薄膜トランジスタと、ゲートがｍ＋２本目のクロック信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第３のノードに電気的に接続された第８の薄膜トランジスタとを含み、
前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、ゲートが第１の定電圧電位に接続され、ソースが第１のノードに電気的に接続され、ドレインが第２のノードに電気的に接続された第５の薄膜トランジスタを含み、
前記第１の定電圧電位と第２の定電圧電位の電位は逆であり、
第１段のＧＯＡユニットにおいて、前記第１の薄膜トランジスタのゲートは、回路のスタート信号に接続され、
最終段のＧＯＡユニットにおいて、前記第３の薄膜トランジスタのゲートは、回路のスタート信号に接続され、
前記各薄膜トランジスタは、いずれも非晶質シリコン薄膜トランジスタ、低温ポリシリコン薄膜トランジスタ、又は酸化物半導体薄膜トランジスタである。

本発明の有益な効果は、正逆方向走査制御モジュールが第１の薄膜トランジスタ及び第３の薄膜トランジスタを含み、前記第１の薄膜トランジスタのゲートが前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号に電気的に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続され、前記第３の薄膜トランジスタのゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に電気的に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続されたＧＯＡ回路を提供し、該２つの薄膜トランジスタによりＧＯＡ回路の正逆方向走査間の切り換えを制御することができ、従来技術に比べて、２つの制御信号を減少させるとともに、薄膜トランジスタ及びコンデンサを増加させず、ＩＣの選択範囲を拡大することができ、狭い枠の液晶ディスプレイの実現に役立つことである。

本発明の特徴及び技術的内容をさらに理解するために、下記の本発明の詳細な説明及び図面を参照する。ただし、図面は単に参照及び説明のために提供されるものであり、本発明を限定するものではない。

従来のＧＯＡ回路の回路図である。本発明のＧＯＡ回路の回路図である。本発明のＧＯＡ回路の第１段のＧＯＡユニットの回路図である。本発明のＧＯＡ回路の最終段のＧＯＡユニットの回路図である。本発明のＧＯＡ回路の正方向走査タイミング図である。本発明のＧＯＡ回路の逆方向走査タイミング図である。

本発明が採用した技術的手段及びその効果をさらに説明するために、以下に本発明の好ましい実施例及びその図面を参照しながら詳細に説明する。

図２に示すとおり、本発明は、カスケード接続された複数のＧＯＡユニットを含み、各ＧＯＡユニットは、いずれも正逆方向走査制御モジュール１００と、前記正逆方向走査制御モジュール１００に電気的に接続された出力モジュール２００と、前記出力モジュール２００に電気的に接続されたプルダウンモジュール（３００）と、前記正逆方向走査制御モジュール１００、出力モジュール２００及びプルダウンモジュール３００にいずれも電気的に接続されたプルダウン制御モジュール４００とを含み、
ｎ及びｍはいずれも正の整数とし、第１段と最終段のＧＯＡユニット以外の第ｎ段のＧＯＡユニットにおいて、
前記正逆方向走査制御モジュール１００は、前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ−１）、次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ＋１）、及び第１の定電圧電位に接続され、前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ−１）又は次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ＋１）に基づいて、出力モジュール２００に第１の定電圧電位を出力し、さらに前記出力ユニット２００をオンに制御し、ＧＯＡ回路の正方向走査又は逆方向走査を実現し、
前記出力モジュール２００は、第ｎ段のＧＯＡユニットの作用期間に第ｎ段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ）を出力し、
前記プルダウンモジュール３００は、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ）の電位をプルダウンし、
前記プルダウン制御モジュール４００は、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュール３００をオフにし、出力モジュール２００をオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュール３００をオンにし、出力モジュール２００をオフにする。

具体的には、前記正逆方向走査制御モジュール１００は、ゲートが前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ−１）に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードＨ（ｎ）に電気的に接続された第１の薄膜トランジスタＴ１と、ゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ＋１）に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードＨ（ｎ）に電気的に接続された第３の薄膜トランジスタＴ３とを含み、
前記出力ユニット２００は、ゲートが第２のノードＱ（ｎ）に電気的に接続され、ソースがｍ本目のクロック信号ＣＫ（ｍ）に接続され、ドレインが第ｎ段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ）に接続された第２の薄膜トランジスタＴ２と、一端が第２のノードＱ（ｎ）に電気的に接続され、他端が第ｎ段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ）に接続された第１のコンデンサＣ１とを含み、
前記プルダウンモジュール３００は、ゲートが第３のノードＰ（ｎ）に電気的に接続され、ソースが第ｎ段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ）に接続され、ドレインが第２の定電圧電位に接続された第４の薄膜トランジスタＴ４と、一端が第３のノードＰ（ｎ）に電気的に接続され、他端が第２の定電圧電位に接続された第２のコンデンサＣ２とを含み、
前記プルダウン制御モジュール４００は、ゲートが第３のノードＰ（ｎ）に電気的に接続され、ソースが第１のノードＨ（ｎ）に電気的に接続され、ドレインが第２の定電圧電位に接続された第６の薄膜トランジスタＴ６と、ゲートが第１のノードＨ（ｎ）に電気的に接続され、ソースが第３のノードＰ（ｎ）に電気的に接続され、ドレインが第２の定電圧電位に接続された第７の薄膜トランジスタＴ７と、ゲートがｍ＋２本目のクロック信号ＣＫ（ｍ＋２）に接続され、ソースが第１の定電圧電位に接続され、ドレインが第３のノードＰ（ｎ）に電気的に接続された第８の薄膜トランジスタＴ８とを含み、
また、前記ＧＯＡ回路は、さらに電圧安定化モジュール５００を含み、前記電圧安定化モジュール５００は、ゲートが第１の定電圧電位に接続され、ソースが第１のノードＨ（ｎ）に電気的に接続され、ドレインが第２のノードＱ（ｎ）に電気的に接続された第５の薄膜トランジスタＴ５を含む。

前記第１の定電圧電位と第２の定電圧電位の電位は逆である。

具体的には、図３に示すとおり、第１段のＧＯＡユニットにおいて、前記第１の薄膜トランジスタＴ１のゲートは、回路のスタート信号ＳＴＶに接続される。図４に示すとおり、最終段のＧＯＡユニットにおいて、前記第３の薄膜トランジスタＴ３のゲートは、回路のスタート信号ＳＴＶに接続される。

説明すべきものとして、上記クロック信号は、合計４本を含み、それぞれ１、２、３、及び４本目のクロック信号であり、前記ｍ本目のクロック信号ＣＫ（ｍ）が３本目のクロック信号である場合に、ｍ＋２本目のクロック信号ＣＫ（ｍ＋２）は１本目のクロック信号であり、前記ｍ本目のクロック信号ＣＫ（ｍ）が４本目のクロック信号である場合に、ｍ＋２本目のクロック信号ＣＫ（ｍ＋２）は２本目のクロック信号である。

特に、前記１、２、３、及び４本目のクロック信号のパルス周期は同じであり、前の１本のクロック信号の立ち下がりエッジと次の１本のクロック信号の立ち上がりエッジとは同時に発生し、すなわち、前記１本目のクロック信号の第１のパルス信号がまず発生し、前記１本目のクロック信号の第１のパルス信号が終了すると同時に前記２本目のクロック信号の第１のパルス信号が発生し、前記２本目のクロック信号の第１のパルス信号が終了すると同時に前記３本目のクロック信号の第１のパルス信号が発生し、前記３本目のクロック信号の第１のパルス信号が終了すると同時に前記４本目のクロック信号の第１のパルス信号が発生し、前記４本目のクロック信号の第１のパルス信号が終了すると同時に前記１本目のクロック信号の第２のパルス信号が発生する。

好ましくは、前記各薄膜トランジスタは、いずれもＮ型薄膜トランジスタであってもよく、いずれもＰ型薄膜トランジスタであってもよく、前記各薄膜トランジスタがいずれもＮ型薄膜トランジスタである場合に、前記第１の定電圧電位は定電圧高電位ＶＧＨであり、第２の定電圧電位は定電圧低電位ＶＧＬである。前記各薄膜トランジスタがいずれもＰ型薄膜トランジスタである場合に、前記第１の定電圧電位は定電圧低電位ＶＧＬであり、第２の定電圧電位は定電圧高電位ＶＧＨである。図２に示す各薄膜トランジスタは、いずれもＮ型薄膜トランジスタである。

好ましくは、前記各薄膜トランジスタは、非晶質シリコン薄膜トランジスタ、低温ポリシリコン薄膜トランジスタ、及び酸化物半導体薄膜トランジスタ等の様々なタイプの薄膜トランジスタから選択される。

図５に示すとおり、正方向走査を行う場合に、前記ＧＯＡ回路（Ｎ型薄膜トランジスタ）の作動過程は、次のとおりであり、
段階１、すなわち、プリチャージ段階では、第ｎ−１段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ−１）が高電位であり、第１の薄膜トランジスタＴ１が導通し、第１のノードＨ（ｎ）が高電位にプリチャージされ、第７の薄膜トランジスタＴ７が導通し、第３のノードＰ（ｎ）が定電圧低電位ＶＧＬにプルダウンされ、第５の薄膜トランジスタＴ５が定電圧高電位ＶＧＨに制御されて常に導通し、第２のノードＱ（ｎ）も高電位にプリチャージされ、
段階２、すなわち、ゲート走査駆動信号Ｇ（ｎ）が高電位を出力する段階では、第ｎ−１段のＧＯＡユニットのゲート走査駆動信号Ｇ（ｎ−１）が低電位に低下し、第１の薄膜トランジスタＴ１がオフになり、第２のノードＱ（ｎ）が第１のコンデンサＣ１の保持作用により高電位に保持され、第２の薄膜トランジスタＴ２が導通し、ｍ本目のクロック信号ＣＫ（ｍ）が高電位を提供し、ゲート走査駆動信号Ｇ（ｎ）が高電位を出力し、次段である第ｎ＋１段のＧＯＡユニットの第１の薄膜トランジスタＴ１のゲートに伝送して、正方向走査のカスケード伝送を実現し、
段階３、すなわち、ゲート走査駆動信号Ｇ（ｎ）が低電位を出力する段階では、第２のノードＱ（ｎ）が第１のコンデンサＣ１の保持作用により、依然として高電位に保持され、第２の薄膜トランジスタＴ２が導通し、ｍ本目のクロック信号ＣＫ（ｍ）の低電位がゲート走査駆動信号Ｇ（ｎ）を介して出力され、
段階４、すなわち、第２のノードＱ（ｎ）のプルダウン段階では、ｍ＋２本目のクロック信号ＣＫ（ｍ＋２）が高電位を提供し、第８の薄膜トランジスタＴ８が導通し、第３のノードＰ（ｎ）が高電位に充電され、第６の薄膜トランジスタＴ６が導通し、第１の及び第２のノードＨ（ｎ）、Ｑ（ｎ）が定電圧低電位ＶＧＬにプルダウンされ、
段階５、すなわち、第２のノードＱ（ｎ）及びゲート走査駆動信号Ｇ（ｎ）の低電位維持段階では、第１のノードＨ（ｎ）が低電位になると、第７の薄膜トランジスタＴ７がオフ状態にあり、ｍ＋２本目のクロック信号ＣＫ（ｍ＋２）が高電位に遷移した時に、第８の薄膜トランジスタＴ８が導通し、第３のノードＰ（ｎ）が高電位に充電されて、第４の薄膜トランジスタＴ４及び第６の薄膜トランジスタＴ６がいずれも導通状態にあり、第２のノードＱ（ｎ）及びゲート走査駆動信号Ｇ（ｎ）の低電位の安定を保証することができ、同時に第２のコンデンサＣ２が第３のノードＰ（ｎ）の高電位に対して一定の保持作用を有する。

それに対応して、図６に示すとおり、図６は、本発明のＧＯＡ回路の逆方向走査タイミング図であり、その作動過程において、正方向走査との相違点は、第３の薄膜トランジスタＴ３により走査制御を行い、走査順序が最終段から第１段へ走査し、すなわち、次段であるＧＯＡユニットのゲート走査駆動信号の出力した信号が前段であるＧＯＡユニットの第３の薄膜トランジスタＴ３に伝送されて、前段であるＧＯＡユニットが出力するように駆動することであり、その他のものはいずれも正方向走査と同じであり、ここで説明を省略する。

これにより、本発明のＧＯＡ回路は従来技術に比べて、ＩＣが正方向走査制御信号及び逆方向走査制御信号を提供する必要がなく、薄膜トランジスタ又はコンデンサを増加させず、同時にＧＯＡ回路が正逆方向走査機能を備えることを保証し、ＧＯＡ回路のＩＣの選択可能な範囲を拡大し、狭い枠の液晶ディスプレイの実現に役立つことが分かる。

前記のように、本発明は、正逆方向走査制御モジュールが第１の薄膜トランジスタ及び第３の薄膜トランジスタを含み、前記第１の薄膜トランジスタのゲートが前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号に電気的に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続され、前記第３の薄膜トランジスタのゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に電気的に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続されたＧＯＡ回路を提供し、該２つの薄膜トランジスタによりＧＯＡ回路の正逆方向走査間の切り換えを制御することができ、従来技術に比べて、２つの制御信号を減少させるとともに、薄膜トランジスタ及びコンデンサを増加させず、ＩＣの選択範囲を拡大することができ、狭い枠の液晶ディスプレイの実現に役立つ。

以上のように、当業者にとって、本発明の技術的解決手段及び技術的思想に基づいて、他の様々な変更及び変形を行うことができるが、全てのこれらの変更及び変形は、いずれも本発明の特許請求の範囲に属するべきである。

１００正逆方向走査制御モジュール
２００出力モジュール
３００ノード制御モジュール
４００プルダウン制御モジュール
５００電圧安定化モジュール

Claims

カスケード接続された複数のＧＯＡユニットを含み、各ＧＯＡユニットはいずれも正逆方向走査制御モジュールと、前記正逆方向走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記正逆方向走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含み、
ｎ及びｍはいずれも正の整数とし、第１段と最終段のＧＯＡユニット以外の第ｎ段のＧＯＡユニットにおいて、
前記正逆方向走査制御モジュールは、前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号、次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号、及び第１の定電圧電位に接続され、前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号又は次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に基づいて、出力モジュールに第１の定電圧電位を出力し、さらに前記出力ユニットをオンに制御し、ＧＯＡ回路の正方向走査又は逆方向走査を実現し、
前記出力モジュールは、第ｎ段のＧＯＡユニットの作用期間に第ｎ段のＧＯＡユニットのゲート走査駆動信号を出力し、
前記プルダウンモジュールは、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査駆動信号の電位をプルダウンし、
前記プルダウン制御モジュールは、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにする、ことを特徴とするＧＯＡ回路。
前記正逆方向走査制御モジュールは、ゲートが前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第１の薄膜トランジスタと、ゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第３の薄膜トランジスタとを含み、
前記出力ユニットは、ゲートが第２のノードに電気的に接続され、ソースがｍ本目のクロック信号に接続され、ドレインが第ｎ段のＧＯＡユニットのゲート走査駆動信号に接続された第２の薄膜トランジスタと、一端が第２のノードに電気的に接続され、他端が第ｎ段のＧＯＡユニットのゲート走査駆動信号に接続された第１のコンデンサとを含み、
前記プルダウンモジュールは、ゲートが第３のノードに電気的に接続され、ソースが第ｎ段のＧＯＡユニットのゲート走査駆動信号に電気的に接続され、ドレインが第２の定電圧電位に接続された第４の薄膜トランジスタと、一端が第３のノードに電気的に接続され、他端が第２の定電圧電位に接続された第２のコンデンサとを含み、
前記プルダウン制御モジュールは、ゲートが第３のノードに電気的に接続され、ソースが第１のノードに電気的に接続され、ドレインが第２の定電圧電位に接続された第６の薄膜トランジスタと、ゲートが第１のノードに電気的に接続され、ソースが第３のノードに電気的に接続され、ドレインが第２の定電圧電位に接続された第７の薄膜トランジスタと、ゲートがｍ＋２本目のクロック信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第３のノードに電気的に接続された第８の薄膜トランジスタとを含み、
前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、ゲートが第１の定電圧電位に接続され、ソースが第１のノードに電気的に接続され、ドレインが第２のノードに電気的に接続された第５の薄膜トランジスタを含み、
前記第１の定電圧電位と第２の定電圧電位の電位は逆である、ことを特徴とする請求項１に記載のＧＯＡ回路。
第１段のＧＯＡユニットにおいて、前記第１の薄膜トランジスタのゲートは、回路のスタート信号に接続されたことを特徴とする請求項２に記載のＧＯＡ回路。
最終段のＧＯＡユニットにおいて、前記第３の薄膜トランジスタのゲートは、回路のスタート信号に接続されたことを特徴とする請求項２に記載のＧＯＡ回路。
１、２、３、及び４本目のクロック信号という４本のクロック信号を含み、前記ｍ本目のクロック信号が３本目のクロック信号である場合に、ｍ＋２本目のクロック信号は１本目のクロック信号であり、前記ｍ本目のクロック信号が４本目のクロック信号である場合に、ｍ＋２本目のクロック信号は２本目のクロック信号である、ことを特徴とする請求項２に記載のＧＯＡ回路。
前記１、２、３及び４本目のクロック信号のパルス周期は同じであり、前の１本のクロック信号の立ち下がりエッジと次の１本のクロック信号の立ち上がりエッジとは同時に発生する、ことを特徴とする請求項５に記載のＧＯＡ回路。
前記各薄膜トランジスタは、いずれもＮ型薄膜トランジスタであり、前記第１の定電圧電位は、定電圧高電位であり、第２の定電圧電位は、定電圧低電位である、ことを特徴とする請求項２に記載のＧＯＡ回路。
前記各薄膜トランジスタは、いずれもＰ型薄膜トランジスタであり、前記第１の定電圧電位は、定電圧低電位であり、第２の定電圧電位は、定電圧高電位である、ことを特徴とする請求項２に記載のＧＯＡ回路。
前記各薄膜トランジスタは、いずれも非晶質シリコン薄膜トランジスタ、低温ポリシリコン薄膜トランジスタ、又は酸化物半導体薄膜トランジスタである、ことを特徴とする請求項２に記載のＧＯＡ回路。
カスケード接続された複数のＧＯＡユニットを含み、各ＧＯＡユニットはいずれも正逆方向走査制御モジュールと、前記正逆方向走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記正逆方向走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含み、
ｎ及びｍはいずれも正の整数とし、第１段と最終段のＧＯＡユニット以外の第ｎ段のＧＯＡユニットにおいて、
前記正逆方向走査制御モジュールは、前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号、次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号、及び第１の定電圧電位に接続され、前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号又は次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に基づいて、出力モジュールに第１の定電圧電位を出力し、さらに前記出力ユニットをオンに制御し、ＧＯＡ回路の正方向走査又は逆方向走査を実現し、
前記出力モジュールは、第ｎ段のＧＯＡユニットの作用期間に第ｎ段のＧＯＡユニットのゲート走査駆動信号を出力し、
前記プルダウンモジュールは、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査駆動信号の電位をプルダウンし、
前記プルダウン制御モジュールは、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにし、
前記正逆方向走査制御モジュールは、ゲートが前段である第ｎ−１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第１の薄膜トランジスタと、ゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第３の薄膜トランジスタとを含み、
前記出力ユニットは、ゲートが第２のノードに電気的に接続され、ソースがｍ本目のクロック信号に接続され、ドレインが第ｎ段のＧＯＡユニットのゲート走査駆動信号に接続された第２の薄膜トランジスタと、一端が第２のノードに電気的に接続され、他端が第ｎ段のＧＯＡユニットのゲート走査駆動信号に接続された第１のコンデンサとを含み、
前記プルダウンモジュールは、ゲートが第３のノードに電気的に接続され、ソースが第ｎ段のＧＯＡユニットのゲート走査駆動信号に電気的に接続され、ドレインが第２の定電圧電位に接続された第４の薄膜トランジスタと、一端が第３のノードに電気的に接続され、他端が第２の定電圧電位に接続された第２のコンデンサとを含み、
前記プルダウン制御モジュールは、ゲートが第３のノードに電気的に接続され、ソースが第１のノードに電気的に接続され、ドレインが第２の定電圧電位に接続された第６の薄膜トランジスタと、ゲートが第１のノードに電気的に接続され、ソースが第３のノードに電気的に接続され、ドレインが第２の定電圧電位に接続された第７の薄膜トランジスタと、ゲートがｍ＋２本目のクロック信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第３のノードに電気的に接続された第８の薄膜トランジスタとを含み、
前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、ゲートが第１の定電圧電位に接続され、ソースが第１のノードに電気的に接続され、ドレインが第２のノードに電気的に接続された第５の薄膜トランジスタを含み、
前記第１の定電圧電位と第２の定電圧電位の電位は逆であり、
第１段のＧＯＡユニットにおいて、前記第１の薄膜トランジスタのゲートは、回路のスタート信号に接続され、
最終段のＧＯＡユニットにおいて、前記第３の薄膜トランジスタのゲートは、回路のスタート信号に接続され、
前記各薄膜トランジスタは、いずれも非晶質シリコン薄膜トランジスタ、低温ポリシリコン薄膜トランジスタ、又は酸化物半導体薄膜トランジスタである、ことを特徴とするＧＯＡ回路。
１、２、３、及び４本目のクロック信号という４本のクロック信号を含み、前記ｍ本目のクロック信号が３本目のクロック信号である場合に、ｍ＋２本目のクロック信号は１本目のクロック信号であり、前記ｍ本目のクロック信号が４本目のクロック信号である場合に、ｍ＋２本目のクロック信号は２本目のクロック信号である、ことを特徴とする請求項１０に記載のＧＯＡ回路。
前記１、２、３及び４本目のクロック信号のパルス周期は同じであり、前の１本のクロック信号の立ち下がりエッジと次の１本のクロック信号の立ち上がりエッジとは同時に発生する、ことを特徴とする請求項１１に記載のＧＯＡ回路。
前記各薄膜トランジスタは、いずれもＮ型薄膜トランジスタであり、前記第１の定電圧電位は、定電圧高電位であり、第２の定電圧電位は、定電圧低電位である、ことを特徴とする請求項１０に記載のＧＯＡ回路。
前記各薄膜トランジスタは、いずれもＰ型薄膜トランジスタであり、前記第１の定電圧電位は、定電圧低電位であり、第２の定電圧電位は、定電圧高電位である、ことを特徴とする請求項１０に記載のＧＯＡ回路。