CN111681589B - Goa电路及显示面板 - Google Patents

Abstract

本申请提供一种GOA电路及显示面板，GOA电路包括多级级联的GOA单元，每一级GOA单元均包括上拉控制模块、下传模块、上拉模块、下拉模块、维持模块和触控模块，上拉控制模块接入第一控制信号、低电平信号以及上一级扫描信号，并电性连接于第一节点，下传模块接入高电平信号，并电性连接于第一节点和第二节点，上拉模块接入高频时钟信号，并电性连接于第二节点，下拉模块接入下一级扫描信号、低电平信号以及第二控制信号，并电性连接于第一节点以及本级扫描信号，维持模块接入低电平信号，并电性连接于第一节点以及下拉模块。在本申请中，通过减少晶体管数量，优化了GOA电路，提高了良率和稳定性，并实现窄边框设计。

Description

GOA电路及显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种GOA电路及显示面板。

背景技术

GOA( 英文全称：Gate Driver on Array ，中文全称：集成栅极驱动电路)电路是显示面板中的一个重要组成部分。它是在阵列基板上制作薄膜晶体管作为开关，从而将栅级驱动制作在阵列基板上，实现栅极的逐行扫描。现有的GOA电路因TFT数量较多，GOA宽度较大，不符合当今窄边框的要求，并极易造成GOA电路不稳定及良率降低。

发明内容

本申请提供一种GOA电路及显示面板，以解决现有GOA电路中的不稳定和良率的问题。

本申请提供一种GOA电路，所述GOA电路包括多级级联的GOA单元，每一级GOA单元均包括上拉控制模块、下传模块、上拉模块、下拉模块、维持模块和触控模块；

所述上拉控制模块接入第一控制信号、低电平信号以及上一级扫描信号，并电性连接于第一节点，用于在所述上一级扫描信号以及所述低电平信号的控制下将所述第一控制信号输出至所述第一节点；

所述下传模块接入高电平信号，并电性连接于所述第一节点和第二节点，用于在所述高电平信号的电位控制下将所述第一节点的电位传输至所述第二节点；

所述上拉模块接入高频时钟信号，并电性连接于所述第二节点，用于根据所述第二节点的电位与所述高频时钟信号的控制下输出本级扫描信号；

所述下拉模块接入下一级扫描信号、低电平信号以及第二控制信号，并电性连接于所述第一节点以及所述本级扫描信号，用于根据所述下一级扫描信号、所述第二控制信号以及所述低电平信号的控制下下拉所述第一节点的电位以及所述本级扫描信号的电位为低电位；

所述维持模块接入低电平信号，并电性连接于所述第一节点以及所述下拉模块，用于根据所述第一节点的电位的控制下将所述低电平信号传输至所述下拉模块；

所述触控模块接入第三控制信号以及所述低电平信号，并电性连接于所述本级扫描信号，用于在所述显示面板在进入触控阶段时，在所述第三控制信号的控制下，将所述本级扫描信号的电位保持在所述低电平信号的电位。

在本申请所提供的GOA电路中，所述上拉控制模块包括第一晶体管和第一电容；

所述第一晶体管的栅极电性连接于所述上一级扫描信号，所述第一晶体管的源极电性连接于所述第一控制信号，所述第一晶体管的漏极电性连接于所述第一节点；

所述第一电容两端分别电性连接于所述低电平信号和所述第一节点。

在本申请所提供的GOA电路中，所述下传模块包括第二晶体管，所述第二晶体管的栅极电性连接于所述高电平信号，所述第二晶体管的源极电性连接于所述第一节点，所述第二晶体管的漏极电性连接于所述第二节点。

在本申请所提供的GOA电路中，所述上拉模块包括第三晶体管，所述第三晶体管的栅极电性连接于所述第二节点，所述第三晶体管的源极电性连接于所述高频时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。

在本申请所提供的GOA电路中，所述下拉模块包括第四晶体管、第五晶体管和第六晶体管；

所述第四晶体管的栅极电性连接于所述下一级扫描信号，所述第四晶体管的源极电性连接于所述第二控制信号，所述第四晶体管的漏极电性连接于第三节点；

所述第五晶体管的栅极电性连接于所述第三节点，所述第五晶体管的源极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述低电平信号；

所述第六晶体管的栅极电性连接于所述第三节点，所述第六晶体管的源极电性连接于所述低电平信号，所述第六晶体管的漏极电性连接于所述本级扫描信号。

在本申请所提供的GOA电路中，所述维持模块包括第七晶体管；

所述第七晶体管的栅极电性连接于所述第一节点，所述第七晶体管的漏极电性连接于所述下拉模块，所述第七晶体管的源极电性连接于所述低电平信号。

在本申请所提供的GOA电路中，所述触控模块包括第八晶体管，所述第八晶体管的栅极电性连接于所述第三控制信号，所述第八晶体管的源极电性连接所述低电平信号，所述第八晶体管的漏极电性连接于所述本级扫描信号。

在本申请所提供的GOA电路中，所述维持模块还包括第二电容；

所述第二电容的两端分别电性连接于所述低电平信号和所述第三节点。

在本申请所提供的GOA电路中，在所述显示面板还包括显示阶段；当所述显示面板处于显示阶段时，所述第三控制信号为低电位，当所述显示面板处于触控阶段时，所述第三控制信号为高电位

本申请还提供一种显示面板，包括以上所述的GOA电路。

本申请提供一种GOA电路及显示面板，GOA电路包括多级级联的GOA单元，每一级GOA单元均包括上拉控制模块、下传模块、上拉模块、下拉模块、维持模块和触控模块，上拉控制模块接入第一控制信号、低电平信号以及上一级扫描信号，并电性连接于第一节点，下传模块接入高电平信号，并电性连接于第一节点和第二节点，上拉模块接入高频时钟信号，并电性连接于第二节点，下拉模块接入下一级扫描信号、低电平信号以及第二控制信号，并电性连接于第一节点以及本级扫描信号，维持模块接入低电平信号，并电性连接于第一节点以及下拉模块，触控模块接入第三控制信号，并电性连接于第一节点以及本级扫描信号。在本申请中，通过减少晶体管数量，优化了GOA电路，提高了良率和稳定性，并实现窄边框设计。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请所提供的GOA电路的结构示意图。

图2为本申请所提供的GOA电路中一GOA单元的第一种结构示意图。

图3为本申请所提供的GOA电路中一GOA单元的第二种结构示意图。

图4为本申请所提供的显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为漏极、输出端为源极。此外本申请实施例所采用的晶体管可以包括P 型晶体管和/或N 型晶体管两种，其中，P 型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N 型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

请参阅图1，图1为本申请所提供的GOA电路的结构示意图。所述GOA电路包括多级级联的GOA单元。图1以级联的第n-2级GOA单元、第n级GOA单元和第n+2级GOA单元为例。

当第n-2级GOA单元输出第n-2级扫描信号G（n-2）时，此时，第n-2级扫描信号G（n-2）为高电位，第n-2级扫描信号G（n-2）用于控制第n级GOA单元的工作。

当第n级GOA单元开始工作，使得第n级GOA单元输出的第n级扫描信号G（n）为高电位，用于打开显示面板中一行中每个像素的晶体管开关，并通过数据信号对每个像素中的像素电极进行充电。第n级扫描信号G（n）用于控制第n+2级GOA单元的工作；

当第n+2级GOA单元工作时，第n+2级GOA单元输出的第n+2级扫描信号G（n+2）为高电位，同时第n+2级扫描信号G（n+2）用于下拉第n级扫描信号G（n）的电位。

请参阅图2，图2为本申请所提供的GOA电路中一GOA单元的第一种结构示意图。GOA单元包括上拉控制模块100、下传模块200、上拉模块300、下拉模块400、维持模块500和触控模块600。

其中，上拉控制模块100接入第一控制信号GAS1、低电平信号VGL以及上两级扫描信号G（n-2），并电性连接于第一节点Q，用于在上两级扫描信号G（n-2）以及低电平信号VGL的控制下将第一控制信号GAS1输出至第一节点Q。

其中，下传模块200接入高电平信号VGH，并电性连接于第一节点Q和第二节点P，用于在高电平信号VGH的电位控制下将第一节点Q的电位传输至第二节点P。

其中，上拉模块300接入高频时钟信号CK（n），并电性连接于第二节点P，用于根据第二节点P的电位与高频时钟信号CK（n）的控制下输出本级扫描信号G（n）。

其中，下拉模块400接入下两级扫描信号G（n+2）、低电平信号VGL以及第二控制信号GAS2，并电性连接于第一节点Q以及本级扫描信号G（n），用于根据下两级扫描信号G（n+2）、第二控制信号GAS2以及低电平信号VGL的控制下下拉第一节点Q的电位以及本级扫描信号G（n）的电位为低电位；

其中，维持模块500接入低电平信号VGL，并电性连接于第一节点Q以及下拉模块，用于根据第一节点Q的电位的控制下将低电平信号VGL传输至下拉模块400；

其中，触控模块600接入第三控制信号GAS3以及低电平信号VGL，并电性连接于本级扫描信号G（n），用于在显示面板在进入触控阶段时，在第三控制信号GAS3的控制下，将本级扫描信号G（n）的电位保持在所述低电平信号VGL的电位。

在本申请中，GOA电路为单型电路，实现了栅极逐行打开功能；GOA电路包括上拉控制模块100、下传模块200、上拉模块300、下拉模块400、维持模块500和触控模块600，GOA电路去掉重置模块、异常断电模块和正反扫模块，保证GOA电路功能实现的同时，降低了GOA电路的复杂性，并实现窄边框设计；GOA电路去掉重置模块、异常断电模块和正反扫模块，减少晶体管的数量，进而降低了GOA电路的复杂性，优化了GOA电路的架构，进而降低制程和RA稳定性风险，从而提高良率和稳定性。

请参阅图3，图3为本申请所提供的GOA电路中一GOA单元的第二种结构示意图。

上拉控制模块100包括第一晶体管NT1和第一电容C1，第一晶体管NT1的栅极电性连接于上两级扫描信号G（n-2），第一晶体管NT1的源极电性连接于第一控制信号GAS1，第一晶体管NT1的漏极电性连接于第一节点Q；第一电容C1两端分别电性连接于低电平信号VGL和第一节点Q，其中，第一电容C1用于积累存储电荷。

下传模块200包括第二晶体管NT2，第二晶体管NT2的栅极电性连接于高电平信号VGH，第二晶体管NT2的源极电性连接于第一节点Q，第二晶体管NT2的漏极电性连接于第二节点P。

上拉模块300包括第三晶体管NT3，第三晶体管NT3的栅极电性连接于第二节点P，第三晶体管NT3的源极电性连接于高频时钟信号CK（n），第三晶体管NT3的漏极电性连接于本级扫描信号G（n）。

下拉模块400包括第四晶体管NT4、第五晶体管NT5和第六晶体管NT6，第四晶体管NT4的栅极电性连接于下两级扫描信号G（n+2），第四晶体管NT4的源极电性连接于第二控制信号GAS2，第四晶体管NT4的漏极电性连接于第三节点M；第五晶体管NT5的栅极电性连接于第三节点M，第五晶体管NT5的源极电性连接于第一节点M，第五晶体管NT5的漏极电性连接于低电平信号VGL；第六晶体管NT6的栅极电性连接于第三节点M，第六晶体管NT6的源极电性连接于低电平信号VGL，第六晶体管NT6的漏极电性连接于本级扫描信号G（n）。

维持模块500包括第七晶体管NT7和第二电容C2。第七晶体管NT7的栅极电性连接于第一节点Q。第七晶体管NT7的漏极电性连接于下拉模块。第七晶体管NT7的源极电性连接于低电平信号VGL，第二电容C2的两端分别电性连接于低电平信号VGL和第三节点M，其中，第二电容C2用于积累存储电荷。

触控模块600包括第八晶体管NT8，第八晶体管NT8的栅极电性连接于第三控制信号GAS3，第八晶体管NT8的源极电性连接低电平信号VGL，第八晶体管NT8的漏极电性连接于本级扫描信号G（n）。

具体的GOA电路单元级传原理如下：

当上两级扫描信号G（n-2）转换为高电位，第一控制信号GAS 1为高电位，第一晶体管NT1开启，高电位输出至第一节点Q，因第二晶体管NT2接入高电平信号VGH，第一节点Q进行充电，变成高电位。随后高频时钟信号CK（n）从低电位转换成高电位，第三晶体管NT3打开，本级扫描信号G(n)打开；然后高频时钟信号CK（n）从高电位转换成低电位，并且此时第一节点Q维持高电位，所以第三晶体管NT3打开，本级扫描信号G(n)关闭。

当上两级扫描信号G（n+2）打开，第三节点M电位拉高，从而第五晶体管NT5打开，可以使得第一节点Q维持低电位。并且在维持期间，第三节点M一直是高电位，所以第六晶体管NT6是常开的，本行长期处于关闭状态。

当显示面板在进行触控阶段，第二控制信号GAS 2和第三控制信号GAS 3的电位为高电位，高频时钟信号CK（n）信号的电位拉低，使得栅极输出低电位，而第一控制信号GAS 1输出为低电位，使得第一节点Q电位维持，所述本级扫描信号G(n)的电位保持低电位，不进行级传。

当显示面板处于显示阶段时，第三控制信号GAS3为低电位，第一控制信号GAS1和第二控制信号GAS2为高电位。

在本申请中，显示面板在进行触控期间，所有的本级扫描信号G(n)都是关闭的，进而避免触控信号和显示信号出现干扰。

请参阅图4，图4为本申请所提供的显示面板的结构示意图。该显示面板包括显示区域10以及集成设置在显示区域10边缘上的GOA电路20；其中，该GOA电路20与上述的GOA电路的结构和原理类似，这里不再赘述。

本申请提供一种GOA电路及显示面板，GOA电路为单型电路，实现了栅极逐行打开功能；GOA电路包括上拉控制模块、下传模块、上拉模块、下拉模块、维持模块和触控模块，GOA电路去掉重置模块、异常断电模块和正反扫模块，保证GOA电路功能实现的同时，降低了GOA电路的复杂性，并实现窄边框设计；GOA电路去掉重置模块、异常断电模块和正反扫模块，减少晶体管的数量，进而降低了GOA电路的复杂性，优化了GOA电路的架构，进而降低制程和RA稳定性风险，从而提高良率和稳定性。

以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种GOA电路，其特征在于，所述GOA电路包括多级级联的GOA单元，每一级GOA单元均包括上拉控制模块、下传模块、上拉模块、下拉模块、维持模块和触控模块；

所述上拉控制模块接入第一控制信号、低电平信号以及上一级扫描信号，并电性连接于第一节点，用于在所述上一级扫描信号以及所述低电平信号的控制下将所述第一控制信号输出至所述第一节点；

所述下传模块接入高电平信号，并电性连接于所述第一节点和第二节点，用于在所述高电平信号的电位控制下将所述第一节点的电位传输至所述第二节点；

所述上拉模块接入高频时钟信号，并电性连接于所述第二节点，用于根据所述第二节点的电位与所述高频时钟信号输出本级扫描信号；

所述下拉模块接入下一级扫描信号、低电平信号以及第二控制信号，并电性连接于所述第一节点以及所述本级扫描信号，用于根据所述下一级扫描信号、所述第二控制信号以及所述低电平信号下拉所述第一节点的电位以及所述本级扫描信号的电位为低电位；

所述维持模块接入低电平信号，并电性连接于所述第一节点以及所述下拉模块，用于根据所述第一节点的电位将所述低电平信号传输至所述下拉模块；

所述触控模块接入第三控制信号以及所述低电平信号，并电性连接于所述本级扫描信号，用于在显示面板在进入触控阶段时，在所述第三控制信号的控制下，将所述本级扫描信号的电位保持在所述低电平信号的电位；

其中，当显示面板在进行触控阶段，第二控制信号和第三控制信号的电位为高电位，高频时钟信号的电位拉低，使得栅极输出低电位，而第一控制信号输出为低电位，使得第一节点电位维持，所述本级扫描信号的电位保持低电位，不进行级传；显示面板在进行触控期间，所有的本级扫描信号都是关闭的，进而避免触控信号和显示信号出现干扰；

其中，当显示面板处于显示阶段时，第三控制信号为低电位，第一控制信号和第二控制信号为高电位。

2.根据权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括第一晶体管和第一电容；

所述第一晶体管的栅极电性连接于所述上一级扫描信号，所述第一晶体管的源极电性连接于所述第一控制信号，所述第一晶体管的漏极电性连接于所述第一节点；

所述第一电容两端分别电性连接于所述低电平信号和所述第一节点。

3.根据权利要求1所述的GOA电路，其特征在于，所述下传模块包括第二晶体管，所述第二晶体管的栅极电性连接于所述高电平信号，所述第二晶体管的源极电性连接于所述第一节点，所述第二晶体管的漏极电性连接于所述第二节点。

4.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第三晶体管，所述第三晶体管的栅极电性连接于所述第二节点，所述第三晶体管的源极电性连接于所述高频时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。

5.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第四晶体管、第五晶体管和第六晶体管；

所述第四晶体管的栅极电性连接于所述下一级扫描信号，所述第四晶体管的源极电性连接于所述第二控制信号，所述第四晶体管的漏极电性连接于第三节点；

所述第五晶体管的栅极电性连接于所述第三节点，所述第五晶体管的源极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述低电平信号；

所述第六晶体管的栅极电性连接于所述第三节点，所述第六晶体管的源极电性连接于所述低电平信号，所述第六晶体管的漏极电性连接于所述本级扫描信号。

6.根据权利要求1所述的GOA电路，其特征在于，所述维持模块包括第七晶体管；

所述第七晶体管的栅极电性连接于所述第一节点，所述第七晶体管的漏极电性连接于所述下拉模块，所述第七晶体管的源极电性连接于所述低电平信号。

7.根据权利要求1所述的GOA电路，其特征在于，所述触控模块包括第八晶体管，所述第八晶体管的栅极电性连接于所述第三控制信号，所述第八晶体管的源极电性连接所述低电平信号，所述第八晶体管的漏极电性连接于所述本级扫描信号。

8.根据权利要求6所述的GOA电路，其特征在于，所述维持模块还包括第二电容；

所述第二电容的两端分别电性连接于所述低电平信号和第三节点。

9.一种显示面板，其特征在于，包括权利要求1-8任一项所述的GOA电路。

Images