JP6800310B2

JP6800310B2 - Ｇｏａ回路

Info

Publication number: JP6800310B2
Application number: JP2019507226A
Authority: JP
Inventors: ▲亜▼▲鋒▼ 李
Original assignee: Wuhan China Star Optoelectronics Technology Co Ltd
Current assignee: Wuhan China Star Optoelectronics Technology Co Ltd
Priority date: 2016-08-08
Filing date: 2016-08-31
Publication date: 2020-12-16
Anticipated expiration: 2036-08-31
Also published as: EP3499488A1; EP3499488B1; EP3499488A4; KR102121248B1; US20180174545A1; CN106098003A; CN106098003B; KR20190033612A; WO2018028009A1; JP2019532321A; US10043477B2

Description

本発明は、表示の技術分野に関し、特に、ＧＯＡ回路に関する。

液晶ディスプレイ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ、ＬＣＤ）は、本体が薄く、省電力で、放射性がない等の利点を有し、広く応用されている。例えば、液晶テレビ、携帯電話、パーソナルデジタルアシスタント（ＰＤＡ）、デジタルカメラ、コンピュータスクリーン又はノートパソコンスクリーン等に適用され、フラットパネル表示の分野において主導的地位を占めている。

ＧＯＡ技術（ＧａｔｅＤｒｉｖｅｒｏｎＡｒｒａｙ）、すなわちアレイ基板行駆動技術は、液晶表示パネルの既存のアレイ製造プロセスを用いて、水平走査線の駆動回路を表示領域の周囲の基板に作製することにより、外付け集積回路基板（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ、ＩＣ）に代替して水平走査線の駆動を完了する。ＧＯＡ技術は、外付けＩＣのボンディング（ｂｏｎｄｉｎｇ）工程を削減することができ、生産能力の向上と製品のコストの低下が期待でき、狭額縁又はフレームレスの表示製品に適した液晶表示パネルの製造が可能である。

図１に示すとおり、図１は、従来のＧＯＡ回路の回路図であり、図１に示すＧＯＡ回路は、カスケード接続された多段のＧＯＡユニットを含み、各段のＧＯＡユニットは、いずれも走査制御モジュール１００、出力モジュール２００、及びノード制御モジュール３００を含み、ｎ及びｍはいずれも正の整数とし、第ｎ段のＧＯＡユニットにおいて、前記走査制御モジュール１００は、ゲートが上２段である第ｎ−２段のＧＯＡユニットのゲート走査信号Ｇ（ｎ−２）に接続され、ソースが正方向走査制御信号Ｕ２Ｄに接続され、ドレインが第１のノードＨ（ｎ）に電気的に接続される第１の薄膜トランジスタＴ１と、ゲートが下２段である第ｎ＋２段のＧＯＡユニットのゲート走査信号Ｇ（ｎ＋２）に接続され、ソースが逆方向走査制御信号Ｄ２Ｕに接続され、ドレインが第１のノードＨ（ｎ）に電気的に接続される第３の薄膜トランジスタＴ３とを含み、前記出力モジュール２００は、ゲートが第２のノードＱ（ｎ）に電気的に接続され、ソースが第ｍ＋１本のクロック信号ＣＫ（ｍ＋１）に電気的に接続され、ドレインが第ｎ段のＧＯＡユニットのゲート走査信号Ｇ（ｎ）に接続される第２の薄膜トランジスタＴ２と、一端が第２のノードＱ（ｎ）に電気的に接続され、他端が第ｎ段のＧＯＡユニットのゲート走査信号Ｇ（ｎ）に接続される第１のコンデンサＣ１とを含み、前記ノード制御モジュール３００は、ゲートが第３のノードＰ（ｎ）に電気的に接続され、ソースが第ｎ段のＧＯＡユニットのゲート走査信号Ｇ（ｎ）に接続され、ドレインが定電圧低電位ＶＧＬに電気的に接続される第４の薄膜トランジスタＴ４と、ゲートが定電圧高電位ＶＧＨに電気的に接続され、ソースが第１のノードＨ（ｎ）に電気的に接続され、ドレインが第２のノードＱ（ｎ）に電気的に接続される第５の薄膜トランジスタＴ５と、ゲートが第１のノードＨ（ｎ）に電気的に接続され、ソースが第３のノードＰ（ｎ）に電気的に接続され、ドレインが定電圧低電位ＶＧＬに電気的に接続される第６の薄膜トランジスタＴ６と、ゲートが第３のノードＰ（ｎ）に電気的に接続され、ソースが第２のノードＱ（ｎ）に電気的に接続され、ドレインが定電圧低電位ＶＧＬに電気的に接続される第７の薄膜トランジスタＴ７と、ゲートが第ｍ＋３本のクロック信号ＣＫ（ｍ＋３）に電気的に接続され、ソースが第ｎ段のＧＯＡユニットのゲート走査信号Ｇ（ｎ）に接続され、ドレインが定電圧低電位ＶＧＬに電気的に接続される第８の薄膜トランジスタＴ８と、ゲート及びソースがいずれも第ｍ＋２本のクロック信号ＣＫ（ｍ＋２）に電気的に接続され、ドレインが第３のノードＰ（ｎ）に電気的に接続される第９の薄膜トランジスタＴ９と、一端が第３のノードＰ（ｎ）に電気的に接続され、他端が定電圧低電位ＶＧＬに電気的に接続される第２のコンデンサＣ２とを含む。

従来のＧＯＡ回路において、非出力段階では、第３のノードＰ（ｎ）は、長時間に高電位にあり、第４の薄膜トランジスタＴ４と第７の薄膜トランジスタＴ７は、長時間に導通し、さらに第４の薄膜トランジスタＴ４と第７の薄膜トランジスタＴ７との間に閾値電圧シフト（ＶｔｈＳｈｉｆｔ）が発生することをもたらし、最終的にＧＯＡ回路の安定性の低下及び出力異常を引き起こす。

本発明は、第３のノードに対するタイミング充放電を実現し、第３のノードが長時間に高電位を維持することによる主要な薄膜トランジスタの閾値電圧シフトを防止し、ＧＯＡ回路の安定性を保証するＧＯＡ回路を提供することを目的とする。

上記目的を達成するために、本発明のＧＯＡ回路は、カスケード接続された多段のＧＯＡユニットを含み、各段のＧＯＡユニットは、いずれも走査制御モジュールと、前記走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含み、
ｎ及びｍはいずれも正の整数とし、第１段、第２段、最後から２番目の段、及び最終段のＧＯＡユニット以外に、第ｎ段のＧＯＡユニットにおいて、
前記走査制御モジュールは、正方向走査制御信号又は逆方向走査制御信号を利用して前記ＧＯＡ回路が正方向走査又は逆方向走査を行うように制御し、
前記出力モジュールは、第ｍ＋１本のクロック信号に接続され、第ｎ段のＧＯＡユニットの作用期間に第ｍ＋１本のクロック信号を利用して第ｎ段のＧＯＡユニットのゲート走査信号を出力し、
前記プルダウンモジュールは、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査信号の電位をプルダウンし、
前記プルダウン制御モジュールは、第ｍ本のクロック信号、第ｍ＋２本のクロック信号、第１の定電圧電位、第２の定電圧電位に接続され、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにし、同時に第ｍ本のクロック信号及び第ｍ＋２本のクロック信号を利用して第１の定電圧電位及び第２の定電圧電位を制御してプルダウンモジュールのスイッチノードに対してタイミング充放電を行い、
前記第１の定電圧電位と第２の定電圧電位の電位は逆であり、前記正方向走査制御信号と逆方向走査制御信号の電位は逆である。

前記走査制御モジュールは、第１の薄膜トランジスタ、及び第３の薄膜トランジスタを含み、前記出力モジュールは、第２の薄膜トランジスタ、及び第１のコンデンサを含み、前記プルダウンモジュールは、第４の薄膜トランジスタ、第８の薄膜トランジスタ、及び第２のコンデンサを含み、前記プルダウン制御モジュールは、第６の薄膜トランジスタ、第７の薄膜トランジスタ、第９の薄膜トランジスタ、第１０の薄膜トランジスタ、及び抵抗を含み、前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、第５の薄膜トランジスタを含み、
前記第１の薄膜トランジスタのゲートは、上２段である第ｎ−２段のＧＯＡユニットのゲート走査信号に接続され、ソースは、正方向走査制御信号に接続され、ドレインは、第１のノードに電気的に接続され、
前記第２の薄膜トランジスタのゲートは、第２のノードに電気的に接続され、ソースは、第ｍ＋１本のクロック信号に電気的に接続され、ドレインは、ゲート走査信号に電気的に接続され、前記第３の薄膜トランジスタＴ３のゲートは、下２段である第ｎ＋２段のＧＯＡユニットのゲート走査信号に接続され、ソースは、逆方向走査制御信号に接続され、ドレインは、第１のノードに電気的に接続され、前記第４の薄膜トランジスタのゲートは、第３のノードに電気的に接続され、ソースは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第５の薄膜トランジスタのゲートは、第１の定電圧電位に電気的に接続され、ソースは、第１のノードに電気的に接続され、ドレインは、第２のノードに電気的に接続され、前記第６の薄膜トランジスタのゲートは、第１のノードに電気的に接続され、ソースは、第３のノードに電気的に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第７の薄膜トランジスタのゲートは、第３のノードに電気的に接続され、ソースは、第２のノードに電気的に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第８の薄膜トランジスタのゲートは、第ｍ＋３本のクロック信号に電気的に接続され、ソースは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第９の薄膜トランジスタのゲートは、第ｍ本のクロック信号に電気的に接続され、ソースは、第１の定電圧電位に電気的に接続され、ドレインは、抵抗の一端に電気的に接続され、前記第１０の薄膜トランジスタのゲートは、第ｍ＋２本のクロック信号に電気的に接続され、ソースは、第２の定電圧電位に電気的に接続され、ドレインは、抵抗の他端に電気的に接続され、前記第２のコンデンサの一端は、第３のノードに電気的に接続され、他端は、第２の定電圧電位に電気的に接続され、前記第１のコンデンサの一端は、第２のノードに電気的に接続され、他端は、ゲート走査信号に電気的に接続され、
前記第３のノードは、前記プルダウンモジュールのスイッチノードである。

第１段及び第２段のＧＯＡユニットにおいて、前記第１の薄膜トランジスタのゲートは、回路のスタート信号に電気的に接続され、
最後から２番目の段及び最終段のＧＯＡユニットにおいて、前記第３の薄膜トランジスタのゲートは、回路のスタート信号に電気的に接続される。

第１、第２、第３、及び第４本のクロック信号という４本のクロック信号を含み、前記第ｍ本のクロック信号が第２本のクロック信号である場合に、第ｍ＋３本のクロック信号は第１本のクロック信号であり、前記第ｍ本のクロック信号が第３本のクロック信号である場合に、第ｍ＋２本のクロック信号は第１本のクロック信号であり、第ｍ＋３本のクロック信号は第２本のクロック信号であり、前記第ｍ本のクロック信号が第４本のクロック信号である場合に、第ｍ＋１本のクロック信号は第１本のクロック信号であり、第ｍ＋２本のクロック信号は第２本のクロック信号であり、第ｍ＋３本のクロック信号は第３本のクロック信号である。

前記第１、第２、第３、及び第４本のクロック信号のパルス周期は同じであり、前の１本のクロック信号の立ち下がりエッジと次の１本のクロック信号の立ち上がりエッジとは同時に発生する。

前記各薄膜トランジスタは、いずれもＮ型薄膜トランジスタであり、前記第１の定電圧電位は定電圧高電位であり、第２の定電圧電位は定電圧低電位である。

前記各薄膜トランジスタは、いずれもＰ型薄膜トランジスタであり、前記第１の定電圧電位は定電圧低電位であり、第２の定電圧電位は定電圧高電位である。

前記各薄膜トランジスタは、いずれも低温ポリシリコン薄膜トランジスタである。

前記正方向走査制御信号は高電位であり、逆方向走査制御信号は低電位であり、
逆方向走査を行う場合に、前記正方向走査制御信号は低電位であり、逆方向走査制御信号は高電位である。

正方向走査を行う場合に、前記正方向走査制御信号は低電位であり、逆方向走査制御信号は高電位であり、
逆方向走査を行う場合に、前記正方向走査制御信号は高電位であり、逆方向走査制御信号は低電位である。

さらに、本発明のＧＯＡ回路は、カスケード接続された多段のＧＯＡユニットを含み、各段のＧＯＡユニットは、いずれも走査制御モジュールと、前記走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含み、
ｎ及びｍはいずれも正の整数とし、第１段、第２段、最後から２番目の段、及び最終段のＧＯＡユニット以外に、第ｎ段のＧＯＡユニットにおいて、
前記走査制御モジュールは、正方向走査制御信号又は逆方向走査制御信号を利用して前記ＧＯＡ回路が正方向走査又は逆方向走査を行うように制御し、
前記出力モジュールは、第ｍ＋１本のクロック信号に接続され、第ｎ段のＧＯＡユニットの作用期間に第ｍ＋１本のクロック信号を利用して第ｎ段のＧＯＡユニットのゲート走査信号を出力し、
前記プルダウンモジュールは、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査信号の電位をプルダウンし、
前記プルダウン制御モジュールは、第ｍ本のクロック信号、第ｍ＋２本のクロック信号、第１の定電圧電位、第２の定電圧電位に接続され、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにし、同時に第ｍ本のクロック信号及び第ｍ＋２本のクロック信号を利用して第１の定電圧電位及び第２の定電圧電位を制御してプルダウンモジュールのスイッチノードに対してタイミング充放電を行い、
前記第１の定電圧電位と第２の定電圧電位の電位は逆であり、前記正方向走査制御信号と逆方向走査制御信号の電位は逆であり、
前記走査制御モジュールは、第１の薄膜トランジスタ、及び第３の薄膜トランジスタを含み、前記出力モジュールは、第２の薄膜トランジスタ、及び第１のコンデンサを含み、前記プルダウンモジュールは、第４の薄膜トランジスタ、第８の薄膜トランジスタ、及び第２のコンデンサを含み、前記プルダウン制御モジュールは、第６の薄膜トランジスタ、第７の薄膜トランジスタ、第９の薄膜トランジスタ、第１０の薄膜トランジスタ、及び抵抗を含み、前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、第５の薄膜トランジスタを含み、
前記第１の薄膜トランジスタのゲートは、上２段である第ｎ−２段のＧＯＡユニットのゲート走査信号に接続され、ソースは、正方向走査制御信号に接続され、ドレインは、第１のノードに電気的に接続され、
前記第２の薄膜トランジスタのゲートは、第２のノードに電気的に接続され、ソースは、第ｍ＋１本のクロック信号に電気的に接続され、ドレインは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、前記第３の薄膜トランジスタのゲートは、下２段である第ｎ＋２段のＧＯＡユニットのゲート走査信号に接続され、ソースは、逆方向走査制御信号に接続され、ドレインは、第１のノードに電気的に接続され、前記第４の薄膜トランジスタのゲートは、第３のノードに電気的に接続され、ソースは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第５の薄膜トランジスタのゲートは、第１の定電圧電位に電気的に接続され、ソースは、第１のノードに電気的に接続され、ドレインは、第２のノードに電気的に接続され、前記第６の薄膜トランジスタのゲートは、第１のノードに電気的に接続され、ソースは、第３のノードに電気的に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第７の薄膜トランジスタのゲートは、第３のノードに電気的に接続され、ソースは、第２のノードに電気的に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第８の薄膜トランジスタのゲートは、第ｍ＋３本のクロック信号に電気的に接続され、ソースは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、ドレインは、第２の定電圧
電位に電気的に接続され、前記第９の薄膜トランジスタのゲートは、第ｍ本のクロック信号に電気的に接続され、ソースは、第１の定電圧電位に電気的に接続され、ドレインは、抵抗の一端に電気的に接続され、前記第１０の薄膜トランジスタのゲートは、第ｍ＋２本のクロック信号に電気的に接続され、ソースは、第２の定電圧電位に電気的に接続され、ドレインは、抵抗の他端に電気的に接続され、前記第１のコンデンサの一端は、第２のノードに電気的に接続され、他端は、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、前記第２のコンデンサの一端は、第３のノードに電気的に接続され、他端は、第２の定電圧電位に電気的に接続され、
前記第３のノードは、前記プルダウンモジュールのスイッチノードであり、
第１段及び第２段のＧＯＡユニットにおいて、前記第１の薄膜トランジスタのゲートは、回路のスタート信号に電気的に接続され、
最後から２番目の段及び最終段のＧＯＡユニットにおいて、前記第３の薄膜トランジスタのゲートは、回路のスタート信号に電気的に接続され、
前記各薄膜トランジスタは、いずれも低温ポリシリコン薄膜トランジスタである。

本発明の有益な効果は、第９の薄膜トランジスタ、第１０の薄膜トランジスタ、及び抵抗により第３のノードの電位を制御し、前記第９の薄膜トランジスタのゲートが第ｍ本のクロック信号に電気的に接続され、ソースが第１の定電圧電位に電気的に接続され、ドレインが抵抗の一端に電気的に接続され、前記第１０の薄膜トランジスタのゲートが第ｍ＋２本のクロック信号に電気的に接続され、ソースが第２の定電圧電位に電気的に接続され、ドレインが抵抗の他端に電気的に接続されるＧＯＡ回路を提供し、第ｍ本のクロック信号及び第ｍ＋２本のクロック信号により前記第９の薄膜トランジスタ及び第１０の薄膜トランジスタの交互導通を制御し、第３のノードに対するタイミング充放電を実現し、第３のノードが長時間に高電位を維持することによる主要な薄膜トランジスタの閾値電圧シフトを防止し、ＧＯＡ回路の安定性を保証することである。

本発明の特徴及び技術的内容をさらに理解するために、以下に本発明の詳細な説明及び図面を参照し、ただし、図面は単に参照及び説明のために提供されるものであり、本発明を限定するものではない。

図１は、従来のＧＯＡ回路の回路図である。図２は、本発明のＧＯＡ回路の回路図である。図３は、本発明のＧＯＡ回路の第１段のＧＯＡユニットの回路図である。図４は、本発明のＧＯＡ回路の第２段のＧＯＡユニットの回路図である。図５は、本発明のＧＯＡ回路の最終段のＧＯＡユニットの回路図である。図６は、本発明のＧＯＡ回路の最後から２番目の段のＧＯＡユニットの回路図である。図７は、本発明のＧＯＡ回路の正方向走査タイミング図である。図８は、本発明のＧＯＡ回路の逆方向走査タイミング図である。

本発明が採用した技術的手段及びその効果をさらに説明するために、以下に本発明の好ましい実施例及びその図面を参照しながら詳細に説明する。

図２に示すとおり、本発明のＧＯＡ回路は、カスケード接続された多段のＧＯＡユニットを含み、各段のＧＯＡユニットは、いずれも走査制御モジュール１００と、前記走査制御モジュール１００に電気的に接続された出力モジュール２００と、前記出力モジュール２００に電気的に接続されたプルダウンモジュール３００と、前記走査制御モジュール１００、出力モジュール２００及びプルダウンモジュール３００にいずれも電気的に接続さ
れたプルダウン制御モジュール４００とを含み、
ｎ及びｍはいずれも正の整数とし、第１段、第２段、最後から２番目の段、及び最終段のＧＯＡユニット以外に、第ｎ段のＧＯＡユニットにおいて、
前記走査制御モジュール１００は、正方向走査制御信号Ｕ２Ｄ又は逆方向走査制御信号Ｄ２Ｕを利用して前記ＧＯＡ回路が正方向走査又は逆方向走査を行うように制御し、
前記出力モジュール２００は、第ｍ＋１本のクロック信号ＣＫ（ｍ＋１）に接続され、第ｎ段のＧＯＡユニットの作用期間に第ｍ＋１本のクロック信号ＣＫ（ｍ＋１）を利用して第ｎ段のＧＯＡユニットのゲート走査信号Ｇ（ｎ）を出力し、
前記プルダウンモジュール３００は、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査信号Ｇ（ｎ）の電位をプルダウンし、
前記プルダウン制御モジュール４００は、第ｍ本のクロック信号ＣＫ（ｍ）、第ｍ＋２本のクロック信号ＣＫ（ｍ＋２）、第１の定電圧電位、第２の定電圧電位に接続され、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュール３００をオフにし、出力モジュール２００をオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュール３００をオンにし、出力モジュール２００をオフにし、同時に第ｍ本のクロック信号ＣＫ（ｍ）及び第ｍ＋２本のクロック信号ＣＫ（ｍ＋２）を利用して第１の定電圧電位及び第２の定電圧電位を制御してプルダウンモジュール４００のスイッチノードに対してタイミング充放電を行い、
前記第１の定電圧電位と第２の定電圧電位の電位は逆であり、前記正方向走査制御信号Ｕ２Ｄと逆方向走査制御信号Ｄ２Ｕの電位は逆である。

具体的には、前記出力モジュール２００は、第２の薄膜トランジスタＴ２、及び第１のコンデンサＣ１を含み、前記プルダウンモジュール３００は、第４の薄膜トランジスタＴ４、第８の薄膜トランジスタＴ８、及び第２のコンデンサＣ２を含み、前記プルダウン制御モジュール４００は、第６の薄膜トランジスタＴ６、第７の薄膜トランジスタＴ７、第９の薄膜トランジスタＴ９、第１０の薄膜トランジスタＴ１０及び抵抗Ｒ１を含む。

また、前記ＧＯＡ回路は、さらに電圧安定化モジュール５００を含み、前記電圧安定化モジュール５００は、第５の薄膜トランジスタＴ５を含む。

さらに、前記第１の薄膜トランジスタＴ１のゲートは、上２段である第ｎ−２段のＧＯＡユニットのゲート走査信号Ｇ（ｎ−２）に接続され、ソースは、正方向走査制御信号Ｕ２Ｄに接続され、ドレインは、第１のノードＨ（ｎ）に電気的に接続され、前記第２の薄膜トランジスタＴ２のゲートは、第２のノードＱ（ｎ）に電気的に接続され、ソースは、第ｍ＋１本のクロック信号ＣＫ（ｍ＋１）に電気的に接続され、ドレインは、ゲート走査信号Ｇ（ｎ）に電気的に接続され、前記第３の薄膜トランジスタＴ３のゲートは、下２段である第ｎ＋２段のＧＯＡユニットのゲート走査信号Ｇ（ｎ＋２）に接続され、ソースは、逆方向走査制御信号Ｄ２Ｕに接続され、ドレインは、第１のノードＨ（ｎ）に電気的に接続され、前記第４の薄膜トランジスタＴ４のゲートは、第３のノードＰ（ｎ）に電気的に接続され、ソースは、第ｎ段のＧＯＡユニットのゲート走査信号Ｇ（ｎ）に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第５の薄膜トランジスタＴ５のゲートは、第１の定電圧電位に電気的に接続され、ソースは、第１のノードＨ（ｎ）に電気的に接続され、ドレインは、第２のノードＱ（ｎ）に電気的に接続され、前記第６の薄膜トランジスタＴ６のゲートは、第１のノードＨ（ｎ）に電気的に接続され、ソースは、第３のノードＰ（ｎ）に電気的に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第７の薄膜トランジスタＴ７のゲートは、第３のノードＰ（ｎ）に電気的に接続され、ソースは、第２のノードＱ（ｎ）に電気的に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第８の薄膜トランジスタＴ８のゲートは、第ｍ＋３本のクロック信号ＣＫ（ｍ＋３）に電気的に接続され、ソースは、第ｎ段のＧＯＡユニットのゲート走査信号Ｇ（ｎ）に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第９の薄膜トランジスタＴ９のゲートは、第ｍ本のクロック信号ＣＫ（ｍ）に電気的に接続され、ソースは、第１の定電圧電位に電気的に接続され、ドレインは、抵抗Ｒ１の一端に電気的に接続され、前記第１０の薄膜トランジスタＴ１０のゲートは、第ｍ＋２本のクロック信号ＣＫ（ｍ＋２）に電気的に接続され、ソースは、第２の定電圧電位に電気的に接続され、ドレインは、抵抗Ｒ１の他端に電気的に接続され、一端が第２のノードＱ（ｎ）に電気的に接続され、他端が第ｎ段のＧＯＡユニットのゲート走査信号Ｇ（ｎ）に接続される第１のコンデンサＣ１とを含み、前記第２のコンデンサＣ２の一端は、第３のノードＰ（ｎ）に電気的に接続され、他端は、第２の定電圧電位に電気的に接続され、
前記第３のノードＰ（ｎ）は、すなわち前記プルダウンモジュール４００のスイッチノードである。

具体的には、図３及び図４に示すとおり、第１段及び第２段のＧＯＡユニットにおいて、前記第１の薄膜トランジスタＴ１のゲートは、回路のスタート信号ＳＴＶに電気的に接続される。図５及び図６に示すとおり、最終段及び最後から２番目の段のＧＯＡユニットにおいて、前記第３の薄膜トランジスタＴ３のゲートは、回路のスタート信号ＳＴＶに電気的に接続される。

なお、上記ＧＯＡ回路は、第１、第２、第３、及び第４本のクロック信号ＣＫ（１）、ＣＫ（２）、ＣＫ（３）、ＣＫ（４）という４本のクロック信号を含み、前記第ｍ本のクロック信号ＣＫ（ｍ）が第２本のクロック信号ＣＫ（２）である場合に、第ｍ＋３本のクロック信号ＣＫ（ｍ＋３）は第１本のクロック信号ＣＫ（１）であり、前記第ｍ本のクロック信号ＣＫ（ｍ）が第３本のクロック信号ＣＫ（３）である場合に、第ｍ＋２本のクロック信号ＣＫ（ｍ＋２）は第１本のクロック信号ＣＫ（１）であり、第ｍ＋３本のクロック信号ＣＫ（ｍ＋３）は第２本のクロック信号ＣＫ（２）であり、前記第ｍ本のクロック信号ＣＫ（ｍ）が第４本のクロック信号ＣＫ（４）である場合に、第ｍ＋１本のクロック信号ＣＫ（ｍ＋１）は第１本のクロック信号ＣＫ（１）であり、第ｍ＋２本のクロック信号ＣＫ（ｍ＋２）は第２本のクロック信号ＣＫ（２）であり、第ｍ＋３本のクロック信号ＣＫ（ｍ＋３）は第３本のクロック信号ＣＫ（３）である。

さらに、前記第１、第２、第３、及び第４本のクロック信号ＣＫ（１）、ＣＫ（２）、ＣＫ（３）、ＣＫ（４）のパルス周期は同じであり、前の１本のクロック信号の立ち下がりエッジと次の１本のクロック信号の立ち上がりエッジとは同時に発生し、すなわち前記第１本のクロック信号ＣＫ（１）の第１のパルス信号がまず発生し、前記第１本のクロック信号ＣＫ（１）の第１のパルス信号が終了すると同時に前記第２本のクロック信号ＣＫ（２）の第１のパルス信号が発生し、前記第２本のクロック信号ＣＫ（２）の第１のパルス信号が終了すると同時に前記第３本のクロック信号ＣＫ（３）の第１のパルス信号が発生し、前記第３本のクロック信号ＣＫ（３）の第１のパルス信号が終了すると同時に前記第４本のクロック信号ＣＫ（４）の第１のパルス信号が発生し、前記第４本のクロック信号ＣＫ（４）の第１のパルス信号が終了すると同時に前記第１本のクロック信号ＣＫ（１）の第２のパルス信号が発生する。

好ましくは、前記各薄膜トランジスタは、いずれもＮ型薄膜トランジスタであり、前記第１の定電圧電位は、定電圧高電位ＶＧＨであり、第２の定電圧電位は、定電圧低電位ＶＧＬである。正方向走査を行う場合に、前記正方向走査制御信号Ｕ２Ｄは高電位であり、逆方向走査制御信号Ｄ２Ｕは低電位であり、逆方向走査を行う場合に、前記正方向走査制御信号Ｕ２Ｄは低電位であり、逆方向走査制御信号Ｄ２Ｕは高電位である。

好ましくは、前記各薄膜トランジスタは、いずれもＰ型薄膜トランジスタであり、前記第１の定電圧電位は、定電圧低電位ＶＧＬであり、第２の定電圧電位は、定電圧高電位ＶＧＨである。正方向走査を行う場合に、前記正方向走査制御信号Ｕ２Ｄは低電位であり、逆方向走査制御信号Ｄ２Ｕは高電位であり、逆方向走査を行う場合に、前記正方向走査制御信号Ｕ２Ｄは高電位であり、逆方向走査制御信号Ｄ２Ｕは低電位である。

好ましくは、前記各薄膜トランジスタは、いずれも低温ポリシリコン薄膜トランジスタである。

具体的には、図７に示すとおり、本発明のＧＯＡ回路（Ｎ型薄膜トランジスタ）の正方向走査時の作動過程は、まず、第ｎ−２段のＧＯＡユニットのゲート走査信号Ｇ（ｎ−２）及び正方向走査制御信号Ｕ２Ｄがいずれも高電位を提供し、第１の薄膜トランジスタＴ１が導通し、第１のノードＨ（ｎ）を高電位に充電し、第６の薄膜トランジスタＴ６が導通し、第３のノードＰ（ｎ）が低電位にプルダウンされ、同時に第５の薄膜トランジスタＴ５が定電圧高電位ＶＧＨの制御により常に導通し、第２のノードＱ（ｎ）を高電位に充電し、次に、第ｎ−２段のＧＯＡユニットのゲート走査信号Ｇ（ｎ−２）が低電位を提供し、第１の薄膜トランジスタＴ１をオフにし、第２のノードＱ（ｎ）が第１のコンデンサＣ１の電圧保持作用を受けて高電位を維持し、第２の薄膜トランジスタＴ２をオンにし、第ｍ＋１本のクロック信号ＣＫ（ｍ＋１）が高電位を提供し、ゲート走査信号Ｇ（ｎ）が高電位を出力し、さらに、第ｍ＋１本のクロック信号ＣＫ（ｍ＋１）が低電位を提供し、第２のノードＱ（ｎ）が依然として第１のコンデンサＣ１の電圧保持作用を受けて高電位を維持し、ゲート走査信号Ｇ（ｎ）が低電位を出力し、その後、第ｎ＋２段のＧＯＡユニットのゲート走査信号Ｇ（ｎ＋２）が高電位を提供し、逆方向走査制御信号Ｄ２Ｕが低電位を提供し、第３の薄膜トランジスタＴ３をオンにし、第１の及び第２のノードＨ（ｎ）、Ｑ（ｎ）が低電位にプルダウンされ、第２の薄膜トランジスタＴ２をオフにし、第６の薄膜トランジスタＴ６をオフにし、次に、第ｍ本のクロック信号ＣＫ（ｍ）と第ｍ＋２本のクロック信号ＣＫ（ｍ＋２）が交互に高電位を提供し、第３のノードＰ（ｎ）に対してタイミング充放電を行い、ゲート走査信号Ｇ（ｎ）と第２のノードＱ（ｎ）の低電位を維持し、第ｍ本のクロック信号ＣＫ（ｍ）が高電位である場合に、第９の薄膜トランジスタＴ９が導通し、このときに第ｍ＋２本のクロック信号ＣＫ（ｍ＋２）が低電位であり、第１０の薄膜トランジスタＴ１０をオフにし、抵抗Ｒ１の分圧により、第３のノードＰ（ｎ）が定電圧高電位ＶＧＨに充電され、第４の及び第７の薄膜トランジスタＴ４、Ｔ７がいずれも導通し、ゲート走査信号Ｇ（ｎ）及び第２のノードＱ（ｎ）が定電圧低電位ＶＧＬに維持され、第ｍ＋２本のクロック信号ＣＫ（ｍ＋２）が高電位である場合に、第１０の薄膜トランジスタＴ１０が導通し、そのときに第ｍ本のクロック信号ＣＫ（ｍ）が低電位であり、第９の薄膜トランジスタＴ９をオフにし、抵抗Ｒ１の分圧により、第３のノードＰ（ｎ）が低電位ＶＧＬにプルダウンされることにより、第３のノードＰ（ｎ）に対して放電を行い、第３のノードＰ（ｎ）が長時間に高電位を維持することによる主要な薄膜トランジスタの閾値電圧シフトを防止することである。

それに応じて、図８に示すとおり、図８は、本発明のＧＯＡ回路の逆方向走査時のタイミング図であり、逆方向走査を行う場合に、走査方向は正方向走査と逆であり、正方向走査制御信号Ｕ２Ｄは低電位であり、逆方向走査制御信号Ｄ２Ｕは高電位であり、その他の作動過程は、いずれも正方向走査と同じであり、ここでは説明を省略する。

前記のように、本発明は第９の薄膜トランジスタ、第１０の薄膜トランジスタ、及び抵抗により第３のノードの電位を制御し、前記第９の薄膜トランジスタのゲートが第ｍ本のロック信号に電気的に接続され、ソースが第１の定電圧電位に電気的に接続され、ドレインが抵抗の一端に電気的に接続され、前記第１０の薄膜トランジスタのゲートが第ｍ＋２本のクロック信号に電気的に接続され、ソースが第２の定電圧電位に電気的に接続され、ドレインが抵抗の他端に電気的に接続されるＧＯＡ回路を提供し、第ｍ本のクロック信号及び第ｍ＋２本のクロック信号により前記第９の薄膜トランジスタ及び第１０の薄膜トランジスタの交互導通を制御し、第３のノードに対するタイミング充放電を実現し、第３のノードが長時間に高電位を維持することによる主要な薄膜トランジスタの閾値電圧シフトを防止し、ＧＯＡ回路の安定性を保証する。

以上のように、当業者にとって、本発明の技術的解決手段及び技術的思想に基づいて、他の様々な変更及び変形を行うことができるが、全てのこれらの変更及び変形は、いずれも本発明の特許請求の範囲に属するべきである。

Claims

カスケード接続された多段のＧＯＡユニットを含むＧＯＡ回路であって、各段のＧＯＡユニットは、いずれも走査制御モジュールと、前記走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールと、
を含み、
ｎ及びｍはいずれも正の整数とし、第１段、第２段、最後から２番目の段、及び最終段のＧＯＡユニット以外に、第ｎ段のＧＯＡユニットにおいて、
前記走査制御モジュールは、正方向走査制御信号又は逆方向走査制御信号を利用して前記ＧＯＡ回路が正方向走査又は逆方向走査を行うように制御し、
前記出力モジュールは、第ｍ＋１本のクロック信号に接続され、第ｎ段のＧＯＡユニットの作用期間に第ｍ＋１本のクロック信号を利用して第ｎ段のＧＯＡユニットのゲート走査信号を出力し、
前記プルダウンモジュールは、第ｍ＋３本のクロック信号に接続され、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査信号の電位をプルダウンし、
前記プルダウン制御モジュールは、第ｍ本のクロック信号、第ｍ＋２本のクロック信号、第１の定電圧電位、第２の定電圧電位に接続され、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにし、同時に第ｍ本のクロック信号及び第ｍ＋２本のクロック信号を利用して第１の定電圧電位及び第２の定電圧電位を制御してプルダウンモジュールのスイッチノードに対してタイミング充放電を行い、
前記第１の定電圧電位と第２の定電圧電位の電位は逆であり、前記正方向走査制御信号と逆方向走査制御信号の電位は逆であり、
第ｍ本のクロック信号と、第ｍ＋１本のクロック信号と、第ｍ＋２本のクロック信号と、第ｍ＋３本のクロック信号とは、パルスの立ち上がり及び立ち下がりの位相がπ／２（９０°）ずつこの順にずれた４つのクロック信号であって、各パルスのハイレベル期間は重畳しないＧＯＡ回路。
前記走査制御モジュールは、第１の薄膜トランジスタ、及び第３の薄膜トランジスタを含み、前記出力モジュールは、第２の薄膜トランジスタ、及び第１のコンデンサを含み、前記プルダウンモジュールは、第４の薄膜トランジスタ、第８の薄膜トランジスタ、及び第２のコンデンサを含み、前記プルダウン制御モジュールは、第６の薄膜トランジスタ、第７の薄膜トランジスタ、第９の薄膜トランジスタ、第１０の薄膜トランジスタ、及び抵抗を含み、前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、第５の薄膜トランジスタを含み、
前記第１の薄膜トランジスタのゲートは、第ｎ−２段のＧＯＡユニットのゲート走査信号に接続され、ソースは、正方向走査制御信号に接続され、ドレインは、第１のノードに電気的に接続され、前記第２の薄膜トランジスタのゲートは、第２のノードに電気的に接続され、ソースは、第ｍ＋１本のクロック信号に電気的に接続され、ドレインは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、前記第３の薄膜トランジスタのゲートは、第ｎ＋２段のＧＯＡユニットのゲート走査信号に接続され、ソースは、逆方向走査制御信号に接続され、ドレインは、第１のノードに電気的に接続され、前記第４の薄膜トランジスタのゲートは、第３のノードに電気的に接続され、ソースは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第５の薄膜トランジスタのゲートは、第１の定電圧電位に電気的に接続され、ソースは、第１のノードに電気的に接続され、ドレインは、第２のノードに電気的に接続され、前記第６の薄膜トランジスタのゲートは、第１のノードに電気的に接続され、ソースは、第３のノードに電気的に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第７の薄膜トランジスタのゲートは、第３のノードに電気的に接続され、ソースは、第２のノードに電気的に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第８の薄膜トランジスタのゲートは、第ｍ＋３本のクロック信号に電気的に接続され、ソースは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第９の薄膜トランジスタのゲートは、第ｍ本のクロック信号に電気的に接続され、ソースは、第１の定電圧電位に電気的に接続され、ドレインは、抵抗の一端に電気的に接続され、前記第１０の薄膜トランジスタのゲートは、第ｍ＋２本のクロック信号に電気的に接続され、ソースは、第２の定電圧電位に電気的に接続され、ドレインは、抵抗の他端に電気的に接続され、前記第１のコンデンサの一端は、第２のノードに電気的に接続され、他端は、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、前記第２のコンデンサの一端は、第３のノードに電気的に接続され、他端は、第２の定電圧電位に電気的に接続され、
前記第３のノードは、前記プルダウンモジュールのスイッチノードである請求項１に記載のＧＯＡ回路。
第１段及び第２段のＧＯＡユニットにおいて、前記第１の薄膜トランジスタのゲートは、回路のスタート信号に電気的に接続され
最後から２番目の段及び最終段のＧＯＡユニットにおいて、前記第３の薄膜トランジスタのゲートは、回路のスタート信号に電気的に接続される請求項２に記載のＧＯＡ回路。
第１、第２、第３、及び第４本のクロック信号という４本のクロック信号を含み、前記第ｍ本のクロック信号が第２本のクロック信号である場合に、第ｍ＋３本のクロック信号は第１本のクロック信号であり、前記第ｍ本のクロック信号が第３本のクロック信号である場合に、第ｍ＋２本のクロック信号は第１本のクロック信号であり、第ｍ＋３本のクロック信号は第２本のクロック信号であり、前記第ｍ本のクロック信号が第４本のクロック信号である場合に、第ｍ＋１本のクロック信号は第１本のクロック信号であり、第ｍ＋２本のクロック信号は第２本のクロック信号であり、第ｍ＋３本のクロック信号は第３本のクロック信号である請求項１に記載のＧＯＡ回路。
前記第１、第２、第３、及び第４本のクロック信号のパルス周期は同じであり、前の１本のクロック信号の立ち下がりエッジと次の１本のクロック信号の立ち上がりエッジとは同時に発生する請求項４に記載のＧＯＡ回路。
前記各薄膜トランジスタは、いずれもＮ型薄膜トランジスタであり、前記第１の定電圧電位は定電圧高電位であり、第２の定電圧電位は定電圧低電位である請求項２に記載のＧＯＡ回路。
前記各薄膜トランジスタは、いずれもＰ型薄膜トランジスタであり、前記第１の定電圧電位は定電圧低電位であり、第２の定電圧電位は定電圧高電位である請求項２に記載のＧＯＡ回路。
前記各薄膜トランジスタは、いずれも低温ポリシリコン薄膜トランジスタである請求項２に記載のＧＯＡ回路。
正方向走査を行う場合に、前記正方向走査制御信号は高電位であり、逆方向走査制御信号は低電位であり、
逆方向走査を行う場合に、前記正方向走査制御信号は低電位であり、逆方向走査制御信号は高電位である請求項６に記載のＧＯＡ回路。
正方向走査を行う場合に、前記正方向走査制御信号は低電位であり、逆方向走査制御信号は高電位であり、
逆方向走査を行う場合に、前記正方向走査制御信号は高電位であり、逆方向走査制御信号は低電位である請求項７に記載のＧＯＡ回路。
カスケード接続された多段のＧＯＡユニットを含むＧＯＡ回路であって、各段のＧＯＡユニットは、いずれも走査制御モジュールと、前記走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールと、を含み、
ｎ及びｍはいずれも正の整数とし、第１段、第２段、最後から２番目の段、及び最終段のＧＯＡユニット以外に、第ｎ段のＧＯＡユニットにおいて、
前記走査制御モジュールは、正方向走査制御信号又は逆方向走査制御信号を利用して前記ＧＯＡ回路が正方向走査又は逆方向走査を行うように制御し、
前記出力モジュールは、第ｍ＋１本のクロック信号に接続され、第ｎ段のＧＯＡユニットの作用期間に第ｍ＋１本のクロック信号を利用して第ｎ段のＧＯＡユニットのゲート走査信号を出力し、
前記プルダウンモジュールは、第ｍ＋３本のクロック信号に接続され、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査信号の電位をプルダウンし、
前記プルダウン制御モジュールは、第ｍ本のクロック信号、第ｍ＋２本のクロック信号、第１の定電圧電位、第２の定電圧電位に接続され、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにし、同時に第ｍ本のクロック信号及び第ｍ＋２本のクロック信号を利用して第１の定電圧電位及び第２の定電圧電位を制御してプルダウンモジュールのスイッチノードに対してタイミング充放電を行い、
前記第１の定電圧電位と第２の定電圧電位の電位は逆であり、前記正方向走査制御信号と逆方向走査制御信号の電位は逆であり、
前記走査制御モジュールは、第１の薄膜トランジスタ、及び第３の薄膜トランジスタを含み、前記出力モジュールは、第２の薄膜トランジスタ、及び第１のコンデンサを含み、前記プルダウンモジュールは、第４の薄膜トランジスタ、第８の薄膜トランジスタ、及び第２のコンデンサを含み、前記プルダウン制御モジュールは、第６の薄膜トランジスタ、第７の薄膜トランジスタ、第９の薄膜トランジスタ、第１０の薄膜トランジスタ、及び抵抗を含み、前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、第５の薄膜トランジスタを含み、
前記第１の薄膜トランジスタのゲートは、第ｎ−２段のＧＯＡユニットのゲート走査信号に接続され、ソースは、正方向走査制御信号に接続され、ドレインは、第１のノードに電気的に接続され、前記第２の薄膜トランジスタのゲートは、第２のノードに電気的に接続され、ソースは、第ｍ＋１本のクロック信号に電気的に接続され、ドレインは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、前記第３の薄膜トランジスタのゲートは、第ｎ＋２段のＧＯＡユニットのゲート走査信号に接続され、ソースは、逆方向走査制御信号に接続され、ドレインは、第１のノードに電気的に接続され、前記第４の薄膜トランジスタのゲートは、第３のノードに電気的に接続され、ソースは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第５の薄膜トランジスタのゲートは、第１の定電圧電位に電気的に接続され、ソースは、第１のノードに電気的に接続され、ドレインは、第２のノードに電気的に接続され、前記第６の薄膜トランジスタのゲートは、第１のノードに電気的に接続され、ソースは、第３のノードに電気的に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第７の薄膜トランジスタのゲートは、第３のノードに電気的に接続され、ソースは、第２のノードに電気的に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第８の薄膜トランジスタのゲートは、第ｍ＋３本のクロック信号に電気的に接続され、ソースは、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、ドレインは、第２の定電圧電位に電気的に接続され、前記第９の薄膜トランジスタのゲートは、第ｍ本のクロック信号に電気的に接続され、ソースは、第１の定電圧電位に電気的に接続され、ドレインは、抵抗の一端に電気的に接続され、前記第１０の薄膜トランジスタのゲートは、第ｍ＋２本のクロック信号に電気的に接続され、ソースは、第２の定電圧電位に電気的に接続され、ドレインは、抵抗の他端に電気的に接続され、前記第１のコンデンサの一端は、第２のノードに電気的に接続され、他端は、第ｎ段のＧＯＡユニットのゲート走査信号に接続され、前記第２のコンデンサの一端は、第３のノードに電気的に接続され、他端は、第２の定電圧電位に電気的に接続され、
前記第３のノードは、前記プルダウンモジュールのスイッチノードであり、
第１段及び第２段のＧＯＡユニットにおいて、前記第１の薄膜トランジスタのゲートは、回路のスタート信号に電気的に接続され、
最後から２番目の段及び最終段のＧＯＡユニットにおいて、前記第３の薄膜トランジスタのゲートは、回路のスタート信号に電気的に接続され、
前記各薄膜トランジスタは、いずれも低温ポリシリコン薄膜トランジスタであり、
第ｍ本のクロック信号と、第ｍ＋１本のクロック信号と、第ｍ＋２本のクロック信号と、第ｍ＋３本のクロック信号とは、パルスの立ち上がり及び立ち下がりの位相がπ／２（９０°）ずつこの順にずれた４つのクロック信号であって、各パルスのハイレベル期間は重畳しないＧＯＡ回路。
第１、第２、第３、及び第４本のクロック信号という４本のクロック信号を含み、前記第ｍ本のクロック信号が第２本のクロック信号である場合に、第ｍ＋３本のクロック信号は第１本のクロック信号であり、前記第ｍ本のクロック信号が第３本のクロック信号である場合に、第ｍ＋２本のクロック信号は第１本のクロック信号であり、第ｍ＋３本のクロック信号は第２本のクロック信号であり、前記第ｍ本のクロック信号が第４本のクロック信号である場合に、第ｍ＋１本のクロック信号は第１本のクロック信号であり、第ｍ＋２本のクロック信号は第２本のクロック信号であり、第ｍ＋３本のクロック信号は第３本のクロック信号である請求項１１に記載のＧＯＡ回路。
前記第１、第２、第３、及び第４本のクロック信号のパルス周期は同じであり、前の１本のクロック信号の立ち下がりエッジと次の１本のクロック信号の立ち上がりエッジとは同時に発生する請求項１２に記載のＧＯＡ回路。
前記各薄膜トランジスタは、いずれもＮ型薄膜トランジスタであり、前記第１の定電圧電位は定電圧高電位であり、第２の定電圧電位は定電圧低電位である請求項１１に記載のＧＯＡ回路。
前記各薄膜トランジスタは、いずれもＰ型薄膜トランジスタであり、前記第１の定電圧電位は定電圧低電位であり、第２の定電圧電位は定電圧高電位である請求項１１に記載のＧＯＡ回路。
正方向走査を行う場合に、前記正方向走査制御信号は高電位であり、逆方向走査制御信号は低電位であり、
逆方向走査を行う場合に、前記正方向走査制御信号は低電位であり、逆方向走査制御信号は高電位である請求項１４に記載のＧＯＡ回路。
正方向走査を行う場合に、前記正方向走査制御信号は低電位であり、逆方向走査制御信号は高電位であり、
逆方向走査を行う場合に、前記正方向走査制御信号は高電位であり、逆方向走査制御信号は低電位である請求項１５に記載のＧＯＡ回路。