CN111462706B - Goa电路、显示装置及电子设备 - Google Patents

Abstract

本发明公开了一种GOA电路、显示装置及电子设备，该GOA电路与现有GOA电路相比，增加了一个由T4、T5、T6三个TFT以及第一电容组成的功能模块。该模块的作用是当本级GOA电路Q(N)点低电位期间，CK为低电位(XCK为高电位)时利用晶体管T5将K(N)节点的电位钳制在CK的低电位与阈值电压Vth之和，而当CK转换为高电位时，利用第一电容将K(N)节点的电位抬升至CK的高电位与阈值电压Vth之和。晶体管T5与T1、T3、T2的栅极偏置电压相同，阈值电压漂移也基本相同，这样在T1、T3、T2的阈值电压发生漂移后，K(N)点的高电位也在CK的高电位的基础上增加了Vth漂移量，从而可以防止因T1、T3、T2阈值电压漂移引起的晶体管开态不足。

Description

GOA电路、显示装置及电子设备

技术领域

本发明涉及显示技术领域，具体涉及一种GOA电路、显示装置及电子设备。

背景技术

显示器件作为信息产业的重要构成部分正在加速推进其平板化的进程。世界已进入“信息革命”时代，显示技术及显示器件在信息技术的发展过程中占据了十分重要的地位，电视、电脑、移动电话、个人移动数字终端(Personal Digital Assistant，简称为PDA)等可携式设备以及各类仪器仪表上的显示屏为人们的日常生活和工作提供着大量的信息。没有显示器，就不会有当今迅猛发展的信息技术。

液晶显示器(Liquid Crystal Display，简称为LCD)具有机身薄、耗能低、无辐射等优点得到了广泛应用。在主动式液晶显示器中，每个像素具有一个薄膜晶体管(ThinFilm Transistor，简称为TFT)，其栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使该条线上所有的TFT打开，此时该水平扫描线上的像素电极会与垂直方向的数据线连接，从而将数据线上的显示信号电压写入像素，控制不同液晶的透光度进而达到控制色彩的效果。

请参与图1，目前主动式液晶显示面板水平扫描线的驱动主要由外接集成电路(Integrated Circuit，简称为IC)来完成水平扫描线的驱动，外接的IC可以控制各级水平扫描线的逐级充电和放点。然而栅极(Gate)线连接到IC，边框线路十分密集，占用空间较大。

针对由外接IC驱动水平扫描线导致的边框线路密集、占用空间大的问题，目前阵列栅极驱动(gate driver on array，简称为GOA)技术已经应用于液晶显示器上，请参与图2，其可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。GOA器件代替密集的Gate线，减少了外接IC的绑定工序，简化了制作程序、降低了成本，窄化了液晶显示装置的边框，进而使得液晶显示器的体积及重量轻薄化，更适合制作窄边框或无边框的显示产品。

关于GOA电路，现有单级GOA电路在TFT长时间工作时，TFT的阈值电压会产生偏移从而对GOA电路的可靠性造成影响，进而导致显示器画面异常。

因此，如何在TFT长时间工作时，降低阈值电压漂移对GOA电路的影响，成为了本领域技术人员亟待解决的技术问题和始终研究的重点。

发明内容

有鉴于此，本发明实施例提供了一种GOA电路、显示装置及电子设备，以解决现有技术中TFT长时间工作产生阈值电压漂移，导致GOA电路可靠性降低的问题。

为此，本发明实施例提供了如下技术方案：

本发明第一方面提供了一种GOA电路，包括：级联的多个GOA单元，其特征在于，所述第n级GOA单元包括：上拉模块、下传模块、上拉控制模块、下拉模块和下拉维持模块；其中，所述上拉模块、所述下拉模块、所述下拉维持模块均与第一节点Q(N)和水平扫描线(G(N))连接，所述上拉控制模块和所述上传模块均与第一节点Q(N)连接，所述下拉维持模块输入直流低电压(VSS)；其中，所述下拉维持模块包括：第一晶体管(T1)，其栅极连接第二节点K(N)，其第一端输入直流低电压(VSS)，其第二端连接水平扫描线(G(N))；第二晶体管(T2)，其栅极连接所述第二节点K(N)，其第一端输入直流低电压(VSS)，其第二端连接第三节点ST(N)；第三晶体管(T3)，其栅极连接所述第二节点K(N)，其第一端输入直流低电压(VSS)，其第二端连接所述第一节点Q(N)；第四晶体管(T4)，其第一端连接所述第二节点K(N)，其栅极和第二端连接第一时钟信号；第五晶体管(T5)，其栅极和第二端连接所述第二节点K(N)，其第一端连接第六晶体管(T6)的第二端；所述第六晶体管(T6)的栅极连接第二时钟信号，其第一端输入直流低电压(VSS)；第七晶体管(T7)，其栅极和第二端连接第三时钟信号，其第一端连接第八晶体管(T8)的栅极和第九晶体管(T9)的第二端；所述第八晶体管(T8)的第二端连接所述第三时钟信号，所述第八晶体管(T8)的第一端连接第一电容的一端，所述第一电容的另一端连接所述第二节点K(N)；所述第九晶体管(T9)的栅极连接第一节点Q(N)，所述第九晶体管(T9)的第一端输入直流低电压(VSS)；第十晶体管(T10)，其栅极连接第一节点Q(N)，其第一端输入直流低电压(VSS)，其第二端连接第二节点K(N)。

进一步地，所述上拉模块包括：第十一晶体管(T11)，其栅极连接第一节点Q(N)，其第一端连接水平扫描线(G(N))，其第二端连接第四时钟信号。

进一步地，所述下传模块包括：第十二晶体管(T12)，其栅极连接第一节点Q(N)，其第一端连接第三节点ST(N)，其第二端连接第五时钟信号。

进一步地，所述上拉控制模块包括：第十三晶体管(T13)，其第一端连接第一节点Q(N)，其栅极和第二端连接第n-1级GOA单元的级传信号(ST(n-1))或者电路启动信号(STV)。

进一步地，所述下拉模块包括：第十四晶体管(T14)，其栅极连接第n+1级GOA单元的级传信号(ST(n+1))，其第一端输入直流低电压(VSS)，其第二端连接第三节点ST(N)；第十五晶体管(T15)，其栅极连接第n+1级GOA单元的级传信号(ST(n+1))，其第一端输入直流低电压(VSS)，其第二端连接第一节点Q(N)；第十六晶体管(T16)，其栅极连接第n+1级GOA单元的级传信号(ST(n+1))，其第一端输入直流低电压(VSS)，其第二端连接水平扫描线(G(N))。

进一步地，所述的GOA电路，包括第二电容，所述第二电容的一端连接第一节点Q(N)，另一端连接水平扫描线(G(N))。

进一步地，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号、所述第四时钟信号和所述第五时钟信号均为高频时钟信号源；所述第一时钟信号和所述第二时钟信号电位相同；所述第三时钟信号、所述第四时钟信号和所述第五时钟信号电位相同；所述第一时钟信号、所述第二时钟信号的电位与所述第三时钟信号、所述第四时钟信号、所述第五时钟信号电位相反。

进一步地，所述第一晶体管(T1)、所述第二晶体管(T2)、所述第三晶体管(T3)、所述第四晶体管(T4)、所述第五晶体管(T5)、所述第六晶体管(T6)、所述第七晶体管(T7)、所述第八晶体管(T8)、所述第九晶体管(T9)、所述第十晶体管(T10)均为N型薄膜晶体管，或者均为P型薄膜晶体管。

本发明第二方面提供了一种显示装置，包括上述第一方面所述的GOA电路。

本发明第三方面提供了一种电子设备，包括上述第二方面所述的显示装置。

本发明实施例技术方案，具有如下优点：

本发明实施例提供了一种GOA电路，与现有GOA电路相比，增加了一个由T4、T5、T6三个TFT以及第一电容组成的功能模块。该模块的作用是当本级GOA电路Q(N)点低电位期间，CK为低电位(XCK为高电位)时利用晶体管T5将K(N)节点的电位钳制在CK的低电位与阈值电压Vth之和，而当CK转换为高电位时，利用第一电容将K(N)节点的电位抬升至CK的高电位与阈值电压Vth之和。晶体管T5与T1、T3、T2的栅极偏置电压相同，阈值电压漂移也基本相同，这样在T1、T3、T2的阈值电压发生漂移后，K(N)点的高电位也在CK的高电位的基础上增加了Vth漂移量，从而可以防止因T1、T3、T2阈值电压漂移引起的晶体管开态不足。

现有GOA电路不包括由T4、T5、T6三个TFT以及第一电容组成的功能模块，K(N)节点的高低电位与CK的高低电位相同，在T1、T3、T2阈值电压漂移后易导致GOA电路失效，而本发明实施例中的GOA电路中K(N)点的高低电位都在CK高低电位的基础上附加了T1、T3、T2的阈值电压漂移量，从而解决了现有技术中TFT长时间工作产生阈值电压漂移，导致GOA电路可靠性降低的问题，保证了GOA电路的稳定性，提升了显示器的显示效果。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是由外接集成电路驱动液晶显示面板水平扫描线的示意图；

图2是由GOA驱动液晶显示面板水平扫描线的示意图；

图3是根据本发明实施例的单级GOA电路图；

图4是根据本发明实施例的单级GOA电路时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中一种GOA电路、显示装置及电子设备的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

根据本发明实施例提供了一种GOA电路，该GOA电路可包含在例如液晶电视、手机、数字相机、平板电脑、计算机、电子纸、导航仪等具有显示功能的产品或部件中。

本发明实施例中采用的晶体管可以是薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的，优选源极连接电源。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一端，漏极称为第二端。晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

请参阅图3，图3是根据本发明实施例的单级GOA电路图，GOA电路包括级联的多个GOA单元，其中，第n级GOA单元包括：上拉模块、下传模块、上拉控制模块、下拉模块和下拉维持模块；其中，上拉模块、下拉模块、下拉维持模块均与第一节点Q(N)和水平扫描线G(N)连接，上拉控制模块和上传模块均与第一节点Q(N)连接，下拉维持模块输入直流低电压VSS。其中，下拉维持模块用于维持第一节点Q(N)控制信号的电位以及维持第n级GOA单元的扫描信号G(N)的电位。具体地，下拉维持模块包括：第一晶体管T1，其栅极连接第二节点K(N)，其第一端输入直流低电压VSS，其第二端连接水平扫描线G(N)；第二晶体管T2，其栅极连接第二节点K(N)，其第一端输入直流低电压VSS，其第二端连接第三节点ST(N)；第三晶体管T3，其栅极连接第二节点K(N)，其第一端输入直流低电压VSS，其第二端连接第一节点Q(N)；第四晶体管T4，其第一端连接第二节点K(N)，其栅极和第二端连接第一时钟信号；第五晶体管T5，其栅极和第二端连接第二节点K(N)，其第一端连接第六晶体管T6的第二端；该第六晶体管T6的栅极连接第二时钟信号，其第一端输入直流低电压VSS；第七晶体管T7，其栅极和第二端连接第三时钟信号，其第一端连接第八晶体管T8的栅极和第九晶体管T9的第二端；该第八晶体管T8的第二端连接第三时钟信号，该第八晶体管T8的第一端连接第一电容的一端，该第一电容的另一端连接该第二节点K(N)；该第九晶体管T9的栅极连接第一节点Q(N)，该第九晶体管T9的第一端输入直流低电压VSS；第十晶体管T10，其栅极连接第一节点Q(N)，其第一端输入直流低电压VSS，其第二端连接第二节点K(N)。其中，n为大于等于1的整数。

与现有技术中的GOA电路相比，本发明实施例中的GOA电路，增加了一个由T4、T5、T6三个TFT以及第一电容组成的功能模块。该模块的作用是当本级GOA电路Q(N)点低电位期间，CK为低电位(XCK为高电位)时利用晶体管T5将K(N)节点的电位钳制在CK的低电位与阈值电压Vth之和，而当CK转换为高电位时，利用第一电容将K(N)节点的电位抬升至CK的高电位与阈值电压Vth之和。晶体管T5与T1、T3、T2的栅极偏置电压相同，阈值电压漂移也基本相同，这样在T1、T3、T2的阈值电压发生漂移后，K(N)点的高电位也在CK的高电位的基础上增加了Vth漂移量，从而可以防止因T1、T3、T2阈值电压漂移引起的晶体管开态不足。

现有技术中的GOA电路不包括由T4、T5、T6三个TFT以及第一电容组成的功能模块,K(N)节点的高低电位与CK的高低电位相同，在T1、T3、T2阈值电压漂移后易导致GOA电路失效，而本发明实施例中GOA电路中K(N)点的高低电位都在CK高低电位的基础上附加了T1、T3、T2的阈值电压漂移量，从而解决了现有技术中TFT长时间工作产生阈值电压漂移，导致GOA电路可靠性降低的问题，保证了GOA电路的稳定性，提升了显示器的显示效果。

请参阅图4，图4是根据本发明实施例的单级GOA电路时序图，在t0时，电路启动信号STV开始输出高电平信号，代表第一帧开始。

A、在GOA电路正常工作过程中当STV或ST(N-1)高电位时(此时CK为低电位，XCK为高电位)，T13、T11打开，Q(N)点电位变为高电位VGH，此时T9、T10打开，K(N)点电位为低电位VGL。STV、CK、XCK均采用现有GOA电路所使用的信号，STV的高低电位可以分别是28V、-5V；CK、XCK是信号完全相反的高频交流电，其高低电位分别是28V、-5V。其中，第n-1级GOA单元的时钟触发信号ST(N-1)是由第n-1级的GOA单元产生，用于触发第n级的GOA单元；

B、然后STV或ST(N-1)由高电位变为低电位时，CK变为高电位，XCK变为低电位，此时Q(N)依然高电位，K(N)点保持为低电位VGL；

C、本阶段Q(N)低电位，CK低电位，XCK高电位，此时T4及T6打开，但是T5的连接方式可以将K(N)点的电位钳制在VGL+Vth；

D、本阶段XCK低电位、CK高电位，T4、T6关闭，T8打开，CK高电位通过T8传递到电容C1，从而将K(N)点电位抬升到VGH+Vth。

此后随着CK在低电位与高电位之间切换，XCK高电位时通过T4、T5、T6将K(N)点的电位调整为VGL与T5的Vth5之和；在XCK切换为低电位，而CK切换为高电位时，CK信号通过T8以及电容C1将K(N)点电位抬升到VGH与Vth5之和；其中Vth的大小会随着T5的Vth5变化而变化，从而始终保证T1、T3、T2完全开启，在Vth漂移后也能对G(N)、Q(N)及ST(N)起到正常的下拉功能。

上述上拉模块用于根据第一节点Q(N)控制信号和时钟信号CK生成第n级GOA单元的扫描信号G(N)。在一个可选实施例中，该上拉模块包括：第十一晶体管T11，其栅极连接第一节点Q(N)，其第一端连接水平扫描线G(N)，其第二端连接第四时钟信号。具体地，上拉模块连接时钟信号CK/XCK的第n级GOA单元的栅极信号输出端G(N)，将时钟信号CK/XCK通过第n级GOA单元的栅极信号输出端G(N)输出至对应的水平扫描线。

上述下传模块用于根据第一节点Q(N)控制信号与时钟信号CK生成第n级GOA单元的时钟触发信号ST(N)，第n级GOA单元的时钟触发信号ST(N)用于触发第n+1级的GOA单元。在一个可选实施例中，该下传模块包括：第十二晶体管T12，其栅极连接第一节点Q(N)，其第一端连接第三节点ST(N)，其第二端连接第五时钟信号。

上拉控制模块用于上拉第一节点Q(N)的电位，在一个可选实施例中，该上拉控制模块包括：第十三晶体管T13，其第一端连接第一节点Q(N)，其栅极和第二端连接第n-1级GOA单元的级传信号ST(n-1)或者电路启动信号STV。由于上拉控制模块需要输入第n-1级GOA单元的级传信号来启动，所以GOA电路的第一级需要输入电路启动信号STV来替代级传信号作为GOA电路开启信号以及第一级GOA单元的节点Q1的预充电信号，即一电路启动信号STV输入第一级GOA单元的级传信号输入端ST1。

上述下拉模块用于拉低第一节点Q(N)控制信号的电位以及拉低第n级GOA单元的栅极信号输出端G(N)的电位。在一个可选实施例中，该下拉模块包括：第十四晶体管T14，其栅极连接第n+1级GOA单元的级传信号ST(n+1)，其第一端输入直流低电压VSS，其第二端连接第三节点ST(N)；第十五晶体管T15，其栅极连接第n+1级GOA单元的级传信号ST(n+1)，其第一端输入直流低电压VSS，其第二端连接第一节点Q(N)；第十六晶体管T16，其栅极连接第n+1级GOA单元的级传信号ST(n+1)，其第一端输入直流低电压VSS，其第二端连接水平扫描线G(N)。具体地，第十四晶体管T14的第一端输入VSSQ，第十五晶体管T15的第一端输入VSSQ，第十六晶体管T16的第一端输入VSSG，VSSQ和VSSG的电位分别为-8V、-5V，利用两条VSS可以实现栅极信号下降程度，减少漏电风险，进一步提升GOA电路的可靠性。

在一个可选实施例中，GOA电路包括第二电容，该第二电容的一端连接第一节点Q(N)，另一端连接水平扫描线G(N)。具体地，该第二电容为自举电容Cb，用于存储第一节点Q(N)控制信号的电位。

在一个可选实施例中，第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号和第五时钟信号均为高频时钟信号源；第一时钟信号和第二时钟信号电位相同；第三时钟信号、第四时钟信号和第五时钟信号电位相同；第一时钟信号、第二时钟信号的电位与第三时钟信号、该第四时钟信号、该第五时钟信号电位相反。例如其高低电位可以是28V、-8V。

在一个可选实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10均为N型薄膜晶体管，或者为P型薄膜晶体管。

本发明实施例还提供了一种显示装置，包括上述实施例中的GOA电路。

本发明实施例还提供了一种电子设备，包括上述实施例的显示装置。例如该电子设备可以是液晶电视、手机、数字相机、平板电脑、计算机、电子纸、导航仪等具有显示功能的产品。

综上所述，通过本发明提供的一种GOA电路，与现有GOA电路相比，增加了一个由T4、T5、T6三个TFT以及第一电容组成的功能模块。该模块的作用是当本级GOA电路Q(N)点低电位期间，CK为低电位(XCK为高电位)时利用晶体管T5将K(N)节点的电位钳制在CK的低电位与阈值电压Vth之和，而当CK转换为高电位时，利用第一电容将K(N)节点的电位抬升至CK的高电位与阈值电压Vth之和。晶体管T5与T1、T3、T2的栅极偏置电压相同，阈值电压漂移也基本相同，这样在T1、T3、T2的阈值电压发生漂移后，K(N)点的高电位也在CK的高电位的基础上增加了Vth漂移量，从而可以防止因T1、T3、T2阈值电压漂移引起的晶体管开态不足。现有GOA电路不包括由T4、T5、T6三个TFT以及第一电容组成的功能模块，K(N)节点的高低电位与CK的高低电位相同，在T1、T3、T2阈值电压漂移后易导致GOA电路失效，而本发明的GOA电路中K(N)点的高低电位都在CK高低电位的基础上附加了T1、T3、T2的阈值电压漂移量，从而解决了现有技术中TFT长时间工作产生阈值电压漂移，导致GOA电路可靠性降低的问题，保证了GOA电路的稳定性，提升了显示器的显示效果。

虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种GOA电路，包括：级联的多个GOA单元，其特征在于，第n级GOA单元包括：上拉模块、下传模块、上拉控制模块、下拉模块和下拉维持模块；其中，所述上拉模块、所述下拉模块、所述下拉维持模块均与第一节点Q(N)和水平扫描线(G(N))连接，所述上拉控制模块和所述下传模块均与第一节点Q(N)连接，其中n及N为大于等于1的整数；

其中，所述下拉维持模块包括：第一晶体管(T1)，其栅极连接第二节点K(N)，其第一端输入直流低电压(VSSG)，其第二端连接水平扫描线(G(N))；第二晶体管(T2)，其栅极连接所述第二节点K(N)，其第一端输入直流低电压(VSSQ)，其第二端连接第三节点ST(N)；第三晶体管(T3)，其栅极连接所述第二节点K(N)，其第一端输入直流低电压(VSSQ)，其第二端连接所述第一节点Q(N)；第四晶体管(T4)，其第一端连接所述第二节点K(N)，其栅极和第二端连接第一时钟信号；第五晶体管(T5)，其栅极和第二端连接所述第二节点K(N)，其第一端连接第六晶体管(T6)的第二端；所述第六晶体管(T6)的栅极连接第二时钟信号，其第一端输入直流低电压(VSSQ)；第七晶体管(T7)，其栅极和第二端连接第三时钟信号，其第一端连接第八晶体管(T8)的栅极和第九晶体管(T9)的第二端；所述第八晶体管(T8)的第二端连接所述第三时钟信号，所述第八晶体管(T8)的第一端连接第一电容的一端，所述第一电容的另一端连接所述第二节点K(N)；所述第九晶体管(T9)的栅极连接第一节点Q(N)，所述第九晶体管(T9)的第一端输入直流低电压(VSSQ)；第十晶体管(T10)，其栅极连接第一节点Q(N)，其第一端输入直流低电压(VSSQ)，其第二端连接第二节点K(N)。

2.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括：第十一晶体管(T11)，其栅极连接第一节点Q(N)，其第一端连接水平扫描线(G(N))，其第二端连接第四时钟信号。

3.根据权利要求1所述的GOA电路，其特征在于，所述下传模块包括：第十二晶体管(T12)，其栅极连接第一节点Q(N)，其第一端连接第三节点ST(N)，其第二端连接第五时钟信号。

4.根据权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括：第十三晶体管(T13)，其第一端连接第一节点Q(N)，其栅极和第二端连接第n-1级GOA单元的级传信号(ST(n-1))或者电路启动信号(STV)。

5.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括：第十四晶体管(T14)，其栅极连接第n+1级GOA单元的级传信号(ST(n+1))，其第一端输入直流低电压(VSSQ)，其第二端连接第三节点ST(N)；第十五晶体管(T15)，其栅极连接第n+1级GOA单元的级传信号(ST(n+1))，其第一端输入直流低电压(VSSQ)，其第二端连接第一节点Q(N)；第十六晶体管(T16)，其栅极连接第n+1级GOA单元的级传信号(ST(n+1))，其第一端输入直流低电压(VSSG)，其第二端连接水平扫描线(G(N))。

6.根据权利要求1所述的GOA电路，其特征在于，包括第二电容，所述第二电容的一端连接第一节点Q(N)，另一端连接水平扫描线(G(N))。

7.根据权利要求3所述的GOA电路，其特征在于，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号、第四时钟信号和所述第五时钟信号均为高频时钟信号源；所述第一时钟信号和所述第二时钟信号电位相同；所述第三时钟信号、所述第四时钟信号和所述第五时钟信号电位相同；所述第一时钟信号、所述第二时钟信号的电位与所述第三时钟信号、所述第四时钟信号、所述第五时钟信号电位相反。

8.根据权利要求1所述的GOA电路，其特征在于，所述第一晶体管(T1)、所述第二晶体管(T2)、所述第三晶体管(T3)、所述第四晶体管(T4)、所述第五晶体管(T5)、所述第六晶体管(T6)、所述第七晶体管(T7)、所述第八晶体管(T8)、所述第九晶体管(T9)、所述第十晶体管(T10)均为N型薄膜晶体管，或者均为P型薄膜晶体管。

9.一种显示装置，其特征在于，包括权利要求1-8中任一项所述的GOA电路。

10.一种电子设备，其特征在于，包括权利要求9所述的显示装置。

Images