CN109064960A - Goa电路及包括其的显示面板和显示装置 - Google Patents

Abstract

提供了一种GOA电路，所述GOA电路为级联设置的多级GOA电路，每级GOA电路包括上拉控制单元、上拉单元、信号下传单元、下拉单元、一个下拉维持单元以及自举单元，每级GOA电路均设置有时钟信号输入端、第一节点、第一电压输入端、下拉信号输入端以及输出至水平扫描线上的扫描信号输出端，所述一个下拉维持单元包括反向器，第一节点设置在上拉控制单元的输出端与自举单元之间，当第一节点的电位为高电位时，输入到下拉信号输入端的下拉信号的电位为低电位，并且下拉信号在下拉信号的一个周期中处于高电位的时间和处于低电位的时间均等于第一节点处的信号处于高电位的时间。

Description

GOA电路及包括其的显示面板和显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种可以应用于GOA电路的下拉维持单元。

背景技术

随着光电与半导体技术的演进，也带动了显示面板领域的蓬勃发展。在现有的显示领域中，普遍常见的显示器为液晶显示器、有机发光二极管显示器等。在目前主动式的显示面板中，利用来自显示面板外部的驱动电路的驱动信号来驱动显示面板上的芯片以显示图像。近来，为了使显示面板的边框变窄，逐渐发展成将驱动电路直接制作在显示面板上，例如采用阵列基板行驱动(Gate Drive on Array)，简称GOA，来将栅极驱动电路集成在基板上，形成对显示面板的扫描。

GOA技术相比传统COF(Chip on Film，覆晶薄膜)技术，不仅可以大幅节约制造成本，而且省去了栅极侧COF的键合(bonding)制程，对产能提升也是极为有利的，而且可以使显示面板更适合制作窄边框或无边框的显示产品。因此，GOA技术是未来显示面板发展的重点技术。

图1示出了现有技术中的单级GOA电路的示意性电路图。GOA电路通常包括级联的多个单级GOA电路，每一级的GOA电路对应地驱动一级水平扫描线。如图1中所示，单级的GOA电路100包括：上拉控制单元110、上拉单元120、信号下传单元130、下拉单元140、下拉维持单元150以及自举单元160，其中，上拉控制单元110负责为第一节点Q(N)预充电，上拉单元120主要为提高扫描信号输出端G(N)的电位以控制上一级GOA电路的下拉单元的晶体管的导通，信号下传单元130主要为控制在下一级GOA电路的上拉控制单元110中扫描信号的传输与截止，下拉单元140负责在第一时间将第一节点Q(N)点的电位、扫描信号输出端G(N)的电位拉低至第一电压输入端VSS的电位，下拉维持单元150负责将第一节点Q(N)点的电位、扫描信号输出端G(N)的电位维持在第一电压输入端VSS的电位不变，自举单元160负责提高第一节点Q(N)的电位，这样有助于上拉单元120的扫描信号输出端G(N)的电位的输出。第一电压输入端VSS的电位可以为低电位，例如，可以为接地电压。

图1中所示的下拉维持单元150中的电子元件实际为一种达灵顿结构反相器，其具体电路如图2中所示。图2示出了现有技术中的达灵顿结构反相器的示意性电路图。在达灵顿结构反相器的电路图中，在第一电压输入端VSS输入低电平信号，下在拉信号输入端LC输入高电平信号。当在反相器输入端Input输入高电平信号时，反相器输出端Output输出低电平信号。反之，当在反相器输入端Input输入低电平信号时，反相器输出端Output输出高电平信号。

现有技术中GOA电路结构基本是将上述几个部分放置在同一级GOA电路结构中，并且在现有技术中，为了防止薄膜晶体管T32、T42、T33、T43长时间受到PBS(Positive BiasStress，正偏向压力)而使器件的预压值Vth正向偏移严重，导致电路失效，而使两个下拉维持单元在同一级GOA电路中交替起作用，因此图1的单级GOA电路结构可变换成图3中所示的单级GOA电路结构。图3示出了现有技术中的单级GOA电路结构的另一示意性电路图。在图3中，设置有两个下拉维持单元交替工作。CK/XCK为时钟信号输入端，ST(N)为级传信号输出端，G(N)为扫描信号输出端，Q(N)为第一节点。图4是图3中示出的单级GOA电路结构中的各信号的时序图。

下面对现有技术中已经应用到GOA电路里的反相器的工作原理进行进一步说明。图5示出了应用于GOA电路结构中的反相器的示意性电路图。在图5中，下拉信号输入端LC可以输入高电平信号，第一电压输入端VSS可以输入低电平信号，第一节点Q(N)的电位可以为交流电位。如图5中所示，当第一节点Q(N)的电位为低电位时，第四晶体管T4和第三晶体管T3断开，第一晶体管T1导通，因此A点的电位为高电位，进而第二晶体管T2导通，B点电位为高电位。当第一节点Q(N)的电位为高电位时，第四晶体管T4导通，并且第一晶体管T1导通，此时A点的电位受到下拉信号输入端LC的高电位和第一电压输入端VSS的低电位相互拉扯而处于某一中间电位，第二晶体管T2处于半导通状态，第三晶体管T3处于导通状态。因此，B点的电位也会受到下拉信号输入端LC的电位、第一电压输入端VSS的电位的相互拉扯而无法满足绝对低电位的要求。

发明内容

本发明的示例性实施例在于提供一种应用于GOA电路结构，在GOA电路结构中，仅设置有一个下拉维持单元。基于该GOA电路结构，本发明的示例性实施例提供了一种新的LC控制信号，所述LC控制信号可以有效避免所述GOA电路结构中的反相器在输入端为高电位时输出端无法满足绝对低电位的要求，改善了GOA电路结构的可靠性和稳定性。

根据本发明的示例性实施例，提供了一种GOA电路，所述GOA电路为级联设置的多级GOA电路，每级GOA电路包括上拉控制单元、上拉单元、信号下传单元、下拉单元、一个下拉维持单元以及自举单元，每级GOA电路均设置有时钟信号输入端、第一节点、第一电压输入端、下拉信号输入端以及输出至水平扫描线上的扫描信号输出端，所述一个下拉维持单元包括反向器。反相器包括第一至第四反相晶体管，第一反相晶体管的源极和栅极以及第三反相晶体管的源极连接到下拉信号输入端，第三反相晶体管的栅极连接到第一反相晶体管的漏极，第二反相晶体管的栅极和第四反相晶体管的栅极连接到第一节点，第二反相晶体管的源极和第四反相晶体管的源极分别连接到第一反相晶体管的漏极和第三反相晶体管的漏极，第二反相晶体管的漏极和第四反相晶体管的漏极连接到第一电压输入端。第一节点设置在上拉控制单元的输出端与自举单元之间。当第一节点的电位为高电位时，输入到下拉信号输入端的下拉信号的电位为低电位，并且下拉信号在下拉信号的一个周期中处于高电位的时间和处于低电位的时间均等于第一节点处的信号处于高电位的时间。

根据本发明的示例性实施例，上拉控制单元通过第一节点连接到信号下传单元。

根据本发明的示例性实施例，所述下拉维持单元还包括第一下拉维持晶体管和第二下拉维持晶体管，第一下拉维持晶体管的栅极和第二下拉维持晶体管的栅极连接到第四反相晶体管的源极，第一下拉维持晶体管的源极和第二下拉维持晶体管的源极分别连接到扫描信号输出端和第一节点，第一下拉维持晶体管的漏极和第二下拉维持晶体管的漏极连接到第一电压输入端。

根据本发明的示例性实施例，下拉信号为时钟信号。

根据本发明的示例性实施例，在GOA电路中，设置有四条为下拉信号输入端提供信号的下拉信号线，所述四条下拉信号线所提供的下拉信号为波形相同，并且依次相差四分之一周期的时钟信号。

根据本发明的示例性实施例，下拉信号在下拉信号的一个周期中处于高电位的时间和处于低电位的时间，均等于输入到时钟信号输入端的时钟信号在所述时钟信号的一个周期中处于高电位的时间的两倍。

根据本发明的示例性实施例，下拉信号的低电位小于或等于第一电压输入端的电位。

根据本发明的示例性实施例，提供了一种具有如上所述的GOA电路的显示面板。

根据本发明的示例性实施例，提供了一种具有如上所述的显示面板的显示装置。

将在接下来的描述中部分阐述本发明总体构思另外的方面和/或优点，还有一部分通过描述将是清楚的，或者可以经过本发明总体构思的实施而得知。

附图说明

包括附图以提供对本发明的进一步理解，附图并入到本说明书中并构成本说明书的一部分，附图对本发明的实施例进行举例说明，并与描述一起用于解释本发明的原理。

图1示出了现有技术中的单级GOA电路结构的示意性电路图。

图2示出了现有技术中的达灵顿结构反相器的示意性电路图。

图3示出了现有技术中的单级GOA电路结构的另一示意性电路图。

图4是图3中示出的单级GOA电路结构中的各信号的时序图。

图5示出了应用于GOA电路结构中的反相器的示意性电路图。

图6示出了本发明的示例性实施例的单级GOA电路结构的示意性电路图。

图7示出了本发明的示例性实施例的GOA电路结构的第一节点处的信号和下拉信号的时序图。

具体实施方式

在下文中将参照附图更充分地描述本发明，在附图中示出了本发明的实施例。然而，本发明可以以许多不同的形式来实施，而不应当被解释为局限于这里阐述的实施例，提供这些实施例，以使本公开是彻底的，并将向本领域技术人员充分地传达本发明的范围。可以利用一种或者更多种等同布置来实践各种示例性实施例。此外，同样的附图标记指示同样的元件。

尽管在这里可使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语用来将一个元件、组件、区域、层和/或部分与另一元件、组件、区域、层和/或部分区分开。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层和/或第一部分可以被命名为第二元件、第二组件、第二区域、第二层和/或第二部分。

除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本领域普通技术人员通常理解的含义相同的含义。除非在这里如此明确地定义，否则术语(诸如在通用字典中定义的术语)应被解释为具有与在相关领域的上下文中的它们的含义相一致的含义，而将不以理想化或过于形式化的意思来解释。

此外，本申请中的晶体管可以为薄膜晶体管，其包括栅极、源极和漏极。在下述的实施例中，以N型晶体管为例进行描述。然而，本发明不限于此。在其它实施例中，本申请中的晶体管也可以是P型晶体管，当晶体管为P型晶体管时，关于信号的时序图可能有相应地修改。另外，本申请中的晶体管的源极和漏极是可以调换的。

在下文中，将参照附图详细地描述发明的示例性实施例。

图6示出了本发明的示例性实施例的单级GOA电路结构200的示意性电路图。在本发明的示例性实施例中，提供了一种GOA电路，其由多个单级的GOA电路结构200级联而成。在下面的描述中，以第N极GOA电路结构为例，其中，N为大于0的整数。在如图6中所述的单级GOA电路结构200中，包括上拉控制单元210、上拉单元220、信号下传单元230、下拉单元240、下拉维持单元250以及自举单元260。

上拉控制单元210可以包括上拉控制晶体管T11，其中，上拉控制晶体管T11的栅极可以连接至上一级级传信号输出端ST(N-1)，源极可以连接至上一级扫描信号输出端G(N-1)，漏极可以连接至第一节点Q(N)。因此，上拉控制晶体管T11可以在上一级级传信号的控制下导通，将上一级扫描信号传输到第一节点Q(N)以完成对第一节点Q(N)进行预充电。

上拉单元220可以包括上拉晶体管T21。上拉晶体管T21的栅极可以连接至第一节点Q(N)，其源极可以连接至时钟信号输入端CK/XCK，漏极可以连接至扫描信号输出端G(N)。另一方面，上拉晶体管T21的漏极可以连接到下一级上拉控制单元210的上拉控制晶体管T11的源极。因此，上拉晶体管T21可以在第一节点Q(N)的控制下导通，进而将时钟信号输出至扫描信号输出端G(N)来提升扫描信号的电位。

信号下传单元230可以在第一节点Q(N)的电位的控制下通过输入的时钟信号来输出级传信号，进而控制下一级上拉控制晶体管T11的导通和截止。信号下传单元230可以包括信号下传晶体管T22。信号下传晶体管T22的栅极可以连接至第一节点Q(N)，其源极可以连接至时钟信号输入端CK/XCK，其漏极可以连接至级传信号输出端ST(N)。因此，信号下传晶体管T22可以在第一节点Q(N)的信号的控制下导通，将时钟信号作为级传信号而输出。

下拉单元240可以在下一级扫描信号的控制下将第一节点Q(N)和扫描信号输出端G(N)的电位拉低至第一电压，并将第一节点Q(N)和扫描信号的电压维持在第一电压。下拉单元240可以包括第一下拉晶体管T31和第二下拉晶体管T41。第一下拉晶体管T31的栅极可以连接至下一级的扫描信号输出端G(N+1)，源极和漏极可以分别连接至扫描信号输出端G(N)和第一电压输入端VSS。第二下拉晶体管T41的栅极也可以连接至下一级扫描信号输出端G(N+1)，其源极和漏极可以分别连接至第一节点Q(N)和第一电压输入端VSS。因此，第一下拉晶体管T31和第二下拉晶体管T41可以在下一级扫描信号的控制下导通，从而将第一节点Q(N)的电位拉低至第一电压，并将本级扫描信号维持在第一电压。第一电压输入端VSS的电位可以为低电位，例如，可以为接地电压。

下拉维持单元250可以包括反相器单元251、第一下拉维持晶体管T32和第二下拉维持晶体管T42。反相器单元251可以设置在电压输入端VSS和下拉信号输入端LC(N)之间。反相器单元251的输入端可以与第一节点Q(N)连接，并且可以与上拉控制单元210的上拉控制晶体管T11的漏极连接。换言之，反相器单元251的输入端可以设置在上拉控制晶体管T11的漏极与第一节点Q(N)之间。反相器单元251的输出端与第一下拉维持晶体管T32的栅极和第二下拉维持晶体管T42的栅极连接。反相器单元251可以将输入的高电平信号转换为低电平信号输出至第一下拉维持晶体管T32的栅极和第二下拉维持晶体管T42的栅极，或者可以将输入的低电平信号转换为高电平信号输出至第一下拉维持晶体管T32的栅极和第二下拉维持晶体管T42的栅极。第一下拉维持晶体管T32的源极可以连接到扫描信号输出端G(N)，漏极可以连接到第一电压输入端VSS。第二下拉维持晶体管T42的源极和漏极可以分别连接至第一节点Q(N)和第一电压输入端VSS。第一下拉维持晶体管T32和第二下拉维持晶体管T42可以在反相器输出信号的控制下导通，将第一节点Q(N)和扫描信号输出端G(N)的电压维持在第一电压。

反相器单元251可以是达灵顿反相器，其可以包括四个晶体管，分别为第一至第四反相晶体管T51、T52、T53和T54。第一反相晶体管T51的栅极可以连接到下拉信号输入端LC(N)，并且可以连接到第一反相晶体管T51的源极，即，第一反相晶体管T51可以二极管连接。第一反相晶体管T51的漏极可以连接到第三反相晶体管T53的栅极和第二反相晶体管T52的源极。第二反相晶体管T52的栅极可以连接到第一节点Q(N)，其源极和漏极可以分别连接到第一反相晶体管T51的漏极和第一电压输入端VSS。第三反相晶体管T53的栅极可以连接到第一反相晶体管T51的漏极，其源极和漏极可以分别连接到下拉信号输入端LC(N)和第四反相晶体管T54的漏极。第四反相晶体管T54的栅极可以连接到第一节点Q(N)，其源极和漏极可以分别连接到第三反相晶体管T53的漏极和第一电压输入端VSS。

第一下拉维持晶体管T32的栅极和第二下拉维持晶体管T42的栅极可以连接在第三反相晶体管T53和第四反相晶体管T54之间，即，第一下拉维持晶体管T32的栅极和第二下拉维持晶体管T42的栅极可以连接到第四反相晶体管T54的源极。

自举单元260可以耦接在第一节点Q(N)和扫描信号输出端G(N)之间，并可以提高并维持第一节点Q(N)的电位，其可以包括自举电容器Cbt。自举电容器Cbt的两端分别连接第一节点Q(N)和扫描信号输出端G(N)。

下面结合图6和图7中所示出的内容，对反相器单元251进一步详细描述。图7示出了本发明的示例性实施例的GOA电路结构的第一节点处的信号和下拉信号的时序图。

如图7中所示，在本发明的示例性实施例中，下拉信号输入端LC(N)可以输入有类似于时钟信号的下拉信号。在本发明的整个GOA电路结构中，可以为下拉信号输入端LC(N)设置有四条下拉信号线LC1、LC2、LC3及LC4。在下拉信号的一个周期中，下拉信号处于高电位的时间和处于低电位的时间均为第一节点Q(N)处的信号处于高电位的时间t，即，下拉信号处于高电位的时间和处于低电位的时间均为时钟信号输入端CK/XCK处输入的时钟信号处于高电平的时间的两倍。

假设第N级GOA电路结构对应的下拉信号为LC1，第N+1级GOA电路结构对应的下拉信号为LC2，第N+2级GOA电路结构对应的下拉信号为LC3，第N+3级GOA电路结构对应的下拉信号为LC4。以此类推，第N+4级GOA电路结构对应的下拉信号为LC1，第N+5级GOA电路结构对应的下拉信号为LC2，等等。

在这里，以第N级GOA电路结构为例对反相器单元251的操作进行说明，当第一节点Q(N)处于高电位并且下拉信号LC1处于低电位时，第一反相晶体管T51和第三反相晶体管T53截止，第二反相晶体管T52和第四反相晶体管T54导通，并且第一下拉维持晶体管T32和第二下拉维持晶体管T42截止。由于此时下拉信号LC1不再为高电位，因此第一电压与下拉信号LC1之间的相互拉扯作用不存在。

当第一节点Q(N)处于低电位并且下拉信号LC1处于高电位时，第一反相晶体管T51和第三反相晶体管T53导通，第二反相晶体管T52和第四反相晶体管T54截止，并且第一下拉维持晶体管T32和第二下拉维持晶体管T42导通。下拉维持单元250正常工作。

当第一节点Q(N)处于低电位并且下拉信号LC1同样处于低电位时，第一至第四反相晶体管T51、T52、T53和T54均截止，下拉维持单元250不工作。

基于反相器单元251的工作原理可知，为了使反相器单元251更好地起作用，当第一节点Q(N)的电位为高电位时，下拉信号LC1的电位为低电位。当下拉信号LC1的电位为高电位时，第一节点Q(N)的电位为低电位。此外，在下拉信号的一个周期中，下拉信号处于高电位的时间和处于低电位的时间均为第一节点Q(N)处的电位处于高电位的时间t。

在本发明的示例性实施例中，下拉信号LC1、LC2、LC3、LC4可以选择为波形相同，依次相差四分之一周期的时钟信号。

此外，为了使第一反相维持晶体管T32和第二反相维持晶体管T42可以更好地截止，下拉信号的低电位应小于或等于第一电压输入端VSS的电位。由于下拉信号输入端LC(N)的电位已经出现了高电位、低电位之间的转换，因此第一反相维持晶体管T32和第二反相维持晶体管T42会受到正偏向压力和负偏向压力(Negative Bias Stress，NBS)两种作用而改善薄膜晶体管器件由于受到单一压力作用而引起的失效问题。

在现有技术中，下拉信号输入端LC处输入的电位为高电位，然而，在本发明的示例性实施例中，下拉信号输入端LC(N)处输入的信号为周期性的时钟信号，已经出现了高、低电位之间的转换。在本发明的示例性实施例中，当第一节点Q(N)的电位为高电位时，下拉信号LC1的电位为低电位，并且在下拉信号的一个周期中，下拉信号处于高电位的时间和处于低电位的时间均为第一节点Q(N)处的电位处于高电位的时间t。因此，在本发明的示例性实施例中，避免了在反相器单元在输入端为高电位时输出端无法满足绝对低电位的要求，改善了GOA电路结构的可靠性和稳定性。

另外，由于在本申请的单级GOA电路结构中仅设置了一个下拉维持单元，因此可以在满足电路功能的同时简化电路结构，从而有利于显示面板的窄边框设计。

根据本发明的示例性实施例，本发明可以提供一种显示面板，其包括显示区域和位于显示区域边缘上的GOA电路，其中GOA电路与上述实施例中的GOA电路结构和原理类似，在此不再赘述。

根据本发明的示例性实施例，本发明还可以提供一种显示装置，其可以包括上述实施例中的显示面板。

综上所述，本发明提出了一种简化的GOA电路，在该电路中可以应用一种具有高电位和低电位转换的下拉信号，可以有效避免在反相器单元在输入端为高电位时输出端无法满足绝对低电位的要求，改善了GOA电路结构的可靠性和稳定性。

虽然已表示和描述了本发明的一些示例性实施例，但本领域技术人员应该理解，在不脱离由权利要求及其等同物限定其范围的本发明的原理和精神的情况下，可以对这些实施例进行修改。

Claims (9)

1.一种GOA电路，所述GOA电路为级联设置的多级GOA电路，每级GOA电路包括上拉控制单元、上拉单元、信号下传单元、下拉单元、一个下拉维持单元以及自举单元，每级GOA电路均设置有时钟信号输入端、第一节点、第一电压输入端、下拉信号输入端以及输出至水平扫描线上的扫描信号输出端，所述一个下拉维持单元包括反向器，

其中，反相器包括第一至第四反相晶体管，第一反相晶体管的源极和栅极以及第三反相晶体管的源极连接到下拉信号输入端，第三反相晶体管的栅极连接到第一反相晶体管的漏极，第二反相晶体管的栅极和第四反相晶体管的栅极连接到第一节点，第二反相晶体管的源极和第四反相晶体管的源极分别连接到第一反相晶体管的漏极和第三反相晶体管的漏极，第二反相晶体管的漏极和第四反相晶体管的漏极连接到第一电压输入端，

其中，第一节点设置在上拉控制单元的输出端与自举单元之间，

其中，当第一节点的电位为高电位时，输入到下拉信号输入端的下拉信号的电位为低电位，并且下拉信号在下拉信号的一个周期中处于高电位的时间和处于低电位的时间均等于第一节点处的信号处于高电位的时间。

2.根据权利要求1所述的GOA电路，其中，上拉控制单元通过第一节点连接到信号下传单元。

3.根据权利要求1所述的GOA电路，其中，所述下拉维持单元还包括第一下拉维持晶体管和第二下拉维持晶体管，第一下拉维持晶体管的栅极和第二下拉维持晶体管的栅极连接到第四反相晶体管的源极，第一下拉维持晶体管的源极和第二下拉维持晶体管的源极分别连接到扫描信号输出端和第一节点，第一下拉维持晶体管的漏极和第二下拉维持晶体管的漏极连接到第一电压输入端。

4.根据权利要求1所述的GOA电路，其中，下拉信号为时钟信号。

5.根据权利要求4所述的GOA电路，其中，在GOA电路中，设置有四条为下拉信号输入端提供信号的下拉信号线，所述四条下拉信号线所提供的下拉信号为波形相同，并且依次相差四分之一周期的时钟信号。

6.根据权利要求1所述的GOA电路，其中，下拉信号在下拉信号的一个周期中处于高电位的时间和处于低电位的时间，均等于输入到时钟信号输入端的时钟信号在所述时钟信号的一个周期中处于高电位的时间的两倍。

7.根据权利要求1所述的GOA电路，其中，下拉信号的低电位小于或等于第一电压输入端的电位。

8.一种显示面板，其包括如权利要求1-7中任一项所述的GOA电路。

9.一种显示装置，其包括如权利要求8所述的显示面板。