TWI357058B

TWI357058B - Display device

Info

Publication number: TWI357058B
Application number: TW096101850A
Authority: TW
Inventors: Hideo Sato; Toshio Miyazawa
Original assignee: Hitachi Displays Ltd
Priority date: 2006-02-07
Filing date: 2007-01-18
Publication date: 2012-01-21
Also published as: TW200746025A; JP4993917B2; US7800575B2; CN101017656A; KR20070080585A; JP2007212559A; CN101017656B; US20070194973A1; KR100856632B1

Description

1357058 九、發明說明：【發明所屬之技術領域】本發明係關於一種顯示裝置，尤其係關於具備驅動電路之顯示裝置，該驅動電路具有由CMOS(complementary metal oxide semic〇nduct〇r，互補金氧半導體）電路構成之 CMOS移位暫存器電路。【先前技術】一般而言’於將薄膜電晶體（TFT ; Thin Film Transist()〇用作主動式元件之主動式矩陣液晶顯示裝置中，為了對掃描線依序施加選擇掃描電壓而使用有掃描電路。圖13係表示先前之掃描電路之電路構成之方塊圖，於圖 13中，10表示移位暫存器電路，u表示位準位移電路。作為圖13所示之移位暫存器電路1〇，眾所周知有由 CM〇S(Complementary Metal Oxide Semiconductor)電路構成之CMOS移位暫存器電路，或者由nM〇s單通道電晶體構成之nMOS單通道移位暫存器電路。 ‘ 圖14係表示先前CM0S移位暫存器電路之單元電路之電路圖，並且係日本專利特開2〇〇〇_227784號公報、日本專利特開平1()-199284號公報中所揭示之電路構成。圖14所示之單元電路具有：時鐘反相器（invi)，其反轉輸入訊號（IN);反相器（INV2)，其再次反轉輸入訊號（in) 之反轉訊號；亦即時鐘反相器（INV3)，其將輸入訊號（in) 之再次所反轉之訊號反饋至反相器（INV2)之輸入。繼而，反相器（INV2)之輸出成為傳送輸出（TRN)。又， H7996.doc 1357058

者，圖16之IN(L)相當於圖15之掃描電路輸出（〇t(S))。近年來’用於數位相機或行動電話等之主動式矩陣液晶顯示裝置’日趨更高精細化。伴隨該高精細化，於先前掃描電路中，如圖15、圖16所不’存在如下問題點，即，電晶體元件數量較多（於移位暫仔器電路iO之單元電路中數量為16、於位準位移電路u 之單元電路中數量為6)，並且難以對應。又，亦存在如下問題點，即，圖〗5之p型M〇s電晶體 (PM1、PM2)、以及M〇s電晶體（NM1、NM2)之構成為，於傳送有時脈（CLK)及反轉時脈（CLKB)之時脈匯流排，直接連接有閘極，故時脈匯流排之負載增大，且消耗電力增大。又，存在如下問題點，即圖152PSM〇s電晶體（ρΜι、 PM2)、以及n型M〇s電晶體（NM1、NM2)，對應各時脈進行動作，因此，電晶體之劣化顯著，且高速動作時之可靠性方面存在問題。另-方面，亦存在如下問題點，即，近年來要求有低電壓化、低消耗電力A ’並且必須最大限度地降低消耗電力之時脈振幅，但利用先前之電路構成則難以實現。又’存在如下問題點’即，例如，上述曰本專利特開謂-2⑸18號公報中所揭示之福⑽單通道移位暫存器電路中，雖實現低輸人電容、及高可靠性，但難以實現低電壓化、及高速驅動。本發明係為解決上述先前技術之問題點而完成者，本發 H7996.doc 丄357058 明之目的在於提供一種具備驅動電路之顯示裝置，該驅動 :路具有由簡單CM0S電路構成之CM〇s移位暫存器電本發明之上述以及其&目的與新賴特徵藉由本說明書之記述及附圖而明確。曰【發明内容】

若簡單說明本申請案中所揭示之發明中的具有代表性者之概要，則如下所述。

本發明包含複數個像素及驅動上述複數個像素之驅動電路，上述驅動電路包含移位暫存器電路，上述移位暫存器電路包含多級"連接之咖㈣個基本電路，上述基本電 I 3第1導電型之第1電晶體，其係對第1電極施加時脈12導電型之第2電晶體，其係對第】電極施加第2電源堅且導電型與第1導電型不同；及第丨導電型之第3電曰曰體，其係第2電極與上述第2電晶體之第2電極連接，並子第1電極施加與上述第2電源電壓不同之第1電源電壓；上述第1電晶體之第2電極與上述第3電晶體之控制電極連接，對上述第1電晶體之控制電極及上述第2電晶體之控制電極鞑加輸入訊號，上述第3電晶體之上述第2電極之電壓成為掃描電路輸出。右簡單說明藉由本申請案中所揭示之發明中之代表性者而獲得之效果，則如下所示。條據本發明，可提供一種具備驅動電路之顯示裝置，該驅動電路具有由簡單CMOS電路構成之CMOS移位暫存器

117996.doc 1357058 電路。【實施方式】以下，參照圖式對本發明之實施例進行詳細說明。再者，於用以說明實施例之所有圖中，具有相同功能者附加相同符號，且省略其重複說明。圖Η系表禾本發明之實施例之主動矩陣型液晶顯示裝置之等效電路的電路圖。如圖1所不，本實施例之主動矩陣型液晶顯示裝置於經由液晶而相互對向配置之一對基板之一方基板之液晶侧之面’具有於X方向延伸之讀掃描線（χι、Χ2、、叫與於 y方向延伸之m條影像線（γι、Υ2、…、Ym)。由掃描線（亦稱為閘極線）與影像線（亦稱為沒極線）所包圍之區域係像素區&，於㈣像素區域設置有薄膜電晶體 (Tnm) ’㈣膜電晶體（Tnm)之開極與掃描線連接、沒極 (或源極）與影像線連接及源極（極）與像素電極連接。又，與像素電極對向而配置共同電極（亦稱為共用電極1向電極）(C0M)，故於像素電極與共同電極（⑶⑷之間设置有液晶電容（Cnm)。藉之門所η ㈣像素Μ與共同電極（COM) =產生之電場’驅動液晶(LC)。再者，共同 P成於㈣成有像素電極之基板相_基板上，亦可形成於與其不同之基板上。再者， ,φ ώί ... 方面亦可於保持電容、·衣，、像素電極之間，設置有保持電容。各掃描線（XI、X2、…、Xn)與垃^ P ^ 宏直艇動電路（XDV)連

接，並且藉由垂直驅動電路（XD )將閘極訊號自XI掃描 117996.doc 1357058 線向Xn掃拖線依序供給（正方向掃描），或者自乂。掃描線向 X1掃描線依序供給（反方向掃描）。各影像線（Yl、Υ2、…、Ym)與開關元件⑻、s2 ' 、

Sm)之放極（或源極）連接。開關元件（SI、S2、…、Sm)之源極（或没極）與影像訊號線（DATA)連接，閘極與水平驅動電路連接。藉由水平驅動電路（YDV)，自S1開關元件向“開關元件依序進仃掃拖（正方向掃描），或者自Sm開關元件向si開關元件依序進行掃描（反方向掃描）。圖2係用以說明本發明之實施例之移位暫存器電路之基本電路的電路圖，且係用以說明適用於圖丨所示之垂直驅動電路（XDV)或水平驅動電路（YDV)i CM〇s#位暫存器電路之基本電路的電路圖。本實施例之CMOS移位暫存器電路將圖2所示之卩型M〇s 電晶體（Tr2、Tr4、Tr6)與 n 型 MOS 電晶體（TrO、Trl、 Tr3、Tr5)之7個電晶體構成之電路作為基本電路。該等7個電晶體（Tr0〜Tr6)係由使用多晶矽作為半導體層之薄膜電晶體構成。又，圖1中之垂直’驅動電路（XDV)、水平驅動電路（ydv) 係液晶顯示面板内之電路，該等電路與7個電晶體 (TrO〜Tr6)相同，係由使用多晶矽作為半導體層之薄膜電晶體構成，並且該等薄膜電晶體與像素之薄膜電晶體（Τη— 等同時形成。於圖2中，將第2電源電壓（VDDH)設為High位準（以下， 117996.doc -II - 1357058 稱為H位準），將第1電源電壓（VSS)設為Low位準（以下 * 為L位準）。 • 卩型M〇S電晶體(Tr2)之汲極與η型MOS電晶體(Trl)之汲極連接’且p型M〇s電晶體（Tr2)之源極與第2電源電壓 .(VDDH)連接，n型電晶體（Trl)之源極與第 . (VSS)連接。电坚同樣，P型MOS電晶體（Tr4)之沒極與n3|!M〇s電晶體（丁⑺ • 之汲極連接，且P型M〇S電晶體（丁 r4)源極與第2電源電壓 (VDDH)連接，_ M〇s電晶體（μ)之源極與第 (VSS)連接。 P^L MOS電日日體（丁叫之j；及極與〇型M〇s電晶體（Tr” 之沒極連接，且p型则電晶體（1>6)之源極與第2電源電壓 (VDDH)連接，㈣職電晶體㈣之源極與第 (VSS)連接。 η里MOS電晶體（Tr0)之源極施加有時脈卜並且η型 MOS電晶體⑽）之沒極與㈣M〇s電晶體㈤）之接。 η型MOS電曰曰曰體（Tr0)之閘極與_ M〇s電曰曰曰體（叫之閘極施加有輸入訊號（ΙΝ)β又，輸入訊號_亦施加於㈣ MOS電晶體（Tr2)之閘極。 η型MOS電晶體（Tr5)之沒極（或者，p型则電晶體⑽）之汲極）與!!型M〇S電晶體（Tr3)之閘極連接。 _職電晶體㈣之汲極(或者，_M〇s電晶體(Tr2) 之汲極）與1)型河05電晶體（Tr4)之閘極連接，並且η型 117996.doc Ϊ2 < s > 1357058 電晶體（Trl)之汲極電壓成為掃描電路輸出（OTB)。 η型MOS電晶體（Tr3)之汲極（或者，ρ型MOS電晶體（Tr4) 之汲極）電壓成為傳送輸出（TRN)。又，p型MOS電晶體 (Tr6)之閘極施加有重設訊號（RST)。於穩定狀態下，輸入訊號（IN)為L位準，重設訊號（RST) 為Η位準=又，節點（OT)為浮動且處於L位準，節點（RS)為浮動且處於Η位準。此時，掃描電路輸出（ΟΤΒ)為Η位準，傳送輸出（TRN)為L位準。於該穩定狀態下，電晶體（TrO、Trl、Tr4、Tr5、Tr6)斷開，電晶體（Tr2、Tr3)接通。於圖2所示之基本電路，輸入有如圖3所示之時序時脈 (CLK)及輸入訊號（IN)。於圖3之（1)4(2)之時序中，當輸入訊號（IN)自L位準變為 Η位準時，電晶體（TrO)與電晶體（Tr5)接通，而與電晶體 (Tr2)斷開。於圖3之（2)之時序中，時脈（CLK)處於L位準，故節點 (OT)之電位仍處於L位準而未產生變化，掃描電路輸出 (OTB)為浮動並保持Η位準。又，由於電晶體（Tr5)接通，故節點（RS)成為L位準且電晶體（Tr3)斷開。由於電晶體（Tr3)與電晶體（Tr4)斷開，故傳送輸出（TRN)為浮動並保持L位準。於圖3之（3)之時序中，當時脈（CLK)自L位準變為Η位準時，節.點（ΟΤ)之電位成為Η位準，並且電晶體（Trl)接通。因此，掃描電路輸出（OTB)成為L位準，並伴隨此電晶體 117996.doc -13 - 1357058 (Tr4)接通，傳送輸出（TRN)成為Η位準。於圖3之（4)之時序中，當輸入訊號（IN)與時脈（CLK)自Η 位準變為L位準時，電晶體（TrO、Trl、Tr5)斷開，電晶體 (Tr2)接通，並且使節點（OT)為保持L位準之狀態，使掃描電路輸出（OTB)為Η位準。又，電晶體（Tr4)斷開，傳送輸出（TRN)仍處於保持Η位準之狀態。於圖3之（5)之時序中，當重設訊號（RST)自Η位準變為L 位準時，電晶體（Tr6)接通，節點（RS)成為Η位準，並且伴隨此電晶體（Tr3)接通，傳送輸出（TRN)成為L位準。於圖3之（6)之時序中，當重設訊號（RST)自L位準變為Η 位準時，電晶體（Tr6)斷開，節點（RS)為浮動，保持為Η位準，且再次成為穩定狀態。以上為基本電路之基本動作，可使輸入訊號（IN)作為傳送輸出（TRN)對應每1時脈移位並進行傳送，且於輸入訊號 (IN)之時序閃鎖住時脈（CLK)後輸出。如圖4所示，連接多級η個上述基本電路（S/R)，且將互為逆相之時脈（CLK1、CLK2)輸入第奇數級之基本電路（S/R) 之CLK端子、與第偶數級之基本電路（S/R)之CLK端子，藉此，依序傳送時脈，可獲得作為掃描電路（移位暫存器電路）之功能。於圖2所示之基本電路中，當輸入訊號（IN)自L位準切換為Η位準時，若於時脈（CLK)為Η位準之狀態下輸入訊號 (IN)上升，則具有於不同時序中將掃描電路輸出（ΟΤΒ)設為L位準之可能性。 117996.doc -Η - 1357058 又’當輸入訊號（IN)自Η位準切換為L位準時，若於時脈 (CLK)為Η位準之狀態下輸入訊號（IN)下降，則節點⑴乃成為保持Η位準之狀態，且經由電晶體（Tr2)與電晶體，第2電源電壓（VDDH)與第1電源電壓（VSS)連接且有貫通電流流過。因此，必須使輸入訊號（ΙΝ)之上升及下降，均相對於時脆（CLK)之下降而延遲。如圖4所示，輸入訊號（ΙΝ)係前級之傳送輸出（trn)。傳送輸出（TRN)以時脈（CLK)接通電晶體（Trl)之後，接通電晶體（Tr4)，藉此而成為η位準。又，陸續將下級之掃描電路輸出（ΟΤΒ)輸入至重設訊號（RST)且接通電晶體（Tr3)，藉此使傳送輸出（TRN)成為L位準。即’輸入訊號（IN)(前級之傳送輸出（TRN))自：位準變為 Η位準之時序、與自η位準變為L位準之時序，均相對於時脈（CLK)之切換時序而相應地延遲電晶體之動作。因此，一般認為滿足如下條件，即，相對於上述時脈 (CLK)之下降’使輸入訊號（ΙΝ)之上升、及下降一併延遲。然而，一般認為，必須對作為初級之輸入訊號（ΙΝ)的啟動訊號（FLM)進行延遲等調整。於圖15之電路構成之情形，ρ型m〇S電晶體（ΡΜ1， ΡΜ2)、及η型MOS電晶體（ΝΜ1，ΝΜ2)，使閘極直接連接於傳送有時脈（CLK)及反轉時脈（CXKB)之時脈匯流排。即’於圖15所示之電路構成之情形時，與時脈匯流排連接之所有電晶體之閘極電容成為輸入時脈之負載電容。另一方面，於圖2所示之本實施例之基本電路中，與傳 117996.doc •15- 1357058 送有時脈（CLK)之時脈匯流排連接者係電晶體⑽）之沒極 (或源極），因此，輪人時脈之負载電容成為除主動級以外之閘極斷開電谷，且成為負載電容之閘極電容極小。 —般而言’為了穩定驅動更高負載之配線，而必須增加穩定電流，故導致消耗電力増加，但藉由設為本實施例之基本電路構成，而可降低時脈匯流排負載，並且可降低用以對時脈匯流排進行充放電之消耗電力，以及降低因降低驅動時脈匯流排之電路之負載而產生的消耗電力。又’於圖15所示之電路構成之情形’閘極連接於時脈匯流排之電晶體（削、PM2、NM1、讀），根據時脈（clk) 之週期而進行開關動作。時脈（CLK)之週期較之掃描電路 (移位暫存器電路）之動作週期而快數倍，因此可於其他電晶體進行1次動作之期間進行數倍之動作。於圖2所示之本實施例之基本電路中，所有電晶體均根據掃描電路之動作週期而進行動作，故較之圖⑽示之電路構成，可提高可靠性。 ;圖戶斤不之電路構成中，存在根據傳送部及反及電路 ⑽助)等而串聯連接之電晶體。通常1串聯連接電晶體’則較之單電晶體，可使接通電阻上升並且使驅動能力降低。於圖2所示之本實施例之基本電路中，無需反及電路且不存在串聯連接之電晶體，故可進行高速動作（進而低電壓化）。般而δ ’於反相器等中，於切換電位之狀態轉變時有

S 117996.doc -16- 1357058 貫通電流流過。此係因為消耗電力之增加。 . 一般認為，於圖2所示之本實施例之基本電路中，電晶 * 體（Trl)與電晶體（Tr2)、電晶體（Tr3)與電晶體（Tr4)、以及電晶體（Tr5)與電晶體（τΓ6)，係分別作為貫通電流之流動 . 路徑。 . 然而，於圖2所示之本實施例之基本電路中，不存在同時進打接通、斷開之切換轉變狀態，而必須錯開丨個時脈 φ 或動作延遲的時間而進行切換電晶體，因此，貫通電流幾乎不流動’從而有效降低消耗電力。於圖2所示之本實施例之基本電路中，時脈（clk)經由電晶體（TrO)而僅與nsM〇s，晶體之電晶體（Trl)連接，並且起到接通或斷開電晶體（Trl)之作用。即，時脈（CLK)之Η位準，可使電晶體（Trl)接通，且不與Ρ型MOS電晶體連接，因此可設定與第2電源電壓（vddh) 不同之其他Η位準之電位。 • 若將時脈（CLK)之振幅設為Vck(>0)，將第2電源電壓 (VDDH)與第1電源電壓（vss)之電位差設為Vh(>〇)，則滿足 Vck^Vthn、Vhg2xVthn即可。其.中，將 Vthn(>〇)設為電晶體（Trl)之臨限電壓。 • 上述之說明係表示如下情形：可將低振幅之時脈（CLK) 之Η位準電位直接上升至更高的VDDH之電位，即，可將

Vck 5又為小於Vh，亦即本實施例之基本電路具備位準位移功能。一般而言，藉由提高電源電壓而提高電晶體之動作性 117996.doc -17- 1357058 能、以及電路驅動能力。於圖1 5之構成中，必須將第2電源電壓(vddh)與時脈 |CLK)之Η位準，或第1€源電愿（vss)與時脈（c⑷之^立準，分別設為基本相同之電位。因此，若增加電源電壓，則時脈（CLK)之振幅亦增大。電容之充放電之消耗電力係與電塵之平方成比倒故時

脈（CLK)之振幅之增大，即電源轉之上升導致消耗電力之增大。於移位暫存器電路中H肖耗電力者係、對時脈匯流排電容進行之充放電，於圖2所示之本實施例之基本電路中’可增大移位暫存器電路之電源㈣，而無須使時脈 (CLK)之振幅增大’並且’由於較高電壓下之充放電於基本電路之每1級上進行’所以極微小，從而可抑制消耗電力之上升。 ’為了防止伴隨時脈之増大，並且為了使言史置有位準反轉器電一般而言，於移位暫存器電路中 (CLK)之振幅之增大而導致消耗電力輸出電壓上升，如圖13所示，而另外路0 對此，於圖2所示之本實施例之基本電路中，可省略11位準側之位準反轉器電路，因此可削減電晶體之元件數量、以及伴隨動作而消耗之電流。如圖4所示，於重設訊號（RST)中陸續輪入有下級之輸出。因此’掃指電路之最後2級不存在輪人至重設訊號 (Rst)之訊號。即，由於節點（RS)並未成位準故傳送 117996.doc 18 1357058 輸出（TRN)仍處於Η位準狀態下。對於最終級而言，由於不存在與傳送輸出（TRN)連接之電路，故不需要電晶體（Tr3〜6)，即使拆除亦無關係，且亦不需要重設訊號（RST)。然而，對於倒數第1級，於重設訊號（RST)並未輸入有重设訊3虎之情形，傳运輸出(TRN) ! 即最終級之輸入訊號（IN) 仍處於Η位準狀態下，因此持續取入時脈（CLK)。此時，最終級之掃描電路輸出（ΟΤΒ)由於電晶體（Tr2)並未接通故仍處於L位準狀態，因此於倒數第3級之重設訊號 (RST)持續輸入有L位準。然而，由於節點（RS)於穩定狀態下為Η位準，故未將最終級用於掃描電路輸出，亦可作為虛設級來處理。於倒數第1級之重設訊號（RST)輸入有啟動訊號之反轉訊號（FLMB)，藉此可於輸入時將節點（RS)設為Η位準並可設為穩定狀態。當然，亦可另外設置有重設時脈且進行輸入。一般認為，於輸出有掃描電路輸出（ΟΤΒ)之輸出節點連接有較大負載之情形時，輸出節點之上升、下降之遲延會增加。一般認為，於圖2所示之本實施例之基本電路中，藉由電晶體（Tr 1)而導致輸出節點之下降會對動作性能產生較大影響，因此，輸出節點之負載增大導致移位暫存器電路之動作性能之下降。因此，為了使電晶體（Trl)之電晶體性能提高、或使輸出 117996.doc •19- 1357058 節點之負載降低，有效的是如圖2所示，設置反相器（INV) 等缓衝器。節點（OT)及節點（RS)係浮動節點，並且於穩定狀態下分別為L位準與Η位準，但於初始狀態（電源接通時）下為不穩定0

因此，如圖5所示，設置：11型MOS電晶體（Tr7)，其源極施加有第1電源電壓（VSS)，汲極與電晶體（Trl)之閘極連接且閘極與電晶體（Tr3)之閘極連接；以及p型MOS電晶體 (Tr8)，其源極施加有第2電源電壓（VDDH)，汲極與電晶體 (Tr6)之汲極連接；且將電晶體（Tr7)之閘極設為節點 (RS)，將初始化時脈（FRST)施加於電晶體（Tr8)之閘極，而可使初始化時脈（FRST)為L位準，將節點（RS)重設至穩定狀態下之Η位準，且使節點（OT)為穩定狀態下之L位準。

又，若於初始化時脈（FRST)使用掃描電路之啟動訊號之反轉訊號、即FLMB，則可與啟動訊號之輸入同時進行初始化。然而，於電晶體（Tr8)中，於反轉啟動訊號（FLMB) 在處於L位準之期間，將節點（RS)切換為L位準，因此除去第1級及第2級。一般認為，對於節點（OT)而言，當輸入訊號（IN)自Η位準變為L位準時，藉由電晶體（TrO)之閘極電容而產生電容耦合，藉此成為保持低於L位準之電位的狀態，若保持電位於穩定狀態下高於電晶體（Trl)之臨限電壓，則經由電晶體（Tr2)與電晶體（Trl)而有貫通電流流過。因此，為了提高電路穩定性有效的是設置電晶體（Tr7)。 117996.doc -20- 1357058 又，對於最終級而言，於輸入訊號（IN)變為H位準之後，直至前級重設訊號（RST)輸入有反轉啟動訊號（flmb) 等重設時脈為止’於節點（〇T)持續取入時脈（CLK)，根據重設時脈之時序直接將時脈（CLK)之Η位準取入至節點（〇τ) 中，在此狀態下輸入訊號（IN)有可能成為L位準，並且，此時有如上所述般之貫通電流流過。因此，為阻止貫通電流，必須於對重設時脈之時序進行調整或於最終級將時脈（CLK)閂鎖之後，將時脈（CLK)設為L位準’或者設置上述電晶體（Tr7)等。於穩定狀態下，節點（RS)為浮動且保持Η位準。然而，於存在電晶體之斷開電流等漏流之情形時，無法保持雜準。 _於節點(RS)中，作為主要之洩漏通道，一般認為係流向經由電晶體（Tr5)之第！電源電塵（vss)之路徑，並且當節點

(RS)之電位低於電晶體（Tr3)之臨限電壓之情形時，具有誤動作之可能性。因此，例如，如圖6般，藉由於節點（RS)追加保持電容 (⑸）而可穩定化。當然，保持電容（Csi)之連㈣，係第2 電源電壓（VDDH)、或其他穩定電位亦可。土為了減夕作為主要洩漏通道之電晶體（Tr5)之漏電流’有效的是延長電晶體（Tr5)之通道長度或縮短通道寬度且易於受電容麵合之節點（RS)相同地設置即點（OT)於穩定狀態下為浮動，並影響，故既便在節點（〇τ)中，亦可與 117996.doc -21 - 1357058 保持電容（Cs2)，藉此而提高穩定性。當節點（OT)自L位準切換為Η位準時，輸入訊號（IN)之輸入節點（傳送輸出（TRN)之輸出節點）為浮動且處於Η位準。因此，一般認為，藉由電容耦合可使輸入訊號（IN)之輸入節點高於Η位準。上述電位之上升係由輸入訊號（IN)之負載電容（電晶體 (Tr2)之閘極電容等）與電晶體（Trl)之閘極電容之比、以及時脈（CLK)之振幅而決定。藉由利用上述效果，可獲得高於電晶體（TrO)之閘極電位，並且可有效地於節點（OT)取入時脈（CLK)。因此，一般認為藉由設置圖6中之保持電容（Cs3)可進一步提高上述效果，並且，對於Vck與Vh之電位差較小之情形亦有效。然而，如上述般，節點（OT)易於受到輸入訊號（IN)之電位之切換之影響，並且設置保持電容（Cs3)亦會增加上述之影響，故必須藉由保持電容（Cs2)等而進行調整，以於輸入訊號（IN)變為Η位準時，不使由電容耦合而產生之節點（ΟΤ)電位超過電晶體（Tr 1)之臨限電壓。圖7表示具備上述所有功能之基本電路之電路構成。最終級之輸入訊號（IN)之輸入節點，直至重設時脈輸入上級重設訊號（RST)為止，係浮動且處於Η位準。因此，若輸入訊號（IN)之輸入節點之電位，自Η位準下降至電晶體 (Tr2)之臨限電壓以下為止，於節點（ΟΤ)變為Η位準時有貫通電流流過。 117996.doc -22 - 1357058 因此，如上述般，有效的是於最終級將時脈（clk)閃鎖 '之後’將時脈（CLK)設為L位準，或者於最終級之輸入訊號 - (IN)之輸入節點設置保持電容。圖8表示具備上述功能之掃描電路之電路構成，又，圖9 • 係表示其時序圖。 • 再者；將所有r^M〇S電晶體設為Ρ型M〇S電晶體，將ρ 型MOS電晶體設為1!型河08電晶體，並且，將第2電源 • (VDDH)與第1電源電慶（VSS)互換，並進一步互換輸入訊號之邏輯’藉此而可成為以反轉邏輯而進行動作之掃描電路。圖4之掃描電路係將時脈（CLK)之H位準上升至更高電位後而輪出之構成，如上述般，於互換過邏輯之情形時，成為將時脈（CLK)之L位準降低至更低之電位後而輪出之成。於圖2所示之本實施例之基本電路、以及圖^所示之基馨本電路中，如圖⑺之级⑽咖…〜SR〇ut(n + 1)所示，各移2 暫存器電路之輸出之上升與下降係於相同之時序下而進行。一般認為，於實際之電路中，由於產生動作延遲有可能分別成為Η位準-H位準。因此，一般認為於使用圖2所示之本實施例之基本電以及圖15所示之基本電路的垂直掃描電路中，於上述情形時，瞬間同時地選擇2條閘極線且對已寫入之像素之電位帶來影響，故欠佳。通常，為避免上述現象，如圖10之SRoUth」），〜SR_ -23· H7996.doc * 1357058 (η十1)，般，之期間。亦可對移位暫存器電路之輪出設置L位準_L位準作為用於此之簡易構成’係、易於採用移位暫存器輸出(SR〇ut)、與如圖10之b“nk之波形校正時脈(本"主案之弟3時脈）之邏輯積〇月心艰仪正時脈（BLANK)係於移位暫#器电路、間（圖10之T)内所占之w準期間為50%以下之時脈

然而，本實施例之基本電路中，移位暫存器電路 (SRom)之振幅’於大於波形校正時脈（bla叫振幅時，例如於相對於移位暫存器電路之輸出i〇 v卯，校正時脈（BLANK)為5 VPP之情形，如圖u所示，置位準位移電路12，對波形校正時脈（blank)進行移。之輸出之情形而波形必須設位準位

，此處，如圖10所示，雖限於設置L位準_L位準之期間之情形，但可藉由使肖圖12之電路，而既便於移位暫存器電路之輸出（SRom)之振幅大於時脈（CLK)之振幅之情形，且亦可於較低之時脈（CLK)之輸人振幅，獲得設置有1位準丄位準之較高之振幅之輪出。，圖12所不之電路係於第2電源電壓（VDDH)與第1電源電壓（VSS)之間，串聯連接有Ρ型MOS電晶體（TrA)、11型M0S 電邮體（TrB)、以及11型1^1〇8電晶體（丁 1_(：)者。此處，電晶體 (TrA)與電晶體（TrB)構成CM〇s反相器，並且施加有移位暫存器電路之輸出（SR〇ut)。 ’對電晶體（TrC)之閘極施加有波形校正時脈 Π 7996.doc

S -24- 1357058 (BLANK)。再者，於圖u、圖12中，INv係反相器。此處，若將波形校正時脈（BLANK)之振幅設為Vck3，將第2電源電壓（VDDH)與第源電壓（vss)之間之電位差設為vh ’則滿足以下條件即可，即，vck3^Vthn、 VhMxVthn。即，可以 Vck3<Vh。其中，Vthn(>〇)為電晶瓶、1 ΓI j之臨限電壓。於圖12所不之電路中，於波形校正時脈乙位準期間，圖12之節點（SR0utB，）成為保持11位準之狀態，而如圖ίο所示，由於移位暫存器電路之輸出（SR〇ut)之上升與波形校正時脈（BLANK)之下降為相同時序，故存在如下可能性，即圖12所示之電晶體（TrB、TrC)均瞬間接通，並且保持位準下降。然而，一般認為，相對於來自外部之波形校正時脈 (BLANK) ’作為内部電路輸出之移位暫存器電路之輸出 (SR0Ut)，實際上由於内部電路動作延遲而導致切換時序稍慢’但並無關係’藉由將波形校正時脈（BLANK)先於掃描電路之輸出（SRout)而設為L位準，可更安全地進行切換。如上所述’圖12所示之電路雖限定性地使用，但可由簡易且少里之電晶體元件而構成，如圖11所示之電路，由於無需1¾振幅時脈’故亦有效降低消耗電力。再者’於圖12所示之電路中，將所有η型MOS電晶體設為Ρ型M0S電晶體’將所有ρ型MOS電晶體設為η型M0S電晶體’並互換波形校正時脈（BLANK)之邏輯，藉此而可以反轉邏輯而進行動作。

< S 117996.doc -25- 1357058 又’於上述說明中’作為電晶體而對使用M〇S(Metal • 〇Xlde Semiconduct〇r，金屬氧化半導體）型之TFT之情形進 - 行了 °兒明’但亦可使用 MlS(Metal Insulator Semiconductor，金屬絕緣半導體）FET等。又’於上述說明中’雖對將垂直驅動電路（XDV)、以及 .. 水平驅動電路（ YDV)内置於顯示面板（於顯示面板之基板上一體形成）令之情形進行了說明，但並非限定於此，本發 • 明亦可使用半導體晶片構成垂直驅動電路（XDV)、以及水平驅動電路（YDV)本身、或者構成其一部分功能。進而，於上述說明中，雖對將本發明適用於液晶顯示裝置之實施例進行了說明，但本發明並非限定於此，·當然，例如可適用於使用有機EL(〇rganic electroluminescent ’有機電致發光）元件等之EL顯示裝置。以上，根據上述實施例對由本發明者而完成之發明進行了具體說明，但本發明並非限定於上述實施例，當然在不 • 脫離其要旨之範圍内可進行種種變更。【圖式簡單說明】圖1係表示本發明之實施例之主動式矩陣型液晶顯示裝 ' 置之等效電路的電路圖。圖2係用以說明本發明之實施例之CMOS移位暫存器電路之基本電路的電路圖。圖3係用以說明輸入至圖2所示之基本電路之時脈（clk) 及輸入訊號（IN)之時序的圖。圖4係表示本發明之實施例之掃描電路的圖。 < '5 117996.doc •26- 1357058 圖5係表不圖2所示之基本電路之變形例的電路圖。圖6係表不圖2所示之基本電路之變形例的電路圖。圖7係表不全部採用圖5、圖6之變形例之基本電路的電路圖。圖係表不具備所有工力能之掃描電路之電路構成的電路圖0

圖9係表示圖8所示之掃描電路之時序圓的圖。圖1〇係用以說明本發明之實施例之CMOS移位暫存器電路之輸出時序的圖。 ^ U係表示於本發明之實施例中，用以於CMOS移位暫子态電路之輪出中設置[㈣位準丄㈣位準之期間之簡易電路構成的電路圖。旧2係表示於本發明之實施例中，用以於cm〇s移位暫存益電路之輸出中設置L()w位準_L()w位準之期間之其他電路構成的電路圖。

圖13係表示先前之掃描電路圖14係表示先前之CMOS移電路圖。之電路構成的方塊圖。位暫存器電路之單元電路的圖1 5係表不圖14所不之路圖。早元電路之實際之電路構成的電圖16係表示圖13所示之位準位移電路之-例之電路構成的電路圖。【主要元件符號說明】 10 移位暫存器電路 J17996.doc 27· 1357058

1 1、12 XI、X2、…' Xn Y1、Y2、...、Ym S1、S2、…、Sm XDV YDV DATA COM PM、NM、Tnm、TrO〜Tr8、 TrA 〜TrC RS、OS Cnm、Cs 1 〜Cs3 INV1 ' INV3 INV、INV2、INV4 AND NAND S/R 位準位移電路閘極線没極線開關元件垂直驅動電路 I · · ί~· 1C· ·’ · *- 卞秘勒电路影像訊號線共同電極. 電晶體電容元件時鐘反相器反相器 AND電路反及電路基本電路 117996.doc -28-

Claims

1357058 十、申請專利範圍： ., 1 ·—種顯示裝置，其包含： • 複數個像素；及驅動上述複數個像素之驅動電路； • 上述驅動電路具有移位暫存器電路；上述移位暫存器電路具有多級串聯連接之n(n ^ 2)個基本電路； ^ 上述基本電路包含：第1導電型之第！電晶體，其係於第1電極施加有時脈； =2導電型之第2電晶體，其係於第}電極施加第2電源電壓’且導電型與第1導電型不同；及第1導電型之第3電晶體，其係第2電極與上述第2電晶體=第2電極連接，且於第丨電極施加有與上述第2電源電壓不同之第1電源電壓； • 上述第1電晶體之第2電極與上述第3電晶體之控制電極連接；於上述第1電晶體之控制電極及上述第2電晶體之控制 ' 電極施加有輸入訊號； * 上述第3電晶體之上述第2電極之電壓成為掃描電路輸出。 2_如請求項1之顯示裝置，其中上述基本電路包含：第2導電型之第4電晶體，其係於第1電極施加有上述 II7996.doc 1357058 第2電源電壓，曰且&制電極與上述第3電晶體之第2電極連接；弟1導電型之楚 1之第5電晶體，其係第2電極與上體之第2電極遠蛀 D 矛电日日 ’且於第1電極施加有上述第1電源電壓' 斤'〒電型之第6電晶體，其係於第i電極施加有上述第2電源電壓，B 第2電極與上述第5電晶體之控制電連接；及第1導電型之第7電晶體，其係第2電極與上述第6電晶體之第2電極連接，且於第1電極施加有上述第1電源電壓；上述第5電晶體之第2電極之電麼成為傳送輸出；於上述第6電晶體之控制電極施加有重設訊號；於上述第7電晶體之控制電極施加有上述輸入訊號。 3. 如請求項2之顯示装置，其中

上述基本電路包含第2導電型之第8電晶體’其係於第 1電極施加有上述第2電源電壓’且第2電極與上述第6電晶體之上述第2電極連接；於上述第8電晶體之控制電極施加有啟動訊號之反轉訊號。 4. 如請求項2之顯示裝置，其中上述基本電路包含第！導電型之第9電晶體，其係於第 1電極施加有上述第1電源電壓，並且第2電極與上述第3 電晶體之上述控制電極連接’控制電極與上述第5電晶 (£ 117996.doc 6 體之控制電極連接。如請求項2之顯示裝置，其中上述基本電路包含第H 電晶體H端與上述第5 電壓。 1且於另一端施加有特定如請求項2之顯示裝置，其中電電路包含第;電容元件，其係一端與上述第3 電壓曰。4控制電極連接，並且於另-端施加有特定如請求項5之顯示裝置，其中壓t述特定電壓係上述第1電源電壓或者上述第2電源電如5月求項1之顯示裝置，其中 ^述基本電路包含第3電容元件，其係連接於上述第！電晶體之上述控制電極與上述第1電晶體之上述第2電極之間。如印求項1之顯示裝置，其中上述基本電路包含與上述第3電晶體之上述第2電極連接之緩衝器電路；上述緩衝器電路之輸出成為上述掃描電路之輪出。 1 〇 ·如°月求項9之顯示裝置，其中上述緩衝器電路係串聯連接之反相器。 1 ♦如》Η求項1之顯示裝置，其中虽將上述時脈之振幅設為Vck，將上述第1電源電壓與 < S 117996.doc 上述第2電源電壓之間之電位差設為Vh時，滿足 Vck<Vh。 12.如請求項丨之顯示裝置，其中當將上述時脈之振幅設為Vck，將上述第3電晶體之臨限電壓之絕對值設為丨Vth丨時，滿足Vckg |vth|。 1 3 ·如請求項1之顯示裝置，其中 a於上述η個基本電路中之第奇數級之基本電路的上述第1電晶體之上述第1電極供給有第i時脈；於上述η個基本電路中之第偶數級之基本電路的上述第1電晶體之上述第1電極供給有第2時脈；上述第1時脈與上述第2時脈為相同週期且相位不同。如請求項13之顯示裝置’其中輸入第（mi)級之基本電路之上述傳送輸出作為上述n個基本電路中之第級之基本電路之上述輸入訊號；輸入第（m+2)級之基本電路之上述掃描電上述第讀之基本電路之上述重設訊號。如明求項14之顯示裝置，其中輸入啟動訊號作為上述打個基本電路中之第1級之基本電路之上述輸入訊號。 :月求項13之顯示裝置，其中輸入啟動訊號之反轉訊號作為上述η個基本電路中之第（η-1)級及第η級之基本電路之上述重設訊號。 17.如。月求項13之顯示裝置，其中上述〇個基本電路令之第。級之基本電路用作虛設級，無助於移位動作。月求項1之顯示裝置，其中上述基本電路包含： 117996.doc 1357058 第1導電型之第Η電晶體，其係於第丨電極施加有上述第1電源電壓；第1導電型之第12電晶體，其係第！電極與上述第電日日體之第2電極連接’且第2電極與輸出端子連接；及第2導電型之第13電晶體，其係於第^電極施加有上述第a ^•源电從5且第2電極與上述輸击端子連接；於上述第12電晶體與上述第13電晶體之控制電極施加上述掃描電路輸出； '过第1 1電Ba體之控制電極施加有第3時脈；條據上述第3時脈，於上述掃描電路輸出之輸出期間内上述第11電晶體成為接通之期間短於上述掃描電路輸出之輸出期間。 19. 如请求項18之顯示裝置，其中當將上述第3時脈之振幅又為Vck3 ’將上述第1電源電壓與上述第2電源電壓之間之電位差設為Vh時，滿足Vck3<Vh。 20. 如請求項18之顯示裝置，其中當將上述第3時脈之振幅設為Vck3 ’將上述第11電晶體之臨限電壓之絕對值設為 I Vth I 時’滿足Vck3 2 I Vth I。 117996.doc