JP2004046085A - レベルシフタ回路およびそれを備えた表示装置 - Google Patents

Abstract

【課題】消費電力を低減することのできるレベルシフタ回路を提供する。
【解決手段】互いにハイレベル期間が重ならない２種類のクロック信号ＣＫ１・ＣＫ２が入力されるレベルシフタＬＳ１・ＬＳ２に、制御用トランジスタＮ５・Ｎ５および制御用配線ＣＬ１・ＣＬ２を設ける。出力信号ＯＵＴ１がハイレベルであるときはレベルシフタＬＳ２のオフセッタ部２およびレベルシフト部３に流れる貫通電流を阻止し、出力信号ＯＵＴ２がハイレベルであるときはレベルシフタＬＳ１のオフセッタ部２およびレベルシフト部３に流れる貫通電流を阻止することにより、それぞれのレベルシフト動作を停止させる。これによってクロック信号ＣＫ１・ＣＫ２の非アクティブ期間のうち、他方のクロック信号のアクティブ期間にあたる特定期間の消費電力を削減する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、低電圧インターフェースなどに好適に使用されるレベルシフタ回路、およびそれを備えた表示装置に関するものである。
【０００２】
【従来の技術】
互いにハイレベル期間が重ならないような位相および互いにローレベルの期間が重ならないような位相のうち少なくとも一方を有するクロック信号は、特に液晶画像表示装置の走査信号線駆動用の走査信号線駆動回路を駆動する際に用いられている。
【０００３】
さらに、それらクロック信号の電圧が走査線駆動回路の電源電圧よりも低い場合には、それらクロック信号の電圧を電源電圧に昇圧するために、レベルシフタ回路が広く使用されている。また、近年では、ガラス基板上に画素とそれら駆動回路とを一括して作成する低温ポリシリコンドライバモノリシックパネルというものが開発されている。
【０００４】
しかしながら、それら低温ポリシリコンによって構成されるトランジスタの性能（閾値電圧値Ｖｔｈ、電子移動度μ）はシリコン基板上に形成される回路、すなわち一般的にＩＣと呼ばれる回路と比較すると低くなっている。特に閾値電圧値Ｖｔｈが大きくなってしまう。
【０００５】
このようなトランジスタを用いて、前述したレベルシフタ回路を構成する場合、以下のような構成をとっていた。例えば、駆動電圧より低い電圧の２種類のクロック信号を駆動電圧に昇圧するための解決方法の従来例として図２１に回路図を、図２２にタイミングチャートを示す。
【０００６】
図２２には、２種類のクロック信号としての各クロック信号ＣＫ１・ＣＫ２を示す。各クロック信号ＣＫ１・ＣＫ２は、ハイレベル期間をアクティブ期間、ローレベル期間を非アクティブ期間とし、互いにハイレベル期間が重ならないような位相を有している。
【０００７】
また、Ｖｄｄ０は、駆動電圧より低いクロック信号のハイレベル期間の電圧とローレベル期間の電圧との電位差を示し、Ｖｄｄ１は、駆動電圧より低い電圧の各クロック信号ＣＫ１・ＣＫ２を駆動電圧に昇圧した各出力信号ＯＵＴ１・ＯＵＴ２のハイレベル期間の電圧とローレベル期間の電圧との電位差を示している。
【０００８】
図２１に従来のレベルシフタ回路を示す。同図のレベルシフタ回路は、クロック信号ＣＫ１のレベルシフトを行う第１レベルシフタＬＳ１と、クロック信号ＣＫ２のレベルシフトを行う第２レベルシフタＬＳ２とを備えている。第１レベルシフタＬＳ１および第２レベルシフタＬＳ２は、それぞれ、オフセッタ部５１とレベルシフト部５２とから構成されている。
【０００９】
図２１の第１レベルシフタＬＳ１および第２レベルシフタＬＳ２のそれぞれのオフセッタ部５１は、ＰチャネルＭＯＳトランジスタからなる定電流源トランジスタＰ１と、ＮチャネルＭＯＳトランジスタＮ１（以下、トランジスタＮ１と称する）とを備えている。
【００１０】
定電流源トランジスタＰ１のソースは駆動電源Ｖｄｄに接続され、定電流源トランジスタＰ１のゲートは電源Ｖｓｓ（クロック信号ＣＫ１・ＣＫ２のローレベル）に接続されている。定電流源トランジスタＰ１のドレインはトランジスタＮ１のドレインおよびゲートと、レベルシフト部５２が備えるＮチャネルＭＯＳトランジスタＮ２のゲートとに接続され、トランジスタＮ１のソースは電源Ｖｓｓに接続されている。
【００１１】
図２１の第１レベルシフタＬＳ１および第２レベルシフタＬＳ２のそれぞれのレベルシフト部５２は、ＰチャネルＭＯＳトランジスタからなる定電流源トランジスタＰ２、ＮチャネルＭＯＳトランジスタＮ２（以下、トランジスタＮ２と称する）、および各インバータＩ１・Ｉ２を備えている。
【００１２】
定電流源トランジスタＰ２のゲートは電源Ｖｓｓに接続され、定電流源トランジスタＰ２のドレインはトランジスタＮ２のドレインおよびインバータＩ１の入力端子に接続されており、また定電流源トランジスタＰ２のソースは駆動電源Ｖｄｄに接続されている。
【００１３】
トランジスタＮ２のソースには、駆動電源Ｖｄｄの電圧（駆動電圧Ｖｄｄと称する）より低い電圧の２種類のクロック信号ＣＫ１・ＣＫ２のうち、第１レベルシフタＬＳ１においてクロック信号ＣＫ１が、第２レベルシフタＬＳ２においてクロック信号ＣＫ２が、それぞれ入力される。
【００１４】
インバータＩ１の出力端子はインバータＩ２の入力端子と接続され、インバータＩ２の出力端子からは、第１レベルシフタＬＳ１において第１レベルシフタＬＳ１の出力信号ＯＵＴ１が、第２レベルシフタＬＳ２において第２レベルシフタＬＳ２の出力信号ＯＵＴ２が出力される。
【００１５】
次に、このレベルシフタ回路の動作について説明する。第１レベルシフタＬＳ１および第２レベルシフタＬＳ２はそれぞれオフセッタ部５１によって、トランジスタＮ２のゲートに駆動電圧Ｖｄｄと電源Ｖｓｓの電圧（電源電圧Ｖｓｓと称する）との間の電圧を、レベルシフト動作用の電圧として印加する。この電圧をオフセット電圧という。オフセット電圧は、定常状態においてトランジスタＮ１の閾値電圧値Ｖｔｈもしくは閾値電圧値Ｖｔｈより若干高めの電圧になる。
【００１６】
第１レベルシフタＬＳ１および第２レベルシフタＬＳ２のそれぞれのレベルシフト部５２においては、定電流源トランジスタＰ２を流れる定電流ｉａは定電流源トランジスタＰ２のドレインとインバータＩ１の入力端子との接続点に向かって流れ、この方向に流れる電流を正とする。
【００１７】
トランジスタＮ２を流れる電流ｉｂは、第１レベルシフタＬＳ１および第２レベルシフタＬＳ２のそれぞれで駆動電圧Ｖｄｄより低い電圧の２種類のクロック信号ＣＫ１・ＣＫ２の入力端子に向かって流れ、この方向に流れる電流を正とする。定電流源トランジスタＰ２のドレインとインバータＩ１の入力端子との接続点からインバータＩ１に流入する電流をｉｃとし、この方向に流れる電流を正とする。
【００１８】
オフセッタ部５１から印加されるオフセット電圧は、トランジスタＮ１とほぼ同等の性能を示すトランジスタＮ２のゲートに印加されるため、トランジスタＮ２のゲートには、トランジスタＮ２の閾値電圧値Ｖｔｈもしくは閾値電圧値Ｖｔｈより若干高めの電圧が印加される。トランジスタＮ２のソースに入力されるクロック信号ＣＫ１もしくはＣＫ２の電圧の若干の変化に対応して、トランジスタＮ２を流れる電流を制御することができる。
【００１９】
クロック信号ＣＫ１もしくはＣＫ２の電圧がローレベルの場合、トランジスタＮ２のゲート・ソース間に印加される電位差は、トランジスタＮ２の閾値電圧値Ｖｔｈもしくは閾値電圧値Ｖｔｈより若干大きくなるため、トランジスタＮ２は導通状態になる。トランジスタＮ２の導通状態では、定常電流ｉａはトランジスタＮ２のソースに入力されたクロック信号ＣＫ１もしくはＣＫ２の端子の方へ流れる（貫通電流）。
【００２０】
また、定電流源トランジスタＰ２のドレインとインバータＩ１の入力端子との接続点からインバータＩ１に流入する方向を正とする電流ｉｃは、トランジスタＮ２のソースに入力されたクロック信号ＣＫ１もしくはＣＫ２の端子の方へ流れる引き込み電流となるため負の電流となる。
【００２１】
そのため、インバータＩ１の中で構成されるＭＯＳトランジスタのゲートに充電されていた電荷が放電されて電位が下がり、インバータＩ１の理論反転電圧より電圧が下がると、インバータＩ２の入力端子に駆動電圧Ｖｄｄの電圧を出力する。その結果、インバータＩ２の出力信号ＯＵＴ１もしくはＯＵＴ２の電圧は電源電圧Ｖｓｓ（クロック信号ＣＫ１・ＣＫ２のローレベル）になる。
【００２２】
次に、クロック信号ＣＫ１もしくはＣＫ２の電圧がハイレベルの場合、トランジスタＮ２のゲート・ソース間に印加される電位差はトランジスタＮ２の閾値電圧値Ｖｔｈより小さくなるため、トランジスタＮ２を流れる電流ｉｂは零であるか、もしくはほとんど流れない。
【００２３】
そのため、定電流源トランジスタＰ２のドレインとインバータＩ１の入力端子との接続点に流れる定電流ｉａのほとんどがインバータＩ１の入力端子へ流れるため、電流ｉｃは正の電流になる。その結果、インバータＩ１の中で構成されるＭＯＳトランジスタのゲートに正の電荷が充電され、該ＭＯＳトランジスタのゲートの電圧は上昇する。
【００２４】
該ＭＯＳトランジスタのゲートの電圧がインバータＩ１の理論反転電圧を超えれば、インバータＩ２の入力端子に電源電圧Ｖｓｓを出力し、その結果インバータＩ２は駆動電圧Ｖｄｄを出力する。
【００２５】
このようにして、駆動電圧Ｖｄｄより低いクロック信号ＣＫ１もしくはＣＫ２の高い状態にある電圧を駆動電圧Ｖｄｄまで昇圧して、出力電圧ＯＵＴ１もしくはＯＵＴ２として出力する。
【００２６】
以上のように昇圧されたクロック信号を用いて例えば特開２００１−１３５０９３号公報に記載されているシフトレジスタを動作させることにより、液晶画像表示装置の走査線駆動回路を駆動することができる。
【００２７】
【特許文献１】
特開２００１−１３５０９３号公報（公開日：２００１年５月１８日）
【００２８】
【特許文献２】
特開平８−２９８４４５号公報（公開日：１９９６年１１月１２日）
【００２９】
【発明が解決しようとする課題】
近年では小型携帯端末や携帯電話の表示装置として液晶画像表示装置が広く使用されており、携帯という機能を充実させるために、低消費電力化が非常に強く要望されている。
【００３０】
しかしながら、前述の従来技術で述べたレベルシフタ回路を用いて、特開２００１−１３５０９３号公報に記載されているようなシフトレジスタを構成した場合、第１レベルシフタＬＳ１および第２レベルシフタＬＳ２といった、レベルシフタ回路を構成する複数のレベルシフタが、オフセッタ部５１の定電流源トランジスタＰ１およびトランジスタＮ１や、レベルシフト部５２の定電流源トランジスタＰ２およびトランジスタＮ２などのトランジスタに、常時電流を流しながら動作することになる。
【００３１】
しかし、この場合、クロック信号が不必要な期間であっても、つまりクロック信号が非アクティブ期間であっても、上記複数のレベルシフタで電力を消費してしまうため、レベルシフタ回路が低消費電力化を妨げるという問題がある。この結果、液晶画像表示装置の消費電力が大きくなってしまい、小型携帯端末や携帯電話の電池等の電力が大きく消費される結果、それらの使用時間が短くなってしまう。
【００３２】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、消費電力を低減することのできるレベルシフタ回路、およびそれを備えた表示装置を提供することにある。
【００３３】
【課題を解決するための手段】
本発明のレベルシフタ回路は、上記課題を解決するために、互いにハイレベル期間が重ならない位相、および互いにローレベル期間が重ならない位相のうち少なくとも一方を有する２種類のクロック信号のハイレベルを所定の電源電圧のハイレベルおよびローレベルの一方のレベルに変換すると共に、上記クロック信号のローレベルを上記電源電圧のハイレベルおよびローレベルの他方のレベルに変換するレベルシフト動作を行うレベルシフタを上記クロック信号ごとに備え、各上記レベルシフタは、対応する上記クロック信号の非アクティブ期間に、上記レベルシフタの所定回路に所定の定常電流を流して発生する所定電圧を用いることにより上記レベルシフト動作を行うレベルシフタ回路において、上記レベルシフタのそれぞれに対して上記非アクティブ期間のうちの特定期間に、上記所定回路に上記定常電流が流れるのを阻止して上記レベルシフト動作を停止させるレベルシフト動作制御手段を備えていることを特徴としている。
【００３４】
上記の発明によれば、クロック信号のアクティブ期間と非アクティブ期間のうちの特定期間以外とには、対応するレベルシフタは通常のレベルシフト動作を行う。
【００３５】
これにより、互いにハイレベル期間が重ならない位相、および互いにローレベル期間が重ならない位相のうち少なくとも一方を有する２種類のクロック信号のそれぞれについて、ハイレベルを所定の電源電圧のハイレベルおよびローレベルの一方のレベルに変換すると共に、ローレベルを所定の電源電圧のハイレベルおよびローレベルの他方のレベルに変換する。
【００３６】
また、各レベルシフタは、非アクティブ期間のうちの特定期間以外には、所定回路に所定の定常電流を流して発生する所定電圧を用いることによりレベルシフト動作を行う。
【００３７】
一方、非アクティブ期間のうちの特定期間には、レベルシフト動作制御手段が対応するレベルシフタの所定回路に所定の定常電流が流れるのを阻止し、そのレベルシフタはレベルシフト動作を停止する。
【００３８】
従って、異なるレベルに変換するレベルシフト動作が不要な非アクティブ期間において、その特定期間には上記所定回路に所定の定常電流が流れないので、この定常電流が流れることによる電力消費を削減することができる。この結果、消費電力を低減することのできるレベルシフタ回路を提供することができる。
【００３９】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、上記レベルシフト動作制御手段は、各上記レベルシフタに、上記特定期間に、上記定常電流を流して発生する上記所定電圧を用いることに替えて、上記電源電圧へのプルアップまたはプルダウンによって発生する代替電圧を用いることにより、上記レベルシフト動作による上記クロック信号の変換後レベルに替わる非アクティブレベルを生成して出力させることを特徴としている。
【００４０】
上記の発明によれば、各レベルシフタは、レベルシフト動作制御手段の制御により、非アクティブ期間のうちの特定期間には、通常のレベルシフト動作を停止する一方、レベルシフト動作によるクロック信号の変換後レベルに替わる非アクティブレベルを生成して出力する。
【００４１】
非アクティブレベルの生成は、所定回路に定常電流を流して発生する所定電圧を用いることに替えて、電源電圧へのプルアップまたはプルダウンによって発生する代替電圧を用いることにより行う。これにより、非アクティブ期間のうちの特定期間に、消費電力を削減しながら非アクティブ期間用のレベルを常に得ることができる。
【００４２】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、上記各クロック信号の互いに重ならない上記ハイレベル期間または上記ローレベル期間のデューティは（１００×０．５）％未満であることを特徴としている。
【００４３】
上記の発明によれば、２種類のクロック信号のハイレベル期間どうしまたはローレベル期間どうしが互いに重なることはあり得ないので、必要に応じて自由にアクティブ期間を設定してレベルシフト動作を行うことができる。
【００４４】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、各上記レベルシフタは上記所定回路として、ソースに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えていることを特徴としている。
【００４５】
上記の発明によれば、ＭＯＳトランジスタの閾値の大きさが、入力されるクロック信号の振幅より高いような比較的特性の悪いＭＯＳトランジスタであっても、電流駆動型の昇圧部および降圧部の少なくとも一方を備えることにより、電源電圧のハイレベルとローレベルとの電位差よりも振幅の小さいクロック信号を、アクティブ期間のみレベルシフトすることが可能となる。
【００４６】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、各上記レベルシフタは上記所定回路として、ゲートに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えていることを特徴としている。
【００４７】
上記の発明によれば、ＭＯＳトランジスタの閾値の大きさが、入力されるクロック信号の振幅より高いような比較的特性の悪いＭＯＳトランジスタであっても、電流駆動型の昇圧部および降圧部の少なくとも一方を備えることにより、電源電圧のハイレベルとローレベルとの電位差よりも振幅の小さいクロック信号を、アクティブ期間のみレベルシフトすることが可能となる。
【００４８】
また、入力信号がＭＯＳトランジスタのゲートに入力されるため、入力信号を入力するための端子部に不要な電流の流出入阻止が可能である。
【００４９】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、２種類の上記クロック信号の互いに重ならないハイレベル期間またはローレベル期間は各上記クロック信号のアクティブ期間であり、各上記クロック信号の上記特定期間は、他方の上記クロック信号の各アクティブ期間であることを特徴としている。
【００５０】
上記の発明によれば、例えば互いに重ならないハイレベル期間がアクティブ期間である場合、一方のクロック信号のハイレベル期間は他方のクロック信号のローレベル期間の特定期間であるので、ハイレベルのクロック信号が入力されたレベルシフタのみがレベルシフト動作を行う。従って、一方のクロック信号がアクティブ期間である間は、他方のクロック信号が入力されるレベルシフタのレベルシフト動作は停止する。
【００５１】
従って、レベルシフト動作制御手段は、アクティブ期間のクロック信号がレベルシフトされた結果の信号を、他方のレベルシフタのレベルシフト動作を停止させるための信号として用いることができる。
【００５２】
また、本発明のレベルシフタ回路は、上記課題を解決するために、互いにハイレベル期間が重ならないような位相、および互いにローレベル期間が重ならないような位相のうちいずれか一方を有するＮ種類（Ｎは２以上の整数）のクロック信号のハイレベルを所定の電源電圧のハイレベルおよびローレベルの一方のレベルに変換すると共に、上記クロック信号のローレベルを上記電源電圧のハイレベルおよびローレベルの他方のレベルに変換するレベルシフト動作を行うレベルシフタを上記クロック信号ごとに備え、各上記レベルシフタは、対応する上記クロック信号の非アクティブ期間に、上記レベルシフタの所定回路に所定の定常電流を流して発生する所定電圧を用いることにより上記レベルシフト動作を行うレベルシフタ回路において、各上記レベルシフタの上記クロック信号がアクティブ期間であるか非アクティブ期間であるかを検出するアクティブ期間検出手段と、上記アクティブ期間検出手段が検出した非アクティブ期間のうちの特定期間に、上記所定回路に上記定常電流が流れるのを阻止して上記レベルシフト動作を停止させるレベルシフト動作制御手段を備えていることを特徴としている。
【００５３】
上記の発明によれば、クロック信号のアクティブ期間と非アクティブ期間のうちの特定期間以外とには、対応するレベルシフタは通常のレベルシフト動作を行う。
【００５４】
これにより、互いにハイレベル期間が重ならない位相、および互いにローレベル期間が重ならない位相のうち少なくとも一方を有するＮ種類のクロック信号のそれぞれについて、ハイレベルを所定の電源電圧のハイレベルおよびローレベルの一方のレベルに変換すると共に、ローレベルを所定の電源電圧のハイレベルおよびローレベルの他方のレベルに変換する。
【００５５】
また、各レベルシフタは、非アクティブ期間のうちの特定期間以外には、所定回路に所定の定常電流を流して発生する所定電圧を用いることによりレベルシフト動作を行う。
【００５６】
一方、アクティブ期間検出手段は、各レベルシフタのクロック信号がアクティブ期間であるか非アクティブ期間であるかを検出し、レベルシフト動作制御手段は、アクティブ期間検出手段が検出した非アクティブ期間のうちの特定期間に以下のことを行う。
【００５７】
非アクティブ期間のうちの特定期間には、レベルシフト動作制御手段が対応するレベルシフタの所定回路に所定の定常電流が流れるのを阻止し、そのレベルシフタはレベルシフト動作を停止する。
【００５８】
従って、レベルシフト動作が不要な非アクティブ期間において、その特定期間には上記所定回路に所定の定常電流が流れないので、この定常電流が流れることによる電力消費を削減することができる。この結果、消費電力を低減することのできるレベルシフタ回路を提供することができる。
【００５９】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、上記レベルシフト動作制御手段は、各上記レベルシフタに、上記特定期間に、上記定常電流を流して発生する上記所定電圧を用いることに替えて、上記電源電圧へのプルアップまたはプルダウンによって発生する代替電圧を用いることにより、上記レベルシフト動作による上記クロック信号の変換後レベルに替わる非アクティブレベルを生成して出力させることを特徴としている。
【００６０】
上記の発明によれば、各レベルシフタは、レベルシフト動作制御手段の制御により、非アクティブ期間のうちの特定期間には、通常のレベルシフト動作を停止する一方、レベルシフト動作によるクロック信号の変換後レベルに替わる非アクティブレベルを生成して出力する。非アクティブレベルの生成は、所定回路に定常電流を流して発生する所定電圧を用いることに替えて、電源電圧へのプルアップまたはプルダウンによって発生する代替電圧を用いることにより行う。これにより、非アクティブ期間のうちの特定期間に、消費電力を削減しながら非アクティブ期間用のレベルを常に得ることができる。
【００６１】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、上記各クロック信号の互いに重ならない上記ハイレベル期間または上記ローレベル期間のデューティは（１００×１／Ｎ）％未満であることを特徴としている。
【００６２】
上記の発明によれば、Ｎ種類のクロック信号のハイレベル期間どうしまたはローレベル期間どうしが互いに重なることはあり得ないので、必要に応じて自由にアクティブ期間を設定してレベルシフト動作を行うことができる。
【００６３】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、各上記レベルシフタは上記所定回路として、ソースに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えていることを特徴としている。
【００６４】
上記の発明によれば、ＭＯＳトランジスタの閾値の大きさが、入力されるクロック信号の振幅より高いような比較的特性の悪いＭＯＳトランジスタであっても、電流駆動型の昇圧部および降圧部の少なくとも一方を備えることにより、電源電圧のハイレベルとローレベルとの電位差よりも振幅の小さいクロック信号を、アクティブ期間のみレベルシフトすることが可能となる。
【００６５】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、各上記レベルシフタは上記所定回路として、ゲートに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えていることを特徴としている。
【００６６】
上記の発明によれば、ＭＯＳトランジスタの閾値の大きさが、入力されるクロック信号の振幅より高いような比較的特性の悪いＭＯＳトランジスタであっても、電流駆動型の昇圧部および降圧部の少なくとも一方を備えることにより、電源電圧のハイレベルとローレベルとの電位差よりも振幅の小さいクロック信号を、アクティブ期間のみレベルシフトすることが可能となる。
【００６７】
また、入力信号がＭＯＳトランジスタのゲートに入力されるため、入力信号を入力するための端子部に不要な電流の流出入阻止が可能である。
【００６８】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、Ｎ種類の上記クロック信号の互いに重ならないハイレベル期間またはローレベル期間は、各上記クロック信号のアクティブ期間であり、各上記クロック信号の上記特定期間は、他の全ての上記クロック信号の各アクティブ期間であることを特徴としている。
【００６９】
上記の発明によれば、例えば互いに重ならないハイレベル期間がアクティブ期間である場合、ある一つのクロック信号のハイレベル期間は他のクロック信号のローレベル期間の特定期間であるので、ハイレベルのクロック信号が入力されたレベルシフタのみがレベルシフト動作を行う。従って、ある一つのクロック信号がアクティブ期間である間は、他のクロック信号が入力されるレベルシフタのレベルシフト動作は停止する。
【００７０】
従って、レベルシフト動作制御手段は、アクティブ期間検出手段が検出したアクティブ期間のレベルシフタのクロック信号がレベルシフトされた結果の信号を、他のレベルシフタのレベルシフト動作を停止させるための信号として用いることができる。
【００７１】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、各上記クロック信号のアクティブ期間はハイレベル期間であることを特徴としている。
【００７２】
上記の発明によれば、アクティブ期間であるハイレベル期間が互いに重ならないＮ種類のクロック信号の波形がレベルシフタに入力され、入力されたクロック信号の一つがハイレベル期間にあれば、このハイレベル期間のクロック信号が入力されたレベルシフタのみが電源電圧のハイレベルへのレベルシフト動作を行い、他のレベルシフタはレベルシフト動作制御手段によってレベルシフト動作を停止する。
【００７３】
従って、レベルシフト動作制御手段は、アクティブ期間検出手段が検出したアクティブ期間のレベルシフタのクロック信号が電源電圧のハイレベルにレベルシフトされた結果の信号を、他のレベルシフタのレベルシフト動作を停止させるための信号として用いることができる。
【００７４】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、各上記クロック信号のアクティブ期間はローレベル期間であることを特徴としている。
【００７５】
上記の発明によれば、アクティブ期間であるローレベル期間が互いに重ならないＮ種類のクロック信号の波形がレベルシフタに入力され、入力されたクロック信号の一つがローレベル期間にあれば、このローレベル期間のクロック信号が入力されたレベルシフタのみが電源電圧のローレベルへのレベルシフト動作を行い、他のレベルシフタはレベルシフト動作制御手段によってレベルシフト動作を停止する。
【００７６】
従って、レベルシフト動作制御手段は、アクティブ期間検出手段が検出したアクティブ期間のレベルシフタのクロック信号が電源電圧のローレベルにレベルシフトされた結果の信号を、他のレベルシフタのレベルシフト動作を停止させるための信号として用いることができる。
【００７７】
さらに、本発明のレベルシフタ回路は、上記課題を解決するために、各上記レベルシフタは、全ての上記レベルシフタに共通に上記レベルシフト動作用のオフセット電圧を生成して出力するオフセッタ部と、上記オフセット電圧が入力されて上記レベルシフト動作を行うレベルシフト部とを備え、上記所定回路は、上記レベルシフト部に含まれていると共に、上記レベルシフト部が上記レベルシフト動作を行うときには上記オフセット電圧が入力されて上記レベルシフト動作の少なくとも一部を行い、上記レベルシフト動作制御手段は、上記特定期間に上記オフセット電圧が上記所定回路に入力されるのを遮断することにより、上記所定回路に上記定常電流が流れるのを阻止して上記レベルシフト動作を停止させることを特徴としている。
【００７８】
上記の発明によれば、レベルシフタはオフセッタ部とレベルシフト部とを備えており、前記所定回路は、レベルシフト部に含まれていると共に、レベルシフト部がレベルシフト動作を行うときにはオフセッタ部が生成して出力したオフセット電圧が入力されてレベルシフト動作の少なくとも一部を行う。
【００７９】
そして、レベルシフト動作制御手段は、非アクティブ期間のうちの特定期間に、オフセット電圧が所定回路に入力されるのを遮断することにより、所定回路に定常電流が流れるのを阻止してレベルシフト部のレベルシフト動作を停止させる。従って、特定期間であるか否かに関わらずオフセット電圧を生成して出力するオフセッタ部を、全てのレベルシフタに共通とする分、構成が簡略化されると共に消費電力が低減される。
【００８０】
さらに、本発明のレベルシフタ回路では、上記レベルシフト動作制御手段は、他のレベルシフタの出力が入力されて、上記特定期間を判定するようになっていてもよい。上記の発明によれば、レベルシフト動作制御手段が、他のレベルシフタの出力により、上記特定期間を判定するようになっているので、上記判定を確実化できる。
【００８１】
また、本発明の表示装置は、上記課題を解決するために、複数の画素と、複数のデータ信号線と、複数の走査信号線と、予め定められた周期の第１クロック信号に同期して、走査信号を各上記走査信号線へ出力する走査信号線駆動回路と、予め定められた周期の第２クロック信号に同期して入力される各上記画素の表示状態を示す映像信号から、上記走査信号が与えられた上記走査信号線の各上記画素へのデータ信号を抽出して、各上記データ信号線へ出力するデータ信号線駆動回路とを備える表示装置において、前記いずれかのレベルシフタ回路を備え、上記第１クロック信号および上記第２クロック信号の少なくとも一方は、上記レベルシフタ回路によってレベルシフトされた２種類のクロック信号であることを特徴としている。
【００８２】
上記の発明によれば、走査信号線駆動回路およびデータ信号線駆動回路の少なくとも一方に、互いにハイレベル期間が重ならないような位相、および互いにローレベル期間が重ならないような位相のうちいずれか一方を有するクロック信号を、これらの駆動回路の動作電圧となるようにレベルシフトして入力するような表示装置において、レベルシフタ回路の消費電力が削減される分、表示装置全体の消費電力が削減される。
【００８３】
さらに、本発明の表示装置は、上記課題を解決するために、上記走査信号線駆動回路および上記データ信号線駆動回路のうちの、上記レベルシフタ回路によってレベルシフトされた上記２種類のクロック信号が入力されるものは、上記レベルシフタ回路と共に上記画素と同一基板上に形成されることを特徴としている。
【００８４】
上記の発明によれば、レベルシフタ回路によってレベルシフトされた２種類のクロック信号が入力される走査信号線駆動回路、データ信号線駆動回路が、レベルシフタ回路と共に画素と同一基板上に形成されるので、クロック信号用の配線系統を同一基板上に作り込むことができる。
【００８５】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１および図２に基づいて説明すれば、以下の通りである。
【００８６】
図１に本実施の形態のレベルシフタ回路１の構成を示す。レベルシフタ回路１は、各レベルシフタＬＳ１・ＬＳ２を備えている。レベルシフタＬＳ１は、次段の回路の駆動電圧Ｖｄｄよりも電圧が低い図２に示すクロック信号ＣＫ１のハイレベルを、上記次段の回路を動作させるために、駆動電圧Ｖｄｄという電源電圧のハイレベルまで昇圧して出力信号ＯＵＴ１として出力する。
【００８７】
レベルシフタＬＳ２は、次段の回路の駆動電圧Ｖｄｄよりも電圧が低い図２に示すクロック信号ＣＫ２のハイレベルを、上記次段の回路を動作させるために、駆動電圧Ｖｄｄまで昇圧して出力信号ＯＵＴ２として出力する。
【００８８】
クロック信号ＣＫ１・ＣＫ２は、互いにハイレベル期間が重ならない位相を有する２種類のクロック信号である。そして、各ハイレベル期間は上記次段の回路を動作させるためのアクティブ期間であり、各ローレベル期間は上記次段の回路を動作させないための非アクティブ期間である。
【００８９】
各レベルシフタＬＳ１・ＬＳ２は共に、オフセッタ部２、レベルシフト部３、制御用トランジスタＮ５、駆動用トランジスタＮ６、および初期化用トランジスタＮ７を備えている。また、レベルシフタ回路１全体として、各制御用配線ＣＬ１・ＣＬ２を備えている。各制御用トランジスタＮ５・Ｎ５および各制御用配線ＣＬ１・ＣＬ２はレベルシフト動作制御手段を構成している。
【００９０】
レベルシフタＬＳ１・ＬＳ２の各オフセッタ部２は、定電流源トランジスタＰ３およびＮチャネルＭＯＳトランジスタＮ３（以下、トランジスタＮ３と称する）を備えている。
【００９１】
定電流源トランジスタＰ３はＰチャネルＭＯＳトランジスタからなり、そのソースは駆動電圧Ｖｄｄの電源ラインに接続されており、そのドレインはトランジスタＮ３のドレインに接続されている。また、トランジスタＰ３のゲートは、レベルシフタＬＳ１のものはレベルシフタＬＳ２の出力端子に、レベルシフタＬＳ２のものはレベルシフタＬＳ１の出力端子にそれぞれ接続されている。
【００９２】
トランジスタＮ３のソースは電源電圧Ｖｓｓの電源ラインに接続されており、そのゲートは自身のドレインに接続されている。駆動電圧Ｖｄｄはレベルシフト後のハイレベルの電圧であり、電源電圧Ｖｓｓはレベルシフト後のローレベルの電圧である。
【００９３】
ただし、ここでは、各クロック信号ＣＫ１・ＣＫ２のハイレベルの駆動電圧Ｖｄｄへの昇圧のみを行うので、電源電圧Ｖｓｓは各クロック信号ＣＫ１・ＣＫ２のローレベルの電圧に等しい。
【００９４】
各レベルシフタＬＳ１・ＬＳ２の各レベルシフト部３は、定電流源トランジスタＰ４およびＮチャネルＭＯＳトランジスタＮ４（以下、トランジスタＮ４と称する）、および各インバータＩ１・Ｉ２を備えている。
【００９５】
定電流源トランジスタＰ４はＰチャネルＭＯＳトランジスタからなり、そのソースは駆動電圧Ｖｄｄの電源ラインに接続されており、そのドレインはトランジスタＮ４のドレインに接続されている。また、トランジスタＰ４のゲートは、レベルシフタＬＳ１のものはレベルシフタＬＳ２の出力端子に、レベルシフタＬＳ２のものはレベルシフタＬＳ１の出力端子にそれぞれ接続されている。
【００９６】
トランジスタＮ４のソースは、レベルシフタＬＳ１においてクロック信号ＣＫ１の入力端子に、レベルシフタＬＳ２においてクロック信号ＣＫ２の入力端子にそれぞれ接続されている。
【００９７】
また、トランジスタＮ４のゲートは、トランジスタＮ３のゲートに接続されている。インバータＩ１の入力端子は、定電流源トランジスタＰ４のドレインとトランジスタＮ４のドレインとの接続点に接続されており、出力端子はインバータＩ２の入力端子に接続されている。
【００９８】
インバータＩ２の出力端子は、レベルシフタＬＳ１において出力信号ＯＵＴ１の出力端子であり、レベルシフタＬＳ２において出力信号ＯＵＴ２の出力端子である。
【００９９】
制御用トランジスタＮ５はＮチャネルＭＯＳトランジスタからなり、ドレインはトランジスタＮ３のゲートおよびドレインとトランジスタＮ４のゲートとに接続されており、ソースは電源電圧Ｖｓｓのラインに接続されている。
【０１００】
駆動用トランジスタＮ６はＮチャネルＭＯＳトランジスタからなり、ドレインは定電流源トランジスタＰ４のドレインおよびトランジスタＮ４のドレインとインバータＩ１の入力端子とに接続されており、ソースは電源電圧Ｖｓｓのラインに接続されている。また、トランジスタＮ６のゲートは、レベルシフタＬＳ１のものはレベルシフタＬＳ２の出力端子に、レベルシフタＬＳ２のものはレベルシフタＬＳ１の出力端子にそれぞれ接続されている。
【０１０１】
初期化用トランジスタＮ７はＮチャネルＭＯＳトランジスタからなり、そのドレインは定電流源トランジスタＰ４のドレインおよびトランジスタＮ４のドレインとインバータＩ１の入力端子とに接続されており、そのソースは電源電圧Ｖｓｓのラインに接続されている。また、トランジスタＮ７のゲートには初期化用信号ＩＮＩが入力される。
【０１０２】
制御用配線ＣＬ１は、レベルシフタＬＳ１の出力端子を、レベルシフタＬＳ２の、定電流源トランジスタＰ３・Ｐ４、制御用トランジスタＮ５、および駆動用トランジスタＮ６の各ゲートに接続する配線である。制御用配線ＣＬ２は、レベルシフタＬＳ２の出力端子を、レベルシフタＬＳ１の、定電流源トランジスタＰ３・Ｐ４、制御用トランジスタＮ５、および駆動用トランジスタＮ６の各ゲートに接続する配線である。
【０１０３】
次に、このレベルシフタ回路１の動作について説明する。まず、レベルシフタＬＳ１において制御用配線ＣＬ１に印加される電圧がローレベルの場合と、レベルシフタＬＳ２において制御用配線ＣＬ２に印加される電圧がローレベルの場合とについて述べる。以下では、上記２つの場合をまとめて説明する。
【０１０４】
各制御用配線ＣＬ１・ＣＬ２に印加される電圧がローレベルの場合、各オフセッタ部２の定電流源トランジスタＰ３が導通状態になるため定電流源トランジスタＰ３は定電流源として働く。そのため、各オフセッタ部２は、トランジスタＮ３のゲートに駆動電圧Ｖｄｄと電源電圧Ｖｓｓとの間の電圧を、レベルシフト動作用の電圧として出力する。この電圧をオフセット電圧という。
【０１０５】
オフセット電圧は定常状態においてトランジスタＮ３の閾値電圧値Ｖｔｈもしくは閾値電圧値Ｖｔｈより若干高めの電圧になる。従ってトランジスタＮ３も導通状態となる。このとき、各制御用配線ＣＬ１・ＣＬ２に印加される電圧がローレベルであるので制御用トランジスタＮ５は非導通状態になっている。
【０１０６】
各レベルシフト部３において、各制御用配線ＣＬ１・ＣＬ２に印加される電圧がローレベルの場合、レベルシフト部３の定電流源トランジスタＰ４が導通状態になるため定電流源トランジスタＰ４は定電流源として働く。また、各制御用配線ＣＬ１・ＣＬ２に印加される電圧がローレベルであるので駆動用トランジスタＮ６は非導通状態になっている。
【０１０７】
定電流源トランジスタＰ４を流れる定電流ｉ’ａは、定電流源トランジスタＰ４のドレインとインバータＩ１の入力端子との接続点に向かって流れ、この方向に流れる電流を正とする。トランジスタＮ４を流れる電流ｉ’ｂはレベルシフタＬＳ１・ＬＳ２のそれぞれでクロック信号ＣＫ１・ＣＫ２の各入力端子に向かって流れる電流を正とする。定電流源トランジスタＰ４のドレインとインバータＩ１の入力端子との接続点からインバータＩ１に流入する電流をｉ’ｃとし、この方向に流れる電流を正とする。
【０１０８】
オフセッタ部２から出力されるオフセット電圧は、トランジスタＮ３とほぼ同等の性能を示すトランジスタＮ４のゲートに入力されるため、トランジスタＮ４のゲートにはトランジスタＮ４の閾値電圧値Ｖｔｈもしくは閾値電圧値Ｖｔｈより若干高めの電圧が印加されている。
【０１０９】
各クロック信号ＣＫ１・ＣＫ２の電圧はトランジスタＮ４のソースに印加されるので、各クロック信号ＣＫ１・ＣＫ２の電圧の若干の変化に対して、トランジスタＮ４を流れる電流を制御することができる。
【０１１０】
各クロック信号ＣＫ１・ＣＫ２の電圧がローレベルの場合、トランジスタＮ４のゲート・ソース間に印加される電位差はトランジスタＮ４の閾値電圧値Ｖｔｈとなる、もしくは閾値電圧値Ｖｔｈより若干大きくなるため、トランジスタＮ４は導通状態になる。トランジスタＮ４の導通状態では、定常電流ｉ’ａはクロック信号ＣＫ１・ＣＫ２の入力端子の方へ流れる（貫通電流）。
【０１１１】
また、定電流源トランジスタＰ４のドレインとインバータＩ１の入力端子との接続点からインバータＩ１に流入する方向を正とする電流ｉ’ｃは、クロック信号ＣＫ１・ＣＫ２の入力端子の方へ流れる引き込み電流となるため負の電流となる。
【０１１２】
そのため、インバータＩ１の中で構成されるＭＯＳトランジスタのゲートに充電されていた電荷が放電されて電位が下がり、インバータＩ１の理論反転電圧より電圧が下がると、インバータＩ２の入力端子に駆動電圧Ｖｄｄの電圧を出力する。その結果インバータＩ２の出力信号ＯＵＴ１・ＯＵＴ２は電源電圧Ｖｓｓ（クロック信号ＣＫ１・ＣＫ２のローレベル）になる。
【０１１３】
このように、各レベルシフタＬＳ１・ＬＳ２は、レベルシフト動作により、各クロック信号ＣＫ１・ＣＫ２のローレベルを、所定の電源電圧のローレベルである電源電圧Ｖｓｓに変換する。
【０１１４】
そして、このようなクロック信号ＣＫ１・ＣＫ２のローレベル期間、すなわち非アクティブ期間におけるレベルシフト動作は、オフセッタ部２の定電流源トランジスタＰ３およびトランジスタＮ３の直列回路を定常電流である貫通電流が流れることと、レベルシフト部３の定電流源トランジスタＰ４およびトランジスタＮ４の直列回路を定常電流である貫通電流が流れることとにより、定電流源トランジスタＰ４のドレインとトランジスタＮ４のドレインとの接続点の電圧を発生させ、この電圧を用いて行っている。
【０１１５】
次に、各クロック信号ＣＫ１・ＣＫ２の電圧がハイレベルの場合、トランジスタＮ４のゲート・ソース間に印加される電位差はトランジスタＮ４の閾値電圧値Ｖｔｈより小さくなるため、トランジスタＮ４を流れる電流ｉ’ｂは零であるか、もしくはほとんど流れない。
【０１１６】
そのため、定電流源トランジスタＰ４のドレインとインバータＩ１の入力端子との接続点に流れる定電流ｉ’ａのほとんどがインバータＩ１の入力端子へ流れるため、電流ｉ’ｃは正の電流になる。その結果、インバータＩ１の中で構成されるＭＯＳトランジスタのゲートに正の電荷が充電され、該ＭＯＳトランジスタのゲートの電圧は上昇する。
【０１１７】
該ＭＯＳトランジスタのゲートの電圧がインバータＩ１の理論反転電圧を超えれば、インバータＩ２の入力端子にＶｓｓの電圧を出力し、その結果インバータＩ２は駆動電圧Ｖｄｄの電圧を出力する。よって、駆動電圧Ｖｄｄより低いクロック信号ＣＫ１・ＣＫ２のハイレベルの電圧を駆動電圧Ｖｄｄまで昇圧して出力信号ＯＵＴ１・ＯＵＴ２として出力する。
【０１１８】
このように、レベルシフタＬＳ１・ＬＳ２は、レベルシフト動作により、クロック信号ＣＫ１・ＣＫ２のハイレベルを、所定の電源電圧のハイレベルである駆動電圧Ｖｄｄに変換する。
【０１１９】
次に、レベルシフタＬＳ１において制御用配線ＣＬ１に印加される電圧がハイレベルの場合と、レベルシフタＬＳ２において制御用配線ＣＬ２に印加される電圧がハイレベルの場合とについて述べる。
【０１２０】
以下では、上記２つの場合をまとめて説明する。なお、本実施の形態では、制御用配線ＣＬ１および制御用配線ＣＬ２のいずれかにハイレベルの電圧が印加されている場合は、他方の配線にはローレベルの電圧が印加される。
【０１２１】
各制御用配線ＣＬ１・ＣＬ２の何れかに印加される電圧がハイレベルの場合、それに対応するオフセッタ部２の定電流源トランジスタＰ３が非導通状態になるため定電流源トランジスタＰ３は定電流源として働かない。
【０１２２】
また、レベルシフタ部３の定電流源トランジスタＰ４も非導通状態になるため、定電流源トランジスタＰ４は定電流源として働かない。制御用トランジスタＮ５のゲートに入力される信号はハイレベルになるので制御用トランジスタＮ５は導通状態になり、オフセッタ部２のトランジスタＮ３のゲートおよびレベルシフト部３のトランジスタＮ４のゲートに電源電圧Ｖｓｓを入力するため、トランジスタＮ３およびトランジスタＮ４は非導通状態になる。
【０１２３】
その結果、各レベルシフタＬＳ１・ＬＳ２のレベルシフト機能は停止状態になる。この時、オフセッタ部２の定電流源トランジスタＰ３およびトランジスタＮ３は共に非導通状態であるため、オフセッタ部２には貫通電流が存在しない。
【０１２４】
また、レベルシフト部３の定電流源トランジスタＰ４およびトランジスタＮ４も共に非導通であるため電流ｉ’ｂはほぼ零となり、レベルシフト部３にも貫通電流が存在しない。
【０１２５】
各レベルシフタＬＳ１・ＬＳ２においてそれぞれ制御用配線ＣＬ１・ＣＬ２に印加される電圧がハイレベルでレベルシフタＬＳ１・ＬＳ２がレベルシフタとしての機能を停止している場合、駆動用トランジスタＮ６のゲートにはハイレベルが印加されるため、駆動用トランジスタＮ６は導通状態である。
【０１２６】
その結果、インバータＩ１の入力電圧は電源電圧Ｖｓｓとなり、インバータＩ１の理論反転電圧より電圧が下がると、インバータＩ２の入力端子に駆動電圧Ｖｄｄの電圧を出力する。その結果インバータＩ２の出力電圧は電源電圧Ｖｓｓ（各クロック信号ＣＫ１・ＣＫ２のローレベル）になり、インバータＩ２は電源電圧Ｖｓｓを有する出力信号ＯＵＴ１・ＯＵＴ２を出力する。
【０１２７】
次に、レベルシフタＬＳ１およびレベルシフタＬＳ２の、各クロック信号ＣＫ１・ＣＫ２の入力前から入力後にかけての状態変化について説明する。レベルシフタＬＳ１およびレベルシフタＬＳ２が不安定な初期状態から安定した状態に移行し、その後、図２のタイミングチャートに示す駆動電圧Ｖｄｄより低いハイレベル期間が互いに重ならない２種類のクロック信号ＣＫ１・ＣＫ２が入力される場合について述べる。
【０１２８】
各クロック信号ＣＫ１・ＣＫ２の各ハイレベル期間のデューティは（１００×０．５）％未満である。まず、レベルシフタＬＳ１およびレベルシフタＬＳ２が安定していない初期の状態において、これらを安定な状態にするための初期化用トランジスタＮ７のゲートに駆動電圧Ｖｄｄの初期化用信号ＩＮＩが入力される。これにより、初期化用トランジスタＮ７は導通状態になる。そのため、インバータＩ１の入力電圧は電源電圧Ｖｓｓとなり、インバータＩ１の理論反転電圧より電圧が下がると、インバータＩ２の入力端子に駆動電圧Ｖｄｄの電圧を出力する。
【０１２９】
その結果、インバータＩ２の出力電圧は電源電圧Ｖｓｓ（クロック信号ＣＫ１・ＣＫ２のローレベル）になり、インバータＩ２は、レベルシフタＬＳ１において電源電圧Ｖｓｓを有する出力信号ＯＵＴ１、レベルシフタＬＳ２において電源電圧Ｖｓｓを有する出力信号ＯＵＴ２を出力する。
【０１３０】
駆動電圧Ｖｄｄを有する初期化用信号ＩＮＩは、レベルシフタＬＳ１・ＬＳ２の出力信号ＯＵＴ１・ＯＵＴ２が共に電源電圧Ｖｓｓになるまでの期間入力され、その後の通常状態では常に電源電圧Ｖｓｓを有する初期化用信号ＩＮＩが初期化用トランジスタＮ７のゲートに入力される。
【０１３１】
そのため、初期化用トランジスタＮ７は通常状態で非導通状態となる。初期化用信号ＩＮＩが駆動電圧Ｖｄｄである期間は、クロック信号ＣＫ１・ＣＫ２の入力端子には共にローレベルの信号が入力される。
【０１３２】
これは初期化用信号ＩＮＩが駆動電圧Ｖｄｄである期間にクロック信号ＣＫ１・ＣＫ２の入力端子にハイレベルの信号が入力されると、レベルシフト部３のトランジスタＮ４が非導通状態になり、定電流源トランジスタＰ４のドレインとインバータＩ１の入力端子との接続点からインバータＩ１に流入する電流ｉ’ｃが正の電流になり、初期化用トランジスタＮ７がインバータＩ１の中で構成されるＭＯＳトランジスタのゲートに電源電圧Ｖｓｓを印加するのを妨げる可能性があるためである。
【０１３３】
出力信号ＯＵＴ１・ＯＵＴ２が共にローレベルであるので、制御用配線ＣＬ１・ＣＬ２に出力される信号も共にローレベルになるため、レベルシフタＬＳ１およびレベルシフタＬＳ２の、オフセッタ部２の定電流源トランジスタＰ３およびレベルシフト部３の定電流源トランジスタＰ４が導通状態になる。この時、レベルシフタＬＳ１・ＬＳ２は共にアクティブ状態になっている。
【０１３４】
出力信号ＯＵＴ１・ＯＵＴ２が共にローレベルＶｓｓの状態で、駆動電圧Ｖｄｄより低いハイレベルのクロック信号ＣＫ１、およびローレベルのクロック信号ＣＫ２が入力された場合、クロック信号ＣＫ１がレベルシフト部３に入力されたレベルシフタＬＳ１は、クロック信号ＣＫ１を駆動電圧Ｖｄｄに昇圧した信号を出力信号ＯＵＴ１として出力する。
【０１３５】
出力信号ＯＵＴ１がハイレベルになると、制御用配線ＣＬ１に出力される信号もハイレベルになり、レベルシフタＬＳ２のオフセッタ部２の定電流源トランジスタＰ３およびレベルシフト部３の定電流源トランジスタＰ４が非導通状態になる。
【０１３６】
また、レベルシフタＬＳ２の制御用トランジスタＮ５が導通状態となることにより、レベルシフタＬＳ２のオフセッタ部２のトランジスタＮ３およびレベルシフト部３のトランジスタＮ４は非導通状態になる。その結果、レベルシフタＬＳ２のレベルシフト機能は停止状態となり、レベルシフタＬＳ２には貫通電流がほとんどない。
【０１３７】
この時、トランジスタＮ６は導通状態となるので、インバータＩ１の入力端子はトランジスタＮ６を介して電源電圧Ｖｓｓへのアクティブプルダウンが行われている状態となり、レベルシフタＬＳ２の出力信号ＯＵＴ２は、ローレベルとなる。
【０１３８】
この出力信号ＯＵＴ２がローレベルであるので制御用配線ＣＬ２に印加される電圧はローレベルになり、レベルシフタＬＳ１のレベルシフト機能は、ハイレベルのクロック信号ＣＫ１が入力される期間中、レベルシフト動作を行うことが可能なアクティブ状態になる。
【０１３９】
クロック信号ＣＫ１がローレベルになると、レベルシフタＬＳ１の出力信号ＯＵＴ１はローレベルになる。出力信号ＯＵＴ１がローレベルになると、制御用配線ＣＬ１に印加される電圧もローレベルになり、レベルシフタＬＳ２のオフセッタ部２の定電流源トランジスタＰ３およびレベルシフト部３の定電流源トランジスタＰ４が導通状態になるため、レベルシフタＬＳ２のレベルシフト機能は、レベルシフト動作を行うことが可能なアクティブ状態になる。
【０１４０】
クロック信号ＣＫ１がローレベルになった直後はクロック信号ＣＫ２もローレベルになっているため、アクティブ状態のレベルシフタＬＳ２からの出力信号ＯＵＴ２はローレベルとなる。この時、レベルシフタＬＳ１およびＬＳ２は共にアクティブ状態になっている。
【０１４１】
その後、駆動電圧Ｖｄｄより低いハイレベルのクロック信号ＣＫ２がレベルシフタＬＳ２のレベルシフト部３に入力されると、レベルシフタＬＳ２はクロック信号ＣＫ２を駆動電圧Ｖｄｄに昇圧した出力信号ＯＵＴ２を出力する。
【０１４２】
出力信号ＯＵＴ２がハイレベルになると、制御用配線ＣＬ２に印加される電圧もハイレベルになり、レベルシフタＬＳ１のオフセッタ部２の定電流源トランジスタＰ３およびレベルシフト部３の定電流源トランジスタＰ４が非導通状態になる。
【０１４３】
また、レベルシフタＬＳ１の制御用トランジスタＮ５が導通状態となることにより、オフセッタ部２のトランジスタＮ３およびレベルシフト部３のトランジスタＮ４は非導通状態になる。その結果、レベルシフタＬＳ１のレベルシフト機能は停止状態になり、レベルシフタＬＳ１には貫通電流がほとんどない。
【０１４４】
この時、レベルシフタＬＳ１の駆動用トランジスタＮ６が導通状態となることにより、インバータＩ１の入力端子は駆動用トランジスタＮ６を介して電源電圧Ｖｓｓへのアクティブプルダウンが行われている状態となり、レベルシフタＬＳ１の出力信号ＯＵＴ１はローレベルになる。
【０１４５】
この出力信号ＯＵＴ１がローレベルであるので制御用配線ＣＬ１に印加される電圧はローレベルになり、レベルシフタＬＳ２のレベルシフタ機能は、ハイレベルのクロック信号ＣＫ２が入力される期間中、アクティブ状態になる。
【０１４６】
クロック信号ＣＫ２がローレベルになると、レベルシフタＬＳ２の出力信号ＯＵＴ２はローレベルとなる。出力信号ＯＵＴ２がローレベルになると、制御用配線ＣＬ２に印加される電圧もローレベルになり、レベルシフタＬＳ１のオフセッタ部２の定電流源トランジスタＰ３およびレベルシフト部３の定電流源トランジスタＰ４が導通状態になるため、レベルシフタＬＳ１のレベルシフト機能はアクティブ状態になる。
【０１４７】
クロック信号ＣＫ２がローレベルになった直後はクロック信号ＣＫ１もローレベルになっているため、レベルシフト機能がアクティブ状態にあるレベルシフタＬＳ１からの出力信号ＯＵＴ１はローレベルとなる。この時、レベルシフタＬＳ１・ＬＳ２のレベルシフト機能は再び共にアクティブ状態になっている。
【０１４８】
このように、各制御用トランジスタＮ５・Ｎ５および各制御用配線ＣＬ１・ＣＬ２が構成するレベルシフト動作制御手段は、各レベルシフタＬＳ１・ＬＳ２のそれぞれに対して、各クロック信号ＣＫ１・ＣＫ２の各非アクティブ期間のうち、他方のクロック信号のアクティブ期間にあたる特定期間に、オフセッタ部２の定電流源トランジスタＰ３およびトランジスタＮ３の直列回路と、レベルシフト部３の定電流源トランジスタＰ４およびトランジスタＮ４の直列回路とに、それぞれ貫通電流が流れるのを阻止してレベルシフト動作を停止させる。
【０１４９】
上記の過程を図２に示すタイミングチャートのように繰り返し、駆動電圧Ｖｄｄより低い、各クロック信号ＣＫ１・ＣＫ２のハイレベルを電源電圧Ｖｄｄまで昇圧して、各出力信号ＯＵＴ１・ＯＵＴ２として出力する。図２のタイミングチャート中の斜線は、それが施されている期間のレベルシフタＬＳ１あるいはレベルシフタＬＳ２がレベルシフト動作を停止している状態であることを示す。
【０１５０】
各レベルシフタＬＳ１・ＬＳ２の一方がハイレベルの信号を出力している期間中、他方がレベルシフト動作を停止している。従って、異なるレベルに変換するレベルシフト動作が不要な非アクティブ期間において、消費電力に非常に大きな割合を占める、オフセッタ部２およびレベルシフト部３の貫通電流によるＭＯＳトランジスタのチャネル抵抗や配線抵抗での消費電力を削減することができる。その結果、レベルシフタ回路１の消費電力は大幅に低減されたものとなる。
【０１５１】
なお、本実施の形態では、２種類のクロック信号ＣＫ１・ＣＫ２として、互いにハイレベル期間が重ならない位相を有する信号を用いる場合について説明したが、これに限らず、互いにローレベル期間が重ならない位相を有する２種類のクロック信号であっても、互いにハイレベル期間が重ならない位相および互いにローレベル期間が重ならない位相の両方を有する２種類のクロック信号であっても、本発明の技術思想を適用することができる。
【０１５２】
また、本実施の形態においては、各クロック信号ＣＫ１・ＣＫ２を反転させずにレベルシフトして各レベルシフタＬＳ１・ＬＳ２から出力しているが、クロック信号をレベルシフトすると共に反転したものをレベルシフタから出力させる場合もある。
【０１５３】
その場合も当然ながら、クロック信号のハイレベルまたはローレベルを電源電圧のハイレベルまたはローレベルにレベルシフトすることに該当するため、本発明の技術思想を適用することができる。
【０１５４】
従って、一般に、レベルシフタは、クロック信号ごとに備えられ、クロック信号のハイレベルを所定の電源電圧のハイレベルおよびローレベルの一方のレベルに変換すると共に、クロック信号のローレベルを上記電源電圧のハイレベルおよびローレベルの他方のレベルに変換するレベルシフト動作を行うものであればよい。以下の実施の形態でも同様である。
【０１５５】
また、レベルシフタ回路１によれば、各レベルシフタＬＳ１・ＬＳ２のそれぞれは、入力されるクロック信号ＣＫ１・ＣＫ２の非アクティブ期間のうちの他方のクロック信号のアクティブ期間にあたる特定期間に、オフセッタ部２およびレベルシフト部３に貫通電流を流して発生する電圧を用いることに替えて、電源電圧Ｖｓｓへのアクティブプルダウンによって発生する代替電圧を用いることにより、レベルシフト動作によるクロック信号ＣＫ１・ＣＫ２の変換後レベルである電源電圧Ｖｓｓに替わる非アクティブレベル（電源電圧Ｖｓｓ）を生成して出力する。
【０１５６】
上記非アクティブレベルはここでは電源電圧Ｖｓｓとしたが、レベルシフタ回路１の次段の回路が動作しないようなレベルであればよい。また、代替電圧を駆動電圧Ｖｄｄへのアクティブプルアップによって発生させても、それに合わせてインバータの段数を替えれば、非アクティブレベルを得ることができる。
【０１５７】
このような構成では、上記貫通電流が流れる替わりに、インバータＩ１の入力段ＭＯＳトランジスタのゲートに対する充放電電流が駆動用トランジスタＮ６を流れ、これに伴う各ＭＯＳトランジスタのスイッチングにおける各ゲートの充放電電流が流れる程度であるので、消費電力を削減しながら非アクティブ期間用のレベルを常に得ることができる。
【０１５８】
また、アクティブプルアップまたはアクティブプルダウンを行うのに、駆動用トランジスタＮ６のような能動素子を用いたが、これに限らず、このような能動素子に替えて大きな抵抗値を有する抵抗を用いた駆動電圧Ｖｄｄへのプルアップまたは電源電圧Ｖｓｓへのプルダウンを行うようにしても、同様の効果が得られる。
【０１５９】
また、レベルシフタ回路１によれば、各クロック信号ＣＫ１・ＣＫ２の互いに重ならないハイレベル期間のデューティは（１００×０．５）％未満であり、２種類の各クロック信号ＣＫ１・ＣＫ２のハイレベル期間どうしが互いに重なることはあり得ないので、必要に応じて自由に各クロック信号ＣＫ１・ＣＫ２のアクティブ期間を設定してレベルシフト動作を行うことができる。２種類のクロック信号が互いに重ならないローレベル期間を有していてそのデューティが（１００×０．５）％未満である場合にも同様のことが言える。
【０１６０】
また、レベルシフタ回路１によれば、各レベルシフタＬＳ１・ＬＳ２はそれぞれ、オフセッタ部２およびレベルシフト部３の貫通電流が流れる回路として、ソースにクロック信号ＣＫ１・ＣＫ２が入力されるＭＯＳトランジスタであるトランジスタＮ４を備えたスイッチングＭＯＳトランジスタ構成の昇圧部を備えている。
【０１６１】
この昇圧部は、各レベルシフタＬＳ１・ＬＳ２のレベルシフト動作中に常時電流を導通させる電流駆動型であって、各クロック信号ＣＫ１・ＣＫ２のハイレベルを、より高い電源電圧のハイレベルである駆動電圧Ｖｄｄに昇圧する。
【０１６２】
トランジスタＮ４の閾値の大きさが、入力される各クロック信号ＣＫ１・ＣＫ２の振幅より高いような比較的特性の悪いＭＯＳトランジスタであっても、このような昇圧部を備えることにより、電源電圧のハイレベル（駆動電圧Ｖｄｄ）とローレベル（電源電圧Ｖｓｓ）との電位差よりも振幅の小さい各クロック信号ＣＫ１・ＣＫ２を、各クロック信号ＣＫ１・ＣＫ２のアクティブ期間にのみレベルシフトすることが可能となる。
【０１６３】
なお、昇圧部に限らず、クロック信号のローレベルをより低い電源電圧のローレベルに降圧する降圧部をそなえている場合や、昇圧部および降圧部の両方を備えている場合にも同様のことが言える。
【０１６４】
また、レベルシフタ回路１によれば、各クロック信号ＣＫ１・ＣＫ２の互いに重ならないハイレベル期間は、各クロック信号ＣＫ１・ＣＫ２のアクティブ期間であり、各レベルシフタＬＳ１・ＬＳ２が各クロック信号ＣＫ１・ＣＫ２に対するレベルシフト動作を停止する期間は、他方のクロック信号の各アクティブ期間である。
【０１６５】
従って、この期間はハイレベルのクロック信号が入力されたレベルシフタのみがレベルシフト動作を行う。従って、各制御用トランジスタＮ５・Ｎ５および各制御用配線ＣＬ１・ＣＬ２が構成するレベルシフト動作制御手段は、アクティブ期間の各クロック信号ＣＫ１・ＣＫ２がレベルシフトされた結果の各出力信号ＯＵＴ１・ＯＵＴ２を、他方のレベルシフタのレベルシフト動作を停止させるための信号として用いることができる。
【０１６６】
〔実施の形態２〕
本発明の他の実施の形態について図３に基づいて説明すれば、以下の通りである。なお、断らない限り、前記実施の形態１および２で用いた部材の符号と同一の符号は、同一の機能を有する部材の符号として扱い、その説明を省略する。
【０１６７】
図３に、本実施の形態のレベルシフタ回路１１の構成を示す。レベルシフタ回路１１は、図１のレベルシフタ回路１の２つのオフセッタ部２・２の替わりに図１０のレベルシフタ回路のオフセッタ部５１を１つ設け、さらに各レベルシフタＬＳ１・ＬＳ２のそれぞれにパス回路１２を設けた構成である。そして、各制御用配線ＣＬ１・ＣＬ２による接続関係が後述するように若干変更されている。
【０１６８】
オフセッタ部５１は各レベルシフタＬＳ１・ＬＳ２に共通であり、定電流源トランジスタＰ１およびトランジスタＮ１の直列回路には貫通電流が常に流れている。パス回路１２のそれぞれは、オフセッタ部５１のトランジスタＮ１のゲートと、レベルシフト部３のトランジスタＮ４のゲート、制御用トランジスタＮ５のドレインとの接続および遮断を行う回路であり、アナログスイッチＡ１およびインバータＩ３を備えている。
【０１６９】
アナログスイッチＡ１はＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとからなり、一方の接続端子はトランジスタＮ１のゲートに接続されており、他方の接続端子はトランジスタＮ４のゲートおよび制御用トランジスタＮ５のドレインに接続されている。
【０１７０】
アナログスイッチＡ１のＮチャネルＭＯＳトランジスタのゲートは、インバータＩ３の出力端子に接続されている。また、制御用配線ＣＬ１は、レベルシフタＬＳ１の出力端子を、レベルシフタＬＳ２の制御用トランジスタＮ５、駆動用トランジスタＮ６、およびアナログスイッチＡ１のＰチャネルＭＯＳトランジスタの各ゲートと、インバータＩ３の入力端子とに接続している。
【０１７１】
制御用配線ＣＬ２は、レベルシフタＬＳ２の出力端子を、レベルシフタＬＳ１の制御用トランジスタＮ５、駆動用トランジスタＮ６、およびアナログスイッチＡ１のＰチャネルＭＯＳトランジスタの各ゲートと、インバータＩ３の入力端子とに接続している。
【０１７２】
このような構成により、各制御用配線ＣＬ１・ＣＬ２はそれぞれ、各出力信号ＯＵＴ１・ＯＵＴ２によってローレベルの電圧が印加されている場合には、自身に接続されているアナログスイッチＡ１が導通状態となり、オフセッタ部５１から出力されるオフセット電圧がレベルシフト部３のトランジスタＮ４のゲートに入力される。
【０１７３】
また、各制御用配線ＣＬ１・ＣＬ２はそれぞれ、各出力信号ＯＵＴ１・ＯＵＴ２によってハイレベルの電圧が印加されている場合には、自身に接続されているアナログスイッチＡ１が非導通状態となり、オフセッタ部５１から出力されるオフセット電圧のトランジスタＮ４のゲートへの入力が遮断され、制御用トランジスタＮ５のドレインからトランジスタＮ４のゲートへ出力されるローレベル信号がオフセッタ部５１へ伝達されるのを防ぐ。
【０１７４】
すなわち、本実施の形態では、各制御用トランジスタＮ５・Ｎ５、各制御用配線ＣＬ１・ＣＬ２、および各パス回路１２・１２が、レベルシフト動作制御手段を構成している。
【０１７５】
このようなレベルシフタ回路１１では、各クロック信号ＣＫ１・ＣＫ２のそれぞれの非アクティブ期間のうち、他方のクロック信号のアクティブ期間となる特定期間には、レベルシフト部３の定電流源Ｐ４およびトランジスタＮ４の直列回路を流れる貫通電流を阻止することになる。
【０１７６】
従って、この貫通電流を阻止した分の消費電力の削減を行うことができる。ただし、共通化されているオフセッタ部５１に流れている貫通電流は、レベルシフト動作を行っているレベルシフタ用にのみ存在するので、レベルシフト動作を停止しているレベルシフタにとってはオフセッタ部５１の貫通電流は阻止されていることに等しく、やはりこの分の消費電力も削減されている。
【０１７７】
以上の構成により、特定期間であるか否かに関わらずオフセット電圧を生成して出力するオフセッタ部５１を、各レベルシフタＬＳ１・ＬＳ２に共通とする分、構成が簡略化されると共に消費電力が低減される。
【０１７８】
また、本実施の形態のレベルシフタ１１以外の周辺回路でオフセッタ部５１から出力される電圧を利用する部分がある場合に、その部分とオフセッタ部５１の共通利用を行えば、回路を簡素化できると共に消費電力の低減が可能である。
【０１７９】
〔実施の形態３〕
本発明のさらに他の実施の形態について図４ないし図６に基づいて説明すれば、以下のとおりである。なお、断らない限り、前記実施の形態１および２で用いた部材の符号と同一の符号は、同一の機能を有する部材の符号として扱い、その説明を省略する。
【０１８０】
図４に、本実施の形態のレベルシフタ回路２１の構成を示す。レベルシフタ回路２１は、各レベルシフタＬＳ１・ＬＳ２・…・ＬＳＮ、アクティブ期間存在検出回路Ｓ１、および各アクティブ期間検出回路ＥＮ１・ＥＮ２・…・ＥＮＮを備えている。
【０１８１】
Ｎは２以上の整数であって、各レベルシフタＬＳ１・ＬＳ２・…・ＬＳＮはそれぞれ、各クロック信号ＣＫ１・ＣＫ２・…・ＣＫＮのレベルシフトを行うものであり、１つ分のレベルシフタＬＳｎ（１≦ｎ≦Ｎ、以下のｎも同じ）は図５に示すような構成である。
【０１８２】
レベルシフタＬＳｎは、次段の回路の駆動電圧Ｖｄｄよりも電圧が低い図６に示すクロック信号ＣＫｎのハイレベルを、上記次段の回路を動作させるために、駆動電圧Ｖｄｄまで昇圧して出力信号ＯＵＴｎとして出力する。各クロック信号ＣＫ１・ＣＫ２・…・ＣＫＮは、互いにハイレベル期間が重ならない位相を有するＮ種類の各クロック信号である。
【０１８３】
そして、各ハイレベル期間は上記次段の回路を動作させるためのアクティブ期間であり、各ローレベル期間は上記次段の回路を動作させないための非アクティブ期間である。
【０１８４】
図５に示すレベルシフタＬＳｎは、図１に示した、オフセッタ部２、レベルシフト部３、制御用トランジスタＮ５、駆動用トランジスタＮ６、および初期化用トランジスタＮ７を備えている他、本実施の形態に特有の制御用配線ＣＬ（ｎ）を備えている。
【０１８５】
そして、定電流源トランジスタＰ３、トランジスタＮ４、制御用トランジスタＮ５、および駆動用トランジスタＮ６の各ゲートは、制御用配線ＣＬ（ｎ）によってアクティブ期間検出回路ＥＮｎの出力端子に接続されている。
【０１８６】
アクティブ期間存在検出回路Ｓ１はＮＯＲ回路であり、各レベルシフタＬＳ１・ＬＳ２・…・ＬＳＮの各出力信号ＯＵＴ１・ＯＵＴ２・…・ＯＵＴＮを入力信号として信号ＳＯＵＴを出力する。
【０１８７】
ハイレベルの出力信号ＯＵＴｎが存在する、すなわちアクティブ期間が存在する場合にのみ、信号ＳＯＵＴがローレベルとなる。アクティブ期間検出回路ＥＮｎはＮＯＲ回路であり、アクティブ期間存在検出回路Ｓ１の信号ＳＯＵＴと、レベルシフタＬＳｎの出力信号ＯＵＴｎとを入力信号として信号ＥＮＯＵＴｎを制御用配線ＣＬｎに出力する。
【０１８８】
クロック信号ＣＫｎのハイレベル期間がアクティブ期間である場合には、信号ＥＮＯＵＴｎがローレベルのときはレベルシフタＬＳｎに入力されるクロック信号ＣＫｎはアクティブ期間にあり、信号ＥＮＯＵＴｎがハイレベルのときはレベルシフタＬＳｎに入力されるクロック信号ＣＫｎは非アクティブ期間にあることが検出されることになる。
【０１８９】
アクティブ期間存在検出回路Ｓ１と各アクティブ期間検出回路ＥＮ１・ＥＮ２・…・ＥＮＮとは、各レベルシフタＬＳｎのクロック信号ＣＫｎがアクティブ期間であるか非アクティブ期間であるかを検出するアクティブ期間検出手段を構成している。
【０１９０】
また、制御用トランジスタＮ５の全てと、制御用配線ＣＬ（ｎ）の全てとは、上記アクティブ期間検出手段が検出した非アクティブ期間のうちの特定期間に、実施の形態１と同様に所定回路に定常電流が流れるのを阻止してレベルシフト動作を停止させるレベルシフト動作制御手段を構成している。
【０１９１】
次に、レベルシフタ回路２１の動作について説明する。クロック信号ＣＫｎのハイレベル期間がアクティブ期間である場合について述べると、いずれかのレベルシフタＬＳｎからハイレベルの出力信号ＯＵＴｎが出力された場合、この信号を受けたアクティブ期間存在検出回路Ｓ１はＮＯＲ回路なのでローレベルの信号ＳＯＵＴを出力する。
【０１９２】
このローレベルの信号ＳＯＵＴは各アクティブ期間検出回路ＥＮｎに入力される。出力信号ＯＵＴｎがローレベルのレベルシフタＬＳｎに対応するアクティブ期間検出回路ＥＮｎへの２つの入力は共にローレベルのため、このアクティブ期間検出回路ＥＮｎの信号ＥＮＯＵＴｎはハイレベルになる。該レベルシフタＬＳｎの制御用配線ＣＬｎにハイレベルの電圧が印加されるため該レベルシフタＬＳｎのレベルシフト機能は停止する。
【０１９３】
出力信号ＯＵＴｎがハイレベルのレベルシフタＬＳｎに対応するアクティブ期間検出回路ＥＮｎへはハイレベルとローレベルとが入力されるため、このアクティブ期間検出回路ＥＮｎの信号ＥＮＯＵＴｎはローレベルになる。
【０１９４】
該レベルシフタＬＳｎの制御用配線ＣＬ（ｎ）にローレベルの電圧が印加されるため、該レベルシフタＬＳｎのレベルシフト機能はアクティブ状態になる。つまり、出力信号ＯＵＴｎがハイレベルのレベルシフタＬＳｎのみアクティブ状態で、出力信号ＯＵＴｎがローレベルのレベルシフタＬＳｎはレベルシフト機能を停止する。
【０１９５】
レベルシフタＬＳｎの出力信号ＯＵＴｎが全てローレベルの場合について述べると、この信号を受けたアクティブ期間存在検出回路Ｓ１はＮＯＲ回路なのでハイレベルの信号ＳＯＵＴを出力する。このハイレベルの信号ＳＯＵＴは各アクティブ期間検出回路ＥＮｎに入力される。
【０１９６】
アクティブ期間検出回路ＥＮｎはＮＯＲ回路なので、ハイレベルが入力された場合は、出力される信号ＥＮＯＵＴｎはローレベルになる。各レベルシフタＬＳｎの制御用配線ＣＬ（ｎ）にローレベルの電圧が印加されるため、全てのレベルシフタＬＳｎのレベルシフト機能はアクティブ状態になる。つまり、レベルシフタＬＳｎの出力信号ＯＵＴｎが全てローレベルの場合、全てのレベルシフタＬＳｎはアクティブ状態になっている。
【０１９７】
次に、レベルシフタＬＳｎの、クロック信号ＣＫｎの入力前から入力後にかけての状態変化について説明する。レベルシフタＬＳｎが不安定な初期状態から安定した状態に移行し、その後、図６のタイミングチャートで示すような、ハイレベル期間のデューティが（１００×１／Ｎ）％未満であるＮ種類のクロック信号ＣＫｎがレベルシフタＬＳｎに入力される場合について述べる。
【０１９８】
まず、レベルシフタＬＳｎが安定していない初期の状態において、駆動電圧Ｖｄｄを有する初期化用信号ＩＮＩが入力される。この時、初期化用信号ＩＮＩは初期化用トランジスタＮ７のゲートに入力されるので初期化用トランジスタＮ７は導通状態になる。
【０１９９】
そのため、インバータＩ１の入力電圧は電源電圧Ｖｓｓとなり、インバータＩ１の理論反転電圧より電圧が下がると、インバータＩ２の入力端子に駆動電圧Ｖｄｄの電圧を出力する。その結果、インバータＩ２の出力信号ＯＵＴｎは電源電圧Ｖｓｓ（クロック信号ＣＫｎのローレベル）になる。
【０２００】
初期化用信号ＩＮＩは、レベルシフタＬＳｎの出力信号ＯＵＴｎが全て電源電圧Ｖｓｓになるまでの期間、駆動電圧Ｖｄｄで入力され、その後の通常状態では常に電源電圧Ｖｓｓで入力される。そのため、初期化用トランジスタＮ７は通常状態で非導通状態となる。
【０２０１】
初期化用信号ＩＮＩが駆動電圧Ｖｄｄである期間は、クロック信号ＣＫｎの入力端子の全てにローレベルの信号が入力される。これは初期化用信号ＩＮＩが駆動電圧Ｖｄｄである期間にクロック信号ＣＫｎの入力端子にハイレベルの信号が入力されると、レベルシフト部３のトランジスタＮ４が非導通状態になり、定電流源トランジスタＰ４のドレインとインバータＩ１の入力端子との接続点からインバータＩ１に流入する電流ｉ’ｃが正の電流になり、初期化用トランジスタＮ７がインバータＩ１の中で構成されるＭＯＳトランジスタのゲートに電源電圧Ｖｓｓを印加するのを妨げる可能性があるためである。
【０２０２】
出力信号ＯＵＴｎが全てローレベルであるので、アクティブ期間検出回路ＥＮｎの信号ＥＮＯＵＴｎは全てローレベルとなり、制御用配線ＣＬ（ｎ）に印加される電圧もすべてローレベルになる。従って、各レベルシフタＬＳｎのオフセッタ部２の定電流源トランジスタＰ３およびレベルシフト部３の定電流源トランジスタＰ４が導通状態になる。この時、各レベルシフタＬＳｎのレベルシフト機能はアクティブ状態になっている。
【０２０３】
出力信号ＯＵＴｎが全てローレベルの電源電圧Ｖｓｓの状態で、駆動電圧Ｖｄｄより低いクロック信号ＣＫ１のハイレベルがレベルシフタＬＳ１に、各クロック信号ＣＫ２・ＣＫ３・…・ＣＫＮのローレベルが各レベルシフタＬＳ２・ＬＳ３・…・ＬＳＮに入力された場合、レベルシフタＬＳ１から駆動電圧Ｖｄｄに昇圧された出力信号ＯＵＴ１が出力される。
【０２０４】
出力信号ＯＵＴ１がハイレベルになると、アクティブ期間存在検出回路Ｓ１によりアクティブ期間検出回路ＥＮ１の信号ＥＮＯＵＴ１がローレベルになるので、制御用配線ＣＬ（１）に印加される電圧もローレベルになり、出力信号ＯＵＴ１がハイレベルとなる期間中、レベルシフタＬＳ１はレベルシフト機能がアクティブ状態になる。
【０２０５】
この時、各アクティブ期間検出回路ＥＮ２・ＥＮ３・…・ＥＮＮの、各信号ＥＮＯＵＴ２・ＥＮＯＵＴ３・…・ＥＮＯＵＴＮはハイレベルになっているので、各レベルシフタＬＳ２・ＬＳ３・…・ＬＳＮのレベルシフト機能は停止状態になっており、各出力信号ＯＵＴ２・ＯＵＴ３・…・ＯＵＴＮはローレベルである。
【０２０６】
クロック信号ＣＫ１がローレベルになると、レベルシフタＬＳ１の出力信号ＯＵＴ１もローレベルになる。よって、出力信号ＯＵＴｎの全てがローレベルになるため、アクティブ期間存在検出回路Ｓ１によりアクティブ期間検出回路ＥＮｎの信号ＥＮＯＵＴｎはすべてローレベルとなり、制御用配線ＣＬ（ｎ）に印加される電圧も全てローレベルになって、全てのレベルシフタＬＳｎのレベルシフト機能がアクティブ状態になる。
【０２０７】
クロック信号ＣＫ１がローレベルになった直後は、各クロック信号ＣＫ２・ＣＫ３・…・ＣＫＮもローレベルであるため、全てのクロック信号ＣＫｎがローレベルとなり、この期間中、全てのレベルシフタＬＳｎのレベルシフト機能がアクティブ状態である。
【０２０８】
出力信号ＯＵＴｎが全てローレベルの電源電圧Ｖｓｓの状態で、駆動電圧Ｖｄｄより低いクロック信号ＣＫ２のハイレベルがレベルシフタＬＳ２に、各クロック信号ＣＫ１・ＣＫ３・…・ＣＫＮのローレベルが、各レベルシフタＬＳ１・ＬＳ３・…・ＬＳＮに入力された場合、レベルシフタＬＳ２からは駆動電圧Ｖｄｄに昇圧された出力信号ＯＵＴ２が出力される。
【０２０９】
出力信号ＯＵＴ２がハイレベルになると、アクティブ期間存在検出回路Ｓ１によりアクティブ期間検出回路ＥＮ２の信号ＥＮＯＵＴ２がローレベルになるので、制御用配線ＣＬ（２）に印加される電圧もローレベルになり、出力信号ＯＵＴ２がハイレベルとなる期間中、レベルシフタＬＳ２のレベルシフト機能がアクティブ状態になる。
【０２１０】
この時、各アクティブ期間検出回路ＥＮ１・ＥＮ３・…・ＥＮＮの各信号ＥＮＯＵＴ１・ＥＮＯＵＴ３・…・ＥＮＯＵＴＮはハイレベルになっているので、各レベルシフタＬＳ１・ＬＳ３・…・ＬＳＮのレベルシフト機能は停止状態になっており、各出力信号ＯＵＴ１・ＯＵＴ３・…・ＯＵＴＮはローレベルである。
【０２１１】
クロック信号ＣＫ２がローレベルになった直後は、各クロック信号ＣＫ１・ＣＫ３・…・ＣＫＮもローレベルであるため、全てのクロック信号ＣＫｎがローレベルとなり、この期間中、全てのレベルシフタＬＳｎのレベルシフト機能がアクティブ状態である。
【０２１２】
上記の過程を図６に示すタイミングチャートのように繰り返し、駆動電圧Ｖｄｄより低いクロック信号ＣＫｎのハイレベルを駆動電圧Ｖｄｄまで昇圧して、出力信号ＯＵＴｎとして出力する。
【０２１３】
図６のタイミングチャート中の斜線を施した期間は、そのレベルシフタＬＳｎのレベルシフト機能が停止状態であることを示す。１つのレベルシフタＬＳｎがハイレベルの出力信号ＯＵＴｎを出力している期間中、残りの全てのレベルシフタがレベルシフト動作を停止している。
【０２１４】
従って、異なるレベルに変換するレベルシフト動作が不要な非アクティブ期間において、消費電力に非常に大きな割合を占める、オフセッタ部２およびレベルシフト部３の貫通電流によるＭＯＳトランジスタのチャネル抵抗や配線抵抗での消費電力を削減することができる。その結果、レベルシフタ回路２１の消費電力は大幅に低減されたものとなる。
【０２１５】
なお、本実施の形態では、Ｎ種類のクロック信号ＣＫｎとして、互いにハイレベル期間が重ならない位相を有する信号を用いる場合について説明したが、これに限らず、互いにローレベル期間が重ならない位相を有するＮ種類のクロック信号であっても、互いにハイレベル期間が重ならない位相および互いにローレベル期間が重ならない位相の両方を有するＮ種類のクロック信号であっても、本発明の思想を適用することができる。
【０２１６】
一般に、レベルシフタは、クロック信号ごとに備えられ、クロック信号のハイレベルを所定の電源電圧のハイレベルおよびローレベルの一方のレベルに変換すると共に、クロック信号のローレベルを上記電源電圧のハイレベルおよびローレベルの他方のレベルに変換するレベルシフト動作を行うものであればよい。
【０２１７】
また、レベルシフタ回路２１によれば、各レベルシフタＬＳｎは、入力されるクロック信号ＣＫｎの非アクティブ期間のうちの他方のクロック信号のアクティブ期間にあたる特定期間に、オフセッタ部２およびレベルシフト部３に貫通電流を流して発生する電圧を用いることに替えて、電源電圧Ｖｓｓへのアクティブプルダウンによって発生する代替電圧を用いることにより、レベルシフト動作によるクロック信号ＣＫｎの変換後レベルである電源電圧Ｖｓｓに替わる非アクティブレベル（電源電圧Ｖｓｓ）を生成して出力する。
【０２１８】
上記非アクティブレベルはここでは電源電圧Ｖｓｓとしたが、レベルシフタ回路２１の次段の回路が動作しないようなレベルであればよい。また、代替電圧を駆動電圧Ｖｄｄへのアクティブプルアップによって発生させても、それに合わせてインバータの段数を替えれば、非アクティブレベルを得ることができる。
【０２１９】
このような構成では、上記貫通電流が流れる替わりに、インバータＩ１の入力段ＭＯＳトランジスタのゲートに対する充放電電流が駆動用トランジスタＮ６を流れ、これに伴う各ＭＯＳトランジスタのスイッチングにおける各ゲートの充放電電流が流れる程度であるので、消費電力を削減しながら非アクティブ期間用のレベルを常に得ることができる。
【０２２０】
また、アクティブプルアップまたはアクティブプルダウンを行うのに駆動用トランジスタＮ６のような能動素子を用いたが、これに限らず、このような能動素子に替えて、大きな抵抗値を有する抵抗を用いた駆動電圧Ｖｄｄへのプルアップまたは電源電圧Ｖｓｓへのプルダウンを行うようにしても、同様の効果が得られる。
【０２２１】
また、レベルシフタ回路２１によれば、Ｎ種類のクロック信号ＣＫｎの互いに重ならないハイレベル期間のデューティは（１００×１／Ｎ）％未満であり、Ｎ種類のクロック信号ＣＫｎのハイレベル期間どうしが互いに重なることはあり得ないので、必要に応じて自由にクロック信号ＣＫｎアクティブ期間を設定してレベルシフト動作を行うことができる。
【０２２２】
Ｎ種類のクロック信号が互いに重ならないローレベル期間を有していてそのデューティが（１００×１／Ｎ）％未満である場合にも同様のことが言える。また、レベルシフタ回路２１によれば、各レベルシフタＬＳ１・ＬＳ２・…・ＬＳＮは、それぞれ、オフセッタ部２およびレベルシフト部３の貫通電流が流れる回路として、ソースにクロック信号ＣＫｎが入力されるＭＯＳトランジスタであるトランジスタＮ４を備えたスイッチングＭＯＳトランジスタ構成の昇圧部を備えている。
【０２２３】
この昇圧部は、レベルシフタＬＳｎのレベルシフト動作中に常時電流を導通させる電流駆動型であって、クロック信号ＣＫｎのハイレベルを、より高い電源電圧のハイレベルである駆動電圧Ｖｄｄに昇圧する。
【０２２４】
トランジスタＮ４の閾値の大きさが、入力されるクロック信号ＣＫｎの振幅より高いような比較的特性の悪いＭＯＳトランジスタであっても、このような昇圧部を備えることにより、電源電圧のハイレベル（駆動電圧Ｖｄｄ）とローレベル（電源電圧Ｖｓｓ）との電位差よりも振幅の小さいクロック信号ＣＫｎを、クロック信号ＣＫｎのアクティブ期間にのみレベルシフトすることが可能となる。
【０２２５】
なお、昇圧部に限らず、クロック信号のローレベルをより低い電源電圧のローレベルに降圧する降圧部をそなえている場合や、昇圧部および降圧部の両方を備えている場合にも同様のことが言える。
【０２２６】
また、レベルシフタ回路２１によれば、クロック信号ＣＫｎの互いに重ならないハイレベル期間はクロック信号ＣＫｎのアクティブ期間であり、レベルシフタＬＳｎがクロック信号ＣＫｎに対するレベルシフト動作を停止する期間は、他のクロック信号の各アクティブ期間である。
【０２２７】
従って、この期間はハイレベルのクロック信号ＣＫｎが入力されたレベルシフタＬＳｎのみがレベルシフト動作を行う。従って、全ての制御用トランジスタＮ５および全ての制御用配線ＣＬ（ｎ）が構成するレベルシフト動作制御手段は、アクティブ期間のクロック信号ＣＫｎがレベルシフトされた結果の出力信号ＯＵＴｎを、他のレベルシフタのレベルシフト動作を停止させるための信号として用いることができる。
【０２２８】
また、レベルシフタ回路２１では、各クロック信号ＣＫｎのアクティブ期間がハイレベル期間である。アクティブ期間であるハイレベル期間が互いに重ならないＮ種類のクロック信号ＣＫｎの波形がレベルシフタＬＳｎに入力され、入力されたクロック信号ＣＫｎの一つがハイレベル期間にあれば、このハイレベル期間のクロック信号ＣＫｎが入力されたレベルシフタＬＳｎのみが駆動電圧Ｖｄｄへのレベルシフト動作を行い、他のレベルシフタはレベルシフト動作制御手段によってレベルシフト動作を停止する。
【０２２９】
従って、前述したように、レベルシフト動作制御手段は、アクティブ期間検出手段が検出したアクティブ期間のレベルシフタＬＳｎのクロック信号ＣＫｎが駆動電圧Ｖｄｄにレベルシフトされた結果の信号を、他のレベルシフタのレベルシフト動作を停止させるための信号として用いることができる。
【０２３０】
また、各クロック信号ＣＫｎのアクティブ期間がローレベル期間であれば、以下のことが言える。アクティブ期間であるローレベル期間が互いに重ならないＮ種類のクロック信号ＣＫｎの波形がレベルシフタＬＳｎに入力され、入力されたクロック信号ＣＫｎの一つがローレベル期間にあれば、このローレベル期間のクロック信号ＣＫｎが入力されたレベルシフタＬＳｎのみが電源電圧Ｖｓｓへのレベルシフト動作を行い、他のレベルシフタはレベルシフト動作制御手段によってレベルシフト動作を停止する。
【０２３１】
従って、この場合、レベルシフト動作制御手段は、アクティブ期間検出手段が検出したアクティブ期間のレベルシフタＬＳｎのクロック信号ＣＫｎが電源電圧Ｖｓｓにレベルシフトされた結果の信号を、他のレベルシフタのレベルシフト動作を停止させるための信号として用いることができる。
【０２３２】
〔実施の形態４〕
本発明のさらに他の実施の形態について図７および図８に基づいて説明すれば、以下の通りである。なお、断らない限り、前記実施の形態１ないし３で用いた部材の符号と同一の符号は、同一の機能を有する部材の符号として扱い、その説明を省略する。
【０２３３】
図７に、本実施の形態のレベルシフタ回路３１の構成を示す。レベルシフタ回路３１は、図４のレベルシフタ回路２１の各レベルシフタＬＳｎが備える図５のオフセッタ部２の替わりに図７のレベルシフタ回路のオフセッタ部５１をレベルシフタ回路３１全体で１つ設け、さらに図８に示すように、各レベルシフタＬＳｎに図３のパス回路１２を設けた構成である。そして、制御用配線ＣＬ（ｎ）による接続関係が後述するように若干変更されている。
【０２３４】
オフセッタ部５１は各レベルシフタＬＳｎに共通である他は、図２と同様である。また、制御用配線ＣＬ（ｎ）は、アクティブ期間検出回路ＥＮＯＵＴｎの出力端子を、レベルシフタＬＳｎの制御用トランジスタＮ５、駆動用トランジスタＮ６、およびアナログスイッチＡ１のＰチャネルＭＯＳトランジスタの各ゲートと、インバータＩ３の入力端子とに接続している。
【０２３５】
図８では、アナログスイッチＡ１とオフセッタ部５１との接続端子は、オフセット電圧ＯＦＦＳＥＴＶが印加される端子で表してある。これにより、制御用配線ＣＬ（ｎ）にローレベルの電圧が印加されている場合にはオフセッタ部５１からトランジスタＮ４のゲートにオフセット電圧ＯＦＦＳＥＴＶが印加される。
【０２３６】
また、制御用配線ＣＬ（ｎ）にハイレベルの電圧が印加されている場合にはオフセッタ部５１からトランジスタＮ４のゲートへのオフセット電圧ＯＦＦＳＥＴＶの印加が遮断され、制御用トランジスタＮ５を介してトランジスタＮ４のゲートに印加される電源電圧Ｖｓｓのオフセッタ部５１への伝達を防ぐ。
【０２３７】
すなわち、本実施の形態では、全ての制御用トランジスタＮ５、全ての制御用配線ＣＬ（ｎ）、および全てのパス回路１２が、レベルシフト動作制御手段を構成している。
【０２３８】
このようなレベルシフタ回路３１では、各クロック信号ＣＫｎの非アクティブ期間のうち、他のクロック信号のアクティブ期間となる特定期間には、レベルシフト部３の定電流源Ｐ４およびトランジスタＮ４の直列回路を流れる貫通電流を阻止することになる。
【０２３９】
従って、この貫通電流を阻止した分の消費電力の削減を行うことができる。ただし、共通化されているオフセッタ部５１に流れている貫通電流は、レベルシフト動作を行っているレベルシフタ用にのみ存在するので、レベルシフト動作を停止しているレベルシフタにとってはオフセッタ部５１の貫通電流は阻止されていることに等しく、やはりこの分の消費電力も削減されている。
【０２４０】
以上の構成により、特定期間であるか否かに関わらずオフセット電圧ＯＦＦＳＥＴＶを生成して出力するオフセッタ部５１を、全てのレベルシフタＬＳｎに共通とする分、構成が簡略化されると共に消費電力が低減される。
【０２４１】
また、本実施の形態のレベルシフタ３１以外の周辺回路でオフセッタ部５１から出力される電圧を利用する部分がある場合に、その部分とオフセッタ部５１の共通利用を行えば、回路を簡素化できると共に消費電力の低減が可能である。
【０２４２】
〔実施の形態５〕
本発明のさらに他の実施の形態について図９および図１０を用いて説明すれば、以下の通りである。なお、断らない限り、前記実施の形態１ないし４で用いた部材の符号と同一の符号は、同一の機能を有する部材の符号として扱い、その説明を省略する。
【０２４３】
本実施の形態では、前記実施の形態１ないし４で述べたレベルシフタ回路を備えた表示装置について述べる。図９に、表示装置としてのマトリックス型表示装置１００の概略構成を示す。
【０２４４】
マトリックス型表示装置１００は例えば液晶表示装置であって、マトリックス状に配列された多数の表示素子（画素）１０５に対し、列方向に平行なデータ信号線１０３が行方向に多数（ＳＬ１〜ＳＬｍ）配列され、行方向に平行な走査信号線１０４が列方向に多数（ＧＬ１〜ＧＬｎ）配列されている。データ信号線１０３は、データ信号線駆動回路１０１に接続されており、走査信号線１０４は、走査信号線駆動回路１０２に接続されている。
【０２４５】
また、マトリックス型表示装置１００には、データ信号線駆動回路１０１を駆動させるための各データ動作クロック信号ＳＣＫ・ＳＣＫＢ、駆動を開始するためのデータ駆動開始信号ＳＳＰ、走査信号線駆動回路１０２を駆動させるための各走査動作クロック信号ＧＣＫ１・ＧＣＫ２と駆動を開始するための走査駆動開始信号ＧＳＰ、および、駆動回路を初期化するための初期化信号ＲＥＳが入力されており、それらの信号は、レベルシフタ回路群１０６によってレベルシフトされてから、データ信号線駆動回路１０１や走査信号線駆動回路１０２に入力される。
【０２４６】
走査信号線駆動回路１０２は、各走査動作クロック信号（第１クロック信号）ＧＣＫ１・ＧＣＫ２に同期して、走査信号を各走査信号線１０４へ与える。データ信号線駆動回路１０１は、各データ動作クロック信号（第２クロック信号）ＳＣＫ・ＳＣＫＢに同期して与えられる、表示素子１０５の表示状態を示す映像信号（図中、ＶｉｄｅｏＤａｔａ）から、走査信号が与えられた走査信号線１０４の各表示素子１０５へのデータ信号を抽出して各データ信号線１０３へ出力する。
【０２４７】
各データ動作クロック信号ＳＣＫ・ＳＣＫＢは、互いにハイレベル期間が重ならない位相、および互いにローレベルの期間が重ならない位相のうち少なくとも一方を有する２種類のクロック信号である。各走査動作クロック信号ＧＣＫ１・ＧＣＫ２は、互いにハイレベル期間が重ならない位相、および互いにローレベルの期間が重ならない位相のうち少なくとも一方を有する２種類のクロック信号である。
【０２４８】
レベルシフタ回路群１０６は、これら２組の２種類のクロック信号を、シフトレジスタを動作させることのできる電圧にレベルシフトするために、各組ごとに前記実施の形態１ないし４で述べたレベルシフタ回路のいずれかを備えている。
【０２４９】
このレベルシフタ回路群１０６が必要な理由は下記の通りである。マトリックス型表示装置１００に入力される各信号ＳＣＫ・ＳＣＫＢ・ＳＳＰ・ＧＣＫ１・ＧＣＫ２・ＧＳＰ・ＲＥＳは、マトリックス型表示装置１００外部のＩＣで生成されることから、これら入力信号も、ＩＣの動作電圧と同じであることが要求される。
【０２５０】
ＩＣの動作電圧は年々低くなっており、このままの低い電圧では、マトリックス型表示装置１００内部のデータ駆動回路１０１や走査駆動回路１０２は動作しない。レベルシフタ回路群１０６は、データ駆動回路１０１や走査駆動回路１０２の動作電圧まで、入力信号の電圧をレベルシフトするために必要である。
【０２５１】
また、レベルシフタ回路群１０６の構成を図１０に示す。同図においては、レベルシフタを行う信号ごとにレベルシフタ２００が設けられている。レベルシフタ２００によってレベルシフトされて出力された信号には、その信号名の末尾にＺを付してある。各データ動作クロック信号ＳＣＫ・ＳＣＫＢの各レベルシフタ２００組が前記実施の形態１ないし４のいずれかのレベルシフタ回路であり、また、各走査動作クロック信号ＧＣＫ１・ＧＣＫ２の各レベルシフタ２００組が前記実施の形態１ないし４のいずれかのレベルシフタ回路である。
【０２５２】
なお、各信号ＳＣＫ・ＳＣＫＢ・ＳＳＰのレベルシフタ２００はデータ駆動回路１０１の内部に設けてもよいし、各信号ＧＣＫ１・ＧＣＫ２・ＧＳＰのレベルシフタ２００は走査駆動回路１０２の内部に設けてもよい。
【０２５３】
以上の構成により、レベルシフタ回路の消費電力が削減される分、表示装置全体の消費電力が削減される。なお、表示装置全体としての消費電力の削減は、第１クロック信号および第２クロック信号の少なくとも一方が、前記実施の形態１ないし４のいずれかのレベルシフタ回路によってレベルシフトされた２種類のクロック信号であれば、可能である。
【０２５４】
また、マトリックス型表示装置１００では、走査信号線駆動回路１０２およびデータ信号線駆動回路１０１のうちの、前記実施の形態１ないし４のいずれかのレベルシフタ回路によってレベルシフトされた２種類のクロック信号が入力されるもの（ここでは両者）は、該レベルシフタ回路と共に複数の表示素子１０５からなる表示部と同一基板上に形成される。
【０２５５】
これによれば、該クロック信号用の配線系統を同一基板上に作り込むことができる。例えば、データ信号線駆動回路１０１および走査信号線駆動回路１０２は、上記表示部および上記レベルシフタ回路と共に、ガラス基板などの絶縁性基板上に形成される（ドライバモノリシック構造）。絶縁性基板（基板）としては、サファイヤ基板、石英基板、無アルカリガラスなどが用いられることが多い。
【０２５６】
本発明では、データ信号線駆動回路１０１および走査信号線駆動回路１０２をレベルシフタ回路と共に表示部と同一のガラス基板上にモノリシックに形成することにより、製造時の手間と配線容量とを削減することができる。
【０２５７】
また、本発明では、外付けのＩＣをドライバとして用いた表示装置と比べ、ガラス基板への入力端子数が少なくなる。その結果、ガラス基板に部品を実装するためのコストや、その実装に伴う不良の発生を低減することができる。従って、駆動回路の製造コストや実装コストの低減および駆動回路の信頼性の向上を図ることができる。
【０２５８】
また、マトリックス型表示装置１００では、画素トランジスタとして薄膜トランジスタが用いられ、データ信号線駆動回路１０１および走査信号線駆動回路１０２は薄膜トランジスタを備えて構成されているが、より多くの表示素子１０５を集積し、表示面積を拡大するために、これら薄膜トランジスタとして多結晶シリコン薄膜トランジスタが採用されている。
【０２５９】
上多結晶シリコン薄膜トランジスタは、例えばガラス基板上に汚染防止用のシリコン酸化膜が堆積されており、その上に電界効果トランジスタが形成されている。上記の薄膜トランジスタは、シリコン酸化膜上に形成されたチャネル領域、ソース領域、およびドレイン領域からなる多結晶シリコン薄膜と、さらにその上に形成されたゲート絶縁膜、ゲート電極、層間絶縁膜、および金属配線により構成されている。
【０２６０】
上記の多結晶シリコン薄膜トランジスタは、例えば、絶縁性基板上の多結晶シリコン薄膜を活性層とする順スタガー（トップゲート）構造をなしている。この他に逆スタガー構造のトランジスタであってもよい。また、単結晶シリコン薄膜トランジスタ、非晶質シリコン薄膜トランジスタ、または他の材料からなる薄膜トランジスタも適用することが可能である。
【０２６１】
上記のような多結晶シリコン薄膜トランジスタを用いることによって、実用的な駆動能力を有するデータ信号線駆動回路１０１および走査信号線駆動回路１０２を、表示部が形成されるガラス基板上に表示素子１０５とほぼ同一の製造工程で作製することができる。
【０２６２】
〔実施の形態６〕
本発明のさらに他の実施の形態について図１１ないし図１３に基づいて説明すれば、以下のとおりである。
【０２６３】
図１１に本実施の形態のレベルシフタ回路部ＤＬＳｎの構成を示す。レベルシフタ回路ＤＬＳｎは、各定電流源トランジスタＰ１０、Ｐ１１、各ＮチャネルＭＯＳトランジスタＮ１０、Ｎ１１、各入力信号端子ＣＫ、ＣＫＢ、および各クロックパストランジスタＮ１２、Ｎ１３で構成されるレベルシフト部１３、各制御用トランジスタＰ１２、Ｐ１３、駆動用トランジスタＮ１５、制御用配線ＣＬｎ、インバータＩ１、Ｉ２および初期化用トランジスタＮ１４を備えている。
【０２６４】
レベルシフト部１３は、次段の回路の駆動電圧Ｖｄｄよりハイレベルが低く、次段の回路の駆動電圧Ｖｓｓｄよりローレベルが高い電圧の振幅をもつ図１２に示すクロック信号ＣＫ１またはＣＫ２が入力される入力信号端子ＣＫのハイレベルとローレベルを上記次段の回路を動作させるために、駆動電圧Ｖｄｄという電源電圧のハイレベルまで昇圧し、また駆動電圧Ｖｓｓｄと言う電源電圧のローレベルまで降圧して出力信号Ｏｎとして出力する。
【０２６５】
各クロック信号ＣＫ１・ＣＫ２は、互いにハイレベル期間が重ならない位相を有する２種類の各クロック信号であり、各クロック信号ＣＫ１Ｂ、ＣＫ２Ｂはそれぞれクロック信号ＣＫ１、ＣＫ２の反転信号である。そして、各クロック信号ＣＫ１、ＣＫ２の各ハイレベル期間は上記次段の回路を動作させるためのアクティブ期間であり、各ローレベル期間は上記次段の回路を動作させないための非アクティブ期間である。
【０２６６】
図１３はレベルシフタ回路の全体構成を示し、レベルシフタ部ＤＬＳ１、ＤＬＳ２およびインバータＩ３、出力端子ＯＵＴ１、ＯＵＴ２を備えている。
【０２６７】
図１１のレベルシフト部１３において、ＰチャネルＭＯＳトランジスタからなる各定電流源トランジスタＰ１０、Ｐ１１と、各ＮチャネルＭＯＳトランジスタＮ１０、Ｎ１１（以下、トランジスタＮ１０、Ｎ１１と称する）とを備えている。定電流源トランジスタＰ１０のソースには駆動電圧Ｖｄｄの電源ラインに接続されており、そのドレインはトランジスタＮ１０のドレインおよびトランジスタＮ１１のゲートに接続され、そのゲートはＰチャネルＭＯＳトランジスタからなる制御用トランジスタＰ１２のドレインおよびＮチャネルＭＯＳトランジスタからなるクロックパストランジスタＮ１２のドレインに接続されている。
【０２６８】
トランジスタＮ１０のソースは駆動電圧Ｖｓｓｄの電源ラインに接続されており、そのドレインは定電流源トランジスタＰ１０のドレインおよびトランジスタＮ１０のゲートおよびトランジスタＮ１１のゲートに接続され、そのゲートはトランジスタＮ１１のゲートおよび定電流源トランジスタＰ１０のドレインに接続されている。
【０２６９】
定電流源トランジスタＰ１１のソースは駆動電圧Ｖｄｄの電源ラインに接続されており、そのドレインはトランジスタＮ１１のドレインおよびＮチャネルＭＯＳトランジスタからなる初期化用トランジスタＮ１４のドレインおよび駆動用トランジスタＮ１５のドレインおよびインバータＩ１の入力端子に接続され、そのゲートはＰチャネルＭＯＳトランジスタからなる制御用トランジスタＰ１３のドレインおよびＮチャネルＭＯＳトランジスタからなるクロックパストランジスタＮ１３のドレインに接続されている。
【０２７０】
トランジスタＮ１１のソースは駆動電圧Ｖｓｓｄの電源ラインに接続されており、そのドレインは定電流源トランジスタＰ１１のドレインおよび初期化用トランジスタＮ１４のドレインおよび駆動用トランジスタＮ１５のドレインおよびインバータＩ１の入力端子に接続され、そのゲートはトランジスタＮ１０のゲートとドレインおよび定電流源トランジスタＰ１０のドレインに接続されている。
【０２７１】
制御用配線ＣＬｎはクロックパストランジスタＮ１２、Ｎ１３のゲートおよび制御用トランジスタＰ１２、Ｐ１３のゲートおよびインバータＩ２の入力端子に接続されている。
【０２７２】
クロックパストランジスタＮ１２のソースには入力信号端子ＣＫが接続されており、そのドレインは制御用トランジスタＰ１２のドレインおよび定電流源トランジスタＰ１０のゲートに接続され、そのゲートは制御用配線ＣＬｎに接続されている。
【０２７３】
クロックパストランジスタＮ１３のソースには、入力信号端子ＣＫＢが接続されており、そのドレインは制御用トランジスタＰ１３のドレインおよび定電流源トランジスタＰ１１のゲートに接続され、そのゲートは制御用配線ＣＬｎに接続されている。
【０２７４】
制御用トランジスタＰ１２のソースは駆動電圧Ｖｄｄの電源ラインに接続されており、そのドレインは定電流源トランジスタＰ１０のゲートおよびクロックパストランジスタＮ１２のドレインに接続され、そのゲートは制御用配線ＣＬｎに接続されている。
【０２７５】
制御用トランジスタＰ１３のソースは駆動電圧Ｖｄｄの電源ラインに接続されており、そのドレインは定電流源トランジスタＰ１１のゲートおよびクロックパストランジスタＮ１３のドレインに接続され、そのゲートは制御用配線ＣＬｎに接続されている。
【０２７６】
ＰチャネルＭＯＳトランジスタからなる駆動用トランジスタＮ１５のソースは駆動電圧Ｖｓｓｄの電源ラインに接続されており、そのドレインは定電流源トランジスタＰ１１のドレインおよびトランジスタＮ１１のドレインおよび初期化用トランジスタＮ１４のドレインおよびインバータＩ１の入力端子に接続され、そのゲートはインバータＩ２の出力に接続されている。また、インバータＩ２の入力端子は各制御用トランジスタＰ１２、Ｐ１３のゲートおよび各クロックパストランジスタＮ１２、Ｎ１３のゲートに接続されている。
【０２７７】
初期化用トランジスタＮ１４のソースは駆動電圧Ｖｓｓｄの電源ラインに接続されており、そのドレインはトランジスタＮ１１のドレインおよび定電流源トランジスタＰ１１のドレインおよび駆動用トランジスタＮ１５のドレインおよびインバータＩ１の入力端子に接続され、ゲートは初期化用信号ＩＮＩの入力端子が接続されている。
【０２７８】
図１３において、レベルシフタ回路部ＤＬＳ１からの出力Ｏ１は、レベルシフタ回路部ＤＬＳ２の制御用配線ＣＬ２に入力され、またレベルシフタ回路部ＤＬＳ２からの出力Ｏ２はレベルシフタ回路部ＤＬＳ１の制御用配線ＣＬ１に入力される。出力Ｏ１または出力Ｏ２はインバータＩ３の入力端子に接続され、それぞれ出力ＯＵＴ１または出力ＯＵＴ２として出力される。
【０２７９】
レベルシフタ回路部ＤＬＳ１のＣＫおよびＣＫＢの入力端子にはそれぞれ入力信号ＣＫ１および入力信号ＣＫ１Ｂが入力され、レベルシフタ回路部ＤＬＳ２のＣＫおよびＣＫＢの各入力端子にはそれぞれ入力信号ＣＫ２および入力ＣＫ２Ｂが入力される。
【０２８０】
図１３において、各クロック信号ＣＫ１、ＣＫ１Ｂ、ＣＫ２、ＣＫ２Ｂのハイレベルは駆動電圧Ｖｄｄより低く、ローレベルは駆動電圧Ｖｓｓｄより高い。よって、レベルシフト後の各出力ＯＵＴ１、ＯＵＴ２のハイレベルは、各クロック信号ＣＫ１、ＣＫ２のハイレベルより高く、ローレベルは、各クロック信号ＣＫ１、ＣＫ２のローレベルより低い。
【０２８１】
次に、レベルシフタ回路部ＤＬＳｎの動作について説明する。制御用配線ＣＬｎがハイレベルの場合、各制御用トランジスタＰ１２、Ｐ１３は非導通状態になる。また、各クロックパストランジスタＮ１２、Ｎ１３は導通状態になるため、それぞれ各入力信号端子ＣＫ、ＣＫＢからの入力信号を、各定電流源トランジスタＰ１０、Ｐ１１に伝達する。
【０２８２】
このとき、入力信号端子ＣＫから入力される信号をレベルシフト可能なアクティブ状態となる。入力信号端子ＣＫのクロック信号がハイレベルにある場合、入力信号端子ＣＫＢのクロック信号はローレベルに、また入力信号端子ＣＫのクロック信号がローレベルにある場合、入力信号端子ＣＫＢのクロック信号はハイレベルとなる。
【０２８３】
入力信号端子ＣＫのクロック信号がハイレベルにある場合、定電流源トランジスタＰ１０を流れる電流が小さくなり、オン抵抗が高くなるので、トランジスタＮ１０のオン抵抗との分圧でトランジスタＮ１０のゲートおよびドレインに現れる電位が低くなる。トランジスタＮ１０のゲートおよびドレインは、トランジスタＮ１１のゲートに接続されているので、トランジスタＮ１１に流れる電流は小さくなる。
【０２８４】
入力信号端子ＣＫのクロック信号がハイレベルの場合は、入力信号端子ＣＫＢのクロック信号がローレベルにあるので定電流源トランジスタＰ１１に流れる電流は大きくなるため、定電流源トランジスタＰ１１のドレインとトランジスタＮ１１のドレインが接続されているインバータＩ１を構成するＭＯＳトランジスタのゲートには定電流源トランジスタＰ１１から流れる電荷が蓄積され、インバータＩ１を構成するＭＯＳトランジスタのゲートの電位がインバータＩ１の反転電位を超えるとインバータＩ１の出力は駆動電圧Ｖｓｓｄの電位になる。よって、入力信号端子ＣＫのクロック信号がハイレベルの場合は出力Ｏｎはローレベルになる。
【０２８５】
入力信号端子ＣＫのクロック信号がローレベルにある場合、定電流源トランジスタＰ１０を流れる電流が大きくなりオン抵抗が低くなるので、トランジスタＮ１０のオン抵抗との分圧でトランジスタＮ１０のゲートおよびドレインに現れる電位が高くなる。トランジスタＮ１０のゲートおよびドレインは、トランジスタＮ１１のゲートに接続されているので、トランジスタＮ１１に流れる電流は大きくなる。
【０２８６】
入力信号端子ＣＫのクロック信号がローレベルの場合は、入力信号端子ＣＫＢのクロック信号がハイレベルにあるので定電流源トランジスタＰ１１に流れる電流は小さくなるため、定電流源トランジスタＰ１１のドレインとトランジスタＮ１１のドレインが接続されているインバータＩ１を構成するＭＯＳトランジスタのゲートからトンジスタＮ１１へ電荷が放電され、インバータＩ１を構成するＭＯＳトランジスタのゲートの電位がインバータＩ１の反転電位を下回るとインバータＩ１の出力は駆動電圧Ｖｄｄの電位になる。よって、入力信号端子ＣＫのクロック信号がローレベルの場合は出力Ｏｎはハイレベルになる。
【０２８７】
制御用配線ＣＬｎがローレベルの場合、クロックパストランジスタＮ１２、Ｎ１３は非導通状態になるため、入力信号端子ＣＫ、ＣＫＢからの入力信号は定電流源トランジスタＰ１０、Ｐ１１に伝達されない。このとき、制御用トランジスタＰ１２、Ｐ１３は導通状態になるので定電流源トランジスタＰ１０、Ｐ１１のゲートには駆動電圧Ｖｄｄの電位が印加される。そのため、定電流源トランジスタＰ１０、Ｐ１１は非導通の状態になる。
【０２８８】
よって、定電流源トランジスタＰ１０からトランジスタＮ１０へ流れる電流および定電流源トランジスタＰ１１からトランジスタＮ１１へ流れる電流が存在しないことになる。レベルシフタ回路部ＤＬＳｎのレベルシフト機能は非アクティブ状態である。制御用配線ＣＬｎがローレベルなので、インバータＩ２の出力はハイレベルになり駆動用トランジスタＮ１５は導通状態になる。よって、インバータＩ１の出力はハイレベルになるので、出力Ｏｎは駆動電圧Ｖｄｄが出力される。
【０２８９】
次に、図１１および図１３のレベルシフタ全体回路および図１２のクロック信号により各クロック信号ＣＫ１・ＣＫ１Ｂ・ＣＫ２・ＣＫ２Ｂの入力前から入力後にかけての状態変化について説明する。
【０２９０】
レベルシフタ回路部ＤＬＳ１およびレベルシフタ回路部ＤＬＳ２が不安定な初期状態から安定した状態に移行し、その後、図１２のタイミングチャートに示す駆動電圧Ｖｄｄより低く駆動電圧Ｖｓｓｄより高いハイレベル期間が互いに重ならない２種類の各クロック信号ＣＫ１・ＣＫ２が入力される場合について述べる。クロック信号ＣＫ１・ＣＫ２の各ハイレベル期間のデューティは（１００×０．５）％未満である。また、各クロック信号ＣＫ１Ｂ、ＣＫ２Ｂはそれぞれクロック信号ＣＫ１、ＣＫ２の反転信号である。
【０２９１】
まず、レベルシフタ回路部ＤＬＳ１およびレベルシフタ回路部ＤＬＳ２が安定していない初期の状態において、これらを安定な状態にするための初期化用トランジスタＮ１４のゲートに駆動電圧Ｖｄｄの初期化用信号ＩＮＩが入力される。これにより、初期化用トランジスタＮ１４は導通状態になる。
【０２９２】
そのため、インバータＩ１の入力電圧は電源電圧Ｖｓｓｄとなり、インバータＩ１の理論反転電圧より電圧が下がると、各出力Ｏ１、Ｏ２は駆動電圧Ｖｄｄを出力する。インバータＩ３の入力端子に駆動電圧Ｖｄｄの電位が印加されるので、インバータＩ３の出力電圧は電源電圧Ｖｓｓｄになり、出力信号ＯＵＴ１および出力信号ＯＵＴ２は共に駆動電圧Ｖｓｓｄのローレベルを出力する。
【０２９３】
この時、各レベルシフタ回路部ＤＬＳ１、ＤＬＳ２の各出力Ｏ１、Ｏ２は共にハイレベルにあるので、各制御用配線ＣＬ１、ＣＬ２は共にハイレベルになり、各レベルシフタ回路部ＤＬＳ１、ＤＬＳ２はともにレベルシフト可能な状態へと移行する。
【０２９４】
初期状態が安定するとＩＮＩは駆動電圧の電位（ローレベル）になるため、以後初期化用トランジスタＮ１４は非導通となる。
【０２９５】
初期化直後の各レベルシフタ回路部ＤＬＳ１、ＤＬＳ２が共にレベルシフト可能な状態でＣＫ１のハイレベルがレベルシフタ回路部ＤＬＳ１の信号入力端子ＣＫに入力されると、出力Ｏ１の出力はローレベルになるので出力ＯＵＴ１はレベルシフトされたハイレベルになる。
【０２９６】
このとき、出力信号Ｏ１がローレベルなので制御用配線ＣＬ２がローレベルになるため、レベルシフタ回路部ＤＬＳ２が非アクティブ状態となり出力Ｏ２の出力はハイレベルとなり、出力ＯＵＴ２の出力はレベルシフトされたローレベルが出力される。出力Ｏ２がハイレベルなので制御用配線ＣＬ１はハイレベルとなりレベルシフタ回路部ＤＬＳ１はアクティブ状態が続く。
【０２９７】
入力信号ＣＫ１がハイレベルからローレベルになると出力Ｏ１はハイレベルになるため出力ＯＵＴ１はレベルシフトされたローレベルが出力される。出力Ｏ１がハイレベルなので制御用配線ＣＬ２はハイレベルとなりレベルシフタ回路部ＤＬＳ２はアクティブ状態になる。入力信号ＣＫ１がローレベルになった直後は入力信号ＣＫ２もローレベルなので出力Ｏ２の出力はハイレベルとなり制御用配線ＣＬ１もハイレベルになるのでレベルシフタ回路部ＤＬＳ１はアクティブ状態となる。出力ＯＵＴ２の出力はレベルシフトされたローレベルとなる。各入力信号ＣＫ１、ＣＫ２が共にローレベルの時は、各レベルシフタ回路部ＤＬＳ１、ＤＬＳ２はともにレベルシフト可能なアクティブ状態である。
【０２９８】
次に、この状態から入力信号ＣＫ２がハイレベルになると、レベルシフタ回路部ＤＬＳ２の入力信号端子ＣＫにハイレベルが印加されるので、出力Ｏ２はローレベルになり、出力Ｏ２がローレベルなので出力ＯＵＴ２の出力はレベルシフトされたハイレベルになる。
【０２９９】
制御用配線ＣＬ１はローレベルになるのでレベルシフタ回路部ＤＬＳ１は非アクティブ状態になり出力Ｏ１の出力はハイレベルとなる。そのため出力ＯＵＴ１の出力はレベルシフトされたローレベルになる。出力Ｏ１がハイレベルなので制御用配線ＣＬ２はハイレベルとなりレベルシフタ回路部ＤＬＳ２はアクティブ状態が続く。
【０３００】
入力信号ＣＫ２がハイレベルからローレベルになると出力Ｏ２はハイレベルになるため出力ＯＵＴ２はレベルシフトされたローレベルが出力される。出力Ｏ２がハイレベルなので制御用配線ＣＬ１はハイレベルとなりレベルシフタ回路部ＤＬＳ１はアクティブ状態になる。
【０３０１】
入力信号ＣＫ２がローレベルになった直後は入力信号ＣＫ１もローレベルなので出力Ｏ１の出力はハイレベルとなり制御用配線ＣＬ２もハイレベルとなる。そのためレベルシフタ回路部ＤＬＳ２はアクティブ状態となる。出力ＯＵＴ１の出力はレベルシフトされたローレベルとなる。
【０３０２】
上記の過程を図１２に示すタイミングチャートのように繰り返し、駆動電圧Ｖｄｄより低い、各クロック信号ＣＫ１、ＣＫ２のハイレベルを電源電圧Ｖｄｄまで昇圧し、また同時に、駆動電圧Ｖｓｓｄより高い、各クロック信号ＣＫ１、ＣＫ２のローレベルを電源電圧Ｖｓｓｄまで降圧し、出力信号ＯＵＴ１・ＯＵＴ２として出力する。
【０３０３】
図１２のタイミングチャート中の斜線は、それが施されている期間のレベルシフタ回路部ＤＬＳ１あるいはレベルシフタ回路部ＤＬＳ２がレベルシフト動作を停止している状態であることを示す。各レベルシフタ回路部ＤＬＳ１、ＤＬＳ２の一方がハイレベルの信号を出力している期間中、他方がレベルシフト動作を停止している。
【０３０４】
従って、異なるレベルに変換するレベルシフト動作が不要な非アクティブ期間において、消費電力に非常に大きな割合を占める、定電流源トランジスタＰ１０からトランジスタＮ１０へ流れる貫通電流および定電流源トランジスタＰ１１からトランジスタＮ１１へ流れる貫通電流によるＭＯＳトランジスタのチャネル抵抗や配線抵抗での消費電力を削減することができる。その結果、図１３のレベルシフタ回路の消費電力は大幅に低減されたものとなる。
【０３０５】
なお、本実施の形態では、２種類の各クロック信号ＣＫ１、ＣＫ２として、互いにハイレベル期間が重ならない位相を有する信号とそれらの各反転信号ＣＫ１Ｂ、ＣＫ２Ｂを用いる場合について説明したが、これに限らず、互いにローレベル期間が重ならない位相を有する２種類の各クロック信号であっても、互いにハイレベル期間が重ならない位相および互いにローレベル期間が重ならない位相の両方を有する２種類の各クロック信号とそれらの各反転信号であっても、本発明の技術思想を適用することができる。
【０３０６】
また、本実施の形態では、各クロック信号ＣＫ１、ＣＫ２をレベルシフトして反転させて、各レベルシフタ回路部ＤＬＳ１、ＤＬＳ２から出力しているが、クロック信号をレベルシフトするとともに反転しないものをレベルシフタ回路部から出力させる場合もある。その場合も当然ながら、クロック信号のハイレベルまたはローレベルを電源電圧のハイレベルまたはローレベルにレベルシフトすることに該当するため、本発明の技術思想を適用することができる。
【０３０７】
従って、一般に、レベルシフタは、クロック信号ごとに備えられ、クロック信号のハイレベルを所定の電源電圧のハイレベルおよびローレベルの一方のレベルに変換すると共に、クロック信号のローレベルを上記電源電圧のハイレベルおよびローレベルの他方のレベルに変換するレベルシフト動作を行うものであればよい。以下の実施の各形態でも同様である。
【０３０８】
また、図１３のレベルシフタ回路によれば、各レベルシフタ回路部ＤＬＳ１、ＤＬＳ２のそれぞれは、入力される各クロック信号ＣＫ１、ＣＫ２の非アクティブ期間のうちの他方のクロック信号のアクティブ期間にあたる特定期間に、レベルシフト部１３に貫通電流を流して発生する電圧を用いることに替えて、電源電圧Ｖｓｓｄへのプルダウンによって発生する代替電圧を用いることにより、レベルシフト動作による各クロック信号ＣＫ１、ＣＫ２の変換後レベルである電源電圧Ｖｓｓｄに替わる非アクティブレベル（電源電圧Ｖｓｓｄ）を生成して出力する。
【０３０９】
上記非アクティブレベルはここでは電源電圧Ｖｓｓｄとしたが、レベルシフタ回路部の次段の回路が動作するようなレベルであればよい。また、代替電圧を駆動電圧Ｖｄｄへのプルアップによって発生させても、それに合わせてインバータの段数を替えれば、非アクティブレベルを得ることができる。
【０３１０】
このような構成では、上記貫通電流が流れる替わりに、インバータＩ１の入力段ＭＯＳトランジスタのゲートに対する充放電電流が駆動用トランジスタＮ１５を流れ、これに伴う各ＭＯＳトランジスタのスイッチングにおける各ゲートの充放電電流が流れる程度であるので、消費電力を削減しながら非アクティブ期間用のレベルを常に得ることができる。
【０３１１】
また、図１３のレベルシフタ回路によれば、各クロック信号ＣＫ１、ＣＫ２の互いに重ならないハイレベル期間のデューティは（１００×０．５）％未満であり、２種類の各クロック信号ＣＫ１、ＣＫ２のハイレベル期間どうしが互いに重なることはあり得ないので、必要に応じて自由に各クロック信号ＣＫ１、ＣＫ２のアクティブ期間を設定してレベルシフト動作を行うことができる。２種類の各クロック信号が互いに重ならないローレベル期間を有していてそのデューティが（１００×０．５）％未満である場合にも同様のことが言える。
【０３１２】
また、図１３のレベルシフタ回路によれば、各クロック信号ＣＫ１、ＣＫ２の互いに重ならないハイレベル期間は、各クロック信号ＣＫ１、ＣＫ２のアクティブ期間であり、各レベルシフタ回路部ＤＬＳ１、ＤＬＳ２が、各クロック信号ＣＫ１、ＣＫ２に対するレベルシフト動作を停止する期間は、他方のクロック信号の各アクティブ期間である。
【０３１３】
従って、この期間はハイレベルのクロック信号が入力されたレベルシフタのみがレベルシフト動作を行うから、各制御用トランジスタＰ１２・Ｐ１３および各制御用配線ＣＬ１・ＣＬ２が構成するレベルシフト動作制御手段は、アクティブ期間の各クロック信号ＣＫ１、ＣＫ２がレベルシフトされた結果の各出力信号Ｏ１、Ｏ２を、他方のレベルシフタのレベルシフト動作を停止させるための信号として用いることができる。
【０３１４】
また、レベルシフタ回路部ＤＬＳｎのインバータＩ１の出力の次段にインバータを設け、その出力をＯＵＴＮとし、図４、図５のＬＳｎに代わりレベルシフタ回路部ＤＬＳｎを用いれば、レベルシフタ回路部を多段にすることが可能である。ただし、出力ＯＵＴＮの出力は入力信号ＣＫＮの位相とは反転しているので、入力信号ＣＫＮの位相と同位相にするにはインバータを設ければよい。
【０３１５】
また、図１１のレベルシフタ回路部は入力信号ＣＫ１とその反転信号ＣＫ１Ｂまたは入力信号ＣＫ２とその反転信号ＣＫ２Ｂを用いているが、入力端子ＣＫから入力される信号を一定電圧にすることにより、トランジスタＮ１１のゲートにオフセット電圧を印加することが可能であり、他の実施形態で用いたオフセッタ部を定電流トランジスタＰ１０とトランジスタＮ１０で構成することが可能である。よって、図３および図７で構成したオフセッタ部の共通化も同じ技術思想で構成することが可能である。
【０３１６】
〔実施の形態７〕
図１４と図１５に入力クロック信号が３種類の場合の本発明のレベルシフタ回路について説明する。本実施の形態は入力クロック信号が３種類の場合について示すが、同様の考え方で入力クロック信号が４種類以上の場合についても容易に適用できる。本実施の形態で用いている記号が上記実施の形態で用いている記号と同一の場合は、断りがない限り、同一の動作を示す。
【０３１７】
図１４のレベルシフタ回路部ＬＳＢｎは、図５のレベルシフタ回路部ＬＳｎのインバータＩ１の出力をレベルシフタの出力ＯＵＴＢｎとしているだけで、その他の構成および動作は同一である。
【０３１８】
図１５に示すように各レベルシフタ回路部ＬＳＢ１、ＬＳＢ２、ＬＳＢ３の出力はそれぞれＯＵＴＢ１、ＯＵＴＢ２、ＯＵＴＢ３として出力された後、各インバータＩ２にそれぞれ入力され、それぞれＧＣＫ１、ＧＣＫ２、ＧＣＫ３として出力される。
【０３１９】
また、各レベルシフタ回路部ＬＳＢ１、ＬＳＢ２、ＬＳＢ３の各制御用配線ＣＬ１、ＣＬ２、ＣＬ３には、それぞれＮＡＮＤ回路で構成されるアクティブ期間検出回路の出力が入力されている。アクティブ期間検出回路にはアクティブ期間検出回路の出力が入力されるレベルシフタ回路部の出力以外の全てのレベルシフタ回路部の出力が入力される。
【０３２０】
例えば、アクティブ期間検出回路ＥＮＢ１の出力はレベルシフタ回路部ＬＳＢ１の制御用配線ＣＬ１に入力されるので、レベルシフタ回路部ＬＳＢ１以外のレベルシフタ回路部の各出力ＯＵＴＢ２、ＯＵＴＢ３がアクティブ期間検出回路ＥＮＢ１に入力される。このときの信号の様子を図１６に示す。ローがアクティブの各出力ＯＵＴＢ２、ＯＵＴＢ３がアクティブ期間検出回路ＥＮＢ１に入力され、ＥＮＢ１の出力は、図１６に示すとおりになる。
【０３２１】
図１７に入力クロック信号のタイミングチャートを示す。まず、電源を立ち上げた直後に初期化用信号ＩＮＩが入力され、レベルシフタ回路部の各出力ＯＵＴＢ１、ＯＵＴＢ２、ＯＵＴＢ３がすべてハイレベルになる。レベルシフタ回路部の各出力はすべてハイレベルであるので、全てのアクティブ期間検出回路はローレベルを出力する。
【０３２２】
そのため、全てのレベルシフタ回路部はレベルシフト可能な状態になっている。この状態で、図１７に示すように入力クロック信号ＣＫ１が入力される。入力されたＣＫ１はレベルシフタ回路部ＬＳＢ１でレベルシフトされＯＵＴＢ１から出力される。
【０３２３】
この出力ＯＵＴＢ１は、各アクティブ期間検出回路ＥＮＢ２、ＥＮＢ３に入力され、各アクティブ期間検出回路ＥＮＢ２、ＥＮＢ３はレベルシフト停止信号のハイレベルを出力し、各レベルシフタ回路部ＬＳＢ２、ＬＳＢ３をレベルシフト停止状態にする。この時、各レベルシフタ回路部ＬＳＢ２、ＬＳＢ３の各出力ＯＵＴＢ２、ＯＵＴＢ３はハイレベルになる。
【０３２４】
入力クロック信号ＣＫ１がハイレベルからローレベルに代わると、レベルシフタ回路部ＬＳＢ１からの出力信号ＯＵＴＢ１からもハイレベルが出力され、各レベルシフタ回路部の全ての出力がハイレベルになるため、全てのレベルシフタ回路部が再びレベルシフト可能な状態になる。
【０３２５】
その後、各入力クロック信号ＣＫ２、ＣＫ３が順に入力されるが、上記と同様の考え方でクロックが入力されているレベルシフタ回路部以外のレベルシフタ回路部をレベルシフト停止状態にしながら、入力クロック信号をレベルシフトする。
【０３２６】
図１７の、各クロック信号ＣＫ１、ＣＫ２、ＣＫ３中に記載されている斜線部はそれぞれの信号が入力されているレベルシフタ回路部の動作が停止している期間である。斜線部分はレベルシフタ回路部が停止しているので、この期間、定常的に流れる電流を防ぐことが出来るため、消費電力を大幅に低減できる。
【０３２７】
〔実施の形態８〕
本実施の形態で用いている記号が上記実施の各形態で用いている記号と同一の場合は、断りがない限り、同一の動作を示す。
【０３２８】
図１８にＳＳＤ（ソース・シェアド・ドライビング）回路を用いた画像表示装置について示す。ＳＳＤ回路は図１８のＳＳＤ部に用いられ、画像表示の水平期間にスイッチを用いて複数のビデオラインからの信号をビデオラインより多い本数のソースバスラインに振り分けるものである。ＳＳＤ回路について図１９と図２０を用いて説明する。
【０３２９】
図１９にＳＳＤ部のＳＳＤ回路を示す。各入力信号ＡＳＷ１、ＡＳＷ２、ＡＳＷ３でそれぞれ各スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３を制御する。これらスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３それぞれ１つずつを１つのグループとして、このグループに対して１本ビデオ信号がある。このビデオ信号はグループ内の各スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３の全てに入力され、結果的に１本のビデオ信号線はスイッチング素子を通して３本のソースバスラインに接続される。図１９の場合、各ビデオ信号線Ｓ１〜Ｓｎがｎ本あるので、ソースバスラインは３ｎ本になる。
【０３３０】
各入力信号ＡＳＷ１、ＡＳＷ２、ＡＳＷ３によって、それぞれｎ個の各スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３を開き、各ビデオラインＳ１〜Ｓｎから各ソースバスラインＳＬＲ１〜ＳＬＲｎ、ＳＬＧ１〜ＳＬＧｎ、ＳＬＢ１〜ＳＬＢｎにビデオ信号を供給する。
【０３３１】
具体的な動作について図２０のタイミングチャートを用いて説明する。ただし、各入力信号ＡＳＷ１、ＡＳＷ２、ＡＳＷ３の信号はハイレベルをアクティブ期間、つまりスイッチング素子が開いている状態とする。
【０３３２】
図２０に示すように、水平期間を時分割で三分割し、それぞれを各入力信号ＡＳＷ１、ＡＳＷ２、ＡＳＷ３の信号として割り当てる。これにより、それぞれｎ個の各スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３が順に開き、ｎ本のビデオ信号から３ｎ本のソースバスラインにビデオ信号が供給される。ＡＳＷ１、ＡＳＷ２、ＡＳＷ３の各信号により、順にビデオ信号線とソースバスラインが接続されるが、ビデオ信号線に供給されるビデオ信号もＡＳＷ１、ＡＳＷ２、ＡＳＷ３信号のアクティブ期間に応じて時分割で三分割され、それぞれのソースバスラインに対応した所望のデータを供給する。つまり、１水平期間に１本のビデオ信号線に対して３本のソースバスラインにビデオ信号を供給する。
【０３３３】
上記ＳＳＤ回路に入力される、各入力信号ＡＳＷ１、ＡＳＷ２、ＡＳＷ３が画像表示パネル外部のＬＳＩなどから供給される場合、画像表示パネル内部の駆動電圧のハイレベルとローレベルの差より振幅の小さい信号が入力されるため、各入力信号ＡＳＷ１、ＡＳＷ２、ＡＳＷ３は画像表示パネル内部で電源電圧のハイレベルとローレベルまでレベルシフトされる必要がある。
【０３３４】
このとき、上記本発明のレベルシフタ回路を用いれば入力信号のレベルシフトを必要とされない期間のレベルシフタ回路部の動作を停止することで、レベルシフタ回路部に定常的に流れる電流を低減できるため、レベルシフタ回路の消費電力が大幅に削減でき、また画像表示全体としての消費電力もレベルシフタ回路の消費電力が削減された分だけ削減できる。
【０３３５】
なお、本実施の形態では水平期間を時分割で三分割した場合について述べたが、水平期間をｍ分割（ｍは２以上の整数）する場合についても同様の考え方を用いることで容易に適用できる。
【０３３６】
【発明の効果】
本発明のレベルシフタ回路は、以上のように、上記レベルシフタのそれぞれに対して上記非アクティブ期間のうちの特定期間に、上記所定回路に上記定常電流が流れるのを阻止して上記レベルシフト動作を停止させるレベルシフト動作制御手段を備えている構成である。
【０３３７】
それゆえ、異なるレベルに変換するレベルシフト動作が不要な非アクティブ期間において、その特定期間には上記所定回路に所定の定常電流が流れないので、この定常電流が流れることによる電力消費を削減することができる。
【０３３８】
この結果、消費電力を低減することのできるレベルシフタ回路を提供することができるという効果を奏する。
【０３３９】
さらに、本発明のレベルシフタ回路は、以上のように、上記レベルシフト動作制御手段は、各上記レベルシフタに、上記特定期間に、上記定常電流を流して発生する上記所定電圧を用いることに替えて、上記電源電圧へのプルアップまたはプルダウンによって発生する代替電圧を用いることにより、上記レベルシフト動作による上記クロック信号の変換後レベルに替わる非アクティブレベルを生成して出力させる構成である。
【０３４０】
それゆえ、非アクティブ期間のうちの特定期間に、消費電力を削減しながら非アクティブ期間用のレベルを常に得ることができるという効果を奏する。
【０３４１】
さらに、本発明のレベルシフタ回路は、以上のように、上記各クロック信号の互いに重ならない上記ハイレベル期間または上記ローレベル期間のデューティは（１００×０．５）％未満である構成である。
【０３４２】
それゆえ、２種類のクロック信号のハイレベル期間どうしまたはローレベル期間どうしが互いに重なることはあり得ないので、必要に応じて自由にアクティブ期間を設定してレベルシフト動作を行うことができるという効果を奏する。
【０３４３】
さらに、本発明のレベルシフタ回路は、以上のように、各上記レベルシフタは上記所定回路として、ソースに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えている構成である。
【０３４４】
それゆえ、ＭＯＳトランジスタの閾値の大きさが、入力されるクロック信号の振幅より高いような比較的特性の悪いＭＯＳトランジスタであっても、電源電圧のハイレベルとローレベルとの電位差よりも振幅の小さいクロック信号を、アクティブ期間のみレベルシフトすることが可能となるという効果を奏する。
【０３４５】
さらに、本発明のレベルシフタ回路は、以上のように、各上記レベルシフタは上記所定回路として、ゲートに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えている構成である。
【０３４６】
それゆえ、ＭＯＳトランジスタの閾値の大きさが、入力されるクロック信号の振幅より高いような比較的特性の悪いＭＯＳトランジスタであっても、電源電圧のハイレベルとローレベルとの電位差よりも振幅の小さいクロック信号を、アクティブ期間のみレベルシフトすることが可能となるという効果を奏する。
【０３４７】
また、入力信号がＭＯＳトランジスタのゲートに入力されるため、入力信号を入力するための端子部に不要な電流の流出入阻止が可能である。この結果、入力信号を入力するための端子部に信号を供給するためのアンプやバッファなどの回路の電流駆動能力が高い必要がなく、入力信号を発生させる回路のサイズの低減や消費電力を削減することができるという効果を奏する。
【０３４８】
さらに、本発明のレベルシフタ回路は、以上のように、２種類の上記クロック信号の互いに重ならないハイレベル期間またはローレベル期間は各上記クロック信号のアクティブ期間であり、各上記クロック信号の上記特定期間は、他方の上記クロック信号の各アクティブ期間である構成である。
【０３４９】
それゆえ、レベルシフト動作制御手段は、アクティブ期間のクロック信号がレベルシフトされた結果の信号を、他方のレベルシフタのレベルシフト動作を停止させるための信号として用いることができるという効果を奏する。
【０３５０】
また、本発明のレベルシフタ回路は、以上のように、各上記レベルシフタの上記クロック信号がアクティブ期間であるか非アクティブ期間であるかを検出するアクティブ期間検出手段と、上記アクティブ期間検出手段が検出した非アクティブ期間のうちの特定期間に、上記所定回路に上記定常電流が流れるのを阻止して上記レベルシフト動作を停止させるレベルシフト動作制御手段を備えている構成である。
【０３５１】
それゆえ、レベルシフト動作が不要な非アクティブ期間において、その特定期間には上記所定回路に所定の定常電流が流れないので、この定常電流が流れることによる電力消費を削減することができる。
【０３５２】
この結果、消費電力を低減することのできるレベルシフタ回路を提供することができるという効果を奏する。
【０３５３】
さらに、本発明のレベルシフタ回路は、以上のように、上記レベルシフト動作制御手段は、各上記レベルシフタに、上記特定期間に、上記定常電流を流して発生する上記所定電圧を用いることに替えて、上記電源電圧へのプルアップまたはプルダウンによって発生する代替電圧を用いることにより、上記レベルシフト動作による上記クロック信号の変換後レベルに替わる非アクティブレベルを生成して出力させる構成である。
【０３５４】
それゆえ、非アクティブ期間のうちの特定期間に、消費電力を削減しながら非アクティブ期間用のレベルを常に得ることができるという効果を奏する。
【０３５５】
さらに、本発明のレベルシフタ回路は、以上のように、上記各クロック信号の互いに重ならない上記ハイレベル期間または上記ローレベル期間のデューティは（１００×１／Ｎ）％未満である構成である。
【０３５６】
それゆえ、Ｎ種類のクロック信号のハイレベル期間どうしまたはローレベル期間どうしが互いに重なることはあり得ないので、必要に応じて自由にアクティブ期間を設定してレベルシフト動作を行うことができるという効果を奏する。
【０３５７】
さらに、本発明のレベルシフタ回路は、以上のように、各上記レベルシフタは上記所定回路として、ソースに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えている構成である。
【０３５８】
それゆえ、ＭＯＳトランジスタの閾値の大きさが、入力されるクロック信号の振幅より高いような比較的特性の悪いＭＯＳトランジスタであっても、電源電圧のハイレベルとローレベルとの電位差よりも振幅の小さいクロック信号を、アクティブ期間のみレベルシフトすることが可能となるという効果を奏する。
【０３５９】
さらに、本発明のレベルシフタ回路は、以上のように、各上記レベルシフタは上記所定回路として、ゲートに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えている構成である。
【０３６０】
それゆえ、ＭＯＳトランジスタの閾値の大きさが、入力されるクロック信号の振幅より高いような比較的特性の悪いＭＯＳトランジスタであっても、電源電圧のハイレベルとローレベルとの電位差よりも振幅の小さいクロック信号を、アクティブ期間のみレベルシフトすることが可能となるという効果を奏する。
【０３６１】
また、入力信号がＭＯＳトランジスタのゲートに入力されるため、入力信号を入力するための端子部に不要な電流の流出入阻止が可能である。この結果、入力信号を入力するための端子部に信号を供給するためのアンプやバッファなどの回路の電流駆動能力が高い必要がなく、入力信号を発生させる回路のサイズの低減や消費電力を削減することができるという効果を奏する。
【０３６２】
さらに、本発明のレベルシフタ回路は、以上のように、Ｎ種類の上記クロック信号の互いに重ならないハイレベル期間またはローレベル期間は各上記クロック信号のアクティブ期間であり、各上記クロック信号の上記特定期間は、他の全ての上記クロック信号の各アクティブ期間である構成である。
【０３６３】
それゆえ、レベルシフト動作制御手段は、アクティブ期間検出手段が検出したアクティブ期間のレベルシフタのクロック信号がレベルシフトされた結果の信号を、他のレベルシフタのレベルシフト動作を停止させるための信号として用いることができるという効果を奏する。
【０３６４】
さらに、本発明のレベルシフタ回路は、以上のように、各上記クロック信号のアクティブ期間はハイレベル期間である構成である。
【０３６５】
それゆえ、レベルシフト動作制御手段は、アクティブ期間検出手段が検出したアクティブ期間のレベルシフタのクロック信号が電源電圧のハイレベルにレベルシフトされた結果の信号を、他のレベルシフタのレベルシフト動作を停止させるための信号として用いることができるという効果を奏する。
【０３６６】
さらに、本発明のレベルシフタ回路は、以上のように、各上記クロック信号のアクティブ期間はローレベル期間である構成である。
【０３６７】
それゆえ、レベルシフト動作制御手段は、アクティブ期間検出手段が検出したアクティブ期間のレベルシフタのクロック信号が電源電圧のローレベルにレベルシフトされた結果の信号を、他のレベルシフタのレベルシフト動作を停止させるための信号として用いることができるという効果を奏する。
【０３６８】
さらに、本発明のレベルシフタ回路は、以上のように、各上記レベルシフタは、全ての上記レベルシフタに共通に上記レベルシフト動作用のオフセット電圧を生成して出力するオフセッタ部と、上記オフセット電圧が入力されて上記レベルシフト動作を行うレベルシフト部とを備え、上記所定回路は、上記レベルシフト部に含まれていると共に、上記レベルシフト部が上記レベルシフト動作を行うときには上記オフセット電圧が入力されて上記レベルシフト動作の少なくとも一部を行い、上記レベルシフト動作制御手段は、上記特定期間に上記オフセット電圧が上記所定回路に入力されるのを遮断することにより、上記所定回路に上記定常電流が流れるのを阻止して上記レベルシフト動作を停止させる構成である。
【０３６９】
それゆえ、特定期間であるか否かに関わらずオフセット電圧を生成して出力するオフセッタ部を、全てのレベルシフタに共通とする分、構成が簡略化されると共に消費電力が低減されるという効果を奏する。
【０３７０】
また、本発明の表示装置は、以上のように、複数の画素と、複数のデータ信号線と、複数の走査信号線と、予め定められた周期の第１クロック信号に同期して、走査信号を各上記走査信号線へ出力する走査信号線駆動回路と、予め定められた周期の第２クロック信号に同期して入力される各上記画素の表示状態を示す映像信号から、上記走査信号が与えられた上記走査信号線の各上記画素へのデータ信号を抽出して、各上記データ信号線へ出力するデータ信号線駆動回路とを備える表示装置において、前記いずれかのレベルシフタ回路を備え、上記第１クロック信号および上記第２クロック信号の少なくとも一方は、上記レベルシフタ回路によってレベルシフトされた２種類のクロック信号である構成である。
【０３７１】
それゆえ、レベルシフタ回路の消費電力が削減される分、表示装置全体の消費電力が削減されるという効果を奏する。
【０３７２】
さらに、本発明の表示装置は、以上のように、上記走査信号線駆動回路および上記データ信号線駆動回路のうちの、上記レベルシフタ回路によってレベルシフトされた上記２種類のクロック信号が入力されるものは、上記レベルシフタ回路と共に上記画素と同一基板上に形成される構成である。
【０３７３】
それゆえ、クロック信号用の配線系統を同一基板上に作り込むことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるレベルシフタ回路の構成を示す回路図である。
【図２】図１のレベルシフタ回路に入力されるクロック信号とそのレベルシフト後の信号とを示すタイミングチャートである。
【図３】本発明の第２の実施の形態におけるレベルシフタ回路の構成を示す回路図である。
【図４】本発明の第３の実施の形態におけるレベルシフタ回路の構成を示す回路ブロック図である。
【図５】図４のレベルシフタ回路に備えられる１つのレベルシフタの構成を示す回路図である。
【図６】図４のレベルシフタ回路に入力されるクロック信号とそのレベルシフト後の信号とを示すタイミングチャートである。
【図７】本発明の第４の実施の形態におけるレベルシフタ回路の構成を示す回路ブロック図である。
【図８】図７のレベルシフタ回路に備えられる１つのレベルシフタのオフセッタ部を除いた構成を示す回路図である。
【図９】本発明の第５の実施の形態における表示装置の構成を示すブロック図である。
【図１０】図９の表示装置に備えられるレベルシフタ回路群の構成を示すブロック図である。
【図１１】本発明に係る第６の実施の形態におけるレベルシフタ回路の構成を示す回路ブロック図である。
【図１２】図１１のレベルシフタ回路に入力されるクロック信号とそのレベルシフト後の信号とを示すタイミングチャートである。
【図１３】上記レベルシフタ回路の全体構成を示すブロック図である。
【図１４】本発明に係る第７の実施の形態におけるレベルシフタ回路の構成を示す回路ブロック図である。
【図１５】上記レベルシフタ回路の全体構成を示すブロック図である。
【図１６】図１５のレベルシフタ回路からの出力信号と、アクティブ期間検出とを示すタイミングチャートである。
【図１７】図１５のレベルシフタ回路に入力されるクロック信号とそのレベルシフト後の信号とを示すタイミングチャートである。
【図１８】本発明の第８の実施の形態における表示装置の構成を示すブロック図であり、（ａ）は、全体構成を示し、（ｂ）は画素部分を示す。
【図１９】上記表示装置のＳＳＤ回路の回路ブロック図である。
【図２０】上記ＳＳＤ回路の動作例を示す各タイミングチャートである。
【図２１】従来のレベルシフタ回路の構成を示す回路図である。
【図２２】図２１のレベルシフタ回路に入力されるクロック信号とそのレベルシフト後の信号とを示すタイミングチャートである。
【符号の説明】
１　　　　レベルシフタ回路
２　　　　オフセッタ部
３　　　　レベルシフト部
１１　　　　レベルシフタ回路
２１　　　　レベルシフタ回路
３１　　　　レベルシフタ回路
５１　　　　オフセッタ部
１００　　　　マトリックス型表示装置（表示装置）
１０１　　　　データ信号線駆動回路
１０２　　　　走査信号線駆動回路
１０３　　　　データ信号線
１０４　　　　走査信号線
１０５　　　　表示素子（画素）
ＣＫ１、ＣＫ２、…、ＣＫｎ、…、ＣＫＮクロック信号
ＧＣＫ１、ＧＣＫ２走査動作クロック信号（クロック信号）
ＳＣＫ、ＳＣＫＢデータ動作クロック信号（クロック信号）
ＬＳ１、ＬＳ２、…、ＬＳｎ、…ＬＳＮレベルシフタ
Ｎ４　　　　トランジスタ（ＭＯＳトランジスタ）
Ｖｄｄ　　　　駆動電圧（電源電圧、ハイレベル）
Ｖｓｓ　　　　電源電圧（ローレベル）

Claims (18)

1. 互いにハイレベル期間が重ならない位相、および互いにローレベル期間が重ならない位相のうち少なくとも一方を有する２種類のクロック信号のハイレベルを所定の電源電圧のハイレベルおよびローレベルの一方のレベルに変換すると共に、上記クロック信号のローレベルを上記電源電圧のハイレベルおよびローレベルの他方のレベルに変換するレベルシフト動作を行うレベルシフタを上記クロック信号ごとに備え、
   各上記レベルシフタは、対応する上記クロック信号の非アクティブ期間に、上記レベルシフタの所定回路に所定の定常電流を流して発生する所定電圧を用いることにより上記レベルシフト動作を行うレベルシフタ回路において、
   上記レベルシフタのそれぞれに対して上記非アクティブ期間のうちの特定期間に、上記所定回路に上記定常電流が流れるのを阻止して上記レベルシフト動作を停止させるレベルシフト動作制御手段を備えていることを特徴とするレベルシフタ回路。
2. 上記レベルシフト動作制御手段は、各上記レベルシフタに、上記特定期間に、上記定常電流を流して発生する上記所定電圧を用いることに替えて、上記電源電圧へのプルアップまたはプルダウンによって発生する代替電圧を用いることにより、上記レベルシフト動作による上記クロック信号の変換後レベルに替わる非アクティブレベルを生成して出力させることを特徴とする請求項１に記載のレベルシフタ回路。
3. 上記各クロック信号の互いに重ならない上記ハイレベル期間または上記ローレベル期間のデューティは（１００×０．５）％未満であることを特徴とする請求項１または２に記載のレベルシフタ回路。
4. 各上記レベルシフタは上記所定回路として、ソースに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えていることを特徴とする請求項１ないし３のいずれかに記載のレベルシフタ回路。
5. 各上記レベルシフタは上記所定回路として、ゲートに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えていることを特徴とする請求項１ないし３のいずれかに記載のレベルシフタ回路。
6. ２種類の上記クロック信号の互いに重ならないハイレベル期間またはローレベル期間は各上記クロック信号のアクティブ期間であり、各上記クロック信号の上記特定期間は、他方の上記クロック信号の各アクティブ期間であることを特徴とする請求項１ないし５のいずれかに記載のレベルシフタ回路。
7. 互いにハイレベル期間が重ならないような位相、および互いにローレベル期間が重ならないような位相のうちいずれか一方を有するＮ種類（Ｎは２以上の整数）のクロック信号のハイレベルを所定の電源電圧のハイレベルおよびローレベルの一方のレベルに変換すると共に、上記クロック信号のローレベルを上記電源電圧のハイレベルおよびローレベルの他方のレベルに変換するレベルシフト動作を行うレベルシフタを上記クロック信号ごとに備え、
   各上記レベルシフタは、対応する上記クロック信号の非アクティブ期間に、上記レベルシフタの所定回路に所定の定常電流を流して発生する所定電圧を用いることにより上記レベルシフト動作を行うレベルシフタ回路において、
   各上記レベルシフタの上記クロック信号がアクティブ期間であるか非アクティブ期間であるかを検出するアクティブ期間検出手段と、
   上記アクティブ期間検出手段が検出した非アクティブ期間のうちの特定期間に、上記所定回路に上記定常電流が流れるのを阻止して上記レベルシフト動作を停止させるレベルシフト動作制御手段を備えていることを特徴とするレベルシフタ回路。
8. 上記レベルシフト動作制御手段は、各上記レベルシフタに、上記特定期間に、上記定常電流を流して発生する上記所定電圧を用いることに替えて、上記電源電圧へのプルアップまたはプルダウンによって発生する代替電圧を用いることにより、上記レベルシフト動作による上記クロック信号の変換後レベルに替わる非アクティブレベルを生成して出力させることを特徴とする請求項７に記載のレベルシフタ回路。
9. 上記各クロック信号の互いに重ならない上記ハイレベル期間または上記ローレベル期間のデューティは（１００×１／Ｎ）％未満であることを特徴とする請求項７または８に記載のレベルシフタ回路。
10. 各上記レベルシフタは上記所定回路として、ソースに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えていることを特徴とする請求項７ないし９のいずれかに記載のレベルシフタ回路。
11. 各上記レベルシフタは上記所定回路として、ゲートに上記クロック信号が入力されるＭＯＳトランジスタを備えたスイッチングＭＯＳトランジスタ構成で、上記レベルシフタの上記レベルシフト動作中に常時電流を導通させる電流駆動型の、上記クロック信号のハイレベルおよびローレベルの一方を上記クロック信号のハイレベルより高い上記電源電圧のハイレベルに昇圧する昇圧部、および上記クロック信号のハイレベルおよびローレベルの他方を上記クロック信号のローレベルより低い上記電源電圧のローレベルに降圧する降圧部の少なくとも一方を備えていることを特徴とする請求項７ないし９のいずれかに記載のレベルシフタ回路。
12. Ｎ種類の上記クロック信号の互いに重ならないハイレベル期間またはローレベル期間は各上記クロック信号のアクティブ期間であり、各上記クロック信号の上記特定期間は、他の全ての上記クロック信号の各アクティブ期間であることを特徴とする請求項７ないし１１のいずれかに記載のレベルシフタ回路。
13. 各上記クロック信号のアクティブ期間はハイレベル期間であることを特徴とする請求項７ないし１２のいずれかに記載のレベルシフタ回路。
14. 各上記クロック信号のアクティブ期間はローレベル期間であることを特徴とする請求項７ないし１２のいずれかに記載のレベルシフタ回路。
15. 各上記レベルシフタは、全ての上記レベルシフタに共通に上記レベルシフト動作用のオフセット電圧を生成して出力するオフセッタ部と、上記オフセット電圧が入力されて上記レベルシフト動作を行うレベルシフト部とを備え、
    上記所定回路は、上記レベルシフト部に含まれていると共に、上記レベルシフト部が上記レベルシフト動作を行うときには上記オフセット電圧が入力されて上記レベルシフト動作の少なくとも一部を行い、
    上記レベルシフト動作制御手段は、上記特定期間に上記オフセット電圧が上記所定回路に入力されるのを遮断することにより、上記所定回路に上記定常電流が流れるのを阻止して上記レベルシフト動作を停止させることを特徴とする請求項１ないし１４のいずれかに記載のレベルシフタ回路。
16. 上記レベルシフト動作制御手段は、他のレベルシフタの出力が入力されて、上記特定期間を判定するようになっていることを特徴とする請求項１または７記載のレベルシフタ回路。
17. 複数の画素と、
    複数のデータ信号線と、
    複数の走査信号線と、
    予め定められた周期の第１クロック信号に同期して、走査信号を各上記走査信号線へ出力する走査信号線駆動回路と、
    予め定められた周期の第２クロック信号に同期して入力される各上記画素の表示状態を示す映像信号から、上記走査信号が与えられた上記走査信号線の各上記画素へのデータ信号を抽出して、各上記データ信号線へ出力するデータ信号線駆動回路とを備える表示装置において、
    請求項１ないし１６のいずれかに記載のレベルシフタ回路を備え、上記第１クロック信号および上記第２クロック信号の少なくとも一方は、上記レベルシフタ回路によってレベルシフトされた２種類のクロック信号であることを特徴とする表示装置。
18. 上記走査信号線駆動回路および上記データ信号線駆動回路のうちの、上記レベルシフタ回路によってレベルシフトされた上記２種類のクロック信号が入力されるものは、上記レベルシフタ回路と共に上記画素と同一基板上に形成されることを特徴とする請求項１７に記載の表示装置。

Images