JP4457810B2 - 表示装置駆動回路 - Google Patents
表示装置駆動回路 Download PDFInfo
- Publication number
- JP4457810B2 JP4457810B2 JP2004248476A JP2004248476A JP4457810B2 JP 4457810 B2 JP4457810 B2 JP 4457810B2 JP 2004248476 A JP2004248476 A JP 2004248476A JP 2004248476 A JP2004248476 A JP 2004248476A JP 4457810 B2 JP4457810 B2 JP 4457810B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
図25は、PDPを駆動するためのPDP駆動装置の概略の構成例を示す図である。
PDP700の駆動装置は複数のスキャンドライバIC(Integrated Circuit)800−1、800−2、800−3、…、800−kと、データ(アドレス)ドライバIC900−1、900−2、900−3、…、900−mなど(ここでk,mは任意の数である)から構成される。
図26は、従来の表示装置駆動回路の構成図である。
出力段回路830は、レベルシフタ回路831と、インバータ832、833と、バッファ回路834と、単位面積で多くの電流を流せる素子である2つのIGBT(Insulated Gate Bipolar Transistor)835、836を有している。
IGBT836のコレクタ端子は、高電圧電源端子VDHと接続されており、エミッタは出力端子Do及びIGBT835のコレクタと接続されている。また、IGBT835のエミッタは接地されている。
このような出力段回路830の動作をタイミング図を用いて説明する。
図28は、従来の出力段回路の動作を説明するタイミング図である。
出力段回路840は、図27で示した出力段回路830と同様に、レベルシフタ回路831と、IGBT835、836を有している。
なお、従来の表示装置駆動回路における配線パターンや基板への実装などの詳細は、例えば、特許文献4などに開示されている。
このような問題は、液晶ディスプレイやEL(Electro Luminescence)ディスプレイなどPDP以外のフラットパネルディスプレイを駆動する場合でも同様に生じる問題である。
まず、第1の実施の形態の表示装置駆動回路を説明する。
図1は、第1の実施の形態の表示装置駆動回路の概略の回路図である。
レベルシフタ回路13は、高耐圧のPMOS13a、13bと、NMOS13c、13dから構成される回路である。PMOS13aは、ソース端子を0〜100Vの高電圧を供給する高電圧電源端子VDHに、ドレイン端子をNMOS13cのドレイン端子、PMOS13bのゲート端子及びIGBT11のゲート端子に接続している。PMOS13aのゲート端子は、PMOS13bのドレイン端子及びNMOS13dのドレイン端子と接続されている。また、PMOS13bも同様に、ソース端子を高電圧電源端子VDHに接続しており、ドレイン端子はNMOS13dのドレイン端子及びPMOS13aのゲート端子に接続している。PMOS13bのゲート端子は、PMOS13aのドレイン端子と接続されている。また、NMOS13c、13dのソース端子はともに基準電源端子GNDに接続される。NMOS13cのゲート端子にはNAND回路14bの出力信号が入力され、NMOS13dのゲート端子にはNAND回路14bの出力信号がインバータ14dを介して入力される。
NAND回路14bは、入力端子INに入力される入力信号と制御信号入力端子HiZ_INに入力される制御信号とのNAND論理をとり、出力する。NAND回路14cは、入力端子INに入力される入力信号をインバータ14eにより反転させた信号と、制御信号とのNAND論理をとり、出力する。
以下、図1で示す第1の実施の形態の表示装置駆動回路の動作を説明する。
クロック信号に同期して、出力段回路10の入力端子INにHレベルの入力信号が入力されると、NAND回路14bの出力はLレベルとなり、レベルシフタ回路13のNMOS13cはオフし、NMOS13dのゲート端子にはHレベルの信号が入力されオンする。これによって、PMOS13aがオンし、IGBT11のゲート端子に入力されるゲート信号は100Vとなる。これによりIGBT11はオンして、出力端子Doに100Vの出力信号を出力する。このとき、IGBT12のゲート端子に入力されるゲート信号は、NAND回路14cの出力がHレベルとなることからバッファ回路14aで反転されLレベルとなり、IGBT12はオフする。
タイマ回路20は、クロック信号が入力されてから所定時間経過しても次のクロック信号が入ってこない場合には、出力段回路10へLレベルの制御信号を送出する。このとき入力端子INからの入力信号に係わらず、出力段回路10のNAND回路14b、14cの出力はHレベルとなるので、IGBT11、12の両者ともオフし、出力端子Doはハイインピーダンス状態となる。
図2は、第1の実施の形態の表示装置駆動回路の詳細な回路図である。
第1の実施の形態の表示装置駆動回路100aは、出力段回路10−1、10−2、10−3、…、10−nを複数ビット分(例えば、64ビット分)有しており、それに対応して、図25で示した走査・維持電極911を制御するシリアル信号を端子DATAより入力し、端子CLKに入力されるクロック信号に同期させてパラレル信号に変換するシフトレジスタ30−1、30−2、30−3、…、30−nと、シフトレジスタ30−1、30−2、30−3、…、30−nからビットごとに転送された信号を、出力段回路10−1、10−2、10−3、…、10−nに送出するデータセレクタ40−1、40−2、40−3、…、40−nを有する。なお、データセレクタ40−1、40−2、40−3、…、40−nに接続される端子SHには、全ての走査・維持電極911を、Hレベルにする際の全出力Hレベル固定信号が入力され、端子SLには、全ての走査・維持電極911を、Lレベルにする際の全出力Lレベル固定信号が入力される。タイマ回路20は、全ビットの出力段回路10−1、10−2、10−3、…、10−nに共通に1つのみ有している。
図3は、タイマ回路の回路図である。
遅延回路21は、直列に奇数個接続したインバータ21a、21b、21cからなる。ここでは、3つのインバータ21a、21b、21cを直列に接続した場合について図示しているが、遅延時間を調整するために、素子の段数は適宜変更してよい。遅延回路21での遅延時間は、例えば100ns程度にする。
図4は、タイマ回路の動作を説明するタイミング図である。
この図では、クロック信号入力端子CLK_INに入力されるクロック信号、NAND回路23の出力であるリセット信号、制御信号出力端子HiZ_OUTから取り出されるタイマ回路20の出力である制御信号の電圧波形を示している。
図5は、データセレクタの回路図である。
NAND回路44の一方の入力端子には、シフトレジスタ30−1〜30−nから端子DAに入力されたデータがインバータ41を介して入力され、他方の入力端子には、端子SLに入力される全出力Lレベル固定信号がインバータ42を介して入力される。NAND回路45の一方の入力端子には、NAND回路44からの出力が入力され、他方の入力端子には、端子SHに入力される全出力Hレベル固定信号がインバータ43を介して入力される。NAND回路45の出力がこのデータセレクタ40の出力となり、前述した出力段回路10−1、10−2、10−3、…、10−nの入力端子INに入力される。
この図では、アドレス放電時におけるクロック信号入力端子CLK_INに入力されるクロック信号、出力段回路10−1〜10−nの出力端子Do1〜Donの出力波形(Do1〜Don出力波形)を示している。
図7は、出力端子Do2と出力端子Do3が短絡したときのDo2、Do3出力波形を示す図である。
ここでは、比較のため、まず従来の表示装置駆動回路の出力波形について示す。
この図のように、出力端子Do2と出力端子Do3が短絡していた場合で、クロック信号が遅れて、出力段回路10−1〜10−nで用いられるIGBTの短絡耐量(10μs程度)を超えると素子破壊が発生する。
第1の実施の形態の表示装置駆動回路100aにおいては、タイマ回路20における遅延回路22(図3参照)で設定した遅延時間tdが経過すると、出力段回路10−1〜10−nの全てに、Lレベルの制御信号が入力される。これにより、出力段回路10−1〜10−nのIGBT11、12をオフし、出力端子Do1〜DonのDo1〜Don出力波形(図中ではDo2〜Do4出力波形のみ示している)はハイインピーダンス状態(HiZ)となり、例えば、中間レベル(50V程度)となる。これによって、短絡した出力端子Do2と出力端子Do3は、クロック信号が遅れて、IGBT11、12の短絡耐量(10μs程度)を超えた場合であっても、遅延時間tdでハイインピーダンス状態となるので、過電流が流れることを防止し、IGBT11、12の素子破壊を防止することができる。
図10では、図3で示したタイマ回路20と同一の構成要素については同一符号としている。遅延時間tdを決める図10で示すタイマ回路50の遅延回路52に、抵抗R、容量Cを用いている。ここでは、図3の遅延回路22のNAND回路22cとインバータ22dの代わりに、前段のインバータ22bの出力端子とNAND回路22eの一方の入力端子の間に、抵抗Rと一方を接地した容量Cを接続した場合について示している。このように接続した抵抗R、容量Cによる遅延回路を複数直列に接続するようにしてもよい。
この図のように、クロック信号に同期したアドレス放電期間の後に、全出力Hレベル固定信号または全出力Lレベル固定信号により、放電を維持するための放電維持期間を有する。
タイマ回路60は、クロック信号と、端子SH、SLから全出力Hレベル固定信号、全出力Lレベル固定信号を入力するNOR回路64aと、NOR回路64aの出力レベルを反転するインバータ64bからなるOR回路64を有している。その他の構成要素については、図10と同一であり同一符号として説明を省略する。なお、遅延回路52は、放電維持期間より長く、且つIGBTの短絡耐量より短い時間に遅延時間tdを設定する。
この図のように、図12のタイマ回路60を用いた表示装置駆動回路100bは、データセレクタ40−1〜40−nに接続される端子SH、SLとタイマ回路60にも接続するようにすればよい。他の構成は、図2の表示装置駆動回路100aと同じである。
図14は、第2の実施の形態の表示装置駆動回路の概略の回路図である。
第2の実施の形態の表示装置駆動回路は、出力段回路10aとして、IGBT11、12と、レベルシフタ回路13と、論理回路部14−2とを有している。また、第1の実施の形態の表示装置駆動回路と異なり、タイマ回路20、50、60とは異なる制御信号出力回路70を有する。
論理回路部14−2は、第1の実施の形態の論理回路部14−1と異なり、バッファ回路14f、NOR回路14gと、インバータ14h、14i、14jとから構成される。
NOR回路14gは、入力端子INに入力される入力信号をインバータ14hを介して入力し、制御信号入力端子HiZ_INに入力される制御信号とのNOR論理の結果を、レベルシフタ回路13のNMOS13dのゲート端子に入力する。また、インバータ14hの出力は、更にレベルシフタ回路13のNMOS13cのゲート端子に入力される。
以下、図14で示す第2の実施の形態の表示装置駆動回路の動作を説明する。
クロックに同期して入力信号がHレベルになると(図中のt3)、制御信号出力回路70は、Lレベルの制御信号を出力する。このとき入力信号はインバータ14hで反転され、レベルシフタ回路13のNMOS13cのゲート信号はLレベルとなり、NMOS13cはオフする。また、NOR回路14gの出力はHレベルとなり、これはNMOS13dのゲート信号となるのでNMOS13dはオンする。そしてPMOS13aがオン、PMOS13bがオフする。これにより、レベルシフタ回路13の出力は、VDH(100V)に立ち上がっていく。これがIGBT11のゲート信号となるので、IGBT11はオンする。一方、入力信号がHレベルのとき、IGBT12のゲート信号は、インバータ14i、14j、バッファ回路14fを介して、Lレベルとなり、IGBT12はオフする。以上の動作によって、出力信号のレベルはVDHに立ち上がる。この出力信号の立ち上がり時において、第2の実施の形態の表示装置駆動回路における制御信号出力回路70は、所定の遅延時間tda経過後に、IGBT11のゲート電位をハイインピーダンス状態にさせるための制御信号を生成し、制御信号出力端子HiZ_OUTから送出する。具体的には、図15のように、IGBT11のゲート信号がVDHに立ち上がるまでの時間、例えば、200ns経過後に、制御信号をHレベルにする。これにより、NOR回路14gの出力はLレベルとなり、レベルシフタ回路13のNMOS13dのゲート信号はLレベルとなりオフする。このとき入力端子INからの入力信号がHレベルであるのでNMOS13cもオフである。よって、IGBT11のゲート信号は、ハイインピーダンス状態(HiZ)となる。ハイインピーダンス状態の期間では、レベルシフタ回路13のそれぞれの素子の容量で、そのレベルを保持し、出力のIGBT11をオンし続けている。
図16は、第2の実施の形態の表示装置駆動回路の詳細な回路図である。
表示装置駆動回路100cは、出力段回路10a−1、10a−2、10a−3、…、10a−nを複数ビット分(例えば、64ビット分)有しており、それに対応して、図25で示した走査・維持電極911を制御するシリアル信号を端子DATAより入力し、端子CLKに入力されるクロック信号に同期させてパラレル信号に変換するシフトレジスタ30−1、30−2、30−3、…、30−nと、シフトレジスタ30−1、30−2、30−3、…、30−nからビットごとに転送された信号を、出力段回路10a−1、10a−2、10a−3、…、10a−nに送出するデータセレクタ40−1、40−2、40−3、…、40−nを有する。なお、データセレクタ40−1、40−2、40−3、…、40−nに接続される端子SHには、全ての走査・維持電極911を、Hレベルにする際の全出力Hレベル固定信号が入力され、端子SLには、全ての走査・維持電極911を、Lレベルにする際の全出力Lレベル固定信号が入力される。制御信号出力回路70は、全ビットの出力段回路10a−1、10a−2、10a−3、…、10a−nに共通に1つのみ有している。
図17は、制御信号出力回路の回路図である。
遅延回路71は、直列に奇数個接続したインバータ71a、71b、71cからなる。ここでは、3つのインバータ71a、71b、71cを直列に接続した場合について図示しているが、図15で示したような遅延時間tdaを調整するために、素子の段数は適宜変更してよい。遅延回路71での遅延時間tdaは、出力信号がHまたはLレベルに固定する時間、例えば200ns程度にする。
図18は、制御信号出力回路の動作を説明するタイミング図である。
この図では、クロック信号入力端子CLK_INに入力されるクロック信号、制御信号出力端子HiZ_OUTから取り出される制御信号出力回路70の出力である制御信号の電圧波形を示している。
上記のような表示装置駆動回路100cにおいて、出力端子Do1、Do2、…、Donが短絡せずに正常動作を行った場合の出力波形は、図6で示した通りである。
図19は、出力端子の短絡時における第2の実施の形態の表示装置駆動回路のDo2、Do3出力波形を示す図である。
以上説明したように、第2の実施の形態の表示装置駆動回路100cによっても、出力端子Do1〜Donが短絡した場合に、素子の電流密度を下げずに素子破壊を防止することができる。よって、PDPの表示装置駆動回路を、その面積を大きくすることなく設計することができる。
第3の実施の形態の表示装置駆動回路は、制御信号によって出力端子Doを入力信号によらずハイインピーダンス状態にする出力段回路を有している。
第3の実施の形態の表示装置駆動回路の出力段回路10bは、IGBT11、12と、レベルシフタ回路13と、論理回路部14−3とを有している。
論理回路部14−3は、第1及び第2の実施の形態の論理回路部14−1、14−2と異なり、3つのNOR回路14k、14l、14mから構成される。
NOR回路14mは、一方の入力端子を入力端子INと、他方の入力端子を制御信号入力端子HiZ_INと接続し、出力端子をIGBT12のゲート端子に接続している。
以下、図20で示す第3の実施の形態の表示装置駆動回路の動作を説明する。
通常動作(制御信号がLレベル)では、入力端子INからの入力信号にあわせて出力端子Doの出力信号も変化する。図21の例では、入力信号がHレベルになると、NOR回路14kの出力はLレベルになり、これがレベルシフタ回路13のNMOS13cのゲート信号となるので、NMOS13cはオフする。一方、NOR回路14lの出力はHレベルになり、これがレベルシフタ回路13のNMOS13dのゲート信号となるので、NMOS13dはオンする。これによって、PMOS13aはオン、PMOS13bはオフし、IGBT11のゲート信号はVDHになり、IGBT11はオンしIGBT11の出力信号もVDHに立ち上がる。一方、NOR回路14mの出力信号はLレベルとなり、これがIGBT12のゲート信号となるため、IGBT12はオフする。以上の動作により、出力端子Doの出力信号はVDHに立ち上がる。
図22は、第3の実施の形態の表示装置駆動回路の動作を示すタイミング図である。
第4の実施の形態の表示装置駆動回路は、制御信号によってIGBT11、12をオフし、出力端子Doをハイインピーダンス状態にする出力段回路を有している。
出力段回路10cは、IGBT11、12と、レベルシフタ回路13と、論理回路部14−4と、ダイオード17とを有している。
論理回路部14−4は、第1乃至第3の実施の形態の論理回路部14−1、14−2及び14−3と異なり、2つのNOT回路14o、14q、1つのNOR回路14n及び1つのNAND回路14pから構成される。
NAND回路14pの他方の入力端子は入力端子INに接続し、出力端子をレベルシフタ回路13のNMOS13cのゲート端子及びNOT回路14oの入力端子と接続している。
NOR回路14nは、一方の入力端子を入力端子INと、他方の入力端子を制御信号入力端子HiZ_INと接続し、出力端子をIGBT12のゲート端子に接続している。
その他の構成については、図14で示した第2の実施の形態の表示装置駆動回路の出力段回路10aと同様であるので説明を省略する。
図24は、第4の実施の形態の表示装置駆動回路の動作を示すタイミング図である。
また、以上ではPDPの駆動回路について説明したが、液晶ディスプレイパネルやELディスプレイなどの、他のフラットパネルディスプレイの駆動回路にも適用可能である。
11、12 IGBT
13 レベルシフタ回路
13a、13b PMOS
13c、13d NMOS
14 バッファ回路
15、16 NAND回路
14d、14e インバータ
20 タイマ回路
VDH 高電圧電源端子
GND 基準電源端子
IN 入力端子
HiZ_IN 制御信号入力端子
HiZ_OUT 制御信号出力端子
CLK_IN クロック信号入力端子
Do 出力端子
Claims (17)
- フラットパネルディスプレイを駆動する表示装置駆動回路において、
出力端子と高電圧を供給する高電圧電源端子との間に電気的に接続された第1のトランジスタと、前記出力端子と基準電源端子との間に接続された第2のトランジスタと、を有し、クロック信号に同期して入力される入力信号に応じて前記第1または前記第2のトランジスタの一方をオンして前記出力端子から出力信号を出力する出力段回路と、
前記クロック信号の入力を検出し、所定時間経過しても次の前記クロック信号が入力されないときに前記第1及び前記第2のトランジスタを両者オフさせるための制御信号を前記出力段回路へ送出するタイマ回路と、を有し、
前記出力段回路は、前記制御信号に応じて前記第1及び前記第2のトランジスタの両者をオフすることを特徴とする表示装置駆動回路。 - 前記出力段回路を複数有し、前記タイマ回路を全ての前記出力段回路に共通に1つのみ有したことを特徴とする請求項1記載の表示装置駆動回路。
- 前記制御信号の送出後に前記クロック信号が入力されると、前記入力信号に応じて、前記第1または前記第2のトランジスタの一方がオンすることを特徴とする請求項1記載の表示装置駆動回路。
- 前記フラットパネルディスプレイはプラズマディスプレイパネルであり、前記所定時間は、前記プラズマディスプレイパネルの1行分のアドレス放電期間より長く、前記第1または前記第2のトランジスタの短絡耐量より短いことを特徴とする請求項1記載の表示装置駆動回路。
- 前記タイマ回路は、全出力ハイレベル固定信号または全出力ロウレベル固定信号の入力を更に検出し、前記クロック信号、前記全出力ハイレベル固定信号または前記全出力ロウレベル固定信号が前記所定時間動作しない場合には、前記制御信号を送出することを特徴とする請求項1記載の表示装置駆動回路。
- 前記フラットパネルディスプレイはプラズマディスプレイパネルであり、前記所定時間は、前記プラズマディスプレイパネルの1パルス分の放電維持期間より長く、前記第1または前記第2のトランジスタの短絡耐量より短いことを特徴とする請求項5記載の表示装置駆動回路。
- フラットパネルディスプレイを駆動する表示装置駆動回路において、
出力端子と高電圧を供給する高電圧電源端子との間に電気的に接続された第1のトランジスタと、前記出力端子と基準電源端子との間に接続された第2のトランジスタと、を有し、クロック信号に同期して入力される入力信号に応じて前記第1または前記第2のトランジスタの一方をオンして前記出力端子から出力信号を出力する出力段回路と、
前記クロック信号の入力検出後の所定時間経過しても次の前記クロック信号が入力されないときに、前記第1及び前記第2のトランジスタを両者オフさせるための制御信号を前記出力段回路へ送出する制御信号出力回路と、を有し、
前記出力段回路は、前記制御信号に応じて前記第1及び前記第2のトランジスタの両者をオフすることを特徴とする表示装置駆動回路。 - フラットパネルディスプレイを駆動する表示装置駆動回路において、
出力端子と高電圧を供給する高電圧電源端子との間に電気的に接続された第1のトランジスタと、前記出力端子と基準電源端子との間に接続された第2のトランジスタと、を有し、クロック信号に同期して入力される入力信号に応じて前記第1または前記第2のトランジスタをオンまたはオフして前記出力端子から出力信号を出力する出力段回路と、
前記クロック信号の入力検出後の所定時間経過しても次の前記クロック信号が入力されないときに、前記第1のトランジスタのゲート電位をハイインピーダンス状態にする制御信号を前記出力段回路へ送出する制御信号出力回路と、
を有することを特徴とする表示装置駆動回路。 - 前記出力段回路は、前記ゲート電位を決定する第3及び第4のトランジスタを有したレベルシフタ回路を有し、前記第3または前記第4のトランジスタの一方は、前記制御信号に応じて制御されることを特徴とする請求項8記載の表示装置駆動回路。
- 前記入力信号及び前記制御信号により、前記第3及び前記第4のトランジスタを同時にオフすることにより、前記ゲート電位を前記ハイインピーダンス状態にすることを特徴とする請求項9記載の表示装置駆動回路。
- 前記所定時間は、前記ゲート電位がハイレベルになり、前記出力端子からの前記出力信号がハイレベルに固定されるまでの時間であることを特徴とする請求項8記載の表示装置駆動回路。
- 前記出力段回路を複数有し、前記制御信号出力回路を全ての前記出力段回路に共通に1つのみ有したことを特徴とする請求項8記載の表示装置駆動回路。
- 前記出力段回路は、前記制御信号に応じて前記第2のトランジスタをオフすることを特徴とする請求項8記載の表示装置駆動回路。
- フラットパネルディスプレイを駆動する表示装置駆動回路において、
出力端子と高電圧を供給する高電圧電源端子との間に電気的に接続された第1のトランジスタと、
前記出力端子と基準電源端子との間に接続された第2のトランジスタと、
一方の入出力端子を前記基準電源端子に接続した第3及び第4のトランジスタと、前記第3及び前記第4のトランジスタの他方の入出力端子と前記高電圧電源端子との間に接続された第5及び第6のトランジスタと、を有し、前記第3のトランジスタと前記第5のトランジスタ間のノードを前記第6のトランジスタのゲート端子及び前記第1のトランジスタのゲート端子に電気的に接続し、前記第4のトランジスタと前記第6のトランジスタ間のノードを前記第5のトランジスタのゲート端子に電気的に接続したレベルシフタ回路と、
クロック信号に同期して入力される入力信号に応じて前記第3及び前記第4のトランジスタをオンまたはオフさせる信号を生成し、前記第1のトランジスタのゲート電位をハイインピーダンス状態にする制御信号が入力されると、前記入力信号に係わらず前記第3及び前記第4のトランジスタを共にオフさせる信号を生成する論理回路と、を有し、
前記レベルシフタ回路は、前記論理回路から前記第3及び前記第4のトランジスタを共にオフさせる前記信号を入力すると、前記入力信号に係わらず前記第3及び前記第4のトランジスタを同時にオフし、前記第1のトランジスタの前記ゲート電位をハイインピーダンス状態にすることを特徴とする表示装置駆動回路。 - 前記制御信号が入力されると、前記第2のトランジスタをオフし、前記出力端子の電位をハイインピーダンス状態とすることを特徴とする請求項14記載の表示装置駆動回路。
- 前記制御信号は、前記出力端子からの出力信号がハイレベルまたはロウレベルに固定されるまでの所定時間経過後に入力され、前記クロック信号の入力に応じてリセットされることを特徴とする請求項14記載の表示装置駆動回路。
- 前記第1または前記第2のトランジスタは、IGBTであることを特徴とする請求項1乃至16のいずれか一項に記載の表示装置駆動回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004248476A JP4457810B2 (ja) | 2004-03-04 | 2004-08-27 | 表示装置駆動回路 |
KR1020050014144A KR100872923B1 (ko) | 2004-03-04 | 2005-02-21 | 표시장치 구동회로 |
US11/062,780 US7173454B2 (en) | 2004-03-04 | 2005-02-23 | Display device driver circuit |
CNB2005100529209A CN100435192C (zh) | 2004-03-04 | 2005-02-28 | 显示装置驱动电路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004061176 | 2004-03-04 | ||
JP2004248476A JP4457810B2 (ja) | 2004-03-04 | 2004-08-27 | 表示装置駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005284242A JP2005284242A (ja) | 2005-10-13 |
JP4457810B2 true JP4457810B2 (ja) | 2010-04-28 |
Family
ID=34914517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004248476A Expired - Fee Related JP4457810B2 (ja) | 2004-03-04 | 2004-08-27 | 表示装置駆動回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7173454B2 (ja) |
JP (1) | JP4457810B2 (ja) |
KR (1) | KR100872923B1 (ja) |
CN (1) | CN100435192C (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4340195B2 (ja) * | 2004-06-10 | 2009-10-07 | Okiセミコンダクタ株式会社 | 信号発生回路および信号発生回路付きレベルシフタ |
JP4779403B2 (ja) * | 2005-03-30 | 2011-09-28 | 富士電機株式会社 | 表示パネル駆動装置 |
WO2009011136A1 (ja) * | 2007-07-19 | 2009-01-22 | Panasonic Corporation | プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置 |
US20090072622A1 (en) * | 2007-09-14 | 2009-03-19 | Hitachi, Ltd. | Load drive circuit, delay circuit, and semiconductor device |
JP2010107697A (ja) * | 2008-10-30 | 2010-05-13 | Hitachi Ltd | プラズマディプレイ装置、及び半導体装置 |
US20100271103A1 (en) * | 2009-04-23 | 2010-10-28 | Hitachi, Ltd. | Semiconductor integrated circuit device |
JP2011124657A (ja) * | 2009-12-08 | 2011-06-23 | Renesas Electronics Corp | 駆動回路 |
CN103647438B (zh) * | 2013-12-18 | 2016-03-02 | 嘉兴中润微电子有限公司 | 无电荷泵结构的低功耗功率管驱动电路 |
JP2018107933A (ja) * | 2016-12-27 | 2018-07-05 | 株式会社東海理化電機製作所 | 駆動用集積回路及び駆動システム |
US11250800B2 (en) * | 2019-04-02 | 2022-02-15 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Shift register unit and driving method thereof, and gate driving circuit, display apparatus |
US11764209B2 (en) * | 2020-10-19 | 2023-09-19 | MW RF Semiconductors, LLC | Power semiconductor device with forced carrier extraction and method of manufacture |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3155032B2 (ja) * | 1991-08-08 | 2001-04-09 | 株式会社リコー | 半導体メモリにおける出力回路 |
KR0172380B1 (ko) | 1995-06-17 | 1999-03-30 | 김광호 | 반도체 메모리장치의 데이터 출력버퍼 |
JPH0974345A (ja) * | 1995-09-05 | 1997-03-18 | Fuji Electric Co Ltd | 絶縁ゲート半導体素子の駆動回路 |
JPH09153776A (ja) * | 1995-11-29 | 1997-06-10 | Toyo Electric Mfg Co Ltd | 電力用半導体駆動回路 |
JP3036482B2 (ja) | 1997-09-17 | 2000-04-24 | 日本電気株式会社 | 出力バッファ回路 |
JPH11205112A (ja) * | 1998-01-20 | 1999-07-30 | Toshiba Microelectronics Corp | 高耐圧パワー集積回路 |
JP2000164730A (ja) | 1998-11-26 | 2000-06-16 | Fuji Electric Co Ltd | Mos型半導体集積回路 |
KR100308792B1 (ko) | 1999-09-28 | 2001-11-02 | 윤종용 | 레벨시프터를 가지는 반도체 장치의 데이터 출력회로 및 데이터 출력방법 |
JP2001134230A (ja) | 1999-11-01 | 2001-05-18 | Texas Instr Japan Ltd | 表示装置駆動回路 |
JP2002341785A (ja) * | 2001-05-11 | 2002-11-29 | Fuji Electric Co Ltd | ドライバic実装モジュール |
JP3736453B2 (ja) * | 2001-12-21 | 2006-01-18 | 株式会社デンソー | 負荷駆動回路 |
KR20040081101A (ko) * | 2001-12-27 | 2004-09-20 | 가부시끼가이샤 르네사스 테크놀로지 | 표시 구동 제어 시스템 |
JP4421208B2 (ja) * | 2002-05-17 | 2010-02-24 | シャープ株式会社 | レベルシフタ回路およびそれを備えた表示装置 |
US6812746B2 (en) * | 2002-11-12 | 2004-11-02 | Micron Technology, Inc. | Method and apparatus for amplifying a regulated differential signal to a higher voltage |
US6870895B2 (en) * | 2002-12-19 | 2005-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
JP2004260776A (ja) * | 2003-02-28 | 2004-09-16 | Matsushita Electric Ind Co Ltd | 容量性負荷駆動回路および液晶表示装置 |
JP2004325705A (ja) * | 2003-04-24 | 2004-11-18 | Renesas Technology Corp | 半導体集積回路装置 |
-
2004
- 2004-08-27 JP JP2004248476A patent/JP4457810B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-21 KR KR1020050014144A patent/KR100872923B1/ko not_active IP Right Cessation
- 2005-02-23 US US11/062,780 patent/US7173454B2/en not_active Expired - Fee Related
- 2005-02-28 CN CNB2005100529209A patent/CN100435192C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100872923B1 (ko) | 2008-12-08 |
KR20060043029A (ko) | 2006-05-15 |
CN100435192C (zh) | 2008-11-19 |
US7173454B2 (en) | 2007-02-06 |
US20050195179A1 (en) | 2005-09-08 |
JP2005284242A (ja) | 2005-10-13 |
CN1664897A (zh) | 2005-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100872923B1 (ko) | 표시장치 구동회로 | |
US7078865B2 (en) | Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same | |
EP3151235B1 (en) | Shift register, gate integrated drive circuit, and display screen | |
JP4256099B2 (ja) | ディスプレイパネル駆動回路及びプラズマディスプレイ | |
JP2004309983A (ja) | 容量性負荷駆動回路およびプラズマディスプレイ装置 | |
JP2004325705A (ja) | 半導体集積回路装置 | |
KR20050014672A (ko) | 표시장치 구동 회로 | |
KR20060133462A (ko) | 구동 회로 및 표시 장치 | |
JP4569210B2 (ja) | 表示装置駆動回路 | |
JP4779403B2 (ja) | 表示パネル駆動装置 | |
JP5128805B2 (ja) | 表示駆動装置 | |
JP2006058799A (ja) | 表示装置駆動用集積回路 | |
JP2008211721A (ja) | 表示装置駆動回路 | |
WO2010058469A1 (ja) | フラットパネルディスプレイの駆動回路 | |
US20080117125A1 (en) | Plasma display and driver thereof | |
JP5191724B2 (ja) | アドレス駆動回路及びプラズマディスプレイ装置 | |
JP4719813B2 (ja) | プラズマディスプレイ装置 | |
JP2007142012A (ja) | 半導体集積回路装置 | |
JP2000081855A (ja) | 表示パネルの駆動回路 | |
JP2009258283A (ja) | 半導体集積回路 | |
KR20020064460A (ko) | 플라즈마 표시 패널의 구동장치 | |
JP2009217070A (ja) | 表示駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |