JP2018107933A - 駆動用集積回路及び駆動システム - Google Patents

駆動用集積回路及び駆動システム Download PDF

Info

Publication number
JP2018107933A
JP2018107933A JP2016253452A JP2016253452A JP2018107933A JP 2018107933 A JP2018107933 A JP 2018107933A JP 2016253452 A JP2016253452 A JP 2016253452A JP 2016253452 A JP2016253452 A JP 2016253452A JP 2018107933 A JP2018107933 A JP 2018107933A
Authority
JP
Japan
Prior art keywords
drive
input
driving
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016253452A
Other languages
English (en)
Inventor
青木　大輔
Daisuke Aoki
大輔 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2016253452A priority Critical patent/JP2018107933A/ja
Priority to CN201711180337.5A priority patent/CN108242212B/zh
Priority to US15/830,460 priority patent/US20180183236A1/en
Priority to EP17205843.0A priority patent/EP3343767A1/en
Publication of JP2018107933A publication Critical patent/JP2018107933A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/14—Balancing the load in a network
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

【課題】複数の負荷を駆動する駆動電流を効果的に制限することができ、かつ、回路規模を小さくすることができる駆動用集積回路及び駆動システムを提供する。【解決手段】駆動システム１に組み込まれる駆動用集積回路５０は、多入力検出回路２０と、駆動回路３０とを備えている。多入力検出回路２０では、複数の第１駆動信号Ｓ１〜第６駆動信号Ｓ６のうち例えば１つの第１駆動信号Ｓ１が入力されると第１検出信号Ｓｍが出力される。また、多入力検出回路２０では、例えば複数の第１駆動信号Ｓ１及び第２駆動信号Ｓ２が入力されると第２検出信号Ｓｍが出力される。第２検出信号Ｓｍが出力されたとき、駆動回路３０では、第１負荷４１及び第２負荷４２に流れる第１駆動電流Ｉｄ１及び第２駆動電流Ｉｄ２の電流量が制限される。【選択図】図１

Description

本発明は、駆動用集積回路及び駆動システムに関し、特に複数の負荷を駆動する駆動用集積回路及びこの駆動用集積回路と複数の負荷とを含んで構築される駆動システムに関する。
下記特許文献１には、過電流保護装置が開示されている。過電流保護装置は、外部入力端子と外部出力端子との間に、ドライバトランジスタと、過電流制限回路と、過電流検出回路とを備えている。ドライバトランジスタは負荷を駆動する。過電流制限回路はドライバトランジスタのゲート電圧を制御し、この過電流制限回路により過電流が制限される。一方、過電流検出回路では、ドライバトランジスタのソース領域とドレイン領域との間に流れる電流が検出され、ゲート電圧が制御される。
複数の負荷が同時に駆動されると、駆動電流量が増大し、電流過熱が生じる。上記過電流保護装置を用いて過電流を制限する場合、複数の負荷をそれぞれ駆動する複数のドライバトランジスタ毎に過電流制限回路及び過電流検出回路が必要になる。このため、過電流保護装置の回路規模が負荷数の増加に伴い増大するので、改善の余地があった。
特許５４３４１７０号公報
本発明は、上記事実を考慮し、複数の負荷を駆動する駆動電流を効果的に制限することができ、かつ、回路規模を小さくすることができる駆動用集積回路及び駆動システムを提供する。
本発明の第１実施態様に係る駆動用集積回路は、第１駆動信号及び第２駆動信号の一方が入力されると第１検出信号が出力され、第１駆動信号及び第２駆動信号の双方が入力されると第２検出信号が出力される多入力検出回路と、第１負荷に接続される第１電流経路を有し、第１駆動信号及び第１検出信号が入力されると第１電流経路に第１負荷を駆動する第１駆動電流が流れ、第１駆動信号及び第２検出信号が入力されると第１駆動電流の電流量が制限される第１駆動部と、第２負荷に接続される第２電流経路を有し、第２駆動信号及び第１検出信号が入力されると第２電流経路に第２負荷を駆動する第２駆動電流が流れ、第２駆動信号及び第２検出信号が入力されると第２駆動電流の電流量が制限される第２駆動部と、を備えている。
第１実施態様に係る駆動用集積回路は、多入力検出回路と、第１駆動部と、第２駆動部とを備える。多入力検出回路では、第１駆動信号及び第２駆動信号の一方が入力されると第１検出信号が出力される。また、多入力検出回路では、第１駆動信号及び第２駆動信号の双方が入力されると第２検出信号が出力される。
第１駆動部は、第１負荷に接続される第１電流経路を有する。第１駆動部では、第１駆動信号及び第１検出信号が入力されると、第１電流経路に第１負荷を駆動する第１駆動電流が流れ、第１駆動信号及び第２検出信号が入力されると、第１駆動電流の電流量が制限される。
第２駆動部は、第２負荷に接続される第２電流経路を有する。第２駆動部では、第２駆動信号及び第１検出信号が入力されると、第２電流経路に第２負荷を駆動する第２駆動電流が流れ、第２駆動信号及び第２検出信号が入力されると、第２駆動電流の電流量が制限される。
ここで、駆動用集積回路は複数の第１駆動部及び第２駆動部に対して１つの多入力検出回路を備える。この多入力検出回路により複数の第１駆動信号及び第２駆動信号が入力されたとき、第１駆動電流又は第２駆動電流の電流量を制限することができる。
本発明の第２実施態様に係る駆動用集積回路では、第１実施態様に係る駆動用集積回路において、第１駆動部は、第１駆動信号に基づいて動作が制御される第１駆動トランジスタと、第１駆動信号及び第１検出信号、第２検出信号のいずれかに基づいて動作が制御される第２駆動トランジスタとを第１電流経路に電気的に並列に接続して構成され、第２駆動部は、第２駆動信号に基づいて動作が制御される第３駆動トランジスタと、第２駆動信号及び第１検出信号、第２検出信号のいずれかに基づいて動作が制御される第４駆動トランジスタとを第２電流経路に電気的に並列に接続して構成されている。
第２実施態様に係る駆動用集積回路によれば、第１駆動部は第１駆動トランジスタと第２駆動トランジスタとを第１電流経路に電気的に並列に接続して構成される。第１駆動トランジスタでは第１駆動信号に基づいて動作が制御される。第２駆動トランジスタでは第１駆動信号及び第１検出信号、第２検出信号のいずれかに基づいて動作が制御される。第１駆動部では、第１駆動信号及び第１検出信号に基づいて、第１駆動トランジスタ及び第２駆動トランジスタが動作し、第１電流経路に第１駆動電流が流れる。一方、第１駆動部では、第１駆動信号及び第２検出信号に基づいて、第１駆動トランジスタが動作し、第２駆動トランジスタが動作しないので、第１電流経路に流れる第１駆動電流が制限される。
また、第２駆動部は第３駆動トランジスタと第４駆動トランジスタとを第２電流経路に電気的に並列に接続して構成される。第３駆動トランジスタでは第２駆動信号に基づいて動作が制御される。第４駆動トランジスタでは第２駆動信号及び第１検出信号、第２検出信号のいずれかに基づいて動作が制御される。第２駆動部では、第２駆動信号及び第１検出信号に基づいて、第３駆動トランジスタ及び第４駆動トランジスタが動作し、第２電流経路に第２駆動電流が流れる。一方、第２駆動部では、第２駆動信号及び第２検出信号に基づいて、第３駆動トランジスタが動作し、第４駆動トランジスタが動作しないので、第２電流経路に流れる第２駆動電流が制限される。
本発明の第３実施態様に係る駆動用集積回路では、第２実施態様に係る駆動用集積回路において、第１駆動トランジスタ、第２駆動トランジスタ、第３駆動トランジスタ、第４駆動トランジスタは、いずれも第１絶縁ゲート型電界効果トランジスタにより構成され、多入力検出回路は、第１絶縁ゲート型電界効果トランジスタのゲート長寸法よりも小さいゲート長寸法を有する第２絶縁ゲート型電界効果トランジスタを組み合わせた論理積回路及び論理和回路を含んで構成されている。
第３実施態様に係る駆動用集積回路によれば、第１駆動部の第１駆動トランジスタ及び第２駆動トランジスタ、第２駆動部の第３駆動トランジスタ及び第４駆動トランジスタはいずれも第１絶縁ゲート型電界効果トランジスタにより構成される。一方、多入力検出回路は、第２絶縁ゲート型電界効果トランジスタを組み合わせた論理積回路及び論理和回路を含んで構成される。
ここで、第２絶縁ゲート型電界効果トランジスタのゲート長寸法は第１絶縁ゲート型電界効果トランジスタのゲート長寸法よりも小さい設定とされる。このため、多入力検出回路の回路規模を小さくすることができる。
本発明の第４実施態様に係る駆動用集積回路は、複数の駆動信号のうち、１つの駆動信号が入力されると第１検出信号が出力され、２以上の駆動信号が入力されると第２検出信号が出力される多入力検出回路と、複数の負荷にそれぞれ別々に接続される複数の電流経路を有し、１つの駆動信号及び第１検出信号が入力されると１つの駆動信号に対応する１つの負荷を駆動する駆動電流が１つの電流経路に流れ、２以上の駆動信号及び第２検出信号が入力されると２以上の駆動信号に対応する２以上の負荷をそれぞれ駆動する２以上の駆動電流の電流量が２以上の電流経路において制限される駆動回路と、を備えている。
本発明の第４実施態様に係る駆動用集積回路は、多入力検出回路と、駆動回路とを備える。多入力検出回路では、１つの駆動信号が入力されると第１検出信号が出力される。また、多入力検出回路では、２以上の駆動信号が入力されると第２検出信号が出力される。
駆動回路は、複数の負荷に各々別々に接続される複数の電流経路を有する。駆動回路では、１つの駆動信号及び第１検出信号が入力されると、１つの駆動信号に対応する１つの負荷を駆動する駆動電流が１つの電流経路に流れる。また、駆動回路では、２以上の駆動信号及び第２検出信号が入力されると、２以上の駆動信号に対応する２以上の負荷をそれぞれ駆動する２以上の駆動電流の電流量が２以上の電流経路において制限される。
ここで、駆動用集積回路は複数の電流経路に対して１つの多入力検出回路を備える。この多入力検出回路により２以上の駆動信号が入力されたとき、２以上の電流経路において２以上の駆動電流の電流量を制限することができる。
本発明の第５実施態様に係る駆動システムは、第１実施態様〜第３実施態様のいずれか１つに係る駆動用集積回路と、多入力検出回路と電源との間に配設され、電源から多入力検出回路へ入力される第１駆動信号、第２駆動信号のそれぞれを選択するスイッチ回路と、第１駆動部に第１電流経路を介して接続された第１負荷と、第２駆動部に第２電流経路を介して接続された第２負荷と、を備えている。
第５実施態様に係る駆動システムは、第１実施態様〜第３実施態様のいずれか１つに係る駆動用集積回路と、スイッチ回路と、第１負荷と、第２負荷とを備える。このため、駆動用集積回路により得られる作用を含んで駆動システムを構築することができる。
本発明に係る駆動用集積回路及び駆動システムは、複数の負荷を駆動する駆動電流を効果的に制限することができ、かつ、回路規模を小さくすることができるという優れた効果を有する。
本発明の一実施の形態に係る駆動用集積回路及びこの駆動用集積回路を含んで構成される駆動システムの回路ブロック図である。 図１に示される駆動用集積回路を構築する多入力検出回路の論理回路図である。 図２に示される多入力検出回路に入力される駆動信号と多入力検出回路から出力される検出信号との関係を示す図（真理値表）である。 図１に示される駆動用集積回路を構築する駆動回路の駆動部の回路図である。
以下、図１〜図４を用いて、本発明の一実施の形態に係る駆動用集積回路及び駆動システムを説明する。
（駆動システムの構成）
図１に示されるように、本実施の形態に係る駆動システム１は、半導体集積回路としての駆動用集積回路５０と、駆動用集積回路５０の入力側に組み込まれたスイッチ回路１０と、駆動用集積回路５０の出力側に組み込まれた負荷４０とを含んで構成されている。
スイッチ回路１０は、本実施の形態において、６つの複数のスイッチ素子１１〜１６を備えている。スイッチ素子１１〜１６のそれぞれの一端は電源電圧Ｖｃｃ１に接続されている。電源電圧Ｖｃｃ１は、例えば車載用バッテリから図示を省略した電源回路を経て回路動作に必要な電圧に調整され、例えば５Ｖに設定されている。電源電圧Ｖｃｃ１から供給される電圧はスイッチ回路１０を経て駆動用集積回路５０に入力される駆動信号Ｓ（Ｓ１〜Ｓ６）として使用されている。
スイッチ素子１１〜１６の他端はそれぞれ駆動用集積回路５０の入力端子Ｉ１〜Ｉ６に各々接続されている。すなわち、スイッチ素子１１の他端は入力端子Ｉ１に接続されている。以下、同様に、スイッチ素子１２の他端は入力端子Ｉ２に、スイッチ素子１３の他端は入力端子Ｉ３に、スイッチ素子１４の他端は入力端子Ｉ４に、スイッチ素子１５の他端は入力端子Ｉ５に、スイッチ素子１６の他端は入力端子Ｉ６に各々接続されている。
負荷４０はスイッチ素子１１〜１６のいずれかの選択により駆動される６つの複数の第１負荷４１〜第６負荷４６を備えている。詳しく説明すると、スイッチ素子１１が選択されると第１負荷４１が駆動され、スイッチ素子１２が選択されると第２負荷４２が駆動される。以下、同様に、スイッチ素子１３が選択されると第３負荷４３が駆動され、スイッチ素子１４が選択されると第４負荷４４が駆動され、スイッチ素子１５が選択されると第５負荷が駆動され、スイッチ素子１６が選択されると第６負荷４６が駆動される。本実施の形態において、第１負荷４１〜第６負荷４６のそれぞれには、発光ダイオード（LED：Light Emitting Diode）が使用されている。
第１負荷４１〜第６負荷４６のそれぞれのアノード領域には電源電圧Ｖｃｃ２が接続されている。電源電圧Ｖｃｃ２は、電源電圧Ｖｃｃ１と同様に、例えば５Ｖに設定されている。第１負荷４１〜第６負荷４６のそれぞれのカソード領域は、駆動用集積回路５０の出力端子Ｏ１〜Ｏ６に各々第１電流経路３１１〜第６電流経路３１６を介して接続されている。
（駆動用集積回路の構成）
駆動用集積回路５０は、多入力検出回路２０と、駆動回路３０とを含んで構成されている。多入力検出回路２０の符号を省略した複数の入力端子は駆動用集積回路５０の入力端子Ｉ１〜Ｉ６のそれぞれに接続されている。スイッチ回路１０のスイッチ素子１１が選択される（オン動作する）と、入力端子Ｉ１には電源電圧Ｖｃｃ１から生成された第１駆動信号Ｓ１が入力される。この第１駆動信号Ｓ１は多入力検出回路２０に入力される。同様に、スイッチ素子１２が選択されると入力端子Ｉ２に第２駆動信号Ｓ２が入力され、スイッチ素子１３が選択されると入力端子Ｉ３に第３駆動信号Ｓ３が入力され、スイッチ素子１４が選択されると入力端子Ｉ４に第４駆動信号Ｓ４が入力される。さらに、スイッチ素子１５が選択されると入力端子Ｉ５に第５駆動信号Ｓ５が入力され、スイッチ素子１６が選択されると入力端子Ｉ６に第６駆動信号Ｓ６が入力される。
また、多入力検出回路２０の同様に符号を省略した複数の出力端子は駆動回路３０に接続されている。多入力検出回路２０では、例えばスイッチ素子１１が選択されたとき、第１駆動信号Ｓ１と検出信号Ｓｍとが一対となって駆動回路３０へ出力される。ここで、検出信号Ｓｍは、複数の第１駆動信号Ｓ１〜第６駆動信号Ｓ６のうち１つの駆動信号Ｓ、例えば第１駆動信号Ｓ１を検出した結果を示す第１検出信号、又は２以上の駆動信号Ｓ、例えば第１駆動信号Ｓ１と第２駆動信号Ｓ２とを同時に検出した結果を示す第２検出信号である。なお、多入力検出回路２０の具体的な回路構成は後に説明する。
駆動回路３０は、ここでは、負荷４０の第１負荷４１〜第６負荷４６に対応して、６つの複数の第１駆動部３１〜第６駆動部３６を備えている。第１駆動部３１の符号を省略した入力端子は多入力検出回路２０に接続され、第１駆動部３１の同様に符号を省略した出力端子は出力端子Ｏ１に接続され、この出力端子Ｏ１を介して第１負荷４１に接続されている。多入力検出回路２０から第１駆動部３１へは第１駆動信号Ｓ１及び検出信号Ｓｍが出力される。第１駆動部３１では第１負荷４１を駆動する第１駆動電流Ｉｄ１が第１電流経路３１１を介して流れる。
以下、同様に、第２駆動部３２の入力端子は多入力検出回路２０に接続され、第２駆動部３２の出力端子は出力端子Ｏ２を介して第２負荷４２に接続されている。第２駆動部３２では第２負荷４２を駆動する第２駆動電流Ｉｄ２が第２電流経路３１２を介して流れる。第３駆動部３３の入力端子は多入力検出回路２０に接続され、第３駆動部３３の出力端子は出力端子Ｏ３を介して第３負荷４３に接続されている。第３駆動部３３では第３負荷４３を駆動する第３駆動電流Ｉｄ３が第３電流経路３１３を介して流れる。第４駆動部３４の入力端子は多入力検出回路２０に接続され、第４駆動部３４の出力端子は出力端子Ｏ４を介して第４負荷４４に接続されている。第４駆動部３４では第４負荷４４を駆動する第４駆動電流Ｉｄ４が第４電流経路３１４を介して流れる。第５駆動部３５の入力端子は多入力検出回路２０に接続され、第５駆動部３５の出力端子は出力端子Ｏ５を介して第５負荷４５に接続されている。第５駆動部３５では第５負荷４５を駆動する第５駆動電流Ｉｄ５が第５電流経路３１５を介して流れる。そして、第６駆動部３６の入力端子は多入力検出回路２０に接続され、第６駆動部３６の出力端子は出力端子Ｏ６を介して第６負荷４６に接続されている。第６駆動部３６では第６負荷４６を駆動する第６駆動電流Ｉｄ６が第６電流経路３１６を介して流れる。
（多入力検出回路の構成）
図２に示されるように、多入力検出回路２０は複数の論理回路を組み合わせて構成されている。すなわち、多入力検出回路２０は、複数の否定論理（ＮＯＴ）回路２２１〜２２６、２３０と、複数の論理積（ＡＮＤ）回路２０１、２０４、２０８〜２１１と、複数の論理和（ＯＲ）回路２０２、２０３、２０５〜２０７とを含んで構成されている。論理積回路２０１、２０４は３入力である。論理積回路２０８〜２１１は２入力である。
詳しく説明すると、まず論理初段の、入力端子Ｉ１に入力が接続された否定論理回路２２１の出力は、図１に示される第１駆動部３１に接続され、図２に示される論理和回路２０２の入力に接続され、かつ、論理積回路２１０の入力に接続されている。入力端子Ｉ２に入力が接続された否定論理回路２２２の出力は、第２駆動部３２に接続され、論理和回路２０５の入力に接続され、かつ、論理積回路２０９の入力に接続されている。入力端子Ｉ３に入力が接続された否定論理回路２２３の出力は、第３駆動部３３に接続され、論理和回路２０６の入力に接続され、かつ、論理積回路２０８の入力に接続されている。入力端子Ｉ４に入力が接続された否定論理回路２２４の出力は、第４駆動部３４に接続され、論理和回路２０２の入力に接続され、かつ、論理積回路２１０の入力に接続されている。入力端子Ｉ５に入力が接続された否定論理回路２２５の出力は、第５駆動部３５に接続され、論理和回路２０３の入力に接続され、かつ、論理積回路２１１の入力に接続されている。入力端子Ｉ６に入力が接続された否定論理回路２２６の出力は、第６駆動部３６に接続され、論理和回路２０３の入力に接続され、かつ、論理積回路２１１の入力に接続されている。
論理次段以降の論理積回路２１０の出力は、論理和回路２０６の入力に接続され、かつ、論理積回路２０８の入力に接続されている。論理積回路２１１の出力は、論理和回路２０５の入力に接続され、かつ、論理積回路２０９の入力に接続されている。論理積回路２０８の出力及び論理積回路２０９の出力は論理和回路２０７の入力に接続され、この論理和回路２０７の出力は論理積回路２０４の入力に接続されている。論理和回路２０５の出力及び論理和回路２０６の出力は論理積回路２０４の入力に接続され、論理積回路２０４の出力は論理積回路２０１の入力に接続されている。論理和回路２０２の出力及び論理和回路２０３の出力は論理積回路２０１の入力に接続されている。そして、論理積回路２０１の出力は論理終段の否定論理回路２３０に接続されている。否定論理回路２３０は、駆動回路３０の第１駆動部３１〜第６駆動部３６のそれぞれに検出信号Ｓｍを出力する。
図３に、多入力検出回路２０に入力される駆動信号Ｓと多入力検出回路２０から出力される検出信号Ｓｍとの関係（真理値表）が示されている。多入力検出回路２０では、複数の第１駆動信号Ｓ１〜第６駆動信号Ｓ６のうち、１つの駆動信号Ｓが入力される、例えば「１（ハイレベル）」の第１駆動信号Ｓ１が入力されると、「０（ロウレベル）」の第１検出信号としての検出信号Ｓｍが出力される。一方、多入力検出回路２０では、複数の第１駆動信号Ｓ１〜第６駆動信号Ｓ６のうち、２以上の駆動信号Ｓが入力される、例えば「１」の第１駆動信号Ｓ１及び第２駆動信号Ｓ２が入力されると、「１」の第２検出信号としての検出信号Ｓｍが出力される。なお、多入力検出回路２０は、複数の第１駆動信号Ｓ１〜第６駆動信号Ｓ６のすべてが「０」のとき、「０」の第１検出信号としての検出信号Ｓｍが出力される。
（駆動回路の駆動部の構成）
図１に示される駆動回路３０の第１駆動部３１〜第６駆動部３６のそれぞれの構成はすべて同一の構成とされているので、第１駆動部３１の構成のみについて説明する。図４に示されるように、第１駆動部３１は、第１負荷４１に第１駆動電流Ｉｄ１を流す第１電流経路３１１に電気的に並列に接続された第１駆動トランジスタ３０４及び第２駆動トランジスタ３０５を含んで構成されている。さらに、第１駆動部３１は、第１トランジスタ３０１、第２トランジスタ３０２、第３トランジスタ３０３、第４トランジスタ３０６及び第５トランジスタ３０７を備えて構成されている。
ここで、第１駆動トランジスタ３０４、第２駆動トランジスタ３０５はいずれもｎチャネル導電型の絶縁ゲート型電界効果トランジスタ（IGFET：Insulated Gate Field Effect Transistor）により構成されている。このトランジスタには金属−酸化物−半導体型電界効果トランジスタ（MOSFET：Metal Oxide Semiconductor FET）と、金属−絶縁物−半導体型電界効果トランジスタ（MISFET：Metal Insulator Semiconductor FET）とが少なくとも含まれている。
第１駆動トランジスタ３０４の一方の主電極（ドレイン電極）は第１電流経路３１１を介して第１負荷４１に接続され、他方の主電極（ソース電極）は第１電流経路３１１を介して電源電圧Ｖｓｓに接続されている。電源電圧Ｖｓｓは、回路動作の基準電圧であり、例えば０Ｖに設定されている。同様に、第２駆動トランジスタ３０５の一方の主電極は第１電流経路３１１を介して第１負荷４１に接続され、他方の主電極は第１電流経路３１１を介して電源電圧Ｖｓｓに接続されている。
第１駆動トランジスタ３０４、第２駆動トランジスタ３０５は、多入力検出回路２０の各論理回路を構成するトランジスタ、具体的にはｎチャネル導電型電界効果トランジスタのオン抵抗よりも小さいオン抵抗に形成されている。言い換えれば、第１駆動トランジスタ３０４、第２駆動トランジスタ３０５のそれぞれのゲート長（チャネル幅）寸法は各論理回路を構成するトランジスタのゲート長（チャネル幅）寸法よりも小さい設定とされている。
第１トランジスタ３０１、第２トランジスタ３０２はいずれもｐチャネル導電型の絶縁ゲート型電界効果トランジスタにより構成されている。第３トランジスタ３０３、第４トランジスタ３０６、第５トランジスタ３０７はいずれもｎチャネル導電型の電界効果トランジスタにより構成されている。
第１トランジスタ３０１、第２トランジスタ３０２のそれぞれの一方の主電極（ソース電極）は電源電圧Ｖｃｃ３に接続されている。電源電圧Ｖｃｃ３は、ここでは電源電圧Ｖｃｃ１、電源電圧Ｖｃｃ２と同様の電圧に設定されている。第１トランジスタ３０１の他方の主電極（ドレイン電極）は第３トランジスタ３０３の一方の主電極（ドレイン電極）に接続されている。第２トランジスタ３０２の他方の主電極（ドレイン電極）は第４トランジスタ３０６の一方の主電極（ドレイン電極）に接続されている。第１トランジスタ３０１、第２トランジスタ３０２のそれぞれの制御電極（ゲート電極）には第１駆動信号Ｓ１が入力される。この第１駆動信号Ｓ１に基づいて、第１トランジスタ３０１、第２トランジスタ３０２のそれぞれの動作が制御される。
第３トランジスタ３０３の他方の主電極（ソース電極）は電源電圧Ｖｓｓに接続され、制御電極は第２駆動トランジスタ３０５の制御電極及び第３トランジスタ３０３の一方の主電極に接続されている。第２駆動トランジスタ３０５及び第３トランジスタ３０３はミラー回路を構成している。第４トランジスタ３０６の他方の主電極（ソース電極）は電源電圧Ｖｓｓに接続され、制御電極は第１駆動トランジスタ３０４の制御電極及び第４トランジスタ３０６の一方の主電極に接続されている。ここでも、第１駆動トランジスタ３０４及び第４トランジスタ３０６はミラー回路を構成している。
第５トランジスタ３０７は、一方の主電極（ソース電極）を第１トランジスタ３０１の他方の主電極と第３トランジスタ３０３の一方の主電極及び制御電極に接続し、他方の主電極を電源電圧Ｖｓｓに接続している。第５トランジスタ３０７の制御電極は多入力検出回路２０に接続され、多入力検出回路２０から出力される検出信号Ｓｍ（第１検出信号又は第２検出信号）に基づいて第５トランジスタ３０７の動作が制御される。
（本実施の形態の作用及び効果）
以上説明した本実施の形態に係る駆動用集積回路５０は、図１に示されるように、多入力検出回路２０と、少なくとも第１駆動部３１及び第２駆動部３２とを備える。多入力検出回路２０では、図３に示されるように、第１駆動信号Ｓ１及び第２駆動信号Ｓ２の一方が入力されると第１検出信号「０」が出力される。また、多入力検出回路２０では、第１駆動信号Ｓ１及び第２駆動信号Ｓ２の双方が入力されると第２検出信号「１」が出力される。
図１及び図４に示されるように、第１駆動部３１は、第１負荷４１に接続される第１電流経路３１１を有する。第１駆動部３１では、第１駆動信号Ｓ１及び第１検出信号「０」が入力されると、第１電流経路３１１に第１負荷４１を駆動する第１駆動電流Ｉｄ１が流れる。
詳しく説明すると、図１に示されるスイッチ回路１０のスイッチ素子１１がオン動作し、入力端子Ｉ１に「１」の第１駆動信号Ｓ１が入力される。図２に示されるように、第１駆動信号Ｓ１は、否定論理回路２２１を経て反転信号「０」とされ、第１駆動部３１に出力されると共に、多入力検出回路２０の各論理回路を経て図３に示される第１検出信号「０」として第１駆動部３１に出力される。
図４に示される第１駆動部３１において、第１駆動信号Ｓ１は第１トランジスタ３０１及び第２トランジスタ３０２の制御電極に入力され、第１トランジスタ３０１及び第２トランジスタ３０２はオン動作とされる。ここで、第５トランジスタ３０７は第１検出信号「０」によりオフ動作とされる。これにより、電源電圧Ｖｃｃ３から電源電圧Ｖｓｓへ、第１トランジスタ３０１及び第３トランジスタ３０３を通して電流が流れ、かつ、第２トランジスタ３０２及び第４トランジスタ３０６を通して電流が流れる。
第４トランジスタ３０６に電流が流れると、ミラー回路を構成する第１駆動トランジスタ３０４には第４トランジスタ３０６に流れる電流量と同一の第１駆動電流Ｉｄ１の半分の電流が流れる。加えて、第３トランジスタ３０３に電流が流れると、ミラー回路を構成する第２駆動トランジスタ３０５には第３トランジスタ３０３に流れる電流量と同一の第１駆動電流Ｉｄ１の半分の電流が流れる。すなわち、第１電流経路３１１には第１駆動トランジスタ３０４及び第２駆動トランジスタ３０５を通して第１駆動電流Ｉｄ１が流れる。
一方、図１に示されるスイッチ回路１０のスイッチ素子１１及びスイッチ素子１２の双方がオン動作したとき、入力端子Ｉ１に「１」の第１駆動信号Ｓ１が入力されると共に、入力端子Ｉ２に「１」の第２駆動信号Ｓ２が入力される。図２に示されるように、第１駆動信号Ｓ１は否定論理回路２２１を経て反転信号「０」とされ、第１駆動部３１に出力されると共に、多入力検出回路２０の各論理回路を経て図３に示される第２検出信号「１」として第１駆動部３１に出力される。同様に、第２駆動信号Ｓ２は否定論理回路２２２を経て反転信号「０」とされ、第２駆動部３２に出力されると共に、多入力検出回路２０の各論理回路を経て第２検出信号「１」として第２駆動部３２に出力される。
図４に示される第１駆動部３１において、第１駆動信号Ｓ１は第１トランジスタ３０１及び第２トランジスタ３０２の制御電極に入力され、第１トランジスタ３０１及び第２トランジスタ３０２はオン動作とされる。ここで、第５トランジスタ３０７は第２検出信号「１」によりオン動作とされる。これにより、電源電圧Ｖｃｃ３から電源電圧Ｖｓｓへ、第２トランジスタ３０２及び第４トランジスタ３０６を通して電流が流れるが、第１トランジスタ３０１及び第３トランジスタ３０３を通して電流は流れない。
第４トランジスタ３０６に電流が流れると、ミラー回路を構成する第１駆動トランジスタ３０４には第４トランジスタ３０６に流れる電流量と同一の第１駆動電流Ｉｄ１の半分の電流が流れる。しかし、第３トランジスタ３０３には電流が流れないので、第２駆動トランジスタ３０５にも電流は流れない。このため、第１電流経路３１１には第１駆動トランジスタ３０４を通して第１駆動電流Ｉｄ１の電流量の半分しか流れないので、第１駆動電流Ｉｄ１の電流量が半分に制限される。
第２駆動部３２でも同様に、第２駆動信号Ｓ２は第１トランジスタ３０１及び第２トランジスタ３０２をオン動作とさせ、かつ、第５トランジスタ３０７は第２検出信号「１」によりオン動作とされる。このため、第２駆動部３２では、第２電流経路３１２に第２駆動電流Ｉｄ２の電流量の半分しか流れないので、第２駆動電流Ｉｄ２の電流量が半分に制限される。
ここで、駆動用集積回路５０は複数の第１駆動部３１及び第２駆動部３２に対して１つの多入力検出回路２０を備える。この多入力検出回路２０により複数の第１駆動信号Ｓ１及び第２駆動信号Ｓ２が入力されたとき、第１駆動電流Ｉｄ１又は第２駆動電流Ｉｄ２の電流量を制限することができる。このため、複数の第１負荷４１及び第２負荷４２を駆動する第１駆動電流Ｉｄ１及び第２駆動電流Ｉｄ２を効果的に制限することができ、かつ、回路規模を小さくすることができる。
なお、ここでは、駆動回路３０の２つの第１駆動部３１及び第２駆動部３２、負荷４０の２つの第１負荷４１及び第２負荷４２のそれぞれを備えたときの作用及び効果を説明している。本実施の形態に係る駆動用集積回路５０では、３以上の第１駆動部３１等、３以上の第１負荷４１等のそれぞれを備えたときにも、同様の作用及び効果を得ることができる。
また、本実施の形態に係る駆動用集積回路５０では、図４に示されるように、駆動回路３０において第１駆動部３１は第１駆動トランジスタ３０４と第２駆動トランジスタ３０５とを第１電流経路３１１に電気的に並列に接続して構成されている。第１駆動トランジスタ３０４では第１駆動信号Ｓ１に基づいて動作が制御される。第２駆動トランジスタ３０５では第１駆動信号Ｓ１及び第１検出信号「０」、第２検出信号「１」のいずれかの検出信号Ｓｍに基づいて動作が制御される。第１駆動部３１では、第１駆動信号Ｓ１及び第１検出信号「０」に基づいて、第１駆動トランジスタ３０４及び第２駆動トランジスタ３０５が動作し、第１電流経路３１１に第１駆動電流Ｉｄ１が流れる。一方、第１駆動部３１では、第１駆動信号Ｓ１及び第２検出信号「１」に基づいて、第１駆動トランジスタ３０４が動作し、第２駆動トランジスタ３０５が動作しないので、第１電流経路３１１に流れる第１駆動電流Ｉｄ１の電流量が半分に制限される。
また、図１及び図４に示されるように、第２駆動部３２は第１（第３）駆動トランジスタ３０４と第２（第４）駆動トランジスタ３０５とを第２電流経路３１２に電気的に並列に接続して構成されている。第１駆動トランジスタ３０４では第２駆動信号Ｓ２に基づいて動作が制御される。第２駆動トランジスタ３０５では第２駆動信号Ｓ２及び第１検出信号「０」、第２検出信号「１」のいずれかの検出信号Ｓｍに基づいて動作が制御される。第２駆動部３２では、第２駆動信号Ｓ２及び第１検出信号「０」に基づいて、第１駆動トランジスタ３０４及び第２駆動トランジスタ３０５が動作し、第２電流経路３１２に第２駆動電流Ｉｄ２が流れる。一方、第２駆動部３２では、第２駆動信号Ｓ２及び第２検出信号「１」に基づいて、第１駆動トランジスタ３０４が動作し、第２駆動トランジスタ３０５が動作しないので、第２電流経路３１２に流れる第２駆動電流Ｉｄ２の電流量が半分に制限される。
さらに、本実施の形態に係る駆動用集積回路５０では、図４に示される第１駆動部３１（〜第６駆動部３６のそれぞれ）の第１駆動トランジスタ３０４及び第２駆動トランジスタ３０５はいずれも第１絶縁ゲート型電界効果トランジスタにより構成される。一方、図２に示される多入力検出回路２０は、第２絶縁ゲート型電界効果トランジスタを組み合わせた論理積回路２０１等及び論理和回路２０２等を含んで構成される。
ここで、第２絶縁ゲート型電界効果トランジスタのゲート長寸法は第１絶縁ゲート型電界効果トランジスタのゲート長寸法よりも小さい設定とされる。このため、第２絶縁ゲート型電界効果トランジスタの占有面積が第１絶縁ゲート型電界効果トランジスタの占有面積に比べて小さいので、多入力検出回路２０の回路規模を小さくすることができる。
また、本実施の形態に係る駆動用集積回路５０は、図１に示されるように、多入力検出回路２０と、駆動回路３０とを備える。図３に示されるように、多入力検出回路２０では、複数の第１駆動信号Ｓ１〜第６駆動信号Ｓ６のうち、例えば１つの第１駆動信号Ｓ１が入力されると第１検出信号「０」が出力される。また、多入力検出回路２０では、２以上の例えば第１駆動信号Ｓ１及び第２駆動信号Ｓ２が入力されると第２検出信号「１」が出力される。
図１及び図４に示されるように、駆動回路３０は、複数の第１負荷４１〜第６負荷４６に各々別々に接続される複数の第１電流経路３１１〜第６電流経路３１６を有する。駆動回路３０では、１つの第１駆動信号Ｓ１及び第１検出信号「０」が入力されると、第１駆動信号Ｓ１に対応する第１負荷４１を駆動する第１駆動電流Ｉｄ１が第１電流経路３１１に流れる。
また、駆動回路３０において、第１駆動信号Ｓ１、第２駆動信号Ｓ２及び第２検出信号「１」が入力されたとする。この場合、第１駆動信号Ｓ１及び第２駆動信号Ｓ２に対応する第１負荷４１及び第２負荷４２を駆動する第１駆動電流Ｉｄ１及び第２駆動電流Ｉｄ２の電流量が第１電流経路３１１及び第２電流経路３１２において制限される。
ここで、図１に示されるように、駆動用集積回路５０は複数の第１電流経路３１１〜第６電流経路３１６に対して１つの多入力検出回路２０を備える。この多入力検出回路２０により２以上の例えば第１駆動信号Ｓ１及び第２駆動信号Ｓ２が入力されたとき、第１電流経路３１１及び第２電流経路３１２において第１駆動電流Ｉｄ１及び第２駆動電流Ｉｄ２の電流量を制限することができる。
さらに、本実施の形態に係る駆動システム１は、図１に示されるように、駆動用集積回路５０と、スイッチ回路１０と、２以上の第１負荷４１〜第６負荷４６とを備える。このため、駆動用集積回路５０により得られる作用及び効果を含んで駆動システム１を構築することができる。
［上記実施の形態の補足説明］
本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において例えば以下の通り変形可能である。例えば、本発明は、負荷として、発光ダイオードに限定されるものではなく、モータであってもよい。また、本発明は、駆動回路の駆動トランジスタとしてバイポーラトランジスタを使用してもよい。
さらに、本発明は、駆動回路において駆動部の第１駆動トランジスタ、第２駆動トランジスタのそれぞれに流れる駆動電流の比率を変えてもよい。例えば、第１駆動トランジスタ、第２駆動トランジスタのそれぞれに流れる駆動電流の比率が４対６とされる。これにより、複数の駆動電流が入力されたとき、駆動部において電流過熱をより効率的に抑制することができる。
また、本発明は、２以上６未満並びに７以上の負荷を有する駆動システムに適用可能である。この場合、駆動回路の駆動部数は負荷数と一致される。
１ 駆動システム
１０ スイッチ回路
１１〜１６ スイッチ素子
２０ 多入力検出回路
３０ 駆動回路
３１〜３６ 駆動部
４０〜４６ 負荷
５０ 駆動用集積回路
２０１、２０４、２０８〜２１１ 論理積回路
２０２、２０３、２０５〜２０７ 論理和回路
２２１〜２２６、２３０ 否定論理回路
３０１〜３０３、３０６、３０７ トランジスタ
３０４、３０５ 駆動トランジスタ
３１１〜３１６ 電流経路

Claims (5)

  1. 第１駆動信号及び第２駆動信号の一方が入力されると第１検出信号が出力され、前記第１駆動信号及び前記第２駆動信号の双方が入力されると第２検出信号が出力される多入力検出回路と、
    第１負荷に接続される第１電流経路を有し、前記第１駆動信号及び前記第１検出信号が入力されると前記第１電流経路に前記第１負荷を駆動する第１駆動電流が流れ、前記第１駆動信号及び前記第２検出信号が入力されると前記第１駆動電流の電流量が制限される第１駆動部と、
    第２負荷に接続される第２電流経路を有し、前記第２駆動信号及び前記第１検出信号が入力されると前記第２電流経路に前記第２負荷を駆動する第２駆動電流が流れ、前記第２駆動信号及び前記第２検出信号が入力されると前記第２駆動電流の電流量が制限される第２駆動部と、
    を備えている駆動用集積回路。
  2. 前記第１駆動部は、前記第１駆動信号に基づいて動作が制御される第１駆動トランジスタと、前記第１駆動信号及び前記第１検出信号、前記第２検出信号のいずれかに基づいて動作が制御される第２駆動トランジスタとを前記第１電流経路に電気的に並列に接続して構成され、
    前記第２駆動部は、前記第２駆動信号に基づいて動作が制御される第３駆動トランジスタと、前記第２駆動信号及び前記第１検出信号、前記第２検出信号のいずれかに基づいて動作が制御される第４駆動トランジスタとを前記第２電流経路に電気的に並列に接続して構成されている
    請求項１に記載の駆動用集積回路。
  3. 前記第１駆動トランジスタ、前記第２駆動トランジスタ、前記第３駆動トランジスタ、前記第４駆動トランジスタは、いずれも第１絶縁ゲート型電界効果トランジスタにより構成され、
    前記多入力検出回路は、前記第１絶縁ゲート型電界効果トランジスタのゲート長寸法よりも小さいゲート長寸法を有する第２絶縁ゲート型電界効果トランジスタを組み合わせた論理積回路及び論理和回路を含んで構成されている請求項２に記載の駆動用集積回路。
  4. 複数の駆動信号のうち、１つの駆動信号が入力されると第１検出信号が出力され、２以上の駆動信号が入力されると第２検出信号が出力される多入力検出回路と、
    複数の負荷にそれぞれ別々に接続される複数の電流経路を有し、前記１つの駆動信号及び前記第１検出信号が入力されると前記１つの駆動信号に対応する１つの負荷を駆動する駆動電流が１つの電流経路に流れ、前記２以上の駆動信号及び前記第２検出信号が入力されると前記２以上の駆動信号に対応する２以上の負荷をそれぞれ駆動する２以上の駆動電流の電流量が２以上の電流経路において制限される駆動回路と、
    を備えている駆動用集積回路。
  5. 請求項１〜請求項３のいずれか１項に記載の駆動用集積回路と、
    前記多入力検出回路と電源との間に配設され、前記電源から前記多入力検出回路へ入力される前記第１駆動信号、前記第２駆動信号のそれぞれを選択するスイッチ回路と、
    前記第１駆動部に前記第１電流経路を介して接続された前記第１負荷と、
    前記第２駆動部に前記第２電流経路を介して接続された前記第２負荷と、
    を備えている駆動システム。
JP2016253452A 2016-12-27 2016-12-27 駆動用集積回路及び駆動システム Pending JP2018107933A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016253452A JP2018107933A (ja) 2016-12-27 2016-12-27 駆動用集積回路及び駆動システム
CN201711180337.5A CN108242212B (zh) 2016-12-27 2017-11-23 驱动用集成电路以及驱动系统
US15/830,460 US20180183236A1 (en) 2016-12-27 2017-12-04 Integrated drive circuit and drive system
EP17205843.0A EP3343767A1 (en) 2016-12-27 2017-12-07 Integrated drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016253452A JP2018107933A (ja) 2016-12-27 2016-12-27 駆動用集積回路及び駆動システム

Publications (1)

Publication Number Publication Date
JP2018107933A true JP2018107933A (ja) 2018-07-05

Family

ID=60654720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016253452A Pending JP2018107933A (ja) 2016-12-27 2016-12-27 駆動用集積回路及び駆動システム

Country Status (4)

Country Link
US (1) US20180183236A1 (ja)
EP (1) EP3343767A1 (ja)
JP (1) JP2018107933A (ja)
CN (1) CN108242212B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037487A (ja) * 2001-07-26 2003-02-07 Auto Network Gijutsu Kenkyusho:Kk 半導体スイッチの制御方法
JP2003202830A (ja) * 2001-12-28 2003-07-18 Oki Electric Ind Co Ltd 駆動回路
JP2008125280A (ja) * 2006-11-14 2008-05-29 Seiko Epson Corp 充電装置、情報処理端末、及び、情報処理システム
JP2010027030A (ja) * 2008-06-19 2010-02-04 Denso Corp 定電流制御回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3556411A (en) 1968-05-22 1971-01-19 Nordson Corp Spray nozzle
JP4457810B2 (ja) * 2004-03-04 2010-04-28 富士電機システムズ株式会社 表示装置駆動回路
FR2884371B1 (fr) * 2005-04-07 2007-07-06 St Microelectronics Sa Dispositif de decalage de niveau de tension
JP4641215B2 (ja) * 2005-05-20 2011-03-02 株式会社日立製作所 負荷駆動回路、集積回路、及びプラズマディスプレイ
US7672107B2 (en) * 2006-10-13 2010-03-02 Advanced Analogic Technologies, Inc. Current limit control with current limit detector
JP5434170B2 (ja) * 2009-03-17 2014-03-05 株式会社リコー 過電流保護装置
WO2012164511A1 (en) * 2011-06-03 2012-12-06 Osram Ag A method of driving led lighting sources and related device
JP2017108561A (ja) * 2015-12-10 2017-06-15 株式会社東海理化電機製作所 駆動回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037487A (ja) * 2001-07-26 2003-02-07 Auto Network Gijutsu Kenkyusho:Kk 半導体スイッチの制御方法
JP2003202830A (ja) * 2001-12-28 2003-07-18 Oki Electric Ind Co Ltd 駆動回路
JP2008125280A (ja) * 2006-11-14 2008-05-29 Seiko Epson Corp 充電装置、情報処理端末、及び、情報処理システム
JP2010027030A (ja) * 2008-06-19 2010-02-04 Denso Corp 定電流制御回路

Also Published As

Publication number Publication date
EP3343767A1 (en) 2018-07-04
CN108242212A (zh) 2018-07-03
CN108242212B (zh) 2021-06-11
US20180183236A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US8710541B2 (en) Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices
US10211826B2 (en) Electronic switch, and corresponding device and method
TW201106126A (en) Reference voltage circuit and electronic device
JP4618164B2 (ja) スイッチ回路
CN107810421B (zh) 电压监测器
JP2014138521A (ja) 半導体素子の駆動装置
CN104137418A (zh) 开关电路
US10333382B2 (en) Electric power converter
US8786322B2 (en) Gate driver circuit and operating method thereof
JP2015073261A (ja) 半導体装置
WO2017098754A1 (ja) 駆動回路
JP5050628B2 (ja) 半導体装置
US20160191027A1 (en) Voltage level shifter for high voltage applications
JP2018107933A (ja) 駆動用集積回路及び駆動システム
US11196421B2 (en) Logic circuit and circuit chip
JP2017055214A (ja) レベルシフト回路
TWI683539B (zh) 具有可切換電流偏壓電路的放大器
JP5677352B2 (ja) 電圧切り替え回路
EP3484003B1 (en) Circuit arrangement for an electric power converter, electric power converter for a vehicle and vehicle
JP2013171914A (ja) 半導体装置
JP6040801B2 (ja) 半導体集積回路装置およびスイッチングレギュレータ
JP2020010551A (ja) 半導体装置
JP2014222183A (ja) 半導体回路及び電圧測定システム
JP2014026390A (ja) 半導体集積回路装置
JP2014149764A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190507