JP2003037487A - 半導体スイッチの制御方法 - Google Patents
半導体スイッチの制御方法Info
- Publication number
- JP2003037487A JP2003037487A JP2001225773A JP2001225773A JP2003037487A JP 2003037487 A JP2003037487 A JP 2003037487A JP 2001225773 A JP2001225773 A JP 2001225773A JP 2001225773 A JP2001225773 A JP 2001225773A JP 2003037487 A JP2003037487 A JP 2003037487A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- command
- charging
- semiconductor switches
- same time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】各半導体スイッチに対する各オン指令が同時又
はほぼ同時にあった場合に、各半導体スイッチの制御電
極への充電が同時に又はほぼ同時に行われないようにす
る半導体スイッチの制御方法を提供する。 【解決手段】 この半導体スイッチの制御方法は、昇圧
電源３からの共通の出力電流からの分流により制御電極
が充電されてターンオンする複数の半導体スイッチＱ
１，Ｑ２，Ｑ３に対して、各半導体スイッチＱ１，Ｑ
２，Ｑ３に対する各オン指令（入力信号）に応答して、
各半導体スイッチＱ１，Ｑ２，Ｑ３の制御電極への充電
を行う半導体スイッチの制御方法であって、各半導体ス
イッチＱ１，Ｑ２，Ｑ３に対するオン指令が同時又はほ
ぼ同時にあった場合に、各半導体スイッチＱ１，Ｑ２，
Ｑ３の制御電極への充電を充電に要する時間ずつずらよ
うに制御して順に各半導体スイッチＱ１，Ｑ２，Ｑ３の
制御電極への充電を行う。
はほぼ同時にあった場合に、各半導体スイッチの制御電
極への充電が同時に又はほぼ同時に行われないようにす
る半導体スイッチの制御方法を提供する。 【解決手段】 この半導体スイッチの制御方法は、昇圧
電源３からの共通の出力電流からの分流により制御電極
が充電されてターンオンする複数の半導体スイッチＱ
１，Ｑ２，Ｑ３に対して、各半導体スイッチＱ１，Ｑ
２，Ｑ３に対する各オン指令（入力信号）に応答して、
各半導体スイッチＱ１，Ｑ２，Ｑ３の制御電極への充電
を行う半導体スイッチの制御方法であって、各半導体ス
イッチＱ１，Ｑ２，Ｑ３に対するオン指令が同時又はほ
ぼ同時にあった場合に、各半導体スイッチＱ１，Ｑ２，
Ｑ３の制御電極への充電を充電に要する時間ずつずらよ
うに制御して順に各半導体スイッチＱ１，Ｑ２，Ｑ３の
制御電極への充電を行う。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、１つの昇圧電源に
よって複数の半導体スイッチが駆動される半導体スイッ
チ回路に適用される半導体スイッチの制御方法に関す
る。 【０００２】 【従来の技術】１つの昇圧電源によって複数のパワーＭ
ＯＳＦＥＴ（半導体スイッチ）が駆動される半導体スイ
ッチ回路としては、例えば図３に示すものがある。 【０００３】図３の半導体スイッチ回路１では、電源Ｂ
の出力端は、上流側から順にシーケンス駆動回路５及び
上記昇圧電源３に分岐接続されると共に上記複数のパワ
ーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の各ドレインに分岐接
続され、各パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の各ソ
ースから各負荷Ｆ１，Ｆ２，Ｆ３を介してアースされ
る。 【０００４】昇圧電源３は、その出力電圧が例えば電源
Ｂ電圧の２倍に変圧されて構成される。この昇圧電源３
の出力端は、複数のＦＥＴＴ１，Ｔ２，Ｔ３の各エミッ
タに分岐接続され、各ＦＥＴＴ１，Ｔ２，Ｔ３の各コレ
クタから、抵抗Ｒ１１，Ｒ２１，Ｒ３１を介して各パワ
ーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の各ゲート（制御電
極）に分岐接続されると共に抵抗Ｒ１２，Ｒ２２，Ｒ３
２を介して同じパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の
各ソースに分岐接続される。これにより、昇圧電源３か
ら出力される昇圧用電流（共通の電流）が各ＦＥＴＴ
１，Ｔ２，Ｔ３を介して各パワーＭＯＳＦＥＴＱ１，Ｑ
２，Ｑ３に分配供給される。 【０００５】シーケンス駆動回路５は、各パワーＭＯＳ
ＦＥＴＱ１，Ｑ２，Ｑ３に対するオン指令又はオフ指令
の各入力信号が入力される複数の入力端Ｐ１，Ｐ２，Ｐ
３と、それら各入力端Ｐ１，Ｐ２，Ｐ３からの入力信号
の入力に応答して制御電流が出力される複数の出力端Ｐ
４，Ｐ５，Ｐ６を有する。それら各出力端Ｐ４，Ｐ５，
Ｐ６はそれぞれ、抵抗Ｒ１４，Ｒ２４，Ｒ３４を介し、
各ＦＥＴＴ１，Ｔ２，Ｔ３の各ベースに分岐接続される
と共に抵抗Ｒ１３，Ｒ２３，Ｒ３３を介して同じＦＥＴ
Ｔ１，Ｔ２，Ｔ３のエミッタに分岐接続される。 【０００６】この半導体スイッチ回路１では、シーケン
ス駆動回路５の各入力端Ｐ１，Ｐ２，Ｐ３に各入力信号
（オン指令又はオフ指令）が入力すると、それら各入力
信号の入力に応答して、シーケンス駆動回路５の各出力
端Ｐ４〜Ｐ６からの制御電流の出力がオンオフされて、
各ＦＥＴＴ１，Ｔ２，Ｔ３がオンオフされる。これら各
ＦＥＴＴ１，Ｔ２，Ｔ３のオンオフにより、昇圧電源３
から各パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲートに
分配供給される昇圧用電流の分流がオンオフされて、各
パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３がオンオフされ
る。そして、これら各パワーＭＯＳＦＥＴＱ１，Ｑ２，
Ｑ３のオンオフにより、電源Ｂから各パワーＭＯＳＦＥ
ＴＱ１，Ｑ２，Ｑ３を介して各負荷Ｆ１，Ｆ２，Ｆ３に
供給される駆動電流がオンオフされる。 【０００７】従来の半導体スイッチの制御方法では、上
記シーケンス駆動回路５は、各入力端Ｐ１，Ｐ２，Ｐ３
からの入力信号に対し、各出力端Ｐ４，Ｐ５，Ｐ６から
の各制御電流の出力のオンオフが、各出力端Ｐ４，Ｐ
５，Ｐ６間でパラレル（独立且つ併行）に且つ速やかに
行われるように設定されている。従って、各入力端Ｐ
１，Ｐ２，Ｐ３に同時（又はほぼ同時）に各オン指令
（入力信号）が入力した場合には、各出力端Ｐ４，Ｐ
５，Ｐ６からは各制御電流が同時（又はほぼ同時）に出
力される。 【０００８】なお、図３の半導体スイッチ回路１では、
パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３は、例えば、Ｎチ
ャネル形が用いられてハイサイドスイッチとして組み込
まれている。 【０００９】 【発明が解決しようとする課題】一般的に、パワーＭＯ
ＳＦＥＴＱ１，Ｑ２，Ｑ３の電力損失は、ゲート・ソー
ス間電圧がある程度（オン電圧付近まで）高くなるまで
はオン抵抗が余り減少しない為に大きく、ゲート・ソー
ス間電圧がある程度高くなると、オン抵抗が急減する為
に小さくなる。従って、パワーＭＯＳＦＥＴＱ１，Ｑ
２，Ｑ３の電力損失による発熱量は、ターンオンに要す
る時間が短ければオン抵抗の高い状態が短時間で済む為
に少なくなるが、ターンオンに要する時間が長ければオ
ン抵抗の高い状態が長時間続く為に大きくなる。 【００１０】上記従来の半導体スイッチの制御方法で
は、上記の通り、各入力端Ｐ１，Ｐ２，Ｐ３に同時に各
オン指令が入力した場合、各出力端Ｐ４，Ｐ５，Ｐ６か
らは各制御電流が同時に出力され、同時に各ＦＥＴＴ
１，Ｔ２，Ｔ３がオンされる。この場合、昇圧電源３か
らの昇圧用電流は複数のパワーＭＯＳＦＥＴＱ１，Ｑ
２，Ｑ３に同時に分流されて各ＦＥＴＴ１，Ｔ２，Ｔ３
のゲートに供給（充電）される。 【００１１】しかしながら、昇圧電源３からの昇圧用電
流は、通常、昇圧電源３の電流容量が小さく設定されて
いることから小さく制限されている。その為、上記のよ
うに、昇圧電源３からの昇圧用電流が複数のパワーＭＯ
ＳＦＥＴＱ１，Ｑ２，Ｑ３に分流されると、１つ当たり
のパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３に分配される昇
圧用電流の電流量が小さくなり、各パワーＭＯＳＦＥＴ
Ｑ１，Ｑ２，Ｑ３のゲートの充電に要する時間が長くな
る。即ち、ターンオンに要する時間が長くなる。 【００１２】その為、上記の通り、各パワーＭＯＳＦＥ
ＴＱ１，Ｑ２，Ｑ３の電力損失による発熱量が大きくな
り、その発熱により各パワーＭＯＳＦＥＴＱ１，Ｑ２，
Ｑ３が破壊される可能性がある。そして、負荷Ｆ１，Ｆ
２，Ｆ３が突入電流を伴うものである場合には、その突
入電流がパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３に流れる
ことでパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３が更に過熱
され、破壊する可能性が高くなる。 【００１３】そこで、この発明の課題は、各半導体スイ
ッチに対する各オン指令が同時又はほぼ同時にあった場
合に、各半導体スイッチの制御電極への充電が同時に又
はほぼ同時に行われないようにする半導体スイッチの制
御方法を提供することにある。 【００１４】 【課題を解決するための手段】上記課題を解決するため
には、請求項１に記載の発明は、共通の電流からの分流
により制御電極が充電されてターンオンする複数の半導
体スイッチに対して、前記各半導体スイッチに対する各
オン指令に応答して、前記各半導体スイッチの前記制御
電極への充電を行う半導体スイッチの制御方法であっ
て、前記各半導体スイッチに対する前記各オン指令が同
時又はほぼ同時にあった場合に、前記各半導体スイッチ
の前記制御電極への充電を前記充電に要する時間ずつず
らして順に行うものである。 【００１５】 【発明の実施の形態】以下、本発明の実施の形態を図１
及び図２に基づいて説明する。図１は、本発明の実施の
形態に係る半導体スイッチの制御方法の全体の処理の流
れを説明する図であり、図２は、図１中の一の処理を説
明する図である。以下、本発明に係る半導体スイッチの
制御方法を図３の半導体スイッチ回路１に適用した場合
で説明する。 【００１６】本発明に係る半導体スイッチの制御方法で
は、図３の半導体スイッチ回路１のシーケンス駆動回路
５には、図１及び図２の処理動作が設定される。 【００１７】即ち、シーケンス駆動回路５は、ステップ
Ｓ１で、入力端Ｐ１，Ｐ２，Ｐ３から入力信号を受信す
るとステップＳ２に移行し、その受信した入力信号がオ
ン指令か又はオフ指令かを判断する。オン指令と判断し
た入力信号に対してはステップＳ３〜Ｓ４の処理手順に
従ってその指令を実行する一方、オフ指令と判断した入
力信号に対してはステップＳ５の処理手順に従ってその
指令を実行する。 【００１８】ステップＳ３では、オン指令と判断した各
入力信号に対し、受信した順に、そのオン指令を実行す
る順番（実行順番）を割り振り、その実行順番と、どの
入力端Ｐ１，Ｐ２，Ｐ３で受信したかの情報（入力端情
報）と対応させて所定の内部メモリに一時記憶してい
く。 【００１９】より詳細には、ステップＳ３は、図２の手
順で処理される。即ち、ステップＳ３−１で、入力端Ｐ
１，Ｐ２，Ｐ３からオン指令を受信すると、その受信が
単独のオン指令の受信（単独受信）か又は複数のオン指
令の同時の受信（複数同時受信）かが判断される。単独
受信の場合は、そのままステップＳ３−３に進み、その
受信したオン指令に対し、実行順番を割り振り、その実
行順番と入力端情報と対応させて一時記憶していく。 【００２０】他方、複数同時受信の場合は、ステップＳ
３−２に進み、その同時に受信した複数のオン指令に対
し、それらの間で適宜方法で優先順位を決めた後にステ
ップＳ３−３に進み、それら各オン指令に対し、上記の
優先順位に従って実行順番を割り振り、それぞれ、その
実行順番とその入力端情報と対応させて一時記憶してい
く。なお、上記の優先順位の決め方としては、例えば入
力端Ｐ１，Ｐ２，Ｐ３からの入力信号の順に優先順位が
高くなるように設定される。 【００２１】ステップＳ４では、一時記憶した各オン指
令を、実行順番の順に１つずつ所定の時間間隔をあけて
読み出して実行していく。即ち、読み出したオン指令に
対応付けられた上記入力端情報に基づき、対応する出力
端Ｐ４，Ｐ５，Ｐ６を選択し（ここでは、各入力端Ｐ
１，Ｐ２，Ｐ３に対してそれぞれ各出力端Ｐ４，Ｐ５，
Ｐ６が対応）、選択した出力端Ｐ４，Ｐ５，Ｐ６から制
御電流を出力していく。これにより、各出力端Ｐ４，Ｐ
５，Ｐ６からは所定の時間間隔あけて各制御電流が出力
され、対応するＦＥＴＴ１，Ｔ２，Ｔ３がオンされ、昇
圧電源３からの昇圧用電流が所定の時間間隔あけて順に
対応するパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲート
に供給開始され、それらの各ゲートが所定の時間間隔あ
けて順に充電開始されていく。 【００２２】ここで、上記所定の時間間隔としては、パ
ワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲートの充電に要
する時間が設定される。ゲートの充電に要する時間とし
ては、例えばパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲ
ート寄生容量に起因する時定数程度の時間が用いられ
る。即ち、パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲー
ト寄生容量が数百〜数千ＰＦの場合では、その時定数、
即ちこの場合の所定の時間間隔は数百μｓ〜１ｍｓ程度
となる。 【００２３】他方、ステップＳ２で、オフ指令と判断し
た入力信号に対してはステップＳ５に移行し、受信した
各オフ指令をパラレル処理して速やかに実行する。即
ち、オフ指令を受信した各入力端Ｐ１，Ｐ２，Ｐ３に対
応する各出力端Ｐ４，Ｐ５，Ｐ６から出力されている各
制御電流を各々速やかに停止する。これにより、対応す
る各ＦＥＴＴ１，Ｔ２，Ｔ３がオフされ、対応する各パ
ワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３への昇圧電源３から
の昇圧用電流の供給が各々速やかに停止される。 【００２４】次に、上記のシーケンス駆動回路５の設定
に基づき半導体スイッチ回路１の動作を説明する。 【００２５】この半導体スイッチ回路１では、シーケン
ス駆動回路５の入力端Ｐ１，Ｐ２，Ｐ３に入力信号が入
力すると（ステップＳ１）、シーケンス駆動回路５で、
入力した入力信号がオン指令か又はオフ指令かが判断さ
れ（ステップＳ２）、オン指令と判断された入力信号に
対しては、時間をずらして入力された場合は入力端Ｐ
１，Ｐ２，Ｐ３に入力した順に、時間が同時に入力され
た場合は優先順位を決めて、実行順番が割り振られ、一
旦一時記憶された後（ステップＳ３）、割り振られた実
行順番の順に１つずつ所定の時間間隔をあけて読み出さ
れて実行される（ステップＳ４）。これにより、実行さ
れた各オン指令に対応する各出力端Ｐ４，Ｐ５，Ｐ６か
らは、各制御電流が所定の時間間隔あけて出力され、対
応する各ＦＥＴＴ１，Ｔ２，Ｔ３がオンされ、昇圧電源
３からの昇圧用電流が所定の時間間隔あけて順に対応す
る各パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲートに供
給開始され、それらの各ゲートが所定の時間間隔あけて
順に充電開始される。従って、複数のオン指令が各入力
端Ｐ１，Ｐ２，Ｐ３に同時又はほぼ同時に入力しても、
それら各オン指令に対応する各パワーＭＯＳＦＥＴＱ
１，Ｑ２，Ｑ３のゲートの充電は、同時又はほぼ同時に
行われず、所定の時間間隔をあけて順に行われる。 【００２６】他方、オフ指令と判断された入力信号に対
しては、シーケンス駆動回路５によりパラレルに且つ速
やかに実行される（ステップＳ２，Ｓ５）。これによ
り、各オフ指令に対応する各出力端Ｐ４，Ｐ５，Ｐ６か
ら出力されている各制御電流が各々速やかに停止され、
対応する各ＦＥＴＴ１，Ｔ２，Ｔ３がオフされて、対応
する各パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３が各々速や
かにオフされる。従って、複数のオフ指令が各入力端Ｐ
１，Ｐ２，Ｐ３に同時又はほぼ同時に入力した場合に
は、それら各オフ指令に対応する各パワーＭＯＳＦＥＴ
Ｑ１，Ｑ２，Ｑ３は同時又はほぼ同時にオフされる。 【００２７】以上のように、本発明に係る半導体スイッ
チの制御方法によれば、複数のパワーＭＯＳＦＥＴＱ
１，Ｑ２，Ｑ３に対する各オン指令が同時又はほぼ同時
にあった場合に、各パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ
３のゲートへの充電を所定の時間間隔（充電に要する時
間）ずつずらして順に行うため、複数のパワーＭＯＳＦ
ＥＴＱ１，Ｑ２，Ｑ３に対し同時又はほぼ同時にオン指
令があった場合でも、それら各パワーＭＯＳＦＥＴＱ
１，Ｑ２，Ｑ３に対し１つずつ順に充電が行える。従っ
て、従来のように同時に充電が行われないため、パワー
ＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の１個当たりの充電時間
（即ちターンオンに要する時間）が短縮でき、これによ
り、パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の電力損失に
よる発熱量が低減でき、その発熱によるパワーＭＯＳＦ
ＥＴＱ１，Ｑ２，Ｑ３の破壊が防止できる。 【００２８】なお、同時又はほぼ同時に受信した複数の
オン指令を所定の時間間隔ずつずらして順に実行する
と、ずらした分指令の実行に遅れが生じるが、上記の通
り、パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲート寄生
容量が数百〜数千ＰＦの場合では、所定の時間間隔は数
百μｓ〜１ｍｓ程度なので、パワーＭＯＳＦＥＴ（ここ
では３つの場合で説明した）が１０個あったとしても、
実行の遅れは最大で１０ｍｓ程度であり、通常の半導体
スイッチ回路では、動作上問題となることはない。 【００２９】 【発明の効果】請求項１に記載の発明によれば、複数の
半導体スイッチに対する各オン指令が同時又はほぼ同時
にあった場合に、各半導体スイッチの制御電極への充電
を充電に要する時間ずつずらして順に行うため、複数の
半導体スイッチに対し同時又はほぼ同時にオン指令があ
った場合でも、それら各半導体スイッチに対し１つずつ
順に充電が行え、従って、半導体スイッチの１個当たり
の充電時間（即ちターンオンに要する時間）が短縮で
き、これにより、半導体スイッチの電力損失による発熱
量が低減でき、その発熱による半導体スイッチの破壊が
防止できる。
よって複数の半導体スイッチが駆動される半導体スイッ
チ回路に適用される半導体スイッチの制御方法に関す
る。 【０００２】 【従来の技術】１つの昇圧電源によって複数のパワーＭ
ＯＳＦＥＴ（半導体スイッチ）が駆動される半導体スイ
ッチ回路としては、例えば図３に示すものがある。 【０００３】図３の半導体スイッチ回路１では、電源Ｂ
の出力端は、上流側から順にシーケンス駆動回路５及び
上記昇圧電源３に分岐接続されると共に上記複数のパワ
ーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の各ドレインに分岐接
続され、各パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の各ソ
ースから各負荷Ｆ１，Ｆ２，Ｆ３を介してアースされ
る。 【０００４】昇圧電源３は、その出力電圧が例えば電源
Ｂ電圧の２倍に変圧されて構成される。この昇圧電源３
の出力端は、複数のＦＥＴＴ１，Ｔ２，Ｔ３の各エミッ
タに分岐接続され、各ＦＥＴＴ１，Ｔ２，Ｔ３の各コレ
クタから、抵抗Ｒ１１，Ｒ２１，Ｒ３１を介して各パワ
ーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の各ゲート（制御電
極）に分岐接続されると共に抵抗Ｒ１２，Ｒ２２，Ｒ３
２を介して同じパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の
各ソースに分岐接続される。これにより、昇圧電源３か
ら出力される昇圧用電流（共通の電流）が各ＦＥＴＴ
１，Ｔ２，Ｔ３を介して各パワーＭＯＳＦＥＴＱ１，Ｑ
２，Ｑ３に分配供給される。 【０００５】シーケンス駆動回路５は、各パワーＭＯＳ
ＦＥＴＱ１，Ｑ２，Ｑ３に対するオン指令又はオフ指令
の各入力信号が入力される複数の入力端Ｐ１，Ｐ２，Ｐ
３と、それら各入力端Ｐ１，Ｐ２，Ｐ３からの入力信号
の入力に応答して制御電流が出力される複数の出力端Ｐ
４，Ｐ５，Ｐ６を有する。それら各出力端Ｐ４，Ｐ５，
Ｐ６はそれぞれ、抵抗Ｒ１４，Ｒ２４，Ｒ３４を介し、
各ＦＥＴＴ１，Ｔ２，Ｔ３の各ベースに分岐接続される
と共に抵抗Ｒ１３，Ｒ２３，Ｒ３３を介して同じＦＥＴ
Ｔ１，Ｔ２，Ｔ３のエミッタに分岐接続される。 【０００６】この半導体スイッチ回路１では、シーケン
ス駆動回路５の各入力端Ｐ１，Ｐ２，Ｐ３に各入力信号
（オン指令又はオフ指令）が入力すると、それら各入力
信号の入力に応答して、シーケンス駆動回路５の各出力
端Ｐ４〜Ｐ６からの制御電流の出力がオンオフされて、
各ＦＥＴＴ１，Ｔ２，Ｔ３がオンオフされる。これら各
ＦＥＴＴ１，Ｔ２，Ｔ３のオンオフにより、昇圧電源３
から各パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲートに
分配供給される昇圧用電流の分流がオンオフされて、各
パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３がオンオフされ
る。そして、これら各パワーＭＯＳＦＥＴＱ１，Ｑ２，
Ｑ３のオンオフにより、電源Ｂから各パワーＭＯＳＦＥ
ＴＱ１，Ｑ２，Ｑ３を介して各負荷Ｆ１，Ｆ２，Ｆ３に
供給される駆動電流がオンオフされる。 【０００７】従来の半導体スイッチの制御方法では、上
記シーケンス駆動回路５は、各入力端Ｐ１，Ｐ２，Ｐ３
からの入力信号に対し、各出力端Ｐ４，Ｐ５，Ｐ６から
の各制御電流の出力のオンオフが、各出力端Ｐ４，Ｐ
５，Ｐ６間でパラレル（独立且つ併行）に且つ速やかに
行われるように設定されている。従って、各入力端Ｐ
１，Ｐ２，Ｐ３に同時（又はほぼ同時）に各オン指令
（入力信号）が入力した場合には、各出力端Ｐ４，Ｐ
５，Ｐ６からは各制御電流が同時（又はほぼ同時）に出
力される。 【０００８】なお、図３の半導体スイッチ回路１では、
パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３は、例えば、Ｎチ
ャネル形が用いられてハイサイドスイッチとして組み込
まれている。 【０００９】 【発明が解決しようとする課題】一般的に、パワーＭＯ
ＳＦＥＴＱ１，Ｑ２，Ｑ３の電力損失は、ゲート・ソー
ス間電圧がある程度（オン電圧付近まで）高くなるまで
はオン抵抗が余り減少しない為に大きく、ゲート・ソー
ス間電圧がある程度高くなると、オン抵抗が急減する為
に小さくなる。従って、パワーＭＯＳＦＥＴＱ１，Ｑ
２，Ｑ３の電力損失による発熱量は、ターンオンに要す
る時間が短ければオン抵抗の高い状態が短時間で済む為
に少なくなるが、ターンオンに要する時間が長ければオ
ン抵抗の高い状態が長時間続く為に大きくなる。 【００１０】上記従来の半導体スイッチの制御方法で
は、上記の通り、各入力端Ｐ１，Ｐ２，Ｐ３に同時に各
オン指令が入力した場合、各出力端Ｐ４，Ｐ５，Ｐ６か
らは各制御電流が同時に出力され、同時に各ＦＥＴＴ
１，Ｔ２，Ｔ３がオンされる。この場合、昇圧電源３か
らの昇圧用電流は複数のパワーＭＯＳＦＥＴＱ１，Ｑ
２，Ｑ３に同時に分流されて各ＦＥＴＴ１，Ｔ２，Ｔ３
のゲートに供給（充電）される。 【００１１】しかしながら、昇圧電源３からの昇圧用電
流は、通常、昇圧電源３の電流容量が小さく設定されて
いることから小さく制限されている。その為、上記のよ
うに、昇圧電源３からの昇圧用電流が複数のパワーＭＯ
ＳＦＥＴＱ１，Ｑ２，Ｑ３に分流されると、１つ当たり
のパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３に分配される昇
圧用電流の電流量が小さくなり、各パワーＭＯＳＦＥＴ
Ｑ１，Ｑ２，Ｑ３のゲートの充電に要する時間が長くな
る。即ち、ターンオンに要する時間が長くなる。 【００１２】その為、上記の通り、各パワーＭＯＳＦＥ
ＴＱ１，Ｑ２，Ｑ３の電力損失による発熱量が大きくな
り、その発熱により各パワーＭＯＳＦＥＴＱ１，Ｑ２，
Ｑ３が破壊される可能性がある。そして、負荷Ｆ１，Ｆ
２，Ｆ３が突入電流を伴うものである場合には、その突
入電流がパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３に流れる
ことでパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３が更に過熱
され、破壊する可能性が高くなる。 【００１３】そこで、この発明の課題は、各半導体スイ
ッチに対する各オン指令が同時又はほぼ同時にあった場
合に、各半導体スイッチの制御電極への充電が同時に又
はほぼ同時に行われないようにする半導体スイッチの制
御方法を提供することにある。 【００１４】 【課題を解決するための手段】上記課題を解決するため
には、請求項１に記載の発明は、共通の電流からの分流
により制御電極が充電されてターンオンする複数の半導
体スイッチに対して、前記各半導体スイッチに対する各
オン指令に応答して、前記各半導体スイッチの前記制御
電極への充電を行う半導体スイッチの制御方法であっ
て、前記各半導体スイッチに対する前記各オン指令が同
時又はほぼ同時にあった場合に、前記各半導体スイッチ
の前記制御電極への充電を前記充電に要する時間ずつず
らして順に行うものである。 【００１５】 【発明の実施の形態】以下、本発明の実施の形態を図１
及び図２に基づいて説明する。図１は、本発明の実施の
形態に係る半導体スイッチの制御方法の全体の処理の流
れを説明する図であり、図２は、図１中の一の処理を説
明する図である。以下、本発明に係る半導体スイッチの
制御方法を図３の半導体スイッチ回路１に適用した場合
で説明する。 【００１６】本発明に係る半導体スイッチの制御方法で
は、図３の半導体スイッチ回路１のシーケンス駆動回路
５には、図１及び図２の処理動作が設定される。 【００１７】即ち、シーケンス駆動回路５は、ステップ
Ｓ１で、入力端Ｐ１，Ｐ２，Ｐ３から入力信号を受信す
るとステップＳ２に移行し、その受信した入力信号がオ
ン指令か又はオフ指令かを判断する。オン指令と判断し
た入力信号に対してはステップＳ３〜Ｓ４の処理手順に
従ってその指令を実行する一方、オフ指令と判断した入
力信号に対してはステップＳ５の処理手順に従ってその
指令を実行する。 【００１８】ステップＳ３では、オン指令と判断した各
入力信号に対し、受信した順に、そのオン指令を実行す
る順番（実行順番）を割り振り、その実行順番と、どの
入力端Ｐ１，Ｐ２，Ｐ３で受信したかの情報（入力端情
報）と対応させて所定の内部メモリに一時記憶してい
く。 【００１９】より詳細には、ステップＳ３は、図２の手
順で処理される。即ち、ステップＳ３−１で、入力端Ｐ
１，Ｐ２，Ｐ３からオン指令を受信すると、その受信が
単独のオン指令の受信（単独受信）か又は複数のオン指
令の同時の受信（複数同時受信）かが判断される。単独
受信の場合は、そのままステップＳ３−３に進み、その
受信したオン指令に対し、実行順番を割り振り、その実
行順番と入力端情報と対応させて一時記憶していく。 【００２０】他方、複数同時受信の場合は、ステップＳ
３−２に進み、その同時に受信した複数のオン指令に対
し、それらの間で適宜方法で優先順位を決めた後にステ
ップＳ３−３に進み、それら各オン指令に対し、上記の
優先順位に従って実行順番を割り振り、それぞれ、その
実行順番とその入力端情報と対応させて一時記憶してい
く。なお、上記の優先順位の決め方としては、例えば入
力端Ｐ１，Ｐ２，Ｐ３からの入力信号の順に優先順位が
高くなるように設定される。 【００２１】ステップＳ４では、一時記憶した各オン指
令を、実行順番の順に１つずつ所定の時間間隔をあけて
読み出して実行していく。即ち、読み出したオン指令に
対応付けられた上記入力端情報に基づき、対応する出力
端Ｐ４，Ｐ５，Ｐ６を選択し（ここでは、各入力端Ｐ
１，Ｐ２，Ｐ３に対してそれぞれ各出力端Ｐ４，Ｐ５，
Ｐ６が対応）、選択した出力端Ｐ４，Ｐ５，Ｐ６から制
御電流を出力していく。これにより、各出力端Ｐ４，Ｐ
５，Ｐ６からは所定の時間間隔あけて各制御電流が出力
され、対応するＦＥＴＴ１，Ｔ２，Ｔ３がオンされ、昇
圧電源３からの昇圧用電流が所定の時間間隔あけて順に
対応するパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲート
に供給開始され、それらの各ゲートが所定の時間間隔あ
けて順に充電開始されていく。 【００２２】ここで、上記所定の時間間隔としては、パ
ワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲートの充電に要
する時間が設定される。ゲートの充電に要する時間とし
ては、例えばパワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲ
ート寄生容量に起因する時定数程度の時間が用いられ
る。即ち、パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲー
ト寄生容量が数百〜数千ＰＦの場合では、その時定数、
即ちこの場合の所定の時間間隔は数百μｓ〜１ｍｓ程度
となる。 【００２３】他方、ステップＳ２で、オフ指令と判断し
た入力信号に対してはステップＳ５に移行し、受信した
各オフ指令をパラレル処理して速やかに実行する。即
ち、オフ指令を受信した各入力端Ｐ１，Ｐ２，Ｐ３に対
応する各出力端Ｐ４，Ｐ５，Ｐ６から出力されている各
制御電流を各々速やかに停止する。これにより、対応す
る各ＦＥＴＴ１，Ｔ２，Ｔ３がオフされ、対応する各パ
ワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３への昇圧電源３から
の昇圧用電流の供給が各々速やかに停止される。 【００２４】次に、上記のシーケンス駆動回路５の設定
に基づき半導体スイッチ回路１の動作を説明する。 【００２５】この半導体スイッチ回路１では、シーケン
ス駆動回路５の入力端Ｐ１，Ｐ２，Ｐ３に入力信号が入
力すると（ステップＳ１）、シーケンス駆動回路５で、
入力した入力信号がオン指令か又はオフ指令かが判断さ
れ（ステップＳ２）、オン指令と判断された入力信号に
対しては、時間をずらして入力された場合は入力端Ｐ
１，Ｐ２，Ｐ３に入力した順に、時間が同時に入力され
た場合は優先順位を決めて、実行順番が割り振られ、一
旦一時記憶された後（ステップＳ３）、割り振られた実
行順番の順に１つずつ所定の時間間隔をあけて読み出さ
れて実行される（ステップＳ４）。これにより、実行さ
れた各オン指令に対応する各出力端Ｐ４，Ｐ５，Ｐ６か
らは、各制御電流が所定の時間間隔あけて出力され、対
応する各ＦＥＴＴ１，Ｔ２，Ｔ３がオンされ、昇圧電源
３からの昇圧用電流が所定の時間間隔あけて順に対応す
る各パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲートに供
給開始され、それらの各ゲートが所定の時間間隔あけて
順に充電開始される。従って、複数のオン指令が各入力
端Ｐ１，Ｐ２，Ｐ３に同時又はほぼ同時に入力しても、
それら各オン指令に対応する各パワーＭＯＳＦＥＴＱ
１，Ｑ２，Ｑ３のゲートの充電は、同時又はほぼ同時に
行われず、所定の時間間隔をあけて順に行われる。 【００２６】他方、オフ指令と判断された入力信号に対
しては、シーケンス駆動回路５によりパラレルに且つ速
やかに実行される（ステップＳ２，Ｓ５）。これによ
り、各オフ指令に対応する各出力端Ｐ４，Ｐ５，Ｐ６か
ら出力されている各制御電流が各々速やかに停止され、
対応する各ＦＥＴＴ１，Ｔ２，Ｔ３がオフされて、対応
する各パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３が各々速や
かにオフされる。従って、複数のオフ指令が各入力端Ｐ
１，Ｐ２，Ｐ３に同時又はほぼ同時に入力した場合に
は、それら各オフ指令に対応する各パワーＭＯＳＦＥＴ
Ｑ１，Ｑ２，Ｑ３は同時又はほぼ同時にオフされる。 【００２７】以上のように、本発明に係る半導体スイッ
チの制御方法によれば、複数のパワーＭＯＳＦＥＴＱ
１，Ｑ２，Ｑ３に対する各オン指令が同時又はほぼ同時
にあった場合に、各パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ
３のゲートへの充電を所定の時間間隔（充電に要する時
間）ずつずらして順に行うため、複数のパワーＭＯＳＦ
ＥＴＱ１，Ｑ２，Ｑ３に対し同時又はほぼ同時にオン指
令があった場合でも、それら各パワーＭＯＳＦＥＴＱ
１，Ｑ２，Ｑ３に対し１つずつ順に充電が行える。従っ
て、従来のように同時に充電が行われないため、パワー
ＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の１個当たりの充電時間
（即ちターンオンに要する時間）が短縮でき、これによ
り、パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３の電力損失に
よる発熱量が低減でき、その発熱によるパワーＭＯＳＦ
ＥＴＱ１，Ｑ２，Ｑ３の破壊が防止できる。 【００２８】なお、同時又はほぼ同時に受信した複数の
オン指令を所定の時間間隔ずつずらして順に実行する
と、ずらした分指令の実行に遅れが生じるが、上記の通
り、パワーＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３のゲート寄生
容量が数百〜数千ＰＦの場合では、所定の時間間隔は数
百μｓ〜１ｍｓ程度なので、パワーＭＯＳＦＥＴ（ここ
では３つの場合で説明した）が１０個あったとしても、
実行の遅れは最大で１０ｍｓ程度であり、通常の半導体
スイッチ回路では、動作上問題となることはない。 【００２９】 【発明の効果】請求項１に記載の発明によれば、複数の
半導体スイッチに対する各オン指令が同時又はほぼ同時
にあった場合に、各半導体スイッチの制御電極への充電
を充電に要する時間ずつずらして順に行うため、複数の
半導体スイッチに対し同時又はほぼ同時にオン指令があ
った場合でも、それら各半導体スイッチに対し１つずつ
順に充電が行え、従って、半導体スイッチの１個当たり
の充電時間（即ちターンオンに要する時間）が短縮で
き、これにより、半導体スイッチの電力損失による発熱
量が低減でき、その発熱による半導体スイッチの破壊が
防止できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体スイッチの制
御方法の全体の処理の流れを説明する図である。 【図２】図１中の一の処理を説明する図である。 【図３】１つの昇圧電源によって複数のパワーＭＯＳＦ
ＥＴを駆動する半導体スイッチ回路図の一例を示す図で
ある。 【符号の説明】 Ｑ１，Ｑ２，Ｑ３ パワーＭＯＳＦＥＴ
御方法の全体の処理の流れを説明する図である。 【図２】図１中の一の処理を説明する図である。 【図３】１つの昇圧電源によって複数のパワーＭＯＳＦ
ＥＴを駆動する半導体スイッチ回路図の一例を示す図で
ある。 【符号の説明】 Ｑ１，Ｑ２，Ｑ３ パワーＭＯＳＦＥＴ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 真山 修二
愛知県名古屋市南区菊住１丁目７番10号
株式会社オートネットワーク技術研究所内
Ｆターム(参考） 5H740 AA08 BA12 BB03 BB07 BC01
JA01 JA04 JA28 MM12
5J055 AX12 AX32 AX55 AX56 AX65
BX16 CX00 CX07 DX13 DX22
DX53 DX54 EX01 EX02 EX06
EY01 EY17 EZ54 GX01 GX03
Claims (1)
- 【特許請求の範囲】 【請求項１】 共通の電流からの分流により制御電極が
充電されてターンオンする複数の半導体スイッチに対し
て、前記各半導体スイッチに対する各オン指令に応答し
て、前記各半導体スイッチの前記制御電極への充電を行
う半導体スイッチの制御方法であって、 前記各半導体スイッチに対する前記各オン指令が同時又
はほぼ同時にあった場合に、前記各半導体スイッチの前
記制御電極への充電を前記充電に要する時間ずつずらし
て順に行うことを特徴とする半導体スイッチの制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225773A JP2003037487A (ja) | 2001-07-26 | 2001-07-26 | 半導体スイッチの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225773A JP2003037487A (ja) | 2001-07-26 | 2001-07-26 | 半導体スイッチの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003037487A true JP2003037487A (ja) | 2003-02-07 |
Family
ID=19058708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225773A Pending JP2003037487A (ja) | 2001-07-26 | 2001-07-26 | 半導体スイッチの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003037487A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100844874B1 (ko) * | 2006-12-27 | 2008-07-09 | 삼성전자주식회사 | 복수의 부스팅 전압들을 발생하는 전압 발생기 및 그것을 포함하는 액정 표시 장치 |
| US7924063B2 (en) | 2003-08-27 | 2011-04-12 | Denso Corporation | Electronic control apparatus for controlling driving of load by MOS FETs |
| US8902214B2 (en) | 2006-09-29 | 2014-12-02 | Samsung Electronics Co., Ltd. | Boosting circuit providing a plurality of voltages for latch-up free boosting and associated methods thereof |
| JP2018107933A (ja) * | 2016-12-27 | 2018-07-05 | 株式会社東海理化電機製作所 | 駆動用集積回路及び駆動システム |
-
2001
- 2001-07-26 JP JP2001225773A patent/JP2003037487A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7924063B2 (en) | 2003-08-27 | 2011-04-12 | Denso Corporation | Electronic control apparatus for controlling driving of load by MOS FETs |
| US8902214B2 (en) | 2006-09-29 | 2014-12-02 | Samsung Electronics Co., Ltd. | Boosting circuit providing a plurality of voltages for latch-up free boosting and associated methods thereof |
| US9129580B2 (en) | 2006-09-29 | 2015-09-08 | Samsung Electronics Co., Ltd. | Methods and apparatus for latch-up free boosting |
| KR100844874B1 (ko) * | 2006-12-27 | 2008-07-09 | 삼성전자주식회사 | 복수의 부스팅 전압들을 발생하는 전압 발생기 및 그것을 포함하는 액정 표시 장치 |
| US8487920B2 (en) | 2006-12-27 | 2013-07-16 | Samsung Electronics Co., Ltd. | Voltage generators implementing boosting schemes for generating boosting voltages and related methods |
| JP2018107933A (ja) * | 2016-12-27 | 2018-07-05 | 株式会社東海理化電機製作所 | 駆動用集積回路及び駆動システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3537582B1 (en) | Drive circuit for power element | |
| JP4113436B2 (ja) | ゲートドライブ装置 | |
| EP1881587B1 (en) | Driving apparatus for voltage-driven semiconductor device | |
| US7948220B2 (en) | Method and apparatus to reduce dynamic Rdson in a power switching circuit having a III-nitride device | |
| JPH10285949A (ja) | 半導体装置 | |
| CN1199275A (zh) | 用于绝缘栅双极晶体管的驱动电路 | |
| JP4595670B2 (ja) | 電圧駆動型スイッチング素子の駆動装置 | |
| JPS5826568A (ja) | 電力用スイッチング・トランジスタ用のスナッバ回路 | |
| JP2008535350A (ja) | Ｍｏｓトランジスタ制御 | |
| JP4789405B2 (ja) | パワー半導体トランジスタを駆動するための回路装置 | |
| US7196502B2 (en) | Switching regulator having soft start circuit | |
| US4967100A (en) | Capacitive load driving apparatus | |
| CN220210238U (zh) | 高边驱动电路及电子设备 | |
| JP2003037487A (ja) | 半導体スイッチの制御方法 | |
| US20200235653A1 (en) | Drive circuit for switch | |
| EP3920400A1 (en) | Buck-boost circuit and control method therefor | |
| JPH029220A (ja) | 電力トランジスタの低吸収制御回路 | |
| CN1157497A (zh) | 电源电压提供电路 | |
| JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| US10052960B2 (en) | Circuit for pulse duty factor limitation in a switch mode regulator, and method for operating a switch mode regulator | |
| JP2002246884A (ja) | 負荷駆動回路 | |
| US8294506B2 (en) | Driving system for switching power supply to reduce switch noise and switching loss | |
| KR102402544B1 (ko) | 차량의 전자 제어 시스템 및 그의 제어방법 | |
| JP3378768B2 (ja) | 電源切換回路 | |
| US20100045361A1 (en) | Power circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060530 |