JP2014149764A

JP2014149764A - 半導体集積回路装置

Info

Publication number: JP2014149764A
Application number: JP2013019256A
Authority: JP
Inventors: Kazunori Iwatani; 和紀岩谷
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2013-02-04
Filing date: 2013-02-04
Publication date: 2014-08-21

Abstract

【課題】消費電力の増大を防ぐことが可能な電圧レギュレータを内蔵した半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、第１外部電源装置からの電圧を受ける電圧レギュレータ回路と、第２外部電源装置からの電圧を電源電圧として用いる際に、第２外部電源装置から第１外部電源装置へ電流が流れるのを防ぐ逆流防止スイッチ回路とを有する。逆流防止スイッチ回路に含まれるスイッチＭＯＳＦＥＴは、バックゲートを介して電流が電圧レギュレータ回路に流れるのを防ぐように、そのバックゲートはソースに接続されている。
【選択図】図１

Description

本発明は、半導体集積回路装置に関し、特に電圧レギュレータを内蔵した半導体集積回路装置に関する。

レギュレータ半導体装置は、特許文献１に開示されている。

特開２００６−２２８０２７号公報

携帯用機器等に使われる半導体集積回路装置では、携帯時には、充電池等のバッテリを電源として動作する。一方、バッテリの充電等の際には、バッテリとは異なる外部電源装置により動作することが要求される場合がある。外部電源装置からの電源電圧は、一般的にバッテリの電圧よりも高い電圧値である。そのため、半導体集積回路装置内の内部回路（例えば携帯電子機器用の半導体集積回路装置の場合、当該電子機器に搭載される多くの機能を実現するためのいろいろな機能ブロックを含む）に適した電圧値になるように、外部電源装置からの電圧を降圧し、安定した電圧となるように、電圧レギュレータが、半導体集積回路装置に設けられる。携帯時には、電圧レギュレータを介さずに、バッテリから半導体集積回路装置の内部回路へ電源電圧の供給が行われる。

本願の発明者は、半導体集積回路装置に、２個の電源端子を設け、一方の電源端子にバッテリを接続することができるようにし、他方の電源端子にバッテリよりも高電圧の外部電源装置を接続することができるようにすることを考えた。この場合、上記他方の電源端子に供給される電源電圧を受ける電圧レギュレータが、半導体集積回路装置に設けられる。半導体集積回路装置の内部回路には、電圧レギュレータからの電圧または一方の電源端子からの電圧が、電源電圧として供給される。この様にした場合、２個の電源端子のそれぞれに外部電源装置（バッテリも含めて）が接続され、それぞれの電源端子に供給される電圧の値によっては、外部電源装置間で電流が流れることがあることを、本願の発明者は見出した。外部電源装置間で、電流が流れると、消費電力の増大を招くことになる。

特許文献１には、入力端子（Ｔｉｎ）から出力端子（Ｔｏｕｔ）に供給する電流を制御するＭＯＳトランジスタ（Ｍ１）と、ＭＯＳトランジスタ（Ｍ１）を制御する電圧制御手段とを有するレギュレータ半導体装置が、その図２に示されている。また、逆電流を防止する逆電流防止手段を、電源装置に設けることが示されている。しかしながら、複数の電源端子を、半導体集積回路装置に設けることは示されておらず、それぞれの電源端子に外部電源装置が接続された場合に生じる課題についても認識されていない。

本発明の目的は、消費電力の増大を防ぐことが可能な電圧レギュレータを内蔵した半導体集積回路装置を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、半導体集積回路装置は、第１外部電源装置から電圧が供給される第１電源端子と、第２外部電源装置から電圧が供給され、内部回路へ電圧を供給する第２電源端子と、上記第１電源端子からの電圧を受ける電圧レギュレータと、上記電圧レギュレータと内部回路との間に接続された逆流防止スイッチ回路とを具備する。

上記電圧レギュレータは、上記第１電源端子からの電圧を該電圧レギュレータの出力として出力する第１の電界効果型トランジスタ（以下、ＭＩＳＦＥＴと称する）を有し、そのバックゲートがソースとして機能する電極に接続される。上記逆流防止スイッチ回路は、上記電圧レギュレータと上記内部回路との間に接続された第２のＭＩＳＦＥＴを有する。該第２のＭＩＳＦＥＴは、上記第２電源端子からの電圧で上記内部回路を動作させるとき、制御信号によりオフ状態にされる。オフ状態にすることにより、上記電圧レギュレータと上記内部回路との間の電流路が切断され、消費電力の増大を防ぐことが可能となる。また、上記第２のＭＩＳＦＴのバックゲートを介して上記第２電源端子から上記電圧レギュレータへ電流が流れないように、上記第２のＭＩＳＦＥＴのバックゲートは、そのソースとして機能する電極に接続される。これにより、上記第２外部電源装置から上記第１外部電源装置へ電流が流れるのを防ぐことが可能となり、消費電力の増大を防ぐことが可能となる。

絶縁ゲート型電界効果トランジスタ（以下、ＭＯＳＦＥＴまたはＭＩＳＦＥＴと称する）は、第１導電型の半導体領域（ウエル領域）と、ウエル領域内に形成された一対の第２導電型の半導体領域（ソース領域及びドレイン領域として機能する）、絶縁ゲート電極（ソース領域・ドレイン領域間の半導体領域の表面上に絶縁層を介して配置される電極、以下単に「ゲート電極」という。）、前記ソース領域・ドレイン領域に接続される１対の電極および前記ウエル領域で構成されるバックゲートを有する。１対の電極の内、いずれがソース（ドレイン）として機能するかは、その電極の電位によって決まる。本明細書においては、ＭＩＳＦＥＴがＰチャンネル型のＭＩＳＦＥＴである場合、電位の高い方の電極がソースとして機能し、ＭＩＳＦＥＴがＮチャンネル型のＭＩＳＦＥＴである場合、電位の低い方の電極をソースとして機能するものとする。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

消費電力の増大を防ぐことが可能な電圧レギュレータを内蔵した半導体集積回路装置を提供することができる。

本発明の一実施の形態に係わる半導体集積回路装置の構成を示すブロック図である。本発明を説明するための回路図である。本発明を説明するための回路図である。本発明の他の実施形態に係わる半導体集積回路装置の構成を示す回路図である。本発明に係わる半導体集積回路装置の構造を示す断面図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は省略する。

本発明の実施の形態を説明する前に、まず、２個の電源端子を半導体集積回路装置に設けた場合に生じる課題について、図２および図３を用いて説明する。

図２および図３は、２個の電源端子を半導体集積回路装置に設けた場合の回路図である。図２において、２は電圧レギュレータであり、８および９のそれぞれは半導体集積回路装置に設けられた電源端子である。また、Ｖｉｎは、同図では示されていない内部回路に供給される内部電源電圧を示している。

電圧レギュレータ２は、図２においては、その出力側の回路構成が示されており、この例では、電圧比較回路１２と、電圧比較回路１２により制御されるＰチャンネル型のパワーＭＯＳＦＥＴ１３と、内部電源電圧Ｖｉｎの値に従った比較電圧を形成する抵抗素子１４および１５を具備している。パワーＭＯＳＦＥＴ１３は１対の電極と、ゲート電極とバックゲートとを有している。上記１対の電極の内、一方の電極は電源端子８に接続され、他方の電極は抵抗素子１４に接続されている。内部電源電圧Ｖｉｎは、互いに直列接続された抵抗素子１４および１５により、分圧され、分圧された電圧が電圧比較回路１２の一方の入力端子に、比較電圧として供給される。この電圧比較回路１２の他方の入力端子には、図示されていない参照電圧が供給される。電圧比較回路１２は、参照電圧と比較電圧とを比較し、比較結果に従ってパワーＭＯＳＦＥＴ１３を制御する。これにより、内部電源電圧Ｖｉｎは参照電圧に従った値を有する様に制御される。

パワーＭＯＳＦＥＴ１３のバックゲートは、ゲート電極と反対側の線で示しており、上記電源端子８に接続されている。この電圧レギュレータ２は、電源端子８に供給された電圧を降圧し、降圧された電圧を内部電源電圧Ｖｉｎとして出力する。従って、パワーＭＯＳＦＥＴ１３が有する１対の電極の内、電源端子８に接続された電極がソースとして機能する。そのため、パワーＭＯＳＦＥＴ１３のバックゲートは、ソースとなる電極に接続されている。電源端子９は、電圧レギュレータ２の出力に接続されている。すなわち、パワーＭＯＳＦＥＴ１３と抵抗素子１４との接続ノードに、電源端子９は接続されている。

同図には示されていないが、例えば、電源端子９にはバッテリ（外部電源装置）が接続され、電源端子８には外部電源装置が接続される。電源端子８に接続される外部電源装置は、例えば商用電圧を降圧して、例えば３．６Ｖ〜３６Ｖの様な電圧を電源端子８に供給する。一方、バッテリは、内部回路の電源電圧に合うように、例えば３．０Ｖの様な電圧を電源端子９に供給する。

外部電源装置が、電源端子８に接続され、３．６Ｖ〜３６Ｖの様な電圧が電源端子８に供給された場合、電圧レギュレータ２は、その出力電圧が３．０Ｖになるように、内部電源電圧Ｖｉｎを分圧（抵抗素子１４と１５による）して形成された比較電圧と参照電圧を比較しながらパワーＭＯＳＦＥＴ１３を制御する。これにより、電圧レギュレータ２から内部回路へ内部電源電圧Ｖｉｎ（３．０Ｖ）の給電が行われる。同図には、電圧レギュレータ２から内部回路への給電により、流れる電流の方向が、矢印で示されている。

図３の回路構成は、図２と同じであるため、その説明は省略する。図３は、電源端子９に接続されたバッテリ（図示されていない）から内部回路へ電源電圧の給電をする場合を示している。このとき、外部電源装置（図示されていない）が電源端子８に接続されており、電源端子８へ供給している電圧が、バッテリから電源端子９へ給電される電圧よりも、低い場合、パワーＭＯＳＦＥＴ１３を介して、電流が電源端子９から電源端子８へ流れる。すなわち、バッテリから外部電源装置への逆流が生じる。この電流の逆流が生じる理由は、パワーＭＯＳＦＥＴ１３の電極（ドレイン）に、バッテリからの電圧が印加され、この電圧が、ドレインを構成するＰ型半導体領域とバックゲートを構成するＮ型半導体領域との間のＰＮ接合を順方向にバイアスするからである。バックゲートは、電源端子８に接続されているため、順方向にバイアスされた上記ＰＮ接合を介してバッテリから外部電源装置に電流が流れることになる。このようにして電流が流れると、消費電力の増大につながる。特にバッテリの場合には、携帯用機器の動作時間の短縮化につながる。

（実施の形態１）
図１は、本発明の一実施の形態による半導体集積回路装置の構成を示すブロック図である。同図において、１は半導体集積回路装置を示している。半導体集積回路装置１は、１個の半導体チップに、複数の回路ブロックが形成されている。同図では、図面が複雑になるのを避けるために、複数の回路ブロックの内、本願発明に関連するブロックのみが示されている。同図において、２は電圧レギュレータであり、３は逆流防止スイッチ回路であり、４は逆流防止スイッチ回路３を制御する制御回路であり、５は内部回路である。また、Ｖｉｎは内部電源電圧を示している。内部電源電圧Ｖｉｎをその電源電圧として受電する回路を、同図では内部回路５として示してある。以後の説明を理解しやすいように、制御回路４は、内部回路５と別に示してあるが、制御回路４も、内部電源電圧Ｖｉｎをその電源電圧として受ける。従って、制御回路４も内部回路であると理解して頂きたい。

図１において、８は半導体集積回路装置１に設けられた第１電源端子であり、９は半導体集積回路装置１に設けられた第２電源端子である。上記第１電源端子８には、外部電源装置６が接続され、例えば、３．６Ｖ〜３６Ｖの電圧が電源電圧Ｖｃ１として供給される。また、上記第２電源端子９には、外部電源装置７が接続され、例えば、３．０Ｖの電圧が電源電圧Ｖｃ２として供給される。内部回路５（制御回路４も含めて）は、例えば、３．０Ｖの電圧が電源電圧として給電されることにより、動作する。図１において、１０は、半導体集積回路装置１に設けられた制御端子であり、外部制御回路１１からの切り替え信号ＳＥＬを受ける。すなわち、半導体集積回路装置１の電源として、外部電源装置６を用いるのか外部電源装置７を用いるのかを指示する切り替え信号ＳＥＬが、外部制御回路１１により形成され、制御端子１０に供給される。特に制限されないが、上記外部電源装置７としては、充電池等のバッテリが用いられ、内部回路５を動作させるのに合わせた電圧を形成する様にされている。

電圧レギュレータ２は、図面が複雑になるのを避けるために、その出力側の回路のみが、図１に示されている。電圧レギュレータ２は、電圧比較回路１２、Ｐチャンネル型のパワーＭＯＳＦＥＴ１３、抵抗素子１４および１５を有している。パワーＭＯＳＦＥＴ１３（第１ＭＩＳＦＥＴ）は、ゲート電極、１対の電極およびバックゲートを有しており、ゲート電極には電圧比較回路１２からの制御信号が供給される。パワーＭＯＳＦＥＴ１３が有する１対の電極の内、ソースとして機能する電極は電源端子８に接続され、ドレインとして機能する他方の電極は、電圧レギュレータ２の出力端子であるノードＮ１に接続されている。抵抗素子１４，１５は、ノードＮ１と接地電圧（本明細書では半導体集積回路装置を動作させる際の基準電位配線路または中性点となる配線路の電圧をいう。以下単に「接地電圧」という。電源端子８，９に印加される外部電圧は当該基準電位配線路を基準として印加される。）との間に直列接続されており、抵抗素子１４と抵抗素子１５との接続点は、電圧比較回路１２の一方の入力に接続されている。電圧比較回路１２の他方の入力には、図示されていない参照電圧が供給される。

電圧レギュレータ２の出力端子（ノードＮ１）から出力される電圧は、抵抗素子１４，１５により構成された分圧回路により分圧される。電圧比較回路１２は、分圧により形成された比較電圧と参照電圧とを比較し、比較結果に従ってパワーＭＯＳＦＥＴ１３を制御する。すなわち、比較電圧が参照電圧に沿った値になるように、フィードバック制御が行われる。抵抗素子１４，１５および参照電圧を適切に設定することにより、電圧レギュレータ２は、外部電源Ｖｃ１（３．６〜３６Ｖ）を降圧して、内部回路５（制御回路４を含む）を動作させるのに適した電源電圧（３．０Ｖ）を形成する。電圧レギュレータ２により形成された電圧は、逆流防止スイッチ回路３を介して内部回路５および制御回路４に、それらの電源電圧として供給される。

逆流防止スイッチ回路３は、Ｐチャンネル型のスイッチＭＯＳＦＥＴ１６（第２ＭＩＳＦＥＴ）と、抵抗素子１７とを有している。スイッチＭＯＳＦＥＴ１６は、ゲート電極と、１対の電極とバックゲートを有しており、１対の電極の内、一方の電極（電源端子９に電源端子８よりも高い電圧が印加された場合ドレインとして機能する電極）は電圧レギュレータ２の出力端子（ノードＮ１）に接続され、他方の電極（電源端子９に電源端子８よりも高い電圧が印加された場合ソースとして機能する電極）は、ノードＮ２において第２電源端子９に接続されている。そのため、外部電源装置７から給電を行う場合には、ノードＮ２から、内部回路５および制御回路４へ電源電圧が伝達される。スイッチＭＯＳＦＥＴ１６のゲート電極には、制御回路４により形成されたスイッチ制御信号が供給される。

また、このゲート電極は、抵抗素子１７を介して接地電圧に接続されている。制御回路４は、特に制限されないが２個のインバータ回路１８，１９を含んでいる。これらのインバータ回路１８，１９のそれぞれの電源は、ノードＮ２と接地電圧に接続されている。すなわち、インバータ回路１８，１９のそれぞれは、内部電源電圧Ｖｉｎを電源電圧として動作する。制御端子１０に供給された切り替え信号（制御信号）ＳＥＬは、インバータ回路１９を介してインバータ回路１８に供給され、インバータ回路１８の出力がスイッチＭＯＳＦＥＴ１６のゲート電極に供給される。切り替え信号は、インバータ回路１８，１９によって、その波形が整形され、スイッチＭＯＳＦＥＴ１６に供給されることになる。

次に、外部制御回路１１による外部電源装置６と外部電源装置７の選択動作について述べる。外部電源装置６から半導体集積回路装置１への給電を有効にする場合には、外部制御回路１１は切り替え信号ＳＥＬをロウレベルにする。切り替え信号ＳＥＬがロウレベルとなることにより、スイッチＭＯＳＦＥＴ１６はオン状態となり、電圧レギュレータ２によって形成され、ノードＮ１から出力されている電圧が逆流防止スイッチ回路３を介して、ノードＮ２から内部電源電圧Ｖｉｎとして出力され、内部回路５および制御回路４に給電される。これに対して、外部制御回路１１が、切り替え信号ＳＥＬをハイレベルにした場合には、外部電源装置７から半導体集積回路装置１への給電が有効にされる。すなわち、切り替え信号ＳＥＬのハイレベルに応答して、スイッチＭＯＳＦＥＴ１６はオフ状態となり、電圧レギュレータ２からノードＮ２への給電は止められる。この時、ノードＮ２には、第２電源端子９に印加されている電圧Ｖｃ２が伝達され、ノードＮ２から、電圧Ｖｃ２が、内部電源電圧Ｖｉｎとして、内部回路５および制御回路４に給電される。

制御回路４は、内部電源電圧Ｖｉｎを、その動作電圧（電源電圧）としている。そのため、内部電源電圧Ｖｉｎが発生していないとき、例えば外部電源装置６および７のそれぞれから電源電圧Ｖｃ１およびＶｃ２が、半導体集積回路装置１へ供給されていないとき、制御回路４から出力されている制御信号の電圧は不定となる。内部電源電圧Ｖｉｎが発生していない状態から、外部電源装置６からの給電を可能にする様な状態へ変更する場合、制御回路４から出力されている制御信号の電圧が不定のため、スイッチＭＯＳＦＥＴ１６がオン状態となっていないことが考えられる。スイッチＭＯＳＦＥＴ１６がオン状態でないと、内部回路５および制御回路４へ電圧レギュレータ２からの電圧が伝えられず、半導体集積回路装置１が動作しない状態に陥ってしまう。

本実施の形態によれば、スイッチＭＯＳＦＥＴ１６のゲート電極と接地電圧との間に抵抗素子が１７が設けられている。そのため、内部電源電圧Ｖｉｎが発生していないときには、スイッチＭＯＳＦＥＴ１６のゲート電極には、このＭＯＳＦＥＴ１６がオン状態となる様な所定の電圧（接地電圧）が抵抗素子１７を介して供給される。従って、内部電源電圧Ｖｉｎが発生していないときであっても、外部電源装置６に基づいた電圧を内部電源電圧Ｖｉｎとして発生させることが可能となる。

なお、電圧レギュレータ２を構成する電圧比較回路１２には、外部電源装置６からの電圧が、その電源電圧として給電されているため、内部電源電圧Ｖｉｎが発生していないときであっても、電圧レギュレータ２は動作し、外部電源装置６からの電源電圧Ｖｃ１を降圧した電圧を形成することができる。抵抗素子１７は、所定の電圧をスイッチＭＯＳＦＥＴ１６のゲートに供給し、ゲートの電位を所定の値に固定する様に働く、従って、抵抗素子１７は、スイッチＭＯＳＦＥＴ１６のゲートの電位を所定電位に固定する電位固定回路を構成していると考えることができる。

図５は、半導体集積回路装置１を構成する半導体チップの一部断面図である。すなわち、図５には上述したＰチャンネル型のパワーＭＯＳＦＥＴ１３およびＰチャンネル型のスイッチＭＯＳＦＥＴ１６について、それぞれの断面が示されている。図５において、５０はＰ型半導体基板であり、５１，５２はＰ型半導体基板に形成されたＮ型半導体領域（Ｎ型ウエル）である。また、同図において、５３，５６はＮ型ウエルに形成されたＮ^＋型半導体領域であり、５４，５５，５７，５８は、Ｎ型ウエルに形成されたＰ型半導体領域であり、５９，６１は、ＭＯＳＦＥＴのゲート酸化膜であり、６０，６２はＭＯＳＦＥＴのゲート電極である。

図１に示したＭＯＳＦＥＴ１３，１６と図５に示した断面図との関係は次の通りである。図１のＰチャンネル型のパワーＭＯＳＦＥＴ１３は、Ｎ型ウエル５１に形成され、Ｐ型半導体領域５４，５５と、ゲート酸化膜５９とゲート電極６０を有する。パワーＭＯＳＦＥＴ１３が有するところのゲートは、図５のゲート電極６０が該当し、１対の電極は、図５のＰ型半導体領域５４，５５およびこれらの半導体領域５４，５５を他の素子に接続するための導電性電極に該当する。パワーＭＯＳＦＥＴ１３のバックゲートは、Ｎ型ウエル５１が該当する。バックゲートを、パワーＭＯＳＦＥＴ１３のソースとして機能する電極（ソース領域）に電気的に接続するために、バックゲートに該当するＮ型ウエル５１にはＮ^＋型半導体領域５３が設けられ、該Ｎ^＋半導体領域５３とソース（ソース電極）に該当するＰ型半導体領域５４は、互いに接続され、さらに外部電源端子８に接続されている。

前に述べた様に、ＭＯＳＦＥＴが有する１対の電極（半導体領域）は、そこにおける電位により、ソースとして機能するかドレインとして機能するかが決まる。本明細書においては、Ｐチャンネル型のＭＯＳＦＥＴでは、電位の高い電極（領域）がソースとして機能し、電位の低い電極（領域）がドレインとして機能するものとする。本実施例の様に、バックゲートをソースとして機能する電極（半導体領域５４：図５）に接続することにより、パワーＭＯＳＦＥＴ１３に生じる基板効果を低減することが可能となり、パワーＭＯＳＦＥＴ１３での損失を低減することが可能となる。結果として、効率の良い電圧レギュレータ２を提供することが可能となる。

同様に、図１のＰチャンネル型のスイッチＭＯＳＦＥＴ１６は、Ｎ型ウエル５２に形成され、Ｐ型半導体領域５７，５８と、ゲート酸化膜６１とゲート電極６２を有する。スイッチＭＯＳＦＥＴ１６が有するところのゲートは、図５のゲート電極６２に該当し、１対の電極は、図５のＰ型半導体領域５７，５８およびこれらの半導体領域５７，５８を他の素子に接続するための導電性電極が該当する。スイッチＭＯＳＦＥＴ１６のバックゲートは、Ｎ型ウエル５２が該当する。バックゲートを、スイッチＭＯＳＦＥＴ１６の１対の電極のいずれかに電気的に接続するために、バックゲートに該当するＮ型ウエル５２にはＮ^＋型半導体領域５６が設けられている。該Ｎ^＋半導体領域５６とＰ型半導体領域５７は、互いに接続され、さらに外部電源端子９に接続されている。また、この接続部から内部電源電圧Ｖｉｎを出力するために、ノードＮ２が設けられている。

パワーＭＯＳＦＥＴ１３のドレインに該当するＰ型半導体領域５５は、電圧レギュレータ２の出力端子（ノードＮ１）に接続され、さらにノードＮ２はスイッチＭＯＳＦＥＴ１６の電極であるＰ型半導体領域５６に接続されている。なお、パワーＭＯＳＦＥＴ１３およびスイッチＭＯＳＦＥＴ１６のそれぞれのゲート電極の接続は、図５では省略してある。

本実施の形態においては、スイッチＭＯＳＦＥＴ１６は、Ｐチャンネル型のＭＯＳＦＥＴである。電源端子８よりも電源端子９に高い電圧が印加された場合、Ｐ型半導体領域５７がソースとして機能する。本実施の形態では、バックゲートは、Ｎ^＋型半導体領域５６を用いて、ソースとして機能するＰ型半導体領域５７に接続されている。すなわち、スイッチＭＯＳＦＥＴ１６が有する１対の電極の内、高い電位となる電極（Ｐ型半導体領域５７）がソースとして機能し、バックゲートが接続される。これにより、電源端子８よりも高い電圧が電源端子９に印加されたとき、ソースとして機能する電極（Ｐ型半導体領域５７）とバックゲート構成するＮ型ウエル５２との間のＰＮ接合を逆バイアスすることができる。従って、バックゲートを構成するＮ型ウエル５２を介して電源端子９からノードＮ１へ電流が流れるのを防ぐことができる。

電源端子９に接続されている外部電源装置７から、半導体集積回路装置１に給電する際には、上述したように、スイッチＭＯＳＦＥＴ１６はオフ状態にされる。そのため、この時に、電源端子９の電圧が電源端子８よりも高くなっても、電源端子９から電圧レギュレータ２へ電流が流れることを防ぐことができ、消費電力の増大を防ぐことができる。また、電圧レギュレータ２内のパワーＭＯＳＦＥＴ１３は、ソースとバックゲートが接続されているため、基板効果を低減でき、電圧レギュレータ２の特性が低下するのを防ぐことができる。基板効果を低減するために、パワーＭＯＳＦＥＴ１３のソースとバックゲートとを接続した場合、電圧レギュレータ２の出力端子（ノードＮ１）に高い電圧が、もし印加されると、Ｐ型半導体領域５５（ドレイン）とＮ型ウエル５１（バックゲート）との間のＰＮ接合が順方向にバイアスされてしまい、電圧レギュレータ２内を電流が流れることになる。この様に、パワーＭＯＳＦＥＴ１３のソースとバックゲートを接続し、さらにスイッチＭＯＳＦＥＴ１６のソースとバックゲートを接続することにより、電圧レギュレータ２の特性を維持しつつ、消費電力の増大を防ぐことが可能となる。

また、外部電源装置７として、バッテリを用いる様にした場合には、携帯用機器の動作時間を伸ばすことが可能となる。さらに、半導体集積回路装置１の外部に逆流防止スイッチ回路等の部品を追加する必要がないため、携帯用機器等のシステムの低価格化を図ることも可能である。

なお、内部回路の電源電圧は、それが動作し、動作電流が流れたときに、所定の電圧（例えば３．０Ｖ）となる様にする。そのために、電圧レギュレータ２は、電源電圧が所定の電圧となる様な電力を供給する電源部として機能する。また、外部電源装置６は、外部電源端子８に電流を供給したときに、所定の電圧よりも高い電圧が外部電源端子８に発生する様な電力を外部電源端子８に供給する。同様に、外部電源装置７は、外部電源端子９に電流を供給したときに、所定の電源電圧が外部電源端子９に発生する様な電力を外部電源端子９に供給する。

（実施の形態２）
図４は、本発明の他の実施の形態による半導体集積回路装置の構成を示す回路図である。この実施の形態は、図１に示した実施の形態と類似しているので、相違点のみを説明する。なお、図１に対して図４においては、半導体集積回路装置１を示す破線、内部回路５、外部電源装置６，７および外部制御回路１１は省略されている。

図４においては、電源端子９と図示されていない外部電源装置７との間にツェナーダイオード２０が設けられている。このツェナーダイオード２０は、外部電源装置７から給電する際には、順方向となるような方向で接続されている。これにより、図示されていない外部電源装置６から給電がされるときに、外部電源装置６からの電流が外部電源装置７に供給されるのを防ぐことが可能となり、外部電源装置６により給電する際にも、低消費電力化を図ることが可能となる。また、ツェナーダイオード２０は、半導体集積回路装置１に内蔵させても良い。

以上の説明では、パワーＭＯＳＦＥＴおよびスイッチＭＯＳＦＥＴとして、Ｐチャンネル型のＭＯＳＦＥＴを用いた場合について説明したが、それぞれをＮチャンネル型のＭＯＳＦＥＴとしても良い。Ｎチャンネル型のＭＯＳＦＥＴの場合、１対の電極の内、ソースとして機能する電極は、低い電圧となる電極である。そのため、図１の半導体集積回路装置１において、パワーＭＯＳＦＥＴ１３とスイッチＭＯＳＦＥＴ１６をそれぞれＮチャンネル型のＭＯＳＦＥＴに変更した場合、Ｎチャンネル型のパワーＭＯＳＦＥＴ１３のバックゲートは、パワーＭＯＳＦＥＴ１３のソース側であるノードＮ１に接続される。一方、Ｎチャンネル型のスイッチＭＯＳＦＥＴ１６のバックゲートは、そのソース側であるノードＮ１側に接続される。

また、Ｎチャンネル型のパワーＭＯＳＦＥＴ１３では、ドレインとして機能する電極に電源端子８が接続され、ソースとして機能する電極がノードＮ１に接続される。Ｎチャンネル型のスイッチＭＯＳＦＥＴ１６では、ドレインとして機能する電極がノードＮ２に接続され、ソースとして機能する電極がノードＮ１に接続される。

トランジスタとして、ＭＩＳＦＥＴの例としてＭＯＳＦＥＴを用いた説明をしたが、本発明はＭＩＳＦＥＴ一般に適用することが可能である。

以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。

１半導体集積回路装置
２電圧レギュレータ
３逆流防止スイッチ
４制御回路
８、９外部電源端子
１３パワーＭＯＳＦＥＴ
１６スイッチＭＯＳＦＥＴ

Claims

所定電圧で動作する機能ブロックを構成する内部回路と前記内部回路に前記所定電圧の電力を供給する電源部とが搭載された半導体集積回路装置であって、
前記電源部は、
前記所定電圧と異なる電圧で電力を供給する可能性のある第１外部電源が接続されるように設定された第１電源端子と、
前記所定電圧で電力を供給する第２外部電源が接続されるように設定された第２電源端子と、
ソース及びドレインとして機能する１対の電極と、ゲート電極と、前記１対の電極の内ソースとして機能する電極に接続されたバックゲートとを有する第１ＭＩＳＦＥＴを具備し、前記第１電源端子からの電圧が前記１対の電極の一方に供給され、前記第１電源端子からの電圧と前記ゲート電極に供給される制御信号とに従った電圧を前記１対の電極の他方の電極から出力する構成の電圧レギュレータと、
ソース及びドレインとして機能する１対の電極と、ゲート電極と、バックゲートとを有する第２ＭＩＳＦＥＴを具備し、前記電圧レギュレータから出力される電圧が前記１対の電極の一方に供給され、前記１対の電極の他方に前記内部回路および前記第２電源端子が結合され前記ゲート電極に供給される選択信号によって制御される構成の逆流防止スイッチ回路と、
を備え、
前記逆流防止スイッチ回路は、前記第２外部電源が前記第２電源端子に接続され、前記第２電源端子から供給される電圧が電源電圧として前記内部回路に供給されることが選択されたとき、前記電圧レギュレータの出力ノードと前記内部回路と前記第２電源端子を結合する結合ノードとの間の電流路を切断するように制御される構成の半導体集積回路装置。
請求項１記載の半導体集積回路装置において、
前記第２ＭＩＳＦＥＴのバックゲートは、前記第２ＭＩＳＦＥＴの１対の電極の内、前記第１電源端子よりも高い電圧が前記第２電源端子に供給されているとき、ソースとして機能する電極に接続されている、半導体集積回路装置。
請求項１記載の半導体集積回路装置において、
前記半導体集積回路装置は、外部からの切り替え信号に従って前記第２ＭＩＳＦＥＴのゲート電極に供給される選択信号を生成する制御回路を具備し、
前記逆流防止スイッチ回路を構成する前記第２ＭＩＳＦＥＴは、そのソース・ドレイン電流路が前記電圧レギュレータの出力ノードと前記内部回路と前記第２電源端子を結合する結合ノードとの間に接続され、そのゲート電極は抵抗手段を介して基準電位配線路に接続されており、
前記第１電源端子及び第２電源端子のいずれにも外部電源が接続されていない状態から前記第１電源端子からの電源供給により前記半導体集積回路装置が動作を開始するとき、前記第２ＭＩＳＦＥＴは、そのゲート電極に前記抵抗手段を介して供給される前記基準電位配線路からの電位によって導通状態に維持されることで、前記制御回路が前記電圧レギュレータから供給される電圧で動作するように構成された半導体集積回路装置。
請求項１乃至３のいずれかに記載の半導体集積回路装置において、
前記第１ＭＩＳＦＥＴは、そのバックゲートが前記一方の電極に接続されたＰチャンネル型ＭＯＳＦＥＴであり、前記第２ＭＩＳＦＥＴは、そのバックゲートが前記他方の電極に接続されたＰチャンネル型ＭＯＳＦＥＴである、半導体集積回路装置。