TWI543528B - 雙向開關電路 - Google Patents

Description

雙向開關電路

本發明係關於一種應用於電壓轉換電路中的雙向開關電路。

電壓轉換電路已較為廣泛地應用於電子裝置之電壓積體電路或者控制電路中，例如線性穩壓器(Linear regulator)、充電器(charger)以及切換式穩壓器(Switching mode regulator/controller)已廣泛應用至移動通訊設備、可攜式電腦或者個人電腦等設備中，用於為該電子裝置之功能電路提供驅動電壓與驅動電流。雙向開關電路亦較為廣泛電壓轉換電路中。

雙向開關電路通常採用金屬氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)元件來實現雙開導通功效。當電壓轉換電路之輸入電壓與輸出電壓相差較大時，則需MOSFET具有耐高壓之特性，即需要MOSFET之閘極-源極能承受較高的電壓差，例如需承受30V以上的電壓差。由於耐高壓之MOSFET之成本較高，亦會導致電壓轉換電路以及電壓積體電路之成本隨之較高。

有鑑於此，有必要提供一種成本較低之雙向開關電路。

一種雙向開關電路，包括第一開關電晶體、第二開關電晶體、第一驅動端、第一控制端、第一輸出端、第二輸出端與控制電路，該第一輸出端與該第二輸出端其中之一作為電壓輸入端，另外一個則作為電壓輸出端。該第一開關電晶體包括第一閘極、第一源極、第二汲極、第一襯底端，該第二開關電晶體包括第二閘極、第二源極、第二汲極以及第二襯底端。該第一襯底端與該第一源極電性連接該第一驅動端，該第一驅動端用於輸出一第一驅動電壓，該第一閘極電性連接該第一控制端，該第一汲極電性連接該第一輸出端，該第一汲極與該第一源極之間具有一第一寄生二極體。該第二襯底端與該第二源極電性連接該第一驅動端，該第二閘極電性連接該第一控制端，該第二汲極電性連接該第二輸出端，該第二汲極與該第二源極之間具有一第二寄生二極體。當該第一開關電晶體與該第二開關電晶體處於截止狀態時，該第一寄生二極體與第二寄生二極體至少其中之一處於反向截止狀態。該第一開關電晶體與該第二開關電晶體為橫向擴散金屬氧化物半導體電晶體，該控制電路電性連接於該第一驅動端與該第一控制端之間，用於調整該第一驅動端與該第一控制端之電壓差值以控制該第一、第二開關電晶體處於導通狀態或截止狀態。

相較於先前技術，該雙向開關電路可藉由使用較低成本的低壓閘極-源極，高壓汲極-源極的MOSFET配合控制電路即可實現雙向導通之功效，有效降低了成本。

圖1為具有本發明一實施例中雙向開關電路之電路方框圖。

圖2為圖1所示本發明一優選實施例中雙向開關電路的具體電路結構圖。

圖3為圖2所示之第一實施例之控制電路的電路結構圖。

圖4為圖2所示之第二實施例之控制電路的電路結構圖。

圖5為圖2所示之第三實施例之控制電路的電路結構圖。

圖6為圖2所示之第四實施例之控制電路的電路結構圖。

圖7為圖2所示之第五實施例之控制電路的電路結構圖。

圖8為圖2所示之第六實施例之控制電路的電路結構圖。

圖9為圖1所示本發明一變更實施例中雙向開關電路的具體電路結構圖。

圖10為圖9所示本發明之第七實施例之控制電路73的電路結構示意圖。

圖11-12為圖9所示本發明之變更實施例之控制電路73的電路結構示意圖。

圖13為本發明如圖9所示第八實施例中控制電路的電路結構示意圖。

請參閱圖1，其為本發明雙向開關電路10之電路方框圖。

雙向開關電路10包括第一開關電晶體11、第二開關電晶體12、控制電路13、第一控制端PC1、第一輸出端OUT1以及第二輸出端OUT2。

其中，該雙向開關電路10中的第一控制端PC1用於電性連接該控制電路13，並自該控制電路13接收一第一控制電壓Vc1。該第一開關電晶體11與第二開關電晶體12在該第一控制電壓Vc1控制下處於導通狀態或者截止狀態。

當該第一開關電晶體11與第二開關電晶體12處於導通狀態時，該第一輸出端OUT1作為輸入端，則該第二輸出端OUT2則作為輸出端；該第二輸出端OUT2作為輸入端，則該第一輸出端OUT1則作為輸出端。

具體地，請進一步參閱圖2，其為圖1所示本發明一優選實施例中雙向開關電路10的具體電路結構圖。

該第一開關電晶體11包括第一閘極G1、第一源極S1、第一汲極D1以及第一襯底端B1。該第一襯底端B1電性連接該第一源極S1，該第一源極S1直接與該第二源極S2電性連接，且該第一源極S1與該第二源極S2之間的任一節點定義為第一驅動端PD1。該第一汲極D1作為第一輸出端OUT1。

該第二開關電晶體12包括第二閘極G2、第二源極S2、第二汲極D2以及第二襯底端B2。該第二襯底端B2電性連接該第二源極S2與第一襯底端B1，該第一閘極G1直接電性連接該第二閘極G2，該第二汲極D2作為第二輸出端OUT2。加載於該第一輸入端OUT1或者第二輸出端OUT2之電壓在該第一驅動端PD1產生第一驅動電壓Vx。

本實施例中，該第一開關電晶體11與第二開關電晶體12均為P型、橫向擴散金屬氧化物半導體電晶體，(Laterally Diffused Metal Oxide Semiconductor，LDMOS)，其具有低壓閘極-源極電壓，高壓汲極-源極電壓之特性。由於LDMOS之閘極-源極電壓（開啟電壓）較低，因此其製造工藝簡單，成本較低。

該第一開關電晶體11之第一源極S1與第一汲極D1之間還包括第一寄生二極體BD1，其中，該第一寄生二極體BD1之陽極電性連接該第一汲極D1，第一寄生二極體BD1之陰極電性連接該第一源極S1。

第二開關電晶體21之該第二汲極D2與該第二源極S2之間還包括第二寄生二極體BD2，其中，該第二寄生二極體BD2之陽極電性連接該第二汲極D2，第二寄生二極體BD2之陰極電性連接該第二汲極S2。

在該雙向開關電路10工作過程中，當第一輸出端端OUT1加載一輸入電壓，例如為40V，該第一寄生二極體BD1與第二寄生二極體BD2其中之一處於正向導通時，另外一個則反向截止，以使得該第一襯底端B1與第二襯底端B2以及第一驅動端PD1均處於最高電位，則該第一驅動電壓Vx為該輸入電壓與該第一寄生二極體BD1之導電通電，如為40V-V _BD1；當該第一開關電晶體11與該第二開關電晶體12處於截止狀態時，該第一寄生二極體BD1與該第二寄生二極體BD2至少其中之一處於反向截止狀態，從而防止加載在該第一輸出端OUT1或者該第二輸出端OUT2上之電荷自處於導通狀態之第一寄生二極體BD1與第二寄生電晶體BD2在第一輸出端OUT1與第二輸出端OUT2之間移動，而造成雙向開關電路10的誤導通。本實施例中，該第一寄生二極體BD1與第二寄生二極體BD2均具有耐高壓特性。

可見，無論第一輸入輸出端OUT1與第二輸入端OUT2接收何種電壓值，藉由該第一寄生二極體BD1與第二二極體BD2至少其中之一正向導通使得第一襯底端B1與第二襯底端B2處於最高電位，從而無需再額外設置其他電路來保證第一襯底端B1與第二襯底端B2處於最高電位，簡化了該雙向開關控制電路10的電路結構，亦降低了雙向開關電路10之製作成本。

控制電路13電性連接該第一閘極G1、第二閘極G2以及第一驅動端PD1，用於依據第一驅動電壓Vx提供一第一控制電壓Vc1至該第一閘極G1與第二閘極G2，並且使得該第一控制電壓Vc1為(Vx-Vf)，其中Vf表示能夠驅動第一電晶體11與第二電晶體12處於導通狀態或截止狀態之參考電壓。該參考電壓Vf。（0-5V）。

本實施例中，參考電壓Vf具有第一電壓值與第二電壓值，該第一電壓值用於控制該第一開關電晶體11與第二開關電晶體12處於導通狀態，其中，該第一電壓值小於該第一汲極D1與該第一源極S1之間、第二汲極D2與該第二源極S2之間的電壓差值(Vds)，優選地，該第一電壓值為5V。

該第二電壓值用於控制該第一開關電晶體11與第二開關電晶體12處於截止狀態，其中，該第二電壓值為0V。

由此，當控制電路13輸出之第一控制電壓Vc1中的參考電壓Vf為第一電壓值，5V，則加載於第一驅動端PD1與第一控制端PC1之電壓差為-5V，對應地，第一電晶體11與第二電晶體21之閘極-源極的電壓差為-5V，則第一電晶體11與第二電晶體21處於導通狀態，此時，第一輸出端OUT1與第二輸出端OUT2電性導通，可進行電訊號之傳遞。

當控制電路13輸出之第一控制電壓Vc1中的參考電壓Vf為第二電壓值時，則加載於第一驅動端PD1與第一控制端PC1之電壓差為0V，對應地第一電晶體11與第二電晶體21之閘極-源極的電壓差為0V，則第一電晶體11與第二電晶體21處於截止狀態，此時，第一輸出端OUT1與第二輸出端OUT2電性斷開。

更為具體地，請參閱圖3，其為如圖2所示之第一實施例中控制電路13的電路結構圖。

該控制電路13包括偏壓驅動電路131，用於在外部電路提供之第一控制訊號Sc1之控制下提供第一控制電壓Vc1至第一控制端PC1。

偏壓驅動電路131包括第一偏壓控制端IN、第一偏壓驅動端PB以及第一偏壓輸出端BO。其中，該第一偏壓控制端IN接收該第一控制訊號Sc1。該第一偏壓驅動端PB用於電性連接該第一驅動端PD1，以接收該第一驅動電壓Vx。第一偏壓輸出端BO電性連接該第一控制端PC1，用於輸出該第一控制電壓Vc1至第一控制端PC1對應的該第一閘極G1與第二閘極G2（圖2所示）。

偏壓驅動電路131還進一步包括第一分壓電路131a與第一偏壓驅動電晶體N1。該第一分壓電路131a電性連接於第一驅動端PD1與該第一偏壓驅動電晶體N1之間。

本實施例中，該第一分壓電路131a為一第一穩壓二極體Z1。該第一穩壓二極體Z1之陰極電性連接該第一偏壓驅動端PB，該第一穩壓二極體Z1之陽極電性連接該第一偏壓輸出端BO。

該第一偏壓驅動電晶體N1之閘極電性連接該第一偏壓控制端IN，該第一偏壓驅動電晶體N1之源極電性連接接地端GND，該第一偏壓驅動電晶體N1之汲極電性連接該第一偏壓輸出端BO。

本實施例中，第一穩壓二極體Z1具有穩定電壓Uz（未標示），該穩定電壓Uz優選為5V。另外，第一偏壓驅動電晶體N1為N型LDMOS。該第一控制訊號Sc1包括高電位（3.5V）或低電位（0V）之直流電訊號。

由此，當第一控制訊號Sc1使得該第一偏壓驅動電晶體N1處於導通狀態時，如當第一控制訊號Sc1處於高電位，則第一偏壓驅動電晶體N1處於導通狀態，第一穩壓二極體Z1反向導通，第一偏壓輸出端BO之電壓為第一驅動電壓Vx與第一穩壓二極體Z1之穩定電壓Uz之差值，則對應的第一控制電壓Vc1亦等於第一驅動電壓Vx與穩定電壓Uz之差值（Vx-Uz），即Vx-5V。可以理解，控制電路13提供一5V的參考電壓Vf，從而使得第一開關電晶體11與第二開關電晶體12處於導通狀態，若第一輸出端OUT1作為輸入端，而第二輸出端OUT2作為輸出端，則加載於第一輸入端OUT1之電壓自第二輸出端OUT2輸出。

當第一控制訊號Sc1處於低電位而使得該第一偏壓驅動電晶體N1處於截止狀態，則第一偏壓輸出端BO輸出的第一控制電壓Vc1等於第一驅動電壓Vx，可以理解，此時，該控制電路13提供一0V的參考電壓Vf。對應地，第一開關電晶體11與第二開關電晶體12之閘極-源極電壓差Vgs為0V，則第一開關電晶體11與第二開關電晶體12處於截止狀態，加載於第一輸入端OUT1之電壓並無法傳輸至第二輸出端OUT1。

相較於先前技術，由於雙向開關電路10中所需之第一開關電晶體11與第二開關電晶體12之閘極-源極壓差較低，避免使用閘極-源極高壓差之電晶體所造成的製造工藝要求高及製造成本高的問題。

同時，雙向開關電路10藉由在控制電路13的第一控制訊號Sc1之控制下即可使得第一開關電晶體11與第二開關電晶體12之閘極-源極電壓Vgs在參考電壓Vf範圍內，而參考電壓Vf相較於第一、第二開關電晶體11、12之汲極-源極電壓小，從而使得第一電晶體11與第二開關電晶體12即可在較小控制電壓下處於導通狀態或截止狀態，實現雙向開關電路10之雙向導通功效。同時，第一控制訊號Sc1之電壓範圍較小，有效提高了雙向開關電路10的靈活性與可靠性。

另外，該第一開關電晶體11與第二開關電晶體12本身之寄生二極體來保證其襯底端處於合適之電位，而無需額外設置其他控制電路，從而進一步降低了雙開開關電路10的成本。

請參閱圖4，其為如圖2所示第二實施例中控制電路23的電路結構示意圖。

控制電路13包括偏壓驅動電路231，用於在該第一控制訊號Sc1之控制下提供第一控制電壓Vc1至該第一控制端PC1。

偏壓驅動電路231包括第一偏壓控制端IN、第一偏壓驅動端PB以及第一偏壓輸出端BO。其中，該第一偏壓控制端IN接收第一控制訊號Sc1。該第一偏壓驅動端PB電性連接第一驅動端PD1，用於接收該第一驅動電壓Vx。第一偏壓輸出端BO電性連接該第一控制端PC1及其對應之該第一閘極G1與第二閘極G2，用於輸出該第一控制電壓Vc1至該第一閘極G1與第二閘極G2。

偏壓驅動電路231包括第一分壓電路231a與第一偏壓驅動電晶體N1。該第一分壓電路231a電性連接於第一驅動端PD1與該第一偏壓驅動電晶體N1之間。

本實施例中，該第一分壓電路231a為一第一分壓電阻R1、第一偏壓電晶體N1以及第一電流源Is。第一分壓電阻R1之一端電性連接該第一偏壓驅動端PB，另一端電性連接該第一偏壓輸出端BO。

該第一偏壓驅動電晶體N1之閘極電性連接該第一偏壓控制端IN，該第一偏壓驅動電晶體N1之汲極電性連接該第一偏壓輸出端BO，該第一偏壓驅動電晶體N1之源極藉由該第一電流源Is電連接接地端GND。

本實施例中，第一分壓電阻R1兩端分取的電壓定義為第一分壓Vr（未標示），該第一分壓Vr優選為5V。另外，第一偏壓驅動電晶體N1為N型LDMOS。該第一控制訊號Sc1具有高電位與低電位。

由此，當第一控制訊號Sc1使得該第一偏壓驅動電晶體N1處於導通狀態時，第一偏壓輸出端BO輸出第一控制電壓Vc1，此時，該第一控制電壓Vc1基本等於第一驅動電壓Vx與第一分壓Vr之差值（Vx-Vr=Vx-5V）。

當第一控制訊號Sc1處於低電位而使得該第一偏壓驅動電晶體N1處於截止狀態，第一偏壓輸出端BO輸出第一控制電壓Vc1，此時，該第一控制電壓Vc1基本等於第一驅動電壓Vx。

請參閱圖5，其為如圖2所示第三實施例中控制電路33的電路結構示意圖。

該控制電路33包括一偏壓驅動電路331，該偏壓驱动電路331電連接該第一驅動端PD1與該第一控制端PC1，用於自該第一驅動端PD1接收該第一驅動電壓Vx，並在外部電路提供之第一控制訊號Sc1之控制下自該第一控制端PC1提供第一控制電壓Vc1至該第一閘極G1與第二閘極G2。

該偏壓驅動電路331包括第一偏壓控制端IN、第一偏壓驅動端PB以及第一偏壓輸出端BO。其中，該第一偏壓控制端IN接收第一控制訊號Sc1。該第一偏壓驅動端PB電性連接該第一驅動端PD1，用於接收該第一驅動電壓Vx。第一偏壓輸出端BO電性連接該第一閘極G1與第二閘極G2，用於輸出該第一控制電壓Vc1至該第一閘極G1與第二閘極G2。

第一偏壓驅動電路331包括第一偏壓驅動電路331包括第一分壓電路331a與第一偏壓驅動電晶體N1。該第一分壓電路331a電性連接第一驅動驅動端PB、該第一偏壓驅動電晶體N1以及第一偏壓輸出端BO。

本實施例中，該第一分壓電路331a為複數依次串聯的P型金屬氧化物半導體PMOS。

本實施例中，該第一分壓電路331a包括4個呈二極體連接的PMOS，且按照任意相鄰的兩個PMOS中，前一個PMOS之汲極與後一個PMOS之源極直接電連接的方式依次串聯，同時，處於起始位置的POMS之源極電性連接該第一偏壓驅動端PB，處於最末位置的PMOS之閘極電性連接該第一偏壓輸出端BO，汲極電性連接該第一偏壓驅動電晶體N1。

該第一偏壓驅動電晶體N1之閘極電性連接該第一偏壓控制端IN，該第一偏壓驅動電晶體N1之汲極與該第一分壓電路331a中最末位置之PMOS之汲極電性連接，該第一偏壓驅動電晶體N1之源極電性連接接地端GND。

本實施例中，該第一分壓電路331a獲取的第一分壓優選為5V。第一偏壓驅動電晶體N1為N型LDMOS。該第一控制訊號Sc1具有高電位與低電位。

由此，當第一控制訊號Sc1使得該第一偏壓驅動電晶體N1處於導通狀態時，如當第一控制訊號Sc1處於高電位而使得第一偏壓驅動電晶體N1處於導通狀態時，第一偏壓輸出端BO輸出的第一控制電壓Vc1為第一驅動電壓Vx與第一分壓Vr之差值（Vx-Vr=Vx-5V）。

當第一控制訊號Sc1處於低電位而使得該第一驅動電晶體N1處於截止狀態，第一偏壓輸出端BO輸出之第一控制電壓Vc1等於第一驅動電壓Vx。

請參閱圖6，其為圖2所示本發明第四實施例中控制電路43的電路結構示意圖。

控制電路43包括偏壓電路431、電位轉移電路432以及驅動電路433。

偏壓電路431電性連接該第一驅動端PD1與該電位轉移電路432，以自該第一驅動端PD1接收該第一驅動電壓Vx，並在外部電路提供之第一開啟電壓V _DDL驅動下輸出一第一偏壓Vb1至該電位轉移電路432。電位轉移電路432電性連接第一驅動端PD1與該驅動電路433，用於將該第一偏壓Vb1轉換為第二控制電壓Vc2。驅動電路433電性連接第一驅動端PD1，用於在該第二控制電壓Vc2控制下提供第一控制電壓Vc1至該第一控制端PC1對應之第一閘極G1與第二閘極G2。

其中，該第一控制電壓Vc1的範圍為(Vx-Vf)，其中，Vf(未標示)表示一參考電壓，且該參考電壓Vf為第一開關電晶體11與第二開關電晶體12之開啟電壓，其範圍優選為0-5V。

具體地，該偏壓電路431包括第一偏壓控制端IN、第一偏壓驅動端PB以及第一偏壓輸出端BO。其中，該第一偏壓控制端IN接收該第一開啟電壓V _DDL。該第一偏壓驅動端PB電性連接該第一驅動端PD1，用於接收該第一驅動電壓Vx。第一偏壓輸出端BO電性連接該電位轉移電路432，用於輸出該第一偏壓Vb1至該電位轉移電路。

具體地，偏壓電路431包括複數依次串聯的P型金屬氧化物半導體的第一分壓電路431a、第一偏壓電晶體BN1與電流源Is。

本實施例中，第一分壓電路431a為複數依次串聯的P型金屬氧化物半導體的PMOS，第一分壓電路431a包括4個呈二極體連接的PMOS，且按照相鄰的兩個PMOS中，前一個PMOS之汲極與後一個PMOS之源極直接電連接的方式依次串聯，且處於起始位置的POMS之源極電性連接該第一偏壓驅動端PB，處於最末位置的PMOS之閘極與汲極電性連接該第一偏壓輸出端BO。則該第一分壓電路431a獲得之第一分壓Vr為4×V _GS-PMOS，即該4個PMOS之閘極-源極電壓差相加。

該第一偏壓電晶體BN1之閘極電性連接該第一偏壓控制端IN，該第一偏壓電晶體BN1之汲極電連接第一偏壓輸出端BO，該第一偏壓電晶體BN1之源極藉由該電流源Is電性連接接地端GND。該電流源Is用於限定流過該第一分壓電路431a與該偏壓電晶體BN1之電流。

電位轉移電路432包括第一控制輸入端PI、第一啟動端PS、第一控制輸出端PO、電位鎖定電路432a與反相電路432b。

第一控制輸入端PI用於接收外部電路提供之第一控制訊號Sc1。該第一控制訊號Sc1包括高電位與低電位。

第一啟動端PS電性連接該第一偏壓輸出端BO，用於接收該第一偏壓Vb1。

電位鎖定電路432a電性連接該第一控制輸入端PI、第一啟動端PS，並依據該第一控制訊號Sc1與第一偏壓Vb1輸出一第一鎖定訊號SL1至反相電路432b。

更為具體地，電位鎖定電路432a包括第一子鎖定電路X1與第二子鎖定電路X2。

第一子鎖定電路X1包括第一反相器IN1、第一鎖定電晶體N2、第二鎖定電晶體P2、第三鎖定電晶體P3。其中，第一反相器IN1之陽極端電性連接該第一控制輸入端PI，陰極端電性連接該第一鎖定電晶體N2之閘極。第一鎖定電晶體N2之源極電性連接接地端GND，汲極電性連接第二鎖定電晶體P2之汲極。第二鎖定電晶體P2之閘極電性連接該第一啟動端PS，汲極電性連接該第一鎖定電晶體N2之汲極，源極電性連接第三鎖定電晶體P3之源極。第三鎖定電晶體P3之汲極電性連接該第一驅動端PD1，並接收該第一驅動電壓Vx。

第二子鎖定電路X2包括第二反相器IN2、第四鎖定電晶體N3、第五鎖定電晶體P4、第六鎖定電晶體P5。其中，第二反相器IN2之陽極電性連接該第一反相器IN1之陰極端，陰極電性連接該第四鎖定電晶體N3之閘極。第四鎖定電晶體N3之源極電性連接接地端GND，汲極電性連接第五鎖定電晶體P4之汲極。第五鎖定電晶體P4之閘極電性連接該第一啟動端PS，汲極電性連接該第四鎖定電晶體N3之汲極。第六鎖定電晶體P5之閘極電性連接該第二鎖定電晶體P2之源極，第六鎖定電晶體P5之源極還電性連接該第三鎖定電晶體P3之閘極，且同時連接該反相電路432b，其用於輸出該第一鎖定訊號SL1；第六鎖定電晶體P5之汲極電性連接該第一驅動端PD1，並接收該第一驅動電壓Vx。

反相電路432b電性連接於該電位鎖定電路432a與該第一控制輸出端PO之間，用於依據該第一鎖定訊號SL1輸出第二控制電壓Vc2。反相電路432b包括第三反相器IN3、第四反相器IN4、第一控制電晶體CT1與第二控制電晶體CT2。

第三反相器IN3的陽極電性連接第六鎖定電晶體P5之源極，陰極端電性連接該第四反相器IN4之陽極。第四反相器IN4的陰極電性連接第一控制輸出端PO。第三反相器IN3與第四反相器IN4之電源端（未標示）均電性連接第一驅動端PD1，用於接收該第一驅動電壓Vx。

第一控制電晶體CT1之閘極接收該第一開啟電壓V _DDL，源極電性連接接地端GND，汲極電性連接第二控制電晶體CT2之汲極。第二控制電晶體CT2之閘極電性連接該第一啟動端PS，源極電性連接該第三反相器IN3與第四反相器IN4之接地端（未標示）。

由此，當第四反相器IN4輸出之高電位為Vx，輸出之低電位則為第一啟動端PS之電壓與第二控制電晶體CT2之閘極-源極電壓差V _GS-CT2相加，由於第一啟端PS之電壓為第一偏壓Vb1=Vx-4×V _GS-PMOS，由此，第四反相器IN4輸出之低電位為Vx-4×V _GS-PMOS+V _GS-CT2。

驅動電路433包括第一驅動電晶體DT1、第二驅動電晶體DT2、第二分壓電路433a以及驅動電壓輸出端DS1。該驅動電壓輸出端DS1用於輸出該第一控制電壓Vc1。

第二分壓電路433a電性連接於第一驅動端PD1與該驅動電壓輸出端DS1之間，用於獲取一第二分壓Vr2，本實施例中，該第二分壓電路433a為一第二分壓電阻R2。具體地，第二分壓電阻R2一端電性連接第一驅動端PD1以接收該第一驅動電壓Vx，另一端電性連接該驅動電壓輸出端DS1。

第一驅動電晶體DT1之閘極電性連接該第一控制輸出端PO，源極電性連接該驅動電壓輸出端DS1，汲極電性連接該第二驅動電晶體DT2。

第二驅動電晶體DT2之閘極接收該第一啟動電V _DDL，汲極電性連接該第一驅動電晶體DT1之汲極，源極電性連接接地端。

本實施例中，第一鎖定電晶體N2、第四鎖定電晶體N3與第七鎖定電晶體N4以及第二驅動電晶體DT2均為N型電晶體，且具有低壓V _GS，高壓V _DS。

第二鎖定電晶體P2、第三鎖定電晶體P3、第五鎖定電晶體P4、第六鎖定電晶體P5，第八鎖定電晶體P6以及第一驅動電晶體DT1均為P型MOS電晶體，且具有低壓V _GS，高壓V _DS。第一啟動電V _DDL之電壓範圍為1.8V-5V。

當第四反相器IN4輸出高電位使得第一驅動電晶體DT1處於截止狀態時，則自電壓輸出端DS1輸出之第一控制電壓Vc1等於第一驅動電壓Vx。對應地，當第四反相器IN4輸出低電位使得第一驅動電晶體DT1處於截止狀態時，則自電壓輸出端DS1輸出之第一控制電壓Vc1等於第一控制輸出端PO輸出之第二控制電壓Vc2與第一驅動電晶體DT1之閘極-源極電壓差V _GS-DT1相加，為Vx-4×V _GS-PMOS+V _GS-CT2+V _GS-DT1。其中，優選地，-4×V _GS-PMOS+V _GS-CT2+V _GS-DT1為5V。

現結合圖6說明控制電路43的工作過程。

當控制電路43上電後，偏壓電路431中第一偏壓電晶體BN1在第一驅動電壓V _DDL驅動下處於導通狀態，由此，偏壓電路431自第一偏壓輸出端BO輸出第一偏壓Vb1，其中，該第一偏壓Vb1之電壓範圍為2.4V-2.6V。

當第一控制訊號Sc1處於高電位時，電位鎖定電路432a中的第一子鎖定電路X1處於截止狀態，第二字鎖定電路X2處於導通狀態，並輸出一低電位的鎖定訊號SL1，反相電路432b則輸出低電位的第二控制電壓Vc2，其中，低電位的第二控制電壓Vc2為Vx-4×V _GS-PMOS+V _GS-CT2。

驅動電路433中的第一去電晶體DT1在低電位的第二控制電壓Vc2的控制下處於導通狀態，則自驅動電壓輸出端DS1輸出基本等於第一驅動電晶體DT1之源極電壓之第一控制電壓Vc1，為Vx-4×V _GS-PMOS+V _GS-CT2+V _GS-DT1。

當第一控制訊號Sc1處於低電位時，電位鎖定電路432a中的第一子鎖定電路X1導通，並輸出一高電位的鎖定訊號SL1，反相電路432b則輸出高電位的第二控制電壓Vc2，其中，高電位的第二控制電壓Vc2=Vx。

驅動電路433中的第一驅動電晶體DT1在高電位的第二控制電壓Vc2的控制下處於截止狀態，輸出基本等於第一驅動電壓Vx的第一控制電壓Vc1，即第一控制電壓Vc1=Vx。

請參閱圖7，其為如圖2所示本發明第五實施例中控制電路53的電路結構示意圖。

本實施例之控制電路53與第四實施例之控制電路43的電路結構基本相同，區別僅在於控制電路53中第一分壓電路531a為第二穩壓二極體Z2，該第二穩壓二極體Z2之穩定電壓等於4×V _GS-PMOS，第二分壓電路433a亦為第一穩壓二極體Z1。

可以理解，其工作原理以及工作過程與第四實施例中控制電路43的工作原理相同，此處不再贅述。

請參閱圖8，其為如圖2所示本發明第六實施例中控制電路63的電路結構示意圖。

該實施例中，控制電路63與第四實施例中控制電路43的電路結構基本相同，區別僅在於：驅動電路633包括第一穩壓二極體Z1、第一驅動電晶體DT1與保護二極體DP1，其中，第一穩壓二極體Z1之陽極接收該第一驅動電壓Vx，陰極電性連接該第一驅動電晶體DT1之源極，第一驅動電晶體DT1之汲極電性連接該第一保護二極體DT1之陰極，第一保護二極體之陰極電性連接接地端。其中，第一穩壓二極體Z1之反向電壓為5V。該第一驅動電晶體DT1之汲極與該第一保護二極體DP1陰極之間任意一節點定義為第一保護端Vp1，該第一保護二極體DP1用於防止該第一保護端Vp1浮接。

驅動電路633還包括一第一電荷回收電路633a，用於將第一輸出端OUT1對應之第一開關電晶體11之閘極-源極電容Cgs產生的第一漏電流Icgs1回收至第二輸出端OUT2，同時也將第二輸出端OUT2對應之第二開關電晶體12之閘極-源極電容Cgs產生的第二漏電流Icgs2回收至第一輸出端OUT1，以使得第一輸出端OUT1與第二輸出端OUT2的電壓相同。

具體地，該第一電荷回收電路633a包括第一回收二極體Ds1、第二回收二極體Ds2。

該第一回收二極體Ds1之陽極電性連接該第一驅動電晶體DT1之汲極，該第一回收二極體D1s之陰極電性連接該第一輸出端OUT1。

該第二回收二極體Ds2之陽極電性連接該第一驅動電晶體DT1之汲極，第二回收電晶體Ds2之陰極電性連接該第二輸出端OUT2。

由此，當第一輸出端OUT1與第二輸出端OUT2直接電性連接時，第一開關電晶體11的閘極-源極電容Cgs產生的第一漏電流Icgs1藉由第一驅動電晶體DT1與第二回收電晶體Ds2流入第二輸出端OUT2；同時，第二開關電晶體12的閘極-源極電容Cgs產生的第二漏電流Icgs2藉由第一驅動電晶體DT1與第一回收電晶體Ds1流入第一輸出端OUT1。使得第一輸出端OUT1與第二輸出端OUT2的電壓相等。

請參閱圖9，其為圖1所示本發明一變更實施例中雙向開關電路20的具體電路結構圖。本實施例中，雙向開關電路20與第一實施例之開關電路10的電路結構基本相同，雙向開關電路20包括第一開關電晶體21、第二開關電晶體22、控制電路73、第一控制端PC1、第一輸出端OUT1以及第二輸出端OUT2，雙向開關電路20與雙向開關電路10區別僅在於第一開關電晶體21與第二開關電晶體22均為N型LDMOS，其具有閘極-源極低壓差，汲極-源極高壓差之特性。

該第一開關電晶體21還進一步包括第一寄生二極體BD1，該第一寄生二極體BD1電性連接於該第一汲極D1與該第一源極S1之間，其中，該第一寄生二極體BD1之陽極電性連接該第一源極S1，第一寄生二極體BD1之陰極電性連接該第一汲極D1。

第二開關電晶體22還進一步包括第二寄生二極體BD2，該第二寄生二極體BD2電性連接該第二汲極D2與該第二源極S2之間，其中，該第二寄生二極體BD2之陽極電性連接該第二源極S2，第二寄生二極體BD2之陰極電性連接該第二汲極D2。該第二源極S2與該第一源極S1直接電性連，第一襯底端B1與第二襯底端B2直接電性連接，該第二源極S2與第一源極S1之間的任一節點定義為第二驅動端PD2，用於輸出一第二驅動電壓Vy。可以理解，該第二驅動電壓Vy為第一輸出端OUT1之電壓與第一寄生二極體BD1獲取的分壓相加或者第二輸出端OUT2之電壓與該第二寄生二極體BD2獲取的分壓相加。

在該雙向開關電路20工作過程中，該第一寄生二極體BD1與第二寄生二極體BD2其中之一處於正向導通時，另外一個則反向截止，以使得該第一襯底端B1與第二襯底端B2均處於最低電位，由此，當該第一開關電晶體21與該第二開關電晶體22處於截止狀態時，該第一寄生二極體BD1與該第二寄生二極體BD2至少其中之一處於反向截止狀態，防止第一輸出端OUT1或者第二輸出端OUT2之電荷自處於導通狀態之第一寄生二極體BD1與第二寄生電晶體BD2在第一輸出端OUT1與第二輸出端OUT2之間移動，以有效防止雙向開關電路20的誤導通。

控制電路73電性連接該第一閘極G1、該第二閘極G2與該第二驅動端PD2，用於提供第一控制電壓Vc1至該第一閘極G1與第二閘極G2，且使得該第一控制電壓Vc1為（Vy-Vf），其中，Vf為第一參考電壓，其小於第一電晶體21與第二電晶體22之汲極-源極電壓Vds。優選地，第一參考電壓Vf為5V。

請參閱圖10，其為圖9所示本發明之第七實施例之控制電路73的電路結構示意圖。

本實施例中的控制電路73與第五實施方式之控制電路53的電路結構基本相同，區別僅在於：第一偏壓驅動端PB接收一高壓驅動V _H，且該第一偏壓驅動端PB藉由電流源Is電性連接該第一偏壓電晶體BN1的源極，該第一偏壓電晶體BN1之汲極電性連接該第一分壓電路731a。本實施例中，該第一分壓電路731a為一第二穩壓二極體Z2。

具體地，第一偏壓電晶體BN1之汲極電性連接該第二穩壓二極體Z2的陰極，第二穩壓二極體Z2的陽極該第二偏壓驅動端PD2，用於接收該高壓驅動V _H。其中，高壓驅動V _H為10V-40V。

另外，在電位轉移電路432中，第一反向器IN1、第二反相器IN2第三反相器IN3以及第四反相器之均接收該高壓驅動V _H。第一鎖定電晶體N2與第四鎖定電晶體N3之源極以及第一控制電晶體CT1之源極亦接收該高壓驅動V _H，且第一控制電晶體CT1之閘極接收第二開啟電壓V _DDH。第三鎖定電晶體P3之汲極電性連接該第二驅動端PD1，並接收該第二驅動電壓Vy。第六鎖定電晶體P5之汲極電性連接該第二驅動端PD2，並接收該第二驅動電壓Vy。該第二開啟電壓V _DDH為V _H-5V。

另外，第一鎖定電晶體N2、第四鎖定電晶體N3與第七鎖定電晶體N4以及第二驅動電晶體ND1均為P型LDMOS。

第二鎖定電晶體P2、第三鎖定電晶體P3、第五鎖定電晶體P4、第六鎖定電晶體P5，第八鎖定電晶體P6以及第一驅動電晶體PD1均為N型LDMOS。

其工作原理與工作過程與第四實施方式中控制電路43的工作原理相同，此處不再贅述。

可變更地，如圖11所示，該第一分壓電壓731a為複數串聯之P型MOS電晶體，以及第二分壓電壓733a為第二分壓電阻R2，或者如圖12所示，二分壓電壓733a為複數串聯之MOS電晶體之構成的分壓電路，且分取之第一分壓Vr優選為5V。

請參閱圖13，其為本發明如圖9所示第八實施例中控制電路83的電路結構示意圖。

該實施例中，控制電路83與第七實施方式中控制電路73的電路結構基本相同，區別僅在於驅動電路733的電路結構不同，驅動電路733包括第一穩壓二極體Z1、第一驅動電晶體DT1以及第二保護二極體DP2。其中，該第二保護二極體DP1之陰極接收高壓驅動V _H，第二保護二極體DP1之陽極電接該第一驅動電晶體DT1之汲極。

該第一驅動電晶體DT1之汲極與該第二保護二極體DP2陰極之間任意一節點定義為第二保護端Vp2，該第二保護二極體DP2用於防止該第二保護端Vp2浮接。

具體地，驅動電路833還包括一第二電荷回收電路833a，用於將第一輸出端OUT1對應之第一開關電晶體21之閘極-源極電容Cgs產生的第一漏電流Icgs1回收至第二輸出端OUT2，同時也將第二輸出端OUT2對應之第二開關電晶體22產生的第二漏電流Icgs2回收至第一輸出端OUT1，以使得第一輸出端OUT1與第二輸出端OUT2的電壓相同。

具體地，該第二電荷回收電路833a包括第一回收二極體Ds1、第二回收二極體Ds2。

該第一回收二極體Ds1之陰極電性連接該第二保護端Vp2，該第一回收二極體D1s之陽極電性連接該第一輸出端OUT1。

該第二回收二極體Ds2之陰極電性連接該第二保護端Vp2，第二回收電晶體Ds2之陽極電性連接該第二輸出端OUT2。

由此，當第一輸出端OUT1與第二輸出端OUT2直接電性連接時，第一開關電晶體21的閘極-源極電容Cgs產生的第一漏電流Icgs1自第二輸出端OUT2進行補償；同時，第二開關電晶體22的閘極-源極電容Cgs產生的第二漏電流Icgs2藉由第一輸出端OUT1進行補償，從而使得第一輸出端OUT1與第二輸出端OUT2的電壓相等。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，本發明之範圍並不以上述實施方式為限，舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

10、20‧‧‧雙向開關電路

11、21‧‧‧第一開關電晶體

12、22‧‧‧第二開關電晶體

13、23、33、43、53、63、73、83‧‧‧控制電路

PC1‧‧‧第一控制端

PD1‧‧‧第一驅動端

OUT1‧‧‧第一輸出端

OUT2‧‧‧第二輸出端

G1‧‧‧第一閘極

S1‧‧‧第一源極

D1‧‧‧第一汲極

B1‧‧‧第一襯底端

G2‧‧‧第二閘極

S2‧‧‧第二源極

D2‧‧‧第二汲極

B2‧‧‧第二襯底端

BD1‧‧‧第一寄生二極體

BD2‧‧‧第二寄生二極體

131a、231a、331a、431a、531a‧‧‧第一分壓電路

433a‧‧‧第二分壓電路

131、231、331、‧‧‧偏壓驅動電路

Sc1‧‧‧第一控制訊號

IN‧‧‧第一偏壓控制端

PB‧‧‧第一偏壓驅動端

BO‧‧‧第一偏壓輸出端

Z1‧‧‧第一穩壓二極體

N1‧‧‧第一偏壓驅動電晶體

R1‧‧‧第一分壓電阻

R2‧‧‧第二分壓電阻

GND‧‧‧接地端

Vx‧‧‧第一驅動電壓

Vy‧‧‧第二驅動電壓

Vr1‧‧‧第一分壓

PD2‧‧‧第二驅動端

43‧‧‧控制電路

431‧‧‧偏壓電路

432‧‧‧電位轉移電路

433‧‧‧驅動電路

Vb1‧‧‧第一偏壓

Vc1‧‧‧第一控制電壓

Vc2‧‧‧第二控制電壓

BN1‧‧‧第一偏壓電晶體

PI‧‧‧第一控制輸入端

PS‧‧‧第一啟動端

PO‧‧‧第一控制輸出端

432a‧‧‧電位鎖定電路

432b‧‧‧反相電路

IN1‧‧‧第一反相器

X1‧‧‧第一子鎖定電路

N2‧‧‧第一鎖定電晶體

P2‧‧‧第二鎖定電晶體

P3‧‧‧第三鎖定電晶體

X2‧‧‧第二子鎖定電路

IN2‧‧‧第二反相器

N3‧‧‧第四鎖定電晶體

P4‧‧‧第五鎖定電晶體

P5‧‧‧第六鎖定電晶體

IN3‧‧‧第三反相器

IN4‧‧‧第四反相器

CT1‧‧‧第一控制電晶體

CT2‧‧‧第二控制電晶體

DT1‧‧‧第一驅動電晶體

DT2‧‧‧第二驅動電晶體

DS1‧‧‧驅動電壓輸出端

Z2‧‧‧第二穩壓二極體

Vp1‧‧‧第一保護端

Vp2‧‧‧第一保護端

DP1‧‧‧第一保護二極體

DP2‧‧‧第二保護二極體

633a‧‧‧第一電荷回收電路

Icgs1‧‧‧第一漏電流

Ds1‧‧‧第一回收二極體

Ds2‧‧‧第二回收二極體

Icgs2‧‧‧第二漏電流

833a‧‧‧第二電荷回收電路

VDDL‧‧‧第一啟動電壓

VDDH‧‧‧第二啟動電壓

Vr‧‧‧第一分壓

VH‧‧‧高壓驅動

無

10‧‧‧雙向開關電路

11‧‧‧第一開關電晶體

12‧‧‧第二開關電晶體

13‧‧‧控制電路

PC1‧‧‧第一控制端

PD1‧‧‧第一驅動端

OUT1‧‧‧第一輸出端

OUT2‧‧‧第二輸出端

G1‧‧‧第一閘極

S1‧‧‧第一源極

D1‧‧‧第一汲極

B1‧‧‧第一襯底端

G2‧‧‧第二閘極

S2‧‧‧第二源極

D2‧‧‧第二汲極

B2‧‧‧第二襯底端

BD1‧‧‧第一寄生二極體

BD2‧‧‧第二寄生二極體

Claims (25)

1. 一種雙向開關電路，包括第一開關電晶體、第二開關電晶體、第一驅動端、第一控制端、第一輸出端、第二輸出端與控制電路，該第一輸出端與該第二輸出端其中之一作為電壓輸入端，另外一個則作為電壓輸出端，該第一開關電晶體包括第一閘極、第一源極、第二汲極、第一襯底端，該第二開關電晶體包括第二閘極、第二源極、第二汲極以及第二襯底端，該第一襯底端與該第一源極電性連接該第一驅動端，該第一驅動端用於輸出一第一驅動電壓，該第一閘極電性連接該第一控制端，該第一汲極電性連接該第一輸出端，該第一汲極與該第一源極之間具有一第一寄生二極體；該第二襯底端與該第二源極電性連接該第一驅動端，該第二閘極電性連接該第一控制端，該第二汲極電性連接該第二輸出端，該第二汲極與該第二源極之間具有一第二寄生二極體，當該第一開關電晶體與該第二開關電晶體處於截止狀態時，該第一寄生二極體與第二寄生二極體至少其中之一處於反向截止狀態，其中，該第一開關電晶體與該第二開關電晶體為橫向擴散金屬氧化物半導體電晶體，該控制電路電性連接於該第一驅動端與該第一控制端之間，用於調整該第一驅動端與該第一控制端之電壓差值以控制該第一、第二開關電晶體處於導通狀態或截止狀態。
2. 如請求項1所述之雙向開關電路，其中，該雙向開關電路依據作為電壓輸入端的第一輸出端或第二輸出端上加載的電壓在該第一驅動端產生一第一驅動電壓，該控制電路接收一第一控制訊號，並依據該第一控制訊號與該第一驅動電壓對應輸出一第一控制電壓至該第一控制端，從而調整該第一控制端與該第一驅動端之间的電壓差值，該電壓差值包括一第一電壓差值與一第二電壓差值，該第一電壓差值用於控制該第一、第二開關電晶體處於導通狀態，且該第一電壓差值小於該第一汲極與該第一源極之間的電壓差值或者小於該第二汲極與該第二源極之間的電壓差值，該第二電壓差值用於控制該第一、第二開關電晶體處於截止狀態。
3. 如請求項2所述的雙向開關電路，其中，該第一電壓差值為-5V或者5V，該第二電壓差值為0V，該第一開關電晶體為P型或N型橫向擴散金屬氧化物半導體電晶體。
4. 如請求項3所述的雙向開關電路，其中，該第一寄生二極體之陽極電性連接該第一汲極，該第一寄生二極體之陰極電性連接該第一源極，第二寄生二極體之陽極電性連接該第二汲極，該第二寄生二極體之陰極電性連接該第二源極，該第一寄生二極體之陽極電性連接該第一源極，該第一寄生二極體之陰極電性連接該第一汲極，第二寄生二極體之陽極電性連接該第二源極，該第二寄生二極體之陰極電性連接該第二汲極。
5. 如請求項4所述的雙向開關電路，其中，該控制電路包括一偏壓驅動電路，該偏壓驅動電路包括第一偏壓控制端、第一偏壓驅動端、第一偏壓輸出端、第一分壓電路與第一偏壓驅動電晶體，該第一偏壓控制端用於接收該第一控制訊號，該偏壓驅動端電性連接該第一驅動端，用於接收該第一驅動電壓，該第一偏壓輸出端電性連接該第一控制端，用於輸出該第一控制電壓，該第一分壓電路電性連接該第一驅動端與該第一偏壓輸出端，用於獲取第一分壓，該第一分壓等於該第一電壓差值，該偏壓驅動電晶體之閘極電性連接第一偏壓控制端，汲極電性連接該第一偏壓輸出端，源極電性連接接地端，用於依據該第一控制訊號使得該第一控制電壓等於該第一驅動電壓與該第一分壓之差值或等於該第一驅動電壓。
6. 如請求項5所述的雙向開關電路，其中，該分壓電路為一第一穩壓二極體，該第一穩壓二極體之陰極電性連接於該第一驅動端，陽極電性連接該第一偏壓輸出端。
7. 如請求項5所述的雙向開關電路，其中，該分壓電路為複數依次串聯的PMOS電晶體，每一個PMOS電晶體為二極體連接，任意相鄰的兩個PMOS中，前一個PMOS之汲極與後一個PMOS之源極直接電連接的方式依次串聯，同時，處於起始位置的POMS之源極電性連接該第一驅動端，處於最末位置的PMOS之閘極電性連接該第一偏壓輸出端，汲極電性連接該第一偏壓驅動電晶體。
8. 如請求項7所述的雙向開關電路，其中，該PMOS電晶體之數量為四。
9. 如請求項5所述的雙向開關電路，其中，該偏壓驅動電路還包括一電流源，該電流源電性連接於該第一偏壓驅動電晶體之源極與接地端之間，用於限定流過該分壓電路與該第一偏壓驅動電晶體之電流。
10. 如請求項9所述的雙向開關電路，其中，該分壓電路為一分壓電阻。
11. 如請求項4所述的雙向開關電路，其中，該控制電路包括偏壓電路、電位轉移電路以及驅動電路，該偏壓電路電性連接該第一驅動端與該電位轉移電路，用於接收該第一驅動電壓，該偏壓電路電路在一第一開啟電壓驅動下輸出一第一偏壓至該電位轉移電路，該電位轉移電路電性連接第一驅動端與該驅動電路，用於將該第一偏壓轉換為一第二控制電壓，該驅動電路電性連接第一驅動端，用於在該第二控制電壓控制下提供該第一控制電壓至第一控制端。
12. 如請求項11所述的雙向開關電路，其中，該偏壓電路包括第一偏壓控制端、第一偏壓驅動端、第一偏壓輸出端、第一分壓電路、第一偏壓電晶體與電流源，其中，該第一偏壓控制端接收該第一開啟電壓，該第一偏壓驅動端電性連接該第一驅動端，用於接收該第一驅動電壓，第一偏壓輸出端電性連接該電位轉移電路，用於輸出該第一偏壓至該電位轉移電路，該第一分壓電路電性連接於該第一偏壓驅動端與該第一偏壓輸出端之間，用於獲取第一分壓，該第一偏壓電晶體之閘極電性連接第一偏壓控制端，汲極電性連接該第一偏壓輸出端，源極藉由該電流源電性連接一接地端或接收一高壓驅動，該第一偏壓電晶體用於在該第一啟動電壓控制處於導通狀態，並且使得第一偏壓等於該第一驅動電壓與該第一分壓之差值，該電流源用於限制流過該分壓電路與該第一偏壓電晶體之電流，該第一偏壓輸出端用於輸出該第一偏壓。
13. 如請求項12所述的雙向開關電路，其中，該第一分壓電路包括複數依次串聯的四個PMOS電晶體，每一個PMOS電晶體為二極體連接，任意相鄰的兩個PMOS中，前一個PMOS之汲極與後一個PMOS之源極直接電連接的方式依次串聯，同時，處於起始位置的POMS之源極電性連接該第一驅動端，處於最末位置的PMOS之閘極電性連接該第一偏壓輸出端，汲極電性連接該第一偏壓驅動電晶體。
14. 如請求項11所述的雙向開關電路，其中，該電位轉移電路包括第一控制輸入端、第一啟動端、第一控制輸出端、電位鎖定電路與反相電路，該第一控制輸入端用於接收該第一控制訊號，該第一啟動端用於接收該第一偏壓，電位鎖定電路電性連接該第一控制端、第一啟動端以及該反相電路，依據該第一控制訊號與第一偏壓輸出一第一鎖定訊號至該反相電路，該反相電路電性連接該第一啟動端與該第一控制輸出端，用於依據該第一鎖定訊號輸出該第二控制電壓，該第二控制電壓用於控制控制該驅動電路處於導通狀態或截止狀態。
15. 如請求項14所述的雙向開關電路，其中，該電位鎖定電路包括第一子鎖定電路，該第一子鎖定電路包括第一反相器、第一鎖定電晶體、第二鎖定電晶體、第三鎖定電晶體，第一反相器之陽極端電性連接該第一控制輸入端，陰極端電性連接該第一鎖定電晶體之閘極，第一鎖定電晶體之源極電性連接接地端，汲極電性連接第二鎖定電晶體之汲極。第二鎖定電晶體之閘極電性連接該第一啟動端，汲極電性連接該第一鎖定電晶體之汲極，源極電性連接第三鎖定電晶體之源極。第三鎖定電晶體之汲極電性連接該第一驅動端，並接收該第一驅動電壓。
16. 如請求項15所述的雙向開關電路，其中，該電位鎖定電路包括還包括第二子鎖定電路，該第二子鎖定電路包括第二反相器、第四鎖定電晶體、第五鎖定電晶體、第六鎖定電晶體，第二反相器之陽極端電性連接該第一反相器之陰極端，陰極端電性連接該第四鎖定電晶體之閘極，第四鎖定電晶體之源極電性連接接地端，汲極電性連接第五鎖定電晶體之汲極，第五鎖定電晶體之閘極電性連接該第一啟動端，汲極電性連接該第四鎖定電晶體之汲極，第六鎖定電晶體之閘極電性連接該第二鎖定電晶體之源極，第六鎖定電晶體之源極還電性連接該第三鎖定電晶體之閘極，且同時連接該反相電路，其用於輸出該第一鎖定訊號，第六鎖定電晶體之汲極電性連接該第一驅動端，並接收該第一驅動電壓。
17. 如請求項14所述的雙向開關電路，其中，該反相電路包括第三反相器、第四反相器、第一控制電晶體與第二控制電晶體，該第三反相器的陽極電性接收該第一鎖定訊號，陰極端電性連接該第四反相器之陽極，該第四反相器的陰極電性連接第一控制輸出端，該第三反相器與第四反相器之電源端均電性連接第一驅動端，用於接收該第一驅動電壓Vx，該第一控制電晶體之閘極接收該第一開啟電壓，源極電性連接該接地端，汲極電性連接高第二控制電晶體之汲極，閘極電性連接該第一偏壓輸出端，源極電性連接該第三反相器與第四反相器之接地端。
18. 如請求項17所述的雙向開關電路，其中，該驅動電路包括第一驅動電晶體、第二驅動電晶體、第二分壓電路以及驅動電壓輸出端，該驅動電壓輸出端用於輸出該第一控制電壓，該第二分壓電路電連接於該第一驅動端以接收該第一驅動電壓，且同時電連接該驅動電壓輸出端，該第二分壓電路用於獲取第二分壓，該第一驅動電晶體之閘極電性連接該第一控制輸出端，源極電性連接該驅動電壓輸出端，汲極電性連接該第二驅動電晶體，該第二驅動電晶體之閘極接收該第一啟動電壓，該第一驅動電壓用於控制該第二驅動電晶體處於導通狀態，該第二驅動電晶體之汲極電性連接該第一驅動電晶體之汲極，源極電性連接該接地端，其中，該第一驅動電晶體在該第二控制電壓控制下處於導通狀態或截止狀態，當該第一驅動電晶體處於導通狀態時，該第一控制電壓為該第一驅動電壓與該第一分壓之差值加上第二控制電晶體之閘極-源極電壓以及第一驅動電晶體之閘極-源極電壓，當該第一驅動電晶體處於截止狀態時，該第一控制電壓等於該第一驅動電壓。
19. 如請求項18所述之雙向開關電路，其中，該第二分壓電路為一分壓電阻，該分壓電阻一端電性連接第一驅動端以接收該第一驅動電壓，另一端電性連接該驅動電壓輸出端。
20. 如請求項18所述之雙向開關電路，其中，該第二分壓電路為一第一穩壓二極體。
21. 如請求項13所述之雙向開關電路，其中，該第一分壓電路為一第二穩壓二極體。
22. 如請求項11所述之雙向開關電路，其中，當該第一開關電晶體與該第二開關電晶體為P型橫向擴散金屬氧化物半導體電晶體時，該驅動電路包括第一驅動電晶體、第一保護二極體、第二分壓電路、驅動電壓輸出端以及一第一電荷回收電路，該驅動電壓輸出端用於輸出該第一控制電壓，該第二分壓電路電連接於該第一驅動端以接收該第一驅動電壓，且同時電連接該驅動電壓輸出端，該分壓電路用於獲取第二分壓，該第一分壓等於該第一電壓差值，該第一驅動電晶體之閘極電性連接該第一控制輸出端，源極電性連接該驅動電壓輸出端，汲極電性連接該第一保護二極體之陰極，該第一保護二極體之陽極電連接該接地端，其中，該第一驅動電晶體用於依據該第二控制電壓使得該第一控制電壓等於該第一驅動電壓與該第一分壓之差值或等於該第一驅動電壓，該第一電荷回收電路電連接該第一驅動電晶體之汲極、該第一輸出端與第二輸出端，用於將該第一、第二開關電晶體產生的閘極-源極漏電流回收至第一、第二輸出端，使得該第一輸出端與第二輸出端之電壓相等。
23. 如請求項22所述的雙向開關電路，其中，該電荷回收電路包括第一回收二極體與第二回收二極體，該第一回收二極體之陽極電性連接該第一驅動電晶體之汲極，該第一回收二極體之陰極電性連接該第一輸出端，該第二回收二極體之陽極電性連接該第一驅動電晶體之汲極，該第二回收電晶體2陰極電性連接該第二輸出端。
24. 如請求項11所述之雙向開關電路，其中，當該第一開關電晶體與該第二開關電晶體為N型橫向擴散金屬氧化物半導體電晶體時，該驅動電路包括第一驅動電晶體、第二保護二極體、第二分壓電路、驅動電壓輸出端以及一第二電荷回收電路，該驅動電壓輸出端用於輸出該第一控制電壓，該第二分壓電路電連接於該第一驅動端以接收該第一驅動電壓，且同時電連接該驅動電壓輸出端，該分壓電路用於獲取第二分壓，該第一分壓等於該第一電壓差值，該第一驅動電晶體之閘極電性連接該第一控制輸出端，源極電性連接該驅動電壓輸出端，汲極電性連接該第一保護二極體之陽極，該第一保護二極體之陰極電連接該高壓驅動端，用於接收一驅動高壓，其中，該第一驅動電晶體用於依據該第二控制電壓使得該第一控制電壓等於該第一驅動電壓與該第一分壓之差值或等於該第一驅動電壓，該第二電荷回收電路電連接該第一驅動電晶體之汲極、該第一輸出端與第二輸出端，用於將該第一、第二開關電晶體產生的閘極-源極漏電流回收至第一、第二輸出端，使得該第一輸出端與第二輸出端之電壓相等。
25. 如請求項24所述的雙向開關電路，其中，該第二電荷回收電路包括第一回收二極體與第二回收二極體，該第一回收二極體之陰極電性連接該第二保護端，該第一回收二極體之陽極電性連接該第一輸出端，該第二回收二極體之陰極電性連接該第二保護端，第二回收電晶體之陽極電性連接該第二輸出端。