JP2005192273A - 逆流防止機能付きレギュレータ回路 - Google Patents

逆流防止機能付きレギュレータ回路 Download PDF

Info

Publication number
JP2005192273A
JP2005192273A JP2003426840A JP2003426840A JP2005192273A JP 2005192273 A JP2005192273 A JP 2005192273A JP 2003426840 A JP2003426840 A JP 2003426840A JP 2003426840 A JP2003426840 A JP 2003426840A JP 2005192273 A JP2005192273 A JP 2005192273A
Authority
JP
Japan
Prior art keywords
regulator
power supply
voltage
supply voltage
backup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003426840A
Other languages
English (en)
Inventor
Kazuyoshi Morishita
和是 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003426840A priority Critical patent/JP2005192273A/ja
Publication of JP2005192273A publication Critical patent/JP2005192273A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stand-By Power Supply Arrangements (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】電源電圧低下時にバックアップ用のレギュレータから主電源用のレギュレータへ流れ込む逆流電流を削減し、電源電圧通常時は安定した電圧を供給する逆流防止機能付きレギュレータ回路。
【解決手段】電源電圧が低下した時に、電源方向への逆流はレギュレータのフィードバック・ループ内に収めたダイオードで防止し、基準電圧から出力電圧を作り出すシリーズ抵抗に流れ込む逆流はnMOSスイッチを電源電圧検出回路によりオフさせることで防止し、電源電圧低下時にバックアップ用のレギュレータから主電源用のレギュレータへ流れ込む逆流電流を削減し、電源電圧通常時は安定した電圧を供給できる。
【選択図】図1

Description

本発明は逆流防止機能付きレギュレータ回路に関するものである。
携帯電話で使用されているSRAM等の揮発性の半導体記憶装置は電源が切れると記録情報が失われてしまうため、携帯電話本体の電池電圧が低下した時でも、内蔵のバックアップ電池を用いSRAMに電源を与え続ける必要がある。つまり、通常動作時は情報の書き込み読み出しに多量の電流を消費するため、本体電池を電源とした主電源用レギュレータによりSRAMに電源を与え、本体電池の電源電圧が低下した時は、情報の書き込み読み出しもなく、情報を維持するための少量の電流しか消費しないため、内蔵のバックアップ電池を電源としたバックアップ用レギュレータにより、SRAMに電源を与える。また、携帯電話には、システム電源ICに内蔵された電源電圧検出回路によって、携帯電話本体の電池電圧の低下を検出し、待機モードに移行する機能が備わっている。待機モード時は主電源用レギュレータが停止するため、バックアップ用レギュレータからの逆流電流を防止しないとバックアップ電池からICへの逆流電流が発生し、バックアップ電池の電池寿命が短くなってしまう。よって、本体電池の電圧低下時にはバックアップ用レギュレータから主電源用レギュレータへの逆流電流を防止する必要がある。
以下に、図3の従来のレギュレータ回路構成を示すブロック図を参照しながら説明する。
まず、図3において以下に名称の定義を行うと、1は携帯電話本体の電池、2は出力段パワーpMOS、3は差動アンプ、4はバンドギャップ回路によって出力される基準電圧、5はSRAM、6はバックアップ用レギュレータ、7はバックアップ電池、8、9は基準電圧から主電源用レギュレータ回路の出力電圧を作り出すシリーズ抵抗、10は差動アンプ、11、12は電源電圧検出レベルを決定するシリーズ抵抗、13は主電源用レギュレータとバックアップ用レギュレータ間の抵抗、16は逆流防止用のダイオードである。2、3、8、9にて主電源用レギュレータを構成し、10、11、12にて電源電圧検出回路を構成する。
また、図4は図3の矢印(a)〜(i)の示す各部における動作波形である。図4の信号名は図3の各矢印(a)〜(i)に対応して、(a)は携帯電話本体の電池電圧、(b)はレギュレータの出力電圧、(c)は主電源用レギュレータのフィードバックポイントの電圧、(d)はバックアップ電池電圧、(e)は電池電圧(a)が十分高い時はHighを出力して主電源用レギュレータを起動し、電源電圧が低くなるとLowを出力して主電源用レギュレータを停止する電源電圧検出回路の出力電圧、(f)は電池電圧(a)から主電源用レギュレータに供給される電流、(g)はシリーズ抵抗8、9に流れ込む電流、(h)はバックアップ用レギュレータから流れる電流、(i)はSRAM5の消費電流である。
以上のように構成されたレギュレータ回路について、以下にその動作を説明する。
バックアップ用レギュレータ6は低消費電流回路にて構成されているので電池電圧(a)の有り無しに関わらず、バックアップ電池電圧(d)が残っている限り、常時起動している。電源電圧(a)が低い時は、SRAM5の消費電流(i)も少ないため、パックアップ用レギュレータ6により、SRAM5に電源を与える。その際、逆流防止ダイオード16によって、バックアップ用レギュレータ6から主電源用レギュレータへの逆流電流(f)、(g)を防止している。電源電圧(a)が高くなると電源電圧検出回路がHigh(e)を出力することによって主電源用レギュレータが起動し、基準電圧4を基にシリーズ抵抗8、9によって昇圧された電圧が(b)に出力され、SRAM5の情報の書き込み読み出し時の消費電流(i)に対応するため、主電源用レギュレータにより、SRAM5に電源を与える。
なお、特許文献1には、二次電池からなる主電源と、一次電池からなるバックアップ電源とバックアップ電源を補助する補助電源からなり、各逆流電源を逆流ダイオードで接続した電源回路技術が示されている。
特開平06−335178号公報
しかしながら、従来の回路構成では、図4に示したように逆流防止ダイオードがレギュレータのフィードバックループの外に付いているので、無負荷時と負荷有時でレギュレータの出力電圧に数百mVの電圧差が生じるため、レギュレータ本来の目的である、安定した電圧供給が出来なくなってしまう問題が起きる。
前記に鑑み、本発明は、電源電圧が低下した時に、電源方向への逆流はレギュレータのフィードバック・ループ内に収めたダイオードで防止し、基準電圧から出力電圧を作り出すシリーズ抵抗に流れ込む逆流はnMOSスイッチを電源電圧検出回路によりオフさせることで防止し、電源電圧低下時にバックアップ用のレギュレータから主電源用のレギュレータへ流れ込む逆流電流を削減し、電源電圧通常時は安定した電圧を供給する逆流防止機能付きレギュレータ回路を提供することを目的とする。
上記課題を解決するために、本発明の逆流防止機能付きレギュレータ回路は逆流防止ダイオードをレギュレータの出力とパワーpMOS間に挿入することで、ダイオードをレギュレータのフィードバックループ内に収めつつ、電源方向への逆流を防止し、基準電圧からレギュレータ回路の出力電圧を作り出すシリーズ抵抗へ流れ込む電流は、電源電圧検出回路により電源電圧が低下した時はオフし電源電圧が上昇した時はオンするnMOSスイッチによって防止することで、電源電圧低下時にバックアップ用のレギュレータから主電源用のレギュレータへ流れ込む逆流電流を削減し、電源電圧通常時は安定した電圧を供給することを特徴とする。
本発明の逆流防止機能付きレギュレータ回路は、上記構成を有し、逆流防止ダイオードをレギュレータの出力とパワーpMOS間に挿入することで、ダイオードをレギュレータのフィードバックループ内に収めつつ、電源方向への逆流を防止し、基準電圧からレギュレータ回路の出力電圧を作り出すシリーズ抵抗へ流れ込む電流は、電源電圧検出回路により電源電圧が低下した時はオフし電源電圧が上昇した時はオンするnMOSスイッチによって防止することで、電源電圧低下時にバックアップ用のレギュレータから主電源用のレギュレータへ流れ込む逆流電流を削減し、電源電圧通常時は安定した電圧を供給することが出来る。
以下、図面を参照しながら本発明における実施の形態を詳細に説明する。
図1は本発明の実施の形態における逆流防止機能付きレギュレータ回路の構成を示すブロック図である。図1に示す各構成要件について名称の定義を行うと、1は携帯電話本体の電池、2は出力段パワーpMOS、3は差動アンプ、4はバンドギャップ回路によって出力される基準電圧、5はSRAM、6はバックアップ用レギュレータ、7はバックアップ電池、8、9は基準電圧から主電源用レギュレータ回路の出力電圧を作り出すシリーズ抵抗、10は差動アンプ、11、12は電源電圧検出レベルを決定するシリーズ抵抗、13は主電源用レギュレータとバックアップ用レギュレータ間の抵抗、14は逆流防止用のダイオード、15は電源電圧検出回路により電源電圧が低下した時はオフし電源電圧が上昇した時はオンするnMOSスイッチである。2、3、8、9、14、15にて主電源用レギュレータを構成し、10、11、12にて電源電圧検出回路を構成する。
また、図2は図1の矢印(a)〜(i)の示す各部における動作波形である。図2の信号名は図1の各矢印(a)〜(i)に対応して、(a)は携帯電話本体の電池電圧、(b)はレギュレータの出力電圧、(c)は主電源用レギュレータのフィードバックポイントの電圧、(d)はバックアップ電池電圧、(e)は電池電圧(a)が十分高い時はHighを出力して主電源用レギュレータを起動し、同時にnMOSスイッチ15をオンする。電源電圧が低くなるとLowを出力して主電源用レギュレータを停止し、同時にnMOSスイッチ15をオフする電源電圧検出回路の出力電圧、(f)は電池電圧(a)から主電源用レギュレータに供給される電流、(g)はシリーズ抵抗8、9に流れ込む電流、(h)はバックアップ用レギュレータから流れる電流、(i)はSRAM5の消費電流である。
以上のように構成された逆流防止機能付きレギュレータ回路について、図1、図2を参照しながら以下にその動作を説明する。
バックアップ用レギュレータ6は低消費電流回路にて構成されているので電池電圧(a)の有り無しに関わらず、バックアップ電池電圧(d)が残っている限り、常時起動している。電源電圧(a)が低い時は、SRAM5の消費電流(i)も少ないため、パックアップ用レギュレータ6により、SRAM5に電源を与える。その際、逆流防止ダイオード16によって、バックアップ用レギュレータ6から主電源用レギュレータの電源方向への逆流電流(f)を防止している。電源電圧(a)が低下した時は電源電圧検出回路の出力電圧(e)がLowになるため、nMOSスイッチ15がオフして基準電圧4からレギュレータ回路の出力電圧(b)を作り出すシリーズ抵抗8、9へ流れ込む電流を防止する。電源電圧(a)が高くなると電源電圧検出回路がHigh(e)を出力することによって主電源用レギュレータが起動すると同時に、nMOSスイッチ15がオンし基準電圧4を基にシリーズ抵抗8、9によって昇圧された電圧が(b)に出力され、SRAM5の情報の書き込み読み出し時の消費電流(i)に対応するため、主電源用レギュレータにより、SRAM5に電源を与える。また、情報の書き込み読み出しのためにSRAM5の消費電流(i)が増加しても、逆流防止ダイオード14はレギュレータのフィードバック内のため、レギュレータの出力電圧(b)は安定している。
本発明に係る逆流防止機能付きレギュレータ回路は逆流防止ダイオードをレギュレータの出力とパワーpMOS間に挿入することで、ダイオードをレギュレータのフィードバックループ内に収めつつ、電源方向への逆流を防止し、基準電圧からレギュレータ回路の出力電圧を作り出すシリーズ抵抗へ流れ込む電流は、電源電圧検出回路により電源電圧が低下した時はオフし電源電圧が上昇した時はオンするnMOSスイッチによって防止することで、電源電圧低下時にバックアップ用のレギュレータから主電源用のレギュレータへ流れ込む逆流電流を削減し、電源電圧通常時は安定した電圧を供給することができ、システム電源ICに内蔵されるレギュレータ回路等として有用である。
本発明の実施の形態の逆流防止機能付きレギュレータ回路の構成を示すブロック図 本発明の実施の形態の逆流防止機能付きレギュレータ回路における各点の動作波形を示す図 従来のレギュレータ回路の構成を示すブロック図 従来のレギュレータ回路における各点の動作波形を示す図
符号の説明
1 携帯電話本体の電池
2 出力段パワーpMOS
3 差動アンプ
4 基準電圧
5 SRAM
6 バックアップ用レギュレータ
7 バックアップ電池
8 抵抗
9 抵抗
10 差動アンプ
11 抵抗
12 抵抗
13 抵抗
14 ダイオード
15 nMOSスイッチ

Claims (1)

  1. 電源電圧検出回路とnMOSスイッチとダイオードを備え、電源電圧が低下した時に、電源方向への逆流はレギュレータのフィードバック・ループ内に収めたダイオードで防止し、基準電圧から出力電圧を作り出すシリーズ抵抗に流れ込む逆流はnMOSスイッチを電源電圧検出回路によりオフさせることで防止し、電源電圧低下時にバックアップ用のレギュレータから主電源用のレギュレータへ流れ込む逆流電流を削減し、電源電圧通常時は安定した電圧を供給する逆流防止機能付きレギュレータ回路。
JP2003426840A 2003-12-24 2003-12-24 逆流防止機能付きレギュレータ回路 Pending JP2005192273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003426840A JP2005192273A (ja) 2003-12-24 2003-12-24 逆流防止機能付きレギュレータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003426840A JP2005192273A (ja) 2003-12-24 2003-12-24 逆流防止機能付きレギュレータ回路

Publications (1)

Publication Number Publication Date
JP2005192273A true JP2005192273A (ja) 2005-07-14

Family

ID=34786266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426840A Pending JP2005192273A (ja) 2003-12-24 2003-12-24 逆流防止機能付きレギュレータ回路

Country Status (1)

Country Link
JP (1) JP2005192273A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014149764A (ja) * 2013-02-04 2014-08-21 Mitsumi Electric Co Ltd 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014149764A (ja) * 2013-02-04 2014-08-21 Mitsumi Electric Co Ltd 半導体集積回路装置

Similar Documents

Publication Publication Date Title
JP4720704B2 (ja) 電源切換回路
JP4302070B2 (ja) 電源切換回路、マイクロコンピュータ、携帯端末機器、および電源切換制御方法
CN100440376C (zh) 半导体存储器件中的内部电压源发生器
JP4804156B2 (ja) 定電圧回路
EP1239574A2 (en) DC-DC converter, power supply circuit, and method for controlling the same
JP4237696B2 (ja) レギュレータ回路
US7061820B2 (en) Voltage keeping scheme for low-leakage memory devices
JP2007252113A (ja) スイッチングレギュレータ
KR20060087716A (ko) 메모리 장치
US20090195234A1 (en) On-chip voltage supply scheme with automatic transition into low-power mode of msp430
JP2007537543A (ja) 内部電圧発生器方式及び電力管理方法
EP0713167A1 (en) A voltage level converter
JP2008029160A (ja) バックアップ電源装置
US7339849B2 (en) Internal voltage supply circuit of a semiconductor memory device with a refresh mode
JP2005192273A (ja) 逆流防止機能付きレギュレータ回路
JP2005285163A (ja) 電源回路及び該電源回路を備えた半導体記憶装置
JPH0612876A (ja) 電源切換え回路
JP2006331235A (ja) 電圧変換回路および電子機器
KR20070109221A (ko) 반도체 장치의 내부전압 생성회로
JP2009043045A (ja) 内部電源回路
JP2007323114A (ja) レギュレータ回路
US6483756B2 (en) Sequence circuit and semiconductor device using sequence circuit
US6759866B2 (en) Semiconductor integrated circuit and a testing method thereof
US7282984B2 (en) Semiconductor device having an internal voltage converter, and method therefor
KR100728555B1 (ko) 반도체 집적 회로의 파워 업 신호 공급 장치

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320