JPH1186544A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH1186544A
JPH1186544A JP9239728A JP23972897A JPH1186544A JP H1186544 A JPH1186544 A JP H1186544A JP 9239728 A JP9239728 A JP 9239728A JP 23972897 A JP23972897 A JP 23972897A JP H1186544 A JPH1186544 A JP H1186544A
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
external power
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9239728A
Other languages
English (en)
Inventor
Kyoji Yamazaki
恭治 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9239728A priority Critical patent/JPH1186544A/ja
Priority to TW086119897A priority patent/TW359821B/zh
Priority to CN98104027A priority patent/CN1210338A/zh
Priority to KR1019980016653A priority patent/KR19990029191A/ko
Publication of JPH1186544A publication Critical patent/JPH1186544A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(57)【要約】 【課題】 低電圧動作時の動作特性が改善された半導体
集積回路装置を提供する。 【解決手段】 通常動作モードとセルフリフレッシュモ
ードとを有する半導体集積回路装置において、外部電源
電圧を降圧して内部電源電圧ｉｎｔ．Ｖｃｃを内部回路
７に供給するためのＶｒｅｆ発生回路１と、差動増幅器
３と、ＰチャネルＭＯＳトランジスタ１１と、セルフリ
フレッシュモードを検知するセルフリフレッシュ検知回
路５と、セルフリフレッシュモード時にオンするＰチャ
ネルＭＯＳトランジスタ１７とを備え、低電圧動作（セ
ルフリフレッシュモード）時に外部電源電圧ノード９か
ら内部回路７へ外部電源電圧を供給する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
に関し、さらに詳しくは、外部電源電圧を降圧して内部
電源電圧を内部回路へ供給する半導体集積回路装置に関
するものである。
【０００２】
【従来の技術】図９は、従来の電圧降下回路（ＶＤＣ）
の構成を示す図である。
【０００３】図９に示されるように、この回路は内部電
源電圧供給ノードＮＩと、外部電源電圧（ｅｘｔ．Ｖｃ
ｃ）ノード９と、内部電源電圧供給ノードＮＩと外部電
源電圧ノード９との間に接続されたＰチャネルＭＯＳト
ランジスタ１１と、参照電圧（Ｖｒｅｆ）発生回路１
と、反転入力端子がＶｒｅｆ発生回路１に接続され、非
反転入力端子が内部電源電圧供給ノードＮＩに接続され
るとともに、出力ノードがＰチャネルＭＯＳトランジス
タ１１のゲートに接続された差動増幅器３とを備える。
【０００４】このような回路により、内部電源電圧を外
部電源電圧から降圧することは、低消費電力化やトラン
ジスタの信頼性上などの問題から一般的な技術となって
いる。そして、近年ＶＤＣを搭載する半導体集積回路に
おいて、セルフリフレッシュモードのような低消費電力
動作（低電圧動作）モードでは、さらなる低消費電力化
のために、外部電源電圧を通常動作時に比べ低くするこ
とがある。
【０００５】
【発明が解決しようとする課題】しかしながら、低電圧
動作においてはＶＤＣの応答性が悪化する。すなわち、
外部電源電圧が低下するとＶＤＣに含まれるコンパレー
タの動作が遅くなり、内部回路動作時の電流消費による
電圧降下を戻す応答性が遅くなる。
【０００６】ここで、ＶＤＣの応答性が外部電源電圧の
低下により遅くなる原因を図１０を用いて説明する。
【０００７】なお、ここでは、ノードｎＥｘＶｃｃに供
給される外部電源電圧ｅｘｔ．Ｖｃｃは２．５Ｖ、Ｎチ
ャネルＭＯＳトランジスタＮＴ．Ａ，ＮＴ．Ｂ，ＮＴ．
Ｃのしきい値電圧ＶｔｎとＰチャネルＭＯＳトランジス
タＰＴ．Ａ，ＰＴ．Ｄのしきい値電圧の絶対値｜Ｖｔｐ
｜とはともに１Ｖ、電圧ＶＲＥＦ１は１Ｖとする。
【０００８】ノードＮＡは、ＰチャネルＭＯＳトランジ
スタＰＴ．Ａがダイオード接続されているため、しきい
値電圧の絶対値｜Ｖｔｐ｜だけ外部電源電圧ｅｘｔ．Ｖ
ｃｃより下がった１．５Ｖとなる。
【０００９】一方、ノードＮＢは、ＮチャネルＭＯＳト
ランジスタＮＴ．Ｂのゲート・ソース間電圧Ｖｇｓが１
Ｖなので、ソース電圧よりしきい値電圧Ｖｔｎ分だけ高
い１Ｖとなる。よって、ＮチャネルＭＯＳトランジスタ
ＮＴ．Ｃのドレイン・ソース間電圧Ｖｄｓは０．５Ｖと
なり、また、内部電源電圧ｉｎｔ．Ｖｃｃが２．５Ｖの
ときＮチャネルＭＯＳトランジスタＮＴ．Ｃのゲート・
ソース間電圧Ｖｇｓは１．５Ｖとなる。
【００１０】図１１は、ＮチャネルＭＯＳトランジスタ
ＮＴ．Ｃのドレイン・ソース間電流Ｉｄｓとドレイン・
ソース間電圧Ｖｄｓとの関係を示す図である。ここで、
電圧Ｖｄｓｃ、電流Ｉｄｓｃは、それぞれ上記の状態に
おけるＮチャネルＭＯＳトランジスタＮＴ．Ｃのドレイ
ン・ソース間電圧、ドレイン・ソース間電流を示す。
【００１１】図１１に示されるように、ＮチャネルＭＯ
ＳトランジスタＮＴ．Ｃのドレイン・ソース間電圧Ｖｄ
ｓが電圧Ｖｄｓｃのときは、ＮチャネルＭＯＳトランジ
スタＮＴ．Ｃは飽和領域と線形領域との間ぐらいで動作
する。
【００１２】ここでたとえば、外部電源電圧ｅｘｔ．Ｖ
ｃｃが３Ｖ程度と大きくなると電圧Ｖｄｓも大きくなっ
て飽和領域に入り、外部電源電圧ｅｘｔ．Ｖｃｃが２Ｖ
程度と小さくなると電圧Ｖｄｓは小さくなり線形領域に
入る。
【００１３】図１１に示されるように、電圧Ｖｇｓが
１．５Ｖから１．３Ｖへ変化したとき（すなわち、内部
電源電圧ｉｎｔ．Ｖｃｃが０．２Ｖ下がったとき）にお
いて、電圧Ｖｄｓが線形領域内にある場合の電流Ｉｄｓ
の変化量Ｗ１は、電圧Ｖｄｓが飽和領域内にある場合の
電流Ｉｄｓの変化量Ｗ２に比べ小さくなる。これより、
主にＰチャネルＭＯＳトランジスタＰＴ．Ｄのゲート容
量を有するキャパシタＣ１を放電させる速度が遅くなる
ため、結果としてＶＤＣは外部電源電圧ｅｘｔ．Ｖｃｃ
（すなわち、内部電源電圧ｉｎｔ．Ｖｃｃ）の低下によ
り応答性を遅くすることになる。
【００１４】また、ＶＤＣでは、それに含まれるコンパ
レータで参照電圧ＶＲＥＦと内部電源電圧ｉｎｔ．Ｖｃ
ｃとを常に比較しているため、電流を常に消費し続ける
という問題もある。
【００１５】さらには、低電圧動作から通常動作に復帰
するときに電圧供給不足を招くという問題がある。
【００１６】本発明は、上記のような問題を解消するた
めになされたもので、低電圧動作時の動作特性が改善さ
れた半導体集積回路装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】請求項１に係る半導体集
積回路装置は、通常動作モードと低電圧動作モードとを
有する半導体集積回路装置であって、内部回路に接続さ
れた内部電源電圧供給ノードと、外部電源電圧を降圧し
て内部電源電圧を内部電源電圧供給ノードに供給する降
圧手段と、低電圧動作モードにおいて、内部電源電圧供
給ノードに外部電源電圧を供給する外部電源電圧供給手
段とを備えるものである。
【００１８】請求項２に係る半導体集積回路装置は、請
求項１に記載の半導体集積回路装置であって、外部電源
電圧供給手段は、外部電源電圧ノードと、外部電源電圧
ノードと内部電源電圧供給ノードとの間に接続されたト
ランジスタと、外部制御信号に応答して、低電圧動作モ
ードではトランジスタを導通状態にするモード切換手段
とを含むものである。
【００１９】請求項３に係る半導体集積回路装置は、請
求項２に記載の半導体集積回路装置であって、モード切
換手段は、ロウアドレスストローブ信号とコラムアドレ
スストローブ信号とを受取って、コラムアドレスストロ
ーブ信号がロウアドレスストローブ信号より先に活性化
されたことを検知することにより、トランジスタを導通
状態にするものである。
【００２０】請求項４に係る半導体集積回路装置は、請
求項２に記載の半導体集積回路装置であって、外部電源
電圧供給手段は、降圧手段に含まれ、通常動作モードで
は内部電源電圧を内部電源電圧供給ノードに供給するも
のである。
【００２１】請求項５に記載の半導体集積回路装置は、
請求項２または４に記載の半導体集積回路装置であっ
て、低電圧動作モードでは、降圧手段の動作を停止させ
る降圧動作制御手段をさらに備えるものである。
【００２２】請求項６に係る半導体集積回路装置は、１
チップに形成され、異なる２種類の大きさの外部電源電
圧に応じて動作する半導体集積回路装置であって、外部
電源電圧を降圧して内部電源電圧を内部回路へ供給する
降圧手段と、２種類の外部電源電圧のうちより低い電圧
の外部電源電圧が供給される場合には、内部回路へ外部
電源電圧を供給する外部電源電圧供給手段とを備えるも
のである。
【００２３】請求項７に係る半導体集積回路装置は、請
求項６に記載の半導体集積回路装置であって、外部電源
電圧供給手段は、外部電源電圧ノードと、外部電源電圧
ノードと内部回路との間に接続され、ゲートには外部電
源電圧判定信号が供給されるトランジスタとを含むもの
である。
【００２４】請求項８に係る半導体集積回路装置は、請
求項７に記載の半導体集積回路装置であって、トランジ
スタは、ＰチャネルＭＯＳトランジスタである。
【００２５】請求項９に係る半導体集積回路装置は、請
求項６に記載の半導体集積回路装置であって、外部電源
電圧供給手段は、降圧手段に含まれ、２種類の外部電源
電圧のうちより高い電圧の外部電源電圧が供給される場
合には、内部電源電圧を内部回路へ供給するものであ
る。
【００２６】請求項１０に係る半導体集積回路装置は、
請求項７または９に記載の半導体集積回路装置であっ
て、２種類の外部電源電圧のうちより低い電圧の外部電
源電圧が供給される場合には、降圧手段の動作を停止さ
せる降圧動作制御手段をさらに備えるものである。
【００２７】請求項１１に係る半導体集積回路装置は、
請求項１から３のいずれかに記載の半導体集積回路装置
であって、外部電源電圧の大きさが所定値より低いか否
かを判定するレベル判定手段をさらに備え、レベル判定
手段で外部電源電圧の大きさが所定値より低いと判定さ
れた場合だけ、外部電源電圧供給手段が内部電源電圧供
給ノードに外部電源電圧を供給するものである。
【００２８】
【発明の実施の形態】以下において、本発明の実施の形
態を図面を参照して詳しく説明する。なお、図中同一符
号は同一または相当部分を示す。
【００２９】［実施の形態１］図１は、本発明の実施の
形態１に係る半導体集積回路装置（内部電源電圧発生回
路）の構成を示す図である。
【００３０】図１に示されるように、この回路は、通常
動作モードと低電圧動作モード（セルフリフレッシュモ
ード）とを有し、内部回路７に接続された内部電源電圧
供給ノードＮＩと、外部電源電圧ノード９と、外部電源
電圧ノード９と内部電源電圧供給ノードＮＩとの間に接
続されたＰチャネルＭＯＳトランジスタ１１と、外部電
源電圧に依存しない内部回路に所望の参照電圧（Ｖｒｅ
ｆ）を発生するＶｒｅｆ発生回路１と、反転入力端子が
Ｖｒｅｆ発生回路１に接続され、非反転入力端子が内部
電源電圧供給ノードＮＩに接続されるとともに、出力ノ
ードがＰチャネルＭＯＳトランジスタ１１のゲートに接
続された差動増幅器３と、ロウアドレスストローブ信号
／ＲＡＳとコラムアドレスストローブ信号／ＣＡＳとを
受取ってセルフリフレッシュモードを検知するセルフリ
フレッシュ検知回路５と、セルフリフレッシュ検知回路
５に接続されたインバータ１３と、外部電源電圧ノード
９と内部電源電圧供給ノードＮＩとの間に接続されゲー
トはインバータ１３と接続されたＰチャネルＭＯＳトラ
ンジスタ１７とを備える。
【００３１】次に、本実施の形態に係る内部電源電圧発
生回路の動作を説明する。差動増幅器３は、参照電圧
（Ｖｒｅｆ）と内部電源電圧（ｉｎｔ．Ｖｃｃ）とを比
較し、ｉｎｔ．ＶｃｃがＶｒｅｆより低くなるとアナロ
グ的にロー（Ｌ）レベルの信号を出力する。これにより
ＰチャネルＭＯＳトランジスタ１１がオンし、外部電源
電圧（３．３Ｖ）ノード９から電流を供給し、内部電源
電圧を所望の電圧（２．５Ｖ）に戻す。
【００３２】ここで、内部電源電圧発生回路の応答性、
すなわち、内部電源電圧が低下したときに所望の電圧ま
で戻る時間を決めている要因は差動増幅器３がＰチャネ
ルＭＯＳトランジスタ１１のゲートをＬレベルにする時
間であるが、外部電源電圧が低い場合はその時間が遅く
なる。
【００３３】ここで、セルフリフレッシュ検知回路５
が、ロウアドレスストローブ信号／ＲＡＳとコラムアド
レスストローブ信号／ＣＡＳとを受取って、コラムアド
レスストローブ信号／ＣＡＳがロウアドレスストローブ
信号／ＲＡＳより先に活性化されるＣＢＲタイミングを
検知し低電圧動作モードに入ると、ハイ（Ｈ）レベルの
低電圧レベル検知信号ＬＬＤを出力する。これにより、
ＰチャネルＭＯＳトランジスタ１７がオンし、差動増幅
器３の応答速度によらず常に内部電源電圧供給ノードＮ
Ｉに外部電源電圧が供給される。
【００３４】［実施の形態２］図２は、本発明の実施の
形態２に係る内部電源電圧発生回路の構成を示す図であ
る。
【００３５】図２に示されるように、この回路は、通常
動作モードと低電圧動作モード（セルフリフレッシュモ
ード）とを有し、内部回路７に接続された内部電源電圧
供給ノードＮＩと、外部電源電圧ノード９と、外部電源
電圧ノード９と内部電源電圧供給ノードＮＩとの間に接
続されたＰチャネルＭＯＳトランジスタ１１と、外部電
源電圧に依存しない内部回路に所望の参照電圧（Ｖｒｅ
ｆ）を発生するＶｒｅｆ発生回路１と、反転入力端子が
Ｖｒｅｆ発生回路１に接続され、非反転入力端子が内部
電源電圧供給ノードＮＩに接続されるとともに、出力ノ
ードがＰチャネルＭＯＳトランジスタ１１のゲートに接
続された差動増幅器３と、ロウアドレスストローブ信号
／ＲＡＳとコラムアドレスストローブ信号／ＣＡＳとを
受取ってセルフリフレッシュモードを検知するセルフリ
フレッシュ検知回路５と、ＰチャネルＭＯＳトランジス
タ１１のゲートと接地ノードとの間に接続され、ゲート
にはセルフリフレッシュ検知回路５から低電圧レベル検
知信号ＬＬＤが供給されるＮチャネルＭＯＳトランジス
タ２３とを備え、差動増幅器３は、外部電源電圧ノード
９と出力ノードとの間に接続されゲートにはセルフリフ
レッシュ検知回路５から低電圧レベル検知信号ＬＬＤが
供給されるＰチャネルＭＯＳトランジスタ２１を含む。
【００３６】次に、本実施の形態２に係る内部電源電圧
発生回路の動作を説明する。セルフリフレッシュ検知回
路５は、コラムアドレスストローブ信号／ＣＡＳがロウ
アドレスストローブ信号／ＲＡＳより先に活性化される
ＣＢＲタイミングを検知すると、セルフリフレッシュモ
ードに入り、ハイレベルの低電圧レベル検知信号ＬＬＤ
をＮチャネルＭＯＳトランジスタ２３のゲートとＰチャ
ネルＭＯＳトランジスタ２１のゲートに供給する。これ
により、ＮチャネルＭＯＳトランジスタ２３はオンし、
これに伴ってＰチャネルＭＯＳトランジスタ１１がオン
する。一方、ＰチャネルＭＯＳトランジスタ２１はオフ
する。
【００３７】したがって、セルフリフレッシュモードで
は、内部電源電圧供給ノードＮＩに外部電源電圧が強制
的に供給されるとともに、差動増幅器３の動作が停止さ
れ貫通電流が流れることが回避される。
【００３８】また、本実施の形態２に係る内部電源電圧
発生回路によれば、通常動作モードではＰチャネルＭＯ
Ｓトランジスタ１１が降圧回路の一部として利用される
ため、ＰチャネルＭＯＳトランジスタ１１がセルフリフ
レッシュモードと通常動作モードとで共用され、その結
果としてレイアウト面積の削減を図ることができる。
【００３９】［実施の形態３］図３は、本発明の実施の
形態３に係る内部電源電圧発生回路の構成を示す図であ
る。
【００４０】図３に示されるように、この回路は図１に
示された本発明の実施の形態１に係る内部電源電圧発生
回路と同様な構成を有するが、差動増幅器３にゲートが
ＰチャネルＭＯＳトランジスタ１７のゲートに接続され
たＮチャネルＭＯＳトランジスタ２５が含まれている点
で相違する。
【００４１】このような構成をとることにより、セルフ
リフレッシュ検知回路５でセルフリフレッシュモードが
検知された場合には、ハイレベルの低電圧レベル検知信
号ＬＬＤが出力されることによりＮチャネルＭＯＳトラ
ンジスタ２５がオフ状態とされ、差動増幅器３の動作が
停止されて消費電力が低減される。
【００４２】［実施の形態４］図４は、本発明の実施の
形態４に係る内部電源電圧発生回路３０を含むダイナミ
ックランダムアクセスメモリ（ＤＲＡＭ）３３の構成を
示すブロック図である。
【００４３】このＤＲＡＭは、供給される３．３Ｖの外
部電源電圧を２．５Ｖの内部電源電圧に降圧して動作さ
せる回路（通常品）と、供給される２．５Ｖの外部電源
電圧をそのまま内部電源電圧として使用する回路（低電
圧品）とが同一チップに形成されたものである。
【００４４】図４に示されるように、このＤＲＡＭ３３
は外部電源端子２７と、外部電源端子２７に接続された
スイッチ（ＳＷ）２９と、スイッチ２９に接続された外
部電源電圧発生回路３０と、スイッチ２９および内部電
源電圧発生回路３０に接続された内部電源電圧供給ノー
ドＮＩと、内部電源電圧供給ノードＮＩに接続された内
部回路７と、スイッチ２９、内部電源電圧発生回路３０
および内部回路７に接続された品種切換信号／ＭＳＬ入
力端子３１とを備える。
【００４５】次に、このＤＲＡＭ３３の動作を説明す
る。３．３Ｖの外部電源電圧が外部電源端子２７に供給
されるときは、ハイ（Ｈ）レベルの品種切換信号／ＭＳ
Ｌがスイッチ２９、内部電源電圧発生回路３０と内部回
路７に供給される。
【００４６】これにより、スイッチ２９は、外部電源端
子２７に供給された３．３Ｖの外部電源電圧を内部電源
電圧発生回路３０に供給し、内部電源電圧発生回路３０
では３．３Ｖの外部電源電圧を２．５Ｖの内部電源電圧
に降圧して内部電源電圧供給ノードＮＩに供給する。そ
して、内部回路７へは２．５Ｖの内部電源電圧ｉｎｔ．
Ｖｃｃが供給される。
【００４７】一方、２．５Ｖの外部電源電圧が外部電源
端子２７に供給されるときは、ロー（Ｌ）レベルの活性
化された品種切換信号／ＭＳＬがスイッチ２９、内部電
源電圧発生回路３０および内部回路７に供給される。
【００４８】これにより、スイッチ２９は外部電源端子
２７に供給された２．５Ｖの外部電源電圧を内部電源電
圧発生回路３０に供給し、内部電源電圧発生回路３０で
は２．５Ｖの外部電源電圧をそのまま内部電源電圧供給
ノードＮＩに供給する。そして、内部回路７へは２．５
Ｖの内部電源電圧ｉｎｔ．Ｖｃｃが供給される。
【００４９】図５は、図４に示された内部電源電圧発生
回路３０の構成を示す図である。図５に示されるよう
に、この内部電源電圧発生回路３０は、図１に示された
本発明の実施の形態１に係る内部電源電圧発生回路と同
様な構成を有するが、ＰチャネルＭＯＳトランジスタ１
７のゲートには品種切換信号／ＭＳＬが供給される点で
相違する。
【００５０】このような構成をとる内部電源電圧発生回
路３０によれば、低電圧品の場合、差動増幅器３のレス
ポンス（応答性）によらず、外部電源電圧を内部電源電
圧ｉｎｔ．Ｖｃｃとして直接内部回路７へ供給すること
ができる。
【００５１】［実施の形態５］図６は、本発明の実施の
形態５に係る内部電源電圧発生回路の構成を示す図であ
る。
【００５２】図６に示される内部電源電圧発生回路３０
は、図４に示される内部電源電圧発生回路３０の具体的
構成の一例を示す図である。また、図６に示されるよう
に、この内部電源電圧発生回路３０は図２に示された本
発明の実施の形態２に係る内部電源電圧発生回路と同様
な構成を有するが、ＰチャネルＭＯＳトランジスタ２１
のゲートに接続されたインバータ３５と、インバータ３
５に接続された品種切換信号入力端子３１とを備える点
で相違する。
【００５３】このような構成をとる内部電源電圧発生回
路３０によれば、低電圧品の場合、強制的にＰチャネル
ＭＯＳトランジスタ１１をオンさせて外部電源電圧を内
部電源電圧ｉｎｔ．Ｖｃｃとして内部回路７へ供給する
とともに、ＰチャネルＭＯＳトランジスタ２１をオフさ
せて差動増幅器３の動作を停止させることによって消費
電力の低減を図ることができる。
【００５４】［実施の形態６］図７は、本発明の実施の
形態６に係る内部電源電圧発生回路の構成を示す図であ
る。
【００５５】図７に示される内部電源電圧発生回路３０
は、図４に示される内部電源電圧発生回路３０の具体的
構成の一例を示す図である。また、図７に示されるよう
に、この内部電源電圧発生回路３０は、図３に示された
本発明の実施の形態３に係る内部電源電圧発生回路と同
様な構成を有するが、ＰチャネルＭＯＳトランジスタ３
７のゲートには品種切換信号入力端子３１が接続される
点で相違する。
【００５６】このような構成を有する内部電源電圧発生
回路３０によれば、低電圧品の場合強制的にＰチャネル
ＭＯＳトランジスタ１７をオンさせて外部電源電圧を内
部電源電圧ｉｎｔ．Ｖｃｃとして内部回路７へ供給する
とともに、ＮチャネルＭＯＳトランジスタ２５をオフさ
せて差動増幅器３の動作を停止させることにより、消費
電力の低減を図ることができる。
【００５７】［実施の形態７］図８は、本発明の実施の
形態７に係る内部電源電圧発生回路の構成を示す図であ
る。図８に示されるように、この回路は図３に示された
内部電源電圧発生回路と同様な構成を有するが、低電圧
動作の基準となる参照電圧Ｖｒｅｆ２を発生するＶｒｅ
ｆ２発生回路４１と、反転入力端子に外部電源電圧ノー
ド９が接続され、非反転入力端子にＶｒｅｆ２発生回路
４１が接続された差動増幅器４３と、差動増幅器４３に
直列接続されたインバータ４５，４７と、セルフリフレ
ッシュ検知回路５から出力された低電圧レベル検知信号
ＬＬＤとインバータ４７から出力された信号とを入力
し、その出力ノードがＰチャネルＭＯＳトランジスタ１
７のゲートおよびＮチャネルＭＯＳトランジスタ２５の
ゲートに接続されたＮＡＮＤ回路４９とを備える点で相
違する。
【００５８】なお、参照電圧Ｖｒｅｆ１は、所望の内部
電源電圧ｉｎｔ．Ｖｃｃのレベルを有するものであり、
Ｖｒｅｆ１＞Ｖｒｅｆ２という関係をなす。
【００５９】このような構成に係る内部電源電圧発生回
路によれば、外部電源電圧が参照電圧Ｖｒｅｆ２より下
がると差動増幅器４３からはＨレベルの信号が出力され
るため、セルフリフレッシュモード時（信号ＬＬＤがＨ
レベルのとき）には、ＮＡＮＤ回路４９から活性化され
た低電圧レベル検知信号／ＬＬＤ１が出力される。
【００６０】このように、この場合には、ＰチャネルＭ
ＯＳトランジスタ１７がオンして外部電源電圧が内部電
源電圧ｉｎｔ．Ｖｃｃとして内部回路７へ供給されると
ともに、ＮチャネルＭＯＳトランジスタ２５がオフして
差動増幅器３の動作が停止される。
【００６１】なお、上記実施の形態１から７に係る内部
電源電圧発生回路は、セルフリフレッシュイネーブル信
号と同時に生成される低電圧レベル検知信号ＬＬＤや、
品種切換信号／ＭＳＬによって、あるいは参照電圧Ｖｒ
ｅｆ２を基準とした制御が行なわれるものであったが、
本発明はこのような実施の形態に限られるものではな
く、内部電源電圧発生回路を備えたシステムが外部電源
電圧を下げたときに生成するシステム信号や、セルフリ
フレッシュイネーブル信号自身などによって制御される
内部電源電圧発生回路も同様に考えることができる。
【００６２】
【発明の効果】請求項１に係る半導体集積回路装置によ
れば、低電圧動作モードにおける降圧手段の応答性を高
めることができる。
【００６３】請求項２に係る半導体集積回路装置によれ
ば、さらに、外部制御信号に応答したモード切換手段の
通常動作モードから低電圧動作モードへの切換えによ
り、外部電源電圧を内部回路に供給することができる。
【００６４】請求項３に係る半導体集積回路装置によれ
ば、モード切換手段は、ロウアドレスストローブ信号と
コラムアドレスストローブ信号とに応答して低電圧動作
モードへの切換えを実現することができる。
【００６５】請求項４に係る半導体集積回路装置によれ
ば、レイアウト面積を増大することなく降圧手段の応答
性を改善することができる。
【００６６】請求項５に係る半導体集積回路装置によれ
ば、さらに、消費電力を低減することができる。
【００６７】請求項６に係る半導体集積回路装置によれ
ば、低電圧動作において外部電源電圧の内部回路への供
給能力を向上させることができる。
【００６８】請求項７に係る半導体集積回路装置によれ
ば、さらに、供給される外部電源電圧の大きさに応じて
降圧手段の動作特性を改善することができる。
【００６９】請求項８に係る半導体集積回路装置によれ
ば、外部電源電圧を降圧させることなく内部回路に供給
することができる。
【００７０】請求項９に係る半導体集積回路装置によれ
ば、さらに、レイアウト面積を削減することができる。
【００７１】請求項１０に係る半導体集積回路装置によ
れば、さらに、消費電力を低減することができる。
【００７２】請求項１１に係る半導体集積回路装置によ
れば、外部電源電圧の大きさが所定値より低い場合だけ
降圧手段の応答性を改善することができ、動作の信頼性
をより高めることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体集積回路
装置（内部電源電圧発生回路）の構成を示す図である。
【図２】 本発明の実施の形態２に係る内部電源電圧発
生回路の構成を示す図である。
【図３】 本発明の実施の形態３に係る内部電源電圧発
生回路の構成を示す図である。
【図４】 本発明の実施の形態４に係る内部電源電圧発
生回路を含むＤＲＡＭの構成を示すブロック図である。
【図５】 図４に示される本発明の実施の形態４に係る
内部電源電圧発生回路の構成を示す図である。
【図６】 図４に示される本発明の実施の形態５に係る
内部電源電圧発生回路の構成を示す図である。
【図７】 図４に示される本発明の実施の形態６に係る
内部電源電圧発生回路の構成を示す図である。
【図８】 本発明の実施の形態７に係る内部電源電圧発
生回路の構成を示す図である。
【図９】 従来の電圧降下回路（ＶＤＣ）の構成を示す
図である。
【図１０】 図９に示されたＶＤＣの具体的構成を示す
回路図である。
【図１１】 図１０に示されたＶＤＣの動作を説明する
ためのグラフである。
【符号の説明】
１ 参照電圧（Ｖｒｅｆ）発生回路、３，４３ 差動増
幅器、５ セルフリフレッシュ検知回路、９ 外部電源
電圧ノード、１１，１７，２１ ＰチャネルＭＯＳトラ
ンジスタ、１３，３５，４５，４７ インバータ、２
３，２５ ＮチャネルＭＯＳトランジスタ、３９ Ｖｒ
ｅｆ１発生回路、４１ Ｖｒｅｆ２発生回路、４９ Ｎ
ＡＮＤ回路、ＮＩ 内部電源電圧供給ノード。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 通常動作モードと低電圧動作モードとを
    有する半導体集積回路装置であって、 内部回路に接続された内部電源電圧供給ノードと、 外部電源電圧を降圧して内部電源電圧を前記内部電源電
    圧供給ノードに供給する降圧手段と、 前記低電圧動作モードにおいて、前記内部電源電圧供給
    ノードに前記外部電源電圧を供給する外部電源電圧供給
    手段とを備えた半導体集積回路装置。
  2. 【請求項２】 前記外部電源電圧供給手段は、 外部電源電圧ノードと、 前記外部電源電圧ノードと前記内部電源電圧供給ノード
    との間に接続されたトランジスタと、 外部制御信号に応答して、前記低電圧動作モードでは前
    記トランジスタを導通状態にするモード切換手段とを含
    む、請求項１に記載の半導体集積回路装置。
  3. 【請求項３】 前記モード切換手段は、ロウアドレスス
    トローブ信号とコラムアドレスストローブ信号とを受取
    って、コラムアドレスストローブ信号がロウアドレスス
    トローブ信号より先に活性化されたことを検知すること
    により、前記トランジスタを導通状態にする、請求項２
    に記載の半導体集積回路装置。
  4. 【請求項４】 前記外部電源電圧供給手段は、前記降圧
    手段に含まれ、前記通常動作モードでは前記内部電源電
    圧を前記内部電源電圧供給ノードに供給する、請求項２
    に記載の半導体集積回路装置。
  5. 【請求項５】 前記低電圧動作モードでは、前記降圧手
    段の動作を停止させる降圧動作制御手段をさらに備え
    た、請求項２または４に記載の半導体集積回路装置。
  6. 【請求項６】 １チップに形成され、異なる２種類の大
    きさの外部電源電圧に応じて動作する半導体集積回路装
    置であって、 外部電源電圧を降圧して内部電源電圧を内部回路へ供給
    する降圧手段と、 前記２種類の外部電源電圧のうちより低い電圧の外部電
    源電圧が供給される場合には、前記内部回路へ前記外部
    電源電圧を供給する外部電源電圧供給手段とを備えた半
    導体集積回路装置。
  7. 【請求項７】 前記外部電源電圧供給手段は、 外部電源電圧ノードと、 前記外部電源電圧ノードと前記内部回路との間に接続さ
    れ、ゲートには外部電源電圧判定信号が供給されるトラ
    ンジスタとを含む、請求項６に記載の半導体集積回路装
    置。
  8. 【請求項８】 前記トランジスタは、ＰチャネルＭＯＳ
    トランジスタである、請求項７に記載の半導体集積回路
    装置。
  9. 【請求項９】 前記外部電源電圧供給手段は、前記降圧
    手段に含まれ、前記２種類の外部電源電圧のうちより高
    い電圧の外部電源電圧が供給される場合には、前記内部
    電源電圧を前記内部回路へ供給する、請求項６に記載の
    半導体集積回路装置。
  10. 【請求項１０】 前記２種類の外部電源電圧のうちより
    低い電圧の外部電源電圧が供給される場合には、前記降
    圧手段の動作を停止させる降圧動作制御手段をさらに備
    えた、請求項７または９に記載の半導体集積回路装置。
  11. 【請求項１１】 前記外部電源電圧の大きさが所定値よ
    り低いか否かを判定するレベル判定手段をさらに備え、 前記レベル判定手段で前記外部電源電圧の大きさが前記
    所定値より低いと判定された場合だけ、前記外部電源電
    圧供給手段が前記内部電源電圧供給ノードに前記外部電
    源電圧を供給する、請求項１から３のいずれかに記載の
    半導体集積回路装置。
JP9239728A 1997-09-04 1997-09-04 半導体集積回路装置 Withdrawn JPH1186544A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9239728A JPH1186544A (ja) 1997-09-04 1997-09-04 半導体集積回路装置
TW086119897A TW359821B (en) 1997-09-04 1997-12-29 Semiconductor integrated circuit device
CN98104027A CN1210338A (zh) 1997-09-04 1998-01-26 改善了低电压工作特性的半导体集成电路装置
KR1019980016653A KR19990029191A (ko) 1997-09-04 1998-05-09 저전압 동작 특성이 개선된 반도체 집적 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9239728A JPH1186544A (ja) 1997-09-04 1997-09-04 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH1186544A true JPH1186544A (ja) 1999-03-30

Family

ID=17049054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9239728A Withdrawn JPH1186544A (ja) 1997-09-04 1997-09-04 半導体集積回路装置

Country Status (4)

Country Link
JP (1) JPH1186544A (ja)
KR (1) KR19990029191A (ja)
CN (1) CN1210338A (ja)
TW (1) TW359821B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452854B1 (en) 2000-09-07 2002-09-17 Fujitsu Limited Circuit and method for supplying internal power to semiconductor memory device
KR100448246B1 (ko) * 2002-09-09 2004-09-13 주식회사 하이닉스반도체 고전압 제어 장치
KR100456597B1 (ko) * 2002-07-16 2004-11-09 삼성전자주식회사 외부 전압 레벨에 따라 내부 전압을 선택적으로 발생하는반도체 메모리 장치 및 그 내부 전압 발생 회로
KR100464896B1 (ko) * 2001-08-30 2005-01-07 가부시끼가이샤 도시바 전자 회로 및 반도체 기억 장치
JP2006318192A (ja) * 2005-05-12 2006-11-24 Sharp Corp 電子機器
JP2008532108A (ja) * 2005-01-25 2008-08-14 サンディスク コーポレイション バイパスモードを設けた電圧調整器
US7688647B2 (en) * 2007-03-31 2010-03-30 Hynix Semiconductor, Inc. Semiconductor memory device with high voltage generator
JP2011028814A (ja) * 2009-07-27 2011-02-10 Sanyo Electric Co Ltd 半導体集積回路
JP2014149764A (ja) * 2013-02-04 2014-08-21 Mitsumi Electric Co Ltd 半導体集積回路装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317319B1 (ko) * 1999-05-19 2001-12-22 김영환 메모리 소자의 저전력 구동 회로
JP4971970B2 (ja) * 2007-12-27 2012-07-11 ルネサスエレクトロニクス株式会社 降圧回路及び半導体装置並びに降圧回路制御方法
JP2010086642A (ja) * 2008-10-03 2010-04-15 Nec Electronics Corp 半導体装置および半導体装置の内部電源供給方法
CN110797061B (zh) * 2018-08-03 2021-03-23 华邦电子股份有限公司 存储器装置及其控制方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452854B1 (en) 2000-09-07 2002-09-17 Fujitsu Limited Circuit and method for supplying internal power to semiconductor memory device
KR100464896B1 (ko) * 2001-08-30 2005-01-07 가부시끼가이샤 도시바 전자 회로 및 반도체 기억 장치
KR100456597B1 (ko) * 2002-07-16 2004-11-09 삼성전자주식회사 외부 전압 레벨에 따라 내부 전압을 선택적으로 발생하는반도체 메모리 장치 및 그 내부 전압 발생 회로
US6930948B2 (en) 2002-07-16 2005-08-16 Samsung Electronics Co., Ltd. Semiconductor memory device having an internal voltage generation circuit for selectively generating an internal voltage according to an external voltage level
KR100448246B1 (ko) * 2002-09-09 2004-09-13 주식회사 하이닉스반도체 고전압 제어 장치
JP2008532108A (ja) * 2005-01-25 2008-08-14 サンディスク コーポレイション バイパスモードを設けた電圧調整器
JP2006318192A (ja) * 2005-05-12 2006-11-24 Sharp Corp 電子機器
US7688647B2 (en) * 2007-03-31 2010-03-30 Hynix Semiconductor, Inc. Semiconductor memory device with high voltage generator
JP2011028814A (ja) * 2009-07-27 2011-02-10 Sanyo Electric Co Ltd 半導体集積回路
US8373499B2 (en) 2009-07-27 2013-02-12 Sanyo Electric Co., Ltd. Semiconductor integrated circuit having normal mode and self-refresh mode
JP2014149764A (ja) * 2013-02-04 2014-08-21 Mitsumi Electric Co Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
TW359821B (en) 1999-06-01
CN1210338A (zh) 1999-03-10
KR19990029191A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
US5751639A (en) DRAM having a power supply voltage lowering circuit
US4933902A (en) Method of and apparatus for reducing current of semiconductor memory device
US6292424B1 (en) DRAM having a power supply voltage lowering circuit
US5347170A (en) Semiconductor integrated circuit having a voltage stepdown mechanism
JP3759758B2 (ja) 半導体記憶装置
US5097303A (en) On-chip voltage regulator and semiconductor memory device using the same
US6831502B1 (en) Internal power-source potential supply circuit, step-up potential generating system, output potential supply circuit, and semiconductor memory
KR100518399B1 (ko) 내부 전압 레벨 제어 회로 및 반도체 기억 장치 및 그들의제어 방법
US7474143B2 (en) Voltage generator circuit and method for controlling thereof
US6771117B2 (en) Semiconductor device less susceptible to variation in threshold voltage
US6552596B2 (en) Current saving mode for input buffers
KR19980018962A (ko) 낮은 동작전압에서 유효한 전압변환회로를 구비한 반도체 집적회로
KR20050050206A (ko) 셀프 리프래쉬용 오실레이터
JPH05101658A (ja) ダイナミツク型ランダムアクセスメモリ装置
JPH1186544A (ja) 半導体集積回路装置
JPH10312683A (ja) 半導体メモリ素子の電圧調整回路
US8194476B2 (en) Semiconductor memory device and method for operating the same
JP2000149557A (ja) 半導体集積回路
US7928798B2 (en) Internal voltage generation device
US6628162B2 (en) Semiconductor integrated circuit
JP3735698B2 (ja) 内部電圧発生回路
JP2002124084A (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
JP3920467B2 (ja) 半導体装置
US5966045A (en) Semiconductor device having a first stage input unit to which a potential is supplied from external and internal power supplies
JP3285664B2 (ja) ダイナミック・ランダム・アクセス・メモリ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207