JP3920467B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3920467B2 JP3920467B2 JP24471798A JP24471798A JP3920467B2 JP 3920467 B2 JP3920467 B2 JP 3920467B2 JP 24471798 A JP24471798 A JP 24471798A JP 24471798 A JP24471798 A JP 24471798A JP 3920467 B2 JP3920467 B2 JP 3920467B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- level
- input
- level detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、半導体装置に関わり、特に半導体チップに組み込まれた電圧レベル検知回路に関する。更に、電源電圧や温度変動、デバイス特性のばらつきが大きい場合に、高精度で電圧レベルを検知することを可能にする技術に関する。
【0002】
【従来の技術】
近年、メモリやマイクロプロセッサ等の半導体装置では、ユーザーの使いよい外部単一電源化や素子の性能向上のために正や負の電圧変換回路をチップ内に設けることが多くなっている。同時に、これらの電圧変換回路では、デバイスの動作電圧の低化により高精度化の要求が厳しくなってきている。しかしながら、高集積化や高速化に伴い、チップ内部の電源配線の電圧変動ノイズが大きくなりそれらの電圧変換回路の出力電圧を正確に制御することが困難になってきている。また、素子のプロセスばらつきによる出力電圧誤差も相対的に大きくなる。このため、プロセスばらつきやノイズに強い電圧レベル検知回路が求められている。
【0003】
図2に従来の電圧レベル検知回路の例を示す。この回路は、誤差増幅部(M1〜M5)とヒステリシス形成回路(M6〜M8、INV)から構成される。誤差増幅部は、精度と安定性の良さから通常差動アンプで構成される。差動アンプは、基準電圧VRと入力電圧INの差を検出増幅し、それをヒステリシス形成回路に伝達する。もし、INのレベルがIN<VRの状態から上昇しIN>VRとなったなら、差動アンプはこの差を増幅し、その出力ノードN1の電圧は上がる。この直前、出力ノードN1はローレベル、ノードN2はハイレベル、出力outはローレベルになっているとするとMOSトランジスタM8はオン状態にある。そうすると、ヒステリシス形成回路の論理しきいはM6とM8の駆動能力の和とM7の駆動能力の比で決まり、N1のレベルがその論理しきい以上になるとノードN2はローレベル、出力ノードoutはハイレベルになる。同時に、MOSトランジスタM8がオフする。次に、INのレベルが下がりIN<VRとなった場合、ノードN1は降下する。このとき、ヒステリシス形成回路の論理しきいは、M8はオフしているから、M6とM7の駆動能力の比で決まり、N1のレベルがその論理しきいより下がるとN2はハイレベル、出力ノードoutはローレベルになる。ここで、INがローレベルからハイレベルに遷移するときとハイレベルからローレベルに遷移するときのヒステリシス形成回路の論理しきいを比較すると前者の方が、PMOS M8がオンしている分、より高くなり図4に示すようなヒステリシスを持った伝達特性が得られることになる。このヒステリシスにより入力信号INにノイズが重畳しても誤動作しなくなる。
【0004】
図3にもう一つの従来例を示す。この回路は、プッシュプル型差動アンプの差動増幅部(M1〜M4)に正帰還用のトランジスタMA、MBを付加することによりヒステリシス特性を持たせている。ここでチャネル幅Wは、W(M3)=W(4)<W(MA)=W(MB)の関係にある。この動作は以下の通りである。まず、IN<VRの状態から、INが上昇する場合を考える。IN<VRの間は、M1、M3、MAはオフ、M2、M4、MBはオンである。したがって、ノードN1の電位が変化するしきい電圧は、負荷であるMBと駆動トランジスタであるM1の駆動能力の比で決まる。この値を越えると、N1はローレベルへN2はハイレベルへと変化しM1、M3、MAはオン、M2、M4、MBはオフとなる。一方、IN>VRの状態からINが降下する場合は、IN>VRの間は、M1、M3、MAはオン、M2、M4、MBはオフであるから、ノードN1の電位が変化するしきい電圧は、負荷であるM3と駆動トランジスタであるM1の駆動能力の比で決まる。この値より下がると、N1はハイーレベルへN2はローレベルへと変化しM1、M3、MAはオフ、M2、M4、MBはオンとなる。ここでIN電圧の電圧が上昇していく場合と降下していく場合のしきい値を比較するとW(MB)>W(M3)であるから上昇していく場合の方が高くなる。こうして、ヒステリシス特性が得られる。
【0005】
【発明が解決しようとする課題】
しかしながら、これらの回路のヒステリシスのトリップポイント(伝達特性でハイレベルからローレベルまたはローレベルからハイレベルに遷移する点)は、電源電圧や温度変動、デバイスのプロセスばらつきにより大きく変動することが本願発明者により見いだされた。これは、上記のように回路のしきい値が、MOSトランジスタの駆動能力の比に依存していることによる。すなわち、駆動能力はしきい電圧と移動度に依存しているが、これらはpMOSとnMOSで電源電圧依存性や温度依存性、プロセス依存性が異なるためである。これにより、たとえ常温で最適なヒステリシス幅を形成しても、高温になるとなくなってしまいノイズ耐性が劣化したり、また低温になるとヒステリシス幅が大きくなり検知精度が劣化するといった問題が生ずる。この変動量はプロセス加工レベルによらずほぼ一定であるため、素子の微細化、低電圧化が進むほど回路の性能劣化が大きくなる。
【0006】
以上のように従来の電圧レベル検知回路では、ヒステリシス幅の電源電圧依存性や温度依存性、プロセスばらつきが大きく、チップが低電源電圧化されるほどその影響が大きく現れてくるという問題があった。本発明の目的の一つは、ヒステリシス幅の電源電圧や温度依存性、プロセスばらつき依存性を小さくし、チップが低電源電圧化されてもその安定性を保つことである。
【0007】
【課題を解決するための手段】
上記課題を解決するための手段は、2個の電圧比較回路を設け、それらの一方の入力端子にそれぞれレベルの異なる基準電圧を入力し、それらのもう一方の入力端子には比較したい信号を入力し、さらに上記信号のレベルが上記2つの基準電圧のいずれよりも高くなった場合にはセット、上記入力レベルが上記2つの基準電圧のいずれよりも低くなった場合にはリセットする論理回路を設けることにより達成する。または、上記信号のレベルが上記2つの基準電圧のいずれよりも高くなった場合にはリセット、上記入力レベルが上記2つの基準電圧のいずれよりも低くなった場合にはセットする論理回路を設けることにより達成する。
【0008】
【発明の実施の形態】
図1は、本発明の基本構成である。本発明の特徴は、2個の電圧比較回路(COMP1およびCOMP2)を設け、それらのマイナスの入力端子(反転入力ノード)にそれぞれレベルの異なる基準電圧VR1、VR2を入力し、それらのプラスの入力端子(非反転入力ノード)には比較したい信号(被試験信号)を入力し、さらに上記信号のレベルが上記2つの基準電圧のいずれよりも高くなった場合にはセット、上記入力レベルが上記2つの基準電圧のいずれよりも低くなった場合にはリセットする論理回路(NAND1〜3、NOR1、INV1、INV2)を設けたことである。これにより、本回路のヒステリシスのトリップポイントは、VR1、VR2のみで決まるようになる。一方、レベルの異なる基準電圧は、図5に示すように、ある基準電圧VBGを受けて一旦バッファリングした後、抵抗分割でつくる。これにより、基準電圧VR1、VR2はVBGと、抵抗比R3/(R1+R2+R3)と(R2+R3)/(R1+R2+R3)の積のみで決定され電源電圧や温度変動、プロセスばらつきの影響はなくなる。したがって、これらの組み合わせにより、レベル検知回路のヒステリシス幅の電源電圧依存性や温度依存性、プロセス依存性をなくすことができる。さらに、基準電圧源VBGをバンドギャップジェネレータで作ればヒステリシスのトリップポイントの絶対値も温度やプロセスばらつきに対して安定化できる。
【0009】
なお、上記論理回路は、上記入力信号レベルが上記2つの基準電圧のいずれよりも高くなった場合にはリセット、上記入力レベルが上記2つの基準電圧のいずれよりも低くなった場合にはセットするようにしてもよい。どちらを選択するかは、これを含めた回路全体で決定すればよい。また、図5に示すVR1、VR2発生回路の抵抗は、VR1、VR2が若干温度依存性を持つようになるが、MOSトランジスタでもよい。たとえばnMOSを用いた場合には、チャネル幅は数μm程度、チャネル長は数百μm程度にして、ゲートは、VDDまたはバッファの出力端、ドレインはバッファの出力端、ソースはVSSに接続し、チャネルの中間にタップを作ってそこからVR1とVR2を取り出せばよい。
【0010】
図6は本発明に用いる電圧比較回路COMP1、COMP2の具体例である。本回路の特徴は差動アンプの出力をプッシュプル型にしたことである。これにより、その出力はVDD〜VSSまでフルスウィングできるのでバッファとして設けてある次段のインバータINVの貫通電流をなくすることができる。本回路は、nMOS入力なので、VDD/2より高い電圧を比較するのに適している。
【0011】
さらに、図3に従来例として示した回路において、トランジスタのチャネル幅Wの関係をW(M3)>W(MA)、W(M4)>W(MB)となるようにすればこの回路は、ヒステリシスは持たないが正帰還がかかるようになり、利得を非常に大きくすることができる。従って、これを電圧比較回路として用いることによりその伝達特性は急峻になり、次段の論理回路の論理しきい値が変動した場合のヒステリシスのトリップポイントの変動をより小さくできる。
【0012】
図7は本発明に用いる電圧比較回路COMP1、COMP2のもう一つの具体例である。本回路の特徴は、プッシュプル型差動アンプをpMOS入力型にしたことである。これにより、VDD/2より低い電圧を比較するのに適するようになる。図6の実施例と同様、その出力はVDD〜VSSまでフルスウィングできるのでバッファとして設けてある次段のインバータINVの貫通電流をなくすることができる。
【0013】
図8は、本発明を電源電圧レベル検知回路へ適用した場合の一実施例である。本実施例の特徴は、電源電圧VDDをダイオード接続した同一サイズの複数のMOSトランジスタで分圧し、その電圧を本発明の電圧レベル検知回路に入力していることである。本発明の電圧レベル検知回路に加え、電源電圧VDDを同一サイズのダイオード接続した複数のMOSトランジスタで分圧することにより、各MOSトランジスタのバイアス条件は等しくなるので、分圧電圧はプロセスばらつきや温度に対して依存性がなく、しかも拡散層抵抗やポリシリコン抵抗よりも小さな面積で実現できる。ここで、分圧回路の出力電圧すなわち、DET_NEWの入力端子INの電圧は、本実施例ではVDD/3となっているのでVDDの検知レベルは、VDDが上昇する場合は3×VR2、VDDが降下する場合は3×VR1となる。以上のように本実施例によれば、電源電圧や温度、プロセス依存性のない電源電圧レベル検知回路を実現できる。
【0014】
図9は、本発明を昇圧電圧レベル検知回路へ適用した場合の一実施例である。DRAM(ダイナミック・ランダム・アクセス・メモリ)では、1個のトランジスタを1個のキャパシタを含むダイナミック形メモリセルから電荷を効率よく取り出すために、メモリセルトランジスタのゲートに接続されるワード線の選択時の電圧を周辺回路よりも高くする(昇圧ワード線駆動方式)。しかし、近年素子の微細化により耐圧が低下し、その電圧を精度よく制御することが求められている。本回路の特徴は、昇圧電圧をダイオード接続した同一サイズの複数のMOSトランジスタで分圧し、その電圧を本発明の電圧レベル検知回路に入力していることである。本発明の電圧レベル検知回路に加え、昇圧電圧を同一サイズのダイオード接続した複数のMOSトランジスタで分圧することにより、各MOSトランジスタのバイアス条件は等しくなるので、分圧電圧はプロセスばらつきや温度に対して依存性がなくなり高精度化が可能になる。ここで、分圧回路の出力電圧は、(VPPーVDD)/2となるので、VPPの検知レベルは、VPPが上昇する場合はVDD+2×VR2、VPPが降下する場合はVDD+2×VR1となる。すなわちVPP=VDD+2×VR2で/outがローレベルになりRING_OSCは停止し、チャージポンプ回路も停止する。そうしてVPPは降下に転じ、VPP=VDD+2×VR1となったところで/outがハイレベルになりRING_OSCは動作し、チャージポンプ回路も動作し、VPPは再び上昇に転ずる。以下これを繰返しVPPのレベルはVDD+2×VR1とVDD+2×VR2の間に保たれる。
【0015】
図10は、本発明を昇圧電圧レベル検知回路へ適用した場合のもう一つの実施例である。本回路の特徴は、負荷回路のアクティブ時とスタンバイ時で、チャージポンプ回路の供給能力と昇圧電圧レベル検知回路の応答時間を切り換える場合に発生するスイッチングノイズによる誤動作を防ぐため、回路REFG1を設けたことである。本回路の動作は以下の通りである。同図において、RING_OSC_SLOWおよびCHARGE_PUMP_SMALLは常時動作する発振回路とチャージポンプ回路である。またRING_OSC_FASTおよびCHARGE_PUMP_LARGEは負荷のアクティブ時に動作する発振回路とチャージポンプ回路である。ここで信号ACTは、負荷のアクティブ時にハイレベルになる信号であり、RING_OSC_FASTおよび昇圧電圧レベル検知回路DET_NEWに入力され、これらを制御する。
【0016】
本実施例のDET_NEWに用いる電圧比較回路を図11に示す。本回路はpMOS入力型アンプで構成されその電流は、トランジスタM10に入力される信号/ACTにより、負荷のアクティブ時に大きくなるように制御される。ここで、誤動作防止回路REFG1がない場合の問題点について図12を用いて説明する。
【0017】
まず、負荷がスタンバイ時でRING_OSC_SLOWとCHARGE_PUMP_SMALLのみが動作しているとする。負荷回路のリーク電流によりVPPが降下していきVR1に達すると/outはハイレベルになる。そうするとVPPは上昇を開始する。次に、負荷がアクティブになりACT信号が立ち上がると、電圧比較回路内のM1およびM2のソース電位が上昇し、ゲート−ソース間容量によりINおよびVR端子に向って変移電流が流れる。このとき、VR端子側に接続されたノードN2は、図5に示すVR1、VR2発生回路の平滑容量により低インピーダンスになっているのでほぼ一定である。しかし、IN端子側のノードN1は、VPPの変化を速く伝達するため、できるだけ低容量になるようにしているので、昇圧されてVR2レベルを越え/outはローレベルになりアクティブ時用のポンピング回路が停止する。このため、供給能力が不足してVPPレベルは設定レベルの最小値よりも下がってしまうという問題点が生ずる。
【0018】
上記問題は、ノードN2のインピーダンスをノードN1と同じにして、カップリング量を等しくすることにより解決できる。誤動作防止回路REFG1は、これを実現するための回路である。この回路は、ボルテージフォロア回路とその出力電圧を分圧する回路から構成される。この分圧回路は、VPPの分圧回路と同じ定数のトランジスタで構成される。これにより出力インピーダンスはノードN1と等しくなる。またボルテージフォロアには、VR1の2倍の電圧を入力する。これにより分圧回路から、VR1のレベルが得られる。すなわち回路REFG1を用いることにより、インピーダンスがノードN1と等しく、レベルがVR1の電圧源が実現できる。このときの波形を図13に示す。ノードN2は、ノードN1と同じだけ昇圧され誤動作しないことがわかる。
【0019】
なお、本実施例では、VR1の入力端子についてのみ高インピーダンス化回路を付加したが、VR2の入力端子にも高インピーダンス化回路を付加することにより、差動アンプが活性からスタンバイに移行するときの電流減少による逆方向のノイズに対しても同様な効果が得られ、さらにVPPレベルを高精度化できる。
【0020】
以上のように本実施例によれば、高精度、高安定性を保ちながら、電圧比較回路のスタンバイからアクティブへの切り換えに伴うノイズによる誤動作を防ぐことができる。
【0021】
以上の実施例により得られる作用効果をまとめると下記の通りである。
【0022】
(1)チップ内に電圧レベル検知回路を含む半導体装置において、該電圧レベル検知回路は、それぞれ異なる2種の基準電圧を入力される2個の電圧比較回路とそれらの出力を受けヒステリシス特性を発生する論理回路から構成する。これにより、レベル検知回路のヒステリシスのトリップポイントは、上記2種の基準電圧のみで決定されるようになり、ヒステリシス幅の電源電圧依存性や温度依存性、プロセス依存性をなくすことができる。
【0023】
(2)上記電圧レベル検知回路において、該電圧比較回路の出力段は、プッシュプル構成にする。これにより、次段をインバータやNAND回路等の論理回路で構成しても貫通電流がなくなるので低消費電力化できる。
【0024】
(3)上記電圧レベル検知回路において、該電圧比較回路は、ヒステリシス特性を持たない程度に正帰還を施された差動アンプでありかつその出力段は、プッシュプル構成にする。これにより該電圧比較回路の伝達特性は急峻になり、次段の論理回路の論理しきい値が変動した場合のヒステリシスのトリップポイントの変動をより小さくできる。
【0025】
(4)上記電圧レベル検知回路において、該電圧比較回路の電流は、該電圧レベル検知回路がレベルを検知すべき負荷回路の活性化時と待機時で、その大きさを切り替えるようになっている場合、その基準電圧は、もう一方の入力端子に入力される被比較電圧を発生する回路の出力インピーダンスとほぼ等しい出力インピーダンスを持つ回路を介して入力される構成とする。これにより、該電圧比較回路の2つの入力端子は、該電流切り換え信号によるノイズを同じだけ受けるので誤動作することがなくなる。
【0026】
【発明の効果】
電源電圧や温度変動、デバイス特性のばらつきがあっても、高精度で電圧レベルが検知できるレベル権利回路が実現できる。
【図面の簡単な説明】
【図1】本発明による電圧レベル検知回路の基本構成を示す図である。
【図2】従来の電圧レベル検知回路を示す図である。
【図3】従来のもう一つの電圧レベル検知回路を示す図である。
【図4】従来の電圧レベル検知回路の入出力特性を示す図である。
【図5】本発明に用いる基準電圧源の一実施例を示す図である。
【図6】本発明に用いる電圧比較回路の一実施例を示す図である。
【図7】本発明に用いる電圧比較回路の一実施例を示す図である。
【図8】本発明の電源電圧レベル検知回路への適用例を示す図である。
【図9】本発明の昇圧電圧レベル検知回路へ第1の適用例を示す図である。
【図10】本発明の昇圧電圧レベル検知回路へ第2の適用例を示す図である。
【図11】図10に用いる電圧比較回路の一実施例を示す図である。
【図12】従来の昇圧レベル検知回路の動作波形を示す図である。
【図13】本発明による昇圧電圧レベル検知回路の動作波形を示す図である。
【符号の説明】
COMP1,COMP2…電圧比較回路、 DET_CONV1,DET_CONV2,DET_NEW…電圧レベル検知回路、 VR1,VR2…基準電圧(VR2>VR1)、 NAND1〜3…NAND回路、 NOR1…NOR回路、 INV,INV1,INV2…インバータ回路、 VDD…電源電圧、 M1〜M10,MA,MB…MOSトランジスタ、 VG…ゲートバイアス電圧、IN…信号入力端子、 VR…基準電圧入力端子、 out…電圧比較回路および電圧レベル検知回路出力端子、 R1〜3…抵抗、 C1,C2…平滑容量、 VBG…バンドギャップジェネレータ出力電圧、 COMP−N…nMOS入力型電圧比較回路、 COMP−P…pMOS入力型電圧比較回路、 VPP…ワード線電圧発生回路出力電圧、 RING_OSC…リングオシレータ、 RING_OSC_FAST…高速リングオシレータ(活性化時動作)、 RING_OSC_SLOW…低速リングオシレータ(常時動作)、 CHARGEPUMP…チャージポンプ回路、 CHARGE_PUMP_LARGE…大容量チャージポンプ回路、 CHARGE_PUMP_SMALL…小容量チャージポンプ回路、 ACT…活性化信号、 COMP−P_SW…動作速度可変スイッチ付電圧比較回路。
Claims (1)
- 被試験電圧と第1基準電圧を比較する第1電圧比較回路と、前記被試験電圧と第2基準電圧を比較する第2電圧比較回路と、前記第1及び第2電圧比較回路のそれぞれの出力を受けヒステリシス特性を発生するレベル論理回路とを含むレベル検知回路を有し、
前記第1及び第2電圧比較回路は、第1モードと第2モードでその動作電流の大きさを切替可能な差動増幅器をそれぞれに有し、
前記第1基準電圧を発生する第1基準電圧発生回路を有し、前記第1基準電圧発生回路は、前記被試験電圧を出力する回路出力インピーダンスに略等しい出力インピーダンスを形成する回路を介して前記第1基準電圧を出力し、且つ、
外部電圧を受けて前記外部電圧より大きな振幅の内部電圧を形成するチャージポンプ回路を含む昇圧回路を有し、前記レベル検知回路は、前記内部電圧を前記被試験電圧として受け、前記チャージポンプ回路の動作を制御する回路であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24471798A JP3920467B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24471798A JP3920467B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000075940A JP2000075940A (ja) | 2000-03-14 |
JP3920467B2 true JP3920467B2 (ja) | 2007-05-30 |
Family
ID=17122869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24471798A Expired - Fee Related JP3920467B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3920467B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1232986C (zh) * | 2000-07-25 | 2005-12-21 | 恩益禧电子股份有限公司 | 内部电压电平控制电路和半导体存储装置以及其控制方法 |
JP2002232243A (ja) * | 2001-02-01 | 2002-08-16 | Hitachi Ltd | 半導体集積回路装置 |
KR100623614B1 (ko) * | 2004-10-29 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체 기억 소자에서의 내부전원 발생기 |
WO2007013132A1 (ja) | 2005-07-25 | 2007-02-01 | Spansion Llc | 半導体装置およびその制御方法 |
WO2007017926A1 (ja) | 2005-08-08 | 2007-02-15 | Spansion Llc | 半導体装置およびその制御方法 |
JP2009003991A (ja) | 2007-06-19 | 2009-01-08 | Toshiba Corp | 半導体装置及び半導体メモリテスト装置 |
CN117632627A (zh) * | 2022-08-19 | 2024-03-01 | 长鑫存储技术有限公司 | 监测电路以及存储系统 |
-
1998
- 1998-08-31 JP JP24471798A patent/JP3920467B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000075940A (ja) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3773718B2 (ja) | 半導体集積回路 | |
US7095272B2 (en) | Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage | |
KR100467918B1 (ko) | 낮은동작전압에서유효한전압변환회로를구비한반도체집적회로 | |
US6154411A (en) | Boosting circuit compensating for voltage fluctuation due to operation of load | |
US7315221B2 (en) | Method and circuit for controlling a refresh of a semiconductor memory device | |
US7545203B2 (en) | Internal voltage generation circuit | |
US8125846B2 (en) | Internal voltage generating circuit of semiconductor memory device | |
JPH10247386A (ja) | 昇圧電位供給回路及び半導体記憶装置 | |
KR20070024068A (ko) | 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법 | |
US6246280B1 (en) | Negative voltage generating circuit with high control responsiveness which can be formed using transistor with low breakdown voltage and semiconductor memory device including the same | |
US8314649B1 (en) | Semiconductor apparatus | |
US20080157860A1 (en) | Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions | |
US8194476B2 (en) | Semiconductor memory device and method for operating the same | |
JP3920467B2 (ja) | 半導体装置 | |
JP3186034B2 (ja) | 基準電圧発生回路 | |
US8203891B2 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
JPH11507452A (ja) | 電圧を安定にするための回路および方法 | |
US7859135B2 (en) | Internal power supply circuit having a cascode current mirror circuit | |
US20140028276A1 (en) | Internal voltage generator having immunity to ground bouncing | |
US8581560B2 (en) | Voltage regulator circuit for generating a supply voltage in different modes | |
KR100344884B1 (ko) | 반도체장치 | |
US6759866B2 (en) | Semiconductor integrated circuit and a testing method thereof | |
KR20060092617A (ko) | 네거티브 전압 레벨 감지기 | |
KR0124049B1 (ko) | 반도체 집적장치의 가변승압회로 | |
US7656222B2 (en) | Internal voltage generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |