KR100448246B1 - 고전압 제어 장치 - Google Patents

고전압 제어 장치 Download PDF

Info

Publication number
KR100448246B1
KR100448246B1 KR10-2002-0054158A KR20020054158A KR100448246B1 KR 100448246 B1 KR100448246 B1 KR 100448246B1 KR 20020054158 A KR20020054158 A KR 20020054158A KR 100448246 B1 KR100448246 B1 KR 100448246B1
Authority
KR
South Korea
Prior art keywords
signal
inverter
voltage
oscillator
terminal
Prior art date
Application number
KR10-2002-0054158A
Other languages
English (en)
Other versions
KR20040022557A (ko
Inventor
김용기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0054158A priority Critical patent/KR100448246B1/ko
Priority to US10/621,186 priority patent/US6876246B2/en
Publication of KR20040022557A publication Critical patent/KR20040022557A/ko
Application granted granted Critical
Publication of KR100448246B1 publication Critical patent/KR100448246B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Abstract

본 발명의 고전압 제어 장치는, 외부에서 공급되는 전원 전압이 불안정 상태를 감지하는 감지기를 장착함으로써, 이러한 감지기를 통하여 불안정 상태를 감지한 경우 보다 강화된 내부 동작을 가속시켜 성능 저하를 예방하는 고전압 제어 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 외부 전원 전압을 입력받고, 상기 외부 전원 전압이 일정 레벨 이하이면 저전압 신호를 생성하는 외부 전압 감지기; 워드 라인을 활성화하는 고전압을 입력받아 그 레벨을 감지하고, 레벨이 기준 전압 이하인 경우에는 발진기 구동 신호를 생성하여 출력하며, 상기 외부 전압 감지기로부터 저전압 신호를 입력받으면, 상기 기준 전압을 높여서 적용하는 레벨 감지기; 상기 레벨 감지기로부터 발진기 구동 신호를 입력받고, 상기 외부 전압 감지기로부터 저전압 신호를 입력받으며, 상기 발진기 구동 신호 및 상기 저전압 신호의 제어에 따라 주기적인 신호를 생성하는 발진기; 및 상기 발진기의 출력 신호를 입력받아 외부 전원 전압과의 다이오드 경로에 부트스트랩시킴으로써 고 전위 레벨을 갖는 전압을 생성하여 출력하는 펌프를 포함한다.

Description

고전압 제어 장치{DEVICE FOR CONTROLLING HIGH VOLTAGE}
본 발명은 고전압 제어 장치에 관한 것으로, 특히, 반도체 장치의 전원 장치 설계 기술에 있어서, 각종 시스템에서 사용되는 반도체 부품들의 전원 장치 보조 수단으로 응용되고, 낮은 동작 전압 조건에서 목표 성능에 미달할 경우 구동 조건을 보강할 수 있는 고전압 제어 장치에 관한 것이다.
일반적으로, 반도체 장치는 실리콘 웨이퍼 가공 기술 및 로직 설계 기술을 비롯한 제반 반도체 산업 기술을 바탕으로 제조된다. 반도체 장치의 최종 산물은 플라스틱 패키지 형태의 칩이며, 이러한 칩은 사용 목적에 따른 차별회된 로직 및 기능을 보유하고 있다. 또한, 대부분의 반도체 부품들은 시스템 구성에 있엇 중요 요소인 보드(인쇄 회로 기판 ; PCB)에 장착되며 그 부품이 구동하기 위한 적절한 구동 전압(VCC 또는 VDD)을 공급받는다.
반도체 장치의 동작 전압은 대표적으로 5.0V, 3.3V 및 2.5V 등 종류가 다양하다. 그러나, 반도체 장치가 구동할 때 이들 구동 전압은 항상 안정적인 정전압을 제공해주지 못한다. 즉, 구동 전압은 그 반도체 장치가 동작하는 시스템 또는 구동 전원 장치의 잡음(Power noise)에 의하여 불안정한 상태가 발생하는 것이 일반적이다. 대개 정격 전압 조건의 상하 10%의 변동폭을 보인다. 그러므로, 반도체 장치 설계는 항상 변동하는 구동 전압 장치의 동작 범위를 고려하여 이루어져야 한다.
또한, 반도체 장치의 구동 전압은 내부 전원 전압 조건을 고려하여야 한다. 외부 전원 장치가 VDD에 있어서 ±10% 전압 조건을 보장한다고 하여도 내부 전원 전압은 그 조건에 미치지 못할 경우가 많다.
DRAM 메모리 장치는 구동 전압(VDD)= 2.5V의 동작 조건을 가지고, 변동폭을 고려하여 2.3V부터 2.7V까지 동작 전압이 가변적인데, 이는 디램 설계자와 디램 사용자 사이의 약속이다. 그러나, 일반적인 반도체 장치의 동작 성능은 구동 전압이 떨어지면 약화된다. 즉, 2.3V 동작 전압은 설계자와 사용자에게 모두 허용된 조건이지만 성능 측면에서 상대적으로 느린 동작을 보이게 된다. 구동 전압이 2.7V 조건이라면 상대적으로 높은 성능을 유지할 수 있으나 소비 전력이 커진다는 단점이 있다. 즉, 전력=전압×전류 관계가 형성되므로, 높은 동작 전압 조건에서 소비 전력을 고려한다면 성능에 우호적인 고전압 상태가 장점만 갖고 있는 것은 아니다. 그러므로, 디램 설계자는, 낮은 구동 전압 조건에서 성능을 보강하기 위하여 설계 자원을 강화한다면, 결국, 높은 구동 전압 조건에서 소비 전력이 커지는 부담을 감수해야 한다.
도 1은 종래의 고전압 제어 장치를 나타낸 블록도로서, 이러한 종래의 고전압 제어 장치는, 워드 라인을 활성화하는 고전압(VPP)을 입력받아 그 레벨을 감지하고, 레벨이 기준 전압 이하인 경우에는 발진기 구동 신호를 생성하여 출력하는 레벨 감지기(110); 레벨 감지기(110)로부터 발진기 구동 신호를 입력받아 주기적인신호를 생성하여 출력하는 발진기(120); 및 발진기(120)의 출력 신호를 입력받아 외부 전원 전압과의 다이오드 경로에 부트스트랩(Bootstrap)시킴으로써 고 전위 레벨을 갖는 전압을 생성하여 출력하는 펌프(Pump)(130)를 포함한다.
도 2a는 종래의 고전압 제어 장치 내에 장착된 발진기(120)를 나타낸 회로도로서, 이러한 종래의 발진기(120)는, 레벨 감지기(110)로부터의 발진기 구동 신호(ENABLE) 및 제4 인버터(205)로부터의 출력 신호를 입력받아 NAND 연산을 수행한 후 출력하는 NAND 게이트(201); NAND 게이트(201)의 신호를 입력받아 반전하여 출력하는 제1 인버터(202); 제1 인버터(202)의 신호를 입력받아 반전하여 출력하는 제2 인버터(203); 제2 인버터(203)의 신호를 입력받아 반전하여 출력하는 제3 인버터(204); 제3 인버터(204)의 신호를 입력받아 반전하여 출력하는 제4 인버터(205); 및 제4 인버터(205)의 신호를 입력받아 반전하여 주기적인 신호(OSC)로서 출력하는 제5 인버터(206)를 포함한다.
도 2b는 종래의 고전압 제어 장치 내에 장착된 펌프(130)를 나타낸 회로도로서, 이러한 종래의 펌프(130)는, 발진기(120)로부터의 신호(OSC)를 반전하여 제7 인버터(212)로 출력하는 제6 인버터(211); 제6 인버터(211)의 출력 신호를 반전하여 출력하는 제7 인버터(212); 제1 단자가 제7 인버터(212)의 출력 단자에 연결되어 충방전 기능을 제공하는 제1 커패시터(213); 양의 단자는 외부 전원 전압(VDD)에 연결되고, 음의 단자는 제1 커패시터(213)의 제2 단자에 연결된 제1 다이오드(214); 양의 단자가 제1 커패시터(213)의 제2 단자에 연결되고, 음의 단자가 워드 라인 구동 전압(VPP)을 제공하는 제2 다이오드(215); 및 제1 단자가 제2다이오드(215)의 음의 단자에 연결되어 충방전 기능을 제공하는 제2 커패시터(216)를 포함한다.
도 2c는 종래의 고전압 제어 장치 내에 장착된 레벨 감지기(110)를 나타낸 회로도로서, 이러한 종래의 레벨 감지기(110)는, 제1 단자가 워드 라인 구동 전압(VPP)에 연결되어 저항을 제공하는 제1 저항(221); 제1 단자가 제1 저항(221)의 제2 단자에 연결되고, 제2 단자가 접지되어 저항을 제공하는 제2 저항(222); 제1 입력 단자는 제1 저항(221)의 제2 단자에 연결되고, 제2 입력 단자로 코어 전원 전압(Vcore)을 인가받으며, 제1 입력 단자의 전위와 제2 입력 단자의 전위를 비교하여, 제1 입력 단자의 전위가 높은 경우에는 제2 논리 단계(High)의 신호를 출력하고, 제2 입력 단자의 전위가 높은 경우에는 제1 논리 단계(Low)의 신호를 출력하는 차동 증폭기(223); 차동 증폭기(223)의 출력 신호를 입력받아 반전한 후, 그 결과값을 제9 인버터(225)로 출력하는 제8 인버터(224); 및 제8 인버터(224)의 출력 신호를 입력받아 반전한 후, 그 결과값(Enable)을 출력하는 제9 인버터(225)를 포함한다.
그러나, 상술한 종래의 고전압 제어 장치는, RAS 활성화 이후 CAS 활성화까지의 시간을 의미하는 tRCD의 예를 통하여 보면, CAS 활성화가 읽기 동작 또는 쓰기 동작을 의미하므로 CAS 사이클 동작이 가능한 수준의 RAS 활성화가 보장되지 않으면 RAS 동작부터 CAS 동작에 이르는 지연 시간을 더 보장해 주어야 할 것이다. 이러한 tRCD를 지원하는 요소 중에 가장 영향력 있는 요소가 워드 라인 구동 전압(VPP)이다. 이 VPP는 내부 공급 전원으로서, 외부 전원 VDD의 부트 스트랩 또는 펌핑 동작에 의하여 획득된다. 그런데, 이 전원 전압은 낮은 VDD 조건에서는 효율이 떨어져 목표 값보다 더 낮은 전위가 형성되어 tRCD의 성능을 제대로 지원하지 못하는 문제점이 있다. 즉, 부족한 VPP 구동력으로 인하여 디램이 상대적으로 느린 접근 속도를 갖는 문제점이 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 외부에서 공급되는 전원 전압이 불안정 상태를 감지하는 감지기를 장착함으로써, 이러한 감지기를 통하여 불안정 상태를 감지한 경우 보다 강화된 내부 동작을 가속시켜 성능 저하를 예방하는 고전압 제어 장치를 제공하는데 그 목적이 있다.
도 1은 종래의 고전압 제어 장치를 나타낸 블록도,
도 2a는 종래의 고전압 제어 장치 내에 장착된 발진기를 나타낸 회로도,
도 2b는 종래의 고전압 제어 장치 내에 장착된 펌프를 나타낸 회로도,
도 2c는 종래의 고전압 제어 장치 내에 장착된 레벨 감지기를 나타낸 회로도,
도 3은 본 발명의 일 실시예에 의한 고전압 제어 장치를 나타낸 블록도,
도 4는 본 발명의 일 실시예에 의한 고전압 제어 장치 내에 장착된 외부 전압 감지기를 나타낸 회로도,
도 5는 본 발명의 일 실시예에 의한 고전압 제어 장치 내에 장착된 레벨 감지기를 나타낸 회로도,
도 6은 본 발명의 일 실시예에 의한 고전압 제어 장치 내에 장착된 발진기를 나타낸 회로도,
도 7은 본 발명의 일 실시예에 의한 고전압 제어 장치의 동작을 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
310 : 외부 전압 감지기 320 : 레벨 감지기
330 : 발진기 340 : 펌프
상기 목적을 달성하기 위하여 본 발명의 고전압 제어 장치는, 외부 전원 전압을 입력받고, 상기 외부 전원 전압이 일정 레벨 이하이면 저전압 신호를 생성하는 외부 전압 감지기; 워드 라인을 활성화하는 고전압을 입력받아 그 레벨을 감지하고, 레벨이 기준 전압 이하인 경우에는 발진기 구동 신호를 생성하여 출력하며, 상기 외부 전압 감지기로부터 저전압 신호를 입력받으면, 상기 기준 전압을 높여서 적용하는 레벨 감지기; 상기 레벨 감지기로부터 발진기 구동 신호를 입력받고, 상기 외부 전압 감지기로부터 저전압 신호를 입력받으며, 상기 발진기 구동 신호 및 상기 저전압 신호의 제어에 따라 주기적인 신호를 생성하는 발진기; 및 상기 발진기의 출력 신호를 입력받아 외부 전원 전압과의 다이오드 경로에 부트스트랩시킴으로써 고 전위 레벨을 갖는 전압을 생성하여 출력하는 펌프를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도 3은 본 발명의 일 실시예에 의한 고전압 제어 장치를 나타낸 블록도로서, 이러한 본 발명의 고전압 제어 장치는, 외부 전압 감지기(310), 레벨 감지기(320), 발진기(330) 및 펌프(340)를 포함한다.
외부 전압 감지기(310)는, 외부 전원 전압을 입력받고, 상기 외부 전원 전압이 일정 레벨 이하이면 저전압 신호(lowvolt)를 생성하여 후술하는 레벨 감지기(320) 및 후술하는 발진기(330)에 출력하는 역할을 한다.
또한, 레벨 감지기(320)는, 워드 라인을 활성화하는 고전압(VPP)을 입력받아 그 레벨을 감지하고, 레벨이 기준 전압 이하인 경우에는 발진기 구동 신호를 생성하여 출력하며, 상기 외부 전압 감지기(310)로부터 저전압 신호(lowvolt)를 입력받으면, 상기 기준 전압을 높여서 적용하는 역할을 한다.
한편, 발진기(330)는, 상기 레벨 감지기(320)로부터 발진기 구동 신호를 입력받고, 상기 외부 전압 감지기(310)로부터 저전압 신호(lowvolt)를 입력받으며, 상기 발진기 구동 신호 및 상기 저전압 신호의 제어에 따라 주기적인 신호를 생성하여 후술하는 펌프(340)에 출력하는 역할을 한다.
또한, 펌프(340)는, 상기 발진기(330)의 출력 신호를 입력받아 외부 전원 전압과의 다이오드 경로에 부트스트랩(Bootstrap)시킴으로써 고 전위 레벨을 갖는 전압을 생성하여 출력하는 역할을 한다.
도 4는 본 발명의 일 실시예에 의한 고전압 제어 장치 내에 장착된 외부 전압 감지기(310)를 나타낸 회로도로서, 이러한 외부 전압 감지기(310)에 관하여 설명하면 다음과 같다.
제1 저항(410)은, 제1 단자가 워드 라인 구동 전압에 연결되어 전류원을 제공하는 역할을 한다.
또한, 제1 NMOS 트랜지스터(420)는, 드레인 단자는 상기 제1 저항(410)의 제2 단자에 연결되고, 게이트 단자는 드레인 단자에 묶여, 다이오드의 역할을 한다.
한편, 제2 NMOS 트랜지스터(430)는, 드레인 단자는 상기 제1 NMOS 트랜지스터(420)의 소스 단자에 연결되고, 게이트 단자는 드레인 단자에 묶이며, 소스 단자는 접지되어, 다이오드의 역할을 한다.
또한, 차동 증폭기(440)는, 제1 입력 단자는 상기 제1 NMOS 트랜지스터(420)의 드레인 단자에 연결되고, 제2 입력 단자로 외부 전원 전압을 인가받으며, 상기 제1 입력 단자의 전위와 상기 제2 입력 단자의 전위를 비교하여, 상기 제1 입력 단자의 전위가 높은 경우에는 제2 논리 단계(High)의 신호를 출력하고, 상기 제2 입력 단자의 전위가 높은 경우에는 제1 논리 단계(Low)의 신호를 출력하는 역할을 한다.
한편, 제1 인버터(450)는, 상기 차동 증폭기(440)의 출력 신호를 입력받아 반전한 후, 그 결과값을 후술하는 제2 인버터(460)로 출력하는 역할을 한다.
또한, 제2 인버터(460)는, 상기 제1 인버터(450)의 출력 신호를 입력받아 반전한 후, 그 결과값을 상기 저전압 신호로서 상기 레벨 감지기(320) 및 상기 발진기(330)로 출력하는 역할을 한다.
도 5는 본 발명의 일 실시예에 의한 고전압 제어 장치 내에 장착된 레벨 감지기(320)를 나타낸 회로도로서, 이러한 레벨 감지기(320)에 관하여 설명하면 다음과 같다.
제3 인버터(510)는, 상기 외부 전압 감지기(310)로부터 상기 저전압 신호(lowvolt)를 입력받아 반전한 후, 그 결과값을 출력하는 역할을 한다.
또한, 제3 NMOS 트랜지스터(520)는, 드레인 단자는 상기 워드 라인 구동 전압에 연결되고, 게이트 단자는 상기 제3 인버터(510)의 출력 신호를 입력받는다.
한편, 제2 저항(530)은, 제1 단자가 상기 제3 NMOS 트랜지스터(520)의 드레인 단자에 연결되고, 제2 단자가 상기 제3 NMOS 트랜지스터(520)의 소스 단자에 연결되어 저항을 제공하는 역할을 한다.
또한, 제3 저항(540)은, 제1 단자가 상기 제2 저항(530)의 제2 단자에 연결되어 저항을 제공하는 역할을 한다.
한편, 제4 저항(550)은, 제1 단자가 상기 제3 저항(540)의 제2 단자에 연결되고, 제2 단자가 접지되어 저항을 제공하는 역할을 한다.
또한, 차동 증폭기(560)는, 제1 입력 단자는 상기 제3 저항(540)의 제2 단자에 연결되고, 제2 입력 단자로 코어 전원 전압을 인가받으며, 상기 제1 입력 단자의 전위와 상기 제2 입력 단자의 전위를 비교하여, 상기 제1 입력 단자의 전위가 높은 경우에는 제2 논리 단계(High)의 신호를 출력하고, 상기 제2 입력 단자의 전위가 높은 경우에는 제1 논리 단계(Low)의 신호를 출력하는 역할을 한다. 여기서, 코어 전원 전압이라 함은, 디램 셀의 저장 노드에 저장되는 데이터 비트를 현실화 시켜주는 전위를 말한다.
한편, 제4 인버터(570)는, 상기 차동 증폭기(560)의 출력 신호를 입력받아 반전한 후, 그 결과값을 후술하는 제5 인버터(580)로 출력하는 역할을 한다.
또한, 제5 인버터(580)는, 상기 제4 인버터(570)의 출력 신호를 입력받아 반전한 후, 그 결과값을 상기 발진기 구동 신호(Enable)로서 상기 발진기(330)로 출력하는 역할을 한다.
도 6은 본 발명의 일 실시예에 의한 고전압 제어 장치 내에 장착된 발진기(330)를 나타낸 회로도로서, 이러한 본 발명의 발진기(330)는, 제1 발진부(610), 제2 발진부(620), NOR 게이트(640) 및 제6 인버터(650)를 포함한다.
제1 발진부(610)는, 상기 저전압 신호(lowvolt)가 활성화되지 않은 경우에, 제1 발진 신호를 생성하여 후술하는 NOR 게이트(630)로 출력하는 역할을 한다. 여기서, 상기 제1 발진부(610)에 관하여 상세히 설명하면 다음과 같다.
상기 제1 발진부(610) 내에 장착된 제1 NAND 게이트(611)는, 레벨 감지기(320)로부터의 발진기 구동 신호(ENABLE), 상기 저전압 신호(lowvolt)를 포함하는 복수개의 신호를 입력받아 NAND 연산을 수행한 후 출력하는 역할을 한다.
또한, 상기 제1 발진부(610) 내에 장착된 제7 인버터(612)는, 상기 제1 NAND 게이트(611)의 신호를 입력받아 반전하여 출력하는 역할을 한다.
한편, 상기 제1 발진부(610) 내에 장착된 제8 인버터(613)는, 상기 제7 인버터(612)의 신호를 입력받아 반전하여 출력하는 역할을 한다.
또한, 상기 제1 발진부(610) 내에 장착된 제9 인버터(614)는, 상기 제8 인버터(613)의 신호를 입력받아 반전하여 출력하는 역할을 한다.
한편, 상기 제1 발진부(610) 내에 장착된 제10 인버터(615)는, 상기 제9 인버터(614)의 신호를 입력받아 반전하여 상기 제1 NAND 게이트(611)로 출력하는 역할을 한다.
또한, 상기 제1 발진부(610) 내에 장착된 제11 인버터(616)는, 상기 제10 인버터(615)의 신호를 입력받아 반전하여 주기적인 신호(OSC)로서 후술하는 NOR 게이트(630)로 출력하는 역할을 한다.
또한, 제2 발진부(620)는, 상기 저전압 신호(lowvolt)가 활성화된 경우에, 상기 제1 발진 신호 보다 주기가 긴 제2 발진 신호를 생성하여 후술하는 NOR 게이트(630)로 출력하는 역할을 한다. 여기서, 상기 제2 발진부(620)에 관하여 상세히 설명하면 다음과 같다.
상기 제2 발진부(620) 내에 장착된 제12 인버터(621)는, 상기 저전압신호(lowvolt)를 입력받아 반전하여 출력하는 역할을 한다.
또한, 상기 제2 발진부(620) 내에 장착된 제2 NAND 게이트(622)는, 레벨 감지기(320)로부터의 발진기 구동 신호(ENABLE), 상기 제12 인버터(621)의 출력 신호를 포함하는 복수개의 신호를 입력받아 NAND 연산을 수행한 후 출력하는 역할을 한다.
또한, 상기 제2 발진부(620) 내에 장착된 제13 인버터(623)는, 상기 제2 NAND 게이트(622)의 신호를 입력받아 반전하여 출력하는 역할을 한다.
한편, 상기 제2 발진부(620) 내에 장착된 제14 인버터(624)는, 상기 제13 인버터(623)의 신호를 입력받아 반전하여 출력하는 역할을 한다.
또한, 상기 제2 발진부(620) 내에 장착된 제15 인버터(625)는, 상기 제14 인버터(624)의 신호를 입력받아 반전하여 출력하는 역할을 한다.
한편, 상기 제2 발진부(620) 내에 장착된 제16 인버터(626)는, 상기 제15 인버터(625)의 신호를 입력받아 반전하여 출력하는 역할을 한다.
또한, 상기 제2 발진부(620) 내에 장착된 제17 인버터(627)는, 상기 제16 인버터(626)의 신호를 입력받아 반전하여 주기적인 신호(OSC)로서 후술하는 NOR 게이트(630)로 출력하는 역할을 한다.
한편, 상기 제2 발진부(620) 내에 장착된 제18 인버터(628)는, 상기 제16 인버터(626)의 신호를 입력받아 반전하여 출력하는 역할을 한다.
한편, 상기 제2 발진부(620) 내에 장착된 제19 인버터(629)는, 상기 제18 인버터(628)의 신호를 입력받아 반전하여 출력하는 역할을 한다.
또한, 상기 제2 발진부(620) 내에 장착된 제20 인버터(630)는, 상기 제19 인버터(629)의 신호를 입력받아 반전하여 출력하는 역할을 한다.
한편, 상기 제2 발진부(620) 내에 장착된 제21 인버터(631)는, 상기 제20 인버터(630)의 신호를 입력받아 반전하여 상기 제2 NAND 게이트(622)로 출력하는 역할을 한다.
또한, NOR 게이트(640)는, 상기 제1 발진부(610) 및 상기 제2 발진부(620)의 출력 신호를 입력받아 NOR 연산을 수행한 후, 그 결과값을 후술하는 제6 인버터(650)로 출력하는 역할을 한다.
한편, 제6 인버터(650)는, 상기 NOR 게이트(640)의 출력 신호를 입력받아 반전한 후, 그 결과값을 주기적인 신호(OSC)로서 출력하는 역할을 한다.
도 7은 본 발명의 일 실시예에 의한 고전압 제어 장치의 동작을 나타낸 그래프로서, 이를 참조하여 본 발명의 고전압 제어 장치의 동작에 관하여 설명하면 다음과 같다.
먼저, 외부 전압 감지기(310)는, 외부 전원 전압을 입력받고, 외부 전원 전압이 일정 레벨 이하이면 저전압 신호(lowvolt)를 생성하여 레벨 감지기(320) 및 발진기(330)에 출력하는데, 여기서, 일정 레벨의 전압은, 제1 저항(410), 제1 NMOS 트랜지스터(420) 및 제2 NMOS 트랜지스터(430)에 의해 인가된다. 이후에, 레벨 감지기(320)는, 워드 라인을 활성화하는 고전압(VPP)을 입력받아 그 레벨을 감지하고, 레벨이 기준 전압 이하인 경우에는 발진기 구동 신호를 생성하여 출력하며, 상기 외부 전압 감지기(310)로부터 저전압 신호(lowvolt)를 입력받으면, 상기 기준 전압을 높여서 적용하는데, 여기서, 기준 전압을 높이기 위하여 제3 인버터(510), 제3 NMOS 트랜지스터(520) 및 제2 저항(530)이 사용된다. 다음에, 발진기(330)는, 레벨 감지기(320)로부터 발진기 구동 신호를 입력받고, 외부 전압 감지기(310)로부터 저전압 신호(lowvolt)를 입력받으며, 발진기 구동 신호 및 저전압 신호의 제어에 따라 주기적인 신호를 생성하여 펌프(340)에 출력하고, 펌프(340)에서는, 발진기(330)의 출력 신호를 입력받아 외부 전원 전압과의 다이오드 경로에 부트스트랩(Bootstrap)시킴으로써 고 전위 레벨을 갖는 전압을 생성하여 출력하게 된다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
본 발명은, 외부에서 공급되는 전원 전압이 불안정 상태를 감지하는 감지기를 장착함으로써, 이러한 감지기를 통하여 불안정 상태를 감지한 경우 보다 강화된 내부 동작을 가속시켜 성능 저하를 예방하는 이점이 있다.

Claims (6)

  1. 외부 전원 전압을 입력받고, 상기 외부 전원 전압이 일정 레벨 이하이면 저전압 신호를 생성하는 외부 전압 감지기;
    워드 라인을 활성화하는 고전압을 입력받아 그 레벨을 감지하고, 레벨이 기준 전압 이하인 경우에는 발진기 구동 신호를 생성하여 출력하며, 상기 외부 전압 감지기로부터 저전압 신호를 입력받으면, 상기 기준 전압을 높여서 적용하는 레벨 감지기;
    상기 레벨 감지기로부터 발진기 구동 신호를 입력받고, 상기 외부 전압 감지기로부터 저전압 신호를 입력받으며, 상기 발진기 구동 신호 및 상기 저전압 신호의 제어에 따라 주기적인 신호를 생성하는 발진기; 및
    상기 발진기의 출력 신호를 입력받아 외부 전원 전압과의 다이오드 경로에 부트스트랩시킴으로써 고 전위 레벨을 갖는 전압을 생성하여 출력하는 펌프
    를 포함하는 것을 특징으로 하는 고전압 제어 장치.
  2. 제1항에 있어서, 상기 외부 전압 감지기는,
    제1 단자가 워드 라인 구동 전압에 연결되어 전류원을 제공하는 제1 저항;
    드레인 단자는 상기 제1 저항의 제2 단자에 연결되고, 게이트 단자는 드레인 단자에 묶인 제1 NMOS 트랜지스터;
    드레인 단자는 상기 제1 NMOS 트랜지스터의 소스 단자에 연결되고, 게이트 단자는 드레인 단자에 묶이며, 소스 단자는 접지된 제2 NMOS 트랜지스터;
    제1 입력 단자는 상기 제1 NMOS 트랜지스터의 드레인 단자에 연결되고, 제2 입력 단자로 외부 전원 전압을 인가받으며, 상기 제1 입력 단자의 전위와 상기 제2 입력 단자의 전위를 비교하여, 상기 제1 입력 단자의 전위가 높은 경우에는 제2 논리 단계의 신호를 출력하고, 상기 제2 입력 단자의 전위가 높은 경우에는 제1 논리 단계의 신호를 출력하는 차동 증폭기;
    상기 차동 증폭기의 출력 신호를 입력받아 반전하는 제1 인버터; 및
    상기 제1 인버터의 출력 신호를 입력받아 반전하여 상기 저전압 신호로서 상기 레벨 감지기 및 상기 발진기로 출력하는 제2 인버터
    를 포함하는 것을 특징으로 하는 고전압 제어 장치.
  3. 제1항에 있어서, 상기 레벨 감지기는,
    상기 외부 전압 감지기로부터 상기 저전압 신호를 입력받아 반전하는 제3 인버터;
    드레인 단자는 상기 워드 라인 구동 전압에 연결되고, 게이트 단자는 상기 제3 인버터의 출력 신호를 입력받는 제3 NMOS 트랜지스터;
    제1 단자가 상기 제3 NMOS 트랜지스터의 드레인 단자에 연결되고, 제2 단자가 상기 제3 NMOS 트랜지스터의 소스 단자에 연결된 제2 저항;
    제1 단자가 상기 제2 저항의 제2 단자에 연결된 제3 저항;
    제1 단자가 상기 제3 저항의 제2 단자에 연결되고, 제2 단자가 접지된 제4 저항;
    제1 입력 단자는 상기 제3 저항의 제2 단자에 연결되고, 제2 입력 단자로 코어 전원 전압을 인가받으며, 상기 제1 입력 단자의 전위와 상기 제2 입력 단자의 전위를 비교하여, 상기 제1 입력 단자의 전위가 높은 경우에는 제2 논리 단계의 신호를 출력하고, 상기 제2 입력 단자의 전위가 높은 경우에는 제1 논리 단계의 신호를 출력하는 차동 증폭기;
    상기 차동 증폭기의 출력 신호를 입력받아 반전하는 제4 인버터; 및
    상기 제4 인버터의 출력 신호를 입력받아 반전하여 상기 발진기 구동 신호로서 상기 발진기로 출력하는 제5 인버터
    를 포함하는 것을 특징으로 하는 고전압 제어 장치.
  4. 제1항에 있어서, 상기 발진기는,
    상기 저전압 신호가 활성화되지 않은 경우에, 제1 발진 신호를 생성하는 제1 발진부;
    상기 저전압 신호가 활성화된 경우에, 상기 제1 발진 신호 보다 주기가 긴 제2 발진 신호를 생성하는 제2 발진부;
    상기 제1 발진부 및 상기 제2 발진부의 출력 신호를 입력받아 NOR 연산을 수행하는 NOR 게이트; 및
    상기 NOR 게이트의 출력 신호를 입력받아 반전한 후, 그 결과값을 주기적인 신호로서 출력하는 제6 인버터
    를 포함하는 것을 특징으로 하는 고전압 제어 장치.
  5. 제4항에 있어서, 상기 제1 발진부는,
    상기 레벨 감지기로부터의 발진기 구동 신호, 상기 저전압 신호를 포함하는 복수개의 신호를 입력받아 NAND 연산을 수행하는 제1 NAND 게이트;
    상기 제1 NAND 게이트의 신호를 입력받아 반전하는 제7 인버터;
    상기 제7 인버터의 신호를 입력받아 반전하는 제8 인버터;
    상기 제8 인버터의 신호를 입력받아 반전하는 제9 인버터;
    상기 제9 인버터의 신호를 입력받아 반전하여 상기 제1 NAND 게이트로 출력하는 제10 인버터; 및
    상기 제10 인버터의 신호를 입력받아 반전하여 주기적인 신호로서 상기 NOR 게이트로 출력하는 제11 인버터
    를 포함하는 것을 특징으로 하는 고전압 제어 장치.
  6. 제4항에 있어서, 상기 제2 발진부는,
    상기 저전압 신호를 입력받아 반전하는 제12 인버터;
    상기 레벨 감지기로부터의 발진기 구동 신호, 상기 제12 인버터의 출력 신호를 포함하는 복수개의 신호를 입력받아 NAND 연산을 수행하는 제2 NAND 게이트;
    상기 제2 NAND 게이트의 신호를 입력받아 반전하는 제13 인버터;
    상기 제13 인버터의 신호를 입력받아 반전하는 제14 인버터;
    상기 제14 인버터의 신호를 입력받아 반전하는 제15 인버터;
    상기 제15 인버터의 신호를 입력받아 반전하는 제16 인버터;
    상기 제16 인버터의 신호를 입력받아 반전하여 주기적인 신호로서 상기 NOR 게이트로 출력하는 제17 인버터;
    상기 제16 인버터의 신호를 입력받아 반전하는 제18 인버터;
    상기 제18 인버터의 신호를 입력받아 반전하는 제19 인버터;
    상기 제19 인버터의 신호를 입력받아 반전하는 제20 인버터; 및
    상기 제20 인버터의 신호를 입력받아 반전하여 상기 제2 NAND 게이트로 출력하는 제21 인버터
    를 포함하는 것을 특징으로 하는 고전압 제어 장치.
KR10-2002-0054158A 2002-09-09 2002-09-09 고전압 제어 장치 KR100448246B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0054158A KR100448246B1 (ko) 2002-09-09 2002-09-09 고전압 제어 장치
US10/621,186 US6876246B2 (en) 2002-09-09 2003-07-15 High voltage controller for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0054158A KR100448246B1 (ko) 2002-09-09 2002-09-09 고전압 제어 장치

Publications (2)

Publication Number Publication Date
KR20040022557A KR20040022557A (ko) 2004-03-16
KR100448246B1 true KR100448246B1 (ko) 2004-09-13

Family

ID=31987330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0054158A KR100448246B1 (ko) 2002-09-09 2002-09-09 고전압 제어 장치

Country Status (2)

Country Link
US (1) US6876246B2 (ko)
KR (1) KR100448246B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20031924A1 (it) * 2003-10-07 2005-04-08 Atmel Corp Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato.
US7385424B2 (en) * 2005-06-30 2008-06-10 International Business Machines Corporation High-speed differential receiver
US20070070725A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Internal voltage supplying device
US7710193B2 (en) * 2005-09-29 2010-05-04 Hynix Semiconductor, Inc. High voltage generator and word line driving high voltage generator of memory device
KR100776762B1 (ko) * 2006-08-11 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치
KR100858875B1 (ko) * 2007-04-18 2008-09-17 주식회사 하이닉스반도체 내부전원 생성장치
KR100915825B1 (ko) * 2008-02-13 2009-09-07 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 감지 회로
US8107280B2 (en) * 2008-11-05 2012-01-31 Qualcomm Incorporated Word line voltage control in STT-MRAM
JP2011193579A (ja) * 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置
US9384107B2 (en) * 2010-11-08 2016-07-05 Mentor Graphics Corporation Improper voltage level detection in emulation systems
KR20120068228A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
KR101950322B1 (ko) * 2012-12-11 2019-02-20 에스케이하이닉스 주식회사 전압 생성회로
US8917136B1 (en) * 2014-01-10 2014-12-23 Freescale Semiconductor, Inc. Charge pump system and method of operation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1186544A (ja) * 1997-09-04 1999-03-30 Mitsubishi Electric Corp 半導体集積回路装置
KR19990061021A (ko) * 1997-12-31 1999-07-26 김영환 고전압 발생장치
KR20010087541A (ko) * 2000-03-07 2001-09-21 윤종용 반도체 메모리 장치의 고전압 발생회로
KR100352834B1 (en) * 2000-12-19 2002-09-16 Hynix Semiconductor Inc Apparatus for generating high voltage in semiconductor memory device
KR20030093035A (ko) * 2002-06-01 2003-12-06 삼성전자주식회사 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002056678A (ja) * 2000-08-14 2002-02-22 Mitsubishi Electric Corp 基板バイアス電圧発生回路
US6522193B2 (en) * 2000-12-19 2003-02-18 Hynix Semiconductor Inc. Internal voltage generator for semiconductor memory device
KR100390154B1 (ko) * 2000-12-30 2003-07-04 주식회사 하이닉스반도체 반도체 메모리장치의 차지 펌프회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1186544A (ja) * 1997-09-04 1999-03-30 Mitsubishi Electric Corp 半導体集積回路装置
KR19990061021A (ko) * 1997-12-31 1999-07-26 김영환 고전압 발생장치
KR20010087541A (ko) * 2000-03-07 2001-09-21 윤종용 반도체 메모리 장치의 고전압 발생회로
KR100352834B1 (en) * 2000-12-19 2002-09-16 Hynix Semiconductor Inc Apparatus for generating high voltage in semiconductor memory device
KR20030093035A (ko) * 2002-06-01 2003-12-06 삼성전자주식회사 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치

Also Published As

Publication number Publication date
US6876246B2 (en) 2005-04-05
KR20040022557A (ko) 2004-03-16
US20040046604A1 (en) 2004-03-11

Similar Documents

Publication Publication Date Title
US5825705A (en) Semiconductor memory device having self-refreshing function
US6320797B1 (en) Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
KR100648537B1 (ko) 반도체 집적 회로 및 반도체 집적 회로의 내부 전원 전압발생 방법
US11250919B2 (en) Voltage generation circuit which is capable of executing high-speed boost operation
KR100448246B1 (ko) 고전압 제어 장치
JPH05101658A (ja) ダイナミツク型ランダムアクセスメモリ装置
US6690148B2 (en) Method and circuit for limiting a pumped voltage
US10516384B2 (en) Circuit for generating voltage
US6230280B1 (en) Synchronous semiconductor memory device capable of generating stable internal voltage
US7605639B2 (en) Internal voltage generator of semiconductor memory device
US6320457B1 (en) High level voltage generator
JPH1166855A (ja) 電位検出回路、半導体装置、及び半導体記憶装置
US7768843B2 (en) Semiconductor memory device for generating back-BIAS voltage with variable driving force
JP2005304297A (ja) チャージポンピング効率を維持する高電圧発生回路
US7733709B2 (en) Semiconductor memory device with internal voltage generating circuit and method for operating the same
KR100429888B1 (ko) 반도체 메모리 장치의 초기화 신호의 발생 방법
JP4188722B2 (ja) 半導体装置及びその制御方法
KR100224666B1 (ko) 반도체장치의 전원제어회로
KR100585144B1 (ko) 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로
KR100670655B1 (ko) 파워-업 신호 발생 회로
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100451991B1 (ko) 내부 전원전압 발생 회로
JPH06309867A (ja) 半導体集積回路のワード線駆動回路とその電源供給方法
KR100390993B1 (ko) 파워 업 발생장치
KR100265755B1 (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee