JPH1166855A - 電位検出回路、半導体装置、及び半導体記憶装置 - Google Patents
電位検出回路、半導体装置、及び半導体記憶装置Info
- Publication number
- JPH1166855A JPH1166855A JP10001582A JP158298A JPH1166855A JP H1166855 A JPH1166855 A JP H1166855A JP 10001582 A JP10001582 A JP 10001582A JP 158298 A JP158298 A JP 158298A JP H1166855 A JPH1166855 A JP H1166855A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- potential
- potential detection
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】本発明は、半導体装置に於て電位検出回路での
電力消費を低減することを目的とする。 【解決手段】第１の電圧を消費する半導体装置は、第１
の電圧の電位を検出する電位検出回路と、消費が開始さ
れるタイミングに応じて電位検出回路を所定期間動作さ
せる制御回路を含むことを特徴とする。
電力消費を低減することを目的とする。 【解決手段】第１の電圧を消費する半導体装置は、第１
の電圧の電位を検出する電位検出回路と、消費が開始さ
れるタイミングに応じて電位検出回路を所定期間動作さ
せる制御回路を含むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に半導体装置
に関し、詳しくは内部電圧の電位を検出する電位検出回
路を備えた半導体装置に関する。
に関し、詳しくは内部電圧の電位を検出する電位検出回
路を備えた半導体装置に関する。
【０００２】
【従来の技術】半導体装置に於ては一般に、装置内部で
用いられる電圧の電位を検出することが行われる。例え
ば、外部から供給する電源電圧ＶＤＤ及びグランド電圧
ＶＳＳとは異なった電圧を半導体装置内部で発生して使
用する場合、この内部発生された電圧が所定の電位に保
たれているか否かを検出し、検出結果に基づいて電圧制
御することが必要である。
用いられる電圧の電位を検出することが行われる。例え
ば、外部から供給する電源電圧ＶＤＤ及びグランド電圧
ＶＳＳとは異なった電圧を半導体装置内部で発生して使
用する場合、この内部発生された電圧が所定の電位に保
たれているか否かを検出し、検出結果に基づいて電圧制
御することが必要である。
【０００３】例えばＤＲＡＭ等の半導体記憶装置に於て
は、メモリセルを構成する容量に電位ＶＤＤを記憶させ
る場合、メモリセルに接続されるセルトランジスタを導
通させ、このセルトランジスタを介してビット線からメ
モリセルに電荷を供給する。この際セルトランジスタの
ゲートには、充電目標電圧である電圧ＶＤＤよりもトラ
ンジスタのしきい値電圧分だけ高い電圧を印加する必要
があり、また高速にメモリセルを充電するためには、更
に高速充電のためのオーバードライブ分だけ高い電圧を
印加する必要がある。このように外部供給される電源電
圧より高い電圧が必要な場合には昇圧回路が設けられる
が、生成された昇圧電圧に対して装置内部での電流消費
が大きい場合には、昇圧電圧が下降して正常な動作が行
えなくなくなる。これを避けるためには、生成された昇
圧電位を検出して、検出結果に基づいた電位制御を行う
ことが必要になる。
は、メモリセルを構成する容量に電位ＶＤＤを記憶させ
る場合、メモリセルに接続されるセルトランジスタを導
通させ、このセルトランジスタを介してビット線からメ
モリセルに電荷を供給する。この際セルトランジスタの
ゲートには、充電目標電圧である電圧ＶＤＤよりもトラ
ンジスタのしきい値電圧分だけ高い電圧を印加する必要
があり、また高速にメモリセルを充電するためには、更
に高速充電のためのオーバードライブ分だけ高い電圧を
印加する必要がある。このように外部供給される電源電
圧より高い電圧が必要な場合には昇圧回路が設けられる
が、生成された昇圧電圧に対して装置内部での電流消費
が大きい場合には、昇圧電圧が下降して正常な動作が行
えなくなくなる。これを避けるためには、生成された昇
圧電位を検出して、検出結果に基づいた電位制御を行う
ことが必要になる。
【０００４】同様の電位検出・電位制御は、半導体装置
に於てグランド電圧より低い電位に設定されるべき基板
電圧に関しても行われる必要がある。
に於てグランド電圧より低い電位に設定されるべき基板
電圧に関しても行われる必要がある。
【０００５】
【発明が解決しようとする課題】こうした電位検出のた
めの電位検出回路は、検出対象の電位を抵抗分圧して、
分圧電位を基準電位と比較することで電位の検出を行
う。この電位検出回路は常時動作するため、抵抗分圧す
る部分で電力を常時消費することになる。この消費電力
量は僅かなものであるが、近年半導体装置の低消費電力
化が進められた結果、この僅かな消費分も無視できない
状況となっている。
めの電位検出回路は、検出対象の電位を抵抗分圧して、
分圧電位を基準電位と比較することで電位の検出を行
う。この電位検出回路は常時動作するため、抵抗分圧す
る部分で電力を常時消費することになる。この消費電力
量は僅かなものであるが、近年半導体装置の低消費電力
化が進められた結果、この僅かな消費分も無視できない
状況となっている。
【０００６】従って本発明は、半導体装置に於て電位検
出回路での電力消費を低減することを目的とする。
出回路での電力消費を低減することを目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明に於て
は、第１の電圧を消費する半導体装置は、該第１の電圧
の電位を検出する電位検出回路と、該消費が開始される
タイミングに応じて該電位検出回路を所定期間動作させ
る制御回路を含むことを特徴とする。上記発明に於て
は、消費が開始されるタイミングに応じて電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
は、第１の電圧を消費する半導体装置は、該第１の電圧
の電位を検出する電位検出回路と、該消費が開始される
タイミングに応じて該電位検出回路を所定期間動作させ
る制御回路を含むことを特徴とする。上記発明に於て
は、消費が開始されるタイミングに応じて電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
【０００８】請求項２の発明に於ては、請求項１記載の
半導体装置に於て、前記制御回路は、該消費が開始され
るタイミングを示す検査開始信号を受け取ると、該電位
検出回路を所定期間動作させることを特徴とする。上記
発明に於ては、消費が開始されるタイミングから電位検
出回路を所定期間だけ動作させるので、消費が開始され
る前或いは電位検出が終了した後に無駄な電位検出動作
を行うことがなく、電位検出回路に於ける電力消費量を
低減することが出来る。
半導体装置に於て、前記制御回路は、該消費が開始され
るタイミングを示す検査開始信号を受け取ると、該電位
検出回路を所定期間動作させることを特徴とする。上記
発明に於ては、消費が開始されるタイミングから電位検
出回路を所定期間だけ動作させるので、消費が開始され
る前或いは電位検出が終了した後に無駄な電位検出動作
を行うことがなく、電位検出回路に於ける電力消費量を
低減することが出来る。
【０００９】請求項３の発明に於ては、請求項１記載の
半導体装置に於て、前記第１の電圧を消費して動作する
負荷回路と、該負荷回路の動作開始を指示すると共に検
出開始信号を前記制御回路に供給するトリガー回路を更
に含み、前記制御回路は、該検出開始信号を受け取ると
該電位検出回路を所定期間動作させることを特徴とす
る。
半導体装置に於て、前記第１の電圧を消費して動作する
負荷回路と、該負荷回路の動作開始を指示すると共に検
出開始信号を前記制御回路に供給するトリガー回路を更
に含み、前記制御回路は、該検出開始信号を受け取ると
該電位検出回路を所定期間動作させることを特徴とす
る。
【００１０】上記発明に於ては、消費が開始されるタイ
ミングを指示する信号を負荷回路の動作開始を指示する
トリガー回路から受け取ることによって、制御回路に於
て消費が開始されるタイミングを知ることが出来る。請
求項４の発明に於ては、請求項３記載の半導体装置に於
て、前記第１の電圧を生成すると共に、該第１の電圧が
所望の電位と異なることを前記電位検出回路が検出する
場合には、該第１の電圧を該所望の電位に調整する内部
電圧生成回路を更に含むことを特徴とする。
ミングを指示する信号を負荷回路の動作開始を指示する
トリガー回路から受け取ることによって、制御回路に於
て消費が開始されるタイミングを知ることが出来る。請
求項４の発明に於ては、請求項３記載の半導体装置に於
て、前記第１の電圧を生成すると共に、該第１の電圧が
所望の電位と異なることを前記電位検出回路が検出する
場合には、該第１の電圧を該所望の電位に調整する内部
電圧生成回路を更に含むことを特徴とする。
【００１１】上記発明に於ては、電位検出回路の検出結
果に応じて電圧調整することで、消費によって所望の電
位とは異なってしまった電圧を、所望の電圧に戻すこと
が出来る。請求項５の発明に於ては、請求項１記載の半
導体装置に於て、前記電位検出回路は、該第１の電圧を
分圧して第２の電圧を生成する分圧回路と、該第２の電
圧と参照電圧とを比較する比較回路を含むことを特徴と
する。
果に応じて電圧調整することで、消費によって所望の電
位とは異なってしまった電圧を、所望の電圧に戻すこと
が出来る。請求項５の発明に於ては、請求項１記載の半
導体装置に於て、前記電位検出回路は、該第１の電圧を
分圧して第２の電圧を生成する分圧回路と、該第２の電
圧と参照電圧とを比較する比較回路を含むことを特徴と
する。
【００１２】上記発明に於ては、分圧回路と比較回路と
を用いて、電位検出を行うことが出来る。請求項６の発
明に於ては、請求項１記載の半導体装置に於て、前記制
御回路は、前記第１の電圧が所望の電位と異なることを
前記電位検出回路が検出すると、該電位検出回路の動作
を停止させることを特徴とする。
を用いて、電位検出を行うことが出来る。請求項６の発
明に於ては、請求項１記載の半導体装置に於て、前記制
御回路は、前記第１の電圧が所望の電位と異なることを
前記電位検出回路が検出すると、該電位検出回路の動作
を停止させることを特徴とする。
【００１３】上記発明に於ては、電位検出回路に於て検
出した電位が所望の電位と異なることが判明したときに
は、電位検出回路の役割は終了したものとして、電位検
出回路の動作を停止する。従って、検出された電位が所
望の電位と異なることが検出された後で無駄な電位検出
動作を行うことがないので、電位検出回路に於ける電力
消費量を低減することが出来る。
出した電位が所望の電位と異なることが判明したときに
は、電位検出回路の役割は終了したものとして、電位検
出回路の動作を停止する。従って、検出された電位が所
望の電位と異なることが検出された後で無駄な電位検出
動作を行うことがないので、電位検出回路に於ける電力
消費量を低減することが出来る。
【００１４】請求項７の発明に於ては、請求項２記載の
半導体装置に於て、前記制御回路は、前記検査開始信号
を受け取ってから所定時間の後に前記電位検出回路の動
作を開始させ、前記所定期間動作させることを特徴とす
る。上記発明に於ては、検査開始信号のタイミングより
実際の電力消費のタイミングが遅れる場合に、実際の電
力消費のタイミングより前に無駄な電位検出動作を行う
ことがないので、電位検出回路に於ける電力消費量を低
減することが出来る。
半導体装置に於て、前記制御回路は、前記検査開始信号
を受け取ってから所定時間の後に前記電位検出回路の動
作を開始させ、前記所定期間動作させることを特徴とす
る。上記発明に於ては、検査開始信号のタイミングより
実際の電力消費のタイミングが遅れる場合に、実際の電
力消費のタイミングより前に無駄な電位検出動作を行う
ことがないので、電位検出回路に於ける電力消費量を低
減することが出来る。
【００１５】請求項８の発明に於ては、半導体装置は、
所定の電圧で動作する内部回路と、該内部回路の動作開
始タイミングに応じて所定の期間だけ動作して該所定の
電圧の電位を検出する電位検出回路を含むことを特徴と
する。上記発明に於ては、所定の電圧を消費する内部回
路の動作が開始されるタイミングに応じて電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
所定の電圧で動作する内部回路と、該内部回路の動作開
始タイミングに応じて所定の期間だけ動作して該所定の
電圧の電位を検出する電位検出回路を含むことを特徴と
する。上記発明に於ては、所定の電圧を消費する内部回
路の動作が開始されるタイミングに応じて電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
【００１６】請求項９の発明に於ては、請求項８記載の
半導体装置に於て、前記電位検出回路は、前記動作開始
タイミングを起点として前記所定の期間だけ動作して前
記所定の電圧の電位を検出することを特徴とする。上記
発明に於ては、所定の電圧を消費する内部回路の動作が
開始されるタイミングを起点として電位検出回路を所定
期間だけ動作させるので、消費が開始される前或いは電
位検出が終了した後に無駄な電位検出動作を行うことが
なく、電位検出回路に於ける電力消費量を低減すること
が出来る。
半導体装置に於て、前記電位検出回路は、前記動作開始
タイミングを起点として前記所定の期間だけ動作して前
記所定の電圧の電位を検出することを特徴とする。上記
発明に於ては、所定の電圧を消費する内部回路の動作が
開始されるタイミングを起点として電位検出回路を所定
期間だけ動作させるので、消費が開始される前或いは電
位検出が終了した後に無駄な電位検出動作を行うことが
なく、電位検出回路に於ける電力消費量を低減すること
が出来る。
【００１７】請求項１０の発明に於ては、請求項８記載
の半導体装置に於て、前記電位検出回路は、前記所定の
電圧の電位が所望の電位と異なることを検出すると、動
作を停止することを特徴とする。上記発明に於ては、電
位検出回路に於て検出した電位が所望の電位と異なるこ
とが判明したときには、電位検出回路の役割は終了した
ものとして、電位検出回路の動作を停止する。従って、
検出された電位が所望の電位と異なることが検出された
後で無駄な電位検出動作を行うことがないので、電位検
出回路に於ける電力消費量を低減することが出来る。
の半導体装置に於て、前記電位検出回路は、前記所定の
電圧の電位が所望の電位と異なることを検出すると、動
作を停止することを特徴とする。上記発明に於ては、電
位検出回路に於て検出した電位が所望の電位と異なるこ
とが判明したときには、電位検出回路の役割は終了した
ものとして、電位検出回路の動作を停止する。従って、
検出された電位が所望の電位と異なることが検出された
後で無駄な電位検出動作を行うことがないので、電位検
出回路に於ける電力消費量を低減することが出来る。
【００１８】請求項１１の発明に於ては、電位検出回路
は、所定の電圧を供給する電源線と、該所定の電圧の消
費が開始されるタイミングに応じて所定の期間だけ動作
して該所定の電圧の電位を検出する回路を含むことを特
徴とする。上記発明に於ては、所定の電圧の消費が開始
されるタイミングに応じて電位検出回路を所定期間だけ
動作させるので、消費が開始される前或いは電位検出が
終了した後に無駄な電位検出動作を行うことがなく、電
位検出回路に於ける電力消費量を低減することが出来
る。
は、所定の電圧を供給する電源線と、該所定の電圧の消
費が開始されるタイミングに応じて所定の期間だけ動作
して該所定の電圧の電位を検出する回路を含むことを特
徴とする。上記発明に於ては、所定の電圧の消費が開始
されるタイミングに応じて電位検出回路を所定期間だけ
動作させるので、消費が開始される前或いは電位検出が
終了した後に無駄な電位検出動作を行うことがなく、電
位検出回路に於ける電力消費量を低減することが出来
る。
【００１９】請求項１２の発明に於ては、請求項１１記
載の電位検出回路に於て、前記消費が開始されるタイミ
ングを起点として前記所定の期間だけ動作して前記所定
の電圧の電位を検出することを特徴とする。上記発明に
於ては、所定の電圧の消費が開始されるタイミングを起
点として電位検出回路を所定期間だけ動作させるので、
消費が開始される前或いは電位検出が終了した後に無駄
な電位検出動作を行うことがなく、電位検出回路に於け
る電力消費量を低減することが出来る。
載の電位検出回路に於て、前記消費が開始されるタイミ
ングを起点として前記所定の期間だけ動作して前記所定
の電圧の電位を検出することを特徴とする。上記発明に
於ては、所定の電圧の消費が開始されるタイミングを起
点として電位検出回路を所定期間だけ動作させるので、
消費が開始される前或いは電位検出が終了した後に無駄
な電位検出動作を行うことがなく、電位検出回路に於け
る電力消費量を低減することが出来る。
【００２０】請求項１３の発明に於ては、請求項１１記
載の電位検出回路に於て、前記所定の電圧の電位が所望
の電位と異なることを検出すると、動作を停止すること
を特徴とする。上記発明に於ては、所定の電圧の消費が
開始されるタイミングに応じて電位検出回路を所定期間
だけ動作させるので、消費が開始される前或いは電位検
出が終了した後に無駄な電位検出動作を行うことがな
く、電位検出回路に於ける電力消費量を低減することが
出来る。
載の電位検出回路に於て、前記所定の電圧の電位が所望
の電位と異なることを検出すると、動作を停止すること
を特徴とする。上記発明に於ては、所定の電圧の消費が
開始されるタイミングに応じて電位検出回路を所定期間
だけ動作させるので、消費が開始される前或いは電位検
出が終了した後に無駄な電位検出動作を行うことがな
く、電位検出回路に於ける電力消費量を低減することが
出来る。
【００２１】請求項１４の発明に於いては、ローアクセ
ス動作及びプリチャージ動作を行う際に昇圧電圧を消費
する半導体記憶装置は、該昇圧電圧の電位を検出する電
位検出回路と、該ローアクセス動作及び該プリチャージ
動作が開始されるタイミングに応じて該電位検出回路を
所定期間動作させる制御回路を含むことを特徴とする。
ス動作及びプリチャージ動作を行う際に昇圧電圧を消費
する半導体記憶装置は、該昇圧電圧の電位を検出する電
位検出回路と、該ローアクセス動作及び該プリチャージ
動作が開始されるタイミングに応じて該電位検出回路を
所定期間動作させる制御回路を含むことを特徴とする。
【００２２】上記発明に於ては、ローアクセス動作及び
プリチャージ動作が開始されるタイミングに応じて電位
検出回路を所定期間だけ動作させるので、昇圧電圧の消
費が開始される前或いは電位検出が終了した後に無駄な
電位検出動作を行うことがなく、電位検出回路に於ける
電力消費量を低減することが出来る。
プリチャージ動作が開始されるタイミングに応じて電位
検出回路を所定期間だけ動作させるので、昇圧電圧の消
費が開始される前或いは電位検出が終了した後に無駄な
電位検出動作を行うことがなく、電位検出回路に於ける
電力消費量を低減することが出来る。
【００２３】
【発明の実施の形態】以下に、本発明の実施例を添付の
図面を用いて説明する。図１は、本発明の第１の実施例
による電位検出回路を半導体装置に適用した構成を示す
図である。図１の半導体装置１０は、電位検出回路１
１、トリガー回路１２、負荷回路１３、内部電圧発生回
路１４を含む。ここで電位検出回路１１が本発明による
構成要素であり、トリガー回路１２、負荷回路１３、及
び内部電圧発生回路１４は一般に半導体装置で用いられ
る構成要素である。
図面を用いて説明する。図１は、本発明の第１の実施例
による電位検出回路を半導体装置に適用した構成を示す
図である。図１の半導体装置１０は、電位検出回路１
１、トリガー回路１２、負荷回路１３、内部電圧発生回
路１４を含む。ここで電位検出回路１１が本発明による
構成要素であり、トリガー回路１２、負荷回路１３、及
び内部電圧発生回路１４は一般に半導体装置で用いられ
る構成要素である。
【００２４】内部電圧発生回路１４は、半導体装置１０
内部で使用される内部電圧を生成する。例えばＤＲＡＭ
等の半導体記憶装置の場合、内部電圧発生回路１４は、
昇圧電圧を生成する昇圧回路、基板電圧を生成する基板
電圧生成回路等である。内部電圧発生回路１４で生成さ
れた電圧Ｖは、負荷回路１３に供給され消費される。負
荷回路１３は、半導体装置１０内でデータの処理、デー
タの記憶、及び／或いは動作の制御等を行う回路であ
り、例えばＤＲＡＭ等の半導体記憶装置の場合、メモリ
コア回路、デコーダ回路、及び／或いは制御回路等に相
当する。
内部で使用される内部電圧を生成する。例えばＤＲＡＭ
等の半導体記憶装置の場合、内部電圧発生回路１４は、
昇圧電圧を生成する昇圧回路、基板電圧を生成する基板
電圧生成回路等である。内部電圧発生回路１４で生成さ
れた電圧Ｖは、負荷回路１３に供給され消費される。負
荷回路１３は、半導体装置１０内でデータの処理、デー
タの記憶、及び／或いは動作の制御等を行う回路であ
り、例えばＤＲＡＭ等の半導体記憶装置の場合、メモリ
コア回路、デコーダ回路、及び／或いは制御回路等に相
当する。
【００２５】トリガー回路１２は、外部からの信号入力
に応じて、負荷回路１３に動作開始を指示する回路であ
る。例えば図１の半導体装置１０がＤＲＡＭ等の半導体
記憶装置であり、負荷回路１３がメモリコア回路及びロ
ーデコーダ等のローアクセス用の制御回路を含むとす
る。この場合、トリガー回路１２は、ＲＡＳコマンドを
受けてＲＡＳ信号を生成するコマンドデコーダ及びＲＡ
Ｓ信号生成回路に相当し、このＲＡＳ信号が負荷回路１
３に供給されることで、負荷回路１３に於てローアドレ
スアクセス動作が行われる。
に応じて、負荷回路１３に動作開始を指示する回路であ
る。例えば図１の半導体装置１０がＤＲＡＭ等の半導体
記憶装置であり、負荷回路１３がメモリコア回路及びロ
ーデコーダ等のローアクセス用の制御回路を含むとす
る。この場合、トリガー回路１２は、ＲＡＳコマンドを
受けてＲＡＳ信号を生成するコマンドデコーダ及びＲＡ
Ｓ信号生成回路に相当し、このＲＡＳ信号が負荷回路１
３に供給されることで、負荷回路１３に於てローアドレ
スアクセス動作が行われる。
【００２６】電位検出回路１１は、負荷回路１３で消費
される電圧Ｖを受け取り、電圧Ｖを分圧した電圧を基準
電圧ＶＲＥＦと比較することで、電圧Ｖの電位を検出す
る。従来の電位検出回路はこの電位検出動作を常時行っ
ていたが、本発明の電位検出回路１１は、トリガー回路
１２が負荷回路１３をトリガーする信号を受け取り、こ
の信号により電位検出動作を開始する。電位検出回路１
１は、電位検出動作を開始してから所定の時間が経過す
ると電位検出動作を終了する。
される電圧Ｖを受け取り、電圧Ｖを分圧した電圧を基準
電圧ＶＲＥＦと比較することで、電圧Ｖの電位を検出す
る。従来の電位検出回路はこの電位検出動作を常時行っ
ていたが、本発明の電位検出回路１１は、トリガー回路
１２が負荷回路１３をトリガーする信号を受け取り、こ
の信号により電位検出動作を開始する。電位検出回路１
１は、電位検出動作を開始してから所定の時間が経過す
ると電位検出動作を終了する。
【００２７】このように負荷回路１３が動作を開始する
のにタイミングを合わせて電位検出回路１１が電位検出
動作を開始するので、負荷回路１３での電力消費による
電圧Ｖの電位降下を確実に検出することが出来る。また
上述のように、電位検出回路１１による電位検出動作
は、予め決められた一定の期間だけ行われる。この期間
の長さは、例えば、負荷回路１３の動作期間が略一定で
あり予め分かっているような場合には、負荷回路１３の
動作期間と同等の長さとすればよい。また負荷回路１３
の動作期間が未知であっても消費電力量に大きな変動が
なければ、適当な所定期間内に電圧Ｖの低下が検出され
なければ以降も電位降下が起こる可能性は少ないので、
電位検出動作をこの所定期間後に停止しても問題はな
い。
のにタイミングを合わせて電位検出回路１１が電位検出
動作を開始するので、負荷回路１３での電力消費による
電圧Ｖの電位降下を確実に検出することが出来る。また
上述のように、電位検出回路１１による電位検出動作
は、予め決められた一定の期間だけ行われる。この期間
の長さは、例えば、負荷回路１３の動作期間が略一定で
あり予め分かっているような場合には、負荷回路１３の
動作期間と同等の長さとすればよい。また負荷回路１３
の動作期間が未知であっても消費電力量に大きな変動が
なければ、適当な所定期間内に電圧Ｖの低下が検出され
なければ以降も電位降下が起こる可能性は少ないので、
電位検出動作をこの所定期間後に停止しても問題はな
い。
【００２８】本発明の電位検出回路１１は、このように
負荷回路１３による電位低下を確実に検出することが出
来ると共に、電位降下が起こりえない負荷回路１３の動
作開始前には電位検出動作を行わず、また電位検出動作
開始から所定時間経過後には動作を停止するので、電位
検出回路１１内部における電力消費を必要最小限に抑さ
えることが出来る。
負荷回路１３による電位低下を確実に検出することが出
来ると共に、電位降下が起こりえない負荷回路１３の動
作開始前には電位検出動作を行わず、また電位検出動作
開始から所定時間経過後には動作を停止するので、電位
検出回路１１内部における電力消費を必要最小限に抑さ
えることが出来る。
【００２９】図１に於て、電位検出回路１１は、パルス
発生回路２０と、負荷２１及び２２、ＮＭＯＳトランジ
スタ２３乃至２６、インバータ２７、及び抵抗Ｒ１及び
Ｒ２を含む。負荷２１及び２２とＮＭＯＳトランジスタ
２３乃至２６は、差動増幅器を構成する。また抵抗Ｒ１
及びＲ２は電圧Ｖを分圧する分圧回路を構成する。差動
増幅器及び分圧回路が、電圧Ｖの電位を実際に検出する
電位検出回路を構成する。ＮＭＯＳトランジスタ２５及
び２６は、分圧回路及び差動増幅器の動作／非動作を制
御するスイッチの役割を果たす。このＮＭＯＳトランジ
スタ２５及び２６のゲートには、パルス発生回路２０の
出力が供給される。
発生回路２０と、負荷２１及び２２、ＮＭＯＳトランジ
スタ２３乃至２６、インバータ２７、及び抵抗Ｒ１及び
Ｒ２を含む。負荷２１及び２２とＮＭＯＳトランジスタ
２３乃至２６は、差動増幅器を構成する。また抵抗Ｒ１
及びＲ２は電圧Ｖを分圧する分圧回路を構成する。差動
増幅器及び分圧回路が、電圧Ｖの電位を実際に検出する
電位検出回路を構成する。ＮＭＯＳトランジスタ２５及
び２６は、分圧回路及び差動増幅器の動作／非動作を制
御するスイッチの役割を果たす。このＮＭＯＳトランジ
スタ２５及び２６のゲートには、パルス発生回路２０の
出力が供給される。
【００３０】パルス発生回路２０は、トリガー回路１２
からの信号を入力として、信号入力があると所定期間Ｈ
ＩＧＨを保つパルス信号Ｐを生成する。このパルス信号
ＰによってＮＭＯＳトランジスタ２５及び２６が導通さ
れ、上記所定期間の間だけ分圧回路及び差動増幅器が動
作する。差動増幅器は分圧回路で分圧された分圧電圧Ｖ
ＤＩＶと参照電圧ＶＲＥＦとを比較して、分圧電圧ＶＤ
ＩＶの方が低い場合には、インバータ２７の入力にＬＯ
Ｗを供給する。従ってこの場合、電位検出回路１１は、
ＨＩＧＨレベルである信号ＯＵＴを出力する。
からの信号を入力として、信号入力があると所定期間Ｈ
ＩＧＨを保つパルス信号Ｐを生成する。このパルス信号
ＰによってＮＭＯＳトランジスタ２５及び２６が導通さ
れ、上記所定期間の間だけ分圧回路及び差動増幅器が動
作する。差動増幅器は分圧回路で分圧された分圧電圧Ｖ
ＤＩＶと参照電圧ＶＲＥＦとを比較して、分圧電圧ＶＤ
ＩＶの方が低い場合には、インバータ２７の入力にＬＯ
Ｗを供給する。従ってこの場合、電位検出回路１１は、
ＨＩＧＨレベルである信号ＯＵＴを出力する。
【００３１】電位検出回路１１は、ＨＩＧＨレベルであ
る信号ＯＵＴを出力することによって、内部電圧発生回
路１４に出力電圧Ｖの調整を行わせる。なお昇圧回路或
いは基板電圧発生回路等である内部電圧発生回路１４の
動作は従来技術の範囲内であるので説明を省略する。図
２は、図１の半導体装置１０の電位検出に関する動作を
説明するタイミングチャートである。
る信号ＯＵＴを出力することによって、内部電圧発生回
路１４に出力電圧Ｖの調整を行わせる。なお昇圧回路或
いは基板電圧発生回路等である内部電圧発生回路１４の
動作は従来技術の範囲内であるので説明を省略する。図
２は、図１の半導体装置１０の電位検出に関する動作を
説明するタイミングチャートである。
【００３２】図２に示されるように、パルス発生回路２
０への入力である検出開始信号がＨＩＧＨになると、パ
ルス発生回路２０の出力であるパルス信号Ｐが所定の期
間だけＨＩＧＨになる。検出開始信号は、トリガー回路
１２から負荷回路１３に供給されるトリガー信号でもあ
るので、検出開始信号がＨＩＧＨになると負荷回路１３
が動作を開始して電圧Ｖが降下する。電圧Ｖと同様に、
電圧Ｖを分圧した分圧電圧ＶＤＩＶも降下する。図２に
於て、分圧電圧ＶＤＩＶと重ねて示されるのは参照電圧
ＶＲＥＦである。パルス信号ＰがＨＩＧＨである間に分
圧電圧ＶＤＩＶが参照電圧ＶＲＥＦを下回ると、電位検
出回路１１の出力である信号ＯＵＴがＨＩＧＨになる。
信号ＯＵＴがＨＩＧＨになると内部電圧発生回路１４が
出力電圧Ｖを調整するので、図２に示されるように、電
圧Ｖ及び分圧電圧ＶＤＩＶは当初のレベルにまで戻され
る。
０への入力である検出開始信号がＨＩＧＨになると、パ
ルス発生回路２０の出力であるパルス信号Ｐが所定の期
間だけＨＩＧＨになる。検出開始信号は、トリガー回路
１２から負荷回路１３に供給されるトリガー信号でもあ
るので、検出開始信号がＨＩＧＨになると負荷回路１３
が動作を開始して電圧Ｖが降下する。電圧Ｖと同様に、
電圧Ｖを分圧した分圧電圧ＶＤＩＶも降下する。図２に
於て、分圧電圧ＶＤＩＶと重ねて示されるのは参照電圧
ＶＲＥＦである。パルス信号ＰがＨＩＧＨである間に分
圧電圧ＶＤＩＶが参照電圧ＶＲＥＦを下回ると、電位検
出回路１１の出力である信号ＯＵＴがＨＩＧＨになる。
信号ＯＵＴがＨＩＧＨになると内部電圧発生回路１４が
出力電圧Ｖを調整するので、図２に示されるように、電
圧Ｖ及び分圧電圧ＶＤＩＶは当初のレベルにまで戻され
る。
【００３３】図３は、パルス発生回路２０の回路構成を
示す回路図である。図３のパルス発生回路２０は、ＮＡ
ＮＤ回路３１及び３２、インバータ３３、逆相遅延回路
３４を含む。逆相遅延回路３４は、複数のインバータ３
５−１乃至３５−ｎ（ｎ：奇数）を含む。ＮＡＮＤ回路
３１及び３２はラッチを構成し、初期状態に於て、図３
に示すようにラッチの２つの入力は共にＨＩＧＨであ
る。この初期状態で、ラッチは、ＮＡＮＤ回路３１の出
力がＬＯＷである状態を保持している。従ってパルス発
生回路２０の出力パルス信号Ｐは、初期状態に於てＬＯ
Ｗである。
示す回路図である。図３のパルス発生回路２０は、ＮＡ
ＮＤ回路３１及び３２、インバータ３３、逆相遅延回路
３４を含む。逆相遅延回路３４は、複数のインバータ３
５−１乃至３５−ｎ（ｎ：奇数）を含む。ＮＡＮＤ回路
３１及び３２はラッチを構成し、初期状態に於て、図３
に示すようにラッチの２つの入力は共にＨＩＧＨであ
る。この初期状態で、ラッチは、ＮＡＮＤ回路３１の出
力がＬＯＷである状態を保持している。従ってパルス発
生回路２０の出力パルス信号Ｐは、初期状態に於てＬＯ
Ｗである。
【００３４】検出開始信号がＨＩＧＨになると、インバ
ータ３３からの出力がＬＯＷになり、ラッチの状態が反
転してＮＡＮＤ回路３１の出力がＨＩＧＨになる。これ
によりパルス発生回路２０の出力信号ＰはＨＩＧＨに転
じる。ＮＡＮＤ回路３１の出力のＨＩＧＨへの変化は、
逆相遅延回路３４内を遅延されながら伝播し、所定時間
後にラッチを構成するＮＡＮＤ回路３２にＬＯＷへの変
化として入力される。この時点では検出開始信号は既に
ＬＯＷに戻っている。従って、逆相遅延回路３４からＮ
ＡＮＤ回路３２への入力がＬＯＷに変化すると、ラッチ
の状態が更に反転して初期状態に戻る。これによりパル
ス発生回路２０の出力信号ＰはＬＯＷに戻る。
ータ３３からの出力がＬＯＷになり、ラッチの状態が反
転してＮＡＮＤ回路３１の出力がＨＩＧＨになる。これ
によりパルス発生回路２０の出力信号ＰはＨＩＧＨに転
じる。ＮＡＮＤ回路３１の出力のＨＩＧＨへの変化は、
逆相遅延回路３４内を遅延されながら伝播し、所定時間
後にラッチを構成するＮＡＮＤ回路３２にＬＯＷへの変
化として入力される。この時点では検出開始信号は既に
ＬＯＷに戻っている。従って、逆相遅延回路３４からＮ
ＡＮＤ回路３２への入力がＬＯＷに変化すると、ラッチ
の状態が更に反転して初期状態に戻る。これによりパル
ス発生回路２０の出力信号ＰはＬＯＷに戻る。
【００３５】このようにしてパルス発生回路３０は、パ
ルス信号Ｐを生成し、このパルス信号ＰがＨＩＧＨであ
る期間は、逆相遅延回路３４の遅延時間によって決定さ
れる。従って、逆相遅延回路３４を構成する遅延素子
（インバータ３５−１乃至３５−ｎ）の数等を調整する
ことで、所望のパルス幅のパルス信号Ｐを生成すること
が出来る。
ルス信号Ｐを生成し、このパルス信号ＰがＨＩＧＨであ
る期間は、逆相遅延回路３４の遅延時間によって決定さ
れる。従って、逆相遅延回路３４を構成する遅延素子
（インバータ３５−１乃至３５−ｎ）の数等を調整する
ことで、所望のパルス幅のパルス信号Ｐを生成すること
が出来る。
【００３６】図４は、本発明の第２の実施例による電位
検出回路を半導体装置に適用した構成を示す図である。
図４に於て、図１と同一の構成要素は同一の番号によっ
て参照され、その説明は省略する。図４の半導体装置１
０Ａは、電位検出回路１１Ａ、トリガー回路１２、負荷
回路１３、内部電圧発生回路１４を含む。これらの構成
要素のうちで、電位検出回路１１Ａだけが図１の構成要
素と異なる。電位検出回路１１Ａに於ては、電位検出回
路１１Ａの出力（インバータ２７の出力）である信号Ｏ
ＵＴが、パルス発生回路２０Ａにフィードバックされ
る。
検出回路を半導体装置に適用した構成を示す図である。
図４に於て、図１と同一の構成要素は同一の番号によっ
て参照され、その説明は省略する。図４の半導体装置１
０Ａは、電位検出回路１１Ａ、トリガー回路１２、負荷
回路１３、内部電圧発生回路１４を含む。これらの構成
要素のうちで、電位検出回路１１Ａだけが図１の構成要
素と異なる。電位検出回路１１Ａに於ては、電位検出回
路１１Ａの出力（インバータ２７の出力）である信号Ｏ
ＵＴが、パルス発生回路２０Ａにフィードバックされ
る。
【００３７】パルス発生回路２０Ａは、トリガー回路１
２から検出開始信号が入力されると、所定期間ＨＩＧＨ
を保つパルス信号Ｐを生成する。但しパルス発生回路２
０Ａは、フィードバックされる信号ＯＵＴがＨＩＧＨに
なると、上記所定期間内であってもパルス信号ＰをＬＯ
Ｗにリセットする。即ち、電圧Ｖの電位降下が検出さ
れ、信号ＯＵＴによって内部電圧発生回路１４に対して
電圧調整が指示されると、パルス信号ＰがＬＯＷにリセ
ットされる。このリセット動作によって、電位検出回路
１１Ａの電位検出動作が停止される。
２から検出開始信号が入力されると、所定期間ＨＩＧＨ
を保つパルス信号Ｐを生成する。但しパルス発生回路２
０Ａは、フィードバックされる信号ＯＵＴがＨＩＧＨに
なると、上記所定期間内であってもパルス信号ＰをＬＯ
Ｗにリセットする。即ち、電圧Ｖの電位降下が検出さ
れ、信号ＯＵＴによって内部電圧発生回路１４に対して
電圧調整が指示されると、パルス信号ＰがＬＯＷにリセ
ットされる。このリセット動作によって、電位検出回路
１１Ａの電位検出動作が停止される。
【００３８】図５は、図４の半導体装置１０Ａの電位検
出に関する動作を説明するタイミングチャートである。
図５に示されるように、検出開始信号がＨＩＧＨになる
と、パルス信号ＰがＨＩＧＨになる。パルス信号Ｐは、
リセットされない限りは、点線で示される所定の期間だ
けＨＩＧＨを保つ。図５の場合には、パルス信号ＰがＨ
ＩＧＨである間に電圧Ｖ及び分圧電圧ＶＤＩＶが降下す
るので、信号ＯＵＴがＨＩＧＨになり、パルス信号Ｐは
リセットされる。即ち予定されていた所定の期間よりも
早く、パルス信号ＰはＬＯＷに戻る。また信号ＯＵＴが
ＨＩＧＨになったことで、内部電圧発生回路１４が出力
電圧Ｖを調整するので、図５に示されるように、電圧Ｖ
及び分圧電圧ＶＤＩＶは当初のレベルにまで戻される。
出に関する動作を説明するタイミングチャートである。
図５に示されるように、検出開始信号がＨＩＧＨになる
と、パルス信号ＰがＨＩＧＨになる。パルス信号Ｐは、
リセットされない限りは、点線で示される所定の期間だ
けＨＩＧＨを保つ。図５の場合には、パルス信号ＰがＨ
ＩＧＨである間に電圧Ｖ及び分圧電圧ＶＤＩＶが降下す
るので、信号ＯＵＴがＨＩＧＨになり、パルス信号Ｐは
リセットされる。即ち予定されていた所定の期間よりも
早く、パルス信号ＰはＬＯＷに戻る。また信号ＯＵＴが
ＨＩＧＨになったことで、内部電圧発生回路１４が出力
電圧Ｖを調整するので、図５に示されるように、電圧Ｖ
及び分圧電圧ＶＤＩＶは当初のレベルにまで戻される。
【００３９】このように図４及び図５に示される第２の
実施例に於ては、電位降下を検出した場合には、予定さ
れていた期間より早く電位検出回路１１Ａの電位検出動
作を停止させる。即ち、電位降下が検出された時点で電
位検出回路１１Ａの役割は終了したわけであるから、そ
の後の無駄な電位検出動作を行わないことによって、電
力消費量を更に削減することが出来る。なお電位降下が
検出されない限りは、当初の予定どおり所定期間の間だ
け電位を監視する。
実施例に於ては、電位降下を検出した場合には、予定さ
れていた期間より早く電位検出回路１１Ａの電位検出動
作を停止させる。即ち、電位降下が検出された時点で電
位検出回路１１Ａの役割は終了したわけであるから、そ
の後の無駄な電位検出動作を行わないことによって、電
力消費量を更に削減することが出来る。なお電位降下が
検出されない限りは、当初の予定どおり所定期間の間だ
け電位を監視する。
【００４０】図６は、パルス発生回路２０Ａの回路構成
を示す回路図である。図６に於て、図３と同一の構成要
素は同一の番号で参照され、その説明は省略する。図３
のパルス発生回路２０の構成と異なり、図６のパルス発
生回路２０Ａは、リセット可能な同相遅延回路３４Ａ及
びＮＯＲ回路３７を含む。同相遅延回路３４Ａは、イン
バータ３５−１乃至３５−ｍ（ｍ：偶数）と、ＮＯＲ回
路３６−１乃至３６−ｍを含む。ＮＯＲ回路３６−１乃
至３６−ｍの一方の入力には、フィードバックされた信
号ＯＵＴが入力される。信号ＯＵＴがＬＯＷの場合、Ｎ
ＯＲ回路３６−１乃至３６−ｍは他方の入力に対するイ
ンバータとして動作する。またＮＯＲ回路３７もまた、
一方の入力である信号ＯＵＴがＬＯＷの場合には、他方
の入力に対するインバータとして動作する。従って信号
ＯＵＴがＬＯＷの場合には、同相遅延回路３４ＡとＮＯ
Ｒ回路３７とは、図３の逆相遅延回路３４と同様に信号
を遅延させながら伝播させ、逆相の信号を出力する。従
って信号ＯＵＴがＬＯＷである限り、図６のパルス発生
回路２０Ａは、図３のパルス発生回路２０と同一の動作
をする。
を示す回路図である。図６に於て、図３と同一の構成要
素は同一の番号で参照され、その説明は省略する。図３
のパルス発生回路２０の構成と異なり、図６のパルス発
生回路２０Ａは、リセット可能な同相遅延回路３４Ａ及
びＮＯＲ回路３７を含む。同相遅延回路３４Ａは、イン
バータ３５−１乃至３５−ｍ（ｍ：偶数）と、ＮＯＲ回
路３６−１乃至３６−ｍを含む。ＮＯＲ回路３６−１乃
至３６−ｍの一方の入力には、フィードバックされた信
号ＯＵＴが入力される。信号ＯＵＴがＬＯＷの場合、Ｎ
ＯＲ回路３６−１乃至３６−ｍは他方の入力に対するイ
ンバータとして動作する。またＮＯＲ回路３７もまた、
一方の入力である信号ＯＵＴがＬＯＷの場合には、他方
の入力に対するインバータとして動作する。従って信号
ＯＵＴがＬＯＷの場合には、同相遅延回路３４ＡとＮＯ
Ｒ回路３７とは、図３の逆相遅延回路３４と同様に信号
を遅延させながら伝播させ、逆相の信号を出力する。従
って信号ＯＵＴがＬＯＷである限り、図６のパルス発生
回路２０Ａは、図３のパルス発生回路２０と同一の動作
をする。
【００４１】ＮＡＮＤ回路３１及び３２からなるラッチ
に於て、図６に示される入出力のＨＩＧＨ／ＬＯＷの状
態は、パルス信号ＰがＨＩＧＨである間、即ちＮＡＮＤ
回路３１の出力のＨＩＧＨへの変化が同相遅延回路３４
Ａを伝播している間の状態を示す。この状態で信号ＯＵ
ＴがＨＩＧＨになると、ＮＯＲ回路３７の出力がＬＯＷ
になり、ラッチの状態が反転される。従ってパルス信号
ＰがＬＯＷに戻される。また、同相遅延回路３４ＡのＮ
ＯＲ回路３６−１乃至３６−ｍは全てＬＯＷにされるの
で、同相遅延回路３４Ａ内を伝播しているＮＡＮＤ回路
３１の出力のＨＩＧＨへの変化は打ち消される。
に於て、図６に示される入出力のＨＩＧＨ／ＬＯＷの状
態は、パルス信号ＰがＨＩＧＨである間、即ちＮＡＮＤ
回路３１の出力のＨＩＧＨへの変化が同相遅延回路３４
Ａを伝播している間の状態を示す。この状態で信号ＯＵ
ＴがＨＩＧＨになると、ＮＯＲ回路３７の出力がＬＯＷ
になり、ラッチの状態が反転される。従ってパルス信号
ＰがＬＯＷに戻される。また、同相遅延回路３４ＡのＮ
ＯＲ回路３６−１乃至３６−ｍは全てＬＯＷにされるの
で、同相遅延回路３４Ａ内を伝播しているＮＡＮＤ回路
３１の出力のＨＩＧＨへの変化は打ち消される。
【００４２】従って、パルス信号ＰがＨＩＧＨである間
に信号ＯＵＴがＨＩＧＨになると、パルス信号ＰがＬＯ
Ｗに戻されると共に、パルス発生回路２０Ａの内部の状
態は全て初期状態に戻される。図７は、第３の実施例に
よる電位検出回路を示す構成図である。図７に於て、図
１と同一の構成要素は同一の番号で参照され、その説明
は省略する。
に信号ＯＵＴがＨＩＧＨになると、パルス信号ＰがＬＯ
Ｗに戻されると共に、パルス発生回路２０Ａの内部の状
態は全て初期状態に戻される。図７は、第３の実施例に
よる電位検出回路を示す構成図である。図７に於て、図
１と同一の構成要素は同一の番号で参照され、その説明
は省略する。
【００４３】図１の負荷回路１３は、トリガー回路１２
からの動作開始の指示により動作を開始しても、実際の
電圧Ｖの消費は動作開始から若干遅れる可能性がある。
また負荷回路１３が電圧Ｖを消費しても、直ちに電圧Ｖ
が降下するとは限らない。そこで図７の電位検出回路１
１Ｂに於ては、図１の電位検出回路１１Ａに対して、遅
延回路２８が付加的に設けられている。遅延回路２８
は、検出開始信号入力から電圧降下までには時間遅れが
あることを想定し、検出開始信号を遅延させてパルス発
生回路２０に入力する。これによって、実際に電圧Ｖが
降下を始める前には、電位検出回路１１Ｂが電位検出動
作を行わないようにする。
からの動作開始の指示により動作を開始しても、実際の
電圧Ｖの消費は動作開始から若干遅れる可能性がある。
また負荷回路１３が電圧Ｖを消費しても、直ちに電圧Ｖ
が降下するとは限らない。そこで図７の電位検出回路１
１Ｂに於ては、図１の電位検出回路１１Ａに対して、遅
延回路２８が付加的に設けられている。遅延回路２８
は、検出開始信号入力から電圧降下までには時間遅れが
あることを想定し、検出開始信号を遅延させてパルス発
生回路２０に入力する。これによって、実際に電圧Ｖが
降下を始める前には、電位検出回路１１Ｂが電位検出動
作を行わないようにする。
【００４４】図８は、図７の電位検出回路１１Ｂの動作
を説明するタイミングチャートである。図８に示される
ように、パルス発生回路２０への入力である検出開始信
号がＨＩＧＨになると、遅延回路２８の遅延時間分Ｔ１
だけ遅れて、パルス信号ＰがＨＩＧＨになる。また検出
開始信号がＨＩＧＨになるタイミングから時間Ｔ２だけ
遅れて、電圧Ｖが降下を開始する。電圧Ｖと同様に、電
圧Ｖを分圧した分圧電圧ＶＤＩＶも、時間Ｔ２だけ遅れ
て降下を開始する。遅延回路２８の遅延時間Ｔ１は、電
位降下の時間遅れＴ２と略一致するように設定される。
パルス信号ＰがＨＩＧＨである間に分圧電圧ＶＤＩＶが
参照電圧ＶＲＥＦを下回ると、電位検出回路１１の出力
である信号ＯＵＴがＨＩＧＨになる。信号ＯＵＴがＨＩ
ＧＨになると電圧Ｖが調整されて、図８に示されるよう
に、電圧Ｖ及び分圧電圧ＶＤＩＶは当初のレベルにまで
戻される。
を説明するタイミングチャートである。図８に示される
ように、パルス発生回路２０への入力である検出開始信
号がＨＩＧＨになると、遅延回路２８の遅延時間分Ｔ１
だけ遅れて、パルス信号ＰがＨＩＧＨになる。また検出
開始信号がＨＩＧＨになるタイミングから時間Ｔ２だけ
遅れて、電圧Ｖが降下を開始する。電圧Ｖと同様に、電
圧Ｖを分圧した分圧電圧ＶＤＩＶも、時間Ｔ２だけ遅れ
て降下を開始する。遅延回路２８の遅延時間Ｔ１は、電
位降下の時間遅れＴ２と略一致するように設定される。
パルス信号ＰがＨＩＧＨである間に分圧電圧ＶＤＩＶが
参照電圧ＶＲＥＦを下回ると、電位検出回路１１の出力
である信号ＯＵＴがＨＩＧＨになる。信号ＯＵＴがＨＩ
ＧＨになると電圧Ｖが調整されて、図８に示されるよう
に、電圧Ｖ及び分圧電圧ＶＤＩＶは当初のレベルにまで
戻される。
【００４５】このように第３の実施例に於ては、検出開
始信号のタイミングから所定時間遅れて電位検出動作を
開始することで、電位降下が実際に起こるタイミングに
合わせて電位検出を行うことが出来る。従って、電位降
下が実際に起こる前に電位検出動作を開始して無駄な電
力を消費することがなく、また電位検出動作開始から所
定時間経過後には動作を停止するので、電位検出回路１
１Ｂ内部における電力消費を必要最小限に抑さえること
が出来る。
始信号のタイミングから所定時間遅れて電位検出動作を
開始することで、電位降下が実際に起こるタイミングに
合わせて電位検出を行うことが出来る。従って、電位降
下が実際に起こる前に電位検出動作を開始して無駄な電
力を消費することがなく、また電位検出動作開始から所
定時間経過後には動作を停止するので、電位検出回路１
１Ｂ内部における電力消費を必要最小限に抑さえること
が出来る。
【００４６】図９は、第４の実施例による電位検出回路
を示す構成図である。図９に於て、図４及び図７と同一
の構成要素は同一の番号で参照し、その説明は省略す
る。図９の電位検出回路１１Ｃに於ては、電位検出回路
１１Ｃの出力（インバータ２７の出力）である信号ＯＵ
Ｔが、パルス発生回路２０Ａにフィードバックされる。
それ以外の構成は、図７の第３の実施例による電位検出
回路１１Ｂと同一である。
を示す構成図である。図９に於て、図４及び図７と同一
の構成要素は同一の番号で参照し、その説明は省略す
る。図９の電位検出回路１１Ｃに於ては、電位検出回路
１１Ｃの出力（インバータ２７の出力）である信号ＯＵ
Ｔが、パルス発生回路２０Ａにフィードバックされる。
それ以外の構成は、図７の第３の実施例による電位検出
回路１１Ｂと同一である。
【００４７】図４の第２の実施例の場合と同様に、パル
ス発生回路２０Ａは、検出開始信号が入力されると所定
期間ＨＩＧＨを保つパルス信号Ｐを生成するが、フィー
ドバックされる信号ＯＵＴがＨＩＧＨになると、上記所
定期間内であってもパルス信号ＰをＬＯＷにリセットす
る。即ち、電圧Ｖの電位降下が検出されると、電位検出
回路１１Ｃの役割が終了したと見做し、パルス信号Ｐを
ＬＯＷにリセットすることで、電位検出回路１１Ｃの電
位検出動作を停止させる。
ス発生回路２０Ａは、検出開始信号が入力されると所定
期間ＨＩＧＨを保つパルス信号Ｐを生成するが、フィー
ドバックされる信号ＯＵＴがＨＩＧＨになると、上記所
定期間内であってもパルス信号ＰをＬＯＷにリセットす
る。即ち、電圧Ｖの電位降下が検出されると、電位検出
回路１１Ｃの役割が終了したと見做し、パルス信号Ｐを
ＬＯＷにリセットすることで、電位検出回路１１Ｃの電
位検出動作を停止させる。
【００４８】図１０は、図９の半導体装置１０Ｃの電位
検出に関する動作を説明するタイミングチャートであ
る。図１０に示されるように、パルス発生回路２０への
入力である検出開始信号がＨＩＧＨになると、遅延回路
２８の遅延時間分Ｔ１だけ遅れて、パルス信号ＰがＨＩ
ＧＨになる。また検出開始信号がＨＩＧＨになるタイミ
ングから時間Ｔ２だけ遅れて、電圧Ｖが降下を開始す
る。電圧Ｖと同様に、電圧Ｖを分圧した分圧電圧ＶＤＩ
Ｖも、時間Ｔ２だけ遅れて降下を開始する。遅延回路２
８の遅延時間Ｔ１は、電位降下の時間遅れＴ２と略一致
するように設定される。パルス信号Ｐは、リセットされ
ない限りは、点線で示される所定の期間だけＨＩＧＨを
保つ。図１０の場合には、パルス信号ＰがＨＩＧＨであ
る間に電圧Ｖ及び分圧電圧ＶＤＩＶが降下するので、信
号ＯＵＴがＨＩＧＨになり、パルス信号Ｐはリセットさ
れる。即ち予定されていた所定の期間よりも早く、パル
ス信号ＰはＬＯＷに戻る。また信号ＯＵＴがＨＩＧＨに
なったことで、電圧Ｖが調整され、図１０に示されるよ
うに、電圧Ｖ及び分圧電圧ＶＤＩＶは当初のレベルにま
で戻される。
検出に関する動作を説明するタイミングチャートであ
る。図１０に示されるように、パルス発生回路２０への
入力である検出開始信号がＨＩＧＨになると、遅延回路
２８の遅延時間分Ｔ１だけ遅れて、パルス信号ＰがＨＩ
ＧＨになる。また検出開始信号がＨＩＧＨになるタイミ
ングから時間Ｔ２だけ遅れて、電圧Ｖが降下を開始す
る。電圧Ｖと同様に、電圧Ｖを分圧した分圧電圧ＶＤＩ
Ｖも、時間Ｔ２だけ遅れて降下を開始する。遅延回路２
８の遅延時間Ｔ１は、電位降下の時間遅れＴ２と略一致
するように設定される。パルス信号Ｐは、リセットされ
ない限りは、点線で示される所定の期間だけＨＩＧＨを
保つ。図１０の場合には、パルス信号ＰがＨＩＧＨであ
る間に電圧Ｖ及び分圧電圧ＶＤＩＶが降下するので、信
号ＯＵＴがＨＩＧＨになり、パルス信号Ｐはリセットさ
れる。即ち予定されていた所定の期間よりも早く、パル
ス信号ＰはＬＯＷに戻る。また信号ＯＵＴがＨＩＧＨに
なったことで、電圧Ｖが調整され、図１０に示されるよ
うに、電圧Ｖ及び分圧電圧ＶＤＩＶは当初のレベルにま
で戻される。
【００４９】このように第４の実施例に於ては、検出開
始信号のタイミングから所定時間遅れて電位検出動作を
開始することで、電位降下が実際に起こるタイミングに
合わせて電位検出を行うことが出来ると共に、電位降下
を検出した場合には、予定されていた期間より早く電位
検出回路１１Ａの電位検出動作を停止させる。従って、
電位降下が実際に起こる前に電位検出動作を開始して無
駄な電力を消費することがなく、また電位降下を検出し
た後の無駄な電位検出動作を行わないことによって、電
力消費量を更に削減することが出来る。このようにし
て、電位検出回路１１Ｃ内部における電力消費を、必要
最小限に抑さえることが出来る。
始信号のタイミングから所定時間遅れて電位検出動作を
開始することで、電位降下が実際に起こるタイミングに
合わせて電位検出を行うことが出来ると共に、電位降下
を検出した場合には、予定されていた期間より早く電位
検出回路１１Ａの電位検出動作を停止させる。従って、
電位降下が実際に起こる前に電位検出動作を開始して無
駄な電力を消費することがなく、また電位降下を検出し
た後の無駄な電位検出動作を行わないことによって、電
力消費量を更に削減することが出来る。このようにし
て、電位検出回路１１Ｃ内部における電力消費を、必要
最小限に抑さえることが出来る。
【００５０】以下に、上記実施例の半導体装置がＤＲＡ
Ｍである場合の詳細な回路構成について説明する。図１
１は、トリガー回路１２の回路構成を示す回路図であ
る。図１１のトリガー回路１２は、コマンドデコーダ１
００、ＮＡＮＤ回路１０１及び１０２、インバータ１０
３及び１０４、ＮＡＮＤ回路１０５及び１０６、ＮＡＮ
Ｄ回路１０７を含む。
Ｍである場合の詳細な回路構成について説明する。図１
１は、トリガー回路１２の回路構成を示す回路図であ
る。図１１のトリガー回路１２は、コマンドデコーダ１
００、ＮＡＮＤ回路１０１及び１０２、インバータ１０
３及び１０４、ＮＡＮＤ回路１０５及び１０６、ＮＡＮ
Ｄ回路１０７を含む。
【００５１】コマンドデコーダ１００は、通常のＤＲＡ
Ｍに搭載される通常のコマンドデコーダであり、例えば
／ＲＡＳ、／ＣＡＳ、／ＷＥ、／ＣＳ等のコントロール
信号を外部から受け取りデコードする。デコード結果と
して、コマンドデコーダ１００は、ローアクセス動作を
指示する信号ＡＣＴＶと、プリチャージ動作を指示する
信号ＰＲＥを出力する。ＮＡＮＤ回路１０１及び１０２
はラッチを構成し、信号ＡＣＴＶ及びＰＲＥとパワーオ
ンリセット信号とをラッチ入力として受け取る。
Ｍに搭載される通常のコマンドデコーダであり、例えば
／ＲＡＳ、／ＣＡＳ、／ＷＥ、／ＣＳ等のコントロール
信号を外部から受け取りデコードする。デコード結果と
して、コマンドデコーダ１００は、ローアクセス動作を
指示する信号ＡＣＴＶと、プリチャージ動作を指示する
信号ＰＲＥを出力する。ＮＡＮＤ回路１０１及び１０２
はラッチを構成し、信号ＡＣＴＶ及びＰＲＥとパワーオ
ンリセット信号とをラッチ入力として受け取る。
【００５２】上記ラッチにおいて、パワーオンリセット
信号がＬＯＷになるとラッチはリセットされ、ＮＡＮＤ
回路１０１及び１０２の出力はＬＯＷ及びＨＩＧＨとな
る。コマンドデコーダ１００からの信号ＡＣＴＶがＬＯ
Ｗパルスとして与えられると、ラッチの状態は反転さ
れ、ＮＡＮＤ回路１０１及び１０２の出力はＨＩＧＨ及
びＬＯＷとなる。ＮＡＮＤ回路１０１の出力がＨＩＧＨ
になる立ち上がりエッジに応答して、ＮＡＮＤ回路１０
５は、ＲＡＳコントロール信号としてＬＯＷパルスを出
力する。更にコマンドデコーダ１００からの信号ＰＲＥ
がＬＯＷパルスとして与えられると、ラッチの状態は更
に反転され、ＮＡＮＤ回路１０１及び１０２の出力はＬ
ＯＷ及びＨＩＧＨとなる。ＮＡＮＤ回路１０２の出力が
ＨＩＧＨになる立ち上がりエッジに応答して、ＮＡＮＤ
回路１０６は、プリチャージコントロール信号としてＬ
ＯＷパルスを出力する。
信号がＬＯＷになるとラッチはリセットされ、ＮＡＮＤ
回路１０１及び１０２の出力はＬＯＷ及びＨＩＧＨとな
る。コマンドデコーダ１００からの信号ＡＣＴＶがＬＯ
Ｗパルスとして与えられると、ラッチの状態は反転さ
れ、ＮＡＮＤ回路１０１及び１０２の出力はＨＩＧＨ及
びＬＯＷとなる。ＮＡＮＤ回路１０１の出力がＨＩＧＨ
になる立ち上がりエッジに応答して、ＮＡＮＤ回路１０
５は、ＲＡＳコントロール信号としてＬＯＷパルスを出
力する。更にコマンドデコーダ１００からの信号ＰＲＥ
がＬＯＷパルスとして与えられると、ラッチの状態は更
に反転され、ＮＡＮＤ回路１０１及び１０２の出力はＬ
ＯＷ及びＨＩＧＨとなる。ＮＡＮＤ回路１０２の出力が
ＨＩＧＨになる立ち上がりエッジに応答して、ＮＡＮＤ
回路１０６は、プリチャージコントロール信号としてＬ
ＯＷパルスを出力する。
【００５３】これらのＲＡＳコントロール信号及びプリ
チャージコントロール信号が、図１及び図４の負荷回路
１３に供給される。負荷回路１３の詳細については後ほ
ど説明する。またＲＡＳコントロール信号及びプリチャ
ージコントロール信号をＮＡＮＤ回路１０７に入力する
ことで、ＮＡＮＤ回路１０７からは検出開始信号が出力
される。この検出開始信号は、ＲＡＳコントロール信号
及びプリチャージコントロール信号のＬＯＷパルスのタ
イミングで、ＨＩＧＨ（アクティブ）になる信号であ
る。即ち検出開始信号は、ローアクセス動作のために半
導体記憶装置がアクティブ状態になる時と、半導体記憶
装置がプリチャージ動作に遷移する時と、両方の場合に
おいて電位検出動作の開始を指示することになる。
チャージコントロール信号が、図１及び図４の負荷回路
１３に供給される。負荷回路１３の詳細については後ほ
ど説明する。またＲＡＳコントロール信号及びプリチャ
ージコントロール信号をＮＡＮＤ回路１０７に入力する
ことで、ＮＡＮＤ回路１０７からは検出開始信号が出力
される。この検出開始信号は、ＲＡＳコントロール信号
及びプリチャージコントロール信号のＬＯＷパルスのタ
イミングで、ＨＩＧＨ（アクティブ）になる信号であ
る。即ち検出開始信号は、ローアクセス動作のために半
導体記憶装置がアクティブ状態になる時と、半導体記憶
装置がプリチャージ動作に遷移する時と、両方の場合に
おいて電位検出動作の開始を指示することになる。
【００５４】図１２は、負荷回路１３の回路構成を示す
回路図である。図１２の負荷回路１３は、ワードデコー
ダ１１０、複数の電圧レベル変換回路１１１、センスア
ンプ１１２、ＮＭＯＳトランジスタ１１３乃至１１５、
及びメモリセル１１６を含む。ワードデコーダ１１０
は、図１１のトリガー回路１２からＲＡＳコントロール
信号のＬＯＷパルスを受け取ると、ローアドレスをデコ
ードして、電圧レベル変換回路１１１を介して選択され
たローアドレスのワード線ＷＬを活性化させる。図１２
では、ワード線ＷＬは一本だけ示される。
回路図である。図１２の負荷回路１３は、ワードデコー
ダ１１０、複数の電圧レベル変換回路１１１、センスア
ンプ１１２、ＮＭＯＳトランジスタ１１３乃至１１５、
及びメモリセル１１６を含む。ワードデコーダ１１０
は、図１１のトリガー回路１２からＲＡＳコントロール
信号のＬＯＷパルスを受け取ると、ローアドレスをデコ
ードして、電圧レベル変換回路１１１を介して選択され
たローアドレスのワード線ＷＬを活性化させる。図１２
では、ワード線ＷＬは一本だけ示される。
【００５５】選択活性化されたワード線ＷＬは、ＮＭＯ
Ｓトランジスタ１１５を導通させ、メモリセル１１６の
データをビット線ＢＬに読み出す。同時にワードデコー
ダ１１０は、電圧レベル変換回路１１１を介して、ＮＭ
ＯＳトランジスタ１１３及び１１４を導通する。これに
よってビット線ＢＬのデータが、センスアンプ１１２に
よって増幅される。
Ｓトランジスタ１１５を導通させ、メモリセル１１６の
データをビット線ＢＬに読み出す。同時にワードデコー
ダ１１０は、電圧レベル変換回路１１１を介して、ＮＭ
ＯＳトランジスタ１１３及び１１４を導通する。これに
よってビット線ＢＬのデータが、センスアンプ１１２に
よって増幅される。
【００５６】電圧レベル変換回路１１１は、ＰＭＯＳト
ランジスタ１２１乃至１２４及びＮＭＯＳトランジスタ
１２５乃至１３０を含む。ワード線ＷＬを活性化する電
圧レベル変換回路１１１を例にとって説明すると、ワー
ドデコーダからの信号がＨＩＧＨになると、ＮＭＯＳト
ランジスタ１２７が導通され、ＰＭＯＳトランジスタ１
２２が導通される。従ってノードＮの電位がＨＩＧＨに
なり、ワード線ＷＬには昇圧電圧ＶＰＰが印可される。
同様に、ＮＭＯＳトランジスタ１１３及び１１４を導通
させる際には、電圧レベル変換回路１１１によって、Ｎ
ＭＯＳトランジスタ１１３及び１１４のゲートに昇圧電
圧ＶＰＰが供給される。
ランジスタ１２１乃至１２４及びＮＭＯＳトランジスタ
１２５乃至１３０を含む。ワード線ＷＬを活性化する電
圧レベル変換回路１１１を例にとって説明すると、ワー
ドデコーダからの信号がＨＩＧＨになると、ＮＭＯＳト
ランジスタ１２７が導通され、ＰＭＯＳトランジスタ１
２２が導通される。従ってノードＮの電位がＨＩＧＨに
なり、ワード線ＷＬには昇圧電圧ＶＰＰが印可される。
同様に、ＮＭＯＳトランジスタ１１３及び１１４を導通
させる際には、電圧レベル変換回路１１１によって、Ｎ
ＭＯＳトランジスタ１１３及び１１４のゲートに昇圧電
圧ＶＰＰが供給される。
【００５７】このようにローアクセス動作の際、即ち半
導体記憶装置がアクティブ状態の場合に、昇圧電圧ＶＰ
Ｐが消費される。またプリチャージ動作時には、電圧レ
ベル変換回路１１１に入力されるプリチャージコントロ
ール信号がアクティブになり、ＮＭＯＳトランジスタ１
１３乃至１１５がオフにされる。従って、この際にも電
圧レベル変換回路１１１においては、昇圧電圧ＶＰＰが
消費されることになる。
導体記憶装置がアクティブ状態の場合に、昇圧電圧ＶＰ
Ｐが消費される。またプリチャージ動作時には、電圧レ
ベル変換回路１１１に入力されるプリチャージコントロ
ール信号がアクティブになり、ＮＭＯＳトランジスタ１
１３乃至１１５がオフにされる。従って、この際にも電
圧レベル変換回路１１１においては、昇圧電圧ＶＰＰが
消費されることになる。
【００５８】このようにＤＲＡＭに於いては、ＤＲＡＭ
がアクティブ状態の場合とプリチャージ動作を実行する
場合との両方の場合において昇圧電圧ＶＰＰが消費され
る。これに対応して、図１１のトリガー回路１２は、ア
クティブ状態になるときとプリチャージ動作に遷移する
ときと、両方のタイミングで電位検出動作の開始を指示
する構成となっている。
がアクティブ状態の場合とプリチャージ動作を実行する
場合との両方の場合において昇圧電圧ＶＰＰが消費され
る。これに対応して、図１１のトリガー回路１２は、ア
クティブ状態になるときとプリチャージ動作に遷移する
ときと、両方のタイミングで電位検出動作の開始を指示
する構成となっている。
【００５９】図１３は、内部電圧発生回路１４として昇
圧回路を用いた場合の回路構成を示す回路図である。図
１３の昇圧回路は、バッファ１４０と、ＮＭＯＳトラン
ジスタ１４１乃至１４３を含む。ＮＭＯＳトランジスタ
１４３は、半導体記憶装置外部から供給される電源電圧
ＶＣＣによって導通される。ダイオードとして動作する
ＮＭＯＳトランジスタ１４３に電流が流れると、ノード
Ａの電位は、電源電圧ＶＣＣよりＮＭＯＳトランジスタ
１４３のしきい値電圧Ｖｔｈだけ低い電位（ＶＣＣ−Ｖ
ｔｈ）となる。
圧回路を用いた場合の回路構成を示す回路図である。図
１３の昇圧回路は、バッファ１４０と、ＮＭＯＳトラン
ジスタ１４１乃至１４３を含む。ＮＭＯＳトランジスタ
１４３は、半導体記憶装置外部から供給される電源電圧
ＶＣＣによって導通される。ダイオードとして動作する
ＮＭＯＳトランジスタ１４３に電流が流れると、ノード
Ａの電位は、電源電圧ＶＣＣよりＮＭＯＳトランジスタ
１４３のしきい値電圧Ｖｔｈだけ低い電位（ＶＣＣ−Ｖ
ｔｈ）となる。
【００６０】電位検出回路１１からＨＩＧＨレベルであ
る信号ＯＵＴを受け取ると、バッファ１４０の出力はＨ
ＩＧＨ（電位ＶＣＣ）になる。バッファ１４０の出力は
ノードＡに容量結合されているので、ノードＡの電位は
（２ＶＣＣ−Ｖｔｈ）となる。これによってＮＭＯＳト
ランジスタ１４１が導通されて、ノードＡの電荷が供給
されて昇圧電圧ＶＰＰが上昇する。このようにして電源
電圧ＶＣＣよりも高い昇圧電圧ＶＰＰを生成し、この昇
圧電圧ＶＰＰが、図１２の負荷回路１３に供給される。
る信号ＯＵＴを受け取ると、バッファ１４０の出力はＨ
ＩＧＨ（電位ＶＣＣ）になる。バッファ１４０の出力は
ノードＡに容量結合されているので、ノードＡの電位は
（２ＶＣＣ−Ｖｔｈ）となる。これによってＮＭＯＳト
ランジスタ１４１が導通されて、ノードＡの電荷が供給
されて昇圧電圧ＶＰＰが上昇する。このようにして電源
電圧ＶＣＣよりも高い昇圧電圧ＶＰＰを生成し、この昇
圧電圧ＶＰＰが、図１２の負荷回路１３に供給される。
【００６１】以上、本発明は実施例に基づいて説明され
たが、本発明は上記実施例に限定されることなく、特許
請求の範囲に記載の範囲内で、様々な変形・変更が可能
である。
たが、本発明は上記実施例に限定されることなく、特許
請求の範囲に記載の範囲内で、様々な変形・変更が可能
である。
【００６２】
【発明の効果】請求項１の発明に於ては、消費が開始さ
れるタイミングに応じて電位検出回路を所定期間だけ動
作させるので、消費が開始される前或いは電位検出が終
了した後に無駄な電位検出動作を行うことがなく、電位
検出回路に於ける電力消費量を低減することが出来る。
れるタイミングに応じて電位検出回路を所定期間だけ動
作させるので、消費が開始される前或いは電位検出が終
了した後に無駄な電位検出動作を行うことがなく、電位
検出回路に於ける電力消費量を低減することが出来る。
【００６３】請求項２の発明に於ては、消費が開始され
るタイミングから電位検出回路を所定期間だけ動作させ
るので、消費が開始される前或いは電位検出が終了した
後に無駄な電位検出動作を行うことがなく、電位検出回
路に於ける電力消費量を低減することが出来る。請求項
３の発明に於ては、消費が開始されるタイミングを指示
する信号を負荷回路の動作開始を指示するトリガー回路
から受け取ることによって、制御回路に於て消費が開始
されるタイミングを知ることが出来る。
るタイミングから電位検出回路を所定期間だけ動作させ
るので、消費が開始される前或いは電位検出が終了した
後に無駄な電位検出動作を行うことがなく、電位検出回
路に於ける電力消費量を低減することが出来る。請求項
３の発明に於ては、消費が開始されるタイミングを指示
する信号を負荷回路の動作開始を指示するトリガー回路
から受け取ることによって、制御回路に於て消費が開始
されるタイミングを知ることが出来る。
【００６４】請求項４の発明に於ては、電位検出回路の
検出結果に応じて電圧調整することで、消費によって所
望の電位とは異なってしまった電圧を、所望の電圧に戻
すことが出来る。請求項５の発明に於ては、分圧回路と
比較回路とを用いて、電位検出を行うことが出来る。
検出結果に応じて電圧調整することで、消費によって所
望の電位とは異なってしまった電圧を、所望の電圧に戻
すことが出来る。請求項５の発明に於ては、分圧回路と
比較回路とを用いて、電位検出を行うことが出来る。
【００６５】請求項６の発明に於ては、電位検出回路に
於て検出した電位が所望の電位と異なることが判明した
ときには、電位検出回路の役割は終了したものとして、
電位検出回路の動作を停止する。従って、検出された電
位が所望の電位と異なることが検出された後で無駄な電
位検出動作を行うことがないので、電位検出回路に於け
る電力消費量を低減することが出来る。
於て検出した電位が所望の電位と異なることが判明した
ときには、電位検出回路の役割は終了したものとして、
電位検出回路の動作を停止する。従って、検出された電
位が所望の電位と異なることが検出された後で無駄な電
位検出動作を行うことがないので、電位検出回路に於け
る電力消費量を低減することが出来る。
【００６６】請求項７の発明に於ては、検査開始信号の
タイミングより実際の電力消費のタイミングが遅れる場
合に、実際の電力消費のタイミングより前に無駄な電位
検出動作を行うことがないので、電位検出回路に於ける
電力消費量を低減することが出来る。請求項８の発明に
於ては、所定の電圧を消費する内部回路の動作が開始さ
れるタイミングに応じて電位検出回路を所定期間だけ動
作させるので、消費が開始される前或いは電位検出が終
了した後に無駄な電位検出動作を行うことがなく、電位
検出回路に於ける電力消費量を低減することが出来る。
タイミングより実際の電力消費のタイミングが遅れる場
合に、実際の電力消費のタイミングより前に無駄な電位
検出動作を行うことがないので、電位検出回路に於ける
電力消費量を低減することが出来る。請求項８の発明に
於ては、所定の電圧を消費する内部回路の動作が開始さ
れるタイミングに応じて電位検出回路を所定期間だけ動
作させるので、消費が開始される前或いは電位検出が終
了した後に無駄な電位検出動作を行うことがなく、電位
検出回路に於ける電力消費量を低減することが出来る。
【００６７】請求項９の発明に於ては、所定の電圧を消
費する内部回路の動作が開始されるタイミングを起点と
して電位検出回路を所定期間だけ動作させるので、消費
が開始される前或いは電位検出が終了した後に無駄な電
位検出動作を行うことがなく、電位検出回路に於ける電
力消費量を低減することが出来る。請求項１０の発明に
於ては、電位検出回路に於て検出した電位が所望の電位
と異なることが判明したときには、電位検出回路の役割
は終了したものとして、電位検出回路の動作を停止す
る。従って、検出された電位が所望の電位と異なること
が検出された後で無駄な電位検出動作を行うことがない
ので、電位検出回路に於ける電力消費量を低減すること
が出来る。
費する内部回路の動作が開始されるタイミングを起点と
して電位検出回路を所定期間だけ動作させるので、消費
が開始される前或いは電位検出が終了した後に無駄な電
位検出動作を行うことがなく、電位検出回路に於ける電
力消費量を低減することが出来る。請求項１０の発明に
於ては、電位検出回路に於て検出した電位が所望の電位
と異なることが判明したときには、電位検出回路の役割
は終了したものとして、電位検出回路の動作を停止す
る。従って、検出された電位が所望の電位と異なること
が検出された後で無駄な電位検出動作を行うことがない
ので、電位検出回路に於ける電力消費量を低減すること
が出来る。
【００６８】請求項１１の発明に於ては、所定の電圧の
消費が開始されるタイミングに応じて電位検出回路を所
定期間だけ動作させるので、消費が開始される前或いは
電位検出が終了した後に無駄な電位検出動作を行うこと
がなく、電位検出回路に於ける電力消費量を低減するこ
とが出来る。請求項１２の発明に於ては、所定の電圧の
消費が開始されるタイミングを起点として電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
消費が開始されるタイミングに応じて電位検出回路を所
定期間だけ動作させるので、消費が開始される前或いは
電位検出が終了した後に無駄な電位検出動作を行うこと
がなく、電位検出回路に於ける電力消費量を低減するこ
とが出来る。請求項１２の発明に於ては、所定の電圧の
消費が開始されるタイミングを起点として電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
【００６９】請求項１３の発明に於ては、所定の電圧の
消費が開始されるタイミングに応じて電位検出回路を所
定期間だけ動作させるので、消費が開始される前或いは
電位検出が終了した後に無駄な電位検出動作を行うこと
がなく、電位検出回路に於ける電力消費量を低減するこ
とが出来る。請求項１４の発明に於いては、ローアクセ
ス動作及びプリチャージ動作が開始されるタイミングに
応じて電位検出回路を所定期間だけ動作させるので、昇
圧電圧の消費が開始される前或いは電位検出が終了した
後に無駄な電位検出動作を行うことがなく、電位検出回
路に於ける電力消費量を低減することが出来る。
消費が開始されるタイミングに応じて電位検出回路を所
定期間だけ動作させるので、消費が開始される前或いは
電位検出が終了した後に無駄な電位検出動作を行うこと
がなく、電位検出回路に於ける電力消費量を低減するこ
とが出来る。請求項１４の発明に於いては、ローアクセ
ス動作及びプリチャージ動作が開始されるタイミングに
応じて電位検出回路を所定期間だけ動作させるので、昇
圧電圧の消費が開始される前或いは電位検出が終了した
後に無駄な電位検出動作を行うことがなく、電位検出回
路に於ける電力消費量を低減することが出来る。
【図１】本発明の第１の実施例による電位検出回路を半
導体装置に適用した構成を示す図である。
導体装置に適用した構成を示す図である。
【図２】図１の半導体装置の電位検出に関する動作を説
明するタイミングチャートである。
明するタイミングチャートである。
【図３】図１のパルス発生回路の回路構成を示す回路図
である。
である。
【図４】本発明の第２の実施例による電位検出回路を半
導体装置に適用した構成を示す図である。
導体装置に適用した構成を示す図である。
【図５】図４の半導体装置の電位検出に関する動作を説
明するタイミングチャートである。
明するタイミングチャートである。
【図６】図４のパルス発生回路の回路構成を示す回路図
である。
である。
【図７】第３の実施例による電位検出回路を示す構成図
である。
である。
【図８】図７の電位検出回路の動作を説明するタイミン
グチャートである。
グチャートである。
【図９】第４の実施例による電位検出回路を示す構成図
である。
である。
【図１０】図９の半導体装置の電位検出に関する動作を
説明するタイミングチャートである。
説明するタイミングチャートである。
【図１１】トリガー回路の回路構成を示す回路図であ
る。
る。
【図１２】負荷回路の回路構成を示す回路図である。
【図１３】内部電圧発生回路として昇圧回路を用いた場
合の昇圧回路の回路構成を示す回路図である。
合の昇圧回路の回路構成を示す回路図である。
１０、１０Ａ 半導体装置 １１、１１Ａ、１１Ｂ、１１Ｃ 電位検出回路 １２ トリガー回路 １３ 負荷回路 １４ 内部電圧発生回路 ２０、２０Ａ パルス発生回路 ２８ 遅延回路 ３４ 同相遅延回路 ３４Ａ 逆相遅延回路
Claims (14)
- 【請求項１】第１の電圧を消費する半導体装置であっ
て、 該第１の電圧の電位を検出する電位検出回路と、 該消費が開始されるタイミングに応じて該電位検出回路
を所定期間動作させる制御回路を含むことを特徴とする
半導体装置。 - 【請求項２】前記制御回路は、該消費が開始されるタイ
ミングを示す検査開始信号を受け取ると、該電位検出回
路を所定期間動作させることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】前記第１の電圧を消費して動作する負荷回
路と、 該負荷回路の動作開始を指示すると共に検出開始信号を
前記制御回路に供給するトリガー回路を更に含み、前記
制御回路は、該検出開始信号を受け取ると該電位検出回
路を所定期間動作させることを特徴とする請求項１記載
の半導体装置。 - 【請求項４】前記第１の電圧を生成すると共に、該第１
の電圧が所望の電位と異なることを前記電位検出回路が
検出する場合には、該第１の電圧を該所望の電位に調整
する内部電圧生成回路を更に含むことを特徴とする請求
項３記載の半導体装置。 - 【請求項５】前記電位検出回路は、 該第１の電圧を分圧して第２の電圧を生成する分圧回路
と、 該第２の電圧と参照電圧とを比較する比較回路を含むこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項６】前記制御回路は、前記第１の電圧が所望の
電位と異なることを前記電位検出回路が検出すると、該
電位検出回路の動作を停止させることを特徴とする請求
項１記載の半導体装置。 - 【請求項７】前記制御回路は、前記検査開始信号を受け
取ってから所定時間の後に前記電位検出回路の動作を開
始させ、前記所定期間動作させることを特徴とする請求
項２記載の半導体装置。 - 【請求項８】所定の電圧で動作する内部回路と、 該内部回路の動作開始タイミングに応じて所定の期間だ
け動作して該所定の電圧の電位を検出する電位検出回路
を含むことを特徴とする半導体装置。 - 【請求項９】前記電位検出回路は、前記動作開始タイミ
ングを起点として前記所定の期間だけ動作して前記所定
の電圧の電位を検出することを特徴とする請求項８記載
の半導体装置。 - 【請求項１０】前記電位検出回路は、前記所定の電圧の
電位が所望の電位と異なることを検出すると、動作を停
止することを特徴とする請求項８記載の半導体装置。 - 【請求項１１】所定の電圧を供給する電源線と、 該所定の電圧の消費が開始されるタイミングに応じて所
定の期間だけ動作して該所定の電圧の電位を検出する回
路を含むことを特徴とする電位検出回路。 - 【請求項１２】前記消費が開始されるタイミングを起点
として前記所定の期間だけ動作して前記所定の電圧の電
位を検出することを特徴とする請求項１１記載の電位検
出回路。 - 【請求項１３】前記所定の電圧の電位が所望の電位と異
なることを検出すると、動作を停止することを特徴とす
る請求項１１記載の電位検出回路。 - 【請求項１４】ローアクセス動作及びプリチャージ動作
を行う際に昇圧電圧を消費する半導体記憶装置であっ
て、 該昇圧電圧の電位を検出する電位検出回路と、 該ローアクセス動作及び該プリチャージ動作が開始され
るタイミングに応じて該電位検出回路を所定期間動作さ
せる制御回路を含むことを特徴とする半導体記憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10001582A JPH1166855A (ja) | 1997-06-10 | 1998-01-07 | 電位検出回路、半導体装置、及び半導体記憶装置 |
| US09/010,542 US5994888A (en) | 1997-06-10 | 1998-01-22 | Semiconductor device reducing voltage consumption in voltage-detection circuit |
| KR1019980002485A KR100309602B1 (ko) | 1997-06-10 | 1998-01-30 | 전위검출회로에서의전력소비를감소시키는반도체장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15267997 | 1997-06-10 | ||
| JP9-152679 | 1997-06-10 | ||
| JP10001582A JPH1166855A (ja) | 1997-06-10 | 1998-01-07 | 電位検出回路、半導体装置、及び半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1166855A true JPH1166855A (ja) | 1999-03-09 |
Family
ID=26334832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10001582A Pending JPH1166855A (ja) | 1997-06-10 | 1998-01-07 | 電位検出回路、半導体装置、及び半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5994888A (ja) |
| JP (1) | JPH1166855A (ja) |
| KR (1) | KR100309602B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002009119A1 (fr) * | 2000-07-25 | 2002-01-31 | Nec Corporation | Circuit de regulation du niveau de tension interne, memoire semi-conducteur et procede de commande dudit circuit et de ladite memoire |
| KR100507701B1 (ko) * | 2001-12-06 | 2005-08-09 | 주식회사 하이닉스반도체 | 부스트랩 회로 |
| US7336108B2 (en) | 2003-06-27 | 2008-02-26 | Fujitsu Limited | Semiconductor integrated circuit with stepped-up voltage pump circuit |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009558A1 (de) * | 1997-08-20 | 1999-02-25 | Infineon Technologies Ag | Verfahren zur überwachung der ordnungsgemässen funktion einer integrierten schaltung |
| US6160428A (en) * | 1998-12-10 | 2000-12-12 | National Semiconductor Corporation | Universal on-chip initialization circuit |
| JP2001210076A (ja) | 2000-01-27 | 2001-08-03 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の内部電源電圧発生方法 |
| JP3372923B2 (ja) * | 2000-02-25 | 2003-02-04 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路 |
| JP3987674B2 (ja) * | 2000-06-01 | 2007-10-10 | 富士通株式会社 | 半導体集積回路 |
| JP3931025B2 (ja) * | 2000-09-08 | 2007-06-13 | 三菱電機株式会社 | 自己バイアス調整回路 |
| JP3606814B2 (ja) * | 2001-02-01 | 2005-01-05 | 松下電器産業株式会社 | 電源検出回路 |
| DE10108980A1 (de) * | 2001-02-23 | 2002-09-12 | Koninkl Philips Electronics Nv | Anordnung zur Ansteuerung von Anzeigeeinheiten mit adaptiver Startsequenz |
| KR100753407B1 (ko) * | 2005-01-31 | 2007-08-30 | 주식회사 하이닉스반도체 | 블라인드 구조를 갖는 반도체 장치 |
| KR100689744B1 (ko) * | 2005-05-10 | 2007-03-12 | 후지쯔 가부시끼가이샤 | 반도체 집적 회로 |
| JP2008005374A (ja) * | 2006-06-26 | 2008-01-10 | Mitsubishi Electric Corp | マルチストリーム対応マルチプレクサ及びデマルチプレクサシステム |
| TW201416691A (zh) * | 2012-10-16 | 2014-05-01 | Hon Hai Prec Ind Co Ltd | 電源檢測電路及方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3584240A (en) * | 1969-04-02 | 1971-06-08 | Rca Corp | Trigger pulse circuits |
| US5028824A (en) * | 1989-05-05 | 1991-07-02 | Harris Corporation | Programmable delay circuit |
| JP2568442B2 (ja) * | 1989-07-14 | 1997-01-08 | セイコー電子工業株式会社 | 半導体集積回路装置 |
| JPH0553667A (ja) * | 1991-08-28 | 1993-03-05 | Sharp Corp | 半導体装置の電圧レベル判定回路 |
| JP3217498B2 (ja) * | 1992-10-29 | 2001-10-09 | 富士通株式会社 | 半導体集積回路装置 |
| JP2785732B2 (ja) * | 1995-02-08 | 1998-08-13 | 日本電気株式会社 | 電源降圧回路 |
| US5627492A (en) * | 1995-11-03 | 1997-05-06 | Motorola, Inc. | Circuit and method for isolating circuit blocks for reducing power dissipation |
-
1998
- 1998-01-07 JP JP10001582A patent/JPH1166855A/ja active Pending
- 1998-01-22 US US09/010,542 patent/US5994888A/en not_active Expired - Fee Related
- 1998-01-30 KR KR1019980002485A patent/KR100309602B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002009119A1 (fr) * | 2000-07-25 | 2002-01-31 | Nec Corporation | Circuit de regulation du niveau de tension interne, memoire semi-conducteur et procede de commande dudit circuit et de ladite memoire |
| US7002854B2 (en) | 2000-07-25 | 2006-02-21 | Nec Electronics Corp. | Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same |
| US7227792B2 (en) | 2000-07-25 | 2007-06-05 | Nec Electronics Corporation | Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same |
| KR100507701B1 (ko) * | 2001-12-06 | 2005-08-09 | 주식회사 하이닉스반도체 | 부스트랩 회로 |
| US7336108B2 (en) | 2003-06-27 | 2008-02-26 | Fujitsu Limited | Semiconductor integrated circuit with stepped-up voltage pump circuit |
| US7538602B2 (en) | 2003-06-27 | 2009-05-26 | Fujitsu Microelectronics Limited | Semiconductor integrated circuit with stepped-down voltage generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5994888A (en) | 1999-11-30 |
| KR19990006330A (ko) | 1999-01-25 |
| KR100309602B1 (ko) | 2001-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7521988B2 (en) | Voltage booster for semiconductor device and semiconductor memory device using same | |
| KR100468513B1 (ko) | 저소비 전력으로 동작하는 반도체 기억 장치 | |
| US5568440A (en) | Semiconductor memory device having self-refreshing function | |
| US7319361B2 (en) | Internal voltage generation circuit of a semiconductor device | |
| US20040046595A1 (en) | Semiconductor memory device having a power-on reset circuit | |
| KR100339970B1 (ko) | 저전원 전압 하에서 안정적으로 내부 전압을 발생할 수있는 반도체 장치 | |
| US8040177B2 (en) | Internal voltage generating circuit of semiconductor device | |
| US5986959A (en) | Semiconductor memory device having internal voltage down-converting circuit reducing current consumption upon power ON | |
| US20070046381A1 (en) | High voltage generator in semiconductor memory device | |
| JPH1166855A (ja) | 電位検出回路、半導体装置、及び半導体記憶装置 | |
| JP4834261B2 (ja) | 昇圧電源発生回路 | |
| US6996023B2 (en) | Semiconductor memory device capable of reducing current consumption in active mode | |
| JPH11238379A (ja) | 電源回路およびクロック信号検出回路 | |
| KR100468718B1 (ko) | 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법 | |
| US20060221749A1 (en) | Internal voltage generating circuit | |
| US8339871B2 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
| JP4808988B2 (ja) | チャージポンピング効率を維持する高電圧発生回路 | |
| US7301374B2 (en) | Chip for operating in multi power conditions and system having the same | |
| JP2001176287A (ja) | 半導体メモリ装置及びそれの読み出し方法 | |
| US9001610B2 (en) | Semiconductor device generating internal voltage | |
| US6826087B2 (en) | Semiconductor memory storage | |
| JP2003318708A (ja) | 遅延回路及び遅延方法 | |
| US7548482B2 (en) | Memory device for early stabilizing power level after deep power down mode exit | |
| KR100429888B1 (ko) | 반도체 메모리 장치의 초기화 신호의 발생 방법 | |
| KR100224666B1 (ko) | 반도체장치의 전원제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020514 |