JPH1166855A - 電位検出回路、半導体装置、及び半導体記憶装置 - Google Patents
電位検出回路、半導体装置、及び半導体記憶装置Info
- Publication number
- JPH1166855A JPH1166855A JP10001582A JP158298A JPH1166855A JP H1166855 A JPH1166855 A JP H1166855A JP 10001582 A JP10001582 A JP 10001582A JP 158298 A JP158298 A JP 158298A JP H1166855 A JPH1166855 A JP H1166855A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- potential
- potential detection
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】本発明は、半導体装置に於て電位検出回路での
電力消費を低減することを目的とする。 【解決手段】第1の電圧を消費する半導体装置は、第1
の電圧の電位を検出する電位検出回路と、消費が開始さ
れるタイミングに応じて電位検出回路を所定期間動作さ
せる制御回路を含むことを特徴とする。
電力消費を低減することを目的とする。 【解決手段】第1の電圧を消費する半導体装置は、第1
の電圧の電位を検出する電位検出回路と、消費が開始さ
れるタイミングに応じて電位検出回路を所定期間動作さ
せる制御回路を含むことを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は、一般に半導体装置
に関し、詳しくは内部電圧の電位を検出する電位検出回
路を備えた半導体装置に関する。
に関し、詳しくは内部電圧の電位を検出する電位検出回
路を備えた半導体装置に関する。
【0002】
【従来の技術】半導体装置に於ては一般に、装置内部で
用いられる電圧の電位を検出することが行われる。例え
ば、外部から供給する電源電圧VDD及びグランド電圧
VSSとは異なった電圧を半導体装置内部で発生して使
用する場合、この内部発生された電圧が所定の電位に保
たれているか否かを検出し、検出結果に基づいて電圧制
御することが必要である。
用いられる電圧の電位を検出することが行われる。例え
ば、外部から供給する電源電圧VDD及びグランド電圧
VSSとは異なった電圧を半導体装置内部で発生して使
用する場合、この内部発生された電圧が所定の電位に保
たれているか否かを検出し、検出結果に基づいて電圧制
御することが必要である。
【0003】例えばDRAM等の半導体記憶装置に於て
は、メモリセルを構成する容量に電位VDDを記憶させ
る場合、メモリセルに接続されるセルトランジスタを導
通させ、このセルトランジスタを介してビット線からメ
モリセルに電荷を供給する。この際セルトランジスタの
ゲートには、充電目標電圧である電圧VDDよりもトラ
ンジスタのしきい値電圧分だけ高い電圧を印加する必要
があり、また高速にメモリセルを充電するためには、更
に高速充電のためのオーバードライブ分だけ高い電圧を
印加する必要がある。このように外部供給される電源電
圧より高い電圧が必要な場合には昇圧回路が設けられる
が、生成された昇圧電圧に対して装置内部での電流消費
が大きい場合には、昇圧電圧が下降して正常な動作が行
えなくなくなる。これを避けるためには、生成された昇
圧電位を検出して、検出結果に基づいた電位制御を行う
ことが必要になる。
は、メモリセルを構成する容量に電位VDDを記憶させ
る場合、メモリセルに接続されるセルトランジスタを導
通させ、このセルトランジスタを介してビット線からメ
モリセルに電荷を供給する。この際セルトランジスタの
ゲートには、充電目標電圧である電圧VDDよりもトラ
ンジスタのしきい値電圧分だけ高い電圧を印加する必要
があり、また高速にメモリセルを充電するためには、更
に高速充電のためのオーバードライブ分だけ高い電圧を
印加する必要がある。このように外部供給される電源電
圧より高い電圧が必要な場合には昇圧回路が設けられる
が、生成された昇圧電圧に対して装置内部での電流消費
が大きい場合には、昇圧電圧が下降して正常な動作が行
えなくなくなる。これを避けるためには、生成された昇
圧電位を検出して、検出結果に基づいた電位制御を行う
ことが必要になる。
【0004】同様の電位検出・電位制御は、半導体装置
に於てグランド電圧より低い電位に設定されるべき基板
電圧に関しても行われる必要がある。
に於てグランド電圧より低い電位に設定されるべき基板
電圧に関しても行われる必要がある。
【0005】
【発明が解決しようとする課題】こうした電位検出のた
めの電位検出回路は、検出対象の電位を抵抗分圧して、
分圧電位を基準電位と比較することで電位の検出を行
う。この電位検出回路は常時動作するため、抵抗分圧す
る部分で電力を常時消費することになる。この消費電力
量は僅かなものであるが、近年半導体装置の低消費電力
化が進められた結果、この僅かな消費分も無視できない
状況となっている。
めの電位検出回路は、検出対象の電位を抵抗分圧して、
分圧電位を基準電位と比較することで電位の検出を行
う。この電位検出回路は常時動作するため、抵抗分圧す
る部分で電力を常時消費することになる。この消費電力
量は僅かなものであるが、近年半導体装置の低消費電力
化が進められた結果、この僅かな消費分も無視できない
状況となっている。
【0006】従って本発明は、半導体装置に於て電位検
出回路での電力消費を低減することを目的とする。
出回路での電力消費を低減することを目的とする。
【0007】
【課題を解決するための手段】請求項1の発明に於て
は、第1の電圧を消費する半導体装置は、該第1の電圧
の電位を検出する電位検出回路と、該消費が開始される
タイミングに応じて該電位検出回路を所定期間動作させ
る制御回路を含むことを特徴とする。上記発明に於て
は、消費が開始されるタイミングに応じて電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
は、第1の電圧を消費する半導体装置は、該第1の電圧
の電位を検出する電位検出回路と、該消費が開始される
タイミングに応じて該電位検出回路を所定期間動作させ
る制御回路を含むことを特徴とする。上記発明に於て
は、消費が開始されるタイミングに応じて電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
【0008】請求項2の発明に於ては、請求項1記載の
半導体装置に於て、前記制御回路は、該消費が開始され
るタイミングを示す検査開始信号を受け取ると、該電位
検出回路を所定期間動作させることを特徴とする。上記
発明に於ては、消費が開始されるタイミングから電位検
出回路を所定期間だけ動作させるので、消費が開始され
る前或いは電位検出が終了した後に無駄な電位検出動作
を行うことがなく、電位検出回路に於ける電力消費量を
低減することが出来る。
半導体装置に於て、前記制御回路は、該消費が開始され
るタイミングを示す検査開始信号を受け取ると、該電位
検出回路を所定期間動作させることを特徴とする。上記
発明に於ては、消費が開始されるタイミングから電位検
出回路を所定期間だけ動作させるので、消費が開始され
る前或いは電位検出が終了した後に無駄な電位検出動作
を行うことがなく、電位検出回路に於ける電力消費量を
低減することが出来る。
【0009】請求項3の発明に於ては、請求項1記載の
半導体装置に於て、前記第1の電圧を消費して動作する
負荷回路と、該負荷回路の動作開始を指示すると共に検
出開始信号を前記制御回路に供給するトリガー回路を更
に含み、前記制御回路は、該検出開始信号を受け取ると
該電位検出回路を所定期間動作させることを特徴とす
る。
半導体装置に於て、前記第1の電圧を消費して動作する
負荷回路と、該負荷回路の動作開始を指示すると共に検
出開始信号を前記制御回路に供給するトリガー回路を更
に含み、前記制御回路は、該検出開始信号を受け取ると
該電位検出回路を所定期間動作させることを特徴とす
る。
【0010】上記発明に於ては、消費が開始されるタイ
ミングを指示する信号を負荷回路の動作開始を指示する
トリガー回路から受け取ることによって、制御回路に於
て消費が開始されるタイミングを知ることが出来る。請
求項4の発明に於ては、請求項3記載の半導体装置に於
て、前記第1の電圧を生成すると共に、該第1の電圧が
所望の電位と異なることを前記電位検出回路が検出する
場合には、該第1の電圧を該所望の電位に調整する内部
電圧生成回路を更に含むことを特徴とする。
ミングを指示する信号を負荷回路の動作開始を指示する
トリガー回路から受け取ることによって、制御回路に於
て消費が開始されるタイミングを知ることが出来る。請
求項4の発明に於ては、請求項3記載の半導体装置に於
て、前記第1の電圧を生成すると共に、該第1の電圧が
所望の電位と異なることを前記電位検出回路が検出する
場合には、該第1の電圧を該所望の電位に調整する内部
電圧生成回路を更に含むことを特徴とする。
【0011】上記発明に於ては、電位検出回路の検出結
果に応じて電圧調整することで、消費によって所望の電
位とは異なってしまった電圧を、所望の電圧に戻すこと
が出来る。請求項5の発明に於ては、請求項1記載の半
導体装置に於て、前記電位検出回路は、該第1の電圧を
分圧して第2の電圧を生成する分圧回路と、該第2の電
圧と参照電圧とを比較する比較回路を含むことを特徴と
する。
果に応じて電圧調整することで、消費によって所望の電
位とは異なってしまった電圧を、所望の電圧に戻すこと
が出来る。請求項5の発明に於ては、請求項1記載の半
導体装置に於て、前記電位検出回路は、該第1の電圧を
分圧して第2の電圧を生成する分圧回路と、該第2の電
圧と参照電圧とを比較する比較回路を含むことを特徴と
する。
【0012】上記発明に於ては、分圧回路と比較回路と
を用いて、電位検出を行うことが出来る。請求項6の発
明に於ては、請求項1記載の半導体装置に於て、前記制
御回路は、前記第1の電圧が所望の電位と異なることを
前記電位検出回路が検出すると、該電位検出回路の動作
を停止させることを特徴とする。
を用いて、電位検出を行うことが出来る。請求項6の発
明に於ては、請求項1記載の半導体装置に於て、前記制
御回路は、前記第1の電圧が所望の電位と異なることを
前記電位検出回路が検出すると、該電位検出回路の動作
を停止させることを特徴とする。
【0013】上記発明に於ては、電位検出回路に於て検
出した電位が所望の電位と異なることが判明したときに
は、電位検出回路の役割は終了したものとして、電位検
出回路の動作を停止する。従って、検出された電位が所
望の電位と異なることが検出された後で無駄な電位検出
動作を行うことがないので、電位検出回路に於ける電力
消費量を低減することが出来る。
出した電位が所望の電位と異なることが判明したときに
は、電位検出回路の役割は終了したものとして、電位検
出回路の動作を停止する。従って、検出された電位が所
望の電位と異なることが検出された後で無駄な電位検出
動作を行うことがないので、電位検出回路に於ける電力
消費量を低減することが出来る。
【0014】請求項7の発明に於ては、請求項2記載の
半導体装置に於て、前記制御回路は、前記検査開始信号
を受け取ってから所定時間の後に前記電位検出回路の動
作を開始させ、前記所定期間動作させることを特徴とす
る。上記発明に於ては、検査開始信号のタイミングより
実際の電力消費のタイミングが遅れる場合に、実際の電
力消費のタイミングより前に無駄な電位検出動作を行う
ことがないので、電位検出回路に於ける電力消費量を低
減することが出来る。
半導体装置に於て、前記制御回路は、前記検査開始信号
を受け取ってから所定時間の後に前記電位検出回路の動
作を開始させ、前記所定期間動作させることを特徴とす
る。上記発明に於ては、検査開始信号のタイミングより
実際の電力消費のタイミングが遅れる場合に、実際の電
力消費のタイミングより前に無駄な電位検出動作を行う
ことがないので、電位検出回路に於ける電力消費量を低
減することが出来る。
【0015】請求項8の発明に於ては、半導体装置は、
所定の電圧で動作する内部回路と、該内部回路の動作開
始タイミングに応じて所定の期間だけ動作して該所定の
電圧の電位を検出する電位検出回路を含むことを特徴と
する。上記発明に於ては、所定の電圧を消費する内部回
路の動作が開始されるタイミングに応じて電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
所定の電圧で動作する内部回路と、該内部回路の動作開
始タイミングに応じて所定の期間だけ動作して該所定の
電圧の電位を検出する電位検出回路を含むことを特徴と
する。上記発明に於ては、所定の電圧を消費する内部回
路の動作が開始されるタイミングに応じて電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
【0016】請求項9の発明に於ては、請求項8記載の
半導体装置に於て、前記電位検出回路は、前記動作開始
タイミングを起点として前記所定の期間だけ動作して前
記所定の電圧の電位を検出することを特徴とする。上記
発明に於ては、所定の電圧を消費する内部回路の動作が
開始されるタイミングを起点として電位検出回路を所定
期間だけ動作させるので、消費が開始される前或いは電
位検出が終了した後に無駄な電位検出動作を行うことが
なく、電位検出回路に於ける電力消費量を低減すること
が出来る。
半導体装置に於て、前記電位検出回路は、前記動作開始
タイミングを起点として前記所定の期間だけ動作して前
記所定の電圧の電位を検出することを特徴とする。上記
発明に於ては、所定の電圧を消費する内部回路の動作が
開始されるタイミングを起点として電位検出回路を所定
期間だけ動作させるので、消費が開始される前或いは電
位検出が終了した後に無駄な電位検出動作を行うことが
なく、電位検出回路に於ける電力消費量を低減すること
が出来る。
【0017】請求項10の発明に於ては、請求項8記載
の半導体装置に於て、前記電位検出回路は、前記所定の
電圧の電位が所望の電位と異なることを検出すると、動
作を停止することを特徴とする。上記発明に於ては、電
位検出回路に於て検出した電位が所望の電位と異なるこ
とが判明したときには、電位検出回路の役割は終了した
ものとして、電位検出回路の動作を停止する。従って、
検出された電位が所望の電位と異なることが検出された
後で無駄な電位検出動作を行うことがないので、電位検
出回路に於ける電力消費量を低減することが出来る。
の半導体装置に於て、前記電位検出回路は、前記所定の
電圧の電位が所望の電位と異なることを検出すると、動
作を停止することを特徴とする。上記発明に於ては、電
位検出回路に於て検出した電位が所望の電位と異なるこ
とが判明したときには、電位検出回路の役割は終了した
ものとして、電位検出回路の動作を停止する。従って、
検出された電位が所望の電位と異なることが検出された
後で無駄な電位検出動作を行うことがないので、電位検
出回路に於ける電力消費量を低減することが出来る。
【0018】請求項11の発明に於ては、電位検出回路
は、所定の電圧を供給する電源線と、該所定の電圧の消
費が開始されるタイミングに応じて所定の期間だけ動作
して該所定の電圧の電位を検出する回路を含むことを特
徴とする。上記発明に於ては、所定の電圧の消費が開始
されるタイミングに応じて電位検出回路を所定期間だけ
動作させるので、消費が開始される前或いは電位検出が
終了した後に無駄な電位検出動作を行うことがなく、電
位検出回路に於ける電力消費量を低減することが出来
る。
は、所定の電圧を供給する電源線と、該所定の電圧の消
費が開始されるタイミングに応じて所定の期間だけ動作
して該所定の電圧の電位を検出する回路を含むことを特
徴とする。上記発明に於ては、所定の電圧の消費が開始
されるタイミングに応じて電位検出回路を所定期間だけ
動作させるので、消費が開始される前或いは電位検出が
終了した後に無駄な電位検出動作を行うことがなく、電
位検出回路に於ける電力消費量を低減することが出来
る。
【0019】請求項12の発明に於ては、請求項11記
載の電位検出回路に於て、前記消費が開始されるタイミ
ングを起点として前記所定の期間だけ動作して前記所定
の電圧の電位を検出することを特徴とする。上記発明に
於ては、所定の電圧の消費が開始されるタイミングを起
点として電位検出回路を所定期間だけ動作させるので、
消費が開始される前或いは電位検出が終了した後に無駄
な電位検出動作を行うことがなく、電位検出回路に於け
る電力消費量を低減することが出来る。
載の電位検出回路に於て、前記消費が開始されるタイミ
ングを起点として前記所定の期間だけ動作して前記所定
の電圧の電位を検出することを特徴とする。上記発明に
於ては、所定の電圧の消費が開始されるタイミングを起
点として電位検出回路を所定期間だけ動作させるので、
消費が開始される前或いは電位検出が終了した後に無駄
な電位検出動作を行うことがなく、電位検出回路に於け
る電力消費量を低減することが出来る。
【0020】請求項13の発明に於ては、請求項11記
載の電位検出回路に於て、前記所定の電圧の電位が所望
の電位と異なることを検出すると、動作を停止すること
を特徴とする。上記発明に於ては、所定の電圧の消費が
開始されるタイミングに応じて電位検出回路を所定期間
だけ動作させるので、消費が開始される前或いは電位検
出が終了した後に無駄な電位検出動作を行うことがな
く、電位検出回路に於ける電力消費量を低減することが
出来る。
載の電位検出回路に於て、前記所定の電圧の電位が所望
の電位と異なることを検出すると、動作を停止すること
を特徴とする。上記発明に於ては、所定の電圧の消費が
開始されるタイミングに応じて電位検出回路を所定期間
だけ動作させるので、消費が開始される前或いは電位検
出が終了した後に無駄な電位検出動作を行うことがな
く、電位検出回路に於ける電力消費量を低減することが
出来る。
【0021】請求項14の発明に於いては、ローアクセ
ス動作及びプリチャージ動作を行う際に昇圧電圧を消費
する半導体記憶装置は、該昇圧電圧の電位を検出する電
位検出回路と、該ローアクセス動作及び該プリチャージ
動作が開始されるタイミングに応じて該電位検出回路を
所定期間動作させる制御回路を含むことを特徴とする。
ス動作及びプリチャージ動作を行う際に昇圧電圧を消費
する半導体記憶装置は、該昇圧電圧の電位を検出する電
位検出回路と、該ローアクセス動作及び該プリチャージ
動作が開始されるタイミングに応じて該電位検出回路を
所定期間動作させる制御回路を含むことを特徴とする。
【0022】上記発明に於ては、ローアクセス動作及び
プリチャージ動作が開始されるタイミングに応じて電位
検出回路を所定期間だけ動作させるので、昇圧電圧の消
費が開始される前或いは電位検出が終了した後に無駄な
電位検出動作を行うことがなく、電位検出回路に於ける
電力消費量を低減することが出来る。
プリチャージ動作が開始されるタイミングに応じて電位
検出回路を所定期間だけ動作させるので、昇圧電圧の消
費が開始される前或いは電位検出が終了した後に無駄な
電位検出動作を行うことがなく、電位検出回路に於ける
電力消費量を低減することが出来る。
【0023】
【発明の実施の形態】以下に、本発明の実施例を添付の
図面を用いて説明する。図1は、本発明の第1の実施例
による電位検出回路を半導体装置に適用した構成を示す
図である。図1の半導体装置10は、電位検出回路1
1、トリガー回路12、負荷回路13、内部電圧発生回
路14を含む。ここで電位検出回路11が本発明による
構成要素であり、トリガー回路12、負荷回路13、及
び内部電圧発生回路14は一般に半導体装置で用いられ
る構成要素である。
図面を用いて説明する。図1は、本発明の第1の実施例
による電位検出回路を半導体装置に適用した構成を示す
図である。図1の半導体装置10は、電位検出回路1
1、トリガー回路12、負荷回路13、内部電圧発生回
路14を含む。ここで電位検出回路11が本発明による
構成要素であり、トリガー回路12、負荷回路13、及
び内部電圧発生回路14は一般に半導体装置で用いられ
る構成要素である。
【0024】内部電圧発生回路14は、半導体装置10
内部で使用される内部電圧を生成する。例えばDRAM
等の半導体記憶装置の場合、内部電圧発生回路14は、
昇圧電圧を生成する昇圧回路、基板電圧を生成する基板
電圧生成回路等である。内部電圧発生回路14で生成さ
れた電圧Vは、負荷回路13に供給され消費される。負
荷回路13は、半導体装置10内でデータの処理、デー
タの記憶、及び/或いは動作の制御等を行う回路であ
り、例えばDRAM等の半導体記憶装置の場合、メモリ
コア回路、デコーダ回路、及び/或いは制御回路等に相
当する。
内部で使用される内部電圧を生成する。例えばDRAM
等の半導体記憶装置の場合、内部電圧発生回路14は、
昇圧電圧を生成する昇圧回路、基板電圧を生成する基板
電圧生成回路等である。内部電圧発生回路14で生成さ
れた電圧Vは、負荷回路13に供給され消費される。負
荷回路13は、半導体装置10内でデータの処理、デー
タの記憶、及び/或いは動作の制御等を行う回路であ
り、例えばDRAM等の半導体記憶装置の場合、メモリ
コア回路、デコーダ回路、及び/或いは制御回路等に相
当する。
【0025】トリガー回路12は、外部からの信号入力
に応じて、負荷回路13に動作開始を指示する回路であ
る。例えば図1の半導体装置10がDRAM等の半導体
記憶装置であり、負荷回路13がメモリコア回路及びロ
ーデコーダ等のローアクセス用の制御回路を含むとす
る。この場合、トリガー回路12は、RASコマンドを
受けてRAS信号を生成するコマンドデコーダ及びRA
S信号生成回路に相当し、このRAS信号が負荷回路1
3に供給されることで、負荷回路13に於てローアドレ
スアクセス動作が行われる。
に応じて、負荷回路13に動作開始を指示する回路であ
る。例えば図1の半導体装置10がDRAM等の半導体
記憶装置であり、負荷回路13がメモリコア回路及びロ
ーデコーダ等のローアクセス用の制御回路を含むとす
る。この場合、トリガー回路12は、RASコマンドを
受けてRAS信号を生成するコマンドデコーダ及びRA
S信号生成回路に相当し、このRAS信号が負荷回路1
3に供給されることで、負荷回路13に於てローアドレ
スアクセス動作が行われる。
【0026】電位検出回路11は、負荷回路13で消費
される電圧Vを受け取り、電圧Vを分圧した電圧を基準
電圧VREFと比較することで、電圧Vの電位を検出す
る。従来の電位検出回路はこの電位検出動作を常時行っ
ていたが、本発明の電位検出回路11は、トリガー回路
12が負荷回路13をトリガーする信号を受け取り、こ
の信号により電位検出動作を開始する。電位検出回路1
1は、電位検出動作を開始してから所定の時間が経過す
ると電位検出動作を終了する。
される電圧Vを受け取り、電圧Vを分圧した電圧を基準
電圧VREFと比較することで、電圧Vの電位を検出す
る。従来の電位検出回路はこの電位検出動作を常時行っ
ていたが、本発明の電位検出回路11は、トリガー回路
12が負荷回路13をトリガーする信号を受け取り、こ
の信号により電位検出動作を開始する。電位検出回路1
1は、電位検出動作を開始してから所定の時間が経過す
ると電位検出動作を終了する。
【0027】このように負荷回路13が動作を開始する
のにタイミングを合わせて電位検出回路11が電位検出
動作を開始するので、負荷回路13での電力消費による
電圧Vの電位降下を確実に検出することが出来る。また
上述のように、電位検出回路11による電位検出動作
は、予め決められた一定の期間だけ行われる。この期間
の長さは、例えば、負荷回路13の動作期間が略一定で
あり予め分かっているような場合には、負荷回路13の
動作期間と同等の長さとすればよい。また負荷回路13
の動作期間が未知であっても消費電力量に大きな変動が
なければ、適当な所定期間内に電圧Vの低下が検出され
なければ以降も電位降下が起こる可能性は少ないので、
電位検出動作をこの所定期間後に停止しても問題はな
い。
のにタイミングを合わせて電位検出回路11が電位検出
動作を開始するので、負荷回路13での電力消費による
電圧Vの電位降下を確実に検出することが出来る。また
上述のように、電位検出回路11による電位検出動作
は、予め決められた一定の期間だけ行われる。この期間
の長さは、例えば、負荷回路13の動作期間が略一定で
あり予め分かっているような場合には、負荷回路13の
動作期間と同等の長さとすればよい。また負荷回路13
の動作期間が未知であっても消費電力量に大きな変動が
なければ、適当な所定期間内に電圧Vの低下が検出され
なければ以降も電位降下が起こる可能性は少ないので、
電位検出動作をこの所定期間後に停止しても問題はな
い。
【0028】本発明の電位検出回路11は、このように
負荷回路13による電位低下を確実に検出することが出
来ると共に、電位降下が起こりえない負荷回路13の動
作開始前には電位検出動作を行わず、また電位検出動作
開始から所定時間経過後には動作を停止するので、電位
検出回路11内部における電力消費を必要最小限に抑さ
えることが出来る。
負荷回路13による電位低下を確実に検出することが出
来ると共に、電位降下が起こりえない負荷回路13の動
作開始前には電位検出動作を行わず、また電位検出動作
開始から所定時間経過後には動作を停止するので、電位
検出回路11内部における電力消費を必要最小限に抑さ
えることが出来る。
【0029】図1に於て、電位検出回路11は、パルス
発生回路20と、負荷21及び22、NMOSトランジ
スタ23乃至26、インバータ27、及び抵抗R1及び
R2を含む。負荷21及び22とNMOSトランジスタ
23乃至26は、差動増幅器を構成する。また抵抗R1
及びR2は電圧Vを分圧する分圧回路を構成する。差動
増幅器及び分圧回路が、電圧Vの電位を実際に検出する
電位検出回路を構成する。NMOSトランジスタ25及
び26は、分圧回路及び差動増幅器の動作/非動作を制
御するスイッチの役割を果たす。このNMOSトランジ
スタ25及び26のゲートには、パルス発生回路20の
出力が供給される。
発生回路20と、負荷21及び22、NMOSトランジ
スタ23乃至26、インバータ27、及び抵抗R1及び
R2を含む。負荷21及び22とNMOSトランジスタ
23乃至26は、差動増幅器を構成する。また抵抗R1
及びR2は電圧Vを分圧する分圧回路を構成する。差動
増幅器及び分圧回路が、電圧Vの電位を実際に検出する
電位検出回路を構成する。NMOSトランジスタ25及
び26は、分圧回路及び差動増幅器の動作/非動作を制
御するスイッチの役割を果たす。このNMOSトランジ
スタ25及び26のゲートには、パルス発生回路20の
出力が供給される。
【0030】パルス発生回路20は、トリガー回路12
からの信号を入力として、信号入力があると所定期間H
IGHを保つパルス信号Pを生成する。このパルス信号
PによってNMOSトランジスタ25及び26が導通さ
れ、上記所定期間の間だけ分圧回路及び差動増幅器が動
作する。差動増幅器は分圧回路で分圧された分圧電圧V
DIVと参照電圧VREFとを比較して、分圧電圧VD
IVの方が低い場合には、インバータ27の入力にLO
Wを供給する。従ってこの場合、電位検出回路11は、
HIGHレベルである信号OUTを出力する。
からの信号を入力として、信号入力があると所定期間H
IGHを保つパルス信号Pを生成する。このパルス信号
PによってNMOSトランジスタ25及び26が導通さ
れ、上記所定期間の間だけ分圧回路及び差動増幅器が動
作する。差動増幅器は分圧回路で分圧された分圧電圧V
DIVと参照電圧VREFとを比較して、分圧電圧VD
IVの方が低い場合には、インバータ27の入力にLO
Wを供給する。従ってこの場合、電位検出回路11は、
HIGHレベルである信号OUTを出力する。
【0031】電位検出回路11は、HIGHレベルであ
る信号OUTを出力することによって、内部電圧発生回
路14に出力電圧Vの調整を行わせる。なお昇圧回路或
いは基板電圧発生回路等である内部電圧発生回路14の
動作は従来技術の範囲内であるので説明を省略する。図
2は、図1の半導体装置10の電位検出に関する動作を
説明するタイミングチャートである。
る信号OUTを出力することによって、内部電圧発生回
路14に出力電圧Vの調整を行わせる。なお昇圧回路或
いは基板電圧発生回路等である内部電圧発生回路14の
動作は従来技術の範囲内であるので説明を省略する。図
2は、図1の半導体装置10の電位検出に関する動作を
説明するタイミングチャートである。
【0032】図2に示されるように、パルス発生回路2
0への入力である検出開始信号がHIGHになると、パ
ルス発生回路20の出力であるパルス信号Pが所定の期
間だけHIGHになる。検出開始信号は、トリガー回路
12から負荷回路13に供給されるトリガー信号でもあ
るので、検出開始信号がHIGHになると負荷回路13
が動作を開始して電圧Vが降下する。電圧Vと同様に、
電圧Vを分圧した分圧電圧VDIVも降下する。図2に
於て、分圧電圧VDIVと重ねて示されるのは参照電圧
VREFである。パルス信号PがHIGHである間に分
圧電圧VDIVが参照電圧VREFを下回ると、電位検
出回路11の出力である信号OUTがHIGHになる。
信号OUTがHIGHになると内部電圧発生回路14が
出力電圧Vを調整するので、図2に示されるように、電
圧V及び分圧電圧VDIVは当初のレベルにまで戻され
る。
0への入力である検出開始信号がHIGHになると、パ
ルス発生回路20の出力であるパルス信号Pが所定の期
間だけHIGHになる。検出開始信号は、トリガー回路
12から負荷回路13に供給されるトリガー信号でもあ
るので、検出開始信号がHIGHになると負荷回路13
が動作を開始して電圧Vが降下する。電圧Vと同様に、
電圧Vを分圧した分圧電圧VDIVも降下する。図2に
於て、分圧電圧VDIVと重ねて示されるのは参照電圧
VREFである。パルス信号PがHIGHである間に分
圧電圧VDIVが参照電圧VREFを下回ると、電位検
出回路11の出力である信号OUTがHIGHになる。
信号OUTがHIGHになると内部電圧発生回路14が
出力電圧Vを調整するので、図2に示されるように、電
圧V及び分圧電圧VDIVは当初のレベルにまで戻され
る。
【0033】図3は、パルス発生回路20の回路構成を
示す回路図である。図3のパルス発生回路20は、NA
ND回路31及び32、インバータ33、逆相遅延回路
34を含む。逆相遅延回路34は、複数のインバータ3
5−1乃至35−n(n:奇数)を含む。NAND回路
31及び32はラッチを構成し、初期状態に於て、図3
に示すようにラッチの2つの入力は共にHIGHであ
る。この初期状態で、ラッチは、NAND回路31の出
力がLOWである状態を保持している。従ってパルス発
生回路20の出力パルス信号Pは、初期状態に於てLO
Wである。
示す回路図である。図3のパルス発生回路20は、NA
ND回路31及び32、インバータ33、逆相遅延回路
34を含む。逆相遅延回路34は、複数のインバータ3
5−1乃至35−n(n:奇数)を含む。NAND回路
31及び32はラッチを構成し、初期状態に於て、図3
に示すようにラッチの2つの入力は共にHIGHであ
る。この初期状態で、ラッチは、NAND回路31の出
力がLOWである状態を保持している。従ってパルス発
生回路20の出力パルス信号Pは、初期状態に於てLO
Wである。
【0034】検出開始信号がHIGHになると、インバ
ータ33からの出力がLOWになり、ラッチの状態が反
転してNAND回路31の出力がHIGHになる。これ
によりパルス発生回路20の出力信号PはHIGHに転
じる。NAND回路31の出力のHIGHへの変化は、
逆相遅延回路34内を遅延されながら伝播し、所定時間
後にラッチを構成するNAND回路32にLOWへの変
化として入力される。この時点では検出開始信号は既に
LOWに戻っている。従って、逆相遅延回路34からN
AND回路32への入力がLOWに変化すると、ラッチ
の状態が更に反転して初期状態に戻る。これによりパル
ス発生回路20の出力信号PはLOWに戻る。
ータ33からの出力がLOWになり、ラッチの状態が反
転してNAND回路31の出力がHIGHになる。これ
によりパルス発生回路20の出力信号PはHIGHに転
じる。NAND回路31の出力のHIGHへの変化は、
逆相遅延回路34内を遅延されながら伝播し、所定時間
後にラッチを構成するNAND回路32にLOWへの変
化として入力される。この時点では検出開始信号は既に
LOWに戻っている。従って、逆相遅延回路34からN
AND回路32への入力がLOWに変化すると、ラッチ
の状態が更に反転して初期状態に戻る。これによりパル
ス発生回路20の出力信号PはLOWに戻る。
【0035】このようにしてパルス発生回路30は、パ
ルス信号Pを生成し、このパルス信号PがHIGHであ
る期間は、逆相遅延回路34の遅延時間によって決定さ
れる。従って、逆相遅延回路34を構成する遅延素子
(インバータ35−1乃至35−n)の数等を調整する
ことで、所望のパルス幅のパルス信号Pを生成すること
が出来る。
ルス信号Pを生成し、このパルス信号PがHIGHであ
る期間は、逆相遅延回路34の遅延時間によって決定さ
れる。従って、逆相遅延回路34を構成する遅延素子
(インバータ35−1乃至35−n)の数等を調整する
ことで、所望のパルス幅のパルス信号Pを生成すること
が出来る。
【0036】図4は、本発明の第2の実施例による電位
検出回路を半導体装置に適用した構成を示す図である。
図4に於て、図1と同一の構成要素は同一の番号によっ
て参照され、その説明は省略する。図4の半導体装置1
0Aは、電位検出回路11A、トリガー回路12、負荷
回路13、内部電圧発生回路14を含む。これらの構成
要素のうちで、電位検出回路11Aだけが図1の構成要
素と異なる。電位検出回路11Aに於ては、電位検出回
路11Aの出力(インバータ27の出力)である信号O
UTが、パルス発生回路20Aにフィードバックされ
る。
検出回路を半導体装置に適用した構成を示す図である。
図4に於て、図1と同一の構成要素は同一の番号によっ
て参照され、その説明は省略する。図4の半導体装置1
0Aは、電位検出回路11A、トリガー回路12、負荷
回路13、内部電圧発生回路14を含む。これらの構成
要素のうちで、電位検出回路11Aだけが図1の構成要
素と異なる。電位検出回路11Aに於ては、電位検出回
路11Aの出力(インバータ27の出力)である信号O
UTが、パルス発生回路20Aにフィードバックされ
る。
【0037】パルス発生回路20Aは、トリガー回路1
2から検出開始信号が入力されると、所定期間HIGH
を保つパルス信号Pを生成する。但しパルス発生回路2
0Aは、フィードバックされる信号OUTがHIGHに
なると、上記所定期間内であってもパルス信号PをLO
Wにリセットする。即ち、電圧Vの電位降下が検出さ
れ、信号OUTによって内部電圧発生回路14に対して
電圧調整が指示されると、パルス信号PがLOWにリセ
ットされる。このリセット動作によって、電位検出回路
11Aの電位検出動作が停止される。
2から検出開始信号が入力されると、所定期間HIGH
を保つパルス信号Pを生成する。但しパルス発生回路2
0Aは、フィードバックされる信号OUTがHIGHに
なると、上記所定期間内であってもパルス信号PをLO
Wにリセットする。即ち、電圧Vの電位降下が検出さ
れ、信号OUTによって内部電圧発生回路14に対して
電圧調整が指示されると、パルス信号PがLOWにリセ
ットされる。このリセット動作によって、電位検出回路
11Aの電位検出動作が停止される。
【0038】図5は、図4の半導体装置10Aの電位検
出に関する動作を説明するタイミングチャートである。
図5に示されるように、検出開始信号がHIGHになる
と、パルス信号PがHIGHになる。パルス信号Pは、
リセットされない限りは、点線で示される所定の期間だ
けHIGHを保つ。図5の場合には、パルス信号PがH
IGHである間に電圧V及び分圧電圧VDIVが降下す
るので、信号OUTがHIGHになり、パルス信号Pは
リセットされる。即ち予定されていた所定の期間よりも
早く、パルス信号PはLOWに戻る。また信号OUTが
HIGHになったことで、内部電圧発生回路14が出力
電圧Vを調整するので、図5に示されるように、電圧V
及び分圧電圧VDIVは当初のレベルにまで戻される。
出に関する動作を説明するタイミングチャートである。
図5に示されるように、検出開始信号がHIGHになる
と、パルス信号PがHIGHになる。パルス信号Pは、
リセットされない限りは、点線で示される所定の期間だ
けHIGHを保つ。図5の場合には、パルス信号PがH
IGHである間に電圧V及び分圧電圧VDIVが降下す
るので、信号OUTがHIGHになり、パルス信号Pは
リセットされる。即ち予定されていた所定の期間よりも
早く、パルス信号PはLOWに戻る。また信号OUTが
HIGHになったことで、内部電圧発生回路14が出力
電圧Vを調整するので、図5に示されるように、電圧V
及び分圧電圧VDIVは当初のレベルにまで戻される。
【0039】このように図4及び図5に示される第2の
実施例に於ては、電位降下を検出した場合には、予定さ
れていた期間より早く電位検出回路11Aの電位検出動
作を停止させる。即ち、電位降下が検出された時点で電
位検出回路11Aの役割は終了したわけであるから、そ
の後の無駄な電位検出動作を行わないことによって、電
力消費量を更に削減することが出来る。なお電位降下が
検出されない限りは、当初の予定どおり所定期間の間だ
け電位を監視する。
実施例に於ては、電位降下を検出した場合には、予定さ
れていた期間より早く電位検出回路11Aの電位検出動
作を停止させる。即ち、電位降下が検出された時点で電
位検出回路11Aの役割は終了したわけであるから、そ
の後の無駄な電位検出動作を行わないことによって、電
力消費量を更に削減することが出来る。なお電位降下が
検出されない限りは、当初の予定どおり所定期間の間だ
け電位を監視する。
【0040】図6は、パルス発生回路20Aの回路構成
を示す回路図である。図6に於て、図3と同一の構成要
素は同一の番号で参照され、その説明は省略する。図3
のパルス発生回路20の構成と異なり、図6のパルス発
生回路20Aは、リセット可能な同相遅延回路34A及
びNOR回路37を含む。同相遅延回路34Aは、イン
バータ35−1乃至35−m(m:偶数)と、NOR回
路36−1乃至36−mを含む。NOR回路36−1乃
至36−mの一方の入力には、フィードバックされた信
号OUTが入力される。信号OUTがLOWの場合、N
OR回路36−1乃至36−mは他方の入力に対するイ
ンバータとして動作する。またNOR回路37もまた、
一方の入力である信号OUTがLOWの場合には、他方
の入力に対するインバータとして動作する。従って信号
OUTがLOWの場合には、同相遅延回路34AとNO
R回路37とは、図3の逆相遅延回路34と同様に信号
を遅延させながら伝播させ、逆相の信号を出力する。従
って信号OUTがLOWである限り、図6のパルス発生
回路20Aは、図3のパルス発生回路20と同一の動作
をする。
を示す回路図である。図6に於て、図3と同一の構成要
素は同一の番号で参照され、その説明は省略する。図3
のパルス発生回路20の構成と異なり、図6のパルス発
生回路20Aは、リセット可能な同相遅延回路34A及
びNOR回路37を含む。同相遅延回路34Aは、イン
バータ35−1乃至35−m(m:偶数)と、NOR回
路36−1乃至36−mを含む。NOR回路36−1乃
至36−mの一方の入力には、フィードバックされた信
号OUTが入力される。信号OUTがLOWの場合、N
OR回路36−1乃至36−mは他方の入力に対するイ
ンバータとして動作する。またNOR回路37もまた、
一方の入力である信号OUTがLOWの場合には、他方
の入力に対するインバータとして動作する。従って信号
OUTがLOWの場合には、同相遅延回路34AとNO
R回路37とは、図3の逆相遅延回路34と同様に信号
を遅延させながら伝播させ、逆相の信号を出力する。従
って信号OUTがLOWである限り、図6のパルス発生
回路20Aは、図3のパルス発生回路20と同一の動作
をする。
【0041】NAND回路31及び32からなるラッチ
に於て、図6に示される入出力のHIGH/LOWの状
態は、パルス信号PがHIGHである間、即ちNAND
回路31の出力のHIGHへの変化が同相遅延回路34
Aを伝播している間の状態を示す。この状態で信号OU
TがHIGHになると、NOR回路37の出力がLOW
になり、ラッチの状態が反転される。従ってパルス信号
PがLOWに戻される。また、同相遅延回路34AのN
OR回路36−1乃至36−mは全てLOWにされるの
で、同相遅延回路34A内を伝播しているNAND回路
31の出力のHIGHへの変化は打ち消される。
に於て、図6に示される入出力のHIGH/LOWの状
態は、パルス信号PがHIGHである間、即ちNAND
回路31の出力のHIGHへの変化が同相遅延回路34
Aを伝播している間の状態を示す。この状態で信号OU
TがHIGHになると、NOR回路37の出力がLOW
になり、ラッチの状態が反転される。従ってパルス信号
PがLOWに戻される。また、同相遅延回路34AのN
OR回路36−1乃至36−mは全てLOWにされるの
で、同相遅延回路34A内を伝播しているNAND回路
31の出力のHIGHへの変化は打ち消される。
【0042】従って、パルス信号PがHIGHである間
に信号OUTがHIGHになると、パルス信号PがLO
Wに戻されると共に、パルス発生回路20Aの内部の状
態は全て初期状態に戻される。図7は、第3の実施例に
よる電位検出回路を示す構成図である。図7に於て、図
1と同一の構成要素は同一の番号で参照され、その説明
は省略する。
に信号OUTがHIGHになると、パルス信号PがLO
Wに戻されると共に、パルス発生回路20Aの内部の状
態は全て初期状態に戻される。図7は、第3の実施例に
よる電位検出回路を示す構成図である。図7に於て、図
1と同一の構成要素は同一の番号で参照され、その説明
は省略する。
【0043】図1の負荷回路13は、トリガー回路12
からの動作開始の指示により動作を開始しても、実際の
電圧Vの消費は動作開始から若干遅れる可能性がある。
また負荷回路13が電圧Vを消費しても、直ちに電圧V
が降下するとは限らない。そこで図7の電位検出回路1
1Bに於ては、図1の電位検出回路11Aに対して、遅
延回路28が付加的に設けられている。遅延回路28
は、検出開始信号入力から電圧降下までには時間遅れが
あることを想定し、検出開始信号を遅延させてパルス発
生回路20に入力する。これによって、実際に電圧Vが
降下を始める前には、電位検出回路11Bが電位検出動
作を行わないようにする。
からの動作開始の指示により動作を開始しても、実際の
電圧Vの消費は動作開始から若干遅れる可能性がある。
また負荷回路13が電圧Vを消費しても、直ちに電圧V
が降下するとは限らない。そこで図7の電位検出回路1
1Bに於ては、図1の電位検出回路11Aに対して、遅
延回路28が付加的に設けられている。遅延回路28
は、検出開始信号入力から電圧降下までには時間遅れが
あることを想定し、検出開始信号を遅延させてパルス発
生回路20に入力する。これによって、実際に電圧Vが
降下を始める前には、電位検出回路11Bが電位検出動
作を行わないようにする。
【0044】図8は、図7の電位検出回路11Bの動作
を説明するタイミングチャートである。図8に示される
ように、パルス発生回路20への入力である検出開始信
号がHIGHになると、遅延回路28の遅延時間分T1
だけ遅れて、パルス信号PがHIGHになる。また検出
開始信号がHIGHになるタイミングから時間T2だけ
遅れて、電圧Vが降下を開始する。電圧Vと同様に、電
圧Vを分圧した分圧電圧VDIVも、時間T2だけ遅れ
て降下を開始する。遅延回路28の遅延時間T1は、電
位降下の時間遅れT2と略一致するように設定される。
パルス信号PがHIGHである間に分圧電圧VDIVが
参照電圧VREFを下回ると、電位検出回路11の出力
である信号OUTがHIGHになる。信号OUTがHI
GHになると電圧Vが調整されて、図8に示されるよう
に、電圧V及び分圧電圧VDIVは当初のレベルにまで
戻される。
を説明するタイミングチャートである。図8に示される
ように、パルス発生回路20への入力である検出開始信
号がHIGHになると、遅延回路28の遅延時間分T1
だけ遅れて、パルス信号PがHIGHになる。また検出
開始信号がHIGHになるタイミングから時間T2だけ
遅れて、電圧Vが降下を開始する。電圧Vと同様に、電
圧Vを分圧した分圧電圧VDIVも、時間T2だけ遅れ
て降下を開始する。遅延回路28の遅延時間T1は、電
位降下の時間遅れT2と略一致するように設定される。
パルス信号PがHIGHである間に分圧電圧VDIVが
参照電圧VREFを下回ると、電位検出回路11の出力
である信号OUTがHIGHになる。信号OUTがHI
GHになると電圧Vが調整されて、図8に示されるよう
に、電圧V及び分圧電圧VDIVは当初のレベルにまで
戻される。
【0045】このように第3の実施例に於ては、検出開
始信号のタイミングから所定時間遅れて電位検出動作を
開始することで、電位降下が実際に起こるタイミングに
合わせて電位検出を行うことが出来る。従って、電位降
下が実際に起こる前に電位検出動作を開始して無駄な電
力を消費することがなく、また電位検出動作開始から所
定時間経過後には動作を停止するので、電位検出回路1
1B内部における電力消費を必要最小限に抑さえること
が出来る。
始信号のタイミングから所定時間遅れて電位検出動作を
開始することで、電位降下が実際に起こるタイミングに
合わせて電位検出を行うことが出来る。従って、電位降
下が実際に起こる前に電位検出動作を開始して無駄な電
力を消費することがなく、また電位検出動作開始から所
定時間経過後には動作を停止するので、電位検出回路1
1B内部における電力消費を必要最小限に抑さえること
が出来る。
【0046】図9は、第4の実施例による電位検出回路
を示す構成図である。図9に於て、図4及び図7と同一
の構成要素は同一の番号で参照し、その説明は省略す
る。図9の電位検出回路11Cに於ては、電位検出回路
11Cの出力(インバータ27の出力)である信号OU
Tが、パルス発生回路20Aにフィードバックされる。
それ以外の構成は、図7の第3の実施例による電位検出
回路11Bと同一である。
を示す構成図である。図9に於て、図4及び図7と同一
の構成要素は同一の番号で参照し、その説明は省略す
る。図9の電位検出回路11Cに於ては、電位検出回路
11Cの出力(インバータ27の出力)である信号OU
Tが、パルス発生回路20Aにフィードバックされる。
それ以外の構成は、図7の第3の実施例による電位検出
回路11Bと同一である。
【0047】図4の第2の実施例の場合と同様に、パル
ス発生回路20Aは、検出開始信号が入力されると所定
期間HIGHを保つパルス信号Pを生成するが、フィー
ドバックされる信号OUTがHIGHになると、上記所
定期間内であってもパルス信号PをLOWにリセットす
る。即ち、電圧Vの電位降下が検出されると、電位検出
回路11Cの役割が終了したと見做し、パルス信号Pを
LOWにリセットすることで、電位検出回路11Cの電
位検出動作を停止させる。
ス発生回路20Aは、検出開始信号が入力されると所定
期間HIGHを保つパルス信号Pを生成するが、フィー
ドバックされる信号OUTがHIGHになると、上記所
定期間内であってもパルス信号PをLOWにリセットす
る。即ち、電圧Vの電位降下が検出されると、電位検出
回路11Cの役割が終了したと見做し、パルス信号Pを
LOWにリセットすることで、電位検出回路11Cの電
位検出動作を停止させる。
【0048】図10は、図9の半導体装置10Cの電位
検出に関する動作を説明するタイミングチャートであ
る。図10に示されるように、パルス発生回路20への
入力である検出開始信号がHIGHになると、遅延回路
28の遅延時間分T1だけ遅れて、パルス信号PがHI
GHになる。また検出開始信号がHIGHになるタイミ
ングから時間T2だけ遅れて、電圧Vが降下を開始す
る。電圧Vと同様に、電圧Vを分圧した分圧電圧VDI
Vも、時間T2だけ遅れて降下を開始する。遅延回路2
8の遅延時間T1は、電位降下の時間遅れT2と略一致
するように設定される。パルス信号Pは、リセットされ
ない限りは、点線で示される所定の期間だけHIGHを
保つ。図10の場合には、パルス信号PがHIGHであ
る間に電圧V及び分圧電圧VDIVが降下するので、信
号OUTがHIGHになり、パルス信号Pはリセットさ
れる。即ち予定されていた所定の期間よりも早く、パル
ス信号PはLOWに戻る。また信号OUTがHIGHに
なったことで、電圧Vが調整され、図10に示されるよ
うに、電圧V及び分圧電圧VDIVは当初のレベルにま
で戻される。
検出に関する動作を説明するタイミングチャートであ
る。図10に示されるように、パルス発生回路20への
入力である検出開始信号がHIGHになると、遅延回路
28の遅延時間分T1だけ遅れて、パルス信号PがHI
GHになる。また検出開始信号がHIGHになるタイミ
ングから時間T2だけ遅れて、電圧Vが降下を開始す
る。電圧Vと同様に、電圧Vを分圧した分圧電圧VDI
Vも、時間T2だけ遅れて降下を開始する。遅延回路2
8の遅延時間T1は、電位降下の時間遅れT2と略一致
するように設定される。パルス信号Pは、リセットされ
ない限りは、点線で示される所定の期間だけHIGHを
保つ。図10の場合には、パルス信号PがHIGHであ
る間に電圧V及び分圧電圧VDIVが降下するので、信
号OUTがHIGHになり、パルス信号Pはリセットさ
れる。即ち予定されていた所定の期間よりも早く、パル
ス信号PはLOWに戻る。また信号OUTがHIGHに
なったことで、電圧Vが調整され、図10に示されるよ
うに、電圧V及び分圧電圧VDIVは当初のレベルにま
で戻される。
【0049】このように第4の実施例に於ては、検出開
始信号のタイミングから所定時間遅れて電位検出動作を
開始することで、電位降下が実際に起こるタイミングに
合わせて電位検出を行うことが出来ると共に、電位降下
を検出した場合には、予定されていた期間より早く電位
検出回路11Aの電位検出動作を停止させる。従って、
電位降下が実際に起こる前に電位検出動作を開始して無
駄な電力を消費することがなく、また電位降下を検出し
た後の無駄な電位検出動作を行わないことによって、電
力消費量を更に削減することが出来る。このようにし
て、電位検出回路11C内部における電力消費を、必要
最小限に抑さえることが出来る。
始信号のタイミングから所定時間遅れて電位検出動作を
開始することで、電位降下が実際に起こるタイミングに
合わせて電位検出を行うことが出来ると共に、電位降下
を検出した場合には、予定されていた期間より早く電位
検出回路11Aの電位検出動作を停止させる。従って、
電位降下が実際に起こる前に電位検出動作を開始して無
駄な電力を消費することがなく、また電位降下を検出し
た後の無駄な電位検出動作を行わないことによって、電
力消費量を更に削減することが出来る。このようにし
て、電位検出回路11C内部における電力消費を、必要
最小限に抑さえることが出来る。
【0050】以下に、上記実施例の半導体装置がDRA
Mである場合の詳細な回路構成について説明する。図1
1は、トリガー回路12の回路構成を示す回路図であ
る。図11のトリガー回路12は、コマンドデコーダ1
00、NAND回路101及び102、インバータ10
3及び104、NAND回路105及び106、NAN
D回路107を含む。
Mである場合の詳細な回路構成について説明する。図1
1は、トリガー回路12の回路構成を示す回路図であ
る。図11のトリガー回路12は、コマンドデコーダ1
00、NAND回路101及び102、インバータ10
3及び104、NAND回路105及び106、NAN
D回路107を含む。
【0051】コマンドデコーダ100は、通常のDRA
Mに搭載される通常のコマンドデコーダであり、例えば
/RAS、/CAS、/WE、/CS等のコントロール
信号を外部から受け取りデコードする。デコード結果と
して、コマンドデコーダ100は、ローアクセス動作を
指示する信号ACTVと、プリチャージ動作を指示する
信号PREを出力する。NAND回路101及び102
はラッチを構成し、信号ACTV及びPREとパワーオ
ンリセット信号とをラッチ入力として受け取る。
Mに搭載される通常のコマンドデコーダであり、例えば
/RAS、/CAS、/WE、/CS等のコントロール
信号を外部から受け取りデコードする。デコード結果と
して、コマンドデコーダ100は、ローアクセス動作を
指示する信号ACTVと、プリチャージ動作を指示する
信号PREを出力する。NAND回路101及び102
はラッチを構成し、信号ACTV及びPREとパワーオ
ンリセット信号とをラッチ入力として受け取る。
【0052】上記ラッチにおいて、パワーオンリセット
信号がLOWになるとラッチはリセットされ、NAND
回路101及び102の出力はLOW及びHIGHとな
る。コマンドデコーダ100からの信号ACTVがLO
Wパルスとして与えられると、ラッチの状態は反転さ
れ、NAND回路101及び102の出力はHIGH及
びLOWとなる。NAND回路101の出力がHIGH
になる立ち上がりエッジに応答して、NAND回路10
5は、RASコントロール信号としてLOWパルスを出
力する。更にコマンドデコーダ100からの信号PRE
がLOWパルスとして与えられると、ラッチの状態は更
に反転され、NAND回路101及び102の出力はL
OW及びHIGHとなる。NAND回路102の出力が
HIGHになる立ち上がりエッジに応答して、NAND
回路106は、プリチャージコントロール信号としてL
OWパルスを出力する。
信号がLOWになるとラッチはリセットされ、NAND
回路101及び102の出力はLOW及びHIGHとな
る。コマンドデコーダ100からの信号ACTVがLO
Wパルスとして与えられると、ラッチの状態は反転さ
れ、NAND回路101及び102の出力はHIGH及
びLOWとなる。NAND回路101の出力がHIGH
になる立ち上がりエッジに応答して、NAND回路10
5は、RASコントロール信号としてLOWパルスを出
力する。更にコマンドデコーダ100からの信号PRE
がLOWパルスとして与えられると、ラッチの状態は更
に反転され、NAND回路101及び102の出力はL
OW及びHIGHとなる。NAND回路102の出力が
HIGHになる立ち上がりエッジに応答して、NAND
回路106は、プリチャージコントロール信号としてL
OWパルスを出力する。
【0053】これらのRASコントロール信号及びプリ
チャージコントロール信号が、図1及び図4の負荷回路
13に供給される。負荷回路13の詳細については後ほ
ど説明する。またRASコントロール信号及びプリチャ
ージコントロール信号をNAND回路107に入力する
ことで、NAND回路107からは検出開始信号が出力
される。この検出開始信号は、RASコントロール信号
及びプリチャージコントロール信号のLOWパルスのタ
イミングで、HIGH(アクティブ)になる信号であ
る。即ち検出開始信号は、ローアクセス動作のために半
導体記憶装置がアクティブ状態になる時と、半導体記憶
装置がプリチャージ動作に遷移する時と、両方の場合に
おいて電位検出動作の開始を指示することになる。
チャージコントロール信号が、図1及び図4の負荷回路
13に供給される。負荷回路13の詳細については後ほ
ど説明する。またRASコントロール信号及びプリチャ
ージコントロール信号をNAND回路107に入力する
ことで、NAND回路107からは検出開始信号が出力
される。この検出開始信号は、RASコントロール信号
及びプリチャージコントロール信号のLOWパルスのタ
イミングで、HIGH(アクティブ)になる信号であ
る。即ち検出開始信号は、ローアクセス動作のために半
導体記憶装置がアクティブ状態になる時と、半導体記憶
装置がプリチャージ動作に遷移する時と、両方の場合に
おいて電位検出動作の開始を指示することになる。
【0054】図12は、負荷回路13の回路構成を示す
回路図である。図12の負荷回路13は、ワードデコー
ダ110、複数の電圧レベル変換回路111、センスア
ンプ112、NMOSトランジスタ113乃至115、
及びメモリセル116を含む。ワードデコーダ110
は、図11のトリガー回路12からRASコントロール
信号のLOWパルスを受け取ると、ローアドレスをデコ
ードして、電圧レベル変換回路111を介して選択され
たローアドレスのワード線WLを活性化させる。図12
では、ワード線WLは一本だけ示される。
回路図である。図12の負荷回路13は、ワードデコー
ダ110、複数の電圧レベル変換回路111、センスア
ンプ112、NMOSトランジスタ113乃至115、
及びメモリセル116を含む。ワードデコーダ110
は、図11のトリガー回路12からRASコントロール
信号のLOWパルスを受け取ると、ローアドレスをデコ
ードして、電圧レベル変換回路111を介して選択され
たローアドレスのワード線WLを活性化させる。図12
では、ワード線WLは一本だけ示される。
【0055】選択活性化されたワード線WLは、NMO
Sトランジスタ115を導通させ、メモリセル116の
データをビット線BLに読み出す。同時にワードデコー
ダ110は、電圧レベル変換回路111を介して、NM
OSトランジスタ113及び114を導通する。これに
よってビット線BLのデータが、センスアンプ112に
よって増幅される。
Sトランジスタ115を導通させ、メモリセル116の
データをビット線BLに読み出す。同時にワードデコー
ダ110は、電圧レベル変換回路111を介して、NM
OSトランジスタ113及び114を導通する。これに
よってビット線BLのデータが、センスアンプ112に
よって増幅される。
【0056】電圧レベル変換回路111は、PMOSト
ランジスタ121乃至124及びNMOSトランジスタ
125乃至130を含む。ワード線WLを活性化する電
圧レベル変換回路111を例にとって説明すると、ワー
ドデコーダからの信号がHIGHになると、NMOSト
ランジスタ127が導通され、PMOSトランジスタ1
22が導通される。従ってノードNの電位がHIGHに
なり、ワード線WLには昇圧電圧VPPが印可される。
同様に、NMOSトランジスタ113及び114を導通
させる際には、電圧レベル変換回路111によって、N
MOSトランジスタ113及び114のゲートに昇圧電
圧VPPが供給される。
ランジスタ121乃至124及びNMOSトランジスタ
125乃至130を含む。ワード線WLを活性化する電
圧レベル変換回路111を例にとって説明すると、ワー
ドデコーダからの信号がHIGHになると、NMOSト
ランジスタ127が導通され、PMOSトランジスタ1
22が導通される。従ってノードNの電位がHIGHに
なり、ワード線WLには昇圧電圧VPPが印可される。
同様に、NMOSトランジスタ113及び114を導通
させる際には、電圧レベル変換回路111によって、N
MOSトランジスタ113及び114のゲートに昇圧電
圧VPPが供給される。
【0057】このようにローアクセス動作の際、即ち半
導体記憶装置がアクティブ状態の場合に、昇圧電圧VP
Pが消費される。またプリチャージ動作時には、電圧レ
ベル変換回路111に入力されるプリチャージコントロ
ール信号がアクティブになり、NMOSトランジスタ1
13乃至115がオフにされる。従って、この際にも電
圧レベル変換回路111においては、昇圧電圧VPPが
消費されることになる。
導体記憶装置がアクティブ状態の場合に、昇圧電圧VP
Pが消費される。またプリチャージ動作時には、電圧レ
ベル変換回路111に入力されるプリチャージコントロ
ール信号がアクティブになり、NMOSトランジスタ1
13乃至115がオフにされる。従って、この際にも電
圧レベル変換回路111においては、昇圧電圧VPPが
消費されることになる。
【0058】このようにDRAMに於いては、DRAM
がアクティブ状態の場合とプリチャージ動作を実行する
場合との両方の場合において昇圧電圧VPPが消費され
る。これに対応して、図11のトリガー回路12は、ア
クティブ状態になるときとプリチャージ動作に遷移する
ときと、両方のタイミングで電位検出動作の開始を指示
する構成となっている。
がアクティブ状態の場合とプリチャージ動作を実行する
場合との両方の場合において昇圧電圧VPPが消費され
る。これに対応して、図11のトリガー回路12は、ア
クティブ状態になるときとプリチャージ動作に遷移する
ときと、両方のタイミングで電位検出動作の開始を指示
する構成となっている。
【0059】図13は、内部電圧発生回路14として昇
圧回路を用いた場合の回路構成を示す回路図である。図
13の昇圧回路は、バッファ140と、NMOSトラン
ジスタ141乃至143を含む。NMOSトランジスタ
143は、半導体記憶装置外部から供給される電源電圧
VCCによって導通される。ダイオードとして動作する
NMOSトランジスタ143に電流が流れると、ノード
Aの電位は、電源電圧VCCよりNMOSトランジスタ
143のしきい値電圧Vthだけ低い電位(VCC−V
th)となる。
圧回路を用いた場合の回路構成を示す回路図である。図
13の昇圧回路は、バッファ140と、NMOSトラン
ジスタ141乃至143を含む。NMOSトランジスタ
143は、半導体記憶装置外部から供給される電源電圧
VCCによって導通される。ダイオードとして動作する
NMOSトランジスタ143に電流が流れると、ノード
Aの電位は、電源電圧VCCよりNMOSトランジスタ
143のしきい値電圧Vthだけ低い電位(VCC−V
th)となる。
【0060】電位検出回路11からHIGHレベルであ
る信号OUTを受け取ると、バッファ140の出力はH
IGH(電位VCC)になる。バッファ140の出力は
ノードAに容量結合されているので、ノードAの電位は
(2VCC−Vth)となる。これによってNMOSト
ランジスタ141が導通されて、ノードAの電荷が供給
されて昇圧電圧VPPが上昇する。このようにして電源
電圧VCCよりも高い昇圧電圧VPPを生成し、この昇
圧電圧VPPが、図12の負荷回路13に供給される。
る信号OUTを受け取ると、バッファ140の出力はH
IGH(電位VCC)になる。バッファ140の出力は
ノードAに容量結合されているので、ノードAの電位は
(2VCC−Vth)となる。これによってNMOSト
ランジスタ141が導通されて、ノードAの電荷が供給
されて昇圧電圧VPPが上昇する。このようにして電源
電圧VCCよりも高い昇圧電圧VPPを生成し、この昇
圧電圧VPPが、図12の負荷回路13に供給される。
【0061】以上、本発明は実施例に基づいて説明され
たが、本発明は上記実施例に限定されることなく、特許
請求の範囲に記載の範囲内で、様々な変形・変更が可能
である。
たが、本発明は上記実施例に限定されることなく、特許
請求の範囲に記載の範囲内で、様々な変形・変更が可能
である。
【0062】
【発明の効果】請求項1の発明に於ては、消費が開始さ
れるタイミングに応じて電位検出回路を所定期間だけ動
作させるので、消費が開始される前或いは電位検出が終
了した後に無駄な電位検出動作を行うことがなく、電位
検出回路に於ける電力消費量を低減することが出来る。
れるタイミングに応じて電位検出回路を所定期間だけ動
作させるので、消費が開始される前或いは電位検出が終
了した後に無駄な電位検出動作を行うことがなく、電位
検出回路に於ける電力消費量を低減することが出来る。
【0063】請求項2の発明に於ては、消費が開始され
るタイミングから電位検出回路を所定期間だけ動作させ
るので、消費が開始される前或いは電位検出が終了した
後に無駄な電位検出動作を行うことがなく、電位検出回
路に於ける電力消費量を低減することが出来る。請求項
3の発明に於ては、消費が開始されるタイミングを指示
する信号を負荷回路の動作開始を指示するトリガー回路
から受け取ることによって、制御回路に於て消費が開始
されるタイミングを知ることが出来る。
るタイミングから電位検出回路を所定期間だけ動作させ
るので、消費が開始される前或いは電位検出が終了した
後に無駄な電位検出動作を行うことがなく、電位検出回
路に於ける電力消費量を低減することが出来る。請求項
3の発明に於ては、消費が開始されるタイミングを指示
する信号を負荷回路の動作開始を指示するトリガー回路
から受け取ることによって、制御回路に於て消費が開始
されるタイミングを知ることが出来る。
【0064】請求項4の発明に於ては、電位検出回路の
検出結果に応じて電圧調整することで、消費によって所
望の電位とは異なってしまった電圧を、所望の電圧に戻
すことが出来る。請求項5の発明に於ては、分圧回路と
比較回路とを用いて、電位検出を行うことが出来る。
検出結果に応じて電圧調整することで、消費によって所
望の電位とは異なってしまった電圧を、所望の電圧に戻
すことが出来る。請求項5の発明に於ては、分圧回路と
比較回路とを用いて、電位検出を行うことが出来る。
【0065】請求項6の発明に於ては、電位検出回路に
於て検出した電位が所望の電位と異なることが判明した
ときには、電位検出回路の役割は終了したものとして、
電位検出回路の動作を停止する。従って、検出された電
位が所望の電位と異なることが検出された後で無駄な電
位検出動作を行うことがないので、電位検出回路に於け
る電力消費量を低減することが出来る。
於て検出した電位が所望の電位と異なることが判明した
ときには、電位検出回路の役割は終了したものとして、
電位検出回路の動作を停止する。従って、検出された電
位が所望の電位と異なることが検出された後で無駄な電
位検出動作を行うことがないので、電位検出回路に於け
る電力消費量を低減することが出来る。
【0066】請求項7の発明に於ては、検査開始信号の
タイミングより実際の電力消費のタイミングが遅れる場
合に、実際の電力消費のタイミングより前に無駄な電位
検出動作を行うことがないので、電位検出回路に於ける
電力消費量を低減することが出来る。請求項8の発明に
於ては、所定の電圧を消費する内部回路の動作が開始さ
れるタイミングに応じて電位検出回路を所定期間だけ動
作させるので、消費が開始される前或いは電位検出が終
了した後に無駄な電位検出動作を行うことがなく、電位
検出回路に於ける電力消費量を低減することが出来る。
タイミングより実際の電力消費のタイミングが遅れる場
合に、実際の電力消費のタイミングより前に無駄な電位
検出動作を行うことがないので、電位検出回路に於ける
電力消費量を低減することが出来る。請求項8の発明に
於ては、所定の電圧を消費する内部回路の動作が開始さ
れるタイミングに応じて電位検出回路を所定期間だけ動
作させるので、消費が開始される前或いは電位検出が終
了した後に無駄な電位検出動作を行うことがなく、電位
検出回路に於ける電力消費量を低減することが出来る。
【0067】請求項9の発明に於ては、所定の電圧を消
費する内部回路の動作が開始されるタイミングを起点と
して電位検出回路を所定期間だけ動作させるので、消費
が開始される前或いは電位検出が終了した後に無駄な電
位検出動作を行うことがなく、電位検出回路に於ける電
力消費量を低減することが出来る。請求項10の発明に
於ては、電位検出回路に於て検出した電位が所望の電位
と異なることが判明したときには、電位検出回路の役割
は終了したものとして、電位検出回路の動作を停止す
る。従って、検出された電位が所望の電位と異なること
が検出された後で無駄な電位検出動作を行うことがない
ので、電位検出回路に於ける電力消費量を低減すること
が出来る。
費する内部回路の動作が開始されるタイミングを起点と
して電位検出回路を所定期間だけ動作させるので、消費
が開始される前或いは電位検出が終了した後に無駄な電
位検出動作を行うことがなく、電位検出回路に於ける電
力消費量を低減することが出来る。請求項10の発明に
於ては、電位検出回路に於て検出した電位が所望の電位
と異なることが判明したときには、電位検出回路の役割
は終了したものとして、電位検出回路の動作を停止す
る。従って、検出された電位が所望の電位と異なること
が検出された後で無駄な電位検出動作を行うことがない
ので、電位検出回路に於ける電力消費量を低減すること
が出来る。
【0068】請求項11の発明に於ては、所定の電圧の
消費が開始されるタイミングに応じて電位検出回路を所
定期間だけ動作させるので、消費が開始される前或いは
電位検出が終了した後に無駄な電位検出動作を行うこと
がなく、電位検出回路に於ける電力消費量を低減するこ
とが出来る。請求項12の発明に於ては、所定の電圧の
消費が開始されるタイミングを起点として電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
消費が開始されるタイミングに応じて電位検出回路を所
定期間だけ動作させるので、消費が開始される前或いは
電位検出が終了した後に無駄な電位検出動作を行うこと
がなく、電位検出回路に於ける電力消費量を低減するこ
とが出来る。請求項12の発明に於ては、所定の電圧の
消費が開始されるタイミングを起点として電位検出回路
を所定期間だけ動作させるので、消費が開始される前或
いは電位検出が終了した後に無駄な電位検出動作を行う
ことがなく、電位検出回路に於ける電力消費量を低減す
ることが出来る。
【0069】請求項13の発明に於ては、所定の電圧の
消費が開始されるタイミングに応じて電位検出回路を所
定期間だけ動作させるので、消費が開始される前或いは
電位検出が終了した後に無駄な電位検出動作を行うこと
がなく、電位検出回路に於ける電力消費量を低減するこ
とが出来る。請求項14の発明に於いては、ローアクセ
ス動作及びプリチャージ動作が開始されるタイミングに
応じて電位検出回路を所定期間だけ動作させるので、昇
圧電圧の消費が開始される前或いは電位検出が終了した
後に無駄な電位検出動作を行うことがなく、電位検出回
路に於ける電力消費量を低減することが出来る。
消費が開始されるタイミングに応じて電位検出回路を所
定期間だけ動作させるので、消費が開始される前或いは
電位検出が終了した後に無駄な電位検出動作を行うこと
がなく、電位検出回路に於ける電力消費量を低減するこ
とが出来る。請求項14の発明に於いては、ローアクセ
ス動作及びプリチャージ動作が開始されるタイミングに
応じて電位検出回路を所定期間だけ動作させるので、昇
圧電圧の消費が開始される前或いは電位検出が終了した
後に無駄な電位検出動作を行うことがなく、電位検出回
路に於ける電力消費量を低減することが出来る。
【図1】本発明の第1の実施例による電位検出回路を半
導体装置に適用した構成を示す図である。
導体装置に適用した構成を示す図である。
【図2】図1の半導体装置の電位検出に関する動作を説
明するタイミングチャートである。
明するタイミングチャートである。
【図3】図1のパルス発生回路の回路構成を示す回路図
である。
である。
【図4】本発明の第2の実施例による電位検出回路を半
導体装置に適用した構成を示す図である。
導体装置に適用した構成を示す図である。
【図5】図4の半導体装置の電位検出に関する動作を説
明するタイミングチャートである。
明するタイミングチャートである。
【図6】図4のパルス発生回路の回路構成を示す回路図
である。
である。
【図7】第3の実施例による電位検出回路を示す構成図
である。
である。
【図8】図7の電位検出回路の動作を説明するタイミン
グチャートである。
グチャートである。
【図9】第4の実施例による電位検出回路を示す構成図
である。
である。
【図10】図9の半導体装置の電位検出に関する動作を
説明するタイミングチャートである。
説明するタイミングチャートである。
【図11】トリガー回路の回路構成を示す回路図であ
る。
る。
【図12】負荷回路の回路構成を示す回路図である。
【図13】内部電圧発生回路として昇圧回路を用いた場
合の昇圧回路の回路構成を示す回路図である。
合の昇圧回路の回路構成を示す回路図である。
10、10A 半導体装置 11、11A、11B、11C 電位検出回路 12 トリガー回路 13 負荷回路 14 内部電圧発生回路 20、20A パルス発生回路 28 遅延回路 34 同相遅延回路 34A 逆相遅延回路
Claims (14)
- 【請求項1】第1の電圧を消費する半導体装置であっ
て、 該第1の電圧の電位を検出する電位検出回路と、 該消費が開始されるタイミングに応じて該電位検出回路
を所定期間動作させる制御回路を含むことを特徴とする
半導体装置。 - 【請求項2】前記制御回路は、該消費が開始されるタイ
ミングを示す検査開始信号を受け取ると、該電位検出回
路を所定期間動作させることを特徴とする請求項1記載
の半導体装置。 - 【請求項3】前記第1の電圧を消費して動作する負荷回
路と、 該負荷回路の動作開始を指示すると共に検出開始信号を
前記制御回路に供給するトリガー回路を更に含み、前記
制御回路は、該検出開始信号を受け取ると該電位検出回
路を所定期間動作させることを特徴とする請求項1記載
の半導体装置。 - 【請求項4】前記第1の電圧を生成すると共に、該第1
の電圧が所望の電位と異なることを前記電位検出回路が
検出する場合には、該第1の電圧を該所望の電位に調整
する内部電圧生成回路を更に含むことを特徴とする請求
項3記載の半導体装置。 - 【請求項5】前記電位検出回路は、 該第1の電圧を分圧して第2の電圧を生成する分圧回路
と、 該第2の電圧と参照電圧とを比較する比較回路を含むこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項6】前記制御回路は、前記第1の電圧が所望の
電位と異なることを前記電位検出回路が検出すると、該
電位検出回路の動作を停止させることを特徴とする請求
項1記載の半導体装置。 - 【請求項7】前記制御回路は、前記検査開始信号を受け
取ってから所定時間の後に前記電位検出回路の動作を開
始させ、前記所定期間動作させることを特徴とする請求
項2記載の半導体装置。 - 【請求項8】所定の電圧で動作する内部回路と、 該内部回路の動作開始タイミングに応じて所定の期間だ
け動作して該所定の電圧の電位を検出する電位検出回路
を含むことを特徴とする半導体装置。 - 【請求項9】前記電位検出回路は、前記動作開始タイミ
ングを起点として前記所定の期間だけ動作して前記所定
の電圧の電位を検出することを特徴とする請求項8記載
の半導体装置。 - 【請求項10】前記電位検出回路は、前記所定の電圧の
電位が所望の電位と異なることを検出すると、動作を停
止することを特徴とする請求項8記載の半導体装置。 - 【請求項11】所定の電圧を供給する電源線と、 該所定の電圧の消費が開始されるタイミングに応じて所
定の期間だけ動作して該所定の電圧の電位を検出する回
路を含むことを特徴とする電位検出回路。 - 【請求項12】前記消費が開始されるタイミングを起点
として前記所定の期間だけ動作して前記所定の電圧の電
位を検出することを特徴とする請求項11記載の電位検
出回路。 - 【請求項13】前記所定の電圧の電位が所望の電位と異
なることを検出すると、動作を停止することを特徴とす
る請求項11記載の電位検出回路。 - 【請求項14】ローアクセス動作及びプリチャージ動作
を行う際に昇圧電圧を消費する半導体記憶装置であっ
て、 該昇圧電圧の電位を検出する電位検出回路と、 該ローアクセス動作及び該プリチャージ動作が開始され
るタイミングに応じて該電位検出回路を所定期間動作さ
せる制御回路を含むことを特徴とする半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10001582A JPH1166855A (ja) | 1997-06-10 | 1998-01-07 | 電位検出回路、半導体装置、及び半導体記憶装置 |
US09/010,542 US5994888A (en) | 1997-06-10 | 1998-01-22 | Semiconductor device reducing voltage consumption in voltage-detection circuit |
KR1019980002485A KR100309602B1 (ko) | 1997-06-10 | 1998-01-30 | 전위검출회로에서의전력소비를감소시키는반도체장치 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-152679 | 1997-06-10 | ||
JP15267997 | 1997-06-10 | ||
JP10001582A JPH1166855A (ja) | 1997-06-10 | 1998-01-07 | 電位検出回路、半導体装置、及び半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1166855A true JPH1166855A (ja) | 1999-03-09 |
Family
ID=26334832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10001582A Pending JPH1166855A (ja) | 1997-06-10 | 1998-01-07 | 電位検出回路、半導体装置、及び半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5994888A (ja) |
JP (1) | JPH1166855A (ja) |
KR (1) | KR100309602B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002009119A1 (fr) * | 2000-07-25 | 2002-01-31 | Nec Corporation | Circuit de regulation du niveau de tension interne, memoire semi-conducteur et procede de commande dudit circuit et de ladite memoire |
KR100507701B1 (ko) * | 2001-12-06 | 2005-08-09 | 주식회사 하이닉스반도체 | 부스트랩 회로 |
US7336108B2 (en) | 2003-06-27 | 2008-02-26 | Fujitsu Limited | Semiconductor integrated circuit with stepped-up voltage pump circuit |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999009558A1 (de) * | 1997-08-20 | 1999-02-25 | Infineon Technologies Ag | Verfahren zur überwachung der ordnungsgemässen funktion einer integrierten schaltung |
US6160428A (en) * | 1998-12-10 | 2000-12-12 | National Semiconductor Corporation | Universal on-chip initialization circuit |
JP2001210076A (ja) | 2000-01-27 | 2001-08-03 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の内部電源電圧発生方法 |
JP3372923B2 (ja) * | 2000-02-25 | 2003-02-04 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路 |
JP3987674B2 (ja) * | 2000-06-01 | 2007-10-10 | 富士通株式会社 | 半導体集積回路 |
JP3931025B2 (ja) * | 2000-09-08 | 2007-06-13 | 三菱電機株式会社 | 自己バイアス調整回路 |
JP3606814B2 (ja) * | 2001-02-01 | 2005-01-05 | 松下電器産業株式会社 | 電源検出回路 |
DE10108980A1 (de) * | 2001-02-23 | 2002-09-12 | Koninkl Philips Electronics Nv | Anordnung zur Ansteuerung von Anzeigeeinheiten mit adaptiver Startsequenz |
KR100753407B1 (ko) * | 2005-01-31 | 2007-08-30 | 주식회사 하이닉스반도체 | 블라인드 구조를 갖는 반도체 장치 |
KR100689744B1 (ko) * | 2005-05-10 | 2007-03-12 | 후지쯔 가부시끼가이샤 | 반도체 집적 회로 |
JP2008005374A (ja) * | 2006-06-26 | 2008-01-10 | Mitsubishi Electric Corp | マルチストリーム対応マルチプレクサ及びデマルチプレクサシステム |
TW201416691A (zh) * | 2012-10-16 | 2014-05-01 | Hon Hai Prec Ind Co Ltd | 電源檢測電路及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3584240A (en) * | 1969-04-02 | 1971-06-08 | Rca Corp | Trigger pulse circuits |
US5028824A (en) * | 1989-05-05 | 1991-07-02 | Harris Corporation | Programmable delay circuit |
JP2568442B2 (ja) * | 1989-07-14 | 1997-01-08 | セイコー電子工業株式会社 | 半導体集積回路装置 |
JPH0553667A (ja) * | 1991-08-28 | 1993-03-05 | Sharp Corp | 半導体装置の電圧レベル判定回路 |
JP3217498B2 (ja) * | 1992-10-29 | 2001-10-09 | 富士通株式会社 | 半導体集積回路装置 |
JP2785732B2 (ja) * | 1995-02-08 | 1998-08-13 | 日本電気株式会社 | 電源降圧回路 |
US5627492A (en) * | 1995-11-03 | 1997-05-06 | Motorola, Inc. | Circuit and method for isolating circuit blocks for reducing power dissipation |
-
1998
- 1998-01-07 JP JP10001582A patent/JPH1166855A/ja active Pending
- 1998-01-22 US US09/010,542 patent/US5994888A/en not_active Expired - Fee Related
- 1998-01-30 KR KR1019980002485A patent/KR100309602B1/ko not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002009119A1 (fr) * | 2000-07-25 | 2002-01-31 | Nec Corporation | Circuit de regulation du niveau de tension interne, memoire semi-conducteur et procede de commande dudit circuit et de ladite memoire |
US7002854B2 (en) | 2000-07-25 | 2006-02-21 | Nec Electronics Corp. | Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same |
US7227792B2 (en) | 2000-07-25 | 2007-06-05 | Nec Electronics Corporation | Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same |
KR100507701B1 (ko) * | 2001-12-06 | 2005-08-09 | 주식회사 하이닉스반도체 | 부스트랩 회로 |
US7336108B2 (en) | 2003-06-27 | 2008-02-26 | Fujitsu Limited | Semiconductor integrated circuit with stepped-up voltage pump circuit |
US7538602B2 (en) | 2003-06-27 | 2009-05-26 | Fujitsu Microelectronics Limited | Semiconductor integrated circuit with stepped-down voltage generating circuit |
Also Published As
Publication number | Publication date |
---|---|
KR19990006330A (ko) | 1999-01-25 |
KR100309602B1 (ko) | 2001-12-12 |
US5994888A (en) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7521988B2 (en) | Voltage booster for semiconductor device and semiconductor memory device using same | |
KR100468513B1 (ko) | 저소비 전력으로 동작하는 반도체 기억 장치 | |
US5568440A (en) | Semiconductor memory device having self-refreshing function | |
US7319361B2 (en) | Internal voltage generation circuit of a semiconductor device | |
US20040046595A1 (en) | Semiconductor memory device having a power-on reset circuit | |
KR100339970B1 (ko) | 저전원 전압 하에서 안정적으로 내부 전압을 발생할 수있는 반도체 장치 | |
US8040177B2 (en) | Internal voltage generating circuit of semiconductor device | |
US5986959A (en) | Semiconductor memory device having internal voltage down-converting circuit reducing current consumption upon power ON | |
US20070046381A1 (en) | High voltage generator in semiconductor memory device | |
JPH1166855A (ja) | 電位検出回路、半導体装置、及び半導体記憶装置 | |
JP4834261B2 (ja) | 昇圧電源発生回路 | |
US6996023B2 (en) | Semiconductor memory device capable of reducing current consumption in active mode | |
JPH11238379A (ja) | 電源回路およびクロック信号検出回路 | |
KR100468718B1 (ko) | 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법 | |
US20060221749A1 (en) | Internal voltage generating circuit | |
US8339871B2 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
JP4808988B2 (ja) | チャージポンピング効率を維持する高電圧発生回路 | |
US7301374B2 (en) | Chip for operating in multi power conditions and system having the same | |
JP2001176287A (ja) | 半導体メモリ装置及びそれの読み出し方法 | |
US9001610B2 (en) | Semiconductor device generating internal voltage | |
US6826087B2 (en) | Semiconductor memory storage | |
JP2003318708A (ja) | 遅延回路及び遅延方法 | |
US7548482B2 (en) | Memory device for early stabilizing power level after deep power down mode exit | |
KR100429888B1 (ko) | 반도체 메모리 장치의 초기화 신호의 발생 방법 | |
KR100224666B1 (ko) | 반도체장치의 전원제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020514 |