JP2000149557A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2000149557A JP2000149557A JP11345714A JP34571499A JP2000149557A JP 2000149557 A JP2000149557 A JP 2000149557A JP 11345714 A JP11345714 A JP 11345714A JP 34571499 A JP34571499 A JP 34571499A JP 2000149557 A JP2000149557 A JP 2000149557A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- internal
- internal step
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Memories (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 省電力を要求される動作モードにおける半導
体集積回路の消費電力を低減する。 【解決手段】 ＤＲＡＭにおいて、メモリセル２１の記
憶情報のセルフリフレッシュのための周辺回路２５へは
電圧Ｖint を供給し、かつメモリセル２１へ書き込み電
圧を供給するためのセンスアンプ２４へは電圧Ｖint2を
供給するための内部降圧回路４０を設ける。Ｖint は、
ＤＲＡＭの通常動作モードではＶint1であり、セルフリ
フレッシュモードではＶint1より低いＶint2である。セ
ンスアンプ２４へは、通常動作モード及びセルフリフレ
ッシュモードのいずれであってもＶint2を供給する。こ
れにより、メモリセル２１のデータ保持特性を悪化させ
ることなく、セルフリフレッシュ動作時に周辺回路２５
への供給電圧Ｖint を下げることでＤＲＡＭの消費電力
を低減する。
体集積回路の消費電力を低減する。 【解決手段】 ＤＲＡＭにおいて、メモリセル２１の記
憶情報のセルフリフレッシュのための周辺回路２５へは
電圧Ｖint を供給し、かつメモリセル２１へ書き込み電
圧を供給するためのセンスアンプ２４へは電圧Ｖint2を
供給するための内部降圧回路４０を設ける。Ｖint は、
ＤＲＡＭの通常動作モードではＶint1であり、セルフリ
フレッシュモードではＶint1より低いＶint2である。セ
ンスアンプ２４へは、通常動作モード及びセルフリフレ
ッシュモードのいずれであってもＶint2を供給する。こ
れにより、メモリセル２１のデータ保持特性を悪化させ
ることなく、セルフリフレッシュ動作時に周辺回路２５
への供給電圧Ｖint を下げることでＤＲＡＭの消費電力
を低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイナミックラン
ダムアクセスメモリ（ＤＲＡＭ）等の、内部降圧回路を
搭載した半導体集積回路に関するものである。
ダムアクセスメモリ（ＤＲＡＭ）等の、内部降圧回路を
搭載した半導体集積回路に関するものである。
【０００２】
【従来の技術】半導体集積回路の低消費電力化及びその
内部素子の信頼性確保のため、内部降圧回路を搭載した
半導体集積回路の開発が盛んになってきている。内部降
圧回路により外部電源電圧ＶCCに基づいて内部降圧電圧
を発生させ、該内部降圧電圧を内部素子へ供給するので
ある。例えば、特開昭６３−２４４２１７号公報に記載
された回路によれば、ＶCCの依存性の少ない内部降圧電
圧が得られる。
内部素子の信頼性確保のため、内部降圧回路を搭載した
半導体集積回路の開発が盛んになってきている。内部降
圧回路により外部電源電圧ＶCCに基づいて内部降圧電圧
を発生させ、該内部降圧電圧を内部素子へ供給するので
ある。例えば、特開昭６３−２４４２１７号公報に記載
された回路によれば、ＶCCの依存性の少ない内部降圧電
圧が得られる。
【０００３】一方、特開昭６４−１３２９２号公報に
は、省電力動作を要求されるバッテリーバックアップ時
のセルフリフレッシュ機能を備えたＤＲＡＭが記載され
ている。このＤＲＡＭでは、外部からのＲＡＳ（ロウア
ドレスストローブ）とＣＡＳ（カラムアドレスストロー
ブ）との特別な印加タイミングによって、通常動作モー
ドからセルフリフレッシュモードへの移行が起動され
る。ただし、従来は、省電力動作を要求されるセルフリ
フレッシュ時にも、通常動作時と同じ電圧で内部素子を
駆動していた。
は、省電力動作を要求されるバッテリーバックアップ時
のセルフリフレッシュ機能を備えたＤＲＡＭが記載され
ている。このＤＲＡＭでは、外部からのＲＡＳ（ロウア
ドレスストローブ）とＣＡＳ（カラムアドレスストロー
ブ）との特別な印加タイミングによって、通常動作モー
ドからセルフリフレッシュモードへの移行が起動され
る。ただし、従来は、省電力動作を要求されるセルフリ
フレッシュ時にも、通常動作時と同じ電圧で内部素子を
駆動していた。
【０００４】さて、堀口真志らによる電子情報通信学会
技術研究報告ＩＣＤ９１−１２９（１９９１年，第２５
〜３２頁）には、バーンインに適したＤＲＡＭ用電圧リ
ミッタが提案されている。この電圧リミッタによれば、
通常は安定した内部降圧電圧が得られ、かつＶCCを上げ
るだけで前記内部降圧電圧より高いバーンイン加速試験
のための電圧が内部素子へ自動的に供給される。そのた
めに、該電圧リミッタは、通常動作時用の内部降圧電圧
を発生するための第１の基準電圧発生回路（ＶRNレギュ
レータ）と、該内部降圧電圧を調整するための第１のト
リマ部とに加えて、バーンイン加速試験用の高電圧を発
生するための第２の基準電圧発生回路（ＶRBレギュレー
タ）と、該高電圧を調整するための第２のトリマ部とを
備えていた。
技術研究報告ＩＣＤ９１−１２９（１９９１年，第２５
〜３２頁）には、バーンインに適したＤＲＡＭ用電圧リ
ミッタが提案されている。この電圧リミッタによれば、
通常は安定した内部降圧電圧が得られ、かつＶCCを上げ
るだけで前記内部降圧電圧より高いバーンイン加速試験
のための電圧が内部素子へ自動的に供給される。そのた
めに、該電圧リミッタは、通常動作時用の内部降圧電圧
を発生するための第１の基準電圧発生回路（ＶRNレギュ
レータ）と、該内部降圧電圧を調整するための第１のト
リマ部とに加えて、バーンイン加速試験用の高電圧を発
生するための第２の基準電圧発生回路（ＶRBレギュレー
タ）と、該高電圧を調整するための第２のトリマ部とを
備えていた。
【０００５】
【発明が解決しようとする課題】従来のＤＲＡＭでは、
前記のようにセルフリフレッシュ時にも通常動作時と同
じ電圧で内部素子を動作させていたので、バッテリーバ
ックアップ時のＤＲＡＭの消費電力を十分に低減するこ
とができなかった。
前記のようにセルフリフレッシュ時にも通常動作時と同
じ電圧で内部素子を動作させていたので、バッテリーバ
ックアップ時のＤＲＡＭの消費電力を十分に低減するこ
とができなかった。
【０００６】また、上記電圧リミッタを搭載したＤＲＡ
Ｍは、互いに独立した２つの基準電圧発生回路を備えて
いたので、消費電流やレイアウト面積の増加を招いてし
まっていた。また、２つのトリマ部を設けていたこと
は、消費電流やレイアウト面積の増加に拍車をかけてい
た。
Ｍは、互いに独立した２つの基準電圧発生回路を備えて
いたので、消費電流やレイアウト面積の増加を招いてし
まっていた。また、２つのトリマ部を設けていたこと
は、消費電流やレイアウト面積の増加に拍車をかけてい
た。
【０００７】本発明の目的は、省電力を要求される動作
モードにおける半導体集積回路の消費電力を低減するこ
とにある。
モードにおける半導体集積回路の消費電力を低減するこ
とにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体集積回路は、少なくとも１つのメモ
リセルと、互いに異なる第１及び第２の内部降圧電圧を
発生するための内部降圧回路と、通常動作時には第１及
び第２の内部降圧電圧のうちの高い方の電圧で駆動さ
れ、かつ省電力動作時には第１及び第２の内部降圧電圧
のうちの低い方の電圧で駆動される第１の内部回路と、
通常動作時及び省電力動作時ともに、メモリセルにデー
タを書き込むために第１及び第２の内部降圧電圧のうち
の低い方の電圧で駆動される第２の内部回路とを備えた
構成を採用したものである。つまり、通常動作時には、
第１の内部回路が第１及び第２の内部降圧電圧のうちの
高い方の電圧で、第２の内部回路が第１及び第２の内部
降圧電圧のうちの低い方の電圧でそれぞれ駆動される。
また、省電力動作時には、メモリセルへのデータ書き込
みの消費電力を低減するように、第１及び第２の内部回
路がともに第１及び第２の内部降圧電圧のうちの低い方
の電圧で駆動されるものである。
め、本発明の半導体集積回路は、少なくとも１つのメモ
リセルと、互いに異なる第１及び第２の内部降圧電圧を
発生するための内部降圧回路と、通常動作時には第１及
び第２の内部降圧電圧のうちの高い方の電圧で駆動さ
れ、かつ省電力動作時には第１及び第２の内部降圧電圧
のうちの低い方の電圧で駆動される第１の内部回路と、
通常動作時及び省電力動作時ともに、メモリセルにデー
タを書き込むために第１及び第２の内部降圧電圧のうち
の低い方の電圧で駆動される第２の内部回路とを備えた
構成を採用したものである。つまり、通常動作時には、
第１の内部回路が第１及び第２の内部降圧電圧のうちの
高い方の電圧で、第２の内部回路が第１及び第２の内部
降圧電圧のうちの低い方の電圧でそれぞれ駆動される。
また、省電力動作時には、メモリセルへのデータ書き込
みの消費電力を低減するように、第１及び第２の内部回
路がともに第１及び第２の内部降圧電圧のうちの低い方
の電圧で駆動されるものである。
【０００９】別の観点によれば、本発明の半導体集積回
路は、少なくとも１つのメモリセルを有する内部回路
と、供給された外部電源電圧から複数の内部降圧電圧を
発生するための内部降圧回路とを備えた構成を採用した
ものである。しかも、内部降圧回路は、基準電圧を発生
するための基準電圧発生回路を有する。この基準電圧発
生回路は、定電流源と、該定電流源により供給された電
流から実質的に一定である第１の基準電圧と、該第１の
基準電圧より低くかつ実質的に一定である第２の基準電
圧とを発生するための手段とを有する。また、前記内部
降圧回路は、通常動作のための第１の動作モードを表す
信号に応答して、前記第１の基準電圧に基づき、外部電
源電圧の変動に依存せずに該外部電源電圧より低い一定
のレベルを有する第１の内部降圧電圧を内部回路へ供給
する。また、前記内部降圧回路は、メモリセルの書き込
みデータの保持のための第２の動作モードを表す信号に
応答して、前記第２の基準電圧に基づき、外部電源電圧
の変動に依存せずに該外部電源電圧より低くかつ第１の
内部降圧電圧より低い一定のレベルを有する第２の内部
降圧電圧を内部回路へ供給する。
路は、少なくとも１つのメモリセルを有する内部回路
と、供給された外部電源電圧から複数の内部降圧電圧を
発生するための内部降圧回路とを備えた構成を採用した
ものである。しかも、内部降圧回路は、基準電圧を発生
するための基準電圧発生回路を有する。この基準電圧発
生回路は、定電流源と、該定電流源により供給された電
流から実質的に一定である第１の基準電圧と、該第１の
基準電圧より低くかつ実質的に一定である第２の基準電
圧とを発生するための手段とを有する。また、前記内部
降圧回路は、通常動作のための第１の動作モードを表す
信号に応答して、前記第１の基準電圧に基づき、外部電
源電圧の変動に依存せずに該外部電源電圧より低い一定
のレベルを有する第１の内部降圧電圧を内部回路へ供給
する。また、前記内部降圧回路は、メモリセルの書き込
みデータの保持のための第２の動作モードを表す信号に
応答して、前記第２の基準電圧に基づき、外部電源電圧
の変動に依存せずに該外部電源電圧より低くかつ第１の
内部降圧電圧より低い一定のレベルを有する第２の内部
降圧電圧を内部回路へ供給する。
【００１０】
【実施例】以下、本発明の実施例に係る内部降圧回路
と、該内部降圧回路を搭載したＤＲＡＭとについて、図
面を参照しながら説明する。
と、該内部降圧回路を搭載したＤＲＡＭとについて、図
面を参照しながら説明する。
【００１１】（実施例１）図１は、本発明の第１の実施
例に係るＤＲＡＭのための内部降圧回路の回路図であ
る。図１に示す内部降圧回路２０は、ＤＲＡＭの内部素
子への供給電圧として内部降圧電圧Ｖint を出力するた
めの回路であって、基準電圧発生回路１０と、２つの差
動増幅器１１，１３と、出力ドライバーとしての２つの
Ｐ形ＭＯＳトランジスタＱｐ17，Ｑｐ19とを備えてい
る。基準電圧発生回路１０は、通常動作時用の基準電圧
（第１の基準電圧）Ｖref と、バーンイン加速試験用の
基準電圧（第２の基準電圧）Ｖrefbi とを発生する。第
１の差動増幅器１１は、Ｖrefbiを第１の入力とし、Ｖi
nt を第２の入力とする。第２の差動増幅器１３は、Ｖr
ef を第１の入力とし、Ｖint を第２の入力とする。Ｑ
ｐ17のゲートは第１の差動増幅器１１の出力により、Ｑ
ｐ19のゲートは第２の差動増幅器１３の出力により各々
制御される。ＶCCは外部電源電圧、ＶSSは接地電源電圧
である。
例に係るＤＲＡＭのための内部降圧回路の回路図であ
る。図１に示す内部降圧回路２０は、ＤＲＡＭの内部素
子への供給電圧として内部降圧電圧Ｖint を出力するた
めの回路であって、基準電圧発生回路１０と、２つの差
動増幅器１１，１３と、出力ドライバーとしての２つの
Ｐ形ＭＯＳトランジスタＱｐ17，Ｑｐ19とを備えてい
る。基準電圧発生回路１０は、通常動作時用の基準電圧
（第１の基準電圧）Ｖref と、バーンイン加速試験用の
基準電圧（第２の基準電圧）Ｖrefbi とを発生する。第
１の差動増幅器１１は、Ｖrefbiを第１の入力とし、Ｖi
nt を第２の入力とする。第２の差動増幅器１３は、Ｖr
ef を第１の入力とし、Ｖint を第２の入力とする。Ｑ
ｐ17のゲートは第１の差動増幅器１１の出力により、Ｑ
ｐ19のゲートは第２の差動増幅器１３の出力により各々
制御される。ＶCCは外部電源電圧、ＶSSは接地電源電圧
である。
【００１２】基準電圧発生回路１０は、ＶCCの依存性の
少ないＶref と、ＶCCに依存したＶrefbi とを発生する
ためのＣＭＯＳ構成の回路である。詳しくは、ＶSSから
ＶCCへ向けて２つのＰ形ＭＯＳトランジスタＱｐ16，Ｑ
ｐ14で各々定電圧源（ＭＯＳダイオード）を構成し、か
つ１つのＰ形ＭＯＳトランジスタＱｐ13で定電流源を構
成することにより、ＶCCに依存せずＶSSに依存した第１
の基準電圧Ｖref を発生するようにし、またＶCCからＶ
SSへ向けて２つのＰ形ＭＯＳトランジスタＱｐ10，Ｑｐ
11で各々定電圧源（ＭＯＳダイオード）を構成し、かつ
１つのＮ形ＭＯＳトランジスタＱｎ10で定電流源を構成
することにより、ＶSSに依存せずＶCCに依存した第２の
基準電圧Ｖrefbi を発生するようにしたものである。Ｑ
ｐ10,11,14,16 はすべてゲート・ドレイン間を短絡させ
た形のダイオードを形成しており、Ｑｎ10のゲートとＱ
ｐ14のソースとを短絡させ、Ｑｐ13のゲートとＱｐ11の
ドレインとを短絡させた構成となっている。Ｑｐ10,11,
13,14,16及びＱｎ10は全て飽和領域で動作させる。１０
３はＶrefbi のための出力ノード、１０４はＶrefのた
めの出力ノードである。１０２はＱｐ10とＱｐ11との接
続ノード、１０５はＱｐ14とＱｐ16との接続ノードであ
る。
少ないＶref と、ＶCCに依存したＶrefbi とを発生する
ためのＣＭＯＳ構成の回路である。詳しくは、ＶSSから
ＶCCへ向けて２つのＰ形ＭＯＳトランジスタＱｐ16，Ｑ
ｐ14で各々定電圧源（ＭＯＳダイオード）を構成し、か
つ１つのＰ形ＭＯＳトランジスタＱｐ13で定電流源を構
成することにより、ＶCCに依存せずＶSSに依存した第１
の基準電圧Ｖref を発生するようにし、またＶCCからＶ
SSへ向けて２つのＰ形ＭＯＳトランジスタＱｐ10，Ｑｐ
11で各々定電圧源（ＭＯＳダイオード）を構成し、かつ
１つのＮ形ＭＯＳトランジスタＱｎ10で定電流源を構成
することにより、ＶSSに依存せずＶCCに依存した第２の
基準電圧Ｖrefbi を発生するようにしたものである。Ｑ
ｐ10,11,14,16 はすべてゲート・ドレイン間を短絡させ
た形のダイオードを形成しており、Ｑｎ10のゲートとＱ
ｐ14のソースとを短絡させ、Ｑｐ13のゲートとＱｐ11の
ドレインとを短絡させた構成となっている。Ｑｐ10,11,
13,14,16及びＱｎ10は全て飽和領域で動作させる。１０
３はＶrefbi のための出力ノード、１０４はＶrefのた
めの出力ノードである。１０２はＱｐ10とＱｐ11との接
続ノード、１０５はＱｐ14とＱｐ16との接続ノードであ
る。
【００１３】ここで、基準電圧発生回路１０の動作原理
を簡単に説明する。Ｖref をほぼ一定とすると、飽和領
域で動作するＱｎ10のゲート電位は一定値Ｖref であ
り、そのソース電位はＶSSである。したがって、Ｑｎ10
のゲート・ソース間電圧はほぼ一定である。この結果、
Ｑｎ10は定電流源として動作し、Ｑｎ10のドレイン電流
Ｉｄｎ10はほぼ一定となる。また、Ｑｐ10とＱｐ11とＱ
ｎ10との各々のドレイン電流Ｉｄｐ10，Ｉｄｐ11，Ｉｄ
ｎ10が相等しいときのＱｐ11のドレイン電位（そのゲー
ト電位に等しい。）が定常状態におけるＶrefbi であ
る。したがって、定常状態におけるＩｄｐ10及びＩｄｐ
11はほぼ一定である。一方、各々飽和領域で動作するＱ
ｐ10とＱｐ11とはそれぞれゲート・ドレイン間を短絡し
たＭＯＳトランジスタにより構成されるダイオードであ
るため、Ｉｄｐ10及びＩｄｐ11はその各々のゲート・ソ
ース間電圧によりほぼ決定される。Ｉｄｐ10とＩｄｐ11
とが前記のようにほぼ一定であるとき、Ｑｐ10及びＱｐ
11の各々のゲート・ソース間電圧はほぼ一定である。以
上のことから、Ｖrefbi とＶCCとの間の電位差（Ｑｐ10
のソースとＱｐ11のゲートとの間の電位差に等しい。）
はほぼ一定である。
を簡単に説明する。Ｖref をほぼ一定とすると、飽和領
域で動作するＱｎ10のゲート電位は一定値Ｖref であ
り、そのソース電位はＶSSである。したがって、Ｑｎ10
のゲート・ソース間電圧はほぼ一定である。この結果、
Ｑｎ10は定電流源として動作し、Ｑｎ10のドレイン電流
Ｉｄｎ10はほぼ一定となる。また、Ｑｐ10とＱｐ11とＱ
ｎ10との各々のドレイン電流Ｉｄｐ10，Ｉｄｐ11，Ｉｄ
ｎ10が相等しいときのＱｐ11のドレイン電位（そのゲー
ト電位に等しい。）が定常状態におけるＶrefbi であ
る。したがって、定常状態におけるＩｄｐ10及びＩｄｐ
11はほぼ一定である。一方、各々飽和領域で動作するＱ
ｐ10とＱｐ11とはそれぞれゲート・ドレイン間を短絡し
たＭＯＳトランジスタにより構成されるダイオードであ
るため、Ｉｄｐ10及びＩｄｐ11はその各々のゲート・ソ
ース間電圧によりほぼ決定される。Ｉｄｐ10とＩｄｐ11
とが前記のようにほぼ一定であるとき、Ｑｐ10及びＱｐ
11の各々のゲート・ソース間電圧はほぼ一定である。以
上のことから、Ｖrefbi とＶCCとの間の電位差（Ｑｐ10
のソースとＱｐ11のゲートとの間の電位差に等しい。）
はほぼ一定である。
【００１４】一方、Ｑｐ13のゲート・ソース間電圧はＶ
refbi とＶCCとの間の電位差であってほぼ一定であるの
で、飽和領域で動作するＱｐ13は定電流源となる。つま
り、Ｑｐ13のドレイン電流Ｉｄｐ13はＶCCが変動しても
ほぼ一定である。また、Ｑｐ13とＱｐ14とＱｐ16との各
々のドレイン電流Ｉｄｐ13，Ｉｄｐ14，Ｉｄｐ16が相等
しいときのＱｐ14のソース電位が定常状態におけるＶre
f である。したがって、定常状態におけるＩｄｐ14及び
Ｉｄｐ16はほぼ一定である。一方、各々飽和領域で動作
するＱｐ14とＱｐ16とはそれぞれゲート・ドレイン間を
短絡したＭＯＳトランジスタにより構成されるダイオー
ドであるため、Ｉｄｐ14及びＩｄｐ16はその各々のゲー
ト・ソース間電圧によりほぼ決定される。Ｉｄｐ14とＩ
ｄｐ16とが前記のようにほぼ一定であるとき、Ｑｐ14及
びＱｐ16の各々のゲート・ソース間電圧はほぼ一定であ
る。以上のことから、Ｖref とＶSSとの間の電位差（Ｑ
ｐ14のソースとＱｐ16のゲートとの間の電位差に等し
い。）はほぼ一定である。
refbi とＶCCとの間の電位差であってほぼ一定であるの
で、飽和領域で動作するＱｐ13は定電流源となる。つま
り、Ｑｐ13のドレイン電流Ｉｄｐ13はＶCCが変動しても
ほぼ一定である。また、Ｑｐ13とＱｐ14とＱｐ16との各
々のドレイン電流Ｉｄｐ13，Ｉｄｐ14，Ｉｄｐ16が相等
しいときのＱｐ14のソース電位が定常状態におけるＶre
f である。したがって、定常状態におけるＩｄｐ14及び
Ｉｄｐ16はほぼ一定である。一方、各々飽和領域で動作
するＱｐ14とＱｐ16とはそれぞれゲート・ドレイン間を
短絡したＭＯＳトランジスタにより構成されるダイオー
ドであるため、Ｉｄｐ14及びＩｄｐ16はその各々のゲー
ト・ソース間電圧によりほぼ決定される。Ｉｄｐ14とＩ
ｄｐ16とが前記のようにほぼ一定であるとき、Ｑｐ14及
びＱｐ16の各々のゲート・ソース間電圧はほぼ一定であ
る。以上のことから、Ｖref とＶSSとの間の電位差（Ｑ
ｐ14のソースとＱｐ16のゲートとの間の電位差に等し
い。）はほぼ一定である。
【００１５】以上説明したように、図１のようなフィー
ドバック構成を採用した基準電圧発生回路１０におい
て、Ｖrefbi はＶCCより所定電位だけ低く、ＶSSに依存
せずＶCCに依存した一定の基準電圧となる。また、Ｖre
f はＶSSより所定電位だけ高く、ＶCCに依存せずＶSSに
依存した一定の基準電圧となる。
ドバック構成を採用した基準電圧発生回路１０におい
て、Ｖrefbi はＶCCより所定電位だけ低く、ＶSSに依存
せずＶCCに依存した一定の基準電圧となる。また、Ｖre
f はＶSSより所定電位だけ高く、ＶCCに依存せずＶSSに
依存した一定の基準電圧となる。
【００１６】基準電圧発生回路１０を構成する６つのＭ
ＯＳトランジスタがすべて飽和領域で動作する場合に
は、式（１）が成り立つ。
ＯＳトランジスタがすべて飽和領域で動作する場合に
は、式（１）が成り立つ。
【００１７】 Ｖref ＝−（２√βp1＊（√βp3＋√βp4） ／（√（βp1＊βp4）−４√（βn0＋βp3）））Ｖtp −（４√（βn0＊βp3） ／（√( βp1＊βp4）−４√（βn0＋βp3）））Ｖtn ＋ＶSS （１） βp0, βp1, βp3, βp4, βp6, βn0：Ｑｐ10,11,13,1
4,16, Ｑｎ10のそれぞれの利得係数 Ｖtp：Ｐ形ＭＯＳトランジスタのスレッシュホールド電
圧 Ｖtn：Ｎ形ＭＯＳトランジスタのスレッシュホールド電
圧 ただし、簡単のため、各Ｐ形ＭＯＳトランジスタのスレ
ッシュホールド電圧は相等しいものとした。また、βp0
＝βp1、βp4＝βp6とすることにより、式（１）がβp0
及びβp6を含まないようにした。Ｖrefbi の表式は省略
する。
4,16, Ｑｎ10のそれぞれの利得係数 Ｖtp：Ｐ形ＭＯＳトランジスタのスレッシュホールド電
圧 Ｖtn：Ｎ形ＭＯＳトランジスタのスレッシュホールド電
圧 ただし、簡単のため、各Ｐ形ＭＯＳトランジスタのスレ
ッシュホールド電圧は相等しいものとした。また、βp0
＝βp1、βp4＝βp6とすることにより、式（１）がβp0
及びβp6を含まないようにした。Ｖrefbi の表式は省略
する。
【００１８】次に、図１中の差動増幅器１１，１３と出
力ドライバーＱｐ17，Ｑｐ19とのはたらきを説明する。
Ｖint がＶrefbi に比較して低くなったときには、Ｖin
t を上昇させるべく第１の差動増幅器１１の出力電圧が
降下してＱｐ17をオンさせる。そして、Ｖint がＶrefb
i まで上昇すると、第１の差動増幅器１１の出力電圧が
上昇してＱｐ17をオフさせる。よって、Ｖint はＶrefb
i と同電圧までは上昇する。同様に、第２の差動増幅器
１３とＱｐ19とのはたらきにより、Ｖint はＶref と同
電圧までは上昇する。つまり、Ｖint はＶref とＶrefb
i との高い方の電圧まで上昇する。
力ドライバーＱｐ17，Ｑｐ19とのはたらきを説明する。
Ｖint がＶrefbi に比較して低くなったときには、Ｖin
t を上昇させるべく第１の差動増幅器１１の出力電圧が
降下してＱｐ17をオンさせる。そして、Ｖint がＶrefb
i まで上昇すると、第１の差動増幅器１１の出力電圧が
上昇してＱｐ17をオフさせる。よって、Ｖint はＶrefb
i と同電圧までは上昇する。同様に、第２の差動増幅器
１３とＱｐ19とのはたらきにより、Ｖint はＶref と同
電圧までは上昇する。つまり、Ｖint はＶref とＶrefb
i との高い方の電圧まで上昇する。
【００１９】図３は、上記内部降圧回路２０におけるＶ
int の外部電源電圧依存性を示す図である。Ｖref とＶ
SSとの差と、Ｖrefbi とＶCCとの差とは、各々所望値に
設定される。しかも、ＶCCが６Ｖより低い範囲（ＤＲＡ
Ｍの通常動作時のＶCCの規定範囲４．５Ｖ〜５．５Ｖを
含む。）では、Ｖrefbi よりＶref を高く設定してある
ので、Ｖint はＶCCに依存しないＶref と等しくなる。
一方、ＶCCが６Ｖ以上の範囲（ＤＲＡＭのバーンイン加
速試験時のＶCC範囲）では、Ｖref よりＶrefbi を高く
設定してあるので、Ｖint はＶCCに依存したＶrefbi と
等しくなる。このＶCCに依存したＶint により、ＤＲＡ
Ｍの内部素子へのストレスを増大させることができる。
int の外部電源電圧依存性を示す図である。Ｖref とＶ
SSとの差と、Ｖrefbi とＶCCとの差とは、各々所望値に
設定される。しかも、ＶCCが６Ｖより低い範囲（ＤＲＡ
Ｍの通常動作時のＶCCの規定範囲４．５Ｖ〜５．５Ｖを
含む。）では、Ｖrefbi よりＶref を高く設定してある
ので、Ｖint はＶCCに依存しないＶref と等しくなる。
一方、ＶCCが６Ｖ以上の範囲（ＤＲＡＭのバーンイン加
速試験時のＶCC範囲）では、Ｖref よりＶrefbi を高く
設定してあるので、Ｖint はＶCCに依存したＶrefbi と
等しくなる。このＶCCに依存したＶint により、ＤＲＡ
Ｍの内部素子へのストレスを増大させることができる。
【００２０】式（１）より明らかなように、スレッシュ
ホールド電圧等の製造バラツキによって、Ｖref ひいて
はＶint のバラツキが発生する。図２は、Ｖint を調整
するためのトリマ部の構成例（ヒューズＲＯＭ部）を示
す図である。図２によれば、図１中のＱｐ16は互いに直
列接続された６つのＰ形ＭＯＳトランジスタＱｐ30〜35
により、Ｑｎ10は互いに直列接続された６つのＮ形ＭＯ
ＳトランジスタＱｎ30〜35により各々構成される。Ｆ０
〜Ｆ４はＱｐ31〜35の各々のソース・ドレイン間に配さ
れたヒューズであり、Ｆ５〜Ｆ９はＱｎ31〜35の各々の
ソース・ドレイン間に配されたヒューズである。Ｆ０〜
Ｆ４のうちの少なくとも１本を切断すると、Ｑｐ16のチ
ャネル長が等価的に変更される。同様に、Ｆ５〜Ｆ９の
うちの少なくとも１本を切断すると、Ｑｎ10のチャネル
長が等価的に変更される。３０１〜３１０は各トランジ
スタ間の接続ノードである。
ホールド電圧等の製造バラツキによって、Ｖref ひいて
はＶint のバラツキが発生する。図２は、Ｖint を調整
するためのトリマ部の構成例（ヒューズＲＯＭ部）を示
す図である。図２によれば、図１中のＱｐ16は互いに直
列接続された６つのＰ形ＭＯＳトランジスタＱｐ30〜35
により、Ｑｎ10は互いに直列接続された６つのＮ形ＭＯ
ＳトランジスタＱｎ30〜35により各々構成される。Ｆ０
〜Ｆ４はＱｐ31〜35の各々のソース・ドレイン間に配さ
れたヒューズであり、Ｆ５〜Ｆ９はＱｎ31〜35の各々の
ソース・ドレイン間に配されたヒューズである。Ｆ０〜
Ｆ４のうちの少なくとも１本を切断すると、Ｑｐ16のチ
ャネル長が等価的に変更される。同様に、Ｆ５〜Ｆ９の
うちの少なくとも１本を切断すると、Ｑｎ10のチャネル
長が等価的に変更される。３０１〜３１０は各トランジ
スタ間の接続ノードである。
【００２１】Ｖref は、式（１）に示されるように基準
電圧発生回路１０を構成している各ＭＯＳトランジスタ
の利得係数βに依存しており、その利得係数βは式
（２）で表される。
電圧発生回路１０を構成している各ＭＯＳトランジスタ
の利得係数βに依存しており、その利得係数βは式
（２）で表される。
【００２２】 β＝μ＊Ｃox＊Ｗ／２＊Ｌ （２） ここに、μはキャリアの移動度、Ｃoxはゲート酸化膜容
量、Ｗはチャネル幅、Ｌはチャネル長である。式（１）
及び（２）によれば、ＭＯＳトランジスタのチャネル長
Ｌを変化させることにより、その利得係数βを変化させ
ることができ、Ｖref を変化させることができ、ひいて
はＶint を調整できることがわかる。
量、Ｗはチャネル幅、Ｌはチャネル長である。式（１）
及び（２）によれば、ＭＯＳトランジスタのチャネル長
Ｌを変化させることにより、その利得係数βを変化させ
ることができ、Ｖref を変化させることができ、ひいて
はＶint を調整できることがわかる。
【００２３】次に、ヒューズ切断によりＶref とＶrefb
i とを同時に補正できることを、図４を用いて説明す
る。図４は、Ｖint の調整過程を説明するために描かれ
たＶint の外部電源電圧依存性を示す図である。図４に
は、Ｖtp（Ｐ形ＭＯＳトランジスタのスレッシュホール
ド電圧）が設定値の場合と、Ｖtpが設定値から−０．０
５Ｖ外れた場合と、ヒューズ切断によりＶref とＶrefb
i とを同時に補正することによりＶint を調整した場合
との３通りの場合のＶint のＶCC依存性を、各々実線、
破線及び一点鎖線で示している。
i とを同時に補正できることを、図４を用いて説明す
る。図４は、Ｖint の調整過程を説明するために描かれ
たＶint の外部電源電圧依存性を示す図である。図４に
は、Ｖtp（Ｐ形ＭＯＳトランジスタのスレッシュホール
ド電圧）が設定値の場合と、Ｖtpが設定値から−０．０
５Ｖ外れた場合と、ヒューズ切断によりＶref とＶrefb
i とを同時に補正することによりＶint を調整した場合
との３通りの場合のＶint のＶCC依存性を、各々実線、
破線及び一点鎖線で示している。
【００２４】Ｖtpがその設定値から０．０５Ｖ低くなっ
た場合、ＶCCが６Ｖより低い範囲ではＶint がその設定
値より高くなり、ＶCCが６Ｖ以上の範囲ではＶint がそ
の設定値より低くなってしまう。この場合には、図２中
のＱｎ10のための５本のヒューズＦ５〜Ｆ９のうちの所
要の補正量に応じた本数のヒューズを切断する。そうす
れば、ヒューズ切断前よりもＱｎ10のゲート長が等価的
に長くなり、そのドレイン電流Ｉｄｎ10が減少する。こ
の結果、Ｖrefbi が高くなる。そして同時に、Ｖrefbi
をゲート入力としたＱｐ13のドレイン電流Ｉｄｐ13が減
少し、Ｖref が低くなる。つまり、図４中の破線の特性
は、実線の特性に近い一点鎖線の特性に補正される。
た場合、ＶCCが６Ｖより低い範囲ではＶint がその設定
値より高くなり、ＶCCが６Ｖ以上の範囲ではＶint がそ
の設定値より低くなってしまう。この場合には、図２中
のＱｎ10のための５本のヒューズＦ５〜Ｆ９のうちの所
要の補正量に応じた本数のヒューズを切断する。そうす
れば、ヒューズ切断前よりもＱｎ10のゲート長が等価的
に長くなり、そのドレイン電流Ｉｄｎ10が減少する。こ
の結果、Ｖrefbi が高くなる。そして同時に、Ｖrefbi
をゲート入力としたＱｐ13のドレイン電流Ｉｄｐ13が減
少し、Ｖref が低くなる。つまり、図４中の破線の特性
は、実線の特性に近い一点鎖線の特性に補正される。
【００２５】逆にＶtpが設定値より高くなった場合に
は、図示はしないが、ＶCCが６Ｖより低い範囲ではＶin
t がその設定値より低くなり、ＶCCが６Ｖ以上の範囲で
はＶint がその設定値より高くなってしまう。この場合
には、図２中のＱｐ16のための５本のヒューズＦ０〜Ｆ
４のうちの所要の補正量に応じた本数のヒューズを切断
する。そうすれば、ヒューズ切断前よりもＱｐ16のゲー
ト長が等価的に長くなり、そのドレイン電流Ｉｄｐ16が
減少する。この結果、Ｖref が高くなる。そして同時
に、Ｖref をゲート入力としたＱｎ10のドレイン電流Ｉ
ｄｎ10が減少し、Ｖrefbi が低くなる。つまり、この場
合にもヒューズ切断によりＶref とＶrefbiとを同時に
補正でき、図４中の実線の特性に近い所望の特性を実現
できる。
は、図示はしないが、ＶCCが６Ｖより低い範囲ではＶin
t がその設定値より低くなり、ＶCCが６Ｖ以上の範囲で
はＶint がその設定値より高くなってしまう。この場合
には、図２中のＱｐ16のための５本のヒューズＦ０〜Ｆ
４のうちの所要の補正量に応じた本数のヒューズを切断
する。そうすれば、ヒューズ切断前よりもＱｐ16のゲー
ト長が等価的に長くなり、そのドレイン電流Ｉｄｐ16が
減少する。この結果、Ｖref が高くなる。そして同時
に、Ｖref をゲート入力としたＱｎ10のドレイン電流Ｉ
ｄｎ10が減少し、Ｖrefbi が低くなる。つまり、この場
合にもヒューズ切断によりＶref とＶrefbiとを同時に
補正でき、図４中の実線の特性に近い所望の特性を実現
できる。
【００２６】以上のとおり本実施例によれば、互いにフ
ィードバックをかけたＶref とＶrefbi とを単一の基準
電圧発生回路１０で発生し、両者のうち高い方に基づい
てＶint を発生する内部降圧回路２０の構成を採用した
ので、通常動作時用の基準電圧発生回路とバーンイン加
速試験用の基準電圧発生回路とを別々に設けていた従来
とは違って、内部降圧回路の消費電流及びレイアウト面
積が低減される。そのうえ、Ｖref とＶrefbi とを同時
に調整できるトリマ部の構成を基準電圧発生回路１０中
に採用したので、通常動作時用のトリマ部とバーンイン
加速試験用のトリマ部とを別々に設けていた従来とは違
って、トリマ部のレイアウト面積が低減される。また、
本実施例のトリマ部では外部電源と接地電源との間に定
常電流が流れてしまうような貫通電流のパスが存在しな
いため、内部降圧回路の消費電流が更に低減される。
ィードバックをかけたＶref とＶrefbi とを単一の基準
電圧発生回路１０で発生し、両者のうち高い方に基づい
てＶint を発生する内部降圧回路２０の構成を採用した
ので、通常動作時用の基準電圧発生回路とバーンイン加
速試験用の基準電圧発生回路とを別々に設けていた従来
とは違って、内部降圧回路の消費電流及びレイアウト面
積が低減される。そのうえ、Ｖref とＶrefbi とを同時
に調整できるトリマ部の構成を基準電圧発生回路１０中
に採用したので、通常動作時用のトリマ部とバーンイン
加速試験用のトリマ部とを別々に設けていた従来とは違
って、トリマ部のレイアウト面積が低減される。また、
本実施例のトリマ部では外部電源と接地電源との間に定
常電流が流れてしまうような貫通電流のパスが存在しな
いため、内部降圧回路の消費電流が更に低減される。
【００２７】なお、上記チャネル長調整方式に代えて、
チャネル幅Ｗを調整する方式を採用してもよい。具体的
には、ＭＯＳトランジスタの並列数を変更するのであ
る。また、上記ヒューズ切断方式に代えて、デコード信
号に基づいてＭＯＳトランジスタの直列数又は並列数を
変更する方式を採用することも可能である。
チャネル幅Ｗを調整する方式を採用してもよい。具体的
には、ＭＯＳトランジスタの並列数を変更するのであ
る。また、上記ヒューズ切断方式に代えて、デコード信
号に基づいてＭＯＳトランジスタの直列数又は並列数を
変更する方式を採用することも可能である。
【００２８】さて、ＤＲＡＭは、メモリセルの静電容量
（キャパシタ）に電荷を蓄え、その電荷の有無により情
報を記憶しておくものである。ＤＲＡＭの通常動作時に
は、このメモリセルへの書き込み電圧をセンスアンプに
より供給する。また、ＤＲＡＭ中には、情報を書き込ん
だり、読み出したり、その他の機能を満足させるための
周辺回路が内蔵されている。本実施例によれば、ＤＲＡ
Ｍ中のセンスアンプと周辺回路とに図１の内部降圧回路
２０から同一のＶint が供給される。ＶCCを降圧したＶ
int をセンスアンプへ供給するのは、メモリセルの容量
酸化膜の信頼性確保等のためである。また、ＶCCを降圧
したＶint を周辺回路へ供給するのは、内部素子の微細
化に伴う信頼性の確保、低消費電力化等のためである。
（キャパシタ）に電荷を蓄え、その電荷の有無により情
報を記憶しておくものである。ＤＲＡＭの通常動作時に
は、このメモリセルへの書き込み電圧をセンスアンプに
より供給する。また、ＤＲＡＭ中には、情報を書き込ん
だり、読み出したり、その他の機能を満足させるための
周辺回路が内蔵されている。本実施例によれば、ＤＲＡ
Ｍ中のセンスアンプと周辺回路とに図１の内部降圧回路
２０から同一のＶint が供給される。ＶCCを降圧したＶ
int をセンスアンプへ供給するのは、メモリセルの容量
酸化膜の信頼性確保等のためである。また、ＶCCを降圧
したＶint を周辺回路へ供給するのは、内部素子の微細
化に伴う信頼性の確保、低消費電力化等のためである。
【００２９】ＤＲＡＭの通常動作時において周辺回路の
動作速度を高めかつメモリセルの信頼性を確保するため
には、周辺回路への供給電圧に比べてセンスアンプへの
供給電圧を低くすることが必要となる。例えばＶCCが５
Ｖの場合、周辺回路へ第１の内部降圧電圧Ｖint1として
４Ｖを、センスアンプへ第２の内部降圧電圧Ｖint2とし
て３．３Ｖを各々供給するのである。本実施例によれ
ば、各々図１の構成を備えた内部降圧回路をＤＲＡＭ中
に２つ搭載し、一方の内部降圧回路からＶint1を、他方
の内部降圧回路からＶint2を各々出力する。
動作速度を高めかつメモリセルの信頼性を確保するため
には、周辺回路への供給電圧に比べてセンスアンプへの
供給電圧を低くすることが必要となる。例えばＶCCが５
Ｖの場合、周辺回路へ第１の内部降圧電圧Ｖint1として
４Ｖを、センスアンプへ第２の内部降圧電圧Ｖint2とし
て３．３Ｖを各々供給するのである。本実施例によれ
ば、各々図１の構成を備えた内部降圧回路をＤＲＡＭ中
に２つ搭載し、一方の内部降圧回路からＶint1を、他方
の内部降圧回路からＶint2を各々出力する。
【００３０】（実施例２）第２の実施例は、単一の内部
降圧回路から互いに異なる２つの内部降圧電圧Ｖint1，
Ｖint2を出力できるようにしたものである。
降圧回路から互いに異なる２つの内部降圧電圧Ｖint1，
Ｖint2を出力できるようにしたものである。
【００３１】図５は、本発明の第２の実施例に係るＤＲ
ＡＭのための内部降圧回路の回路図である。図５に示す
内部降圧回路３０は、２つの内部降圧電圧Ｖint1，Ｖin
t2を出力するための回路であって、基準電圧発生回路６
０と、４つの差動増幅器６１〜６４と、出力ドライバー
としての４つのＰ形ＭＯＳトランジスタＱｐ67，Ｑｐ6
8，Ｑｐ69，Ｑｐ6aとを備えている。基準電圧発生回路
６０は、第１の内部降圧電圧Ｖint1のために、通常動作
時用の基準電圧（第１の基準電圧）Ｖref1と、バーンイ
ン加速試験用の基準電圧（第２の基準電圧）Ｖrefbi1と
を発生する。また、同基準電圧発生回路６０は、第２の
内部降圧電圧Ｖint2のために、通常動作時用の基準電圧
（第３の基準電圧）Ｖref2と、バーンイン加速試験用の
基準電圧（第４の基準電圧）Ｖrefbi2とを発生する。第
１の差動増幅器６１は、Ｖrefbi1を第１の入力とし、Ｖ
int1を第２の入力とする。第２の差動増幅器６２は、Ｖ
refbi2を第１の入力とし、Ｖint2を第２の入力とする。
第３の差動増幅器６３は、Ｖref1を第１の入力とし、Ｖ
int1を第２の入力とする。第４の差動増幅器６４は、Ｖ
ref2を第１の入力とし、Ｖint2を第２の入力とする。Ｑ
ｐ67のゲートは第１の差動増幅器６１の出力により、Ｑ
ｐ68のゲートは第２の差動増幅器６２の出力により、Ｑ
ｐ69のゲートは第３の差動増幅器６３の出力により、Ｑ
ｐ6aのゲートは第４の差動増幅器６４の出力により各々
制御される。
ＡＭのための内部降圧回路の回路図である。図５に示す
内部降圧回路３０は、２つの内部降圧電圧Ｖint1，Ｖin
t2を出力するための回路であって、基準電圧発生回路６
０と、４つの差動増幅器６１〜６４と、出力ドライバー
としての４つのＰ形ＭＯＳトランジスタＱｐ67，Ｑｐ6
8，Ｑｐ69，Ｑｐ6aとを備えている。基準電圧発生回路
６０は、第１の内部降圧電圧Ｖint1のために、通常動作
時用の基準電圧（第１の基準電圧）Ｖref1と、バーンイ
ン加速試験用の基準電圧（第２の基準電圧）Ｖrefbi1と
を発生する。また、同基準電圧発生回路６０は、第２の
内部降圧電圧Ｖint2のために、通常動作時用の基準電圧
（第３の基準電圧）Ｖref2と、バーンイン加速試験用の
基準電圧（第４の基準電圧）Ｖrefbi2とを発生する。第
１の差動増幅器６１は、Ｖrefbi1を第１の入力とし、Ｖ
int1を第２の入力とする。第２の差動増幅器６２は、Ｖ
refbi2を第１の入力とし、Ｖint2を第２の入力とする。
第３の差動増幅器６３は、Ｖref1を第１の入力とし、Ｖ
int1を第２の入力とする。第４の差動増幅器６４は、Ｖ
ref2を第１の入力とし、Ｖint2を第２の入力とする。Ｑ
ｐ67のゲートは第１の差動増幅器６１の出力により、Ｑ
ｐ68のゲートは第２の差動増幅器６２の出力により、Ｑ
ｐ69のゲートは第３の差動増幅器６３の出力により、Ｑ
ｐ6aのゲートは第４の差動増幅器６４の出力により各々
制御される。
【００３２】基準電圧発生回路６０は、ＶCCの依存性の
少ないＶref1，Ｖref2と、ＶCCに依存したＶrefbi1，Ｖ
refbi2とを発生するためのＣＭＯＳ構成の回路である。
詳しくは、ＶSSからＶCCへ向けて４つのＰ形ＭＯＳトラ
ンジスタＱｐ66，Ｑｐ65，Ｑｐ64，Ｑｐ63を直列に配設
することにより、ＶCCに依存せずＶSSに依存したＶref
1，Ｖref2を発生するようにし、またＶCCからＶSSへ向
けて３つのＰ形ＭＯＳトランジスタＱｐ60，Ｑｐ61，Ｑ
ｐ62と１つのＮ形ＭＯＳトランジスタＱｎ60とを直列に
配設することにより、ＶSSに依存せずＶCCに依存したＶ
refbi1，Ｖrefbi2を発生するようにしたものである。Ｑ
ｐ60,62,65,66 はすべてゲート・ドレイン間を短絡させ
た形のダイオードを形成しており、Ｑｎ60のゲートとＱ
ｐ64のソースとを短絡させ、Ｑｐ63のゲートとＱｐ61の
ゲートとＱｐ62のドレインとを短絡させた構成となって
いる。また、Ｑｐ64のゲートはＱｐ65のドレインに短絡
している。つまり、図５の基準電圧発生回路６０は、図
１の基準電圧発生回路１０中のＱｐ11をＱｐ61，Ｑｐ62
に、Ｑｐ14をＱｐ64，Ｑｐ65に各々置換した構成となっ
ている。Ｑｐ60,61,62,63,64,65,66及びＱｎ60は全て飽
和領域で動作させる。６１０はＶrefbi1のための出力ノ
ード、６０３はＶrefbi2のための出力ノード、６０４は
Ｖref1のための出力ノード、６１１はＶref2のための出
力ノードである。６０２はＱｐ60とＱｐ61との接続ノー
ド、６０５はＱｐ65とＱｐ66との接続ノードである。
少ないＶref1，Ｖref2と、ＶCCに依存したＶrefbi1，Ｖ
refbi2とを発生するためのＣＭＯＳ構成の回路である。
詳しくは、ＶSSからＶCCへ向けて４つのＰ形ＭＯＳトラ
ンジスタＱｐ66，Ｑｐ65，Ｑｐ64，Ｑｐ63を直列に配設
することにより、ＶCCに依存せずＶSSに依存したＶref
1，Ｖref2を発生するようにし、またＶCCからＶSSへ向
けて３つのＰ形ＭＯＳトランジスタＱｐ60，Ｑｐ61，Ｑ
ｐ62と１つのＮ形ＭＯＳトランジスタＱｎ60とを直列に
配設することにより、ＶSSに依存せずＶCCに依存したＶ
refbi1，Ｖrefbi2を発生するようにしたものである。Ｑ
ｐ60,62,65,66 はすべてゲート・ドレイン間を短絡させ
た形のダイオードを形成しており、Ｑｎ60のゲートとＱ
ｐ64のソースとを短絡させ、Ｑｐ63のゲートとＱｐ61の
ゲートとＱｐ62のドレインとを短絡させた構成となって
いる。また、Ｑｐ64のゲートはＱｐ65のドレインに短絡
している。つまり、図５の基準電圧発生回路６０は、図
１の基準電圧発生回路１０中のＱｐ11をＱｐ61，Ｑｐ62
に、Ｑｐ14をＱｐ64，Ｑｐ65に各々置換した構成となっ
ている。Ｑｐ60,61,62,63,64,65,66及びＱｎ60は全て飽
和領域で動作させる。６１０はＶrefbi1のための出力ノ
ード、６０３はＶrefbi2のための出力ノード、６０４は
Ｖref1のための出力ノード、６１１はＶref2のための出
力ノードである。６０２はＱｐ60とＱｐ61との接続ノー
ド、６０５はＱｐ65とＱｐ66との接続ノードである。
【００３３】ここで、基準電圧発生回路６０の動作原理
を簡単に説明する。Ｖref1をほぼ一定とすると、飽和領
域で動作するＱｎ60のゲート電位は一定値Ｖref1であ
り、そのソース電位はＶSSである。したがって、Ｑｎ60
のゲート・ソース間電圧はほぼ一定である。この結果、
Ｑｎ60は定電流源として動作し、Ｑｎ60のドレイン電流
Ｉｄｎ60はほぼ一定となる。また、Ｑｐ60とＱｐ61とＱ
ｐ62とＱｎ60との各々のドレイン電流Ｉｄｐ60，Ｉｄｐ
61，Ｉｄｐ62，Ｉｄｎ60が相等しいときのＱｐ62のドレ
イン電位（そのゲート電位に等しい。）が定常状態にお
けるＶrefbi2である。したがって、定常状態におけるＩ
ｄｐ60，Ｉｄｐ61，Ｉｄｐ62はほぼ一定である。一方、
Ｑｐ60とＱｐ61とＱｐ62とは各々飽和領域で動作するの
で、Ｉｄｐ60，Ｉｄｐ61，Ｉｄｐ62はその各々のゲート
・ソース間電圧によりほぼ決定される。Ｉｄｐ60とＩｄ
ｐ61とＩｄｐ62とが前記のようにほぼ一定であるとき、
Ｑｐ60，Ｑｐ61及びＱｐ62のゲート・ソース間電圧はほ
ぼ一定である。以上のことから、Ｖrefbi2とＶCCとの間
の電位差（Ｑｐ60のソースとＱｐ61のゲートとの間の電
位差に等しい。）はほぼ一定である。また、Ｉｄｐ61も
ＶCCに依らず一定となるため、Ｖrefbi1とＶCCとの間の
電位差もほぼ一定である。
を簡単に説明する。Ｖref1をほぼ一定とすると、飽和領
域で動作するＱｎ60のゲート電位は一定値Ｖref1であ
り、そのソース電位はＶSSである。したがって、Ｑｎ60
のゲート・ソース間電圧はほぼ一定である。この結果、
Ｑｎ60は定電流源として動作し、Ｑｎ60のドレイン電流
Ｉｄｎ60はほぼ一定となる。また、Ｑｐ60とＱｐ61とＱ
ｐ62とＱｎ60との各々のドレイン電流Ｉｄｐ60，Ｉｄｐ
61，Ｉｄｐ62，Ｉｄｎ60が相等しいときのＱｐ62のドレ
イン電位（そのゲート電位に等しい。）が定常状態にお
けるＶrefbi2である。したがって、定常状態におけるＩ
ｄｐ60，Ｉｄｐ61，Ｉｄｐ62はほぼ一定である。一方、
Ｑｐ60とＱｐ61とＱｐ62とは各々飽和領域で動作するの
で、Ｉｄｐ60，Ｉｄｐ61，Ｉｄｐ62はその各々のゲート
・ソース間電圧によりほぼ決定される。Ｉｄｐ60とＩｄ
ｐ61とＩｄｐ62とが前記のようにほぼ一定であるとき、
Ｑｐ60，Ｑｐ61及びＱｐ62のゲート・ソース間電圧はほ
ぼ一定である。以上のことから、Ｖrefbi2とＶCCとの間
の電位差（Ｑｐ60のソースとＱｐ61のゲートとの間の電
位差に等しい。）はほぼ一定である。また、Ｉｄｐ61も
ＶCCに依らず一定となるため、Ｖrefbi1とＶCCとの間の
電位差もほぼ一定である。
【００３４】一方、Ｑｐ63のゲート・ソース間電圧はＶ
refbi2とＶCCとの間の電位差であってほぼ一定であるの
で、飽和領域で動作するＱｐ63は定電流源となる。つま
り、Ｑｐ63のドレイン電流Ｉｄｐ63はＶCCが変動しても
ほぼ一定である。また、Ｑｐ63とＱｐ64とＱｐ65とＱｐ
66との各々のドレイン電流Ｉｄｐ63，Ｉｄｐ64，Ｉｄｐ
65，Ｉｄｐ66が相等しいときのＱｐ64のソース電位が定
常状態におけるＶref1である。したがって、定常状態に
おけるＩｄｐ64，Ｉｄｐ65及びＩｄｐ66はほぼ一定であ
る。一方、Ｑｐ64とＱｐ65とＱｐ66とは各々飽和領域で
動作するので、Ｉｄｐ64，Ｉｄｐ65，Ｉｄｐ66はその各
々のゲート・ソース間電圧によりほぼ決定される。Ｉｄ
ｐ64とＩｄｐ65とＩｄｐ66とが前記のようにほぼ一定で
あるとき、Ｑｐ64，Ｑｐ65及びＱｐ66のゲート・ソース
間電圧はほぼ一定である。以上のことから、Ｖref1とＶ
SSとの間の電位差（Ｑｐ64のソースとＱｐ66のゲートと
の間の電位差に等しい。）はほぼ一定であり、Ｖref2と
ＶSSとの間の電位差（Ｑｐ65のソースとＱｐ66のゲート
との間の電位差に等しい。）はほぼ一定である。
refbi2とＶCCとの間の電位差であってほぼ一定であるの
で、飽和領域で動作するＱｐ63は定電流源となる。つま
り、Ｑｐ63のドレイン電流Ｉｄｐ63はＶCCが変動しても
ほぼ一定である。また、Ｑｐ63とＱｐ64とＱｐ65とＱｐ
66との各々のドレイン電流Ｉｄｐ63，Ｉｄｐ64，Ｉｄｐ
65，Ｉｄｐ66が相等しいときのＱｐ64のソース電位が定
常状態におけるＶref1である。したがって、定常状態に
おけるＩｄｐ64，Ｉｄｐ65及びＩｄｐ66はほぼ一定であ
る。一方、Ｑｐ64とＱｐ65とＱｐ66とは各々飽和領域で
動作するので、Ｉｄｐ64，Ｉｄｐ65，Ｉｄｐ66はその各
々のゲート・ソース間電圧によりほぼ決定される。Ｉｄ
ｐ64とＩｄｐ65とＩｄｐ66とが前記のようにほぼ一定で
あるとき、Ｑｐ64，Ｑｐ65及びＱｐ66のゲート・ソース
間電圧はほぼ一定である。以上のことから、Ｖref1とＶ
SSとの間の電位差（Ｑｐ64のソースとＱｐ66のゲートと
の間の電位差に等しい。）はほぼ一定であり、Ｖref2と
ＶSSとの間の電位差（Ｑｐ65のソースとＱｐ66のゲート
との間の電位差に等しい。）はほぼ一定である。
【００３５】以上説明したように、図５のようなフィー
ドバック構成を採用した基準電圧発生回路６０におい
て、Ｖrefbi1及びＶrefbi2はＶCCより各々所定電位だけ
低く、ＶSSに依存せずＶCCに依存した一定の基準電圧と
なる。また、Ｖref1及びＶref2は各々ＶSSより所定電位
だけ高く、ＶCCに依存せずＶSSに依存した一定の基準電
圧となる。ただし、Ｖrefbi1＞Ｖrefbi2かつＶref1＞Ｖ
ref2である。
ドバック構成を採用した基準電圧発生回路６０におい
て、Ｖrefbi1及びＶrefbi2はＶCCより各々所定電位だけ
低く、ＶSSに依存せずＶCCに依存した一定の基準電圧と
なる。また、Ｖref1及びＶref2は各々ＶSSより所定電位
だけ高く、ＶCCに依存せずＶSSに依存した一定の基準電
圧となる。ただし、Ｖrefbi1＞Ｖrefbi2かつＶref1＞Ｖ
ref2である。
【００３６】更に、図５の内部降圧回路３０の構成によ
れば、第１及び第３の差動増幅器６１，６３とＱｐ67と
Ｑｐ69とのはたらきにより、Ｖint1はＶref1とＶrefbi1
との高い方の電圧まで上昇する。同様に、第２及び第４
の差動増幅器６２，６４とＱｐ68とＱｐ6aとのはたらき
により、Ｖint2はＶref2とＶrefbi2との高い方の電圧ま
で上昇する。
れば、第１及び第３の差動増幅器６１，６３とＱｐ67と
Ｑｐ69とのはたらきにより、Ｖint1はＶref1とＶrefbi1
との高い方の電圧まで上昇する。同様に、第２及び第４
の差動増幅器６２，６４とＱｐ68とＱｐ6aとのはたらき
により、Ｖint2はＶref2とＶrefbi2との高い方の電圧ま
で上昇する。
【００３７】図６は、上記内部降圧回路３０におけるＶ
int1及びＶint2の外部電源電圧依存性を示す図である。
図３の場合と同様に、ＶCCが６Ｖより低い範囲ではＶin
t1及びＶint2はともにＶCCに依存せず、ＶCCが６Ｖ以上
の範囲ではＶint1及びＶint2はともにＶCCに依存した内
部素子へのストレス印加可能な高電圧となる。ただし、
Ｖint1＞Ｖint2である。Ｖint1及びＶint2の調整は、図
２と同様のヒューズＲＯＭ部の操作等により達成するこ
とができる。
int1及びＶint2の外部電源電圧依存性を示す図である。
図３の場合と同様に、ＶCCが６Ｖより低い範囲ではＶin
t1及びＶint2はともにＶCCに依存せず、ＶCCが６Ｖ以上
の範囲ではＶint1及びＶint2はともにＶCCに依存した内
部素子へのストレス印加可能な高電圧となる。ただし、
Ｖint1＞Ｖint2である。Ｖint1及びＶint2の調整は、図
２と同様のヒューズＲＯＭ部の操作等により達成するこ
とができる。
【００３８】図７は、図５の構成を有する内部降圧回路
３０を搭載したＤＲＡＭのブロック図である。図７にお
いて、２１はメモリセル、２２はワードライン、２３は
ビットライン、２４はメモリセル２１へ書き込み電圧を
供給するためのセンスアンプ、２５はその他の周辺回路
である。内部降圧回路３０は、周辺回路２５へＶint1を
供給するとともに、センスアンプ２４へＶint1より低い
Ｖint2を供給する。これにより、ＤＲＡＭの通常動作時
において、周辺回路２５の動作速度が高められ、かつメ
モリセル２１の容量酸化膜の信頼性が確保される。
３０を搭載したＤＲＡＭのブロック図である。図７にお
いて、２１はメモリセル、２２はワードライン、２３は
ビットライン、２４はメモリセル２１へ書き込み電圧を
供給するためのセンスアンプ、２５はその他の周辺回路
である。内部降圧回路３０は、周辺回路２５へＶint1を
供給するとともに、センスアンプ２４へＶint1より低い
Ｖint2を供給する。これにより、ＤＲＡＭの通常動作時
において、周辺回路２５の動作速度が高められ、かつメ
モリセル２１の容量酸化膜の信頼性が確保される。
【００３９】以上のとおり本実施例によれば、単一の内
部降圧回路３０から互いに異なる２つの内部降圧電圧Ｖ
int1，Ｖint2を出力できる。したがって、各々図１の構
成を備えた内部降圧回路をＤＲＡＭ中に２つ搭載し、一
方の内部降圧回路からＶint1を、他方の内部降圧回路か
らＶint2を各々出力する場合に比べて、内部降圧回路の
消費電流及びレイアウト面積が低減される。
部降圧回路３０から互いに異なる２つの内部降圧電圧Ｖ
int1，Ｖint2を出力できる。したがって、各々図１の構
成を備えた内部降圧回路をＤＲＡＭ中に２つ搭載し、一
方の内部降圧回路からＶint1を、他方の内部降圧回路か
らＶint2を各々出力する場合に比べて、内部降圧回路の
消費電流及びレイアウト面積が低減される。
【００４０】なお、図５の構成から３つ以上の内部降圧
電圧を発生する構成への発展は、当業者にとって容易で
あろう。
電圧を発生する構成への発展は、当業者にとって容易で
あろう。
【００４１】（実施例３）第３の実施例は、単一の内部
降圧回路から互いに異なる２つの内部降圧電圧Ｖint1，
Ｖint2（Ｖint1＞Ｖint2）のうちの１つを選択出力でき
るようにしたものである。
降圧回路から互いに異なる２つの内部降圧電圧Ｖint1，
Ｖint2（Ｖint1＞Ｖint2）のうちの１つを選択出力でき
るようにしたものである。
【００４２】図８は、本発明の第３の実施例に係るＤＲ
ＡＭのための内部降圧回路の回路図である。図８に示す
内部降圧回路４０は、Ｖint1及びＶint2のうちの一方を
１つの内部降圧電圧Ｖint として出力するための回路で
あって、図５の構成に２つのＰ形ＭＯＳトランジスタＱ
ｐ6b，Ｑｐ6cを付加してなるものである。Ｑｐ6b及びＱ
ｐ6cは、Ｖint1からＶint2へ向けて直列に配設されてい
る。Ｑｐ6bのゲートは第１の制御信号Ａにより、Ｑｐ6c
のゲートは第２の制御信号Ｂにより各々制御される。６
１２はＱｐ6bとＱｐ6cとの接続ノードであり、かつＶin
t のための出力ノードである。
ＡＭのための内部降圧回路の回路図である。図８に示す
内部降圧回路４０は、Ｖint1及びＶint2のうちの一方を
１つの内部降圧電圧Ｖint として出力するための回路で
あって、図５の構成に２つのＰ形ＭＯＳトランジスタＱ
ｐ6b，Ｑｐ6cを付加してなるものである。Ｑｐ6b及びＱ
ｐ6cは、Ｖint1からＶint2へ向けて直列に配設されてい
る。Ｑｐ6bのゲートは第１の制御信号Ａにより、Ｑｐ6c
のゲートは第２の制御信号Ｂにより各々制御される。６
１２はＱｐ6bとＱｐ6cとの接続ノードであり、かつＶin
t のための出力ノードである。
【００４３】図８の内部降圧回路４０において、第１の
制御信号Ａを低レベル、第２の制御信号Ｂを高レベルに
すれば、Ｑｐ6bはオン状態、Ｑｐ6cはオフ状態となる。
このとき、内部降圧回路４０から出力されるＶint はＶ
int1と等しくなる。これとは逆に第１の制御信号Ａを高
レベル、第２の制御信号Ｂを低レベルにすれば、Ｑｐ6b
はオフ状態、Ｑｐ6cはオン状態となるので、Ｖint はＶ
int2と等しくなる。つまり、本実施例によれば、各々図
６に示す外部電源電圧依存性を持ったＶint1及びＶint2
のうちのいずれをＶint として出力するかを任意に切り
換えることができるのである。
制御信号Ａを低レベル、第２の制御信号Ｂを高レベルに
すれば、Ｑｐ6bはオン状態、Ｑｐ6cはオフ状態となる。
このとき、内部降圧回路４０から出力されるＶint はＶ
int1と等しくなる。これとは逆に第１の制御信号Ａを高
レベル、第２の制御信号Ｂを低レベルにすれば、Ｑｐ6b
はオフ状態、Ｑｐ6cはオン状態となるので、Ｖint はＶ
int2と等しくなる。つまり、本実施例によれば、各々図
６に示す外部電源電圧依存性を持ったＶint1及びＶint2
のうちのいずれをＶint として出力するかを任意に切り
換えることができるのである。
【００４４】図９は、図８の構成を有する内部降圧回路
４０を搭載したＤＲＡＭのブロック図である。内部降圧
回路４０は、センスアンプ２４及び周辺回路２５へ共通
のＶint を供給する。しかも、ＤＲＡＭの通常動作モー
ドではＶint1が、セルフリフレッシュモードではＶint1
より低いＶint2が各々Ｖint として選択される。
４０を搭載したＤＲＡＭのブロック図である。内部降圧
回路４０は、センスアンプ２４及び周辺回路２５へ共通
のＶint を供給する。しかも、ＤＲＡＭの通常動作モー
ドではＶint1が、セルフリフレッシュモードではＶint1
より低いＶint2が各々Ｖint として選択される。
【００４５】通常動作時には、内部降圧回路４０からセ
ンスアンプ２４及び周辺回路２５へ、Ｖint2より高いＶ
int1が供給される。これにより、記憶情報の書き込み／
読み出しのためのＤＲＡＭ内部回路の高い動作速度が保
証される。ＶCCを６Ｖ以上に上げれば、Ｖint1によりＤ
ＲＡＭのバーンイン加速試験を実行することも可能であ
る。
ンスアンプ２４及び周辺回路２５へ、Ｖint2より高いＶ
int1が供給される。これにより、記憶情報の書き込み／
読み出しのためのＤＲＡＭ内部回路の高い動作速度が保
証される。ＶCCを６Ｖ以上に上げれば、Ｖint1によりＤ
ＲＡＭのバーンイン加速試験を実行することも可能であ
る。
【００４６】内部回路の高い動作速度を必要としないバ
ッテリーバックアップ時、特にセルフリフレッシュモー
ドでは、内部降圧回路４０からセンスアンプ２４及び周
辺回路２５へ、Ｖint1より低いＶint2が供給される。こ
れにより、記憶情報を保持しつつ、ＤＲＡＭの消費電力
を低減することができる。詳細には、リフレッシュ動作
のための消費電力だけでなく、リフレッシュ動作を実行
していない待機時の消費電力も低減される。
ッテリーバックアップ時、特にセルフリフレッシュモー
ドでは、内部降圧回路４０からセンスアンプ２４及び周
辺回路２５へ、Ｖint1より低いＶint2が供給される。こ
れにより、記憶情報を保持しつつ、ＤＲＡＭの消費電力
を低減することができる。詳細には、リフレッシュ動作
のための消費電力だけでなく、リフレッシュ動作を実行
していない待機時の消費電力も低減される。
【００４７】さて、図９において、センスアンプ２４へ
の供給電圧Ｖint は前述したようにメモリセル２１への
書き込み電圧となる。メモリセル２１のキャパシタに記
憶情報として蓄えられる電荷の量は、Ｖint の大きさに
依存している。メモリセル２１のキャパシタに蓄えられ
た電荷量が変動すると、その記憶情報の保持時間が変動
する結果、リフレッシュ動作を行わなければならない時
間間隔（リフレッシュオーバーヘッド時間）が変動す
る。次に説明する第４の実施例は、この問題を解決した
ものである。
の供給電圧Ｖint は前述したようにメモリセル２１への
書き込み電圧となる。メモリセル２１のキャパシタに記
憶情報として蓄えられる電荷の量は、Ｖint の大きさに
依存している。メモリセル２１のキャパシタに蓄えられ
た電荷量が変動すると、その記憶情報の保持時間が変動
する結果、リフレッシュ動作を行わなければならない時
間間隔（リフレッシュオーバーヘッド時間）が変動す
る。次に説明する第４の実施例は、この問題を解決した
ものである。
【００４８】（実施例４）第４の実施例は、ＤＲＡＭに
おいてセンスアンプへの供給電圧の変動をおさえるよう
にしたものである。
おいてセンスアンプへの供給電圧の変動をおさえるよう
にしたものである。
【００４９】図１０は、本発明の第４の実施例に係る内
部降圧回路を搭載したＤＲＡＭのブロック図である。図
１０中の内部降圧回路４０の内部構成は、図８のとおり
である。この内部降圧回路４０は、周辺回路２５へＶin
t を供給する一方、センスアンプ２４へＶint2を供給す
る。
部降圧回路を搭載したＤＲＡＭのブロック図である。図
１０中の内部降圧回路４０の内部構成は、図８のとおり
である。この内部降圧回路４０は、周辺回路２５へＶin
t を供給する一方、センスアンプ２４へＶint2を供給す
る。
【００５０】内部降圧回路４０から周辺回路２５へ供給
されるＶint は、第３の実施例の場合と同様に、ＤＲＡ
Ｍの通常動作モードではＶint1であり、セルフリフレッ
シュモードではＶint1より低いＶint2である。ところ
が、第３の実施例の場合とは違って、センスアンプ２４
へは通常動作モード及びセルフリフレッシュモードのい
ずれであってもＶint2が供給される。
されるＶint は、第３の実施例の場合と同様に、ＤＲＡ
Ｍの通常動作モードではＶint1であり、セルフリフレッ
シュモードではＶint1より低いＶint2である。ところ
が、第３の実施例の場合とは違って、センスアンプ２４
へは通常動作モード及びセルフリフレッシュモードのい
ずれであってもＶint2が供給される。
【００５１】本実施例によれば、メモリセル２１のデー
タ保持特性を悪化させることなく、セルフリフレッシュ
動作時に周辺回路２５への供給電圧Ｖint を下げること
でＤＲＡＭの消費電力を低減することができる。具体的
には、第４の実施例によれば、ＤＲＡＭのバッテリーバ
ックアップ時の消費電流（リフレッシュ時の消費電流と
待機時の消費電流とを平均化した値）が、第２の実施例
（図７）の場合の１０１μＡから７９μＡへと約２２％
低減される。
タ保持特性を悪化させることなく、セルフリフレッシュ
動作時に周辺回路２５への供給電圧Ｖint を下げること
でＤＲＡＭの消費電力を低減することができる。具体的
には、第４の実施例によれば、ＤＲＡＭのバッテリーバ
ックアップ時の消費電流（リフレッシュ時の消費電流と
待機時の消費電流とを平均化した値）が、第２の実施例
（図７）の場合の１０１μＡから７９μＡへと約２２％
低減される。
【００５２】なお、図８の構成の内部降圧回路４０を周
辺回路用とし、これとは別にセンスアンプ専用の内部降
圧回路をＤＲＡＭ中に設けてもよい。この場合、周辺回
路用の内部降圧回路４０の低い方の出力電圧Ｖint2と、
センスアンプ専用の内部降圧回路の出力電圧とは、互い
に異なる電圧であってよい。
辺回路用とし、これとは別にセンスアンプ専用の内部降
圧回路をＤＲＡＭ中に設けてもよい。この場合、周辺回
路用の内部降圧回路４０の低い方の出力電圧Ｖint2と、
センスアンプ専用の内部降圧回路の出力電圧とは、互い
に異なる電圧であってよい。
【００５３】また、ＤＲＡＭにおける内部素子（特に周
辺回路の構成素子）への供給電圧を図１１に示す方法で
切り換えるようにすることもできる。図１１によれば、
ステップ８１で通常動作モードかセルフリフレッシュモ
ードかが判定される。ＲＡＳ（ロウアドレスストロー
ブ）の立ち下げ後にＣＡＳ（カラムアドレスストロー
ブ）が立ち下げられた場合には、通常動作モードである
と判定される。これとは逆にＣＡＳの立ち下げ後にＲＡ
Ｓが立ち下げられ、かつＲＡＳの立ち下げ後に一定の時
間が経過した場合には、セルフリフレッシュモードであ
ると判定される。通常動作モードの場合には、ステップ
８２において、外部電源電圧ＶCCが降圧されることなく
ＤＲＡＭ内部素子へ供給される。セルフリフレッシュモ
ードの場合には、ステップ８３において、通常動作時の
内部素子への供給電圧である外部電源電圧ＶCCそのもの
が引き下げられる。ＶCCそのものの低減に代えて、内部
素子への供給電圧をＶCCから内部降圧回路（例えば図１
の構成）の出力Ｖint へ切り換えるようにしてもよい。
辺回路の構成素子）への供給電圧を図１１に示す方法で
切り換えるようにすることもできる。図１１によれば、
ステップ８１で通常動作モードかセルフリフレッシュモ
ードかが判定される。ＲＡＳ（ロウアドレスストロー
ブ）の立ち下げ後にＣＡＳ（カラムアドレスストロー
ブ）が立ち下げられた場合には、通常動作モードである
と判定される。これとは逆にＣＡＳの立ち下げ後にＲＡ
Ｓが立ち下げられ、かつＲＡＳの立ち下げ後に一定の時
間が経過した場合には、セルフリフレッシュモードであ
ると判定される。通常動作モードの場合には、ステップ
８２において、外部電源電圧ＶCCが降圧されることなく
ＤＲＡＭ内部素子へ供給される。セルフリフレッシュモ
ードの場合には、ステップ８３において、通常動作時の
内部素子への供給電圧である外部電源電圧ＶCCそのもの
が引き下げられる。ＶCCそのものの低減に代えて、内部
素子への供給電圧をＶCCから内部降圧回路（例えば図１
の構成）の出力Ｖint へ切り換えるようにしてもよい。
【００５４】上記各実施例ではＤＲＡＭに搭載する内部
降圧回路について説明したが、本発明に係る内部降圧回
路は他の種類の半導体集積回路においても利用可能であ
る。例えば、ＥＥＰＲＯＭの読み出し電源に本発明の内
部降圧回路を適用することもできる。
降圧回路について説明したが、本発明に係る内部降圧回
路は他の種類の半導体集積回路においても利用可能であ
る。例えば、ＥＥＰＲＯＭの読み出し電源に本発明の内
部降圧回路を適用することもできる。
【００５５】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、省電力を要求される動作モードにおける半導体集積
回路の消費電力を低減することができる。
ば、省電力を要求される動作モードにおける半導体集積
回路の消費電力を低減することができる。
【図１】本発明の第１の実施例に係るＤＲＡＭのための
内部降圧回路の回路図である。
内部降圧回路の回路図である。
【図２】図１の内部降圧回路のためのトリマ部の回路図
である。
である。
【図３】図１の回路から出力される内部降圧電圧の外部
電源電圧依存性を示す特性図である。
電源電圧依存性を示す特性図である。
【図４】図１の回路から出力される内部降圧電圧の調整
過程を説明するための特性図である。
過程を説明するための特性図である。
【図５】本発明の第２の実施例に係る内部降圧回路の回
路図である。
路図である。
【図６】図５の回路から出力される２つの内部降圧電圧
の外部電源電圧依存性を示す特性図である。
の外部電源電圧依存性を示す特性図である。
【図７】図５の内部降圧回路を搭載したＤＲＡＭのブロ
ック図である。
ック図である。
【図８】本発明の第３の実施例に係る内部降圧回路の回
路図である。
路図である。
【図９】図８の内部降圧回路を搭載したＤＲＡＭのブロ
ック図である。
ック図である。
【図１０】本発明の第４の実施例に係る内部降圧回路を
搭載したＤＲＡＭのブロック図である。
搭載したＤＲＡＭのブロック図である。
【図１１】本発明に係るＤＲＡＭにおける内部素子への
供給電圧の切り換え方法の例を示すフローチャート図で
ある。
供給電圧の切り換え方法の例を示すフローチャート図で
ある。
１０，６０ 基準電圧発生回路 １１，１３，６１〜６４ 差動増幅器 ２０，３０，４０ 内部降圧回路 ２４ センスアンプ ２５ 周辺回路 Ｆ ヒューズ Ｑｐ Ｐ形ＭＯＳトランジスタ Ｑｎ Ｎ形ＭＯＳトランジスタ Ｖint 内部降圧電圧 Ｖref 通常動作時用の基準電圧（第１の基準電圧） Ｖrefbi バーンイン加速試験用の基準電圧（第２の基
準電圧） ＶCC 外部電源電圧 ＶSS 接地電源電圧
準電圧） ＶCC 外部電源電圧 ＶSS 接地電源電圧
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/10 ４８１ Ｇ１１Ｃ 11/34 ３６３Ｍ
Claims (7)
- 【請求項１】 少なくとも１つのメモリセルと、 互いに異なる第１及び第２の内部降圧電圧を発生するた
めの内部降圧回路と、 通常動作時には前記第１及び第２の内部降圧電圧のうち
の高い方の電圧で駆動され、かつ省電力動作時には前記
第１及び第２の内部降圧電圧のうちの低い方の電圧で駆
動される第１の内部回路と、 通常動作時及び省電力動作時ともに、前記メモリセルに
データを書き込むために前記第１及び第２の内部降圧電
圧のうちの低い方の電圧で駆動される第２の内部回路と
を備えた半導体集積回路であって、 通常動作時には、前記第１の内部回路が前記第１及び第
２の内部降圧電圧のうちの高い方の電圧で、前記第２の
内部回路が前記第１及び第２の内部降圧電圧のうちの低
い方の電圧でそれぞれ駆動され、 省電力動作時には、前記メモリセルへのデータ書き込み
の消費電力を低減するように、前記第１及び第２の内部
回路がともに前記第１及び第２の内部降圧電圧のうちの
低い方の電圧で駆動されることを特徴とする半導体集積
回路。 - 【請求項２】 請求項１記載の半導体集積回路におい
て、 前記第１の内部回路は前記メモリセルの記憶情報のセル
フリフレッシュのための周辺回路を、前記第２の内部回
路は前記メモリセルへ書き込み電圧を供給するためのセ
ンスアンプをそれぞれ含むことを特徴とする半導体集積
回路。 - 【請求項３】 少なくとも１つのメモリセルを有する内
部回路と、 供給された外部電源電圧から複数の内部降圧電圧を発生
するための内部降圧回路とを備えた半導体集積回路であ
って、 前記内部降圧回路は、基準電圧を発生するための基準電
圧発生回路を有し、 前記基準電圧発生回路は、定電流源と、該定電流源によ
り供給された電流から実質的に一定である第１の基準電
圧と、該第１の基準電圧より低くかつ実質的に一定であ
る第２の基準電圧とを発生するための手段とを有し、 前記内部降圧回路は、 通常動作のための第１の動作モードを表す信号に応答し
て、前記第１の基準電圧に基づき、前記外部電源電圧の
変動に依存せずに該外部電源電圧より低い一定のレベル
を有する第１の内部降圧電圧を前記内部回路へ供給し、
かつ、 前記メモリセルの書き込みデータの保持のための第２の
動作モードを表す信号に応答して、前記第２の基準電圧
に基づき、前記外部電源電圧の変動に依存せずに該外部
電源電圧より低くかつ前記第１の内部降圧電圧より低い
一定のレベルを有する第２の内部降圧電圧を前記内部回
路へ供給することを特徴とする半導体集積回路。 - 【請求項４】 請求項３記載の半導体集積回路におい
て、 前記第１及び第２の内部降圧電圧はそれぞれ別個のＭＯ
Ｓトランジスタのドレインから取り出され、該両ＭＯＳ
トランジスタのソースはいずれも前記外部電源電圧に接
続されていることを特徴とする半導体集積回路。 - 【請求項５】 請求項４記載の半導体集積回路におい
て、 前記両ＭＯＳトランジスタは、前記第１及び第２の内部
降圧電圧の各々と前記第１及び第２の基準電圧のうちの
対応する電圧とを比較するための手段によって制御され
ることを特徴とする半導体集積回路。 - 【請求項６】 請求項３記載の半導体集積回路におい
て、 前記メモリセルはＤＲＡＭセルであり、かつ前記第２の
動作モードはセルフリフレッシュモードであることを特
徴とする半導体集積回路。 - 【請求項７】 請求項３記載の半導体集積回路におい
て、 前記基準電圧発生回路は、各々前記外部電源電圧より所
定電位だけ低い第３及び第４の基準電圧を発生するため
の手段を更に有し、 前記内部降圧回路は、 前記第３の基準電圧が前記第１の基準電圧より高い場合
には、前記第１の動作モードを表す信号に応答して、前
記第３の基準電圧に基づく第３の内部降圧電圧を供給
し、かつ、 前記第４の基準電圧が前記第２の基準電圧より高い場合
には、前記第２の動作モードを表す信号に応答して、前
記第４の基準電圧に基づく第４の内部降圧電圧を供給す
ることを特徴とする半導体集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26849092 | 1992-10-07 | ||
| JP4-268490 | 1992-10-07 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24235993A Division JP3096541B2 (ja) | 1992-10-07 | 1993-09-29 | 半導体集積回路のための内部降圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000149557A true JP2000149557A (ja) | 2000-05-30 |
Family
ID=17459224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11345714A Pending JP2000149557A (ja) | 1992-10-07 | 1999-12-06 | 半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5554953A (ja) |
| JP (1) | JP2000149557A (ja) |
| KR (1) | KR0141466B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701683B1 (ko) * | 2001-06-28 | 2007-03-29 | 주식회사 하이닉스반도체 | 센스 앰프 전원제어회로 |
| US7251170B2 (en) | 2005-09-05 | 2007-07-31 | Hynix Semiconductor Inc. | Peripheral voltage generator |
| US7292483B2 (en) | 2005-09-14 | 2007-11-06 | Hynix Semiconductor Inc. | Back-bias voltage generator for decreasing a current consumption of a self-refresh operation |
| KR100780624B1 (ko) | 2006-06-29 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
| US8373499B2 (en) | 2009-07-27 | 2013-02-12 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having normal mode and self-refresh mode |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0158478B1 (ko) * | 1994-12-21 | 1999-02-01 | 김광호 | 반도체 메모리장치의 기판전압 조절회로 |
| JPH08298722A (ja) * | 1995-04-26 | 1996-11-12 | Mitsubishi Electric Corp | 半導体装置および半導体装置の内部電源電位の調整方法 |
| JP4046382B2 (ja) * | 1997-03-27 | 2008-02-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| DE19716430A1 (de) * | 1997-04-18 | 1998-11-19 | Siemens Ag | Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung |
| JP2002501654A (ja) | 1997-05-30 | 2002-01-15 | ミクロン テクノロジー，インコーポレイテッド | ２５６Ｍｅｇダイナミックランダムアクセスメモリ |
| US5892356A (en) * | 1998-05-01 | 1999-04-06 | Burr-Brown Corporation | High impedance large output voltage regulated cascode current mirror structure and method |
| JP2000030450A (ja) * | 1998-05-07 | 2000-01-28 | Fujitsu Ltd | 半導体集積回路 |
| US6563746B2 (en) * | 1999-11-09 | 2003-05-13 | Fujitsu Limited | Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode |
| KR100576491B1 (ko) * | 1999-12-23 | 2006-05-09 | 주식회사 하이닉스반도체 | 이중 내부전압 발생장치 |
| US6661279B2 (en) * | 2001-04-11 | 2003-12-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage |
| KR100549945B1 (ko) * | 2003-07-22 | 2006-02-07 | 삼성전자주식회사 | 내부전원 전압발생회로 |
| JP2005107948A (ja) * | 2003-09-30 | 2005-04-21 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| US7486129B2 (en) * | 2007-03-01 | 2009-02-03 | Freescale Semiconductor, Inc. | Low power voltage reference |
| JP5104118B2 (ja) * | 2007-08-09 | 2012-12-19 | 富士通セミコンダクター株式会社 | 内部電源回路 |
| KR102171261B1 (ko) * | 2013-12-27 | 2020-10-28 | 삼성전자 주식회사 | 다수의 전압 발생부들을 갖는 메모리 장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672530A (en) * | 1979-11-19 | 1981-06-16 | Nec Corp | Semiconductor circuit |
| US4359680A (en) * | 1981-05-18 | 1982-11-16 | Mostek Corporation | Reference voltage circuit |
| US4461991A (en) * | 1983-02-28 | 1984-07-24 | Motorola, Inc. | Current source circuit having reduced error |
| DE3476476D1 (en) * | 1983-08-31 | 1989-03-02 | Toshiba Kk | A constant current source circuit |
| JP2509596B2 (ja) * | 1987-01-14 | 1996-06-19 | 株式会社東芝 | 中間電位生成回路 |
| JPS63244217A (ja) * | 1987-03-31 | 1988-10-11 | Matsushita Electric Ind Co Ltd | 電源電圧変換回路 |
| JPH061634B2 (ja) * | 1987-07-07 | 1994-01-05 | 松下電子工業株式会社 | ダイナミック型記憶装置 |
| US4808909A (en) * | 1987-10-15 | 1989-02-28 | Apex Microtechnology Corporation | Bias voltage and constant current supply circuit |
| US5272393A (en) * | 1987-11-24 | 1993-12-21 | Hitachi, Ltd. | Voltage converter of semiconductor device |
| KR100209449B1 (ko) * | 1990-05-21 | 1999-07-15 | 가나이 쓰토무 | 반도체 집적회로 장치 |
| US5434498A (en) * | 1992-12-14 | 1995-07-18 | United Memories, Inc. | Fuse programmable voltage converter with a secondary tuning path |
-
1993
- 1993-10-06 US US08/132,322 patent/US5554953A/en not_active Expired - Lifetime
- 1993-10-06 KR KR1019930020582A patent/KR0141466B1/ko not_active IP Right Cessation
-
1999
- 1999-12-06 JP JP11345714A patent/JP2000149557A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701683B1 (ko) * | 2001-06-28 | 2007-03-29 | 주식회사 하이닉스반도체 | 센스 앰프 전원제어회로 |
| US7251170B2 (en) | 2005-09-05 | 2007-07-31 | Hynix Semiconductor Inc. | Peripheral voltage generator |
| US7292483B2 (en) | 2005-09-14 | 2007-11-06 | Hynix Semiconductor Inc. | Back-bias voltage generator for decreasing a current consumption of a self-refresh operation |
| KR100780624B1 (ko) | 2006-06-29 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
| US7593280B2 (en) | 2006-06-29 | 2009-09-22 | Hynix Semiconductor, Inc. | Semiconductor memory device operating with a lower voltage for peripheral area in power saving mode |
| US8373499B2 (en) | 2009-07-27 | 2013-02-12 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having normal mode and self-refresh mode |
Also Published As
| Publication number | Publication date |
|---|---|
| US5554953A (en) | 1996-09-10 |
| KR940010318A (ko) | 1994-05-26 |
| KR0141466B1 (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000149557A (ja) | 半導体集積回路 | |
| US5499214A (en) | Oscillator circuit generating a clock signal having a temperature dependent cycle and a semiconductor memory device including the same | |
| US6351426B1 (en) | DRAM having a power supply voltage lowering circuit | |
| KR100518399B1 (ko) | 내부 전압 레벨 제어 회로 및 반도체 기억 장치 및 그들의제어 방법 | |
| JP2778199B2 (ja) | 内部降圧回路 | |
| US6771117B2 (en) | Semiconductor device less susceptible to variation in threshold voltage | |
| JP3124781B2 (ja) | 半導体集積回路装置 | |
| US20040046595A1 (en) | Semiconductor memory device having a power-on reset circuit | |
| US7589513B2 (en) | Reference voltage generator circuit | |
| US7986180B2 (en) | Semiconductor memory device having internal voltage generator and method for driving the same | |
| JPH0831171A (ja) | 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路 | |
| KR19980018962A (ko) | 낮은 동작전압에서 유효한 전압변환회로를 구비한 반도체 집적회로 | |
| JPH11213664A (ja) | 半導体集積回路装置 | |
| JP4455562B2 (ja) | 半導体装置 | |
| JP2009118605A (ja) | 電圧発生回路 | |
| US20130307504A1 (en) | Voltage generation circuit | |
| KR100224959B1 (ko) | 다이나믹 랜덤 액세스 메모리 | |
| US7158424B2 (en) | Semiconductor memory device | |
| JP3096541B2 (ja) | 半導体集積回路のための内部降圧回路 | |
| KR100493599B1 (ko) | 워드선활성화전압의안정화회로를가지는반도체기억장치 | |
| JPH05274876A (ja) | 半導体記憶装置 | |
| KR19990029191A (ko) | 저전압 동작 특성이 개선된 반도체 집적 회로 장치 | |
| US8879338B2 (en) | Semiconductor integrated circuit and nonvolatile semiconductor storage device | |
| JP3735698B2 (ja) | 内部電圧発生回路 | |
| US5955914A (en) | Voltage regulator for a voltage pump in a DRAM |