JPS63244217A - 電源電圧変換回路 - Google Patents
電源電圧変換回路Info
- Publication number
- JPS63244217A JPS63244217A JP62077739A JP7773987A JPS63244217A JP S63244217 A JPS63244217 A JP S63244217A JP 62077739 A JP62077739 A JP 62077739A JP 7773987 A JP7773987 A JP 7773987A JP S63244217 A JPS63244217 A JP S63244217A
- Authority
- JP
- Japan
- Prior art keywords
- output
- mos transistor
- column
- terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路に用いる電源電圧変換回路に
関するものである。
関するものである。
従来の技術
従来の電源変換回路を第３図に示す。Ｑｐ４〜ＱＰ８の
６つのＰ形ＭＯＳトランジスタからなるこの回路はＰ形
ＭＯＳト’ランジスタのしきい値をｖｔｐとするとＱｐ
ａ〜Ｑｐｂの３つのＰ形ＭＯＳトランジスタよシなる第
１列の出力は、はぼ、Ｗｏｏよシ２ Ｖｔｐ分以上低い
電圧となる。この第１列の出力がＱＰ７のゲートの入力
とな９、ＱＰ７１ ＱＰｌｌよりなる第２列のトラン
ジスタ群の電流を制御する事で、第２列の出力を制御し
、Ｖａａにあまり依存しない出力を出力する。
６つのＰ形ＭＯＳトランジスタからなるこの回路はＰ形
ＭＯＳト’ランジスタのしきい値をｖｔｐとするとＱｐ
ａ〜Ｑｐｂの３つのＰ形ＭＯＳトランジスタよシなる第
１列の出力は、はぼ、Ｗｏｏよシ２ Ｖｔｐ分以上低い
電圧となる。この第１列の出力がＱＰ７のゲートの入力
とな９、ＱＰ７１ ＱＰｌｌよりなる第２列のトラン
ジスタ群の電流を制御する事で、第２列の出力を制御し
、Ｖａａにあまり依存しない出力を出力する。
発明が解決しようとする問題点
しかしながら第３図に示す回路の出力は、比較的ＶＣａ
に対する依存性が少ないが、ＶＣａ依存性が全く無い訳
ではなくＶａａの変動により出力電圧も変動する。また
、出力端子３に接続されている負荷により、出力電圧が
変化しても、その変化を補償する事が出来ないという問
題がある。
に対する依存性が少ないが、ＶＣａ依存性が全く無い訳
ではなくＶａａの変動により出力電圧も変動する。また
、出力端子３に接続されている負荷により、出力電圧が
変化しても、その変化を補償する事が出来ないという問
題がある。
問題点を解決するだめの手段
本発明は、第１列に第１の電源電位から第１導電形の第
１．第２のＭＯＳトランジスタを２個直列に設け、第２
導電形の第３のＭＯＳトランジスタを前記第２のＭＯＳ
トランジスタと第２の電源電位の間に直列に接続し、第
２列に前記第２の電源電位から第２導電形の第４．第５
のＭＯＳトランジスタを２個直列に設け、第１導電形の
第６のＭＯＳトランジスタを前記第６のＭＯＳトランジ
スタと前記第１の電源電位の間に接続し、前記第３のＭ
ＯＳトランジスタのゲートと前記６のＭＯＳトランジス
タのゲートとドレインとを接続し、この接続点を第１の
端子とし、前記第６のＭＯＳトランジスタのゲートと前
記第２のＭＯＳ トランジスタのゲートとドレインとを
接続し、この接続点を第２の端子としフィードバック形
の回路構成を有し、前記第１の端子あるいは第２の端子
２のいずれか、もしくは、両方を出力端子とする電源電
圧変換回路。
１．第２のＭＯＳトランジスタを２個直列に設け、第２
導電形の第３のＭＯＳトランジスタを前記第２のＭＯＳ
トランジスタと第２の電源電位の間に直列に接続し、第
２列に前記第２の電源電位から第２導電形の第４．第５
のＭＯＳトランジスタを２個直列に設け、第１導電形の
第６のＭＯＳトランジスタを前記第６のＭＯＳトランジ
スタと前記第１の電源電位の間に接続し、前記第３のＭ
ＯＳトランジスタのゲートと前記６のＭＯＳトランジス
タのゲートとドレインとを接続し、この接続点を第１の
端子とし、前記第６のＭＯＳトランジスタのゲートと前
記第２のＭＯＳ トランジスタのゲートとドレインとを
接続し、この接続点を第２の端子としフィードバック形
の回路構成を有し、前記第１の端子あるいは第２の端子
２のいずれか、もしくは、両方を出力端子とする電源電
圧変換回路。
作用
第１列の出力、即ち第２の端子が第６のＭＯＳトランジ
スタのゲートの入力となり、第２列の電流を制御する事
によって第２列の出力を制御することが出来る。また、
第２列の出力、即ち第１の端子が第３のＭＯＳトランジ
スタのゲートの入力となり、第１列の電流を制御する事
によって第１列の出力を制御するというフィードバック
形の構成になっている。
スタのゲートの入力となり、第２列の電流を制御する事
によって第２列の出力を制御することが出来る。また、
第２列の出力、即ち第１の端子が第３のＭＯＳトランジ
スタのゲートの入力となり、第１列の電流を制御する事
によって第１列の出力を制御するというフィードバック
形の構成になっている。
このため全てのＭＯＳ）ランジスタを飽和領域で動作さ
せた場合第１列は、第１の電源電位からある一定電位低
い電圧を出力し、第２列は、第２の電源電位からある一
定電位高い電圧を出力する。
せた場合第１列は、第１の電源電位からある一定電位低
い電圧を出力し、第２列は、第２の電源電位からある一
定電位高い電圧を出力する。
これら第１列の出力と第２列の出力はフィードバックを
構成する回路のためお互いに依存し、どちらか一方を出
力とし、他方を出力の変動検出端子として使用すること
ができる。
構成する回路のためお互いに依存し、どちらか一方を出
力とし、他方を出力の変動検出端子として使用すること
ができる。
実施例
本発明による電源電圧変換回路の第１の実施例を第１図
に示す。第１図に示す様に、第１列に第１の電源（以下
Ｖａａと称す）１からＰ形ＭＯＳトランジスタＱＰ１１
ＱＰ２を直列に設け、Ｐ形ＭＯＳトランジスタＱＰ
２と第２の電源（以下Ｖ８８と称す）２の間にＮ形ＭＯ
８）ランジスタＱ１＋を直列に接続する。第２列にはｖ
、ｓ ２からＮ形ＭＯ５）ランジスタｑｎ３１ Ｑｎ
ｚをソースホロワ形で直列に設け、Ｎ形ＭＯＳトランジ
スタＱｎｚとｖｃｃｌの間にＰ形ＭＯＳトランジスタＱ
ｐＢを直列に接続する。ここで、Ｐ形ＭＯＳトランジス
タＱｐ＋＋ ＱｐｚとＮ形ＭＯ３）、ランジスタＱｎ
２＋ Ｑｎ３は、ダイオードと同じ働きをする。Ｎ形
ＭＯＳトランジスタＱｒｚのゲートとＮ形ＭＯＳトラン
ジスタＱｎｚのゲート。
に示す。第１図に示す様に、第１列に第１の電源（以下
Ｖａａと称す）１からＰ形ＭＯＳトランジスタＱＰ１１
ＱＰ２を直列に設け、Ｐ形ＭＯＳトランジスタＱＰ
２と第２の電源（以下Ｖ８８と称す）２の間にＮ形ＭＯ
８）ランジスタＱ１＋を直列に接続する。第２列にはｖ
、ｓ ２からＮ形ＭＯ５）ランジスタｑｎ３１ Ｑｎ
ｚをソースホロワ形で直列に設け、Ｎ形ＭＯＳトランジ
スタＱｎｚとｖｃｃｌの間にＰ形ＭＯＳトランジスタＱ
ｐＢを直列に接続する。ここで、Ｐ形ＭＯＳトランジス
タＱｐ＋＋ ＱｐｚとＮ形ＭＯ３）、ランジスタＱｎ
２＋ Ｑｎ３は、ダイオードと同じ働きをする。Ｎ形
ＭＯＳトランジスタＱｒｚのゲートとＮ形ＭＯＳトラン
ジスタＱｎｚのゲート。
ドレインを接続し、この節点Ｂ５を出力端子３とする。
筐たＰ形ＭＯＳトランジスタＱｐｓのゲートとＰ形ＭＯ
ＳトランジスタＱＰ２のゲート、ドレインを接続する。
ＳトランジスタＱＰ２のゲート、ドレインを接続する。
すなわち、第１列の出力が節点ム４を介しＰ形ＭＯＳト
ランジスタＱｐｓのゲートの入力となり、第２列の電流
を制御する事により第２列の出力を制御し、第２列の出
力が節点Ｂ６を介しＮ形ＭＯ５）、ランジスタＱｎ＋の
ゲートの入力となり、第１列の電流を制御する事により
第１列の出力を制御するというフィードバック形の構成
となっている。全ＭＯＳトランジスタが飽和領域で動作
させると、出力端子３の出力は、ＭＯＳ）ランジスタの
しきい値に依存した値となり、”００１に依存しない。
ランジスタＱｐｓのゲートの入力となり、第２列の電流
を制御する事により第２列の出力を制御し、第２列の出
力が節点Ｂ６を介しＮ形ＭＯ５）、ランジスタＱｎ＋の
ゲートの入力となり、第１列の電流を制御する事により
第１列の出力を制御するというフィードバック形の構成
となっている。全ＭＯＳトランジスタが飽和領域で動作
させると、出力端子３の出力は、ＭＯＳ）ランジスタの
しきい値に依存した値となり、”００１に依存しない。
例えば、第１図において、全ＭＯＳトランジスタのゲー
ト長を一定とし、Ｐ形ＭＯＳトランジスタのしきい値を
Ｖｔｐ、 Ｎ形ＭＯＳトランジスタのしきい値をｖｔ
ｎｌ Ｑｐｓのゲート幅をＮｐ 、Ｑｎｌのゲート幅
をＷｎ、他のＭＯＳトランジスタのゲート幅をＷとした
場合、出力電圧は、となる。ここでβｐは、Ｐ形ＭＯ５
Ｉ−ランジスタの易動度係数、βｎはＮ形ＭＯＳトラン
ジスタの易動度係数である。出力電圧は上式（１）で示
した様に各々のトランジスタのゲート幅で設定出来、上
式（１）には示されてないがゲート長でも設定出来る。
ト長を一定とし、Ｐ形ＭＯＳトランジスタのしきい値を
Ｖｔｐ、 Ｎ形ＭＯＳトランジスタのしきい値をｖｔ
ｎｌ Ｑｐｓのゲート幅をＮｐ 、Ｑｎｌのゲート幅
をＷｎ、他のＭＯＳトランジスタのゲート幅をＷとした
場合、出力電圧は、となる。ここでβｐは、Ｐ形ＭＯ５
Ｉ−ランジスタの易動度係数、βｎはＮ形ＭＯＳトラン
ジスタの易動度係数である。出力電圧は上式（１）で示
した様に各々のトランジスタのゲート幅で設定出来、上
式（１）には示されてないがゲート長でも設定出来る。
また、Ｐ形ＭＯ５トランジスタＱＰ３のゲート、ソース
間電圧は、２Ｖｔｐ以上のある一定電圧となり、出力に
ある程度の電流を供給できる。
間電圧は、２Ｖｔｐ以上のある一定電圧となり、出力に
ある程度の電流を供給できる。
また、本発明による電源電圧変換回路の第２の実施例を
第２図に示す。この回路は第１図に示す回路において電
流駆動能力が足りない時、第１図に示す回路に電流駆動
部６を付けたものである。
第２図に示す。この回路は第１図に示す回路において電
流駆動能力が足りない時、第１図に示す回路に電流駆動
部６を付けたものである。
すなわち、出力端子３に接続されている負荷によって、
出力が変動する時、その変動がＮ形ＭＯＳトランジスタ
Ｑｎ１を介して、節点ム４に出力され、節点ム４に接続
されている電流駆動部６を動作させる。以上の様な構成
にする事により、Ｖｃ（１に依存しない安定な出力を得
、かつ、電流駆動能力の高い電源変換回路が得られる。
出力が変動する時、その変動がＮ形ＭＯＳトランジスタ
Ｑｎ１を介して、節点ム４に出力され、節点ム４に接続
されている電流駆動部６を動作させる。以上の様な構成
にする事により、Ｖｃ（１に依存しない安定な出力を得
、かつ、電流駆動能力の高い電源変換回路が得られる。
発明の効果
本発明による電源変換回路は、以上に示してきた様な簡
単な構成になっており、素子数も少なく構成出来る。ま
た、ＶＣＣ依存性が無い為、Ｗｏｏの変動に対しても安
定な出力が得られるとともに、出力端子に接続されてい
る負荷回路による出力の変動に対しても、本電源変換回
路内で校正出来る為、安定な出力が得られるので、電源
回路として使用するのに適している。
単な構成になっており、素子数も少なく構成出来る。ま
た、ＶＣＣ依存性が無い為、Ｗｏｏの変動に対しても安
定な出力が得られるとともに、出力端子に接続されてい
る負荷回路による出力の変動に対しても、本電源変換回
路内で校正出来る為、安定な出力が得られるので、電源
回路として使用するのに適している。
従って本発明の電源電圧変換回路は、コンパクトで安定
な変換回路を得ることが出来、実用上極めて有益である
。
な変換回路を得ることが出来、実用上極めて有益である
。
第１図は、本発明による第１の実施例の電源電圧変換回
路の回路図、第２図は、本発明による第２の実施例の電
源電圧変換回路の回路図、第３図は、従来例の電源電圧
変換回路の回路図である。 １・・・・・・第１の電源（Ｙｃｃ）、２・・・・・・
第２の電源（Ｖｓｓ）、３・・・・・・出力端子、４・
・・・・・節点ム、５・・・・・・節点Ｂ、６・・・・
・・電流駆動部、Ｑｐ１〜Ｑｐ５・・・・・・Ｐ形ＭＯ
Ｓトランジスタ、Ｑｎ１〜Ｑｎｓ・・・・・・Ｎ形ＭＯ
Ｓトランジスタ。 ゛ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名
／−−−晃１の電泳 ２−一一兎２のｇＬ派 ３−一一日力塙子 本一一一郷第、ハ ５−−一郷カ、Ｂ
路の回路図、第２図は、本発明による第２の実施例の電
源電圧変換回路の回路図、第３図は、従来例の電源電圧
変換回路の回路図である。 １・・・・・・第１の電源（Ｙｃｃ）、２・・・・・・
第２の電源（Ｖｓｓ）、３・・・・・・出力端子、４・
・・・・・節点ム、５・・・・・・節点Ｂ、６・・・・
・・電流駆動部、Ｑｐ１〜Ｑｐ５・・・・・・Ｐ形ＭＯ
Ｓトランジスタ、Ｑｎ１〜Ｑｎｓ・・・・・・Ｎ形ＭＯ
Ｓトランジスタ。 ゛ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名
／−−−晃１の電泳 ２−一一兎２のｇＬ派 ３−一一日力塙子 本一一一郷第、ハ ５−−一郷カ、Ｂ
Claims (2)
- （１）第１列に第１の電源電位から第１導電形の第１、
第２のＭＯＳトランジスタを２個直列に設け、第２導電
形の第３のＭＯＳトランジスタを前記第２のＭＯＳトラ
ンジスタと第２の電源電位の間に直列に接続し、第２列
に前記第２の電源電位から第２導電形の第４、第５のＭ
ＯＳトランジスタを２個直列に設け、第１導電形の第６
のＭＯＳトランジスタを前記第５のＭＯＳトランジスタ
と前記第１の電源電位の間に接続し、前記第３のＭＯＳ
トランジスタのゲートと前記第５のＭＯＳトランジスタ
のゲートとドレインとを接続し、この接続点を第１の端
子とし、前記第６のＭＯＳトランジスタのゲートと前記
第２のＭＯＳトランジスタのゲートとドレインとを接続
し、この接続点を第２の端子としフィードバック形の回
路構成を有し、前記第１の端子あるいは第２の端子２の
いずれか、もしくは、両方を出力端子とすることを特徴
とする電源電圧変換回路。 - （２）第２の端子の出力を電流駆動回路の入力信号とし
、前記電流駆動回路の出力を第１の端子と接続し、前記
第１の端子を出力端子とする事を特徴とする特許請求の
範囲第１項記載の電源電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077739A JPS63244217A (ja) | 1987-03-31 | 1987-03-31 | 電源電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077739A JPS63244217A (ja) | 1987-03-31 | 1987-03-31 | 電源電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63244217A true JPS63244217A (ja) | 1988-10-11 |
Family
ID=13642277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62077739A Pending JPS63244217A (ja) | 1987-03-31 | 1987-03-31 | 電源電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63244217A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05181553A (ja) * | 1991-09-24 | 1993-07-23 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| US5424629A (en) * | 1991-04-11 | 1995-06-13 | Matsushita Electric Industrial Co., Ltd. | Power circuit for a semiconductor apparatus |
| US5448159A (en) * | 1994-05-12 | 1995-09-05 | Matsushita Electronics Corporation | Reference voltage generator |
| US5554953A (en) * | 1992-10-07 | 1996-09-10 | Matsushita Electric Industrial Co., Ltd. | Internal reduced-voltage generator for semiconductor integrated circuit |
-
1987
- 1987-03-31 JP JP62077739A patent/JPS63244217A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424629A (en) * | 1991-04-11 | 1995-06-13 | Matsushita Electric Industrial Co., Ltd. | Power circuit for a semiconductor apparatus |
| JPH05181553A (ja) * | 1991-09-24 | 1993-07-23 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| US5554953A (en) * | 1992-10-07 | 1996-09-10 | Matsushita Electric Industrial Co., Ltd. | Internal reduced-voltage generator for semiconductor integrated circuit |
| US5448159A (en) * | 1994-05-12 | 1995-09-05 | Matsushita Electronics Corporation | Reference voltage generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430582A (en) | Fast CMOS buffer for TTL input levels | |
| US4663584A (en) | Intermediate potential generation circuit | |
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| US3500220A (en) | Sense amplifier adapted for monolithic fabrication | |
| JPS63282815A (ja) | 基準電位発生回路 | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| EP0085697A1 (en) | HIGH SPEED CMOS COMPARATOR CIRCUIT. | |
| JPH04352508A (ja) | 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器 | |
| JPH04102107A (ja) | 半導体集積回路 | |
| US4656374A (en) | CMOS low-power TTL-compatible input buffer | |
| US6414552B1 (en) | Operational transconductance amplifier with a non-linear current mirror for improved slew rate | |
| JP3523462B2 (ja) | Ｍｏｓ半導体集積回路 | |
| JPS63244217A (ja) | 電源電圧変換回路 | |
| US6320427B1 (en) | High-speed, low-power continuous-time CMOS current comparator | |
| KR100351526B1 (ko) | 차동전압에비례하는제어된출력전류를지니는전압비교기 | |
| CN108628379B (zh) | 偏压电路 | |
| JPH05250050A (ja) | 基準電圧発生回路 | |
| KR0158625B1 (ko) | 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로 | |
| JPH08293745A (ja) | Ｃｍｉｓ差動増幅回路 | |
| KR940002433B1 (ko) | 정 전압회로 | |
| US20040246029A1 (en) | Current-mode circuit for implementing the minimum function | |
| JPH0257721B2 (ja) | ||
| JP2545374B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| JP2615005B2 (ja) | 半導体集積回路 |