KR0141466B1

KR0141466B1 - 내부 강압회로

Info

Publication number: KR0141466B1
Application number: KR1019930020582A
Authority: KR
Inventors: 아키노리 시바야마; 토시로 야마다
Original assignee: 모리시타 요이찌; 마쯔시다덴기산고 가부시기가이샤
Priority date: 1992-10-07
Filing date: 1993-10-06
Publication date: 1998-07-15
Also published as: KR940010318A; US5554953A; JP2000149557A

Abstract

본 발명은, 반도체집적회로에 사용하는 내부강압회로에 관한 것이며, 기준전압발생회로 및 트리머부를 2가지 사용하는 것을 피하고, 트리머부에 있어서 외부전원과 접지전원사이에 정상전류가 흐르지 않는 구성을 취함으로써 쓸데없는 소비전류의 증가를 방지하는 것이 가능하고, 또한 레이아우트면적의 증가를 억제한 내부강압회로를 제공하는 것을 목적으로 하는 것으로서, 그 구성에 있어서, 기준전압발생회로에서 발생된 기준전압에 의거해서, 반도체집적회로에 사용하는 내부강압전압을 발생시키는 내부강압회로로서, 상기 기준전압발생회로(1A)에 의해 서로 상관관계를 가지고 발생되는 복수의 상기 기준전압은, 적어도 1개가 접지전원전압(100)에 의거해서 기준전압발생회로(1A)에 있어서 발생된 상기 기준전압이며, 적어도 1개는 외부전원전압(101)에 의거해서 기준전압발생회로(1A)에 있어서 발생된 상기 기준전압이며, 이들의 기준전압에 의거해서 내부강압전압이 발생되는 것을 특징으로 한 것이다.

Description

내부 강압회로

제1도는 본 발명의 실시예 1에 있어서의 내부강압회로의 회로도

제2도는 본 발명의 실시예 1∼3에 있어서의 DRAM 블록 레이아우트도

제3도는 본 발명의 실시예 1에 있어서의 동작설명을 위한 퓨즈 ROM부의 회로도

제4도는 동 실시예에 있어서의 동작설명을 위한 내부강압전압 및 기준전압의 동작특성도

제5도는 동 실시예에 있어서의 동작설명을 위한 내부강압전압의 제조불균일 및 보정후의 동작특성도

제6도는 본 발명의 실시예 2에 있어서의 내부강압회로의 회로도

제7도는 본 발명의 실시예 3에 있어서의 내부강압회로의 회로도

*도면의 주요부분에 대한 부호의 설명

1A,6A : 기준전압발생회로 11,13,62∼64 : 차동증폭기

Qp: P형 MOS 트랜지스터 Qn: N형 MOS 트랜지스터

(F): 퓨즈

본 발명의 반도체집적회로에 사용하는 내부강압회로에 관한 것이고, 특히 가속시험을 행하는 반도체집적회로에 탑재되는 기준전압발생회로의 출력에 의거해서 내부강압전위를 발생하는 형태의 내부강압회로에 관한 것이다.

최근, 내부소자의 신뢰성의 확보 및 저소비전력화를 위하여, 반도체집적회로에 사용하는 외부전원전압에 의해, 반도체집적회로내부에 있어서 강압된 내부강압전압을 사용해서, 내부소자를 작동시키는 반도체집적회로의 개발이 활발해지고 있다.

이와같은 반도체집적회로에 있어서, 가속시험을 행하는 경우 요구되는 성능으로서, 이 반도체집적회로에 있어서, 가속시험을 행하는 경우 요구되는 성능으로서, 이 반도체집적회로의 통상 동작시에는 내부강압전압은, 외부전원전압에 의하지 않고 거의 일정하지 않으면 안되고, 반도체집적회로의 버언인시험 등의 가속시험시에 있어서는, 통상동작시 보다 높은 전압을 인가해서 스트레스가 가속될 필요가 있다.

이와 같은 내부 강압전압을 발생시키는 수단 및 요구되는 성능 등에 대해서는, 예를 들면 일본국 전자정보통신학의 기술연구보고 ICD 91-129(1991년) 제 25쪽∼32쪽(신학기법 ICD 91-129(1991) pp25 -32)에 발표되어 있다.

그러나 종래예와 같은 구성을 취한 경우에는, 기준전압발생회로를 2가지 사용하지 않으면 안되고 (버언인 가속시험용 VRB레귤레이터와 통상 동작시용 VRN레귤레이터), 이 때문에 대기시의 소비전류의 증가를 초래하고, 또 레이아우트면적의 증가도 동시에 초래한다.

또, MOS트랜지스터의 임계전압등의 제조불균일에 의한 내부강압전압의 불균일을 저감시키기 위한 트리머부도 버언인 가속시험용과 통상 동작시용의 2가지 형성하지 않으면 안되고, 그리고 저항을 레이아우트하기 위하여 면적의 증대를 초래하고, 또한 2가지의 트리머부 모두 외부전우너과 접지전원사이에 정상전류가 흘러버리기 때문에, 여기서도 소비전류의 증대를 초래한다는 문제점을 가지고 있었다.

본 발명은 상기 문제점에 비추어서, 상기 기준전압발생회로 및 트리머부를 2가지 사용하는 것을 피하고, 트리머부에 있어서 외부 전원과 접지전원 사이에 정상전류가 흐르지 않는 구성을 취함으로써 쓸데없는 소비전류의 증가를 방지하는 것이 가능하고, 또한 레이아우트면적의 증가를 억제한 내부강압회로를 제공하는 것을 목적으로 한다.

상기 문제점을 해결하기 위하여, 본 발명의 가속시험을 행하는 반도체집적회로에 사용하고, 내부소자를 동작시키는 내부강압전압을 발생시키는 내부강압회로로서 기준전압발생회로의 출력전압에 의거해서 내부강압전압을 발생하는 구성의 강압회로이며, 상기 기준전압발생회로는 통상 동작시에 사용하는 제 1기준전압과 가속시험에 사용하는 제2기준전압을 발생한다.

그리고, 이 제1기준전압과 제2기준전압은 서로 귀환을 입력한 구성의 상기 기준전압발생회로에 의해 발생되고, 상기 내부강압전압조정회로에 의해, 상기 제1기준전압과 제2기준전압을 동시에 조정하고, 이 제1기준전압과 제 2기준전압의 높은 쪽의 기준전압에 의거해서 상기 내부강압전압을 발생한다.

본 발명은 상기한 구성에 의해서 상기 기준전압발생호로는 통상 동작시에 사용하는 제1기준전압과 가속시험에 사용하는 제2기준전압을 발생하고, 이 제1기준전압과 제2기준전압은 서로 귀환을 입력한 구성의 상기 기준전압발생회로에 의해 발생됨으로써 기준전압발생회로는 버어인가속시험용과 통상동작시용의 2가지 형성하지 않아도 되기 때문에, 대기시의 소비전류를 감소시키고, 또 레이아우트 면적도 감소시킬 수 있다.

게다가, 사기 내부강압전압의 불균일을 저감시키기 위한 상기 내부강압전압조정회 로인 트리머부도 버언인가속시험용과 통상 동작시용의 2가지 형성하지 않아도 된다. 또한, 1개의 기준전압발생회로를 조정함으로써, 상기 제 1기준전압과 제 2기준전압을 동시에 조정하고, 이 제 1기준전압과 제 2기준전압 각각에 의거해서 발생한 상기 내부 강압전압을 조합시킨 구성이 된다.

그 때문에, 저항을 레이아우트하지 않아도 되므로 면적을 감소 시키고, 또한 트리머부에서는 외부 전원과 접지된 원사이에 정상전류가 흘러버리는 관통전류의 패스가 존재하지 않으므로, 소비전류도 감소시킬 수 있다.

이하, 본 발명의 일실시예의 반도체집적회로에 사용하는 내부강압회로에 대해서 도면을 참조하면서 설명한다.

[실시예 1]

제 1도는 본 발명의 실시예 1에 있어서의 내부강압회로의 회로도이다.

제 2도는 상기 내부강압회로를 사용한 다이나믹 랜덤액세스 메모리( DRAM)의 블록 레이아우트도이다. 여기서 제 2도에서는 내부강압회로로서 내부강압회로 A와 내부강압회로 B의 2개 기재되고 있으나, 본 실시예에서는 한쪽만을 사용하는 경우에 대해서 설명한다. 제 3도는 내부강압전압의 불균일을 저감시키기 위한 상개 내부강압전압을 조정하는 상기 트리머인 퓨즈 ROM부이다.

제 4도는 제 1도의 내부강압회로에 있어서 발생되는 내부강압전압 및 기준전압의 외부전원전압특성을 표시한 그래프이다. 제 5도는 보정에 의한 내부강압전압특성의 변화를 표시한 그래프이다.

제 1도에 있어서 내부강압회로는, 버언인가속시험용 기준전압(103)(Vrefbi)과 통상동작시용 기준전압(104)(Vref)을 발생하는 기준전압발생회로(1A)와, 버언인가속시험용 기준전압(103)을 입력으로한 차동증폭기(11)와 통상동작시용 기준전압(104)을 입력으로 한 차동증폭기(13) 및 버언인가속시험용 차동증폭기(11)의 출력에 의해 제어되는 내부강압전압(Vint)(108)을 출력하는 드라이버인 MOS트랜지스터(Qp17)와, 통상동작시용 차동증폭기(13)의 출력에 의해 제어되는 내부강압전압(108)을 출력하는 드라이버인 MOS트랜지스터(Qp19)에 의해 구성되어 있다.

이후, 이와 같이 구성된 내부강압회로의 동작을 설명한다.

먼저, 기준전압발생회로(1A)는, 통상동작시용 접지전원 VSS(100)에 의거해서 외부전원전압 VCC(101)의 의존성이 적은 기준전압(Vref)(104)과, 버언인가속시험용 외부전원전압 VCC(101)에 의존한 기준전압(103)(Vrefbi)을 발생한다. 이와 같은 동작을 행하는 원리를 회로구성과 함께 설명한다.

기준전압발생회로(1A)는, 3개의 MOS트랜지스터(Qp10)와, (Qp11)과 (Qn10) 및 3개의 MOS트랜지스터(Qp13)와 (Qp14)와 (Qp16)가 각각 이 순서로 직렬로 접속되어 있으며, 외부전원전압 VCC에 대하여 서로 병렬의 관계를 가지고 있다. 그리고 상기 MOS트랜지스터(Qp10)(Qp11)(Qp14)(Qp16)은 모두 게이트·드레인간을 단락시킨 모양의 다이오드를 형성하고 있으며, MOS트랜지스터(Qn10)의 게이트와 MOS트랜지스터(Qp14)의 소스를 단락시키고, MOS트랜지스터(Qp13)의 게이트와 MOS트랜지스터(Qp11)의 드레인을 단락시킨 구성으로 되어 있다. 상기 MOS트랜지스터(Qp10)(Qp11)(Qp13)(Qp14) 및 MOS트랜지스터(Qn10)는 모두 포화영역에서 동작시킨다.

이 기준전압발생회로(1A)에서는, 통상 동작시용 제 1기준전압(104)(Vref)의 전위가 외부전원전위 VCC(101)에 대해서 의존성이 작고, 버언인가속시험용 제 2기준전압(103)(Vrefbi)은 외부전원전압 VCC(101)에 의존한 전압이다.

간단히 원리를 설명하면, 외부전원전압 VCC로부터 접지전원 VSS(100)의 사이에 정전류원과 다이오드를 구성함으로써, 외부전원전압 VCC에 의존하지 않는 접지전원 VSS에 의존한 일정한 전압(Vref)을, 접지전원 VSS로부터 외부전원전압 VCC의 사이에 정전류원과 다이오드를 구성함으로써, 접지전원 VSS에 의존하지 않는 외부 전원전압 VCC에 의존한 전압(Vrefbi)을 발생할 수 있다.

제 1기준전압(Vref)(104)의 전위를 대략 일정하게 하면, MOS트랜지스터(Qn10)는 게이트 전위가 제 1기준전압(Vref)(104)에서 일정전위이므로, 포화영역에서 동작하고 또한 그 소스전위가 접지전위 VSS로서 그 게이트, 소스간 전압은 대략 일정하기 때문에, 정전류원이 되고, 그 MOS트랜지스터(Qn10)의 드레인전류(Idn10)는 대략 일정하다.

또 MOS트랜지스터(Qp10)와 (Qp11)과 (Qp10)의 각각의 드레인전류(Idp10)(Idp11)(Idn10)가 서로 동등할 때의 MOS트랜지스터(Qp11)의 드레인전위인 게이트전위가 정상상태에 있어서의 제 2기준전압(Vrefbi)(103)의 전위이다. 따라서 정상상태의 있어서의 MOS트랜지스터(Qp10)과 (Qp11)의 양드레인전류(Idp10)(Idp11)는 대략 일정하다.

한편, 이들의 MOS트랜지스터(Qp10)과 (Qp11)의 양드레인전류(Idp10)(Idp11)는 각각 게이트·드레인간을 단락한 MOS트랜지스터에 의해 구성되는 다이오드이기 때문에, 그 포화영역에서의 동작에 의해, 그 각각의 게이트, 소스간 전압에 의해 대략 결정되고, 이들의 드레인전류 (Idp10)과 (Idp11)가 상기와 같이 대략 일정하면, 양 MOS트랜지스터(Qp10) 및 (Qp11)의 게이트·소스간전압은 대략 일정하다.

이상의 사실로부터, MOS트랜지스터(Qp10)의 소스와 MOS트랜지스터(Qp11)의 게이트 사이의 전위차인, 제 2기준전압(Vrefbi)(103)과 외부전원전압 VCC의 사이의 전위차는 대략 일정하다.

한편, MOS트랜지스터(Qp13)의 게이트, 소스간전압은, 상기와 같이 제 2기준전압(Vrefbi)(103)과 외부전원전압 VCC의 사이의 전위차로서 대략 일정하므로, 이 MOS트랜지스터(Qp13)는 정전류원이 되고, 드레인전류(Idp13)는 그 포화영역에서의 동작에 의해 외부전원전압 VCC가 변동해도 대략 일정하다. 또 MOS트랜지스터(Qp13)와 (Qp14)와 (Qp16)의 각각의 드레인전류(Idp13)(Idp14)(Idp14)(Idp16)가 동등할 때의 MOS트랜지스터(Qp14)의 드레인전위인 게이트전위가 정상상태에 있어서의 제1기준전압(Vref)(104)의 전위이다.

따라서 정상상태의 있어서의 MOS트랜지스터(Qp14) 과 (Qp16)의 양드레인전류(Idp14)(Idp16)는 대략 일정하다. 이들의 양드레인전류는 MOS트랜지스터(Qp14)과 (Qp16)가 각각 게이트, 드레인간을 단락한 MOS트랜지스터에 의해 구성되는 다이오드이기 때문에, 그 포화영역에서의 동작에 의해 그 게이트소스간 전압에 의해 대략 결정되므로, 이들의 양드레인전류(Idp14)(Idp16)가 상기와 같이 대략 일정하면, 그들의 게이트·소스간 전압은 대략 일정하다.

이상의 사실로부터, MOS트랜지스터(Qp14)의 게이트와 MOS트랜지스터(Qp16)의 소스의 사이의 전위차인, 제 1기준전압(Vref)(104)과 접지전위 VSS의 사이의 전위차는 대략 일정하다.

이상 설명한 바와 같이, 기준전압발생회로(1A)는 상기와 같은 구성의 피드백회로가 되고 있으므로 상기의 설명에 의해 제 2기준전압(Vrefbi)(103)은 외부전원전위 VCC(101)보다 소정전위만큼 낮은 일정전압이 되고, 외부전원전압 VCC에 의존한 접지전원전압 VSS에 의존하지 않는 기준전압이 된다.

동시에 제 1기준전압(Vref)(104)은 접지전위 VSS보다 소정전위만큼 높은 일정전위의 기준전위가 되므로, 접지전원전압 VSS에 의존하고, 외부전원전압 VCC에 의존하지 않는 기준 전압이 되는 것을 알 수 있다. 따라서, 이 기준전압발생회로(1A)를 구성하는 MOS트랜지스터가 모두 포화영역에서 동작하는 경우에는 식①이 성립한다.

또 간단히 하기 위하여, 각 PchMOS 트랜지스터의 임계전압은 동등하고, βp0=βp1, βp4=βp6으로 했다

.

β : 이득계수

βp0, βp1, βp3, βp4, βp6, βn0 : .......①

MOS트랜지스터 Qp10, 11, 13, 14, 16, Qn10의 각각의 이득계수

Vtp : PchMOS트랜지스터의 임계전압

Vtn : NchMOS트랜지스터의 임계전압

다음에, 상기한 특성을 가진 상기 제 1기준전압과 상기 제 2기준전압을 사용해서, 내부강압전압을 차동증폭기(11)(13)와 출력드라이버(Qp17)(Qp19)에 의해 발생시키는 회로구성 및 동작원리를 설명한다.

제 1도에 있어서 차동증폭기(11)는 제 2기준전압(Vrefbi)(103)을 입력으로 하고, 내부강압전압(Vint)(108)을 귀환입력으로 하고 있으며, 이 차동증폭기(11)의 출력에 의해서, 내부강압전압(Vint)(108)을 출력하는 Pch MOS트랜지스터(Qp17)의 게이트를 제어하는 구성을 취하고 있다.

이 때문에 내부강압전압(Vint)(108)이, 제 2기준전압(Vrefbi)(103)에 비교해서 낮아졌을 때에는, 내부강압전압(Vint)(108)을 상승시키기 위하여 차동증폭기(11)의 출력전압이 강하해서, 출력 트랜지스터인(Qp17)를 ON시킨다. 그리고 내부강압전압(Vint)(108)이, 제 2기준전압(Vrefbi)(103)까지 상승하면, 차동증폭기(11)의 출력전압이 상승해서 (Qp17)을 OFF시킨다. 따라서 내부강압전압(Vint)(108)은 제 2기준전압(Vrefbi)(103)과 동일 전압까지는 상승한다.

또, 제 1도에 있어서 차동증폭기(13)는 제 1기준전압(Vref)(104)를 입력으로하고, 내부강압전압(Vint)(108)을 귀환입력으로 하고 있으며, 이 차동증폭기(13)의 출력에 의해서, 내부강압전압(Vint)(108)을 출력하고 Pch MOS트랜지스터(Qp19)의 게이트를 제어하는 구성을 취하고 있다.

이 때문에 내부강압전압(Vint)(108)이, 제1기준전압(Vref)(104)에 비교해서 낮아졌을 때에는, 내부강압전압(Vint)(108)을 상승시키기 위하여 차동증폭기(13)의 출력전압이 강하해서, 출력트랜지스터인(Qp19)를 ON시킨다. 그리고 내부강압전압(Vint)(108)이, 제1기준전압(Vref)(104)까지 상승하면, 차동증폭기(13)의 출력전압이 상승해서 (Qp19)을 OFF 시킨다. 따라서 내부강압전압(Vint)(108)은 제 1기준전압(Vref)(104)과 동일전압까지는 상승한다.

따라서 상기한 동작을 하므로써 내부강압전압(Vint)(108)은, 제 1기준전압(Vref)(104)과 제 2기준전압(Vrefbi)(103)의 높은 쪽의 전압까지 상승한다.

이 내부강압전압과 제 1, 제 2기준전압(Vref, Vrefbi )(104)(103)의 관계를 표시한 그래프를 제 4도에 표시한다. 제 4도로부터 명백한 바와 같이 제 1, 제 2기준전압(Vref, Vrefbi )중 높은 쪽의 기준전압까지 내부강압전압(Vint)은 상승하고 있다. 그런데, 제1기준전압(Vref)(104)의 전위는 접지전위 VSS보다 소정전위만큼 높은 일정전위의 기준전위가 되고, 접지전원전압 VSS에 의존한 외부전원전압 VCC에 의존하지 않는 기준전압이 되는 동시에, 제2기준전압(Vrefbi)(103)은 외부전원전위 VCC(101)보다 소정전위만큼 낮은 일정전압이 되고, 외부전원 전압 VCC에 의존한 접지전원전압 VSS에 의존하지 않는 기준전압이 된다. 이 때문에, 제1기준전압(104)의 전위와 접지전위 VSS의 차인 소정전압과, 제2기준전압(103)과 외부전원전위 VCC(101)의 차인 소정전압을, 소망의 전압으로 설정함으로써, 상기한 반도체집적회로에 있어서, 이 반도체집적회로의 통상동작시에는 내부강압전압은, 외부전원전압에 의하지 않고 대략 일정할 필요가 있는 점 및, 반도체집적 회로의 버언인시험등의 가속시험시에 있어서는, 통상동작시보다 높은 전압을 인가함으로써 스트레스가 가속될 필요가 있다는 점을 동시에, 만족하는 것이 가능하도록 설정할 수 있다. 이것을 설명하면, 통상동작시에는, 외부전원전압 VCC에 의존하지 않는 제1기준전압(104)을 제2기준전압(103)보다도 높은 전압으로 설정함으로써, 내부강압전압(Vint)(108)이 제1기준전압(104)에 의거해서 발생되고, 외부전원 전압 VCC에 의존하지 않고 내부소자의 동작에 대해서 여유를 가지게 할 수 있고, 또 반도체집적회로의 버언인시험 등의 가속시험시에 있어서는, 외부전원전압 VCC에 의존한 제2기준전압(103)을 제1기준전압(104)보다도 높은 전압으로 설정함으로써, 내부강압전압(108)이 제2기준전압(103)에 의거해서 발생되고, 외부전원전압 VCC에 의존하고, 통상동작시의 인가전압에 대해서 스트레스가 가속되는 전압을 내부소자에 인가할 수 있다.

이상 설명한 바와 같이, 1개의 기준전압발생회로(1A)에 의해 발생된 제1기준전압과 제2기준전압을 사용함으로써, 통상동작시 및 가속시험시 모두 내부강압전압에 요구되는 성능을 만족할 수 있다. 이에 의해 기준전압발생회로에 의해 소비되는 전력을 저감할 수 있고, 데이아우트면적도 감소시킬 수 있다.

식 ①에 의해 명백한 바와 같이, 임계전압등의 제조불균일에 의해서 내부강압전압의 불균일이 발생하나, 제3도는 이 불균일을 저감시키기 위한 상기 내부강압전압을 조정하는 트리더부인 퓨즈 ROM부이다. 이하에 이 퓨즈 ROM부의 구성 및 상기 내부강압전압을 조정할 수 있는 원리에 대해서 설명한다.

예를 들면, 퓨즈 ROM부를 제3도와 같이 구성한다. 이 구성에 대해서 설명하면, 제1도에 의해 기준 전압발생회로(1A)에 있어서, MOS트랜지스터(Qp16), (Qn10)의 채널길이를 퓨즈 ROM절단에 의해 변경한 것과 등가의, 즉 사이즈변경가능하도록 (Qp16)을 MOS트랜지스터(Qp30)∼(Qp35)와 같이 직렬로 접속한 구성을 취하고, (Qn10)을 MOS트랜지스터(Qn30)∼(Qn35)와 같이 직렬로 접속한 구성을 취하고 있다. 여기서 상기한 내부강압회로에 의해 출력된 내부강압전압은 식 ①로 표시되고, 기준전압발생회로(1A)를 구성하고 있는 MOS트랜지스터의 임계전압 Vt와 이득 계수 β에 의해 결정된 값이 되고 있고, 이득계수 β는 식 ②로 표시된다.

β=μ*Cox*W/2*L …… ②

μ : 캐리어의 이동도

Cox : 게이트산화막용량

W : 채널폭

L : 채널길이

따라서, 상기한 식①, 식②에 의해 채널 L길이를 변화시킴으로써, 각 트랜지스터의 이득계수β를 변화시킬 수 있고, 기준전압 Vref를 변화시킬 수 있고, 나아가서는 내부강압전압 Vint를 조정할 수 있다. 따라서, 퓨즈 ROM부를 제3도와 같이 구성하고, (Qp16)을 퓨즈 ROM절단에 의해 MOS트랜지스터(Qp30)∼(Qn35)의 일부 또는 전부를 직렬로 접속한 구성으로 하고, 채널길이를 임의로 변화시키거나, 또는 (Qn10)을 퓨즈 ROM절단에 의해, MOS트랜지스터(Qn30)∼(Qn35)의 일부 또는 전부를 직렬로 접속한 구성으로 하고, 채널길이를 임의로 변화시킴으로서, 내부강압전압 Vint를 조정할 수 있다.

여기서, 퓨즈 ROM절단에 의해 기준전압을 조정하는 것은 제조불균일 등에 의해 트랜지스터 특성등이 변동했을 때이기 때문에, 상기 제1기준전압(Vref)이 변동함과 동시에 제2기준전압(Vrefbi)도 변동하기 때문에 동시에 조정을 행하는 것이 필요하게 된다. 이때, 제1도에 있어서의 제1기준전압(Vref)(104)과 제2기준전압(Vrefib)(103)을 발생시키고 있는 기준전압발생회로는 서로 피드백을 가지게한 구성으로 되어 있으며, 상기해서 설명한 동작원리가 되고 있기 때문에, 제1기준전압을 퓨즈 ROM절단에 의해 조정하는 동시에 제2기준전압도 조정할 수 있다.

제5도에 보정전후에 내부강압전압(Vint)의 외부전원전압(VCC)특성의 예를 표시한다. 제5도에 있어서, P형 MOS트랜지스터의 임계전압 Vtp가 설정치일 경우와, 설정치로부터 0.05V벗어난 경우 및, 상기한 구성의 기준전압발생회로를 퓨즈 ROM절단에 의해 기준전압을 조정해서 내부강압전압(Vint)을 설정치로 조정한 경우의 3가지의 경우의 내부강압전압(Vint)의 특성을 나타내고 있다.

먼저 제5도에 있어서, P형 MOS트랜지스터의 임계전압 (Vtp)가 설정치일 경우에 대해서 설명하면, 내부강압회로(IA)는 상기한 동작을 하기 위하여, 외부전원전압(VCC)이 6V까지는 제1기준전압(Vref)인 접지전위 VSS보다 소정전위만큼 높은 일정전위의 기준전위가 제2기준전압(Vrefbi)인 외부전원전위 VCC보다 소정전위만큼 낮은 일정전압의 기준전압보다 높게 설정되어 있기 때문에, 상기한 설명에 의해 제1기준 전압(Vref)의 특성인 접지전위전압 VSS에 의존하고, 외부전원전압 VCC에 의존하지 않는 기준전압에 의거해서 발생된 내부 강압전압(Vint)도 접지전원전압 VSS에 의존하고, 외부전원전압 VCC에 의존하지 않는 전압이 된다.

또 외부전원전압(VCC)이 6V이상일 때는, 제2기준전압(Vrefbi)인 외부전원전위 VCC보다 소정전위만큼 낮은 일정전압의 기준전압이 제1기준전압(Vref)인 접지전위 VSS보다 소정전위만큼 높은 일정전위의 기준전위보다 높게 설정되어 있기 때문에, 상기한 설명에 의해 외부전원전압 VCC에 의존하고, 접지전원전압 VSS에 의존하지 않는 기준전압에 의거해서 발생되는 내부강압전압(Vint)도 외부전원전압 VCC에 의존하고, 접지전원전압 VSS에 의존하지 않는 전압이 된다.

따라서 제5도와 같이 통상 동작시인 4.5V∼5.5V는 외부전원전압 VCC에 의존하지 않는 내부강압전압(Vint)이 제1기준전압(Vref)에 의거해서 발생되고, 외부전원전압 VCC에 의존하지 않고 내부소자의 동작에 대해서 여유를 가지게 할 수 있고, 또 반도체집적회로의 버언인시험등의 가속시험시인 6V보다 높은 전압에 있어서는 외부전원전압 VCC에 의존한 내부강압전압(Vint)이 제2기준전압(Vrefbi)에 의거해서 발생되고, 외부전원전압 VCC에 의존하고 통상 동작시의 인가전압에 대해서 스트레스가 가속되는 전압을 내부소자에 인가할 수 있다.

다음에 제5도에 있어서, P형 MOS트랜지스터의 임계전압 (Vtp)가 설정치로부터 0.05V낮아졌을 경우에 대해서 설명한다. 제5도에 의해 명백한 바와 같이, 제1기준전압(Vref)에 의거해서 내부강압전압(Vint)이 발생되고 있는, 외부전원전압 VCC가 6V 부근보다 낮은 전위에서는, P형 MOS트랜지스터의 임계전압 Vtp의 불균일에 의해, 내부강압전압(Vint)은 설정전위보다 높아져 버리고 있다. 또, 제2기준전압(Vrefbi)에 의거해서 내부강압전압(Vint)이 발생되고 있는, 외부전원전위 VCC가 6V부근보다 높은 전위에서는, P형 MOS트랜지스터의 임계전압 Vtp의 불균일에 의해, 내부강압전압(Vint)은 설정전위보다 낮아져 버리고 있는 것을 알 수 있다.

이와 같은 내부강압전압(Vint)의 불균일을, 상기한 바와 같은 구성으로 기준전압발생회로를 퓨즈 ROM절단에 의해 기준전압을 조정해서 내부강압전압(Vint)을 설정치로 조정한 경우에 대해서도 제5도에 표시하고 있다. 이에 의해 명백한 바와 같이, 제1기준전압(Vref)에 의거해서 내부강압전압(Vint)이 발생되고 있는, 외부전원전위 VCC가 6V부근보다 낮은 전위의, 설정전위보다 높아져 버리고 있는 내부강압전압(Vint)은 설정전위까지 내릴 수 있고, 동시에 제2기준전압(Vrefbi)에 의거해서 내부강압전압(Vint)이 발생되고 있는, 외부전원전위 VCC가 6V부근보다 높은 전위의, 설정전위보다 낮아져버리고 있는 내부강압전압(Vint)은 설정전위까지 끌어올려지고 있는 것을 알 수 있다.

따라서 상기한 바와 같은 구성으로 기준전압발생회로를 퓨즈ROM절단에 의해, 통상 동작시 및 버언인시험등의 가속시험시의 내부강압전압(Vint)에 있어서도 동시에 기준전압을 조정해서 내부강압전압(Vint)을 설정치로 조정할 수 있다.

따라서, 본 실시예에서는 상기한 구성에 의해서 기준전압발생회로(1A)는 통상 동작시에 사용하는 제1기준전압(Vref)과 가속시험에 사용하는 제2기준전압(Vrefbi)을 발생하고, 이 제1기준전압과 제2기준전압은 서로 귀환을 입력한 구성의 상기 기준전압발생회로에 의해 발생됨으로써, 기준전압발생회로는 버언인 가속시험용과 통상동작시용의 2가지 형성할 필요가 없기 때문에, 대기시의 소비전류를 감소시키고, 또 레이아우트면적도 감소시킬 수 있다. 그 위에 내부강압전압의 불균일을 저감시키기 위한 내부강압전압조정회로인 트리머부도 버언인가속시험용과 통상동작시용의 2가지 형성할 필요가 없고, 1개의 기준전압발생회로를 조정함으로써, 상기 제1기준전압과 제2기준전압을 동시에 조정하고, 이 제1기준전압과 제2기준전압의 높은 쪽의 기준전압에 의거해서 상기 내부강압전압을 발생하는 내부강압회로의 구성을 취할 수 있고, 및 저항을 레이아우트할 필요가 없기 때문에 면적을 감소시키고, 또한 트리더부에서는 외부전원과 접지전원사이에 정상전류가 흘러버리는 관통전류의 패스가 존재하지 않기 때문에, 소비전류도 감소시킬 수 있다.

또한, 트리머부는 상기한 채널길이를 조정하는 방식이 아니라도, 각 트랜지스터의 채널폭을 조정하는 방식을 취해도 되고, 적당히 기준전압발생회로를 구성하는 MOS트랜지스터에 직렬 또는 병렬로 접속되는 MOS트랜지스터의 수(채널길이나 채널폭)를 변경함으로써, 동시에 복수의 기준전압을 조정할 수 있다. 또 퓨즈 ROM절단에 의해 직접 각 트랜지스터의 접속을 절단하는 방식이 아니라도 퓨즈 ROM부로부터의 신호에 의해 디코우더에 의해서 디코우드된 신호에 의해 제어하는 구성으로 해도 마찬가지로 문제점을 해결할 수 있다.

[실시예 2]

이하 본 발명의 실시에 2의 반도체집적회로에 사용하는 내부강압회로에 대해서 도면을 참조하면서 설명한다.

최근, 내부소자의 미세화에 따른 신뢰성의 확보 및 저소비전력화를 위하여, 반도체집적회로에 사용하는 외부전원전압에 의해, 반도체집적회로로 내부에 있어서 강압된 내부강압전압을 사용해서, 내부소자를 동작시키는 방식의 반도체집적회로의 개발이 진행되고 있으며, 본 실시예에서는 DAM을 예로 해서 설명한다.

제2도는 상기 내부강압회로를 사용한 DRAM의 블록레이아우트도이다. 통상 DRAM의 동작에서는, 메모리셀의 용량에 전하를 축적하고, 그 전하의 유무에 따라 정보를 기억해둘 수 있고, 이 메모리셀에의 기록전압을 센스엠프(22)에 의해 공급한다. 따라서 메모리셀의 용량산화막등의 신뢰성의 확보등을 위하여 기록전압을 내리는 일이 행해지고 있다. 그래서 센스앰프(22)의 전원을 내부강압한 내부강압전압에 의해서 공급하는 방식을 취함으로써 실현할 수 있다. 또, DRAM으로서의 정보를 기록하거나 판독하거나, 그밖의 기능을 만족시키기 위하여 필요한 DRAM의 주변회로(21)에 대해서도, 내부소자의 미세화에 따른 신뢰성의 확보 및 저소비 전력화를 위하여, 주변회로의 전원을 내부강압한 내부강압전압에 의해서 공급하는 방식을 취할 수도 있다. 여기서, 센스앰프(22)에 사용하는 내부강압전압과 그밖의 주변회로(21)에 사용하는 내부강압전압을 동일 전원으로 하는 방식을 취할 수도 있고, 또 다른 전원으로서 사용할 수도 있고, 제2도에 있어서는 2개의 내부강압회로(23)(24)를 설치한 경우의 레이아우트도를 표시하고 잇다.

제6도에 실시예 2에 있어서의 내부강압회로의 회로도를 표시한다. 제6도의 구성의 내부 강압회로에 대해서 설명하면, 내부강압회로의 기준전압발생회로는 1개 그대로이고, 상기한 바와 같은 내부강압전압을 복수 필요한 경우이므로, 복수의 내부강압전압을 발생시키는 방식이다.

제6도에 있어서 내부강압회로는, 제1내부강압전압(Vint 1)(608)의 버언인 가속시험용 기준전압(610)(Vrefbi 1)과 통상동작시용 기준전압(604)(Vref 1) 및, 제2내부강압전압(Vint 2)(609)의 버언인 가속시험용 기준전압(603)(Vrefbi 2)과 통상동작시용 기준전압(611)(Vref 2)을 발생하는 기준전압발생회로(6A)와, 제1내부강압전압(Vint 1)(608)의 버언인가속시험용 기준전압(610)(Vrefbi 1)을 입력으로 한 차등증폭기(61)와 통상동작시용 기준전압(604)(Vref1)을 입력으로한 차동증폭기(63) 및 제1내부강압전압(Vint1)의 버언인 가속시험용 차동증폭기(61)의 출력에 의해 제어되는 내부강압전압(Vint1)(608)을 출력하는 드라이버인 MOS트랜지스터(Qp 67)와, 통상동작시용 차동증폭기(63)의 출력에 의해 제어되는 내부강압전압(Vint1)(608)을 출력하는 드라이버인 MOS트랜지스터(Qp69)에 의해 구성되어 있으며, 제 2내부강압전압(Vint 2)(609)의 버언인가속시험용 기준전압(603)(Vrefbi 2)을 입력으로한 차동증폭기(62)와 통상동작시용 기준전압(611)(Vref 2)을 입력으로한 차동증폭기(64) 및 제2내부강압전압(Vint2)의 버언인가속시험용 차동증폭기(62)의 출력에 의해 제어되는 내부강압전압(Vint2)(609)을 출력하는 드라이버인 MOS트랜지스터(Qp 68)와, 통상동작시용 차동증폭기(64)의 출력에 의해 제어되는 내부강압전압(Vint2)(609)을 출력하는 드라이버인 MOS트랜지스터(Qp6a)에 의해 구성되어 있다.

이후, 이와같이 구성된 내부강압회로의 동작에 대해서 설명한다.

먼저 기준전압발생회로(6 A)에 대해서 설명하면, 실시예 1과 마찬가지로 통상동작시용 외부전원전압 VCC(601)의 의존성이 적은 2가지 기준전압(Vref 1, Vref 2)(604)(611)과, 버언인 가속시험용 외부전원전압 VCC(601)에 의존한 2가지 기준전압(Vrefbi 1, Vrefbi2)(610)(603)을 발생한다. 이와 같은 동작을 행하는 원리를 회로구성과 함께 설명한다. 상기 기준전압발생회로(6A)는 4개의 MOS트랜지스터(Qp60)와 (Qp61)과 (Qp62)와 (Qn60) 및 4개의 MOS트랜지스터(Qp 63)와 (Qp64)와 (Q65)와(Qp66)가 각각 이 순서로 직렬로 접속되어 있으며, 외부전원전압 VCC(610)에 대하여 서로 병렬의 관계를 가지고 있다. 그리고 상기 MOS트랜지스터(Qp 60)(Qp 65)(Qp 66)은 모두 게이트 드레인간을 단락시킨 모양의 MOS트랜지스터의 다이오드를 형성하고 있으며, MOS트랜지스터(Qn 60)의 게이트와 MOS트랜지스터(Qn63)의 게이트와 MOS트랜지스터(Qn62)의 드레인을 단락시킨 구성으로 되어 있다. 이것은 제1도에 표시한 실시예 1에 있어서의 내부강압회로의 기준전압발생회로에 있어서 MOS트랜지스터(Qp 11)를 MOS트랜지스터(Qn 61)(Qp62)에 의해서 직렬로 접속된 구성을 취하고, MOS트랜지스터(Qn 14)를 MOS트랜지스터(Qn 64)(Qp 65)에 의해서 직렬로 접속된 구성을 취하고 있다.

따라서, 제6도의 실시예 2에 있어서의 내부강압회로의 동작원리는 상기한 실시예 1과 마찬가지이다. 그러므로 실시예 1에 있어서의 기준전압발생회로의 기준전압(Vref, Vrefbi)(104)(103)에 상당하는 제6도에 있어서의 기준전압(Vref 1, Vrefbi 2)(604)(603)은 실시예 1에 있어서의 기준전압과 동일 특성이 된다.

실시예 1의 상기 기준전압발생회로와 마찬가지로, MOS트랜지스터(Qn60)는 게이트전위가 제3기준전압(Vref1)(604)에서 일정전위이므로, 포화영역에서 동작하고 또한 그 소스전위가 접지전위 VSS로서 그 게이트, 소스간 전압은 대략 일정하기 때문에, 정전류원이 되고, 그 (Qn 60)의 드레인전류(Idn 60)는 대략 일정하다.

또(Qp60)와 (Qp61)과 (Qp62)와 (Qn60)의 각각의 드레인전류(Idp60)(Idp61)(Idp62)(Idn60)가 서로 동등할 때의 MOS트랜지스터(Qp 62)의 드레인전위 및 게이트전위가 정상상태에 있어서의 제6기준전압(Vrefbi2)(603)의 전위이다. 따라서 정상상태에 있어서의 MOS트랜지스터(Qp 60)과 (qp61)과 (Qp62)의 모든 드레인전류 (Idp60)(Idp 61)(Idp62)는 대략 일정하다. 한편, 이들의 MOS트랜지스터(Qp 60)과 (Qp61)과 (Qp62)의 모든 드레인전류(Idp60)(Idp62)는 그 포화영역에서의 동작에 의해, 그 각각의 게이트, 소스간 전압에 의해 대략 결정되므로, 이들의 드레인전류(Idp 60)과 (Idp 61)(Idp 62)가 상기와 같이 대략 일정하면, (Qp60) 및 (Qp61)의 게이트, 소스간 전압은 대략 일정하다. 따라서, 접점(602)과 외부전원전압 VCC(601)와의 사이의 전위차는 일정하며, (Qp60)의 소스와 (Qp61)의 게이트의 사이의 전위차인, 제 64기준전압(Vrefbi 2)(603)과 외부전원전압 VCC(601)의 사이의 전위차는 대략 일정하다. 또(Idp61)도 전원전압에 의존하지 않고 일정하게 되기 때문에, 접점(610)의 전위의 제4기준전압(Vrefbi1)과 외부전원전압 VCC(601)와의 사이의 전위차는 일정하다.

또 (Qp63)의 게이트, 소스간 전압은, 상기와 같이 제6기준전압(Vrefbi 2)(603)과 외부전압 VCC(601)의 사이의 전위차로서 대략 일정하므로, 이 (Qp63)는 정전류원이 되고, 드레인전류(Idp 63)는 그 포화영역에서의 동작에 의해 대략 일정하다. 또 MOS트랜지스터(Qp 63)와 (Qp64)과 (Qp65)와 (Qp66)의 각각의 드레인전류(Idp 63)(Idp 64)(Idp 65) 및 (Idp 66)가 동등할 때의 (Qp 64)의 드레인전위 및 게이트전위가 정상상태에 있어서의 제3기준전압(Vref 1) (604)의 전위이다.

따라서 정상상태에 있어서의 MOS트랜지스터(Qp 64)과 (Qp 65)와 (Qp 66)의 모든 드레인전류(Idp 64)(Idp 65) 및 (Idp 66)는 대략 일정하다. 한편, 이들의 MOS트랜지스터(Qp 64) (Qp 65) 및 (Qp 66)은, 그 포화영역에서의 동작에 의해, 그 게이트, 소스간전압에 의해 대략 결정되므로, 이들의 드레인전류(Idp 64)(I에 65)(I에 66)가 상기와 같이 대략 일정하면, 그들의 게이트·소스간전압은 대략 일정하다.

이상의 사실로부터, (Qp 64)의 소스와 (Qp 66)의 게이트의 사이의 전위차인, 제3기준전압(Vref1)(604)과 전지전위 VSS(600)의 사이의 전위차는 대략 일정하며, (Qp 65)의 소스와 (Qp 66)의 게이트 사이의 전위차는 제 5 기준전압(Vref2)(611)의 전지전위 VSS(600)의 사이의 전위차는 대략 일정하다.

이상 설명한 바와같이, 기준전압발생회로 (6A)는 상기와 같은 구성의 피드백 회로가 되고 있으므로 상기의 설명에 의해 제4, 제6기준전압(Vrefbi 1,2)(610)(603)은 외부전원전위VCC(601)보다 소정전위만큼 낮은 일정전압이 되므로, 외부전원전위 VCC(610)에 의존하고, 접지전원전압 VCC(600)에 의존하지 않는 기준전압이 되는 동시에 제3, 제5기준전압(Vref 1, 2)(604)(611)의 전위는 접지전위 VSS(600)보다 소정전위만큼 높은 일정전위의 기준전위가 되므로, 접지전원전압 VSS(600)에 의존하고, 외부전원전위 VCC(601)에 의존하지 않는 기준전압이 되는 것을 알 수 있다.

또, 상기한 특성을 가진 상기 제3∼6기준전압을 사용해서, 내부강압전압을 상기 차동증폭기와 출력드라이버에 의해 발생시키는 회로구성 및 동작원리도 실시예 1에 있어서 상기한 것과 마찬가지의 동작을 행한다.

제 6도에 있어서 차동층폭기(61)는 상기 제 4기준전압(Vrefbi 1)(610)을 입력으로하고, 제 1내부강압전압(Vint 1)(608)을 귀환입력으로 하고 있으며, 이 차동증폭기(61)의 출력에 의해서, 내부강압전압(608)을 출력하는 Pch MOS트랜지스터(Qp67)의 게이트를 제어하는 구성을 취하고 있다. 이 때문에 제 1내부 강압전압(608)이, 제 4기준전압(610)에 비교해서 낮아졌을 때에는, 제 1내부강압전압(608)을 상승시키기위하여 차동층폭기(610)의 출력전압이 강하해서, 출력트랜지스터인 PchMOS트랜지스터(Qp67)를 ON시킨다.

그리고 제 1내부강압전압(608)이, 제 2기준전압(610)까지 상승하면, 차동증폭기(61)의 출력전압이 상승해서 (Qp67)을 OFF시킨다.

따라서 제 1내부강압전압(608)은 제 4기준전압(610)과 동일 전압까지는 상승한다.

또, 제 6도에 있어서 차동층폭기(63)는 제 3기준전압(Vref 1)(604)을 입력으로 하고, 제 1내부강압전압(Vint 1)(608)을 귀환입력으로 하고 있으며, 이 차동증폭기(63)의 출력에 의해서 제 1내부강압전압(608)을 출력하는 Pch MOS트랜지스터(Qp69)의 게이트를 제어하는 구성을 취하고 있다. 이 때문에 차동증폭기(63)의 제 1내부강압전압(608)을 출력하는 (Qp69)는, 상기한 차동증폭기(63)와 제 1내부강압전압(608)을 출력하는 (Qp69)는, 상기와 차동증폭기(62)와 제 1 내부강압전압(608)을 출력하는 (Qp67)과 마찬가지 동작을 하기 때문에, 제 1 내부강압전압(608)은 제 3기준전압(604)과 동일 전압까지는 상승한다.

따라서 상기한 동작을 함므로써 제 1내부강압전압(608)은, 제 3기준전압(604)과 제 4기준전압(610)의 높은 쪽의 전압까지 상승한다. 그런데, 제 3기준전압(604)의 전위는 접지전위 VSS(600)보다 소정전위만큼 높은 일정전위의 기준전위가 되고, 접지전원전압 VSS(600) 에 의존하고 외부전원전압 VCC(601)에 의존하지 않는 기준전압이 되는 동시에, 제 4기준전압(610)은 외부전원전위 VCC(601)보다 소정전위만큼 낮은 일정전압이 되고, 외부전원전압 VCC(601)에 의존하고 접지전원전압 VSS(600)에 의존하지 않는 기준 전압이 된다.

그리고, 제 6도에 있어서 차동증폭기(64)(62)는 각각 상기 제 5, 제 6기준전압(Vref 2, Vrefbi 2)(611)(603)을 입력으로 하고, 제 2내부강압전압(Vint 2)(609)을 귀환입력으로 하고 있으며, 이 차동증폭기(64)(62)의 출력에 의해서, 제 2내부강압전압(609)을 출력하는 각각의 Pch MOS트랜지스터(Qp6a)(Qp68)의 게이트를 제어하는 구성을 취하고 있다.

이 때문에 이들의 차동증폭기(64)(62)의 제 2내부강압전압(609)을 출력하는 (Qp6a)(Qp68)는, 상기한 차동증폭기(61)와 제 1내부강압전압(Vint 1)(608)을 출력하는 (Qp67)과 마찬가지 동작을 하기 때문에, 제 2내부강압전압(609)은 제 5, 제 6기준전압(Vref 2, Vrefbi 2)(611)(603)까지는 상승한다. 따라서 상기한 동작을 함므로써 제 2내부강압전압(Vint 2)(609)은, 제 5기준전압(611)과 제 6기준전압(603)의 높은 쪽의 전압까지 상승한다.

그런데, 제 5기준전압(611)의 전위는 접지전위 VSS(600) 보다 소정전위만큼 높은 일정전위의 기준전위가 되고, 접지전위전압VSS(600)에 의존하고 외부전원전압 VCC(601)에 의존하지 않는 기준전압이 되는 동시에, 제 6기준전압(603)은 외부전원전압 VCC(601)보다 소정전위만큼 낮은 일정전압이 되고, 외부전원전압 VCC(601)에 의존하고 접지전위 VSS(600)에 의존하지 않는 기준전압이 된다.

이 때문에, 제 3기준전압(Vref 1)(604)의 전위와 접지전위 VSS(600)의 차인 소정전압과, 제 4기준전압(Vrefbi1)(610)과 외부전원전압 VCC(601)의 차인 소정전압을 소망의 값으로 설정하고, 제 5기준전압(Vref 2)(611)의 전위와 접지전위 VSS(600)의 차인 소정전압과, 제 6기준전압(Vrefbi2)(603)과 외부전원전압 VCC(601)의 차인 소정전압을 소망의 설정으로 하므로써, 실시예 1과 마찬가지로, 이 반도체집적회로의 통상동작시에는 내부강압전압은 외부전원전압에 의존하지 않고 대략 일정하지 않으면 안되고, 반도체집적회로의 버언인시험 등의 가속시험시에 있어서는, 통상동작시보다 높은 전압을 인가함으로써 스트레스가 가속될 필요가 있다는 점을 만족하는 것이 가능하도록 설정할 수 있다.

이것을 설명하면, 통상 동작시에는 외부전원전압 VCC(601)에 의존하지 않는 제 3기준전압(604), 제 5기준전압(611)이, 각각 제 4기준전압(610) 제 6기준전압(603)보다도 높은 전압으로 설정하고 제 1내부강압전압(Vint 1)(608)이 제 3기준전압(604)에 의거해서 발생되고, 제 2내부강압전압(Vint 2)(609)이 제 5기준전압(611)에 의거해서 발생되고, 외부전원전압 VCC(601)에 의존하지 않고 내부소자의 동작에 대해서 여유를 가지게 할 수 있다.

또 반도체집적회로의 버언인시험등의 가속시험시에 있어서는, 외부전원전압 VCC(601)에 의존한 제 4기준전압(610), 제 6기준전압(603)이 각각 제 3기준 전압(604) 제 5기준전압(611)보다도 높은 전압으로 설정하고, 제 1내부강압전압(Vint 1)(608)이 제 4기준전압(610)에 의거해서 발생되고, 제 2내부강압전압(Vint 2)(609)이 제 6기준전압(603)에 의거해서 발생되고, 외부전원전압 VCC(601)에 의존하고, 통상동작시의 인가전압에 대해서 스트레스가 가속되는 전압을 내부소자에 인가할 수 있다.

이상 설명한 바와 같이, 본 실시예에서는 1개의 기준전압발생회로(6A)에 의해 발생된 제 3, 제 4기준전압 및 제 5, 제 6기준전압을 사용함으로써 통상동작시 및 가속시험시 모두 요구되는 성능을 만족할 수 있는 2가지의 내부강압전압을 발생할 수 있다. 이에 의해 1개의 기준전압발생회로(6A)에 의해서 복수의 내부강압전압을 발생하는 것이 가능하기 때문에, 기준전압발생회로에 의해 소비되는 전력을 저감할 수 있고, 레이아우트면적도 감소시킬 수 있다.

또 상기한 바와 같이 실시예 2의 회로동작원리는 실시예 1과 마찬가지이기 때문에, 제조불균일등의 보정에 대해서도 퓨즈 ROM절단 등에 의한 실시예 1과 마찬가지의 구성을 취함으로써 실현할 수 있다. 또 실시예 1의 MOS트랜지스터를 실시예 2와 같이 직렬로 구성함으로써, 실시예 2의 마찬가지로 2가지이상의 내부강압전압을 발생할 수 있다.

또한, 본 실시예에서는 DRAM에 탑재하는 회로에 대해서 설명했으나, 다른 반도체집적회로에 사용하는 것도 가능하다. 즉, 복수의 내부강압전압은, 적어도 하나는 DRAM의 메모리셀의 기록전압으로서의 내부전원, 또는 적어도 하나는 EEPROM의 판독전원으로서의 내부전원으로서 사용하는 것이 가능하다.

[실시예 3]

제 7도에 실시예 3에 있어서의 내부강압회로를 표시한다. 제 7도에 표시한 내부강압회로는 실시예 2에 있어서의 내부강압회로와 마찬가지의 회로구성을 취하고, 상기한 바와 같은 동작을 함므로써 2개의 내부강압전압(Vint 1, Vint 2)을 발생한다. 이때 2개의 내부강압전압의 특성은 실시예 2의 마찬가지로, 반도체집적회로의 통상동작시에는 내부강압전압은, 외부전원전압에 의존하지 않고 대략 일정하며, 반도체집적회로의 버어인시험등의 가속시험시에 있어서는, 통상동작시 보다 높은 전압을 인가함으로써 스트레스가 가속하는 것이 가능하다.

여기서 반도체집적회로에 있어서 동작상태의 변화에 의해 소비전력을 저감시키지 않으면 안되는 경우가 있다. 예를 들면 베테리백업모드 등이나 DRAM에 있어서의 셀프리프레시모드 등 저소비전력동작을 특징으로 했을 때이다. 이때 저소비전력을 실현하기 위하여 반도체집적회로이 내부소자를 동작시키는 내부강압전압을 내리는 등의 수단을 취할 수 있다.

그래서, 실시예 3에 있어서의 내부강압회로의 출력인 복수의 내부강압전압(Vint 1, Vint 2)(608)(609)에 전위차를 가지게 해두고, 내부소자의 전원이 되는 내부강압전압(Vint)(612)과 각각의 내부강압전압(Vint 1, Vint 2)(608)(609)의 사이에 Pch MOS트랜지스터(Qp 6b)(Qp 6c)를 접속하고, 각각의 게이트전압을 제어신호 A, B에 의해서 제어하는 구성을 취함으로써, 내부소자의 전원이 되는 내부강압전압에 대해서 반도체집적회로의 내부 또는 외부의 상태에 의해서, 내부강압전압(Vint 1, vint 2)(608)(609)의 어느쪽의 전압을 출력할지를 절환하는 것이 가능하게 된다.

이와같은 구성에 의해서 저소비전력을 실현하기 위하여 반도체집적회로의 내부소자를 동작시키는 내부강압전압을 내리는 것이 가능하게 된다.

이상과 같이 본 발명은, 가속시험을 행하는 반도체집적회로에 사용하는, 내부소자를 동작시키는 내부강압전압을 발생시키는 내부강압회로는 기준전압발생회로의 출력전압에 의거해서 내부강압전압을 발생하는 구성의 강압회로이며, 상기 기준전압발생회로는 통상 동작시에 사용하는 기준전압과 가속시험에 사용하는 기준전압을 발생하고 이 2가지의 기준전압은 서로 귀환을 입력한 구성의 상기 기준전압발생회로에 의해 발생되고, 퓨즈 ROM절단등에 의한 내부강압전압조정회로에 의해, 상기 2가지의 기준전압을 동시에 조정하고, 이 2가지의 기준전압 각각에 의거해서 발생한 상기 내부강압전압을 조합시킨 구성을 구비한 것이다.

이 구성을 취함으로써, 기준전압발생회로는 통상 동작시에 사용하는 기준전압과 가속시험에 사용하는 기준전압을 발생하고, 이 2가지의 기준전압은 서로 귀환을 입력한 구성의 상기 기준전압발생회로에 의해 발생됨으로써 기준전압발생회로는 버언인가속시험용과 통상동작시용의 2가지 형성하지 않아도 되기 때문에, 대기시의 소비전류를 감소시키고, 또 레이아우트면적도 감소시킬 수 있다.

게다가, 상기 내부강압전압의 불균일을 저감시키기 위한 상기 내부강압전압조정회로인 상기 트리머부도 버언인 가속시험용과 통상동작시용의 2가지 형성하지 않아도 되고, 1개의 기준전압발생회로를 조정함으로써, 상기 제 1기준전압과 제 2기준전압을 동시에 조정하고, 이 제 1기준전압과 제 2기준전압 각각에 의거해서 발생한 상기 내부강압전압을 조합시킨 구성이 됨으로써, 그리고 저항을 레이아우트할 필요가 없기 때문에 레이아우트면적을 감소시키고, 또한 트리머부에서는 외부전원과 접지전원사이에 정상전류가 흘러버리는 관통전류의 패스가 존재하지 않으므로, 소비전류도 감소시킬 수 있다.

또, 반도체집적회로의 내부 또는 외부의 상태에 따라서, 내부소자를 동작시키는 내부강압전압을 변화시킴으로써, 저소비전력모드 등을 실현할 수 있다.

Claims

반도체집적회로에 탑재되어 상기 반도체집적회로에서 내부강압전압을 발생시키는 내부강압회로에 있어서, 제 1 및 제 2기준전압을 발생시키는 기준전압발생회로와, 상기 기준전압발생회로에 접속되어 상기 기준전압발생회로에 의해 발생된 제 1 및 제 2기준전압중 더 높은 전압에 의거해서 상기 내부강압전압을 출력하는 출력회로를 구비하고, 상기 기준전압발생회로는, 또 접지전원전압에 의거해서 상기 제 1기준전압을 발생하는 제 1정전압 발생회로와, 외부전원전압에 의거해서 상기 제 2기준전압을 발생하는 제 2정전압발생회로도 이루어지고, 상기 제 1 및 제 2정전압발생회로의 각각은 정전류원 및 정전압원을 가지고, 상기 제 1 및 제 2기준전압이 서로 상관관계를 가지도록 다른 정전압발생회로의 출력에 의해 제어되는 것을 특징으로 하는 내부강압회로.
제1항에 있어서, 상기 기준전압발생회로는, 또 상기 제 1 및 제 2기준전압을 동시에 조정해서 상기 내부강압전압을 조정하는 트리머수단을 구비한 것을 특징으로 하는 내부강압회로.
제1항에 있어서, 상기 기준전압발생회로는 CMOS트랜지스터의 조합에 의해 구성되는 것을 특징으로 하는 내부강압회로.
제3항에 있어서, 상기 기준전압발생회로는, 또 상기 CMOS트랜지스터의 특성을 변화시켜 상기 제 1 및 제 2기준전압을 동시에 조정하는 퓨즈 ROM을 구비한 것을 특징으로 하는 내부강압회로.
제1항에 있어서, 상기 제 1정전압발생회로는, 또 외부전원에 접속되어 정전류원으로써 기능하는 MOS트랜지스터와, 게이트와 드레인간을 단락하고 외부전원에 접속된 상기 MOS트랜지스터와 직렬로 접속되어 정전압원으로써 기능하는 적어도 하나의 MOS트랜지스터를 구비하고, 상기 제 2정전압발생회로는, 또 접지전원에 접속되어 정전류원으로써 기능하는 MOS트랜지스터와, 외부전원에 접속되고, 게이트와 드레인간을 단락하며, 접지전원에 접속된 상기 MOS트랜지스터에 직렬로 접속되어 정전압원으로써 기능하는 적어도 하나의 MOS트랜지스터를 구비하며, 상기 제 1정전압발생회로에서 정전류원으로써 기능하는 상기 MOS트랜지스터의 게이트전위는 상기 제 2정전압발생회로에서 정전압원으로써 기능하는 상기 MOS트랜지스터중의 하나로부터 공급되고, 상기 제 2정전압발생회로에서 정전류원으로써 기능하는 상기 MOS트랜지스터의 게이트전위는 상기 제 1정전압원 발생회로에서 정전압원으로써 기능하는 상기 MOS트랜지스터중의 하나로부터 공급되는 것을 특징으로 하는 내부강압회로.
제1항에 있어서, 상기 출력회로는, 또 상기 기준전압발생회로에 의해 발생되는 각 제 1 및 제 2기준전압 및 상기 내부강압전압에 의거해서 동작되는 제 1 및 제 2차동증폭회로와, 상기 제 1 및 제 2차동증폭회로의 출력에 의해 각각 제어되어 상기 제 1 및 제 2기준전압중 더 높은 기준전압에 의거해서 상기 내부강압전압을 출력하는 제 1 및 제 2출력드라이버를 구비한 것을 특징으로 하는 내부강압회로.
반도체집적회로에 탑재되어 상기 반도체집적회로에서 서로 다른 제 1 및 제 2 내부강압전압을 발생하는 내부강압회로에 있어서, 제 1내지 제 4기준전압을 발생하는 기준전압발생회로와, 상기 기준전압발생회로에 접속되어 상기 기준전압발생회로에 의해 발생된 제 1 및 제 2기준전압에 의거해서 상기 제 1내부강압전압을 출력하기 위해 작동하는 제 1출력회로와, 상기 기준전압발생회로에 접속되어 상기 기준전압발생회로에 의해 발생된 제 3 및 제 4기준 전압에 의거해서 상기 제 2내부강압전압을 출력하기 위해 작동하는 제 2출력회로를 구비하고, 상기 기준전압발생회로는, 또 접지전원전압에 의거해서 제 1 및 제 3기준전압을 발생하는 제 1정전압발생회로와, 외부전원전압에 의거해서 상기 제 2 및 제 4기준전압을 발생하는 제 2정전압발생회로로 이루어지며, 상기 제 1 및 제 2정전압발생회로의 각각은 정전류원 및 정전압원을 가지며, 상기 제 1 및 제 2기준전압이 서로 상관되고, 상기 제 3 및 제 4전압이 서로 상관되도록 다른 정전압발생회로의 출력에 의해 제어되는 것을 특징으로 하는 내부강압회로.
제7항에 있어서, 또, 상기 반도체집적회로의 내부소자에의 공급전압으로써 상기 제 1 및 제 2 내부강압전압 중 하나의 임의로 선택하는 절환수단을 구비하는 것을 특징으로 하는 내부강압회로.
제7항에 있어서, 상기 반도체집적회로는 DRAM이고, 상기 제 1 및 제 2의 내부강압전압중 적어도 하나가 상기 DRAM의 메모리셀에 데이터를 기록하기 위한 전압으로써 출력되는 것을 특징으로 하는 내부강압회로.
제7항에 있어서, 상기 반도체집적회로는 EEPROM이고, 상기 제 1 및 제 2내부강압전압 중 적어도 하나가 상기 EEPROM의 데이터를 판독하기 위한 전원전압으로써 출력되는 것을 특징으로 하는 내부강압회로.
제1항에 있어서, 상기 출력회로는 상기 제 1 및 제 2기준전압 중 상기 더 높은 전압을 판별하는 것을 특징으로 하는 내부강압회로.