JP2004192743A - 電圧発生回路 - Google Patents
電圧発生回路 Download PDFInfo
- Publication number
- JP2004192743A JP2004192743A JP2002361272A JP2002361272A JP2004192743A JP 2004192743 A JP2004192743 A JP 2004192743A JP 2002361272 A JP2002361272 A JP 2002361272A JP 2002361272 A JP2002361272 A JP 2002361272A JP 2004192743 A JP2004192743 A JP 2004192743A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Abstract
【課題】電源電圧あるいは任意の電圧を基準とした昇圧電圧を発生させる電圧発生回路を提供する。
【解決手段】電源電圧より高い電圧を発生させる昇圧回路１と、参照電圧Vrefを発生させる参照電圧発生回路２と、を有し、該参照電圧Vrefを基に所望の電圧を発生させる電圧発生回路であって、第１の入力が昇圧回路１の出力に接続され、第２の入力が電源Vddに接続され、第３の入力がグランドVssに接続され、第１の入力と第２の入力との間の電位差によって生じる電流と等価な参照電流を第３の入力に流すことで第１の出力に制御電圧Vfdを発生させる電圧変動検知回路４と、制御電圧Vfdと参照電圧Vrefとを比較する差動増幅回路６１と、差動増幅回路６１の出力に応じて昇圧回路１の出力から電流を引き抜くことによって昇圧回路１の出力電圧を制御するクランプ回路６２と、を有する。
【選択図】図１
【解決手段】電源電圧より高い電圧を発生させる昇圧回路１と、参照電圧Vrefを発生させる参照電圧発生回路２と、を有し、該参照電圧Vrefを基に所望の電圧を発生させる電圧発生回路であって、第１の入力が昇圧回路１の出力に接続され、第２の入力が電源Vddに接続され、第３の入力がグランドVssに接続され、第１の入力と第２の入力との間の電位差によって生じる電流と等価な参照電流を第３の入力に流すことで第１の出力に制御電圧Vfdを発生させる電圧変動検知回路４と、制御電圧Vfdと参照電圧Vrefとを比較する差動増幅回路６１と、差動増幅回路６１の出力に応じて昇圧回路１の出力から電流を引き抜くことによって昇圧回路１の出力電圧を制御するクランプ回路６２と、を有する。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧発生回路に関し、特に、昇圧電源回路あるいは負昇圧電源回路の出力電圧をクランプ、あるいはレギュレートする電圧発生回路に関するものである。
【０００２】
【従来の技術】
近年、不揮発性半導体記憶装置であるフラッシュメモリにおいては単一電源によるデータの読出し、データ書換えが要求されており、オンチップで昇圧電圧、あるいは負昇圧電圧を供給する電圧発生回路が必要となっている。
また、フラッシュメモリセルの特性を評価する必要があり、昇圧電圧あるいは負昇圧電圧に相当する電圧を外部より印加する機構が必要である。
【０００３】
以下、従来の電圧発生回路について図面を参照して説明する。
図３１は、従来の電圧発生回路の構成を示すブロック図である。図において、９００は電源電圧Vddを昇圧して昇圧電圧を発生させる昇圧回路、９０１は昇圧回路９００の出力、９０２は電源電圧Vddより参照電圧Vrefを発生させる参照電圧発生回路、９０３は昇圧回路９００の出力電圧を所望の電圧に設定するリミッタ回路、９０４は抵抗R１、９０５は抵抗R2、９０６は抵抗９０４と抵抗９０５からなる分圧回路、９０７は分圧回路９０６の出力、９０８は出力９０１から昇圧電圧が供給され、出力９０７の電圧と参照電圧Vrefとを比較して差動増幅する差動増幅回路、９０９は差動増幅回路９０８の出力、９１０は出力９０９の電圧に応じて出力９０１の電圧を電源Vddに引き抜くＰ型ＭＯＳトランジスタ、９１１は出力９０１の電圧を所望の電圧にレベルシフトするレギュレータ回路、９１２は抵抗R3、９１３は抵抗R4、９１４は抵抗９１２と抵抗９１３からなる分圧回路、９１５は分圧回路９１４の出力、９１６は出力９０１から昇圧電圧が供給され、出力９１５の電圧と参照電圧Vrefとを比較して差動増幅する差動増幅回路、９１７は差動増幅回路９１６の出力、９１８は出力９１７の電圧に応じてレギュレータ回路９１１の出力Vplに所望の電圧を設定するＰ型ＭＯＳトランジスタ、９１９は外部より電圧を印加するパッドである。
【０００４】
以上のように構成された電圧発生回路について、図３１と図３２を用いて回路動作を説明する。
昇圧回路９００によって、電源電圧より発生された昇圧電圧Vphがリミッタ回路９０３に供給される。抵抗９０４と抵抗９０５の抵抗比γ（＝R2/（R１+R2））によって分圧回路９０６の出力に（γ・Vph）の電圧が出力される。電源電圧より発生された参照電圧Vrefと（γ・Vph）を差動増幅回路９０８によって比較することで、Ｐ型ＭＯＳトランジスタ９１０のゲート電圧を制御し、出力９０１から電源Vddに引き抜くドレイン電流を調整することで昇圧電圧Vphを一定の電圧に保つ。上記より、昇圧電圧Vphは、Vref=（γ・Vph）が成立するため、Vph＝Vref・（１/γ）の電圧となる。つまり、Vph＞Vref・（１/γ）では電源電圧に依存せず一定の電圧値を保つ。
【０００５】
また、昇圧電圧Vphがレギュレータ回路９１１に供給される。Vphをレベルシフトした電圧Vplが分圧回路９１４に供給されると、抵抗９１２と抵抗９１３の抵抗比ξ（＝R4/（R3+R4））によって分圧回路９１４の出力に（ξ・Vpl）の電圧が出力される。電源電圧より発生された参照電圧Vrefと（ξ・Vpl）を差動増幅回路９１６によって比較することで、Ｐ型ＭＯＳトランジスタ９１８のゲート電圧を制御し、出力９０１からレギュレータ回路９１１の出力に供給するドレイン電流を調整することでVplを一定の電圧に保つ。上記より、レギュレータ回路９１１の出力電圧Vplは、Vref=（ξ・Vpl）が成立するため、Vpl＝Vref・（１/ξ）の電圧となり、Vpl＞Vref・（１/ξ）では電源電圧に依存せず一定の電圧値を保つ。
【０００６】
また、フラッシュメモリセルの特性を評価する場合には、パッド９１９より外部より昇圧電圧に相当する電圧Vppexを印加する。
【０００７】
また、上記従来の技術においては、電源電圧より高い電圧を昇圧電圧によって電圧を発生させる電圧発生回路に関して説明しているが、従来のグランド電圧より低い電圧を発生させる電圧発生回路に関しても同様であり、上記従来の電圧発生回路において、昇圧回路９００を負昇圧回路に、分圧回路９０６および９１４に接続されているグランドを参照電圧に、差動増幅回路９０８および９１６に入力されている参照電圧をグランドに、Ｐ型ＭＯＳトランジスタ９１０および９１８をＮ型ＭＯＳトランジスタに置き換えた構成が負昇圧電圧より電源電圧に依存しない一定の負の電圧を発生させる電圧発生回路である。また、この負の電圧発生回路においても、負の電圧を外部より印加する負パッドを設けている。
【０００８】
また、上記従来の技術の電圧発生回路として、差動増幅回路９１８を電源電圧Vddで駆動して昇圧電圧の消費を削減し、一定の電圧を発生させる機構を有するものがある（特許文献１参照）。
【０００９】
【特許文献１】
特開２００１−５２４８９号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の電圧発生回路におけるリミッタ回路９０３およびレギュレータ回路９１１は、図３２に示すように電源電圧に対して一定の電圧しか出力することができなかった。また、負の電圧発生回路においても同様である。
【００１１】
上述のような従来の電圧発生回路をメモリ回路（例えば図３３に示すフラッシュメモリセル）に対して用いた場合は以下のような問題が生ずる。
まず、フラッシュメモリセルの構成を図３３に示す。図において、９２０は電圧発生回路、９２１はローデコーダ、９２２はカラムドライバ、９２３はカラムデコーダ、９２４は電源スイッチ回路、９２５はフラッシュメモリセルアレイ、９２６はＰ型フラッシュメモリセル、９２７はＰ型選択トランジスタ、９２８はＮ型ＭＯＳトランジスタである。
【００１２】
このようなフラッシュメモリセルにおいては、データ読出し時、ローデコーダおよびカラムデコーダによって、読出し対象となるフラッシュメモリセルが決定される。この時、Vwell、Vsl、Vcgには電源電圧Vddが印加されているが、Ｐ型選択トランジスタのVsgにはグランド電圧が印加されているため、電源電圧Vddの変動によってセル電流が変動し、読出し速度の電源電圧依存性が大きいという問題がある。
【００１３】
また、データ書き込み時、Vwellには電源電圧Vddが印加されており、VblおよびVsgには電源電圧Vddに関係なく一定である負の昇圧電圧、Vcgには電源電圧Vddに関係なく一定である正の昇圧電圧が印加されているため、データ書込み速度を決定するVwell−VblおよびVwll−Vcgが電源電圧Vddの変動によって変わるため、データ書込み速度が大きく変わるという問題がある。
【００１４】
また、電源電圧Vddに関係なく、Ｐ型ＭＯＳトランジスタおよびＮ型ＭＯＳトランジスタのドレイン電流を一定に保つことで、電圧変動による素子特性の変動、すなわち回路特性の変動を抑えることができるが、供給負荷の特性にあわせた昇圧電圧あるいは負昇圧電圧を供給することができないという問題がある。
【００１５】
また、メモリセル評価時において、パッドに昇圧電圧相当の電圧あるいは負パッドに負昇圧電圧相当の負電圧を印加する必要があり、高電圧印加時に発生させるサージ破壊の虞がある。
【００１６】
本発明は、前述した問題に鑑みてなされたものであり、その目的は、電源電圧に依存した昇圧電圧、あるいは負昇圧電圧を発生させることで、電源電圧の変動に対する素子特性および回路特性の変動を抑制し、また、回路に応じて任意の基準電圧に依存した昇圧電圧あるいは負昇圧電圧を供給することで回路特性の向上を図ることができる電圧発生回路を提供することである。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る電圧発生回路は、請求項１に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な前記参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較する差動増幅回路と、前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００１８】
また、本発明に係る電圧発生回路は、請求項２に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、基準電圧切替信号によって、前記電源電圧とグランド電圧とを切り替える基準電圧切替回路と、第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記基準電圧切替回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較する差動増幅回路と、前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００１９】
また、本発明に係る電圧発生回路は、請求項３に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、外部電圧印加信号によって、外部印加電圧と電源電圧とを切り替えて出力する外部電圧印加回路と、第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記外部電圧印加回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較する差動増幅回路と、前記差動増幅回路の出力に応じて前記昇圧回路の出力端子から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００２０】
また、本発明に係る電圧発生回路は、請求項４に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、設定電圧切替信号を入力とし、前と、前記第１の入力と前記第２の入力との間の２端子間に接続され、前記第１の切替手段の出力電圧に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、前記制御電圧と前記参照電圧とを比較する差動増幅回路と、前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００２１】
また、本発明に係る電圧発生回路は、請求項５に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、第４の入力に印加される電圧によって前記第１の入力と前記第２の入力との間の電位差によって生じる電流と一定の電流比を保った参照電流が生成され、前記参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、設定電圧切替信号を入力とし、前記第１の入力と前記グランド電圧を切り替えて出力する第１の切替手段と、前記第１の入力と前記第２の入力との間の２つの端子間に接続され、前記第１の切替手段の出力電圧に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、前記第１の切替手段の出力に接続され、前記設定電圧切替信号に応じて前記第１の入力と前記第２の入力との間の任意の電圧あるいは前記グランド電圧を切り替えて前記第４の入力に印加する第３の切替手段と、前前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００２２】
また、本発明に係る電圧発生回路は、請求項６に記載したように、前記クランプ回路は、ソースが前記昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記電源あるいは前記グランドに接続された第１導電型のトランジスタを有し、前記差動増幅回路は、前記昇圧回路の出力電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記昇圧回路の出力電圧によって差動増幅することを特徴とする。
【００２３】
また、本発明に係る電圧発生回路は、請求項７に記載したように、前記クランプ回路は、ソースが前記昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第１導電型の第１のトランジスタと、ソースが前記昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記電源あるいは前記グランドに接続された第１導電型の第２のトランジスタと、前記第１の端子と前記グランド間に接続され、ゲートが前記差動増幅回路の出力に接続された第２導電型のトランジスタと、を有し、前記差動増幅回路は、前記電源電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧によって差動増幅することを特徴とする。
【００２４】
また、本発明に係る電圧発生回路は、請求項８に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、前記昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力するレベルシフト回路と、第１の入力が前記レベルシフト回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較して前記レベルシフト回路を制御することで前記レベルシフト回路の出力に所望の電圧を出力させる差動増幅回路と、を有することを特徴とする。
【００２５】
また、本発明に係る電圧発生回路は、請求項９に記載したように、設定電圧切替信号を入力とし、前記第１の入力と前記グランド電圧とを切り替えて出力する第１の切替手段と、前記第１の入力と前記第２の入力との間に接続され、前記第１の切替手段の出力電圧に応じて、前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、を有することを特徴とする。
【００２６】
また、本発明に係る電圧発生回路は、請求項１０に記載したように、第１の入力が前記レベルシフト回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、第４の入力に印加される電圧によって、前記第１の入力と前記第２の入力との間の電位差によって生じる電流に対し一定の電流比を保った参照電流が生成され、前記参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、設定電圧切替信号を入力とし、前記第１の入力と前記グランド電圧とを切り替えて出力する第１の切替手段と、前記第１の入力と前記第２の入力との間に接続され、前記第１の切替手段の出力電圧に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、前記第１の切替手段の出力に接続され、前記設定電圧切替信号に応じて前記第１の入力と前記第２の入力との間の任意の電圧あるいは前記グランド電圧を切り替えて前記第４の入力に印加する第３の切替手段と、を有することを特徴とする。
【００２７】
また、本発明に係る電圧発生回路は、請求項１１に記載したように、前記レベルシフト回路は、ソースが前記昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記レベルシフト回路の出力に接続された第１導電型のトランジスタを有し、前記差動増幅回路は、前記昇圧回路の出力電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記昇圧回路の出力電圧によって差動増幅することを特徴とする。
【００２８】
また、本発明に係る電圧発生回路は、請求項１２に記載したように、前記レベルシフト回路は、ソースが前記昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第１導電型の第１のトランジスタと、ソースが前記昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記レベルシフト回路の出力に接続された第１導電型の第２のトランジスタと、前記第１の端子と前記グランド間に接続され、ゲートが前記差動増幅回路の出力に接続された第２導電型のトランジスタと、を有し、前記差動増幅回路は、前記電源電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧によって差動増幅することを特徴とする。
【００２９】
また、本発明に係る電圧発生回路は、請求項１３に記載したように、基準電圧切替信号によって前記電源電圧と前記グランド電圧とを切り替える基準電圧切替回路を有し、前記第２の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする。
【００３０】
また、本発明に係る電圧発生回路は、請求項１４に記載したように、前記電源電圧によって基準電圧を発生させる基準電圧発生回路と、基準電圧切替信号によって前記電源電圧あるいは前記グランド電圧と前記基準電圧とを切り替える基準電圧切替回路と、を有し、前記第２の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする。
【００３１】
また、本発明に係る電圧発生回路は、請求項１５に記載したように、前記電源電圧によって基準電圧を発生させる基準電圧発生回路と、基準電圧切替信号によって前記電源電圧と前記グランド電圧と前記基準電圧との内、いずれかを選択する基準電圧切替回路を有し、前記第２の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする。
【００３２】
また、本発明に係る電圧発生回路は、請求項１６に記載したように、外部電圧印加信号によって外部印加電圧と前記電源電圧とを切り替えて出力する外部電圧印加回路を有し、前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００３３】
また、本発明に係る電圧発生回路は、請求項１７に記載したように、外部電圧印加信号によって外部印加電圧と前記グランド電圧とを切り替えて出力する外部電圧印加回路を有し、前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００３４】
また、本発明に係る電圧発生回路は、請求項１８に記載したように、前記電源電圧によって基準電圧を発生させる基準電圧発生回路と、外部電圧印加信号によって外部印加電圧と前記基準電圧とを切り替えて出力する外部電圧印加回路と、を有し、前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００３５】
また、本発明に係る電圧発生回路は、請求項１９に記載したように、外部印加電圧と前記基準電圧切替回路の出力電圧とを入力とし、外部電圧印加信号によって出力電圧を切り替えて出力する外部電圧印加回路を有し、前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００３６】
また、本発明に係る電圧発生回路は、請求項２０に記載したように、電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の入力が前記電源に接続され、第２の入力が前記負昇圧回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較する差動増幅回路と、前記差動増幅回路の出力に応じて前記負昇圧回路の出力から電流を引き抜くことによって前記負昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００３７】
また、本発明に係る電圧発生回路は、請求項２１に記載したように、前記クランプ回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記電源あるいは前記グランドに接続された第２導電型のトランジスタを有し、前記差動増幅回路は、前記電源電圧と前記負昇圧回路の出力電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記負昇圧回路の出力電圧とによって差動増幅することを特徴とする。
【００３８】
また、本発明に係る電圧発生回路は、請求項２２に記載したように、前記クランプ回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第２導電型の第１のトランジスタと、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記電源あるいは前記グランドに接続された第２導電型の第２のトランジスタと、前記電源と前記第１の端子間に接続され、ゲートが前記差動増幅回路の出力に接続された第１導電型のトランジスタと、を有し、前記差動増幅回路は、前記電源電圧と前記グランド電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記グランド電圧とによって差動増幅することを特徴とする。
【００３９】
また、本発明に係る電圧発生回路は、請求項２３に記載したように、電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、前記負昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力するレベルシフト回路と、第１の入力が前記電源に接続され、第２の入力が前記レベルシフト回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較して前記レベルシフト回路を制御することで前記レベルシフト回路の出力に所望の負電圧を出力する差動増幅回路と、を有することを特徴とする。
【００４０】
また、本発明に係る電圧発生回路は、請求項２４に記載したように、参照電圧を発生させる参照電圧発生回路を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、グランド電圧を入力とし、レベルシフトした電圧を出力するレベルシフト回路と、第１の入力が前記電源に接続され、第２の入力が前記レベルシフト回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較して、前記レベルシフト回路を制御することで前記レベルシフト回路の出力に所望の電源電圧より降圧した電圧を出力する手段を有する差動増幅回路と、を有することを特徴とする。
【００４１】
また、本発明に係る電圧発生回路は、請求項２５に記載したように、前記レベルシフト回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記レベルシフト回路の出力に接続された第２導電型のトランジスタを有し、前記差動増幅回路は、前記電源電圧と前記負昇圧の出力電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記負昇圧回路の出力電圧とによって差動増幅することを特徴とする。
【００４２】
また、本発明に係る電圧発生回路は、請求項２６に記載したように、前記レベルシフト回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第２導電型の第１のトランジスタと、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記レベルシフト回路の出力に接続された第２導電型の第２のトランジスタと、前記電源と前記第１の端子間に接続され、ゲートが前記差動増幅回路の出力に接続された第１導電型のトランジスタと、を有し、前記差動増幅回路は、前記電源電圧と前記グランド電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記グランド電圧とによって差動増幅することを特徴とする。
【００４３】
また、本発明に係る電圧発生回路は、請求項２７に記載したように、設定電圧切替信号を入力とし、前記電源電圧と前記第２の入力の電圧とを切り替えて出力する第１の切替手段と、前記第１の入力と前記第２の入力との間の２つの端子間に接続され、前記第１の切替手段の出力に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、を有することを特徴とする。
【００４４】
また、本発明に係る電圧発生回路は、請求項２８に記載したように、前記電源電圧、前記参照電圧、前記電源電圧によって発生された任意の基準電圧、のうちのいずれか２つの電圧あるいは３つの電圧を、基準電圧切替信号によって切り替える基準電圧切替回路を有し、前記第１の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする。
【００４５】
また、本発明に係る電圧発生回路は、請求項２９に記載したように、外部電圧印加信号によって、外部印加電圧と、前記電源電圧あるいは前記参照電圧あるいは前記電源電圧によって発生された任意の基準電圧と、を切り替える手段を有する外部電圧印加回路を有し、前記第１の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００４６】
また、本発明に係る電圧発生回路は、請求項３０に記載したように、外部印加電圧と前記基準電圧切替回路の出力電圧とを入力とし、外部電圧印加信号によって前記外部印加電圧と前記基準電圧切替回路の出力電圧とを切り替えて出力する外部電圧印加回路を有し、前記第１の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００４７】
また、本発明に係る電圧発生回路は、請求項３１に記載したように、前記参照電圧は、ボルテージフォロワー回路によって前記参照電圧と同じ電圧レベルの電圧を印加できることを特徴とする。
【００４８】
また、本発明に係る電圧発生回路は、請求項３２に記載したように、前記電圧変動検知回路は、第１の中間ノードが前記第１の入力と前記第２の入力間に接続され、前記第１の出力が前記第１の入力と前記第３の入力間に接続され、前記第１の中間ノードの電圧を検出することで、前記第１の入力と前記第２の入力の電位差によって発生した電流と等価な参照電流を前記第１の入力から前記第１の出力に流すように構成されたカレントミラー回路と、前記第１の中間ノードと前記第２の入力間に接続された抵抗手段と、前記第１の出力と前記第３の入力間に接続され、前記参照電流が流れることで前記第１の出力に前記制御電圧を発生させる制御電圧発生回路と、を有することを特徴とする。
【００４９】
また、本発明に係る電圧発生回路は、請求項３３に記載したように、前記電圧変動検知回路は、第１の中間ノードが前記第１の入力と前記第２の入力との間に接続され、前記第１の出力が前記第１の入力と前記第３の入力間に接続され、前記第４の入力に印加される電圧によって前記第１の入力と前記第２の入力の電位差によって発生した電流に対して一定の電流比を保った参照電流を前記第１の入力から前記第１の出力に流すように構成されたカレントミラー回路と、前記第１の中間ノードと前記第２の入力間に接続された抵抗手段と、前記第１の出力と前記第３の入力間に接続され、前記参照電流が流れることで前記第１の出力に前記制御電圧を発生させる制御電圧発生回路と、を有することを特徴とする。
【００５０】
また、本発明に係る電圧発生回路は、請求項３４に記載したように、前記抵抗手段は、前記第１の中間ノードと前記第２の入力との間に、複数の抵抗が直列に接続されたことを特徴とする。
【００５１】
また、本発明に係る電圧発生回路は、請求項３５に記載したように、前記抵抗手段は、前記第１の中間ノードと前記第２の入力との間に、ゲートとドレインが接続され、基板とソースが接続された複数の第１導電型の第１０のトランジスタが直列に接続されたことを特徴とする。
【００５２】
また、本発明に係る電圧発生回路は、請求項３６に記載したように、前記制御電圧発生回路は、前記第１の出力と前記第３の入力との間に、複数の抵抗が直列に接続されたことを特徴とする。
【００５３】
また、本発明に係る電圧発生回路は、請求項３７に記載したように、前記制御電圧発生回路は、前記第１の出力と前記第３の入力との間に、ゲートとドレインとが接続され、ソースと基板とが接続された第１導電型の第１０のトランジスタが１つ以上直列に接続されたことを特徴とする。
【００５４】
また、本発明に係る電圧発生回路は、請求項３８に記載したように、前記カレントミラー回路は、ソースが前記第１の入力に接続され、ゲートとドレインと前記第１の中間ノードに接続された第１導電型の第１１のトランジスタと、ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが前記第１の出力に接続された第１導電型の第１２のトランジスタと、を有することを特徴とする。
【００５５】
また、本発明に係る電圧発生回路は、請求項３９に記載したように、前記カレントミラー回路は、前記第１の入力と前記第１の中間ノードとの間に直列に接続された複数の抵抗と、ソースが前記第１の入力に接続され、ゲートが第１の中間ノードに接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする。
【００５６】
また、本発明に係る電圧発生回路は、請求項４０に記載したように、前記カレントミラー回路は、ソースが前記第１の入力に接続され、ゲートとドレインが前記第１の中間ノードに接続された第１導電型の第１１のトランジスタと、ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、ソースが前記第２の中間ノードに接続され、ゲートが前記抵抗手段の任意の端子に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする。
【００５７】
また、本発明に係る電圧発生回路は、請求項４１に記載したように、前記カレントミラー回路は、前記第１の入力と前記第１の中間ノードとの間に直列に接続された複数の抵抗と、ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、ソースが前記第２の中間ノードに接続され、ゲートが前記抵抗手段の任意の端子に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする。
【００５８】
また、本発明に係る電圧発生回路は、請求項４２に記載したように、前記カレントミラー回路は、ソースが前記第１の入力に接続され、ゲートとドレインが前記第１の中間ノードに接続された第１導電型の第１１のトランジスタと、ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、ソースが前記第２の中間ノードに接続され、ゲートが前記第４の入力に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする。
【００５９】
また、本発明に係る電圧発生回路は、請求項４３に記載したように、前記カレントミラー回路は、前記第１の入力と前記第１の中間ノードとの間に直列に接続された複数の抵抗と、ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、ソースが前記第２の中間ノードに接続され、ゲートが前記第４の入力に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする。
【００６０】
また、本発明に係る電圧発生回路は、請求項４４に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の外部電圧印加信号によって外部印加電圧と前記電源電圧を切り替える手段を有する第１の外部電圧印加回路と、第１１の入力が前記昇圧回路の出力に接続され、第１２の入力が前記第１の外部電圧印加回路の出力に接続され、第１３の入力がグランドに接続され、第１の出力に第１の制御電圧を発生させる第１の電圧変動検知回路と、前記第１の制御電圧と前記参照電圧とを比較する第１の差動増幅回路と、前記第１の差動増幅回路の出力に応じて前記昇圧回路の出力電圧を制御する第１のクランプ回路と、第２の外部電圧印加信号によって前記外部印加電圧と前記電源電圧を切り替える手段を有する第２の外部電圧印加回路と、第３１の入力が前記電源に接続され、第３２の入力が前記負昇圧回路の出力に接続され、第３３の入力がグランドに接続され、第３の出力に第３の制御電圧を発生させる第３の電圧変動検知回路と、前記第３の制御電圧と前記参照電圧とを比較する第３の差動増幅回路と、前記第３の差動増幅回路の出力に応じて前記負昇圧回路の出力電圧を制御する第２のクランプ回路と、を有することを特徴とする。
【００６１】
また、本発明に係る電圧発生回路は、請求項４５に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の外部電圧印加信号によって外部印加電圧と前記電源電圧を切り替える手段を有する第１の外部電圧印加回路と、第１１の入力が前記昇圧回路の出力に接続され、第１２の入力が前記第１の外部電圧印加回路の出力に接続され、第１３の入力がグランドに接続され、第１の出力に第１の制御電圧を発生させる第１の電圧変動検知回路と、前記第１の制御電圧と前記参照電圧とを比較する第１の差動増幅回路と、前記第１の差動増幅回路の出力に応じて前記昇圧回路の出力電圧を制御する第１のクランプ回路と、前記昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力する第１のレベルシフト回路と、第２１の入力が前記第１のレベルシフト回路の出力に接続され、第２２の入力が前記電源に接続され、第２３の入力が前記グランドに接続され、第２の出力に第２の制御電圧を発生させる第２の電圧変動検知回路と、前記第２の制御電圧と前記参照電圧とを比較して前記第１のレベルシフト回路を制御することで前記第１のレベルシフト回路の出力に所望の電圧を出力させる手段を有する第２の差動増幅回路と、第２の外部電圧印加信号によって前記外部印加電圧と前記電源電圧を切り替える手段を有する第２の外部電圧印加回路と、第３１の入力が前記電源に接続され、第３２の入力が前記負昇圧回路の出力に接続され、第３３の入力がグランドに接続され、第３の出力に第３の制御電圧を発生させる第３の電圧変動検知回路と、前記第３の制御電圧と前記参照電圧とを比較する第３の差動増幅回路と、前記第３の差動増幅回路の出力に応じて前記負昇圧回路の出力電圧を制御する第２のクランプ回路と、前記負昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力する第２のレベルシフト回路と、第４１の入力が前記電源に接続され、第４２の入力が前記第２のレベルシフト回路の出力に接続され、第４３の入力が前記グランドに接続され、第４の出力に第４の制御電圧を発生させる第４の電圧変動検知回路と、前記第４の制御電圧と前記参照電圧とを比較して前記第２のレベルシフト回路を制御することで前記第２のレベルシフト回路の出力に所望の負電圧を出力する手段を有する第４の差動増幅回路と、を有することを特徴とする。
【００６２】
また、本発明に係る電圧発生回路は、請求項４６に記載したように、前記参照電圧発生回路は、参照電圧を発生させる参照電圧発生部と、トリミング信号を入力とし前記参照電圧の電圧レベルを変更して参照電圧を発生させるトリミング回路部と、を有することを特徴とする。
【００６３】
また、本発明に係る電圧発生回路は、請求項４７に記載したように、前記参照電圧発生回路は、参照電圧を発生させる参照電圧発生部と、トリミング信号を入力とし前記参照電圧の電圧レベルを変更して参照電圧を発生させる手段を有するトリミング回路部と、を有し、前記グランド電圧を入力とし、レベルシフトした電圧を出力する第３のレベルシフト回路と、第５１の入力が前記電源に接続され、第５２の入力が前記第３のレベルシフト回路の出力に接続され、第５３の入力が前記グランドに接続され、第５の出力に第５の制御電圧を発生させる第５の電圧変動検知回路と、前記第５の制御電圧と前記参照電圧とを比較して前記第３のレベルシフト回路を制御することで前記第３のレベルシフト回路の出力に前記電源電圧と前記グランド電圧間の前記電源電圧より降圧した電圧を出力する第５の差動増幅回路と、を有することを特徴とする。
【００６４】
【発明の実施の形態】
以下、本発明に係る実施形態に係る電圧発生回路について、図面を参照しながら説明する。
【００６５】
（第１の実施形態）
本発明に係る第１の実施形態に係る電圧発生回路について説明する。図１は第１の実施形態に係る電圧発生回路の構成を示すブロック図である。
図１において、１は電源電圧Vddを電源電圧Vdd以上に昇圧する昇圧回路、２は電源電圧Vddより参照電圧Vrefを発生させる参照電圧発生回路、３は昇圧回路１が出力する電圧を所望の昇圧電圧Vphにクランプするリミッタ回路、４は昇圧電圧Vphと電源電圧Vddとの電位差を電流変換した後、グランド電圧Vssを基準とした制御電圧Vfdを発生させる電圧変動検知回路、４１はカレントミラー回路、４２は抵抗回路、４３は制御電圧発生回路、５は昇圧電圧Vphの電圧依存性を決定する基準電圧Vbase、６は制御回路、６１は参照電圧Vrefと制御電圧Vfdを入力として差動増幅する差動増幅回路、６２は差動増幅回路６１の出力電圧Vａによって昇圧電圧Vphを電源電圧Vddに引き抜くことで昇圧電圧Vphを所望の電圧に設定するクランプ回路である。
【００６６】
次に、第１の実施形態に係る電圧発生回路の動作について説明する。昇圧回路１は電源電圧Vddより高い電圧を発生させると、昇圧電圧Vphと基準電圧Vbase間に電位差（Vph-Vbase）が発生する。電位差（Vph-Vbase）はカレントミラー回路４１および抵抗回路４２によって電流変換され、抵抗回路４２に流れる電流に相当する参照電流がカレントミラー回路４１によって生成され、制御電圧発生回路４３に流れることでグランド電圧基準である制御電圧Vfdが発生する。予め発生された参照電圧Vrefと制御電圧Vfdを差動増幅回路６１で比較することで、クランプ回路６２を制御し、昇圧電圧Vphを所望の電圧に設定する。
【００６７】
図２は、第１の実施形態に係る電圧発生回路の電圧変動検知回路４の構成の一例を示す回路図である。１０１、１０２、１０３、１０４、１０５はそれぞれＰ型ＭＯＳトランジスタで構成されている。仮にＰ型ＭＯＳトランジスタ１０１、１０２、１０３、１０４、１０５のトランジスタサイズが同じであるとする。昇圧電圧Vphと基準電圧Vbase間に発生した電位差（Vph-Vbase）は、Ｐ型ＭＯＳトランジスタ１０１、１０３、１０４に分圧され、各々に分圧された電圧Vgsは（Vph-Vbase）/（３段のダイオード接続）となる。Vgsに相当する電流がカレントミラー回路４１によってＰ型ＭＯＳトランジスタ１０５に流れて制御電圧Vfd（=Vgs）を発生する。予め発生した参照電圧Vrefと制御電圧Vfdを差動増幅回路６１で比較してクランプ回路６２を制御することで、昇圧電圧Vphを所望の電圧に設定する。上記より、Vref=Vfdとなることから、
Vref=（（Vph-Vbase）/（３段のダイオード接続））
が成立し、昇圧電圧Vphは（（３段のダイオード接続）・Vref ＋ Vbase）の電圧に設定される。従って、抵抗回路４２において直列接続されたＰ型ＭＯＳトランジスタがＮ段（Ｎ≧１）の場合、昇圧電圧Vphは、
（（Ｎ＋１）・Vref ＋ Vbase）に設定される。
【００６８】
図３は、第１の実施形態に係る電圧発生回路の制御回路６の構成の一例を示す回路図である。１０６は差動増幅回路６１の出力電圧に応じたドレイン電流を流すＮ型ＭＯＳトランジスタ、１０７はＮ型ＭＯＳトランジスタ１０６のドレイン電流に応じたVgsを発生させるＰ型ＭＯＳトランジスタ、１０８はＰ型ＭＯＳトランジスタ１０７のVgsが印加されることで昇圧電圧Vphを電源電圧Vddへ引き抜く作用をするＰ型ＭＯＳトランジスタである。予め発生された参照電圧Vrefと制御電圧Vfdが電源電圧駆動の差動増幅回路６１によって比較され、差動増幅回路６１の出力電圧Vａに応じたドレイン電流をＮ型ＭＯＳトランジスタ１０６が流すことで、Ｐ型ＭＯＳトランジスタ１０８によって、昇圧電圧Vphから電源電圧Vddに引き抜く電流量が調整され、昇圧電圧Vphを所望の電圧に設定する。
【００６９】
このように、第１の実施形態に係る電圧発生回路によれば、カレントミラー回路４１と抵抗回路４２と制御電圧発生回路４３を有する電圧変動検知回路４を備えることで、基準電圧Vbase（＝Vdd）に依存した高精度な昇圧電圧Vphを得ることができる。
【００７０】
また、電源電圧Vddによって駆動する差動増幅回路６１を備えることで、昇圧電圧Vphより消費する電流を削減することができるため、昇圧回路１による電源電圧Vddの無駄な消費を削減することが可能となる。
【００７１】
なお、第１の実施形態においては、電圧変動検知回路４について説明したが、これは一例であって、他の電圧変動検知回路を用いてもよい。このような他の電圧変動検知回路を図４、図５および図６に例示する。
例えば、図４に示すように、抵抗回路４２ａの任意の端子電圧を供給されたＰ型ＭＯＳトランジスタ１０９を有するカレントミラー回路４１ａを備えた電圧変動検出回路４ａにおいても図２で示した電圧変動検知回路４と同様の動作が得られる。
【００７２】
さらに、電圧変動検知回路４ａは、抵抗回路４２ａの任意の端子電圧を供給されたＰ型ＭＯＳトランジスタ１０９を有することで、Ｐ型ＭＯＳトランジスタ１０２のドレイン電圧の変動を抑えることができるため、Ｐ型ＭＯＳトランジスタ１０１のドレイン電流とトランジスタ１０２のドレイン電流の電流比を昇圧電圧Vphの電圧レベルに依存せず一定に保つことができる。従って、電圧変動検知回路４に比べて高精度に昇圧電圧Vphを所望の電圧に設定できる。
【００７３】
また、図５のように、図２で示されたＰ型ＭＯＳトランジスタ１０１を抵抗１１０に、Ｐ型ＭＯＳトランジスタ１０３および１０４をそれぞれ抵抗１１１、１１２に置き換え、抵抗回路４２bの任意の端子電圧を供給されたＰ型ＭＯＳトランジスタ１０９を有するカレントミラー回路４１bを備えた電圧変動検出回路４bにおいても図２で示した電圧変動検知回路４と同様の動作が得られる。
【００７４】
また、図６のように、図３で示されたＰ型ＭＯＳトランジスタ１０３および１０４をそれぞれ抵抗１１１、１１２に、Ｐ型ＭＯＳトランジスタ１０５を抵抗１１３に置き換え、抵抗回路４２bの任意の端子電圧を供給されたＰ型ＭＯＳトランジスタ１０９を有するカレントミラー回路４１ａを備えた電圧変動検出回路４cにおいても図２で示した電圧変動検知回路４と同様の動作が得られる。
【００７５】
上述のように、電圧変動検知回路の例として、図２、図４〜図６で示される電圧変動検知回路４、４ａ、４b、４cを挙げて説明したが、電圧変動検知回路は、電圧変動検知回路４、４ａ、４b、４cと同様の動作が得られるものであれば、これらに限定されない。
【００７６】
また、図７および図８は、制御回路の他の例を示す回路図である。例えば、図７において、図３で示したＰ型ＭＯＳトランジスタ１０７をゲートがグランドに接続されたＰ型ＭＯＳトランジスタ１１５に置き換えた構成の制御回路６ａによって、図３で示した制御回路６と同様の動作が得られる。
【００７７】
また、図８に示す例では、図３で示した差動増幅回路６１を昇圧電圧Vphで駆動し、クランプ回路６２をＰ型ＭＯＳトランジスタ１１６に置き換えた構成の制御回路６bによって、図３で示した制御回路６と同様の動作が得られる。
この制御回路６bは、制御回路６に比べてクランプ回路６２に使用されているカレントミラー回路がないことから、応答性の良い回路設計が可能である。従って、負荷変動が早い回路にも使用することが可能である。
【００７８】
（第２の実施形態）
以下、本発明に係る第２の実施形態に係る電圧発生回路について、図面を参照しながら説明する。図９は、第２の実施形態に係る電圧発生回路の構成を示すブロック図である。
【００７９】
なお、図９において、図１と同一符号を付した部分は、同一または相当する部分を示している。
第２の実施形態に係る電圧発生回路は、第１の実施形態に係る電圧発生回路において、基準電圧切替信号Vswbsによる基準電圧Vbaseの切り替え、および外部電圧印加信号Vswextによるパッド８より印加される外部印加電圧を基準電圧Vbaseとすることが可能である基準電圧印加回路７を用いたリミッタ回路３ａを備えたものである。
【００８０】
図１０は、第２の実施形態に係る基準電圧印加回路７の一例を示す回路図である。図１０において、７１は基準電圧切替信号Vswbsによって内部電圧を切り替える基準電圧切替回路、７２は外部電圧印加信号Vswextによって内部電圧と外部印加電圧Vppexとを切り替える外部電圧印加回路である。
【００８１】
また、図１０の基準電圧印加回路７においては、基準電圧切替信号Vswbsによって、基準電圧切替回路７１に電源電圧Vddあるいはグランド電圧Vssが出力され、外部電圧印加信号Vswextによって、基準電圧切替回路７１の出力電圧と外部印加電圧Vppexとのいずれかが選択され基準電圧Vbaseとなる。
【００８２】
次に、第２の実施形態に係る電圧発生回路の動作について説明する。ただし、基準電圧印加回路７以外の回路の動作は、基準電圧Vbaseが電源電圧Vdd固定から基準電圧印加回路７によって切り替え可能となった以外は、第１の実施形態と同様であるので、この部分の動作の説明は省略する。
【００８３】
基準電圧印加回路７において、基準電圧切替信号Vswbsおよび外部電圧印加信号Vswextによって、基準電圧印加回路７の出力電圧である基準電圧Vbaseは、電源電圧Vdd、グランド電圧Vss、外部印加電圧Vppexのいずれかの電圧となる。
また、抵抗回路４２において、直列接続状態であるダイオード接続されたＰ型ＭＯＳトランジスタがＮ段（Ｎ≧１）の場合、昇圧電圧Vphは、
（（Ｎ＋１）・Vref＋Vbase）に設定されることから、基準電圧切替信号Vswbsおよび外部電圧印加信号Vswextによって、昇圧電圧Vphの電圧依存性は任意に設定される。
【００８４】
このように、第２の実施形態に係る電圧発生回路によれば、第１の実施形態と同様の効果を示すとともに、基準電圧切替信号Vswbsおよび外部電圧印加信号Vswextによって、基準電圧Vbaseを電源電圧Vdd、グランド電圧Vss、外部印加電圧Vppex等、切り替えることによって、昇圧電圧Vphを、
（（Ｎ＋１）・Vref＋Vdd：Ｎ≧１）
または、（（Ｎ＋１）・Vref＋Vss：Ｎ≧１）
または、（（Ｎ＋１）・Vref＋Vppex：Ｎ≧１）など、任意に電圧依存性を切り替えることが可能である。
【００８５】
従って、不揮発性半導体記憶装置のようにデータ消去、データ書込み、およびデータ読出し等、動作モードおよび回路によって回路特性を最適にする昇圧電圧の電圧依存性が異なる場合、昇圧電圧の電圧依存性を必要に応じて切り替えて供給できるため、回路特性を向上することができる。
それとともに、複数の電圧依存性の昇圧電圧を切り替えて回路に供給できることから回路面積を削減することが可能である。
【００８６】
また、外部電圧印加信号Vswextによって、外部印加電圧に依存し、かつ外部印加電圧Vppexより高い電圧（（Ｎ＋１）・Vref＋Vppex：Ｎ≧１）を昇圧電圧Vphとして発生させることができるため、不揮発性半導体記憶装置におけるメモリセルの特性の評価等、昇圧電圧相当の外部電圧を必要とした場合においても、パッドからは電源電圧相当の電圧を印加すればよいため、高電圧印加時に発生するパッドや素子のサージ破壊をなくすことができる。
【００８７】
なお、第２の実施形態においては、基準電圧印加回路として、図１０で示す基準電圧印加回路７について説明したが、これは一例であって、他の基準電圧印加回路を用いてもよい。
【００８８】
図１１は、図１０で示した基準電圧切替回路７１をインバータ回路に、外部電圧印加回路７２をトランスファーゲート回路７２２、７２３に、トランスファーゲートを制御するインバータ回路７２１に置き換えた構成である基準電圧印加回路である。
【００８９】
また、図１２は基準電圧切替信号Vswbs１、Vswbs2を用いることで基準電圧Vbaseとして使用できる電圧を増やしている。
さらに、基準電圧Vbaseとして、電源電圧Vdd、グランド電圧Vss、外部印加電圧Vppexの他に抵抗１１７と抵抗１１８の分圧回路１１９によって発生される基準電圧を加えている。
【００９０】
基準電圧切替回路７１ａはＮ型ＭＯＳトランジスタ１２０、１２１、インバータ回路１２３および１２４によって構成されている。
なお、基準電圧Vbaseは、前述の電源電圧Vdd、グランド電圧Vss等の電圧を使用した場合と同様の動作が可能であれば、基準となる他の電圧を使用してもよい。
【００９１】
（第３の実施形態）
以下、本発明に係る第３の実施形態に係る電圧発生回路について図面を参照しながら説明する。図１３は、第３の実施形態に係る電圧発生回路の構成を示すブロック図である。
【００９２】
なお、図１３において、図９と同一符号を付した部分は、同一または相当する部分を示している。
第３の実施形態に係る電圧発生回路は、第２の実施形態に係る電圧発生回路において、設定電圧切替信号Vtn１、Vtn2によって抵抗値を変えられる抵抗回路９２を有し、カレントミラー回路９１および制御電圧発生回路９３を備えた電圧変動検知回路９を用いたリミッタ回路３bを備えたものである。
【００９３】
図１４は、第３の実施形態に係る電圧変動検知回路９の構成の一例を示す回路図である。図１４において、９１はＰ型ＭＯＳトランジスタ１２４、１２５、１２６で構成されるカレントミラー回路、９２はＰ型ＭＯＳトランジスタ１２７，１２８，１２９の抵抗部とそれぞれの抵抗部を短絡するＰ型ＭＯＳトランジスタ１３２、１３３と、設定電圧切替信号に応じて昇圧電圧Vphとグランド電圧を切り替えて出力するレベルシフト回路１３０、１３１より構成される抵抗回路、９３はダイオード接続されたＰ型ＭＯＳトランジスタ１３４より構成される制御電圧発生回路である。
【００９４】
次に、第３の実施形態に係る電圧発生回路の動作について説明する。
ただし、電圧変動検知回路９以外の回路の動作は、電圧変動検知回路４が電圧変動検知回路９となった以外は、第２の実施形態と同様であるので、この部分の動作の説明は省略する。
【００９５】
電圧変動検知回路９は、設定電圧切替信号Vtri１またはVtri2によって、レベルシフト回路１３０および１３１は昇圧電圧Vphまたはグランド電圧を出力し、それに応じてＰ型ＭＯＳトランジスタ１３２および１３３が導通状態あるいは非導通状態となる。
【００９６】
これによって、設定電圧切替信号Vtri１またはVtri2によって抵抗回路９２のダイオード接続されたトランジスタの段数Ｎが切り替えられる。昇圧電圧Vphは、（（Ｎ＋１）・Vref＋Vbase：Ｎ≧１）で設定されるため、設定電圧切替信号Vtri１またはVtri2によって任意の電圧依存性を保持したまま、昇圧電圧Vphを切り替えることができる。
【００９７】
このように、第３の実施形態に係る電圧発生回路によれば、第２の実施形態と同様の効果を示しながら、設定電圧切替信号によって、任意の電圧依存性を保持したまま昇圧電圧Vphの電圧レベルを切り替えることができる。
従って、それぞれの電圧依存性を持つ昇圧電圧Vphに対して、同一の回路を用いて複数の電圧レベルの昇圧電圧Vphを生成することが可能であるため、回路面積を削減することができる。
【００９８】
なお、第３の実施形態においては、電圧変動検知回路９について説明したが、これは一例であって、他の電圧変動検知回路を用いてもよい。
【００９９】
図１５、図１６は、電圧変動検知回路の構成の他の例を示す回路図である。図１５は、図１４で示したＰ型ＭＯＳトランジスタ１２７、１２８、１２９、および１３４をそれぞれ抵抗１３５、１３６、１３７、１３８に置き換えた構成である電圧変動検知回路９ａであり、これによって図１４で示した電圧変動検知回路９と同様の動作が得られる。
【０１００】
図１６は、図１４で示したＰ型ＭＯＳトランジスタ１２７、１２８、１２９、および１３４をそれぞれ抵抗１３５、１３６、１３７、１３８に置き換え、さらに設定電圧切替信号Vtri3、レベルシフト回路１３９、Ｐ型ＭＯＳトランジスタ１４０、バッファ回路１４１を設けた電圧変動検知回路９bである。
【０１０１】
図１６の電圧変動検知回路９bの動作を説明する。設定電圧切替信号Vtri１およびVtri2における電圧変動検知回路９bの動作は、図１４で示した電圧変動検知回路９と同様であるので説明を省略する。
【０１０２】
Ｐ型ＭＯＳトランジスタ１４０が非導通状態のとき、Ｐ型ＭＯＳトランジスタ１２６のゲートにはバッファ回路１４１によって抵抗１３５と抵抗１３６間の電圧が印加されている。次に設定電圧切替信号Vtri3によってＰ型ＭＯＳトランジスタ１４０が導通状態となった場合、抵抗１３５と抵抗１３６間の電圧がＰ型ＭＯＳトランジスタ１２４のドレイン電圧と同じ電圧になる。
【０１０３】
一方、バッファ回路によってＰ型ＭＯＳトランジスタ１２６のゲートにはグランド電圧が印加されることで、Ｐ型ＭＯＳトランジスタ１２５は飽和状態で駆動することが可能となり、昇圧電圧Vphが（Vref＋Vbase）の場合においても高精度の昇圧電圧Vphを得ることが可能となる。
【０１０４】
電圧変動検知回路９bにおいて、設定電圧切替信号によって、設定される昇圧電圧Vphが（（Ｎ＋１）・Vref＋Vbase：Ｎ≧１）の時と（Vref＋Vbase）の時によって、電圧変動検知回路内のカレントミラー回路に使用されているドレイン電圧の変動を抑制するＰ型ＭＯＳトランジスタのゲート電圧を切り替えることで、昇圧電圧Vphが（（Ｎ＋１）・Vref＋Vbase：Ｎ≧１）の時でも（Vref＋Vbase）の時でも、高精度の昇圧電圧Vphを得ることが可能となり、昇圧電圧Vphの設定電圧の幅を広げることが可能となる。
【０１０５】
（第４の実施形態）
以下、本発明に係る第４の実施形態に係る電圧発生回路について、図面を参照しながら説明する。図１７は、第４の実施形態に係る電圧発生回路の構成を示すブロック図である。
なお、図１７において図１３と同一符号を付した部分は、同一または相当する部分を示している。
【０１０６】
第４の実施形態に係る電圧発生回路は、前述の第３の実施形態に係る電圧発生回路において、クランプ回路６２をレベルシフト回路１２に置き換えたレギュレータ１０を備えたものである。
図１７において、１０はレギュレータ回路、１１は制御回路、１２は差動増幅回路６１の出力電圧Vａに応じて昇圧回路１の昇圧電圧Vphをレベルシフトして出力電圧Vphを出力するレベルシフト回路である。
【０１０７】
図１８は第４の実施形態の制御回路１１の構成の一例である。制御回路１１は差動増幅回路６１とレベルシフト回路１２から構成され、１４２および１４３はカレントミラー回路を構成しているＰ型ＭＯＳトランジスタ、１４４は差動増幅回路６１の出力電圧Vａに応じて、ドレイン電流が決められるＮ型ＭＯＳトランジスタである。
【０１０８】
次に、第４の実施形態に係る電圧発生回路の動作について説明する。なお、制御回路１１以外の回路の動作は、電圧変動検知回路９の昇圧電圧Vphによる駆動からレベルシフト回路１２の出力電圧Vplによる駆動となったこと以外は、第３の実施形態と同様であり、説明を省略する。
【０１０９】
図１８に示すように、電源電圧Vddが供給されて駆動する差動増幅回路６１の出力電圧Vａによって、Ｎ型ＭＯＳトランジスタ１４４のドレイン電流が流れる。それによって、Ｐ型ＭＯＳトランジスタ１４２のゲート電圧が調整されて、Ｐ型ＭＯＳトランジスタ１４３のドレイン電流が変動し、昇圧電圧Vphよりレベルシフトした出力電圧Vplを所望の電圧にする。レベルシフトした出力電圧Vplは、電圧変動検知回路９より抵抗回路９２のダイオード接続の段数をＮとすると（（Ｎ＋１）・Vref＋Vbase）によって設定され、Vbaseは任意の基準電圧である。
なお、制御回路１１は、同じ動作を行う回路であれば、他の制御回路でもよい。
【０１１０】
図１９および図２０は、制御回路の他の例を示す図である。
図１９は、図１８で示したＰ型ＭＯＳトランジスタ１４２を、ゲートがグランドに接続されたＰ型ＭＯＳトランジスタ１４５に置き換えた制御回路１１ａであり、図１８の制御回路１１と同様の動作を実現することができる。
また、図２０は、図１８のレベルシフト回路１２をＰ型ＭＯＳトランジスタ１４６のみで構成したレベルシフト回路１２ｂであり、昇圧電圧Vphが供給されて駆動する差動増幅回路６１bの出力電圧Vａによってドレイン電流を調整して、レベルシフト回路１２bの出力に所望の電圧Vplを出力する制御回路１１bであり、図１８の制御回路１１と同様の動作を実現することができる。
なお、図１８と同じ動作を実現することができる回路であれば、回路構成は前述の図１８、図１９、図２０の構成以外のものでもよい。
【０１１１】
（第５の実施形態）
以下、本発明に係る第５の実施形態に係る電圧発生回路について、図面を参照しながら説明する。図２１は、第５の実施形態に係る電圧発生回路の構成を示すブロック図である。
【０１１２】
なお、図２１において、図１３と同一符号を付した部分は、同一または相当する部分を示している。
図２１において、１３は電源電圧Vddによって駆動し、グランド電圧より低い電圧を発生させる負昇圧回路、１４は負のリミッタ回路、１５は電圧変動検知回路、１６はカレントミラー回路、１７は抵抗回路、１９は基準電圧発生回路、２０は制御回路、２１はクランプ回路である。
【０１１３】
次に、第５の実施形態に係る電圧発生回路の動作について説明する。負昇圧回路１３がグランド電圧より低い電圧を発生させると、基準電圧Vbaseと負昇圧電圧Vnh間に電位差（Vbase−Vnh）が発生する。電位差（Vbase-Vnh）はカレントミラー回路１６および抵抗回路１７によって電流変換され、抵抗回路１７に流れる電流に相当する参照電流がカレントミラー回路１６によって生成され、制御電圧発生回路１８に流れることでグランド電圧基準である制御電圧Vfdが発生する。予め発生された参照電圧Vrefと制御電圧Vfdを差動増幅回路６１で比較することで、クランプ回路２１を制御し、負昇圧電圧Vnhを所望の電圧に設定する。
【０１１４】
図２２は、第５の実施形態に係る電圧発生回路の電圧変動検知回路１５の構成の一例を示す回路図である。１４６、１４７、１４９、１５０、１５１、１５６はそれぞれＰ型ＭＯＳトランジスタで構成されている。仮にＰ型ＭＯＳトランジスタ１４６、１４７、１４９、１５０、１５１、１５６のトランジスタサイズが同じであるとする。
【０１１５】
電圧変動検知回路１５において、１４８はＰ型ＭＯＳトランジスタ１４７のドレイン電圧の変動を抑制するＰ型ＭＯＳトランジスタ、１５２、１５３は各々ダイオード接続されたＰ型ＭＯＳトランジスタ１５０、１５１を短絡するＮ型ＭＯＳトランジスタ、１５４，１５５は設定電圧切替信号に応じて電源電圧と負昇圧電圧Vnhを切り替えて出力するレベルシフト回路である。
【０１１６】
基準電圧Vbaseと負昇圧電圧Vnh間に発生した電位差（Vbase−Vnh）は、Ｐ型ＭＯＳトランジスタ１４６、１４９、１５０、１５１に分圧され、各々に分圧された電圧Vgsは（Vbase−Vnh）/（４段のダイオード接続）となる。Vgsに相当する電流がカレントミラー回路１６によってＰ型ＭＯＳトランジスタ１５６に流れてグランド電圧基準である制御電圧Vfd（=Vgs）を発生する。
【０１１７】
予め発生した参照電圧Vrefと制御電圧Vfdを差動増幅回路６１で比較してクランプ回路２１を制御することで、負昇圧電圧Vnhを所望の電圧に設定する。これによって、Vref=Vfdとなることから、
Vref=（（Vbase−Vnh）/（４段のダイオード接続））が成立し、負昇圧電圧Vnhは（（Vbase−４段のダイオード接続）・Vref）の電圧に設定される。
従って、抵抗回路１７においてダイオード接続された直列接続のＰ型ＭＯＳトランジスタがＮ段（Ｎ≧１）の場合、負昇圧電圧Vnhは、
（Vbase−（Ｎ＋１）・Vref）に設定される。
【０１１８】
また、設定電圧切替信号Vtri１およびVtri2を設定することで、Ｐ型ＭＯＳトランジスタ１５０あるいは１５１のドレイン−ソース間を短絡することができ、任意の基準電圧Vbaseに依存せずに負昇圧電圧Vnhの電圧レベルを切り替えることができる。
【０１１９】
図２３は、第５の実施形態に係る電圧発生回路の制御回路２０の構成の一例を示す回路図である。
図２３において、１５７は差動増幅回路６１の出力電圧Vａに応じたドレイン電流を流すＰ型ＭＯＳトランジスタ、１５８はＰ型ＭＯＳトランジスタ１５７のドレイン電流に応じたVgsを発生させるＮ型ＭＯＳトランジスタ、１５９はＮ型ＭＯＳトランジスタ１５８のVgsが印加されることで負昇圧電圧Vnhをグランド電圧へ引き抜く作用をするＮ型ＭＯＳトランジスタである。
【０１２０】
予め発生された参照電圧Vrefと制御電圧Vfdとが電源電圧駆動の差動増幅回路６１によって比較され、差動増幅回路６１の出力電圧Vａに応じたドレイン電流をＰ型ＭＯＳトランジスタ１５７が流すことで、Ｎ型ＭＯＳトランジスタ１５９によって、負昇圧電圧Vnhからグランド電圧に引き抜く電流量が調整され、負昇圧電圧Vnhを所望の電圧に設定する。
【０１２１】
なお、第５の実施形態の制御回路は、同様の動作を実現できる回路であれば他の制御回路でもよい。
【０１２２】
図２４は制御回路の他の一例である。図２４は、図２３の電源電圧が供給されて駆動する差動増幅回路６１を電源電圧Vddと負昇圧電圧Vnhが供給され、制御電圧Vfdと参照電圧Vrefを比較する差動増幅回路６１bに、クランプ回路２１をＮ型ＭＯＳトランジスタ１６０で構成されるクランプ回路２１ｂに置き換えて構成され、これによっても図２３と同様の負昇圧電圧Vnhを得ることが可能である。また、図２５は第５の実施形態の基準電圧印加回路１９である。
【０１２３】
図１９において、基準電圧切替信号Vswbs１、Vswbs2を切り替えてＮ型ＭＯＳトランジスタ１２０、１２１およびインバータ回路１２３および１２４を制御することで、基準電圧Vbaseとして、電源電圧Vdd、参照電圧Vref、および抵抗１１７と抵抗１１８の分圧回路１１９によって発生される基準電圧を切り替えている。参照電圧Vrefは低インピーダンスで出力するために、ボルテージフォロワー回路１６１を介して印加している。
【０１２４】
また、外部印加電圧切替信号によって、トランスファーゲート回路７２２、７２３に、トランスファーゲートを制御するインバータ回路７２１を制御して上記基準電圧と外部印加電圧Vppexを切り替えている。これによって複数の電圧依存性を持った負昇圧電圧Vnhを得ることができる。
なお、基準電圧Vbaseは、同様の動作が可能な他の基準電圧を使用することも可能である。
【０１２５】
このように、第５の実施形態に係る電圧発生回路によれば、カレントミラー回路１４６と抵抗回路１７と制御電圧発生回路１８を有する電圧変動検知回路１５を備えることで、任意の基準電圧Vbaseに依存した高精度な負昇圧電圧Vnh （＝Vbase−（Ｎ＋１）・Vref : Ｎ≧１）を得ることができる。
また、電圧変動検知回路によって定常的に負昇圧電圧Vnhが消費される電流パスを削減することによって、負昇圧電圧Vnhの消費電流を削減することができる。
【０１２６】
（第６の実施形態）
以下、本発明に係る第６の実施形態に係る電圧発生回路について、図面を参照しながら説明する。図２６は、第６の実施形態に係る電圧発生回路の構成を示すブロック図である。
【０１２７】
なお、図２６において、図２１と同一符号を付した部分は、同一または相当する部分を示している。
第６の実施形態に係る電圧発生回路は、前述の第５の実施形態に係る電圧発生回路において、クランプ回路２１をレベルシフト回路２４に置き換えた負のレギュレータを備えた電圧発生回路である。
【０１２８】
図２６において、２２は負のレギュレータ回路、２３は制御回路、２４は差動増幅回路６１の出力電圧Vａに応じて負昇圧回路１３の負昇圧電圧Vnhをレベルシフトして出力電圧Vnhを出力するレベルシフト回路である。
【０１２９】
図２７は、本発明に係る第６の実施形態の制御回路２３の構成の一例である。制御回路２３は、差動増幅回路６１とレベルシフト回路２４から構成され、１６２は差動増幅回路の出力電圧Vａによって制御され、ドレイン電流を決定するＰ型ＭＯＳトランジスタ、１６３はＰ型ＭＯＳトランジスタ１６２のドレイン電流によってVgsを発生させるＮ型ＭＯＳトランジスタ、１６４はＮ型ＭＯＳトランジスタ１６３のゲート電圧が印加されることでドレイン電流を調整して、レベルシフト回路の出力電圧Vnlを所望の電圧レベルに設定する。
【０１３０】
次に、第６の実施形態に係る電圧発生回路の動作について説明する。
なお、制御回路２３以外の構成にかかる動作は、電圧変動検知回路１５の負昇圧電圧Vnhによる駆動からレベルシフト回路２４の出力電圧Vnlによる駆動となったこと以外は、第５の実施形態と同様であり、説明を省略する。
【０１３１】
図２７に示されているように、電源電圧Vddおよびグランド電圧Vssが供給されて駆動する差動増幅回路６１の出力電圧Vａによって、Ｐ型ＭＯＳトランジスタ１６２のドレイン電流が流れる。それによって、Ｎ型ＭＯＳトランジスタ１６３のゲート電圧が調整されて、Ｎ型ＭＯＳトランジスタ１６４のドレイン電流が変動し、負昇圧電圧Vnhよりレベルシフトした出力電圧Vnlを所望の電圧にする。
レベルシフトした出力電圧Vnlは、電圧変動検知回路１５より抵抗回路１７のダイオード接続の段数をＮとすると（＝Vbase−（Ｎ＋１）・Vref : Ｎ≧１）によって設定される。Vbaseは任意の基準電圧である。
【０１３２】
なお、図２７においては、制御回路２３を用いた一例を説明したが、同じ動作を行う回路であれば、他の制御回路でもよい。
【０１３３】
図２８は、制御回路の他の一例である。図２８は図２７において負昇圧電圧Vnhが供給されて駆動する差動増幅回路６１bの出力電圧VａによってＮ型ＭＯＳトランジスタのドレイン電流を調整して、レベルシフト回路２４bの出力に所望の電圧Vnlを出力する制御回路２３bであり、図２７の制御回路２３と同様の動作を実現することができる。
なお、図２７の制御回路２３と同じ動作を実現することができる回路であれば、回路構成は上記構成でなくてもよい。
【０１３４】
（第７の実施形態）
以下、本発明に係る第７の実施形態に係る電圧発生回路について図面を参照しながら説明する。
図２９は、第７の実施形態に係る電圧発生回路の構成を示すブロック図である。図２９において、１は電源電圧以上の電圧を発生させる昇圧回路、２は電源電圧より参照電圧を発生させる参照電圧発生回路、３bはリミッタ回路、６は制御回路、６１は制御電圧と参照電圧Vrefを比較する差動増幅回路、６２は差動増幅回路の出力電圧によって、昇圧電圧Vphを所望の電圧に設定するクランプ回路、７は基準電圧印加回路、８は外部電圧を印加するパッド、９は電圧変動検知回路、９１はカレントミラー回路、９２は抵抗回路、９３は制御電圧発生回路、１３はグランド電圧より低い電圧を発生させる負昇圧回路、１５は電圧変動検知回路、１６は、カレントミラー回路、１７は抵抗回路、１８は制御電圧発生回路、１９は基準電圧発生回路、２０は制御回路、２１はクランプ回路である。
なお、図１３および図２１と同一符号を付した部分は、同一または相当する部分を示しており、説明を省略する。
【０１３５】
次に、本発明に係る第７の実施形態に係る電圧発生回路の動作について説明する。参照電圧回路２によって予め参照電圧Vrefが発生され、リミッタ回路３bと負のリミッタ回路１４は、参照電圧Vrefをもとに電源電圧Vddあるいは外部印加電圧Vppex等、任意の基準電圧Vbaseに依存した昇圧電圧Vph、負昇圧電圧Vnhを生成する。上記以外の電圧発生回路の駆動は、第３の実施形態および第５の実施形態と同じであり、説明を省略する。
【０１３６】
このように、本発明に係る第７の実施形態に係る電圧発生回路によれば、第３の実施形態および５と同様の効果を持つ回路を１つの基板上に備えることができ、共に参照電圧Vrefによって動作するため、１つの参照電圧発生回路によってリミッタ回路および負のリミッタ回路を駆動することが可能であり、参照電圧発生回路を別々に備えた場合に比べて回路面積を削減することができる。
【０１３７】
また、外部印加電圧に依存した電圧を必要とする際、リミッタ回路および負のリミッタ回路共に電源電圧相当の外部印加電圧Vppexを印加することで、外部印加電圧Vppexに依存した昇圧電圧Vph、負昇圧電圧Vnhを発生させることができるため、負のパッドを削減することができ、電圧発生回路の面積を削減することができる。
【０１３８】
（第８の実施形態）
以下、本発明に係る第８の実施形態に係る電圧発生回路について図面を参照しながら説明する。図３０は、第８の実施形態に係る電圧発生回路の構成を示すブロック図である。
【０１３９】
図３０において、１は電源電圧以上の電圧を発生させる昇圧回路、２は電源電圧より参照電圧を発生させる参照電圧発生回路、３bはリミッタ回路、６は制御回路、６１は制御電圧と参照電圧Vrefを比較する差動増幅回路、６２は差動増幅回路の出力電圧によって、昇圧電圧Vphを所望の電圧に設定するクランプ回路、７は基準電圧印加回路、８は外部電圧を印加するパッド、９は電圧変動検知回路、９１はカレントミラー回路、９２は抵抗回路、９３は制御電圧発生回路、１３はグランド電圧より低い電圧を発生させる負昇圧回路、１５は電圧変動検知回路、１６はカレントミラー回路、１７は抵抗回路、１８は制御電圧発生回路、１９は基準電圧発生回路、２０は制御回路、２１はクランプ回路、１５ａは電圧変動検知回路、１６ａはカレントミラー回路、１７ａは抵抗回路、１８ａは制御電圧発生回路、１９ａは基準電圧発生回路、６１dは差動増幅回路、２５は電源電圧-グランド間電圧出力レギュレータ回路、２１はクランプ回路、２６はレベルシフト回路である。
なお、図１３および図２１と同一符号を付した部分は、同一または相当する部分を示しており、説明を省略する。
【０１４０】
次に、本発明に係る第８の実施形態に係る電圧発生回路の動作について説明する。
電源電圧−グランド間電圧出力レギュレータ回路２５は、図２６の負のレギュレータ回路２２のレベルシフト回路２４の入力電圧を負昇圧回路の出力電圧Vnhからグランド電圧に変更した構成であり、基準電圧印加回路によって切り替えられる基準電圧Vbaseに依存した電源電圧−グランド間電圧を出力することが可能な回路であり、動作の詳細な説明を省略する。
【０１４１】
参照電圧回路２によって予め参照電圧Vrefが発生され、リミッタ回路３bと負のリミッタ回路１４およびレギュレータ回路２５は、参照電圧Vrefをもとに電源電圧Vddあるいは外部印加電圧Vppex等、任意の基準電圧Vbaseに依存した昇圧電圧Vph、負昇圧電圧Vnhを生成する。上記以外の電圧発生回路の駆動は、第３の実施形態および第５の実施形態と同様であり、説明を省略する。
【０１４２】
このように、第８の実施形態に係る電圧発生回路によれば、任意の基準電圧Vbaseに依存した昇圧電圧、負昇圧電圧、および電源電圧−グランド電圧間の電圧全てを１つの参照電圧発生回路によって発生させることが可能であり、参照電圧発生回路を別々に備えた場合に比べて回路面積を削減することができる。
【０１４３】
【発明の効果】
以上詳述したように、本発明によれば、リミッタ回路およびレギュレータ回路の構成要素として、カレントミラー回路と抵抗回路と制御電圧発生回路を有する電圧変動検知回路を設けて、昇圧電圧Vphより制御電圧Vfdを発生させて、参照電圧Vrefと比較することで、電源電圧Vddに依存した高精度な正の昇圧電圧Vphを得ることができる。
【０１４４】
また、リミッタ回路およびレギュレータ回路の構成要素として、電源電圧Vddによって駆動する差動増幅回路を備えることで、昇圧電圧Vphより消費する電流を削減することができるため、昇圧回路による電源電圧Vddの無駄な消費を削減することが可能となる。
【０１４５】
また、リミッタ回路およびレギュレータ回路の構成要素である電圧変動検知回路において、カレントミラー回路の電流参照を行うＰ型ＭＯＳトランジスタと直列に接続されているＰ型ＭＯＳトランジスタのゲートに抵抗回路の任意の端子電圧を印加することで、電流参照を行うＰ型ＭＯＳトランジスタのドレイン電圧の変動を抑えることができるため、昇圧電圧Vphの電圧レベルに依存せず、電源電圧Vddを基準とした高精度な昇圧電圧Vphを得ることができる。
【０１４６】
また、設定電圧切替信号によって設定される昇圧電圧Vphが（（Ｎ＋１）・Vref＋Vbase：Ｎ≧１）の時と（Vref＋Vbase）の時によって、電圧変動検知回路内のカレントミラー回路に使用されているドレイン電圧の変動を抑制するＰ型ＭＯＳトランジスタのゲート電圧を切り替えることで、昇圧電圧Vphが （（Ｎ＋１）・Vref＋Vbase：Ｎ≧１）の時でも（Vref＋Vbase）の時でも、高精度の昇圧電圧Vphを得ることが可能となり、昇圧電圧Vphの設定電圧の幅を広げることが可能となる。
【０１４７】
また、基準電圧切替信号Vswbsによって、昇圧電圧Vphの電圧依存性を、
電源電圧依存（（Ｎ＋１）・Vref＋Vdd：Ｎ≧１）、
グランド電圧依存（（Ｎ＋１）・Vref＋Vss：Ｎ≧１）等、任意に切り替えることが可能である。
【０１４８】
従って、不揮発性半導体記憶装置のようにデータ消去、データ書込み、およびデータ読出し等、動作モードおよび回路によって回路特性を最適にする昇圧電圧Vphの電圧依存性が異なる場合、昇圧電圧Vphの電圧依存性を必要に応じて切り替えて供給できるため、回路特性を向上することができる。
【０１４９】
また、同一回路によって複数の電圧依存性の昇圧電圧Vphを切り替えて回路に供給できることから回路面積を削減することが可能である。
【０１５０】
また、外部電圧印加信号Vswextによって、外部印加電圧に依存し、かつ外部印加電圧Vppexより高い電圧（（Ｎ＋１）・Vref＋Vppex：Ｎ≧１）を昇圧電圧Vphとして発生させることができる。
【０１５１】
従って、不揮発性半導体記憶装置におけるメモリセルの特性の評価時等、昇圧電圧相当の外部電圧を必要とする場合においても、パッドからは電源電圧相当の電圧を印加すればよいため、高電圧印加時に発生するパッドや素子のサージ破壊をなくすことができる。
【０１５２】
また、複数の電圧依存性を切り替えて出力する際、各電圧依存性を持った昇圧電圧の電圧レベルを切り替える際に、同一の回路を用いて各電圧依存性の昇圧電圧Vphの電圧レベルを設定できるため、回路面積を削減することができる。
【０１５３】
また、負のリミッタ回路、および負のレギュレータ回路において、カレントミラー回路と抵抗回路と制御電圧発生回路を有する電圧変動検知回路を備えることで、任意の基準電圧Vbaseに依存した高精度な負昇圧電圧Vnh
（＝Vbase−（Ｎ＋１）・Vref : Ｎ≧１）を得ることができる。
【０１５４】
また、負のリミッタ回路、および負のレギュレータ回路において、電圧変動検知回路によって定常的に負昇圧電圧Vnhが消費される電流パスを削減することによって、負昇圧電圧Vnhの消費電流を削減することができる。
【０１５５】
また、リミッタ回路および負のリミッタ回路を１つの基板上に備えることができ、共に参照電圧Vrefによって動作するため、１つの参照電圧発生回路によってリミッタ回路および負のリミッタ回路を駆動することが可能であり、参照電圧発生回路を別々に備えた場合に比べて回路面積を削減することができる。
【０１５６】
また、リミッタ回路および負のリミッタ回路を１つの基板上に備えた場合、外部印加電圧に依存した電圧を必要とする際、リミッタ回路および負のリミッタ回路共に電源電圧相当の外部印加電圧Vppexを印加することで、外部印加電圧Vppexに依存した昇圧電圧Vph、負昇圧電圧Vnhを発生させることができるため、負のパッドを削減することができ、電圧発生回路の面積を削減することができる。
【０１５７】
また、電源電圧とグランド電圧間の電圧を降圧して発生させるレギュレータ回路において、カレントミラー回路と抵抗回路と制御電圧発生回路を有する電圧変動検知回路を備えることで、任意の基準電圧Vbaseに依存した高精度な降圧電圧Vdm（＝Vbase−（Ｎ＋１）・Vref : Ｎ≧１）を得ることができる。
【０１５８】
また、カレントミラー回路、抵抗回路および制御電圧発生回路を備えた電圧変動検知回路を持つ昇圧電圧を生成するリミッタ回路、負昇圧電圧を生成する負のリミッタ回路、および電源電圧とグランド間の電圧を発生させるレギュレータ回路において、１つの参照電圧によって任意の基準電圧Vbaseに依存した昇圧電圧、負昇圧電圧、および電源電圧−グランド電圧間の降圧電圧全てを発生させることが可能であり、参照電圧発生回路を別々に備えた場合に比べて回路面積を削減することができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態におけるリミッタ回路である。
【図２】本発明に係る第１の実施形態における電圧変動検知回路である。
【図３】本発明に係る第１の実施形態における制御回路である。
【図４】本発明に係る第１の実施形態における電圧変動検知回路である。
【図５】本発明に係る第１の実施形態における他の電圧変動検知回路（その１）である。
【図６】本発明に係る第１の実施形態における他の電圧変動検知回路（その２）である。
【図７】本発明に係る第１の実施形態における他の制御回路（その１）である。
【図８】本発明に係る第１の実施形態における他の制御回路（その２）である。
【図９】本発明に係る第２の実施形態におけるリミッタ回路である。
【図１０】本発明に係る第２の実施形態における基準電圧印加回路である。
【図１１】本発明に係る第２の実施形態における他の基準電圧印加回路（その１）である。
【図１２】本発明に係る第２の実施形態における他の基準電圧印加回路（その２）である。
【図１３】本発明に係る第３の実施形態におけるリミッタ回路である。
【図１４】本発明に係る第３の実施形態における電圧変動検知回路である。
【図１５】本発明に係る第３の実施形態における他の電圧変動検知回路（その１）である。
【図１６】本発明に係る第３の実施形態における他の電圧変動検知回路（その２）である。
【図１７】本発明に係る第４の実施形態における電圧発生回路である。
【図１８】本発明に係る第４の実施形態における制御回路である。
【図１９】本発明に係る第４の実施形態における他の制御回路（その１）である。
【図２０】本発明に係る第４の実施形態における他の制御回路（その２）である。
【図２１】本発明に係る第５の実施形態における負のリミッタ回路である。
【図２２】本発明に係る第５の実施形態における電圧変動検知回路である。
【図２３】本発明に係る第５の実施形態における制御回路である。
【図２４】本発明に係る第５の実施形態における他の制御回路である。
【図２５】本発明に係る第５の実施形態における基準電圧印加回路である。
【図２６】本発明に係る第６の実施形態における負のレギュレータ回路である。
【図２７】本発明に係る第６の実施形態における制御回路である。
【図２８】本発明に係る第６の実施形態における他の制御回路である。
【図２９】第７の実施形態に係る電圧発生回路の構成を示すブロック図である。
【図３０】第８の実施形態に係る電圧発生回路の構成を示すブロック図である。
【図３１】従来の電圧発生回路の構成を示すブロック図である。
【図３２】従来の電圧発生回路の昇圧電圧Vph、参照電圧Vref、レベルシフトした電圧Vplの電源電圧特性を示すグラフである。
【図３３】フラッシュメモリセルの構成を示す回路図である。
【符号の説明】
１ 昇圧回路
２ 参照電圧発生回路
３、３ａ、３ｂ リミッタ回路
１０ レギュレータ回路
１４ 負のリミッタ回路
２２ 負のレギュレータ回路
【発明の属する技術分野】
本発明は、電圧発生回路に関し、特に、昇圧電源回路あるいは負昇圧電源回路の出力電圧をクランプ、あるいはレギュレートする電圧発生回路に関するものである。
【０００２】
【従来の技術】
近年、不揮発性半導体記憶装置であるフラッシュメモリにおいては単一電源によるデータの読出し、データ書換えが要求されており、オンチップで昇圧電圧、あるいは負昇圧電圧を供給する電圧発生回路が必要となっている。
また、フラッシュメモリセルの特性を評価する必要があり、昇圧電圧あるいは負昇圧電圧に相当する電圧を外部より印加する機構が必要である。
【０００３】
以下、従来の電圧発生回路について図面を参照して説明する。
図３１は、従来の電圧発生回路の構成を示すブロック図である。図において、９００は電源電圧Vddを昇圧して昇圧電圧を発生させる昇圧回路、９０１は昇圧回路９００の出力、９０２は電源電圧Vddより参照電圧Vrefを発生させる参照電圧発生回路、９０３は昇圧回路９００の出力電圧を所望の電圧に設定するリミッタ回路、９０４は抵抗R１、９０５は抵抗R2、９０６は抵抗９０４と抵抗９０５からなる分圧回路、９０７は分圧回路９０６の出力、９０８は出力９０１から昇圧電圧が供給され、出力９０７の電圧と参照電圧Vrefとを比較して差動増幅する差動増幅回路、９０９は差動増幅回路９０８の出力、９１０は出力９０９の電圧に応じて出力９０１の電圧を電源Vddに引き抜くＰ型ＭＯＳトランジスタ、９１１は出力９０１の電圧を所望の電圧にレベルシフトするレギュレータ回路、９１２は抵抗R3、９１３は抵抗R4、９１４は抵抗９１２と抵抗９１３からなる分圧回路、９１５は分圧回路９１４の出力、９１６は出力９０１から昇圧電圧が供給され、出力９１５の電圧と参照電圧Vrefとを比較して差動増幅する差動増幅回路、９１７は差動増幅回路９１６の出力、９１８は出力９１７の電圧に応じてレギュレータ回路９１１の出力Vplに所望の電圧を設定するＰ型ＭＯＳトランジスタ、９１９は外部より電圧を印加するパッドである。
【０００４】
以上のように構成された電圧発生回路について、図３１と図３２を用いて回路動作を説明する。
昇圧回路９００によって、電源電圧より発生された昇圧電圧Vphがリミッタ回路９０３に供給される。抵抗９０４と抵抗９０５の抵抗比γ（＝R2/（R１+R2））によって分圧回路９０６の出力に（γ・Vph）の電圧が出力される。電源電圧より発生された参照電圧Vrefと（γ・Vph）を差動増幅回路９０８によって比較することで、Ｐ型ＭＯＳトランジスタ９１０のゲート電圧を制御し、出力９０１から電源Vddに引き抜くドレイン電流を調整することで昇圧電圧Vphを一定の電圧に保つ。上記より、昇圧電圧Vphは、Vref=（γ・Vph）が成立するため、Vph＝Vref・（１/γ）の電圧となる。つまり、Vph＞Vref・（１/γ）では電源電圧に依存せず一定の電圧値を保つ。
【０００５】
また、昇圧電圧Vphがレギュレータ回路９１１に供給される。Vphをレベルシフトした電圧Vplが分圧回路９１４に供給されると、抵抗９１２と抵抗９１３の抵抗比ξ（＝R4/（R3+R4））によって分圧回路９１４の出力に（ξ・Vpl）の電圧が出力される。電源電圧より発生された参照電圧Vrefと（ξ・Vpl）を差動増幅回路９１６によって比較することで、Ｐ型ＭＯＳトランジスタ９１８のゲート電圧を制御し、出力９０１からレギュレータ回路９１１の出力に供給するドレイン電流を調整することでVplを一定の電圧に保つ。上記より、レギュレータ回路９１１の出力電圧Vplは、Vref=（ξ・Vpl）が成立するため、Vpl＝Vref・（１/ξ）の電圧となり、Vpl＞Vref・（１/ξ）では電源電圧に依存せず一定の電圧値を保つ。
【０００６】
また、フラッシュメモリセルの特性を評価する場合には、パッド９１９より外部より昇圧電圧に相当する電圧Vppexを印加する。
【０００７】
また、上記従来の技術においては、電源電圧より高い電圧を昇圧電圧によって電圧を発生させる電圧発生回路に関して説明しているが、従来のグランド電圧より低い電圧を発生させる電圧発生回路に関しても同様であり、上記従来の電圧発生回路において、昇圧回路９００を負昇圧回路に、分圧回路９０６および９１４に接続されているグランドを参照電圧に、差動増幅回路９０８および９１６に入力されている参照電圧をグランドに、Ｐ型ＭＯＳトランジスタ９１０および９１８をＮ型ＭＯＳトランジスタに置き換えた構成が負昇圧電圧より電源電圧に依存しない一定の負の電圧を発生させる電圧発生回路である。また、この負の電圧発生回路においても、負の電圧を外部より印加する負パッドを設けている。
【０００８】
また、上記従来の技術の電圧発生回路として、差動増幅回路９１８を電源電圧Vddで駆動して昇圧電圧の消費を削減し、一定の電圧を発生させる機構を有するものがある（特許文献１参照）。
【０００９】
【特許文献１】
特開２００１−５２４８９号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の電圧発生回路におけるリミッタ回路９０３およびレギュレータ回路９１１は、図３２に示すように電源電圧に対して一定の電圧しか出力することができなかった。また、負の電圧発生回路においても同様である。
【００１１】
上述のような従来の電圧発生回路をメモリ回路（例えば図３３に示すフラッシュメモリセル）に対して用いた場合は以下のような問題が生ずる。
まず、フラッシュメモリセルの構成を図３３に示す。図において、９２０は電圧発生回路、９２１はローデコーダ、９２２はカラムドライバ、９２３はカラムデコーダ、９２４は電源スイッチ回路、９２５はフラッシュメモリセルアレイ、９２６はＰ型フラッシュメモリセル、９２７はＰ型選択トランジスタ、９２８はＮ型ＭＯＳトランジスタである。
【００１２】
このようなフラッシュメモリセルにおいては、データ読出し時、ローデコーダおよびカラムデコーダによって、読出し対象となるフラッシュメモリセルが決定される。この時、Vwell、Vsl、Vcgには電源電圧Vddが印加されているが、Ｐ型選択トランジスタのVsgにはグランド電圧が印加されているため、電源電圧Vddの変動によってセル電流が変動し、読出し速度の電源電圧依存性が大きいという問題がある。
【００１３】
また、データ書き込み時、Vwellには電源電圧Vddが印加されており、VblおよびVsgには電源電圧Vddに関係なく一定である負の昇圧電圧、Vcgには電源電圧Vddに関係なく一定である正の昇圧電圧が印加されているため、データ書込み速度を決定するVwell−VblおよびVwll−Vcgが電源電圧Vddの変動によって変わるため、データ書込み速度が大きく変わるという問題がある。
【００１４】
また、電源電圧Vddに関係なく、Ｐ型ＭＯＳトランジスタおよびＮ型ＭＯＳトランジスタのドレイン電流を一定に保つことで、電圧変動による素子特性の変動、すなわち回路特性の変動を抑えることができるが、供給負荷の特性にあわせた昇圧電圧あるいは負昇圧電圧を供給することができないという問題がある。
【００１５】
また、メモリセル評価時において、パッドに昇圧電圧相当の電圧あるいは負パッドに負昇圧電圧相当の負電圧を印加する必要があり、高電圧印加時に発生させるサージ破壊の虞がある。
【００１６】
本発明は、前述した問題に鑑みてなされたものであり、その目的は、電源電圧に依存した昇圧電圧、あるいは負昇圧電圧を発生させることで、電源電圧の変動に対する素子特性および回路特性の変動を抑制し、また、回路に応じて任意の基準電圧に依存した昇圧電圧あるいは負昇圧電圧を供給することで回路特性の向上を図ることができる電圧発生回路を提供することである。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る電圧発生回路は、請求項１に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な前記参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較する差動増幅回路と、前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００１８】
また、本発明に係る電圧発生回路は、請求項２に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、基準電圧切替信号によって、前記電源電圧とグランド電圧とを切り替える基準電圧切替回路と、第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記基準電圧切替回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較する差動増幅回路と、前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００１９】
また、本発明に係る電圧発生回路は、請求項３に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、外部電圧印加信号によって、外部印加電圧と電源電圧とを切り替えて出力する外部電圧印加回路と、第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記外部電圧印加回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較する差動増幅回路と、前記差動増幅回路の出力に応じて前記昇圧回路の出力端子から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００２０】
また、本発明に係る電圧発生回路は、請求項４に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、設定電圧切替信号を入力とし、前と、前記第１の入力と前記第２の入力との間の２端子間に接続され、前記第１の切替手段の出力電圧に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、前記制御電圧と前記参照電圧とを比較する差動増幅回路と、前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００２１】
また、本発明に係る電圧発生回路は、請求項５に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、第４の入力に印加される電圧によって前記第１の入力と前記第２の入力との間の電位差によって生じる電流と一定の電流比を保った参照電流が生成され、前記参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、設定電圧切替信号を入力とし、前記第１の入力と前記グランド電圧を切り替えて出力する第１の切替手段と、前記第１の入力と前記第２の入力との間の２つの端子間に接続され、前記第１の切替手段の出力電圧に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、前記第１の切替手段の出力に接続され、前記設定電圧切替信号に応じて前記第１の入力と前記第２の入力との間の任意の電圧あるいは前記グランド電圧を切り替えて前記第４の入力に印加する第３の切替手段と、前前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００２２】
また、本発明に係る電圧発生回路は、請求項６に記載したように、前記クランプ回路は、ソースが前記昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記電源あるいは前記グランドに接続された第１導電型のトランジスタを有し、前記差動増幅回路は、前記昇圧回路の出力電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記昇圧回路の出力電圧によって差動増幅することを特徴とする。
【００２３】
また、本発明に係る電圧発生回路は、請求項７に記載したように、前記クランプ回路は、ソースが前記昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第１導電型の第１のトランジスタと、ソースが前記昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記電源あるいは前記グランドに接続された第１導電型の第２のトランジスタと、前記第１の端子と前記グランド間に接続され、ゲートが前記差動増幅回路の出力に接続された第２導電型のトランジスタと、を有し、前記差動増幅回路は、前記電源電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧によって差動増幅することを特徴とする。
【００２４】
また、本発明に係る電圧発生回路は、請求項８に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、前記昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力するレベルシフト回路と、第１の入力が前記レベルシフト回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較して前記レベルシフト回路を制御することで前記レベルシフト回路の出力に所望の電圧を出力させる差動増幅回路と、を有することを特徴とする。
【００２５】
また、本発明に係る電圧発生回路は、請求項９に記載したように、設定電圧切替信号を入力とし、前記第１の入力と前記グランド電圧とを切り替えて出力する第１の切替手段と、前記第１の入力と前記第２の入力との間に接続され、前記第１の切替手段の出力電圧に応じて、前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、を有することを特徴とする。
【００２６】
また、本発明に係る電圧発生回路は、請求項１０に記載したように、第１の入力が前記レベルシフト回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、第４の入力に印加される電圧によって、前記第１の入力と前記第２の入力との間の電位差によって生じる電流に対し一定の電流比を保った参照電流が生成され、前記参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、設定電圧切替信号を入力とし、前記第１の入力と前記グランド電圧とを切り替えて出力する第１の切替手段と、前記第１の入力と前記第２の入力との間に接続され、前記第１の切替手段の出力電圧に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、前記第１の切替手段の出力に接続され、前記設定電圧切替信号に応じて前記第１の入力と前記第２の入力との間の任意の電圧あるいは前記グランド電圧を切り替えて前記第４の入力に印加する第３の切替手段と、を有することを特徴とする。
【００２７】
また、本発明に係る電圧発生回路は、請求項１１に記載したように、前記レベルシフト回路は、ソースが前記昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記レベルシフト回路の出力に接続された第１導電型のトランジスタを有し、前記差動増幅回路は、前記昇圧回路の出力電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記昇圧回路の出力電圧によって差動増幅することを特徴とする。
【００２８】
また、本発明に係る電圧発生回路は、請求項１２に記載したように、前記レベルシフト回路は、ソースが前記昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第１導電型の第１のトランジスタと、ソースが前記昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記レベルシフト回路の出力に接続された第１導電型の第２のトランジスタと、前記第１の端子と前記グランド間に接続され、ゲートが前記差動増幅回路の出力に接続された第２導電型のトランジスタと、を有し、前記差動増幅回路は、前記電源電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧によって差動増幅することを特徴とする。
【００２９】
また、本発明に係る電圧発生回路は、請求項１３に記載したように、基準電圧切替信号によって前記電源電圧と前記グランド電圧とを切り替える基準電圧切替回路を有し、前記第２の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする。
【００３０】
また、本発明に係る電圧発生回路は、請求項１４に記載したように、前記電源電圧によって基準電圧を発生させる基準電圧発生回路と、基準電圧切替信号によって前記電源電圧あるいは前記グランド電圧と前記基準電圧とを切り替える基準電圧切替回路と、を有し、前記第２の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする。
【００３１】
また、本発明に係る電圧発生回路は、請求項１５に記載したように、前記電源電圧によって基準電圧を発生させる基準電圧発生回路と、基準電圧切替信号によって前記電源電圧と前記グランド電圧と前記基準電圧との内、いずれかを選択する基準電圧切替回路を有し、前記第２の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする。
【００３２】
また、本発明に係る電圧発生回路は、請求項１６に記載したように、外部電圧印加信号によって外部印加電圧と前記電源電圧とを切り替えて出力する外部電圧印加回路を有し、前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００３３】
また、本発明に係る電圧発生回路は、請求項１７に記載したように、外部電圧印加信号によって外部印加電圧と前記グランド電圧とを切り替えて出力する外部電圧印加回路を有し、前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００３４】
また、本発明に係る電圧発生回路は、請求項１８に記載したように、前記電源電圧によって基準電圧を発生させる基準電圧発生回路と、外部電圧印加信号によって外部印加電圧と前記基準電圧とを切り替えて出力する外部電圧印加回路と、を有し、前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００３５】
また、本発明に係る電圧発生回路は、請求項１９に記載したように、外部印加電圧と前記基準電圧切替回路の出力電圧とを入力とし、外部電圧印加信号によって出力電圧を切り替えて出力する外部電圧印加回路を有し、前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００３６】
また、本発明に係る電圧発生回路は、請求項２０に記載したように、電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の入力が前記電源に接続され、第２の入力が前記負昇圧回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較する差動増幅回路と、前記差動増幅回路の出力に応じて前記負昇圧回路の出力から電流を引き抜くことによって前記負昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする。
【００３７】
また、本発明に係る電圧発生回路は、請求項２１に記載したように、前記クランプ回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記電源あるいは前記グランドに接続された第２導電型のトランジスタを有し、前記差動増幅回路は、前記電源電圧と前記負昇圧回路の出力電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記負昇圧回路の出力電圧とによって差動増幅することを特徴とする。
【００３８】
また、本発明に係る電圧発生回路は、請求項２２に記載したように、前記クランプ回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第２導電型の第１のトランジスタと、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記電源あるいは前記グランドに接続された第２導電型の第２のトランジスタと、前記電源と前記第１の端子間に接続され、ゲートが前記差動増幅回路の出力に接続された第１導電型のトランジスタと、を有し、前記差動増幅回路は、前記電源電圧と前記グランド電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記グランド電圧とによって差動増幅することを特徴とする。
【００３９】
また、本発明に係る電圧発生回路は、請求項２３に記載したように、電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、前記負昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力するレベルシフト回路と、第１の入力が前記電源に接続され、第２の入力が前記レベルシフト回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較して前記レベルシフト回路を制御することで前記レベルシフト回路の出力に所望の負電圧を出力する差動増幅回路と、を有することを特徴とする。
【００４０】
また、本発明に係る電圧発生回路は、請求項２４に記載したように、参照電圧を発生させる参照電圧発生回路を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、グランド電圧を入力とし、レベルシフトした電圧を出力するレベルシフト回路と、第１の入力が前記電源に接続され、第２の入力が前記レベルシフト回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、前記制御電圧と前記参照電圧とを比較して、前記レベルシフト回路を制御することで前記レベルシフト回路の出力に所望の電源電圧より降圧した電圧を出力する手段を有する差動増幅回路と、を有することを特徴とする。
【００４１】
また、本発明に係る電圧発生回路は、請求項２５に記載したように、前記レベルシフト回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記レベルシフト回路の出力に接続された第２導電型のトランジスタを有し、前記差動増幅回路は、前記電源電圧と前記負昇圧の出力電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記負昇圧回路の出力電圧とによって差動増幅することを特徴とする。
【００４２】
また、本発明に係る電圧発生回路は、請求項２６に記載したように、前記レベルシフト回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第２導電型の第１のトランジスタと、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記レベルシフト回路の出力に接続された第２導電型の第２のトランジスタと、前記電源と前記第１の端子間に接続され、ゲートが前記差動増幅回路の出力に接続された第１導電型のトランジスタと、を有し、前記差動増幅回路は、前記電源電圧と前記グランド電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記グランド電圧とによって差動増幅することを特徴とする。
【００４３】
また、本発明に係る電圧発生回路は、請求項２７に記載したように、設定電圧切替信号を入力とし、前記電源電圧と前記第２の入力の電圧とを切り替えて出力する第１の切替手段と、前記第１の入力と前記第２の入力との間の２つの端子間に接続され、前記第１の切替手段の出力に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、を有することを特徴とする。
【００４４】
また、本発明に係る電圧発生回路は、請求項２８に記載したように、前記電源電圧、前記参照電圧、前記電源電圧によって発生された任意の基準電圧、のうちのいずれか２つの電圧あるいは３つの電圧を、基準電圧切替信号によって切り替える基準電圧切替回路を有し、前記第１の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする。
【００４５】
また、本発明に係る電圧発生回路は、請求項２９に記載したように、外部電圧印加信号によって、外部印加電圧と、前記電源電圧あるいは前記参照電圧あるいは前記電源電圧によって発生された任意の基準電圧と、を切り替える手段を有する外部電圧印加回路を有し、前記第１の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００４６】
また、本発明に係る電圧発生回路は、請求項３０に記載したように、外部印加電圧と前記基準電圧切替回路の出力電圧とを入力とし、外部電圧印加信号によって前記外部印加電圧と前記基準電圧切替回路の出力電圧とを切り替えて出力する外部電圧印加回路を有し、前記第１の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする。
【００４７】
また、本発明に係る電圧発生回路は、請求項３１に記載したように、前記参照電圧は、ボルテージフォロワー回路によって前記参照電圧と同じ電圧レベルの電圧を印加できることを特徴とする。
【００４８】
また、本発明に係る電圧発生回路は、請求項３２に記載したように、前記電圧変動検知回路は、第１の中間ノードが前記第１の入力と前記第２の入力間に接続され、前記第１の出力が前記第１の入力と前記第３の入力間に接続され、前記第１の中間ノードの電圧を検出することで、前記第１の入力と前記第２の入力の電位差によって発生した電流と等価な参照電流を前記第１の入力から前記第１の出力に流すように構成されたカレントミラー回路と、前記第１の中間ノードと前記第２の入力間に接続された抵抗手段と、前記第１の出力と前記第３の入力間に接続され、前記参照電流が流れることで前記第１の出力に前記制御電圧を発生させる制御電圧発生回路と、を有することを特徴とする。
【００４９】
また、本発明に係る電圧発生回路は、請求項３３に記載したように、前記電圧変動検知回路は、第１の中間ノードが前記第１の入力と前記第２の入力との間に接続され、前記第１の出力が前記第１の入力と前記第３の入力間に接続され、前記第４の入力に印加される電圧によって前記第１の入力と前記第２の入力の電位差によって発生した電流に対して一定の電流比を保った参照電流を前記第１の入力から前記第１の出力に流すように構成されたカレントミラー回路と、前記第１の中間ノードと前記第２の入力間に接続された抵抗手段と、前記第１の出力と前記第３の入力間に接続され、前記参照電流が流れることで前記第１の出力に前記制御電圧を発生させる制御電圧発生回路と、を有することを特徴とする。
【００５０】
また、本発明に係る電圧発生回路は、請求項３４に記載したように、前記抵抗手段は、前記第１の中間ノードと前記第２の入力との間に、複数の抵抗が直列に接続されたことを特徴とする。
【００５１】
また、本発明に係る電圧発生回路は、請求項３５に記載したように、前記抵抗手段は、前記第１の中間ノードと前記第２の入力との間に、ゲートとドレインが接続され、基板とソースが接続された複数の第１導電型の第１０のトランジスタが直列に接続されたことを特徴とする。
【００５２】
また、本発明に係る電圧発生回路は、請求項３６に記載したように、前記制御電圧発生回路は、前記第１の出力と前記第３の入力との間に、複数の抵抗が直列に接続されたことを特徴とする。
【００５３】
また、本発明に係る電圧発生回路は、請求項３７に記載したように、前記制御電圧発生回路は、前記第１の出力と前記第３の入力との間に、ゲートとドレインとが接続され、ソースと基板とが接続された第１導電型の第１０のトランジスタが１つ以上直列に接続されたことを特徴とする。
【００５４】
また、本発明に係る電圧発生回路は、請求項３８に記載したように、前記カレントミラー回路は、ソースが前記第１の入力に接続され、ゲートとドレインと前記第１の中間ノードに接続された第１導電型の第１１のトランジスタと、ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが前記第１の出力に接続された第１導電型の第１２のトランジスタと、を有することを特徴とする。
【００５５】
また、本発明に係る電圧発生回路は、請求項３９に記載したように、前記カレントミラー回路は、前記第１の入力と前記第１の中間ノードとの間に直列に接続された複数の抵抗と、ソースが前記第１の入力に接続され、ゲートが第１の中間ノードに接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする。
【００５６】
また、本発明に係る電圧発生回路は、請求項４０に記載したように、前記カレントミラー回路は、ソースが前記第１の入力に接続され、ゲートとドレインが前記第１の中間ノードに接続された第１導電型の第１１のトランジスタと、ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、ソースが前記第２の中間ノードに接続され、ゲートが前記抵抗手段の任意の端子に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする。
【００５７】
また、本発明に係る電圧発生回路は、請求項４１に記載したように、前記カレントミラー回路は、前記第１の入力と前記第１の中間ノードとの間に直列に接続された複数の抵抗と、ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、ソースが前記第２の中間ノードに接続され、ゲートが前記抵抗手段の任意の端子に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする。
【００５８】
また、本発明に係る電圧発生回路は、請求項４２に記載したように、前記カレントミラー回路は、ソースが前記第１の入力に接続され、ゲートとドレインが前記第１の中間ノードに接続された第１導電型の第１１のトランジスタと、ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、ソースが前記第２の中間ノードに接続され、ゲートが前記第４の入力に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする。
【００５９】
また、本発明に係る電圧発生回路は、請求項４３に記載したように、前記カレントミラー回路は、前記第１の入力と前記第１の中間ノードとの間に直列に接続された複数の抵抗と、ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、ソースが前記第２の中間ノードに接続され、ゲートが前記第４の入力に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする。
【００６０】
また、本発明に係る電圧発生回路は、請求項４４に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の外部電圧印加信号によって外部印加電圧と前記電源電圧を切り替える手段を有する第１の外部電圧印加回路と、第１１の入力が前記昇圧回路の出力に接続され、第１２の入力が前記第１の外部電圧印加回路の出力に接続され、第１３の入力がグランドに接続され、第１の出力に第１の制御電圧を発生させる第１の電圧変動検知回路と、前記第１の制御電圧と前記参照電圧とを比較する第１の差動増幅回路と、前記第１の差動増幅回路の出力に応じて前記昇圧回路の出力電圧を制御する第１のクランプ回路と、第２の外部電圧印加信号によって前記外部印加電圧と前記電源電圧を切り替える手段を有する第２の外部電圧印加回路と、第３１の入力が前記電源に接続され、第３２の入力が前記負昇圧回路の出力に接続され、第３３の入力がグランドに接続され、第３の出力に第３の制御電圧を発生させる第３の電圧変動検知回路と、前記第３の制御電圧と前記参照電圧とを比較する第３の差動増幅回路と、前記第３の差動増幅回路の出力に応じて前記負昇圧回路の出力電圧を制御する第２のクランプ回路と、を有することを特徴とする。
【００６１】
また、本発明に係る電圧発生回路は、請求項４５に記載したように、電源電圧より高い電圧を発生させる昇圧回路と、電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、第１の外部電圧印加信号によって外部印加電圧と前記電源電圧を切り替える手段を有する第１の外部電圧印加回路と、第１１の入力が前記昇圧回路の出力に接続され、第１２の入力が前記第１の外部電圧印加回路の出力に接続され、第１３の入力がグランドに接続され、第１の出力に第１の制御電圧を発生させる第１の電圧変動検知回路と、前記第１の制御電圧と前記参照電圧とを比較する第１の差動増幅回路と、前記第１の差動増幅回路の出力に応じて前記昇圧回路の出力電圧を制御する第１のクランプ回路と、前記昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力する第１のレベルシフト回路と、第２１の入力が前記第１のレベルシフト回路の出力に接続され、第２２の入力が前記電源に接続され、第２３の入力が前記グランドに接続され、第２の出力に第２の制御電圧を発生させる第２の電圧変動検知回路と、前記第２の制御電圧と前記参照電圧とを比較して前記第１のレベルシフト回路を制御することで前記第１のレベルシフト回路の出力に所望の電圧を出力させる手段を有する第２の差動増幅回路と、第２の外部電圧印加信号によって前記外部印加電圧と前記電源電圧を切り替える手段を有する第２の外部電圧印加回路と、第３１の入力が前記電源に接続され、第３２の入力が前記負昇圧回路の出力に接続され、第３３の入力がグランドに接続され、第３の出力に第３の制御電圧を発生させる第３の電圧変動検知回路と、前記第３の制御電圧と前記参照電圧とを比較する第３の差動増幅回路と、前記第３の差動増幅回路の出力に応じて前記負昇圧回路の出力電圧を制御する第２のクランプ回路と、前記負昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力する第２のレベルシフト回路と、第４１の入力が前記電源に接続され、第４２の入力が前記第２のレベルシフト回路の出力に接続され、第４３の入力が前記グランドに接続され、第４の出力に第４の制御電圧を発生させる第４の電圧変動検知回路と、前記第４の制御電圧と前記参照電圧とを比較して前記第２のレベルシフト回路を制御することで前記第２のレベルシフト回路の出力に所望の負電圧を出力する手段を有する第４の差動増幅回路と、を有することを特徴とする。
【００６２】
また、本発明に係る電圧発生回路は、請求項４６に記載したように、前記参照電圧発生回路は、参照電圧を発生させる参照電圧発生部と、トリミング信号を入力とし前記参照電圧の電圧レベルを変更して参照電圧を発生させるトリミング回路部と、を有することを特徴とする。
【００６３】
また、本発明に係る電圧発生回路は、請求項４７に記載したように、前記参照電圧発生回路は、参照電圧を発生させる参照電圧発生部と、トリミング信号を入力とし前記参照電圧の電圧レベルを変更して参照電圧を発生させる手段を有するトリミング回路部と、を有し、前記グランド電圧を入力とし、レベルシフトした電圧を出力する第３のレベルシフト回路と、第５１の入力が前記電源に接続され、第５２の入力が前記第３のレベルシフト回路の出力に接続され、第５３の入力が前記グランドに接続され、第５の出力に第５の制御電圧を発生させる第５の電圧変動検知回路と、前記第５の制御電圧と前記参照電圧とを比較して前記第３のレベルシフト回路を制御することで前記第３のレベルシフト回路の出力に前記電源電圧と前記グランド電圧間の前記電源電圧より降圧した電圧を出力する第５の差動増幅回路と、を有することを特徴とする。
【００６４】
【発明の実施の形態】
以下、本発明に係る実施形態に係る電圧発生回路について、図面を参照しながら説明する。
【００６５】
（第１の実施形態）
本発明に係る第１の実施形態に係る電圧発生回路について説明する。図１は第１の実施形態に係る電圧発生回路の構成を示すブロック図である。
図１において、１は電源電圧Vddを電源電圧Vdd以上に昇圧する昇圧回路、２は電源電圧Vddより参照電圧Vrefを発生させる参照電圧発生回路、３は昇圧回路１が出力する電圧を所望の昇圧電圧Vphにクランプするリミッタ回路、４は昇圧電圧Vphと電源電圧Vddとの電位差を電流変換した後、グランド電圧Vssを基準とした制御電圧Vfdを発生させる電圧変動検知回路、４１はカレントミラー回路、４２は抵抗回路、４３は制御電圧発生回路、５は昇圧電圧Vphの電圧依存性を決定する基準電圧Vbase、６は制御回路、６１は参照電圧Vrefと制御電圧Vfdを入力として差動増幅する差動増幅回路、６２は差動増幅回路６１の出力電圧Vａによって昇圧電圧Vphを電源電圧Vddに引き抜くことで昇圧電圧Vphを所望の電圧に設定するクランプ回路である。
【００６６】
次に、第１の実施形態に係る電圧発生回路の動作について説明する。昇圧回路１は電源電圧Vddより高い電圧を発生させると、昇圧電圧Vphと基準電圧Vbase間に電位差（Vph-Vbase）が発生する。電位差（Vph-Vbase）はカレントミラー回路４１および抵抗回路４２によって電流変換され、抵抗回路４２に流れる電流に相当する参照電流がカレントミラー回路４１によって生成され、制御電圧発生回路４３に流れることでグランド電圧基準である制御電圧Vfdが発生する。予め発生された参照電圧Vrefと制御電圧Vfdを差動増幅回路６１で比較することで、クランプ回路６２を制御し、昇圧電圧Vphを所望の電圧に設定する。
【００６７】
図２は、第１の実施形態に係る電圧発生回路の電圧変動検知回路４の構成の一例を示す回路図である。１０１、１０２、１０３、１０４、１０５はそれぞれＰ型ＭＯＳトランジスタで構成されている。仮にＰ型ＭＯＳトランジスタ１０１、１０２、１０３、１０４、１０５のトランジスタサイズが同じであるとする。昇圧電圧Vphと基準電圧Vbase間に発生した電位差（Vph-Vbase）は、Ｐ型ＭＯＳトランジスタ１０１、１０３、１０４に分圧され、各々に分圧された電圧Vgsは（Vph-Vbase）/（３段のダイオード接続）となる。Vgsに相当する電流がカレントミラー回路４１によってＰ型ＭＯＳトランジスタ１０５に流れて制御電圧Vfd（=Vgs）を発生する。予め発生した参照電圧Vrefと制御電圧Vfdを差動増幅回路６１で比較してクランプ回路６２を制御することで、昇圧電圧Vphを所望の電圧に設定する。上記より、Vref=Vfdとなることから、
Vref=（（Vph-Vbase）/（３段のダイオード接続））
が成立し、昇圧電圧Vphは（（３段のダイオード接続）・Vref ＋ Vbase）の電圧に設定される。従って、抵抗回路４２において直列接続されたＰ型ＭＯＳトランジスタがＮ段（Ｎ≧１）の場合、昇圧電圧Vphは、
（（Ｎ＋１）・Vref ＋ Vbase）に設定される。
【００６８】
図３は、第１の実施形態に係る電圧発生回路の制御回路６の構成の一例を示す回路図である。１０６は差動増幅回路６１の出力電圧に応じたドレイン電流を流すＮ型ＭＯＳトランジスタ、１０７はＮ型ＭＯＳトランジスタ１０６のドレイン電流に応じたVgsを発生させるＰ型ＭＯＳトランジスタ、１０８はＰ型ＭＯＳトランジスタ１０７のVgsが印加されることで昇圧電圧Vphを電源電圧Vddへ引き抜く作用をするＰ型ＭＯＳトランジスタである。予め発生された参照電圧Vrefと制御電圧Vfdが電源電圧駆動の差動増幅回路６１によって比較され、差動増幅回路６１の出力電圧Vａに応じたドレイン電流をＮ型ＭＯＳトランジスタ１０６が流すことで、Ｐ型ＭＯＳトランジスタ１０８によって、昇圧電圧Vphから電源電圧Vddに引き抜く電流量が調整され、昇圧電圧Vphを所望の電圧に設定する。
【００６９】
このように、第１の実施形態に係る電圧発生回路によれば、カレントミラー回路４１と抵抗回路４２と制御電圧発生回路４３を有する電圧変動検知回路４を備えることで、基準電圧Vbase（＝Vdd）に依存した高精度な昇圧電圧Vphを得ることができる。
【００７０】
また、電源電圧Vddによって駆動する差動増幅回路６１を備えることで、昇圧電圧Vphより消費する電流を削減することができるため、昇圧回路１による電源電圧Vddの無駄な消費を削減することが可能となる。
【００７１】
なお、第１の実施形態においては、電圧変動検知回路４について説明したが、これは一例であって、他の電圧変動検知回路を用いてもよい。このような他の電圧変動検知回路を図４、図５および図６に例示する。
例えば、図４に示すように、抵抗回路４２ａの任意の端子電圧を供給されたＰ型ＭＯＳトランジスタ１０９を有するカレントミラー回路４１ａを備えた電圧変動検出回路４ａにおいても図２で示した電圧変動検知回路４と同様の動作が得られる。
【００７２】
さらに、電圧変動検知回路４ａは、抵抗回路４２ａの任意の端子電圧を供給されたＰ型ＭＯＳトランジスタ１０９を有することで、Ｐ型ＭＯＳトランジスタ１０２のドレイン電圧の変動を抑えることができるため、Ｐ型ＭＯＳトランジスタ１０１のドレイン電流とトランジスタ１０２のドレイン電流の電流比を昇圧電圧Vphの電圧レベルに依存せず一定に保つことができる。従って、電圧変動検知回路４に比べて高精度に昇圧電圧Vphを所望の電圧に設定できる。
【００７３】
また、図５のように、図２で示されたＰ型ＭＯＳトランジスタ１０１を抵抗１１０に、Ｐ型ＭＯＳトランジスタ１０３および１０４をそれぞれ抵抗１１１、１１２に置き換え、抵抗回路４２bの任意の端子電圧を供給されたＰ型ＭＯＳトランジスタ１０９を有するカレントミラー回路４１bを備えた電圧変動検出回路４bにおいても図２で示した電圧変動検知回路４と同様の動作が得られる。
【００７４】
また、図６のように、図３で示されたＰ型ＭＯＳトランジスタ１０３および１０４をそれぞれ抵抗１１１、１１２に、Ｐ型ＭＯＳトランジスタ１０５を抵抗１１３に置き換え、抵抗回路４２bの任意の端子電圧を供給されたＰ型ＭＯＳトランジスタ１０９を有するカレントミラー回路４１ａを備えた電圧変動検出回路４cにおいても図２で示した電圧変動検知回路４と同様の動作が得られる。
【００７５】
上述のように、電圧変動検知回路の例として、図２、図４〜図６で示される電圧変動検知回路４、４ａ、４b、４cを挙げて説明したが、電圧変動検知回路は、電圧変動検知回路４、４ａ、４b、４cと同様の動作が得られるものであれば、これらに限定されない。
【００７６】
また、図７および図８は、制御回路の他の例を示す回路図である。例えば、図７において、図３で示したＰ型ＭＯＳトランジスタ１０７をゲートがグランドに接続されたＰ型ＭＯＳトランジスタ１１５に置き換えた構成の制御回路６ａによって、図３で示した制御回路６と同様の動作が得られる。
【００７７】
また、図８に示す例では、図３で示した差動増幅回路６１を昇圧電圧Vphで駆動し、クランプ回路６２をＰ型ＭＯＳトランジスタ１１６に置き換えた構成の制御回路６bによって、図３で示した制御回路６と同様の動作が得られる。
この制御回路６bは、制御回路６に比べてクランプ回路６２に使用されているカレントミラー回路がないことから、応答性の良い回路設計が可能である。従って、負荷変動が早い回路にも使用することが可能である。
【００７８】
（第２の実施形態）
以下、本発明に係る第２の実施形態に係る電圧発生回路について、図面を参照しながら説明する。図９は、第２の実施形態に係る電圧発生回路の構成を示すブロック図である。
【００７９】
なお、図９において、図１と同一符号を付した部分は、同一または相当する部分を示している。
第２の実施形態に係る電圧発生回路は、第１の実施形態に係る電圧発生回路において、基準電圧切替信号Vswbsによる基準電圧Vbaseの切り替え、および外部電圧印加信号Vswextによるパッド８より印加される外部印加電圧を基準電圧Vbaseとすることが可能である基準電圧印加回路７を用いたリミッタ回路３ａを備えたものである。
【００８０】
図１０は、第２の実施形態に係る基準電圧印加回路７の一例を示す回路図である。図１０において、７１は基準電圧切替信号Vswbsによって内部電圧を切り替える基準電圧切替回路、７２は外部電圧印加信号Vswextによって内部電圧と外部印加電圧Vppexとを切り替える外部電圧印加回路である。
【００８１】
また、図１０の基準電圧印加回路７においては、基準電圧切替信号Vswbsによって、基準電圧切替回路７１に電源電圧Vddあるいはグランド電圧Vssが出力され、外部電圧印加信号Vswextによって、基準電圧切替回路７１の出力電圧と外部印加電圧Vppexとのいずれかが選択され基準電圧Vbaseとなる。
【００８２】
次に、第２の実施形態に係る電圧発生回路の動作について説明する。ただし、基準電圧印加回路７以外の回路の動作は、基準電圧Vbaseが電源電圧Vdd固定から基準電圧印加回路７によって切り替え可能となった以外は、第１の実施形態と同様であるので、この部分の動作の説明は省略する。
【００８３】
基準電圧印加回路７において、基準電圧切替信号Vswbsおよび外部電圧印加信号Vswextによって、基準電圧印加回路７の出力電圧である基準電圧Vbaseは、電源電圧Vdd、グランド電圧Vss、外部印加電圧Vppexのいずれかの電圧となる。
また、抵抗回路４２において、直列接続状態であるダイオード接続されたＰ型ＭＯＳトランジスタがＮ段（Ｎ≧１）の場合、昇圧電圧Vphは、
（（Ｎ＋１）・Vref＋Vbase）に設定されることから、基準電圧切替信号Vswbsおよび外部電圧印加信号Vswextによって、昇圧電圧Vphの電圧依存性は任意に設定される。
【００８４】
このように、第２の実施形態に係る電圧発生回路によれば、第１の実施形態と同様の効果を示すとともに、基準電圧切替信号Vswbsおよび外部電圧印加信号Vswextによって、基準電圧Vbaseを電源電圧Vdd、グランド電圧Vss、外部印加電圧Vppex等、切り替えることによって、昇圧電圧Vphを、
（（Ｎ＋１）・Vref＋Vdd：Ｎ≧１）
または、（（Ｎ＋１）・Vref＋Vss：Ｎ≧１）
または、（（Ｎ＋１）・Vref＋Vppex：Ｎ≧１）など、任意に電圧依存性を切り替えることが可能である。
【００８５】
従って、不揮発性半導体記憶装置のようにデータ消去、データ書込み、およびデータ読出し等、動作モードおよび回路によって回路特性を最適にする昇圧電圧の電圧依存性が異なる場合、昇圧電圧の電圧依存性を必要に応じて切り替えて供給できるため、回路特性を向上することができる。
それとともに、複数の電圧依存性の昇圧電圧を切り替えて回路に供給できることから回路面積を削減することが可能である。
【００８６】
また、外部電圧印加信号Vswextによって、外部印加電圧に依存し、かつ外部印加電圧Vppexより高い電圧（（Ｎ＋１）・Vref＋Vppex：Ｎ≧１）を昇圧電圧Vphとして発生させることができるため、不揮発性半導体記憶装置におけるメモリセルの特性の評価等、昇圧電圧相当の外部電圧を必要とした場合においても、パッドからは電源電圧相当の電圧を印加すればよいため、高電圧印加時に発生するパッドや素子のサージ破壊をなくすことができる。
【００８７】
なお、第２の実施形態においては、基準電圧印加回路として、図１０で示す基準電圧印加回路７について説明したが、これは一例であって、他の基準電圧印加回路を用いてもよい。
【００８８】
図１１は、図１０で示した基準電圧切替回路７１をインバータ回路に、外部電圧印加回路７２をトランスファーゲート回路７２２、７２３に、トランスファーゲートを制御するインバータ回路７２１に置き換えた構成である基準電圧印加回路である。
【００８９】
また、図１２は基準電圧切替信号Vswbs１、Vswbs2を用いることで基準電圧Vbaseとして使用できる電圧を増やしている。
さらに、基準電圧Vbaseとして、電源電圧Vdd、グランド電圧Vss、外部印加電圧Vppexの他に抵抗１１７と抵抗１１８の分圧回路１１９によって発生される基準電圧を加えている。
【００９０】
基準電圧切替回路７１ａはＮ型ＭＯＳトランジスタ１２０、１２１、インバータ回路１２３および１２４によって構成されている。
なお、基準電圧Vbaseは、前述の電源電圧Vdd、グランド電圧Vss等の電圧を使用した場合と同様の動作が可能であれば、基準となる他の電圧を使用してもよい。
【００９１】
（第３の実施形態）
以下、本発明に係る第３の実施形態に係る電圧発生回路について図面を参照しながら説明する。図１３は、第３の実施形態に係る電圧発生回路の構成を示すブロック図である。
【００９２】
なお、図１３において、図９と同一符号を付した部分は、同一または相当する部分を示している。
第３の実施形態に係る電圧発生回路は、第２の実施形態に係る電圧発生回路において、設定電圧切替信号Vtn１、Vtn2によって抵抗値を変えられる抵抗回路９２を有し、カレントミラー回路９１および制御電圧発生回路９３を備えた電圧変動検知回路９を用いたリミッタ回路３bを備えたものである。
【００９３】
図１４は、第３の実施形態に係る電圧変動検知回路９の構成の一例を示す回路図である。図１４において、９１はＰ型ＭＯＳトランジスタ１２４、１２５、１２６で構成されるカレントミラー回路、９２はＰ型ＭＯＳトランジスタ１２７，１２８，１２９の抵抗部とそれぞれの抵抗部を短絡するＰ型ＭＯＳトランジスタ１３２、１３３と、設定電圧切替信号に応じて昇圧電圧Vphとグランド電圧を切り替えて出力するレベルシフト回路１３０、１３１より構成される抵抗回路、９３はダイオード接続されたＰ型ＭＯＳトランジスタ１３４より構成される制御電圧発生回路である。
【００９４】
次に、第３の実施形態に係る電圧発生回路の動作について説明する。
ただし、電圧変動検知回路９以外の回路の動作は、電圧変動検知回路４が電圧変動検知回路９となった以外は、第２の実施形態と同様であるので、この部分の動作の説明は省略する。
【００９５】
電圧変動検知回路９は、設定電圧切替信号Vtri１またはVtri2によって、レベルシフト回路１３０および１３１は昇圧電圧Vphまたはグランド電圧を出力し、それに応じてＰ型ＭＯＳトランジスタ１３２および１３３が導通状態あるいは非導通状態となる。
【００９６】
これによって、設定電圧切替信号Vtri１またはVtri2によって抵抗回路９２のダイオード接続されたトランジスタの段数Ｎが切り替えられる。昇圧電圧Vphは、（（Ｎ＋１）・Vref＋Vbase：Ｎ≧１）で設定されるため、設定電圧切替信号Vtri１またはVtri2によって任意の電圧依存性を保持したまま、昇圧電圧Vphを切り替えることができる。
【００９７】
このように、第３の実施形態に係る電圧発生回路によれば、第２の実施形態と同様の効果を示しながら、設定電圧切替信号によって、任意の電圧依存性を保持したまま昇圧電圧Vphの電圧レベルを切り替えることができる。
従って、それぞれの電圧依存性を持つ昇圧電圧Vphに対して、同一の回路を用いて複数の電圧レベルの昇圧電圧Vphを生成することが可能であるため、回路面積を削減することができる。
【００９８】
なお、第３の実施形態においては、電圧変動検知回路９について説明したが、これは一例であって、他の電圧変動検知回路を用いてもよい。
【００９９】
図１５、図１６は、電圧変動検知回路の構成の他の例を示す回路図である。図１５は、図１４で示したＰ型ＭＯＳトランジスタ１２７、１２８、１２９、および１３４をそれぞれ抵抗１３５、１３６、１３７、１３８に置き換えた構成である電圧変動検知回路９ａであり、これによって図１４で示した電圧変動検知回路９と同様の動作が得られる。
【０１００】
図１６は、図１４で示したＰ型ＭＯＳトランジスタ１２７、１２８、１２９、および１３４をそれぞれ抵抗１３５、１３６、１３７、１３８に置き換え、さらに設定電圧切替信号Vtri3、レベルシフト回路１３９、Ｐ型ＭＯＳトランジスタ１４０、バッファ回路１４１を設けた電圧変動検知回路９bである。
【０１０１】
図１６の電圧変動検知回路９bの動作を説明する。設定電圧切替信号Vtri１およびVtri2における電圧変動検知回路９bの動作は、図１４で示した電圧変動検知回路９と同様であるので説明を省略する。
【０１０２】
Ｐ型ＭＯＳトランジスタ１４０が非導通状態のとき、Ｐ型ＭＯＳトランジスタ１２６のゲートにはバッファ回路１４１によって抵抗１３５と抵抗１３６間の電圧が印加されている。次に設定電圧切替信号Vtri3によってＰ型ＭＯＳトランジスタ１４０が導通状態となった場合、抵抗１３５と抵抗１３６間の電圧がＰ型ＭＯＳトランジスタ１２４のドレイン電圧と同じ電圧になる。
【０１０３】
一方、バッファ回路によってＰ型ＭＯＳトランジスタ１２６のゲートにはグランド電圧が印加されることで、Ｐ型ＭＯＳトランジスタ１２５は飽和状態で駆動することが可能となり、昇圧電圧Vphが（Vref＋Vbase）の場合においても高精度の昇圧電圧Vphを得ることが可能となる。
【０１０４】
電圧変動検知回路９bにおいて、設定電圧切替信号によって、設定される昇圧電圧Vphが（（Ｎ＋１）・Vref＋Vbase：Ｎ≧１）の時と（Vref＋Vbase）の時によって、電圧変動検知回路内のカレントミラー回路に使用されているドレイン電圧の変動を抑制するＰ型ＭＯＳトランジスタのゲート電圧を切り替えることで、昇圧電圧Vphが（（Ｎ＋１）・Vref＋Vbase：Ｎ≧１）の時でも（Vref＋Vbase）の時でも、高精度の昇圧電圧Vphを得ることが可能となり、昇圧電圧Vphの設定電圧の幅を広げることが可能となる。
【０１０５】
（第４の実施形態）
以下、本発明に係る第４の実施形態に係る電圧発生回路について、図面を参照しながら説明する。図１７は、第４の実施形態に係る電圧発生回路の構成を示すブロック図である。
なお、図１７において図１３と同一符号を付した部分は、同一または相当する部分を示している。
【０１０６】
第４の実施形態に係る電圧発生回路は、前述の第３の実施形態に係る電圧発生回路において、クランプ回路６２をレベルシフト回路１２に置き換えたレギュレータ１０を備えたものである。
図１７において、１０はレギュレータ回路、１１は制御回路、１２は差動増幅回路６１の出力電圧Vａに応じて昇圧回路１の昇圧電圧Vphをレベルシフトして出力電圧Vphを出力するレベルシフト回路である。
【０１０７】
図１８は第４の実施形態の制御回路１１の構成の一例である。制御回路１１は差動増幅回路６１とレベルシフト回路１２から構成され、１４２および１４３はカレントミラー回路を構成しているＰ型ＭＯＳトランジスタ、１４４は差動増幅回路６１の出力電圧Vａに応じて、ドレイン電流が決められるＮ型ＭＯＳトランジスタである。
【０１０８】
次に、第４の実施形態に係る電圧発生回路の動作について説明する。なお、制御回路１１以外の回路の動作は、電圧変動検知回路９の昇圧電圧Vphによる駆動からレベルシフト回路１２の出力電圧Vplによる駆動となったこと以外は、第３の実施形態と同様であり、説明を省略する。
【０１０９】
図１８に示すように、電源電圧Vddが供給されて駆動する差動増幅回路６１の出力電圧Vａによって、Ｎ型ＭＯＳトランジスタ１４４のドレイン電流が流れる。それによって、Ｐ型ＭＯＳトランジスタ１４２のゲート電圧が調整されて、Ｐ型ＭＯＳトランジスタ１４３のドレイン電流が変動し、昇圧電圧Vphよりレベルシフトした出力電圧Vplを所望の電圧にする。レベルシフトした出力電圧Vplは、電圧変動検知回路９より抵抗回路９２のダイオード接続の段数をＮとすると（（Ｎ＋１）・Vref＋Vbase）によって設定され、Vbaseは任意の基準電圧である。
なお、制御回路１１は、同じ動作を行う回路であれば、他の制御回路でもよい。
【０１１０】
図１９および図２０は、制御回路の他の例を示す図である。
図１９は、図１８で示したＰ型ＭＯＳトランジスタ１４２を、ゲートがグランドに接続されたＰ型ＭＯＳトランジスタ１４５に置き換えた制御回路１１ａであり、図１８の制御回路１１と同様の動作を実現することができる。
また、図２０は、図１８のレベルシフト回路１２をＰ型ＭＯＳトランジスタ１４６のみで構成したレベルシフト回路１２ｂであり、昇圧電圧Vphが供給されて駆動する差動増幅回路６１bの出力電圧Vａによってドレイン電流を調整して、レベルシフト回路１２bの出力に所望の電圧Vplを出力する制御回路１１bであり、図１８の制御回路１１と同様の動作を実現することができる。
なお、図１８と同じ動作を実現することができる回路であれば、回路構成は前述の図１８、図１９、図２０の構成以外のものでもよい。
【０１１１】
（第５の実施形態）
以下、本発明に係る第５の実施形態に係る電圧発生回路について、図面を参照しながら説明する。図２１は、第５の実施形態に係る電圧発生回路の構成を示すブロック図である。
【０１１２】
なお、図２１において、図１３と同一符号を付した部分は、同一または相当する部分を示している。
図２１において、１３は電源電圧Vddによって駆動し、グランド電圧より低い電圧を発生させる負昇圧回路、１４は負のリミッタ回路、１５は電圧変動検知回路、１６はカレントミラー回路、１７は抵抗回路、１９は基準電圧発生回路、２０は制御回路、２１はクランプ回路である。
【０１１３】
次に、第５の実施形態に係る電圧発生回路の動作について説明する。負昇圧回路１３がグランド電圧より低い電圧を発生させると、基準電圧Vbaseと負昇圧電圧Vnh間に電位差（Vbase−Vnh）が発生する。電位差（Vbase-Vnh）はカレントミラー回路１６および抵抗回路１７によって電流変換され、抵抗回路１７に流れる電流に相当する参照電流がカレントミラー回路１６によって生成され、制御電圧発生回路１８に流れることでグランド電圧基準である制御電圧Vfdが発生する。予め発生された参照電圧Vrefと制御電圧Vfdを差動増幅回路６１で比較することで、クランプ回路２１を制御し、負昇圧電圧Vnhを所望の電圧に設定する。
【０１１４】
図２２は、第５の実施形態に係る電圧発生回路の電圧変動検知回路１５の構成の一例を示す回路図である。１４６、１４７、１４９、１５０、１５１、１５６はそれぞれＰ型ＭＯＳトランジスタで構成されている。仮にＰ型ＭＯＳトランジスタ１４６、１４７、１４９、１５０、１５１、１５６のトランジスタサイズが同じであるとする。
【０１１５】
電圧変動検知回路１５において、１４８はＰ型ＭＯＳトランジスタ１４７のドレイン電圧の変動を抑制するＰ型ＭＯＳトランジスタ、１５２、１５３は各々ダイオード接続されたＰ型ＭＯＳトランジスタ１５０、１５１を短絡するＮ型ＭＯＳトランジスタ、１５４，１５５は設定電圧切替信号に応じて電源電圧と負昇圧電圧Vnhを切り替えて出力するレベルシフト回路である。
【０１１６】
基準電圧Vbaseと負昇圧電圧Vnh間に発生した電位差（Vbase−Vnh）は、Ｐ型ＭＯＳトランジスタ１４６、１４９、１５０、１５１に分圧され、各々に分圧された電圧Vgsは（Vbase−Vnh）/（４段のダイオード接続）となる。Vgsに相当する電流がカレントミラー回路１６によってＰ型ＭＯＳトランジスタ１５６に流れてグランド電圧基準である制御電圧Vfd（=Vgs）を発生する。
【０１１７】
予め発生した参照電圧Vrefと制御電圧Vfdを差動増幅回路６１で比較してクランプ回路２１を制御することで、負昇圧電圧Vnhを所望の電圧に設定する。これによって、Vref=Vfdとなることから、
Vref=（（Vbase−Vnh）/（４段のダイオード接続））が成立し、負昇圧電圧Vnhは（（Vbase−４段のダイオード接続）・Vref）の電圧に設定される。
従って、抵抗回路１７においてダイオード接続された直列接続のＰ型ＭＯＳトランジスタがＮ段（Ｎ≧１）の場合、負昇圧電圧Vnhは、
（Vbase−（Ｎ＋１）・Vref）に設定される。
【０１１８】
また、設定電圧切替信号Vtri１およびVtri2を設定することで、Ｐ型ＭＯＳトランジスタ１５０あるいは１５１のドレイン−ソース間を短絡することができ、任意の基準電圧Vbaseに依存せずに負昇圧電圧Vnhの電圧レベルを切り替えることができる。
【０１１９】
図２３は、第５の実施形態に係る電圧発生回路の制御回路２０の構成の一例を示す回路図である。
図２３において、１５７は差動増幅回路６１の出力電圧Vａに応じたドレイン電流を流すＰ型ＭＯＳトランジスタ、１５８はＰ型ＭＯＳトランジスタ１５７のドレイン電流に応じたVgsを発生させるＮ型ＭＯＳトランジスタ、１５９はＮ型ＭＯＳトランジスタ１５８のVgsが印加されることで負昇圧電圧Vnhをグランド電圧へ引き抜く作用をするＮ型ＭＯＳトランジスタである。
【０１２０】
予め発生された参照電圧Vrefと制御電圧Vfdとが電源電圧駆動の差動増幅回路６１によって比較され、差動増幅回路６１の出力電圧Vａに応じたドレイン電流をＰ型ＭＯＳトランジスタ１５７が流すことで、Ｎ型ＭＯＳトランジスタ１５９によって、負昇圧電圧Vnhからグランド電圧に引き抜く電流量が調整され、負昇圧電圧Vnhを所望の電圧に設定する。
【０１２１】
なお、第５の実施形態の制御回路は、同様の動作を実現できる回路であれば他の制御回路でもよい。
【０１２２】
図２４は制御回路の他の一例である。図２４は、図２３の電源電圧が供給されて駆動する差動増幅回路６１を電源電圧Vddと負昇圧電圧Vnhが供給され、制御電圧Vfdと参照電圧Vrefを比較する差動増幅回路６１bに、クランプ回路２１をＮ型ＭＯＳトランジスタ１６０で構成されるクランプ回路２１ｂに置き換えて構成され、これによっても図２３と同様の負昇圧電圧Vnhを得ることが可能である。また、図２５は第５の実施形態の基準電圧印加回路１９である。
【０１２３】
図１９において、基準電圧切替信号Vswbs１、Vswbs2を切り替えてＮ型ＭＯＳトランジスタ１２０、１２１およびインバータ回路１２３および１２４を制御することで、基準電圧Vbaseとして、電源電圧Vdd、参照電圧Vref、および抵抗１１７と抵抗１１８の分圧回路１１９によって発生される基準電圧を切り替えている。参照電圧Vrefは低インピーダンスで出力するために、ボルテージフォロワー回路１６１を介して印加している。
【０１２４】
また、外部印加電圧切替信号によって、トランスファーゲート回路７２２、７２３に、トランスファーゲートを制御するインバータ回路７２１を制御して上記基準電圧と外部印加電圧Vppexを切り替えている。これによって複数の電圧依存性を持った負昇圧電圧Vnhを得ることができる。
なお、基準電圧Vbaseは、同様の動作が可能な他の基準電圧を使用することも可能である。
【０１２５】
このように、第５の実施形態に係る電圧発生回路によれば、カレントミラー回路１４６と抵抗回路１７と制御電圧発生回路１８を有する電圧変動検知回路１５を備えることで、任意の基準電圧Vbaseに依存した高精度な負昇圧電圧Vnh （＝Vbase−（Ｎ＋１）・Vref : Ｎ≧１）を得ることができる。
また、電圧変動検知回路によって定常的に負昇圧電圧Vnhが消費される電流パスを削減することによって、負昇圧電圧Vnhの消費電流を削減することができる。
【０１２６】
（第６の実施形態）
以下、本発明に係る第６の実施形態に係る電圧発生回路について、図面を参照しながら説明する。図２６は、第６の実施形態に係る電圧発生回路の構成を示すブロック図である。
【０１２７】
なお、図２６において、図２１と同一符号を付した部分は、同一または相当する部分を示している。
第６の実施形態に係る電圧発生回路は、前述の第５の実施形態に係る電圧発生回路において、クランプ回路２１をレベルシフト回路２４に置き換えた負のレギュレータを備えた電圧発生回路である。
【０１２８】
図２６において、２２は負のレギュレータ回路、２３は制御回路、２４は差動増幅回路６１の出力電圧Vａに応じて負昇圧回路１３の負昇圧電圧Vnhをレベルシフトして出力電圧Vnhを出力するレベルシフト回路である。
【０１２９】
図２７は、本発明に係る第６の実施形態の制御回路２３の構成の一例である。制御回路２３は、差動増幅回路６１とレベルシフト回路２４から構成され、１６２は差動増幅回路の出力電圧Vａによって制御され、ドレイン電流を決定するＰ型ＭＯＳトランジスタ、１６３はＰ型ＭＯＳトランジスタ１６２のドレイン電流によってVgsを発生させるＮ型ＭＯＳトランジスタ、１６４はＮ型ＭＯＳトランジスタ１６３のゲート電圧が印加されることでドレイン電流を調整して、レベルシフト回路の出力電圧Vnlを所望の電圧レベルに設定する。
【０１３０】
次に、第６の実施形態に係る電圧発生回路の動作について説明する。
なお、制御回路２３以外の構成にかかる動作は、電圧変動検知回路１５の負昇圧電圧Vnhによる駆動からレベルシフト回路２４の出力電圧Vnlによる駆動となったこと以外は、第５の実施形態と同様であり、説明を省略する。
【０１３１】
図２７に示されているように、電源電圧Vddおよびグランド電圧Vssが供給されて駆動する差動増幅回路６１の出力電圧Vａによって、Ｐ型ＭＯＳトランジスタ１６２のドレイン電流が流れる。それによって、Ｎ型ＭＯＳトランジスタ１６３のゲート電圧が調整されて、Ｎ型ＭＯＳトランジスタ１６４のドレイン電流が変動し、負昇圧電圧Vnhよりレベルシフトした出力電圧Vnlを所望の電圧にする。
レベルシフトした出力電圧Vnlは、電圧変動検知回路１５より抵抗回路１７のダイオード接続の段数をＮとすると（＝Vbase−（Ｎ＋１）・Vref : Ｎ≧１）によって設定される。Vbaseは任意の基準電圧である。
【０１３２】
なお、図２７においては、制御回路２３を用いた一例を説明したが、同じ動作を行う回路であれば、他の制御回路でもよい。
【０１３３】
図２８は、制御回路の他の一例である。図２８は図２７において負昇圧電圧Vnhが供給されて駆動する差動増幅回路６１bの出力電圧VａによってＮ型ＭＯＳトランジスタのドレイン電流を調整して、レベルシフト回路２４bの出力に所望の電圧Vnlを出力する制御回路２３bであり、図２７の制御回路２３と同様の動作を実現することができる。
なお、図２７の制御回路２３と同じ動作を実現することができる回路であれば、回路構成は上記構成でなくてもよい。
【０１３４】
（第７の実施形態）
以下、本発明に係る第７の実施形態に係る電圧発生回路について図面を参照しながら説明する。
図２９は、第７の実施形態に係る電圧発生回路の構成を示すブロック図である。図２９において、１は電源電圧以上の電圧を発生させる昇圧回路、２は電源電圧より参照電圧を発生させる参照電圧発生回路、３bはリミッタ回路、６は制御回路、６１は制御電圧と参照電圧Vrefを比較する差動増幅回路、６２は差動増幅回路の出力電圧によって、昇圧電圧Vphを所望の電圧に設定するクランプ回路、７は基準電圧印加回路、８は外部電圧を印加するパッド、９は電圧変動検知回路、９１はカレントミラー回路、９２は抵抗回路、９３は制御電圧発生回路、１３はグランド電圧より低い電圧を発生させる負昇圧回路、１５は電圧変動検知回路、１６は、カレントミラー回路、１７は抵抗回路、１８は制御電圧発生回路、１９は基準電圧発生回路、２０は制御回路、２１はクランプ回路である。
なお、図１３および図２１と同一符号を付した部分は、同一または相当する部分を示しており、説明を省略する。
【０１３５】
次に、本発明に係る第７の実施形態に係る電圧発生回路の動作について説明する。参照電圧回路２によって予め参照電圧Vrefが発生され、リミッタ回路３bと負のリミッタ回路１４は、参照電圧Vrefをもとに電源電圧Vddあるいは外部印加電圧Vppex等、任意の基準電圧Vbaseに依存した昇圧電圧Vph、負昇圧電圧Vnhを生成する。上記以外の電圧発生回路の駆動は、第３の実施形態および第５の実施形態と同じであり、説明を省略する。
【０１３６】
このように、本発明に係る第７の実施形態に係る電圧発生回路によれば、第３の実施形態および５と同様の効果を持つ回路を１つの基板上に備えることができ、共に参照電圧Vrefによって動作するため、１つの参照電圧発生回路によってリミッタ回路および負のリミッタ回路を駆動することが可能であり、参照電圧発生回路を別々に備えた場合に比べて回路面積を削減することができる。
【０１３７】
また、外部印加電圧に依存した電圧を必要とする際、リミッタ回路および負のリミッタ回路共に電源電圧相当の外部印加電圧Vppexを印加することで、外部印加電圧Vppexに依存した昇圧電圧Vph、負昇圧電圧Vnhを発生させることができるため、負のパッドを削減することができ、電圧発生回路の面積を削減することができる。
【０１３８】
（第８の実施形態）
以下、本発明に係る第８の実施形態に係る電圧発生回路について図面を参照しながら説明する。図３０は、第８の実施形態に係る電圧発生回路の構成を示すブロック図である。
【０１３９】
図３０において、１は電源電圧以上の電圧を発生させる昇圧回路、２は電源電圧より参照電圧を発生させる参照電圧発生回路、３bはリミッタ回路、６は制御回路、６１は制御電圧と参照電圧Vrefを比較する差動増幅回路、６２は差動増幅回路の出力電圧によって、昇圧電圧Vphを所望の電圧に設定するクランプ回路、７は基準電圧印加回路、８は外部電圧を印加するパッド、９は電圧変動検知回路、９１はカレントミラー回路、９２は抵抗回路、９３は制御電圧発生回路、１３はグランド電圧より低い電圧を発生させる負昇圧回路、１５は電圧変動検知回路、１６はカレントミラー回路、１７は抵抗回路、１８は制御電圧発生回路、１９は基準電圧発生回路、２０は制御回路、２１はクランプ回路、１５ａは電圧変動検知回路、１６ａはカレントミラー回路、１７ａは抵抗回路、１８ａは制御電圧発生回路、１９ａは基準電圧発生回路、６１dは差動増幅回路、２５は電源電圧-グランド間電圧出力レギュレータ回路、２１はクランプ回路、２６はレベルシフト回路である。
なお、図１３および図２１と同一符号を付した部分は、同一または相当する部分を示しており、説明を省略する。
【０１４０】
次に、本発明に係る第８の実施形態に係る電圧発生回路の動作について説明する。
電源電圧−グランド間電圧出力レギュレータ回路２５は、図２６の負のレギュレータ回路２２のレベルシフト回路２４の入力電圧を負昇圧回路の出力電圧Vnhからグランド電圧に変更した構成であり、基準電圧印加回路によって切り替えられる基準電圧Vbaseに依存した電源電圧−グランド間電圧を出力することが可能な回路であり、動作の詳細な説明を省略する。
【０１４１】
参照電圧回路２によって予め参照電圧Vrefが発生され、リミッタ回路３bと負のリミッタ回路１４およびレギュレータ回路２５は、参照電圧Vrefをもとに電源電圧Vddあるいは外部印加電圧Vppex等、任意の基準電圧Vbaseに依存した昇圧電圧Vph、負昇圧電圧Vnhを生成する。上記以外の電圧発生回路の駆動は、第３の実施形態および第５の実施形態と同様であり、説明を省略する。
【０１４２】
このように、第８の実施形態に係る電圧発生回路によれば、任意の基準電圧Vbaseに依存した昇圧電圧、負昇圧電圧、および電源電圧−グランド電圧間の電圧全てを１つの参照電圧発生回路によって発生させることが可能であり、参照電圧発生回路を別々に備えた場合に比べて回路面積を削減することができる。
【０１４３】
【発明の効果】
以上詳述したように、本発明によれば、リミッタ回路およびレギュレータ回路の構成要素として、カレントミラー回路と抵抗回路と制御電圧発生回路を有する電圧変動検知回路を設けて、昇圧電圧Vphより制御電圧Vfdを発生させて、参照電圧Vrefと比較することで、電源電圧Vddに依存した高精度な正の昇圧電圧Vphを得ることができる。
【０１４４】
また、リミッタ回路およびレギュレータ回路の構成要素として、電源電圧Vddによって駆動する差動増幅回路を備えることで、昇圧電圧Vphより消費する電流を削減することができるため、昇圧回路による電源電圧Vddの無駄な消費を削減することが可能となる。
【０１４５】
また、リミッタ回路およびレギュレータ回路の構成要素である電圧変動検知回路において、カレントミラー回路の電流参照を行うＰ型ＭＯＳトランジスタと直列に接続されているＰ型ＭＯＳトランジスタのゲートに抵抗回路の任意の端子電圧を印加することで、電流参照を行うＰ型ＭＯＳトランジスタのドレイン電圧の変動を抑えることができるため、昇圧電圧Vphの電圧レベルに依存せず、電源電圧Vddを基準とした高精度な昇圧電圧Vphを得ることができる。
【０１４６】
また、設定電圧切替信号によって設定される昇圧電圧Vphが（（Ｎ＋１）・Vref＋Vbase：Ｎ≧１）の時と（Vref＋Vbase）の時によって、電圧変動検知回路内のカレントミラー回路に使用されているドレイン電圧の変動を抑制するＰ型ＭＯＳトランジスタのゲート電圧を切り替えることで、昇圧電圧Vphが （（Ｎ＋１）・Vref＋Vbase：Ｎ≧１）の時でも（Vref＋Vbase）の時でも、高精度の昇圧電圧Vphを得ることが可能となり、昇圧電圧Vphの設定電圧の幅を広げることが可能となる。
【０１４７】
また、基準電圧切替信号Vswbsによって、昇圧電圧Vphの電圧依存性を、
電源電圧依存（（Ｎ＋１）・Vref＋Vdd：Ｎ≧１）、
グランド電圧依存（（Ｎ＋１）・Vref＋Vss：Ｎ≧１）等、任意に切り替えることが可能である。
【０１４８】
従って、不揮発性半導体記憶装置のようにデータ消去、データ書込み、およびデータ読出し等、動作モードおよび回路によって回路特性を最適にする昇圧電圧Vphの電圧依存性が異なる場合、昇圧電圧Vphの電圧依存性を必要に応じて切り替えて供給できるため、回路特性を向上することができる。
【０１４９】
また、同一回路によって複数の電圧依存性の昇圧電圧Vphを切り替えて回路に供給できることから回路面積を削減することが可能である。
【０１５０】
また、外部電圧印加信号Vswextによって、外部印加電圧に依存し、かつ外部印加電圧Vppexより高い電圧（（Ｎ＋１）・Vref＋Vppex：Ｎ≧１）を昇圧電圧Vphとして発生させることができる。
【０１５１】
従って、不揮発性半導体記憶装置におけるメモリセルの特性の評価時等、昇圧電圧相当の外部電圧を必要とする場合においても、パッドからは電源電圧相当の電圧を印加すればよいため、高電圧印加時に発生するパッドや素子のサージ破壊をなくすことができる。
【０１５２】
また、複数の電圧依存性を切り替えて出力する際、各電圧依存性を持った昇圧電圧の電圧レベルを切り替える際に、同一の回路を用いて各電圧依存性の昇圧電圧Vphの電圧レベルを設定できるため、回路面積を削減することができる。
【０１５３】
また、負のリミッタ回路、および負のレギュレータ回路において、カレントミラー回路と抵抗回路と制御電圧発生回路を有する電圧変動検知回路を備えることで、任意の基準電圧Vbaseに依存した高精度な負昇圧電圧Vnh
（＝Vbase−（Ｎ＋１）・Vref : Ｎ≧１）を得ることができる。
【０１５４】
また、負のリミッタ回路、および負のレギュレータ回路において、電圧変動検知回路によって定常的に負昇圧電圧Vnhが消費される電流パスを削減することによって、負昇圧電圧Vnhの消費電流を削減することができる。
【０１５５】
また、リミッタ回路および負のリミッタ回路を１つの基板上に備えることができ、共に参照電圧Vrefによって動作するため、１つの参照電圧発生回路によってリミッタ回路および負のリミッタ回路を駆動することが可能であり、参照電圧発生回路を別々に備えた場合に比べて回路面積を削減することができる。
【０１５６】
また、リミッタ回路および負のリミッタ回路を１つの基板上に備えた場合、外部印加電圧に依存した電圧を必要とする際、リミッタ回路および負のリミッタ回路共に電源電圧相当の外部印加電圧Vppexを印加することで、外部印加電圧Vppexに依存した昇圧電圧Vph、負昇圧電圧Vnhを発生させることができるため、負のパッドを削減することができ、電圧発生回路の面積を削減することができる。
【０１５７】
また、電源電圧とグランド電圧間の電圧を降圧して発生させるレギュレータ回路において、カレントミラー回路と抵抗回路と制御電圧発生回路を有する電圧変動検知回路を備えることで、任意の基準電圧Vbaseに依存した高精度な降圧電圧Vdm（＝Vbase−（Ｎ＋１）・Vref : Ｎ≧１）を得ることができる。
【０１５８】
また、カレントミラー回路、抵抗回路および制御電圧発生回路を備えた電圧変動検知回路を持つ昇圧電圧を生成するリミッタ回路、負昇圧電圧を生成する負のリミッタ回路、および電源電圧とグランド間の電圧を発生させるレギュレータ回路において、１つの参照電圧によって任意の基準電圧Vbaseに依存した昇圧電圧、負昇圧電圧、および電源電圧−グランド電圧間の降圧電圧全てを発生させることが可能であり、参照電圧発生回路を別々に備えた場合に比べて回路面積を削減することができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態におけるリミッタ回路である。
【図２】本発明に係る第１の実施形態における電圧変動検知回路である。
【図３】本発明に係る第１の実施形態における制御回路である。
【図４】本発明に係る第１の実施形態における電圧変動検知回路である。
【図５】本発明に係る第１の実施形態における他の電圧変動検知回路（その１）である。
【図６】本発明に係る第１の実施形態における他の電圧変動検知回路（その２）である。
【図７】本発明に係る第１の実施形態における他の制御回路（その１）である。
【図８】本発明に係る第１の実施形態における他の制御回路（その２）である。
【図９】本発明に係る第２の実施形態におけるリミッタ回路である。
【図１０】本発明に係る第２の実施形態における基準電圧印加回路である。
【図１１】本発明に係る第２の実施形態における他の基準電圧印加回路（その１）である。
【図１２】本発明に係る第２の実施形態における他の基準電圧印加回路（その２）である。
【図１３】本発明に係る第３の実施形態におけるリミッタ回路である。
【図１４】本発明に係る第３の実施形態における電圧変動検知回路である。
【図１５】本発明に係る第３の実施形態における他の電圧変動検知回路（その１）である。
【図１６】本発明に係る第３の実施形態における他の電圧変動検知回路（その２）である。
【図１７】本発明に係る第４の実施形態における電圧発生回路である。
【図１８】本発明に係る第４の実施形態における制御回路である。
【図１９】本発明に係る第４の実施形態における他の制御回路（その１）である。
【図２０】本発明に係る第４の実施形態における他の制御回路（その２）である。
【図２１】本発明に係る第５の実施形態における負のリミッタ回路である。
【図２２】本発明に係る第５の実施形態における電圧変動検知回路である。
【図２３】本発明に係る第５の実施形態における制御回路である。
【図２４】本発明に係る第５の実施形態における他の制御回路である。
【図２５】本発明に係る第５の実施形態における基準電圧印加回路である。
【図２６】本発明に係る第６の実施形態における負のレギュレータ回路である。
【図２７】本発明に係る第６の実施形態における制御回路である。
【図２８】本発明に係る第６の実施形態における他の制御回路である。
【図２９】第７の実施形態に係る電圧発生回路の構成を示すブロック図である。
【図３０】第８の実施形態に係る電圧発生回路の構成を示すブロック図である。
【図３１】従来の電圧発生回路の構成を示すブロック図である。
【図３２】従来の電圧発生回路の昇圧電圧Vph、参照電圧Vref、レベルシフトした電圧Vplの電源電圧特性を示すグラフである。
【図３３】フラッシュメモリセルの構成を示す回路図である。
【符号の説明】
１ 昇圧回路
２ 参照電圧発生回路
３、３ａ、３ｂ リミッタ回路
１０ レギュレータ回路
１４ 負のリミッタ回路
２２ 負のレギュレータ回路
Claims (47)
- 電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な前記参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、
前記制御電圧と前記参照電圧とを比較する差動増幅回路と、
前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする電圧発生回路。 - 電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
基準電圧切替信号によって、前記電源電圧とグランド電圧とを切り替える基準電圧切替回路と、
第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記基準電圧切替回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、
前記制御電圧と前記参照電圧とを比較する差動増幅回路と、
前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする電圧発生回路。 - 電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
外部電圧印加信号によって、外部印加電圧と電源電圧とを切り替えて出力する外部電圧印加回路と、
第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記外部電圧印加回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、
前記制御電圧と前記参照電圧とを比較する差動増幅回路と、
前記差動増幅回路の出力に応じて前記昇圧回路の出力端子から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする電圧発生回路。 - 電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、
設定電圧切替信号を入力とし、前記第１の入力と前記グランド電圧を切り替えて出力する第１の切替手段と、
前記第１の入力と前記第２の入力との間の２端子間に接続され、前記第１の切替手段の出力電圧に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、
前記制御電圧と前記参照電圧とを比較する差動増幅回路と、
前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする電圧発生回路。 - 電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
第１の入力が前記昇圧回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、第４の入力に印加される電圧によって前記第１の入力と前記第２の入力との間の電位差によって生じる電流と一定の電流比を保った参照電流が生成され、前記参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、
設定電圧切替信号を入力とし、前記第１の入力と前記グランド電圧を切り替えて出力する第１の切替手段と、
前記第１の入力と前記第２の入力との間の２つの端子間に接続され、前記第１の切替手段の出力電圧に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、
前記第１の切替手段の出力に接続され、前記設定電圧切替信号に応じて前記第１の入力と前記第２の入力との間の任意の電圧あるいは前記グランド電圧を切り替えて前記第４の入力に印加する第３の切替手段と、
前記制御電圧と前記参照電圧とを比較する差動増幅回路と、
前記差動増幅回路の出力に応じて前記昇圧回路の出力から電流を引き抜くことによって前記昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする電圧発生回路。 - 前記クランプ回路は、ソースが前記昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記電源あるいは前記グランドに接続された第１導電型のトランジスタを有し、
前記差動増幅回路は、前記昇圧回路の出力電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記昇圧回路の出力電圧によって差動増幅することを特徴とする請求項１〜請求項５のいずれかに記載の電圧発生回路。 - 前記クランプ回路は、ソースが前記昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第１導電型の第１のトランジスタと、ソースが前記昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記電源あるいは前記グランドに接続された第１導電型の第２のトランジスタと、前記第１の端子と前記グランド間に接続され、ゲートが前記差動増幅回路の出力に接続された第２導電型のトランジスタと、を有し、
前記差動増幅回路は、前記電源電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧によって差動増幅することを特徴とする請求項１〜請求項５のいずれかに記載の電圧発生回路。 - 電源電圧より高い電圧を発生させる昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
前記昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力するレベルシフト回路と、
第１の入力が前記レベルシフト回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、
前記制御電圧と前記参照電圧とを比較して前記レベルシフト回路を制御することで前記レベルシフト回路の出力に所望の電圧を出力させる差動増幅回路と、を有することを特徴とする電圧発生回路。 - 設定電圧切替信号を入力とし、前記第１の入力と前記グランド電圧とを切り替えて出力する第１の切替手段と、
前記第１の入力と前記第２の入力との間に接続され、前記第１の切替手段の出力電圧に応じて、前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、を有することを特徴とする請求項８に記載の電圧発生回路。 - 第１の入力が前記レベルシフト回路の出力に接続され、第２の入力が前記電源に接続され、第３の入力がグランドに接続され、第４の入力に印加される電圧によって、前記第１の入力と前記第２の入力との間の電位差によって生じる電流に対し一定の電流比を保った参照電流が生成され、前記参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、
設定電圧切替信号を入力とし、前記第１の入力と前記グランド電圧とを切り替えて出力する第１の切替手段と、
前記第１の入力と前記第２の入力との間に接続され、前記第１の切替手段の出力電圧に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、
前記第１の切替手段の出力に接続され、前記設定電圧切替信号に応じて前記第１の入力と前記第２の入力との間の任意の電圧あるいは前記グランド電圧を切り替えて前記第４の入力に印加する第３の切替手段と、を有することを特徴とする請求項８に記載の電圧発生回路。 - 前記レベルシフト回路は、ソースが前記昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記レベルシフト回路の出力に接続された第１導電型のトランジスタを有し、
前記差動増幅回路は、前記昇圧回路の出力電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記昇圧回路の出力電圧によって差動増幅することを特徴とする請求項８〜請求項１０のいずれかに記載の電圧発生回路。 - 前記レベルシフト回路は、
ソースが前記昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第１導電型の第１のトランジスタと、
ソースが前記昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記レベルシフト回路の出力に接続された第１導電型の第２のトランジスタと、
前記第１の端子と前記グランド間に接続され、ゲートが前記差動増幅回路の出力に接続された第２導電型のトランジスタと、を有し、
前記差動増幅回路は、前記電源電圧が供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧によって差動増幅することを特徴とする請求項８〜請求項１０のいずれかに記載の電圧発生回路。 - 基準電圧切替信号によって前記電源電圧と前記グランド電圧とを切り替える基準電圧切替回路を有し、
前記第２の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする請求項４、請求項５、請求項１１、請求項１２のいずれかに記載の電圧発生回路。 - 前記電源電圧によって基準電圧を発生させる基準電圧発生回路と、基準電圧切替信号によって前記電源電圧あるいは前記グランド電圧と前記基準電圧とを切り替える基準電圧切替回路と、を有し、
前記第２の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする請求項１、請求項４、請求項５、請求項１１、請求項１２のいずれかに記載の電圧発生回路 - 前記電源電圧によって基準電圧を発生させる基準電圧発生回路と、基準電圧切替信号によって前記電源電圧と前記グランド電圧と前記基準電圧との内、いずれかを選択する基準電圧切替回路を有し、
前記第２の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする請求項１、請求項４、請求項５、請求項１１、請求項１２のいずれかに記載の電圧発生回路。 - 外部電圧印加信号によって外部印加電圧と前記電源電圧とを切り替えて出力する外部電圧印加回路を有し、
前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする請求項４、請求項５、請求項１１、請求項１２のいずれかに記載の電圧発生回路。 - 外部電圧印加信号によって外部印加電圧と前記グランド電圧とを切り替えて出力する外部電圧印加回路を有し、
前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする請求項１、請求項４、請求項５、請求項１１、請求項１２のいずれかに記載の電圧発生回路。 - 前記電源電圧によって基準電圧を発生させる基準電圧発生回路と、外部電圧印加信号によって外部印加電圧と前記基準電圧とを切り替えて出力する外部電圧印加回路と、を有し、
前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする請求項１、請求項４、請求項５、請求項１１、請求項１２のいずれかに記載の電圧発生回路。 - 外部印加電圧と前記基準電圧切替回路の出力電圧とを入力とし、外部電圧印加信号によって出力電圧を切り替えて出力する外部電圧印加回路を有し、
前記第２の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする請求項２、請求項１３、請求項１４、請求項１５のいずれかに記載の電圧発生回路。 - 電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
第１の入力が前記電源に接続され、第２の入力が前記負昇圧回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、
前記制御電圧と前記参照電圧とを比較する差動増幅回路と、
前記差動増幅回路の出力に応じて前記負昇圧回路の出力から電流を引き抜くことによって前記負昇圧回路の出力電圧を制御するクランプ回路と、を有することを特徴とする電圧発生回路。 - 前記クランプ回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記電源あるいは前記グランドに接続された第２導電型のトランジスタを有し、
前記差動増幅回路は、前記電源電圧と前記負昇圧回路の出力電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記負昇圧回路の出力電圧とによって差動増幅することを特徴とする請求項２０に記載の電圧発生回路。 - 前記クランプ回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第２導電型の第１のトランジスタと、
ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記電源あるいは前記グランドに接続された第２導電型の第２のトランジスタと、
前記電源と前記第１の端子間に接続され、ゲートが前記差動増幅回路の出力に接続された第１導電型のトランジスタと、を有し、
前記差動増幅回路は、前記電源電圧と前記グランド電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記グランド電圧とによって差動増幅することを特徴とする請求項２０に記載の電圧発生回路。 - 電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
前記負昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力するレベルシフト回路と、
第１の入力が前記電源に接続され、第２の入力が前記レベルシフト回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、
前記制御電圧と前記参照電圧とを比較して前記レベルシフト回路を制御することで前記レベルシフト回路の出力に所望の負電圧を出力する差動増幅回路と、を有することを特徴とする電圧発生回路。 - 参照電圧を発生させる参照電圧発生回路を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
グランド電圧を入力とし、レベルシフトした電圧を出力するレベルシフト回路と、
第１の入力が前記電源に接続され、第２の入力が前記レベルシフト回路の出力に接続され、第３の入力がグランドに接続され、前記第１の入力と前記第２の入力との間の電位差によって生じる電流と等価な参照電流を前記第３の入力に流すことで第１の出力に制御電圧を発生させる電圧変動検知回路と、
前記制御電圧と前記参照電圧とを比較して、前記レベルシフト回路を制御することで前記レベルシフト回路の出力に所望の電源電圧より降圧した電圧を出力する手段を有する差動増幅回路と、を有することを特徴とする電圧発生回路。 - 前記レベルシフト回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記差動増幅回路の出力に接続され、ドレインが前記レベルシフト回路の出力に接続された第２導電型のトランジスタを有し、前記差動増幅回路は、前記電源電圧と前記負昇圧の出力電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記負昇圧回路の出力電圧とによって差動増幅することを特徴とする請求項２３に記載の電圧発生回路。
- 前記レベルシフト回路は、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートとドレインとが第１の端子に接続された第２導電型の第１のトランジスタと、ソースおよび基板が前記負昇圧回路の出力に接続され、ゲートが前記第１の端子に接続され、ドレインが前記レベルシフト回路の出力に接続された第２導電型の第２のトランジスタと、前記電源と前記第１の端子間に接続され、ゲートが前記差動増幅回路の出力に接続された第１導電型のトランジスタと、を有し、
前記差動増幅回路は、前記電源電圧と前記グランド電圧とが供給され、前記制御電圧と前記参照電圧とを比較し、前記電源電圧と前記グランド電圧とによって差動増幅することを特徴とする請求項２３に記載の電圧発生回路。 - 設定電圧切替信号を入力とし、前記電源電圧と前記第２の入力の電圧とを切り替えて出力する第１の切替手段と、
前記第１の入力と前記第２の入力との間の２つの端子間に接続され、前記第１の切替手段の出力に応じて前記第１の入力と前記第２の入力との間の電位差を切り替える第２の切替手段と、を有することを特徴とする請求項２０〜請求項２６のいずれかに記載の電圧発生回路。 - 前記電源電圧、前記参照電圧、前記電源電圧によって発生された任意の基準電圧、のうちのいずれか２つの電圧あるいは３つの電圧を、基準電圧切替信号によって切り替える基準電圧切替回路を有し、
前記第１の入力が前記基準電圧切替回路の出力に接続されたことを特徴とする請求項２０〜請求項２７のいずれかに記載の電圧発生回路。 - 外部電圧印加信号によって、外部印加電圧と、前記電源電圧あるいは前記参照電圧あるいは前記電源電圧によって発生された任意の基準電圧と、を切り替える手段を有する外部電圧印加回路を有し、
前記第１の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする請求項２０〜請求項２７のいずれかに記載の電圧発生回路。 - 外部印加電圧と前記基準電圧切替回路の出力電圧とを入力とし、外部電圧印加信号によって前記外部印加電圧と前記基準電圧切替回路の出力電圧とを切り替えて出力する外部電圧印加回路を有し、
前記第１の入力が前記外部電圧印加回路の出力に接続されたことを特徴とする請求項２８に記載の電圧発生回路。 - 前記参照電圧は、ボルテージフォロワー回路によって前記参照電圧と同じ電圧レベルの電圧を印加できることを特徴とする請求項２８または請求項２９に記載の電圧発生回路。
- 前記電圧変動検知回路は、第１の中間ノードが前記第１の入力と前記第２の入力間に接続され、前記第１の出力が前記第１の入力と前記第３の入力間に接続され、前記第１の中間ノードの電圧を検出することで、前記第１の入力と前記第２の入力の電位差によって発生した電流と等価な参照電流を前記第１の入力から前記第１の出力に流すように構成されたカレントミラー回路と、
前記第１の中間ノードと前記第２の入力間に接続された抵抗手段と、
前記第１の出力と前記第３の入力間に接続され、前記参照電流が流れることで前記第１の出力に前記制御電圧を発生させる制御電圧発生回路と、を有することを特徴とする請求項１〜請求項４、請求項８、請求項９、請求項２０、請求項２１、請求項２４〜請求項２７のいずれかに記載の電圧発生回路。 - 前記電圧変動検知回路は、第１の中間ノードが前記第１の入力と前記第２の入力との間に接続され、前記第１の出力が前記第１の入力と前記第３の入力間に接続され、前記第４の入力に印加される電圧によって前記第１の入力と前記第２の入力の電位差によって発生した電流に対して一定の電流比を保った参照電流を前記第１の入力から前記第１の出力に流すように構成されたカレントミラー回路と、
前記第１の中間ノードと前記第２の入力間に接続された抵抗手段と、
前記第１の出力と前記第３の入力間に接続され、前記参照電流が流れることで前記第１の出力に前記制御電圧を発生させる制御電圧発生回路と、を有することを特徴とする請求項５または請求項１０に記載の電圧発生回路。 - 前記抵抗手段は、前記第１の中間ノードと前記第２の入力との間に、複数の抵抗が直列に接続されたことを特徴とする請求項３２または請求項３３に記載の電圧発生回路。
- 前記抵抗手段は、前記第１の中間ノードと前記第２の入力との間に、ゲートとドレインが接続され、基板とソースが接続された複数の第１導電型の第１０のトランジスタが直列に接続されたことを特徴とする請求項３２または請求項３３に記載の電圧発生回路。
- 前記制御電圧発生回路は、前記第１の出力と前記第３の入力との間に、複数の抵抗が直列に接続されたことを特徴とする請求項３２または請求項３３に記載の電圧発生回路。
- 前記制御電圧発生回路は、前記第１の出力と前記第３の入力との間に、ゲートとドレインとが接続され、ソースと基板とが接続された第１導電型の第１０のトランジスタが１つ以上直列に接続されたことを特徴とする請求項３２または請求項３３に記載の電圧発生回路。
- 前記カレントミラー回路は、
ソースが前記第１の入力に接続され、ゲートとドレインが前記第１の中間ノードに接続された第１導電型の第１１のトランジスタと、
ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが前記第１の出力に接続された第１導電型の第１２のトランジスタと、を有することを特徴とする請求項３２に記載の電圧発生回路。 - 前記カレントミラー回路は、前記第１の入力と前記第１の中間ノードとの間に直列に接続された複数の抵抗と、
ソースが前記第１の入力に接続され、ゲートが第１の中間ノードに接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする請求項３２に記載の電圧発生回路。 - 前記カレントミラー回路は、
ソースが前記第１の入力に接続され、ゲートとドレインが前記第１の中間ノードに接続された第１導電型の第１１のトランジスタと、
ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、
ソースが前記第２の中間ノードに接続され、ゲートが前記抵抗手段の任意の端子に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする請求項３２に記載の電圧発生回路。 - 前記カレントミラー回路は、
前記第１の入力と前記第１の中間ノードとの間に直列に接続された複数の抵抗と、
ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、
ソースが前記第２の中間ノードに接続され、ゲートが前記抵抗手段の任意の端子に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする請求項３２に記載の電圧発生回路。 - 前記カレントミラー回路は、
ソースが前記第１の入力に接続され、ゲートとドレインが前記第１の中間ノードに接続された第１導電型の第１１のトランジスタと、
ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、
ソースが前記第２の中間ノードに接続され、ゲートが前記第４の入力に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする請求項３３に記載の電圧発生回路。 - 前記カレントミラー回路は、
前記第１の入力と前記第１の中間ノードとの間に直列に接続された複数の抵抗と、
ソースが前記第１の入力に接続され、ゲートが前記第１の中間ノードに接続され、ドレインが第２の中間ノードに接続された第１導電型の第１２のトランジスタと、ソースが前記第２の中間ノードに接続され、ゲートが前記第４の入力に接続され、ドレインが前記第１の出力に接続された第１導電型の第１３のトランジスタと、を有することを特徴とする請求項３３に記載の電圧発生回路。 - 電源電圧より高い電圧を発生させる昇圧回路と、電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路と、を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
第１の外部電圧印加信号によって外部印加電圧と前記電源電圧を切り替える手段を有する第１の外部電圧印加回路と、
第１１の入力が前記昇圧回路の出力に接続され、第１２の入力が前記第１の外部電圧印加回路の出力に接続され、第１３の入力がグランドに接続され、第１の出力に第１の制御電圧を発生させる第１の電圧変動検知回路と、
前記第１の制御電圧と前記参照電圧とを比較する第１の差動増幅回路と、
前記第１の差動増幅回路の出力に応じて前記昇圧回路の出力電圧を制御する第１のクランプ回路と、
第２の外部電圧印加信号によって前記外部印加電圧と前記電源電圧を切り替える手段を有する第２の外部電圧印加回路と、
第３１の入力が前記電源に接続され、第３２の入力が前記負昇圧回路の出力に接続され、第３３の入力がグランドに接続され、第３の出力に第３の制御電圧を発生させる第３の電圧変動検知回路と、
前記第３の制御電圧と前記参照電圧とを比較する第３の差動増幅回路と、
前記第３の差動増幅回路の出力に応じて前記負昇圧回路の出力電圧を制御する第２のクランプ回路と、を有することを特徴とする電圧発生回路。 - 電源電圧より高い電圧を発生させる昇圧回路と、電源電圧を用いてグランド電圧より低い電圧を発生させる負昇圧回路と、参照電圧を発生させる参照電圧発生回路を有し、該参照電圧を基に所望の電圧を発生させる電圧発生回路であって、
第１の外部電圧印加信号によって外部印加電圧と前記電源電圧を切り替える手段を有する第１の外部電圧印加回路と、
第１１の入力が前記昇圧回路の出力に接続され、第１２の入力が前記第１の外部電圧印加回路の出力に接続され、第１３の入力がグランドに接続され、第１の出力に第１の制御電圧を発生させる第１の電圧変動検知回路と、
前記第１の制御電圧と前記参照電圧とを比較する第１の差動増幅回路と、前記第１の差動増幅回路の出力に応じて前記昇圧回路の出力電圧を制御する第１のクランプ回路と、
前記昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力する第１のレベルシフト回路と、
第２１の入力が前記第１のレベルシフト回路の出力に接続され、第２２の入力が前記電源に接続され、第２３の入力が前記グランドに接続され、第２の出力に第２の制御電圧を発生させる第２の電圧変動検知回路と、
前記第２の制御電圧と前記参照電圧とを比較して前記第１のレベルシフト回路を制御することで前記第１のレベルシフト回路の出力に所望の電圧を出力させる手段を有する第２の差動増幅回路と、
第２の外部電圧印加信号によって前記外部印加電圧と前記電源電圧を切り替える手段を有する第２の外部電圧印加回路と、
第３１の入力が前記電源に接続され、第３２の入力が前記負昇圧回路の出力に接続され、第３３の入力がグランドに接続され、第３の出力に第３の制御電圧を発生させる第３の電圧変動検知回路と、
前記第３の制御電圧と前記参照電圧とを比較する第３の差動増幅回路と、
前記第３の差動増幅回路の出力に応じて前記負昇圧回路の出力電圧を制御する第２のクランプ回路と、
前記負昇圧回路の出力電圧を入力とし、レベルシフトした電圧を出力する第２のレベルシフト回路と、
第４１の入力が前記電源に接続され、第４２の入力が前記第２のレベルシフト回路の出力に接続され、第４３の入力が前記グランドに接続され、第４の出力に第４の制御電圧を発生させる第４の電圧変動検知回路と、
前記第４の制御電圧と前記参照電圧とを比較して前記第２のレベルシフト回路を制御することで前記第２のレベルシフト回路の出力に所望の負電圧を出力する手段を有する第４の差動増幅回路と、を有することを特徴とする電圧発生回路。 - 前記参照電圧発生回路は、参照電圧を発生させる参照電圧発生部と、トリミング信号を入力とし前記参照電圧の電圧レベルを変更して参照電圧を発生させるトリミング回路部と、を有することを特徴とする請求項４４または請求項４５に記載の電圧発生回路。
- 前記参照電圧発生回路は、参照電圧を発生させる参照電圧発生部と、トリミング信号を入力とし前記参照電圧の電圧レベルを変更して参照電圧を発生させる手段を有するトリミング回路部と、を有し、
前記グランド電圧を入力とし、レベルシフトした電圧を出力する第３のレベルシフト回路と、
第５１の入力が前記電源に接続され、第５２の入力が前記第３のレベルシフト回路の出力に接続され、第５３の入力が前記グランドに接続され、第５の出力に第５の制御電圧を発生させる第５の電圧変動検知回路と、
前記第５の制御電圧と前記参照電圧とを比較して前記第３のレベルシフト回路を制御することで前記第３のレベルシフト回路の出力に前記電源電圧と前記グランド電圧間の前記電源電圧より降圧した電圧を出力する第５の差動増幅回路と、を有することを特徴とする請求項４４または請求項４５に記載の電圧発生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361272A JP4274786B2 (ja) | 2002-12-12 | 2002-12-12 | 電圧発生回路 |
| US10/731,640 US6914474B2 (en) | 2002-12-12 | 2003-12-10 | Voltage boosting circuit without output clamping for regulation |
| CNB2003101097701A CN100431053C (zh) | 2002-12-12 | 2003-12-12 | 电压产生电路 |
| US11/147,257 US7113026B2 (en) | 2002-12-12 | 2005-06-08 | Voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361272A JP4274786B2 (ja) | 2002-12-12 | 2002-12-12 | 電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004192743A true JP2004192743A (ja) | 2004-07-08 |
| JP4274786B2 JP4274786B2 (ja) | 2009-06-10 |
Family
ID=32760091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002361272A Expired - Fee Related JP4274786B2 (ja) | 2002-12-12 | 2002-12-12 | 電圧発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6914474B2 (ja) |
| JP (1) | JP4274786B2 (ja) |
| CN (1) | CN100431053C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879534B2 (en) * | 2002-11-01 | 2005-04-12 | Hewlett-Packard Development Company, L.P. | Method and system for minimizing differential amplifier power supply sensitivity |
| JP2008209901A (ja) * | 2007-01-29 | 2008-09-11 | Seiko Epson Corp | 電源回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2011165312A (ja) * | 2011-04-18 | 2011-08-25 | Toshiba Corp | 半導体記憶装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649402B1 (en) * | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| JP3905101B2 (ja) * | 2004-08-20 | 2007-04-18 | 株式会社半導体理工学研究センター | 出力可変型電源回路 |
| US7154794B2 (en) * | 2004-10-08 | 2006-12-26 | Lexmark International, Inc. | Memory regulator system with test mode |
| US7362084B2 (en) * | 2005-03-14 | 2008-04-22 | Silicon Storage Technology, Inc. | Fast voltage regulators for charge pumps |
| JP2006311507A (ja) * | 2005-03-28 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 電源スイッチ回路 |
| WO2007080828A1 (ja) * | 2006-01-10 | 2007-07-19 | Rohm Co., Ltd. | 負出力レギュレータ回路及びこれを用いた電気機器 |
| DE102006047410A1 (de) * | 2006-10-06 | 2008-04-10 | Qimonda Ag | Integrierte Halbleiterschaltung mit einer Spannungspumpe zur Erzeugung positiver und negativer Ausgangsspannungen und Verfahren zum Betreiben einer integrierten Halbleiterschaltung mit einer Spannungspumpe |
| CN101282108B (zh) * | 2007-04-03 | 2010-04-07 | 联詠科技股份有限公司 | 低差动电压输出电路 |
| JP5535447B2 (ja) * | 2008-05-15 | 2014-07-02 | ピーエスフォー ルクスコ エスエイアールエル | 電源電圧降圧回路、半導体装置および電源電圧回路 |
| US7911261B1 (en) * | 2009-04-13 | 2011-03-22 | Netlogic Microsystems, Inc. | Substrate bias circuit and method for integrated circuit device |
| US9147443B2 (en) * | 2011-05-20 | 2015-09-29 | The Regents Of The University Of Michigan | Low power reference current generator with tunable temperature sensitivity |
| JP6050804B2 (ja) * | 2014-11-28 | 2016-12-21 | 力晶科技股▲ふん▼有限公司 | 内部電源電圧補助回路、半導体記憶装置及び半導体装置 |
| US9659606B2 (en) | 2014-12-17 | 2017-05-23 | Mediatek Inc. | Differential sensing circuit with dynamic voltage reference for single-ended bit line memory |
| JP6674616B2 (ja) * | 2015-06-10 | 2020-04-01 | パナソニック株式会社 | 半導体装置、半導体装置の読み出し方法、及び半導体装置を搭載したｉｃカード |
| JP2017054574A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 電圧発生回路及び半導体記憶装置 |
| CN106656179A (zh) * | 2016-12-29 | 2017-05-10 | 中国科学院微电子研究所 | 一种电压限幅电路 |
| JP2019148478A (ja) * | 2018-02-27 | 2019-09-05 | セイコーエプソン株式会社 | 電源電圧検出回路、半導体装置、及び、電子機器 |
| US10796634B2 (en) * | 2018-07-30 | 2020-10-06 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co. , Ltd. | Display control circuit, method and panel display device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769784A (en) * | 1986-08-19 | 1988-09-06 | Advanced Micro Devices, Inc. | Capacitor-plate bias generator for CMOS DRAM memories |
| JP3420606B2 (ja) * | 1993-03-15 | 2003-06-30 | 株式会社東芝 | 高電圧発生装置 |
| KR0149577B1 (ko) * | 1995-06-12 | 1998-12-01 | 김광호 | 반도체 메모리 장치의 내부 전원전압 발생회로 |
| KR0179551B1 (ko) * | 1995-11-01 | 1999-04-15 | 김주용 | 고전위 발생기 |
| EP0805456B1 (en) * | 1996-04-30 | 2004-02-11 | STMicroelectronics S.r.l. | Biasing circuit for UPROM cells with low voltage supply |
| JP3278765B2 (ja) * | 1997-11-17 | 2002-04-30 | 日本電気株式会社 | 負電圧生成回路 |
| JPH11224131A (ja) * | 1998-02-04 | 1999-08-17 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| JPH11312392A (ja) * | 1998-04-28 | 1999-11-09 | Nec Corp | レベル検出回路 |
| JP3471718B2 (ja) | 1999-06-04 | 2003-12-02 | 松下電器産業株式会社 | 半導体集積回路 |
| KR100387266B1 (ko) * | 1999-12-28 | 2003-06-11 | 주식회사 하이닉스반도체 | 전압제어회로 |
| KR100351932B1 (ko) * | 2000-05-30 | 2002-09-12 | 삼성전자 주식회사 | 반도체 메모리 장치의 전압 감지 회로 |
| KR100352907B1 (ko) * | 2000-11-23 | 2002-09-16 | 삼성전자 주식회사 | 집적 회로 장치용 승압 회로 |
| US7095273B2 (en) * | 2001-04-05 | 2006-08-22 | Fujitsu Limited | Voltage generator circuit and method for controlling thereof |
| US7088171B2 (en) * | 2003-06-13 | 2006-08-08 | Texas Instruments Incorporated | Charge pump with constant output current |
-
2002
- 2002-12-12 JP JP2002361272A patent/JP4274786B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-10 US US10/731,640 patent/US6914474B2/en not_active Expired - Fee Related
- 2003-12-12 CN CNB2003101097701A patent/CN100431053C/zh not_active Expired - Fee Related
-
2005
- 2005-06-08 US US11/147,257 patent/US7113026B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879534B2 (en) * | 2002-11-01 | 2005-04-12 | Hewlett-Packard Development Company, L.P. | Method and system for minimizing differential amplifier power supply sensitivity |
| JP2008209901A (ja) * | 2007-01-29 | 2008-09-11 | Seiko Epson Corp | 電源回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2011165312A (ja) * | 2011-04-18 | 2011-08-25 | Toshiba Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040183587A1 (en) | 2004-09-23 |
| CN1506976A (zh) | 2004-06-23 |
| JP4274786B2 (ja) | 2009-06-10 |
| US7113026B2 (en) | 2006-09-26 |
| US6914474B2 (en) | 2005-07-05 |
| US20050231265A1 (en) | 2005-10-20 |
| CN100431053C (zh) | 2008-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4274786B2 (ja) | 電圧発生回路 | |
| US7554869B2 (en) | Semiconductor memory device having internal circuits responsive to temperature data and method thereof | |
| US7737675B2 (en) | Reference current generator adjustable by a variable current source | |
| JP4660526B2 (ja) | 負電圧検知回路を備えた半導体集積回路 | |
| KR100362700B1 (ko) | 반도체 메모리 장치의 전압 레귤레이터 회로 | |
| JP4792034B2 (ja) | 半導体装置およびその制御方法 | |
| JP4868918B2 (ja) | 基準電圧発生回路 | |
| KR100616337B1 (ko) | 전압검출회로 및 이것을 사용한 내부전압 발생회로 | |
| JP2004280923A (ja) | 内部電源回路 | |
| US20080238530A1 (en) | Semiconductor Device Generating Voltage for Temperature Compensation | |
| US20070296392A1 (en) | Bandgap reference circuits | |
| KR0141466B1 (ko) | 내부 강압회로 | |
| JP4022208B2 (ja) | 線形および飽和領域で動作可能なパワーｍｏｓｆｅｔ用電流センス | |
| US20120106267A1 (en) | Circuit for generating reference voltage of semiconductor memory apparatus | |
| JPWO2017164197A1 (ja) | レギュレータ回路 | |
| JP4854393B2 (ja) | 電圧発生回路 | |
| JP5241523B2 (ja) | 基準電圧生成回路 | |
| JP2007293545A (ja) | 電圧発生回路及びこれを備える半導体記憶装置 | |
| JP2009016929A (ja) | 負電圧検知回路及びこの負電圧検知回路を用いた半導体集積回路装置 | |
| US6559710B2 (en) | Raised voltage generation circuit | |
| JP3705727B2 (ja) | ホール素子バイアス回路 | |
| JP2004297965A (ja) | 電源制御用半導体集積回路 | |
| KR100748459B1 (ko) | 반도체 메모리의 벌크 전압 레벨 감지 장치 | |
| US7834682B2 (en) | Reference voltage generation circuit and semiconductor storage apparatus using the same | |
| US8582385B2 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081022 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |