KR100387266B1 - 전압제어회로 - Google Patents
전압제어회로 Download PDFInfo
- Publication number
- KR100387266B1 KR100387266B1 KR10-1999-0063952A KR19990063952A KR100387266B1 KR 100387266 B1 KR100387266 B1 KR 100387266B1 KR 19990063952 A KR19990063952 A KR 19990063952A KR 100387266 B1 KR100387266 B1 KR 100387266B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- signal
- output
- charge pump
- unit
- Prior art date
Links
- 238000005086 pumping Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Abstract
본 발명에 따른 전압제어 회로는, 입력되는 클럭신호에 따라 전압을 발생시키는 차지펌프, 차지펌프에 입력되는 클럭신호의 주기를 결정하기 위한 발진부 및 차지펌프에 발생된 전압을 감지하여 일정한 전압이 되었을 경우 발진부가 상기 차지펌프에 입력되는 클럭신호의 주기를 가변시킬 수 있도록 조정신호를 출력하는 조정부를 포함하여 구성된다.
Description
본 발명은 전압 제어회로에 관한 것으로, 상세하게는 플래시 이이피롬(Flash EEPROM)의 프로그램시 이용되는 고전압을 제어하여 소비전력을 절감할 수 있는 전압 제어회로에 관한 것이다.
플래시 이이피롬(FLASH EEPROM)은 제어 게이트(혹은 프로그램게이트)와 기판(Substrate) 사이에 격리된 플로팅게이트(Floating)에 전자를 주입(Injection)하거나 방출(Ejection) 함으로써 프로그램 또는 소거된다.
일반적으로 NOR형 이이피롬 셀에서 전자를 주입하는 것을 프로그램이라 하는데, 채널 핫 일렉트론(Channel hot electron)방식이 주로 사용된다. 즉 제어게이트에 약 9볼트의 전압을, 드레인(Drain)에는 약 5볼트의 전압을 인가하고, 웰(Well)과 소스(Source)는 접지를 시킨다. 이 조건에서는 드레인 부근에서 핫 캐리어(Hot carry)가 발생하고, 게이트 전압에 의해 형성된 전자장(Electric field)에 의해 그 전자가 플로팅 게이트로 이동하게 된다. 이때의 프로그램 시간은 약 5㎲ ~ 10㎲ 정도이다.
그런데 외부의 단일전원(Vcc가 5볼트, 3.3볼트, 2볼트 등)을 쓰는 경우에는, 프로그램시 필요한 고전압을 발생시키기 위해 차지펌핑(Charge pumping)방법을 이용하고, 전압이 높아진 후에는 일정한 전압을 유지하는 것이 필요하다. 전술한 차지펌핑방법을 이하에서 설명하겠다.
차지펌핑을 실현하기 위한 종래의 플래시 이이피롬의 프로그램 전압 제어회로를 도 1 및 도 2를 참조하여 설명한다.
도 1에 도시된 바와 같이 종래의 프로그램 전압 제어회로는, 외부로부터 입력되는 프로그램신호(PGM)와 외부클럭 (HVOSC)에 따라 펌핑동작을 하는 차지펌프(20)와, 차지펌프(20)의 출력전압을 조절하기 위한 조정부(30)로 구성된다. 그리고 조정부(30)는, 도 2에 도시된 바와 같이 차지펌프(20)로부터 출력되는 전압을 분배하는 전압분배부(31)와, 기준전압을 발생시키는 기준전압발생부(32)와, 전압분배부에서 분배된 분배전압(REGLEVEL)과 기준전압발생부(32)에서 발생된 기준전압(REGREF)을 비교하여 그 출력에 따라 리크경로(34)를 제어하기 위한 비교기(33)로 구성된다.
프로그램신호(PGM)에 의해 차지펌프(20) 및 조정부(30)가 인에이블(Enable) 된다. 차지펌프(20)는 외부클럭(HVOSC)에 따라 펌핑동작을 시작하여 펌핑전압(VPPI)을 생산한다.
차지펌프(20)에서 출력되는 펌핑전압(VPPI)은 조정부(30)로 입력된다. 펌핑 전압(VPPI)은 전압분배부(31)에서 분배된 다음 비교기(33)로 입력된다. 비교기(33)에서는 전압분배부(31)에 의해 분배된 전압(REGLEVEL)과 기준전압발생부(32)에서 생성된 기준전압(REGREF)을 비교한다.
비교결과 분배전압(REGLEVEL)이 기준전압(REGREF) 이상이 되면 하이신호를 출력한다. 이 하이신호에 의해 트랜지스터가 턴-온되어 리크경로(34)를 통해 여분의 전하(Charge)가 디스차지(Discharge)된다.
도 3은 전압의 상승을, 3b는 전류의 소모를 나타내는 시뮬레이션 결과로서 차지펌프(20)의 출력전압이 9볼트를 전후해서 전류소모가 비슷함을 알 수 있다.
즉, 전압이 상승할 때나 전압을 유지할 때나 차지펌프(Charge Pump)는 동일한 주기로 작동하기 때문에, 프로그램시작부터 끝까지 항상 일정한 양의 전류가 계속 소모되어 소비전력이 큰 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로써, 원하는 전압에 도달했을 때 제어신호를 발생시키고 그 제어신호에 의해 차지펌프의 동작주기를 늘림으로써, 전류의 소모를 감소시킬 수 있는 전압 제어회로를 제공하는데 목적이 있다.
전술한 목적을 달성하기 위하여 본 발명에 따른 전압 제어회로는, 플래시 이이피롬의 프로그램 전압 제어회로에 있어서, 입력되는 클럭신호에 따라 전압을 발생시키는 차지펌프, 차지펌프에 입력되는 클럭신호의 주기를 결정하기 위한 발진부 및 차지펌프에 발생된 전압을 감지하여 일정한 전압이 되었을 경우 발진부가 상기 차지펌프에 입력되는 클럭신호의 주기를 가변시킬 수 있도록 조정신호를 출력하는 조정부를 포함하여 구성된 것을 특징을 한다.
도 1은 종래의 플래시 이이피롬의 프로그램 전압 제어회로도.
도 2는 도 1의 조정부의 상세회로도.
도 3a 및 3b는 종래의 플래시 이이피롬 프로그램 전압 제어회로의 출력파형.
도 4는 본 발명에 따른 플래시 이이피롬의 프로그램 전압 제어회로도.
도 5a는 도 4의 조정부의 제1실시예.
도 5b는 도 4의 조정부의 제2실시예.
도 6은 본 발명에 따른 플래시 이이피롬 프로그램 전압 제어회로의 발진부의 회로도.
도 7a, 7b 및 7c는 본 발명에 따른 플래시 이이피롬 프로그램 전압 제어회로의 출력파형.
* 도면의 주요 부분에 대한 부호의 설명 *
50:발진부 70:차지펌프
100,200:조정부 110,210:전압분배부
120,220:기준전압발생부 131,231:리크경로제어부
140,240:조정신호제어부
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하겠다.
도 4를 참조하면, 플래시 이이피롬의 컨트롤부분은, 외부로부터 입력되는 프로그램 신호(PGM)에 따라서 인에이블 되며 제1 및 제2차지펌프(71 및 72)로 구성되는 차지펌프부(70)와, 차지펌프부(70)에서 발생된 고전압과 기준전압을 비교하여 후술하는 발진부(50)에서 출력되는 신호의 주기를 제어하는 신호를 발생시키는 조정부(100)와, 외부로부터 입력되는 신호와 조정부(100)에서 출력되는 신호(HVPP)에 따라서 차지펌프부(70)를 구동하는 신호를 발생시키는 발진부(50)로 구성된다.
전술한 조정부(100)는 두 가지 실시예로 들 수 있는데, 먼저 도 5a에 도시한 바와 같이 조정부의 제1실시예는 다음과 같다.
조정부(100)는 크게 나누어, 외부로부터 전압을 인가받아 기준전압을 발생시키는 기준전압발생부(120)와, 차지펌프부(70)에서 발생된 고전압을 분배하는 전압분배부(110)와, 기준전압발생부(120)에서 발생된 기준전압과 전압분배부(110)에서 분배된 전압을 비교하여 발진부의 클럭의 주기를 조정하는 조정신호를 발생시키는 조정신호제어부(140)로 구성된다.
먼저, 전압분배부(110)는 입력되는 전압(VPPI)을 분배하기 위해 전압분배부(11)의 출력단자와 그라운드 사이에 직렬접속된 다수개의 PMOS트랜지스터(P1 내지 P9)와 NMOS트랜지스터(N1)로 구성된다. 포트(EN)를 통해 입력되는 프로그램신호(PGM)에 따라서 NMOS트랜지스터(N1)가 턴-온되면, 전압(VPPI)은 접속된 소자수에 따라 분배되고 그 분배된 전압(REGLEVEL)은 리크경로제어부(131)와 조정신호제어부(140)로 입력된다.
기준전압발생부(120)는 프로그램신호(PGM)와 외부기준전압(VREF)을 입력받아 기준전압(REG-REF)을 출력단으로 출력하며, 기준전압 발생부(12)의 출력단은 리크경로제어부(131)로 직접 접속됨과 동시에 기준전압발생부(110)에서 출력되는 전압(REG-REF)을 분배하기 위해 저항(R1 및 R2)을 통해 그라운드에 접속된다. 그리고 저항(R1 및 R2)에 의해 분배된 전압(HVPPREF)은 조정신호제어부(140)로 입력된다.
조정신호제어부(140)는 조정신호발생부(141)와 다수개의 인버터소자(I1 내지 I4)를 직렬로 접속시킨 딜레이부(142)를 구비하는데, 딜레이부(142)의 최종 인버터(I4)의 출력단과 조정신호발생부(141)의 출력단은 NAND 게이트(NAND 게이트)(A1)의 입력단으로 접속된다. 또한 NAND 게이트(A1)의 출력단에는 인버터(I5)가 접속되고 인버터(I5)의 출력단은 도 4의 발진부(50)로 접속된다.
또한 조정부(100)는 리크경로제어부(131)를 구비하는데, 리크경로제어부(131)의 포트(EN)에는 프로그램신호(PGM)가 입력되고, 포트(IP2)에는 전압분배부(110)에 의해 분배된 전압(REGLEVEL)이 입력되며, 포트(IP1)는 기준전압발생부(120)의 출력단이 접속된다. 리크경로제어부(B1)의 출력단에는 NMOS트랜지스터(N3)와 고전압트랜지스터(N4)로 이루어지는 리크경로(132)가 접속된다. NMOS트랜지스터(N3)의 드래인과 단자(HVIN)사이에는 고전압트랜지스터(N4)가 접속된다.
도 5b는, 조정부의 제2실시예를 나타내는데, 변형된 전압분배부(210)를 포함한다. 제 2실시예의 전압분배부는 다수개의 저항(R3 내지 R5)과 NMOS트랜지스터(N5)가 직렬로 접속되어 있으며, 제1분배전압(REGLEVEL1)과 제2분배전압(REGLEVEL2)을 출력한다. 그리고 각 분배전압의 출력단은 조정신호발생부(241)와 리크경로제어부(231)로 각각 접속된다.
한편 도 6을 참조하면, 발진부(50)는 외부클럭과 조정부의 조정신호를 입력받아 차지펌프부(70)의 동작주기를 결정하는 클럭(OSC)를 출력하는데, 조정신호제어부의 출력신호(HVPP)(하이 혹은 로우신호)에 따라서 외부클럭(HVOSC) 혹은 내부발생신호를 클럭(OSC)으로써 출력한다. 그러기 위해서 발진부(50)는, 외부클럭(HVOSC)을 입력받아 그 외부클럭(HVOSC)의 주기를 예를 들어 2배로 늘려주는 주기변환부(51)를 구비하며, 조정신호(HVPP)에 따라서 외부클럭(HVOSC) 혹은 주기변환부(51)의 출력신호를 선택적으로 출력하기 위한 스위칭부를 포함하는데 스위칭부는트랜스미션 게이트(T1 및 T2)와 인버터(I11,I12)를 구비한다.
이하에서는 전술한 구성에 따른 동작을 상세하게 설명하겠다.
플래시 이이피롬의 프로그램시 외부로부터 프로그램신호(PGM)와 외부클럭(HVOSC)이 입력되는데, 프로그램신호(PGM)가 입력되면 그 신호는 차지펌프부(70)와 조정부(100)로 입력된다. 그리고, 발진부(50)에는 전술한 외부클럭(HVOSC)과 조정부(100)로부터 출력되는 조정신호(HVPP)가 입력되는데, 발진부(50)는 그 외부클럭과 조정신호에 따라서 차지펌프부(70)의 동작주기를 결정하는 클럭(OSC)을 출력한다. 최초에는 조정부(100)로부터 출력되는 조정신호(HVOSC)는 로우신호가 되는데, 그 로우신호는 트랜지스터(P11)의 게이트에 인가될 뿐만 아니라 인버터(I11)에 의해 하이신호로 변환되어 트랜지스터(P10)과 트랜지스터(N10)의 게이트에 인가된다.
그에 따라 트랜지스터(N10)과 트랜지스터(P11)이 턴-온되고 외부클럭(HVOSC)이 인버터(I12)를 거쳐 클럭(OSC)으로써 출력된다.
발진부(50)에서 출력되는 클럭(OSC)은 차지펌프부(70)로 입력되는데, 차지펌프부(70)는 프로그램신호(PGM)와 클럭(OSC)에 의해 동작이 결정되며, 고전압(VPPI)을 조정부(100)의 포트(HVIN)로 출력한다.
조정부(100)의 제1실시예에 따른 본 발명의 작동은 다음과 같다. 전압분배부(110)는 포트(HVIN)으로 입력된 전압(VPPI)을 접속된 모스 다이오드 체인(MOS Diode chain)(P1 내지 P9)에 의해 분배하는데, 전압(VPPI)은 다이오드의 수(N)에 따라서 전압(VPPI)/다이오드의 수(N)에 의해 분배되어 분배전압(REGLEVEL)을 생성한다.
그리고 조정부(100)의 포트(EN)로 입력된 프로그램신호(PGM)는 기준전압발생부(120)의 포트(EN)로 입력되고 그에 따라서 기준전압발생부(120)는 인에이블(Enable)상태가 된다.
기준전압발생부(120)는 제1비교전압(REGREF)을 출력하는데, 이 제1비교전압(REGREF)은 리크경로제어부(131)로 입력되며, 저항(R1)과 저항(R2)에 의해 제2비교전압(HVPPREF)으로 분배되어 조정신호발생부(141)로 입력된다. 이때 제2비교전압(HVPPREF)은 제1기준전압(REGREF)의 약 90~95%에 해당하는 전압이 되도록 저항(R1)과 저항(R2)의 저항비를 설정한다.
리크경로제어부(131)는 기준전압발생부(120)로부터 제1비교전압(REGREF)을 입력받고, 전압분배부(110)로부터 분배전압(REGLEVEL)을 입력받는데, 포트(EN)로 입력되는 프로그램신호(PGM)에 의해 이네이블(Enable) 된다.
리크경로제어부(131)는 인에이블(Enable) 되면서 제1비교전압(REGREF)과 분배전압(REGLEVEL)을 비교하여 분배전압(REGLEVEL)이 제1비교전압 이상이 되면 하이신호를 출력하고 이하이면 로우신호를 출력한다.
리크경로제어부(131)에서 하이신호가 출력되면 리크경로(leak path)(132)가 동작되는데, 즉 트랜지스터(N3)가 턴-온 되고, 트랜지스터(N4)가 턴-온 되어 전류가 흐르게 되므로 즉 전하(Charge)가 디스차지된다. 전하가 디스차지되면 차지펌프에서 발생된 전압은 낮아지게 된다.
전압이 낮아지게 되면 전압분배부(110)에서 출력되는 분배전압(REFLEVEL)이 낮아지게 되어 리크경로제어부(131)로 입력되는 제1기준전압(REGREF) 이하로 떨어지게 된다. 그렇게 되면 리크경로제어부(131)는 로우신호를 출력하는데, 그에 따라서 리크경로(132)의 트랜지스터(N3)와 트랜지스터(N4)는 턴-오프된다. 트랜지스터(N3 및 N4)가 턴-오프되면 전하가 흐르는 리크경로(132)가 차단되며, 다시 전압분배부(110)의 분배전압(REGLEVEL)은 상승하게 된다.
한편 조정신호제어부(140)의 동작은 다음과 같다.
조정신호발생부(141)는 제2비교전압(HVPPREF)과 분배전압(REGREF)을 입력받고 프로그램신호(PGM)를 입력받는데, 조정신호발생부(141)는 프로그램신호(PGM)에 의해 인에이블(Enable)상태가 된다. 조정신호발생부(141)가 인에이블상태가 되면, 분배전압(REGREF)과 제2비교전압(HVPPREF)을 비교하고 분배전압이 제2비교전압에 이르면 하이신호를 NAND 게이트(A1)의 일측입력단자로 출력한다.
이때 프로그램신호(PGM)는 하이신호로써 딜레이부(142)로도 입력되는데, 딜레이부(142)는 입력되는 신호를 소정시간, 즉 소자들이 딜레이하는 시간만큼 딜레이 시킨 후 NAND게이트(A1)의 타측입력단으로 출력한다.
그러면 NAND게이트(A1)의 입력단으로는 모두 하이신호가 입력되는데, 그에 따라서 NAND게이트(A1)는 로우신호를 출력하게 되고, 인버터(I5)는 그 로우신호를 하이신호로 변환시켜 발진부(50)로 출력한다. 따라서 조정신호(HVPP)가 로우신호에서 하이신호로 변환된다.
한편 하이신호인 조정신호(HVPP)가 발진부(50)로 입력됨에 따라서, 트랜지스터(P11)의 게이트에 하이신호가 인가되고 트랜지스터(N10)의 게이트에는 인버터(I11)를 통하여 로우신호가 인가되는데, 그에 따라서 트랜지스터(P11)(N10)는 턴-오프 된다. 또한 트랜지스터(N9)의 게이트에는 하이신호가 입력되고 트랜지스터(P10)의 게이트에는 인버터(I11)를 통하여 로우신호가 인가되는데, 그에 따라서 트랜지스터(N10)(P10)이 턴-온 되어 주기변환부(51)의 포트(Qa)에서 출력되는 신호가 인버터(I12)를 통하여 클럭(OSC)으로써 출력된다. 이때 출력되는 신호의 주기는 외부클럭(HVOSC)이 출력될 때의 신호의 주기에 비하여 2배가 된다.
클럭(OSC)의 주기가 바뀌게 되면 차지펌프부(70)의 동작주기가 바뀌게 되는데, 클럭(OSC)의 주기가 늘어나면 차지펌프부(70)의 동작주기 역시 늘어나게 되어 차지펌프부(70)의 출력전압이 감소하게 된다. 또한 전류의 소모량이 감소하게 된다.
차지펌프부(70)의 출력전압이 감소하게 되면 전압분배부(110)의 분배전압 (REGLEVEL)이 감소하게 되는데, 그에 따라서 조정신호발생부(141)로 입력되는 제2기준전압(HVPPREF)보다 분배전압(REGLEVEL)이 더 낮아진다. 그리하여 최종적으로조정신호(HVPP)는 로우신호가 출력된다.
조정신호(HVPP)가 로우신호로 발진부(50)로 입력되면, 트랜지스터(P11)의 게이트에 로우신호가 인가되고 트랜지스터(N10)의 게이트에는 인버터(I11)을 통하여 하이신호가 인가되는데, 그에 따라서 트랜지스터(P11)(N10)는 턴-온 된다. 또한 트랜지스터(N9)의 게이트에는 로우신호가 입력되고 트랜지스터(P10)의 게이트에는 인버터(I11)를 통하여 하이신호가 인가되는데, 그에 따라서 트랜지스터(N10)(P10)가 턴-오프 되어 외부클럭(HVOSC)이 클럭(OSC)으로써 출력되어 주기가 짧아지게 된다. 클럭(OSC)의 주기가 짧아지면 차지펌프부(70)의 동작주기 역시 짧아져서 차지펌프부(70)의 출력전압이 상승하게 된다.
전술한 바와 같이 리크경로제어부(131)와 조정신호제어부(140)의 동작에 따라서 차지펌프부(70)의 출력전압은 항상 일정하게 유지될 뿐만 아니라, 전류소모를 줄일 수 있다. 리크경로제어부(131)로 입력되는 제1기준전압(REGREF)보다 조정신호발생부(141)로 입력되는 제2기준전압(HVPPREF)이 더 낮기 때문에, 차지펌프부(70)의 출력전압이 상승하게 되면 리크경로제어부(131)가 동작하기 전에 조정신호제어부에서 조정신호가 출력되어 전류의 흐름을 방지하며 차지펌프의 출력전압을 일정하게 유지할 수 있다. 이때 전술한 딜레이부(142)의 딜레이시간을 조정함에 따라서 리크경로제어부(131)와 조정신호제어부(140)의 동작시간차를 조정할 수 있다.
이하에서는 조정부의 제2실시예에 따라 본 발명을 설명하겠다.
조정부의 제2실시예는 전압분배부(210)를 다수개의 저항(R3)(R4)(R5)과 트랜지스터(N5)를 이용하여 구성한 것이다. 전압분배부(210)는 저항(R3)(R4)(R5)의 저항비에 따라서 리크경로제어부(231)로 인가되는 제1분배전압(REGLEVEL1)과 조정신호발생부(241)로 인가되는 제2분배전압(REGLEVEL2)을 출력하는데, 조정부의 제1실시예와 같은 동작을 하도록 제2분배전압이 제1분배전압보다 약 5~10% 크도록 저항(R3)(R4)(R5)의 저항비를 설정한다. 또한 기준전압발생부(220)에서 출력되는 기준전압(REGREF)은 리크경로제어부(231)와 조정신호발생부(241)로 똑같이 입력된다. 그리고 나머지 동작은 전술한 조정부의 제1실시예와 동일하다.
한편, 전술한 동작에 따른 차지펌프의 출력전압과 조정부에서 출력되는 조정신호 그리고 전류소모 상태를 도 7을 참조하여 살펴보면 다음과 같다.
도 7a, 7b를 참조하면, 차지펌프부(70)의 출력전압(VPPI)이 9볼트가 되기 전까지는 조정신호(HVPP)는 로우신호 상태가 되고 클럭(OSC)으로는 외부클럭(HVOSC)의 신호가 반전되어 출력되고, 출력전압(VPPI)이 9볼트가 되면 조정신호(HVPP)는 하이신호 상태가 되어 주기가 늘어난 상태의 신호가 클럭(OSC)으로 출력된다.
도 7c를 참조하면, 출력전압(VPPI)이 9볼트가 되고 클럭(OSC)의 주기가 늘어난 시점, 즉 약 1.8㎲ 전 후의 전류소모량이 다름을 알 수 있다. 즉, 차지펌프부(70)의 출력전압(VPPI)이 9볼트에 도달한 후에는 전류소모가 감소됨을 알 수 있다.
전술한 바와 같이 본 발명에 따른 전압 제어회로에 의하면, 플래시 이이피롬의 프로그램시 전압을 발생시키는 차지펌프와, 차지펌프의 동작신호의 주기를 가변시킬 수 있도록 외부클럭을 입력받아 주기를 변환시키는 주기변환부 그리고 조정신호에 의하여 외부클럭과 주기변환부의 출력신호가 선택적으로 출력되도록 하는 스위칭부를 포함하는 발진부와, 차지펌프에서 출력되는 전압을 분배하는 전압분배부와 전압분배부의 출력전압을 비교하기 위한 기준전압을 발생시키는 기준전압발생부와 전압분배부에서 분배된 전압과 제1기준전압을 비교하여 그 결과에 따라서 리크경로의 동작을 제어하는 리크경로제어부와, 제1기준전압보다는 낮게 설정된 제2기준전압을 비교하여 그 결과에 따라서 조정신호를 출력하는 조정신호제어부를 포함하는 조정부를 구비하고, 플래시 이이피롬의 프로그램시 차지펌프의 출력전압이 일정 전압이 되면 차지펌프의 동작주기를 결정하는 신호의 주기를 늘림으로써 소비전력을 절감할 수 있다.
Claims (3)
- 외부 클럭신호를 입력받아 상기 외부 클럭신호의 주기를 가변시키는 주기변환부;상기 외부 클럭신호와 상기 주기변환부의 출력신호 중 어느 하나를 선택적으로 출력하는 스위칭부;상기 스위칭부로부터 출력되는 출력신호에 따라 구동되어 펌핑전압을 발생시키는 차지펌프; 및상기 펌핑전압을 검출하고, 검출된 펌핑전압의 크기에 따라 상기 차지펌프의 구동을 선택적으로 제어하기 위하여 상기 검출된 펌핑전압의 크기에 따라 조정신호를 상기 스위칭부로 출력하는 조정부를 포함하되,상기 스위칭부는 상기 조정신호에 따라 제어되어 상기 외부 클럭신호와 상기 주기변환부의 출력신호 중 어느 하나를 선택하여 출력하는 것을 특징으로 하는 플래시 이이피롬의 프로그램 전압 제어회로.
- 제 1항에 있어서,상기 조정부는, 상기 차지펌프에서 출력되는 전압을 분배하는 전압분배부와, 상기 전압분배부의 출력전압을 비교하기 위한 기준전압을 발생시키는 기준전압발생부와, 상기 전압분배부에서 분배된 전압과 상기 기준전압발생부에서 발생된 제1기준전압을 비교하여 그 결과에 따라서 리크경로의 동작을 제어하는 리크경로제어부와, 상기 분배된 전압과 상기 제1기준전압보다는 낮게 설정된 제2기준전압을 비교하여 그 결과에 따라서 상기 조정신호를 출력하는 조정신호제어부를 구비하는 것을 특징으로 하는 전압 제어회로.
- 삭제
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0063952A KR100387266B1 (ko) | 1999-12-28 | 1999-12-28 | 전압제어회로 |
US09/722,491 US6282108B1 (en) | 1999-12-28 | 2000-11-28 | Voltage control circuit |
JP2000384780A JP4062395B2 (ja) | 1999-12-28 | 2000-12-19 | 電圧制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0063952A KR100387266B1 (ko) | 1999-12-28 | 1999-12-28 | 전압제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010061456A KR20010061456A (ko) | 2001-07-07 |
KR100387266B1 true KR100387266B1 (ko) | 2003-06-11 |
Family
ID=19631271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0063952A KR100387266B1 (ko) | 1999-12-28 | 1999-12-28 | 전압제어회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6282108B1 (ko) |
JP (1) | JP4062395B2 (ko) |
KR (1) | KR100387266B1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7546172B1 (en) * | 2000-06-14 | 2009-06-09 | Marvell International Ltd. | Apparatus, method, and computer program product for recording and reproducing digital data |
JP2002238243A (ja) * | 2001-02-07 | 2002-08-23 | Seiko Epson Corp | Dc/dcコンバータおよび液晶用電源装置 |
KR100471181B1 (ko) * | 2002-08-20 | 2005-03-10 | 삼성전자주식회사 | 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치 |
JP4274786B2 (ja) * | 2002-12-12 | 2009-06-10 | パナソニック株式会社 | 電圧発生回路 |
KR100542708B1 (ko) * | 2003-05-28 | 2006-01-11 | 주식회사 하이닉스반도체 | 고전압 발생기 |
JP4749076B2 (ja) * | 2005-07-27 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20080147357A1 (en) * | 2006-12-15 | 2008-06-19 | Iintrinisyc Software International | System and method of assessing performance of a processor |
KR101435164B1 (ko) * | 2008-05-14 | 2014-09-02 | 삼성전자주식회사 | 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치 |
CN102097131B (zh) * | 2009-12-15 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 电压生成电路 |
KR101197463B1 (ko) * | 2010-08-18 | 2012-11-09 | 주식회사 실리콘웍스 | 액정표시장치의 전원공급 회로 |
US8872552B2 (en) | 2012-09-29 | 2014-10-28 | Infineon Technologies Austria Ag | High-side semiconductor-switch low-power driving circuit and method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5582319A (en) * | 1978-12-15 | 1980-06-21 | Citizen Watch Co Ltd | Voltage control circuit |
JPS55140185A (en) * | 1979-04-20 | 1980-11-01 | Citizen Watch Co Ltd | Voltage controlling circuit of electronic clock |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
US5164889A (en) * | 1991-10-10 | 1992-11-17 | Samsung Semiconductor, Inc. | Gate multiplexed low noise charge pump |
JP3420606B2 (ja) * | 1993-03-15 | 2003-06-30 | 株式会社東芝 | 高電圧発生装置 |
JP3884810B2 (ja) * | 1997-01-21 | 2007-02-21 | 株式会社ルネサステクノロジ | 高電圧発生装置 |
DE69819381T2 (de) * | 1997-02-03 | 2004-09-09 | Denso Corp., Kariya | Ladungspumpenschaltung |
TW423162B (en) * | 1997-02-27 | 2001-02-21 | Toshiba Corp | Power voltage supplying circuit and semiconductor memory including the same |
KR100264959B1 (ko) * | 1997-04-30 | 2000-10-02 | 윤종용 | 반도체 장치의 고전압발생회로 |
-
1999
- 1999-12-28 KR KR10-1999-0063952A patent/KR100387266B1/ko not_active IP Right Cessation
-
2000
- 2000-11-28 US US09/722,491 patent/US6282108B1/en not_active Expired - Lifetime
- 2000-12-19 JP JP2000384780A patent/JP4062395B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5582319A (en) * | 1978-12-15 | 1980-06-21 | Citizen Watch Co Ltd | Voltage control circuit |
JPS55140185A (en) * | 1979-04-20 | 1980-11-01 | Citizen Watch Co Ltd | Voltage controlling circuit of electronic clock |
Also Published As
Publication number | Publication date |
---|---|
JP2001244799A (ja) | 2001-09-07 |
KR20010061456A (ko) | 2001-07-07 |
US6282108B1 (en) | 2001-08-28 |
JP4062395B2 (ja) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7724072B2 (en) | Voltage generator of semiconductor integrated circuit | |
CN101364118B (zh) | 稳压器和高压发生器 | |
US10879797B2 (en) | Voltage booster circuit with ripple control and method controlling same | |
KR100283872B1 (ko) | 정 및 부의 전원 발생용 전원 회로 | |
KR100387266B1 (ko) | 전압제어회로 | |
US7068114B2 (en) | Constant current circuit used for ring oscillator and charge pump circuit | |
US8471537B2 (en) | Low power high voltage regulator for non-volatile memory device | |
KR20080061477A (ko) | 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법 | |
US6232830B1 (en) | Circuit for the regulation of an output voltage of a charge pump device | |
KR101034613B1 (ko) | 내부전압발생회로 | |
US9733655B2 (en) | Low dropout regulators with fast response speed for mode switching | |
US7053689B2 (en) | High voltage switch circuit | |
KR100566301B1 (ko) | 내부전원 발생장치 | |
KR100455848B1 (ko) | 전압 레귤레이션 회로 | |
KR100480555B1 (ko) | 반도체메모리장치의승압전압클램프회로및승압전압클램프방법 | |
KR100908536B1 (ko) | 고전압 발생기의 전류 소모 방지 장치 | |
KR101005129B1 (ko) | 레귤레이터 회로 | |
KR100193895B1 (ko) | 챠지펌프 회로 | |
KR19980028165A (ko) | 불휘발성 반도체 메모리장치의 음의 전압발생회로 | |
KR100607658B1 (ko) | 비휘발성 메모리 소자의 차지 펌프 회로 | |
KR19990002891A (ko) | 플래쉬 메모리 장치 | |
KR101040001B1 (ko) | 전압 공급 회로 | |
KR20110130156A (ko) | 전압 검출기 | |
KR100629962B1 (ko) | 플래쉬 메모리 셀의 드레인 전압 발생 회로 | |
KR20000034091A (ko) | 발진기를 이용한 직류 전압 발생기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140423 Year of fee payment: 12 |
|
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160422 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170425 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20180425 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |