JP4062395B2 - 電圧制御回路 - Google Patents
電圧制御回路 Download PDFInfo
- Publication number
- JP4062395B2 JP4062395B2 JP2000384780A JP2000384780A JP4062395B2 JP 4062395 B2 JP4062395 B2 JP 4062395B2 JP 2000384780 A JP2000384780 A JP 2000384780A JP 2000384780 A JP2000384780 A JP 2000384780A JP 4062395 B2 JP4062395 B2 JP 4062395B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- signal
- output
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000005086 pumping Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241000255777 Lepidoptera Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電圧制御回路に係り、より詳しくはフラッシュＥＥＲＰＯＭのプログラム時に用いられる高電圧を制御して消費電力を節減することのできる電圧制御回路に関する。
【０００２】
【従来の技術】
フラッシュＥＥＰＲＯＭは制御ゲート（或いはプログラムゲート）と基板との間に隔離されたフローティングゲートに電子を注入するか放出することにより、プログラム或いは消去される。
【０００３】
一般に、ＮＯＲ型ＥＥＲＰＯＭセルにおいて電子を注入することをプログラムというが、チャネルホットエレクトロン(Channel hot electron)方式が主に用いられる。即ち、制御ゲートには約９Ｖの電圧を、ドレーンには約５Ｖの電圧を印加し、ウェルとソースは接地させる。この条件ではドレイン付近でホットキャリアが発生し、ゲート電圧によって設けられた電場によりその電子がフローティングゲートへ移動する。この際、プログラム時間は約５μｓ〜１０μｓ程度である。
【０００４】
ところが、外部の単一電源（Ｖｃｃが５Ｖ、３.３Ｖ、２Ｖなど）を使う場合には、プログラム時に必要な高電圧を発生させるためにチャージポンピング(Charge pumping)方法を利用し、電圧が高くなった後は一定の電圧を維持することが必要である。次に、前述したチャージポンピング方法について説明する。
【０００５】
チャージポンピングを実現するための従来のフラッシュＥＥＰＲＯＭのプログラム電圧制御回路を図１及び図２に基づいて説明する。
【０００６】
図１に示すように、従来のプログラム電圧制御回路は、外部から入力されるプログラム信号ＰＧＭと外部クロックＨＶＯＳＣに基づいてポンピング動作を行なうチャージポンプ２０と、チャージポンプ２０の出力電圧を調節するための調整部３０とから構成される。そして、調整部３０は、図２に示すように、チャージポンプ２０から出力される電圧を分配する電圧分配部３１と、基準電圧を発生させる基準電圧発生部３２と、電圧分配部で分配された分配電圧ＲＥＧＬＥＶＥＬと基準電圧発生部３２から発生した基準電圧ＲＥＧＲＥＦとを比較し、その出力に基づいてリーク経路３４を制御するための比較器３１とから構成される。
【０００７】
プログラム信号ＰＧＭによってチャージポンプ２０及び調整部３０がイネーブルされる。チャージポンプ２０は外部クロックＨＶＯＳＣに基づいてポンピング動作を開始してポンピング電圧ＶＰＰＩを生産する。
【０００８】
チャージポンプ２０から出力されるポンピング電圧ＶＰＰＩは調整部３０に入力される。ポンピング電圧ＶＰＰＩは電圧分配部３１で分配された後比較器３３に入力される。比較器３３では電圧分配部３１によって分配された電圧ＲＥＧＬＥＶＥＬと基準電圧発生部３２から生成された基準電圧ＲＥＧＲＥＦとを比較する。
【０００９】
比較の結果、分配電圧ＲＥＧＬＥＶＥＬが基準電圧ＲＥＧＲＥＦ以上になると、ハイ信号を出力する。このハイ信号によってトランジスタがターンオンされてリーク経路３４を介して余分の電荷がディスチャージされる。
【００１０】
図３ａは電圧の上昇を、図３ｂは電流の消耗を表わすシミュレーション結果であり、チャージポンプ２０の出力電圧が９Ｖの時を前後として電流消耗が似ていることが分かる。
【００１１】
即ち、電圧が上昇する時とか電圧を維持する時、チャージポンプは同一の周期で作動するために、プログラムの開始から終了まで常時一定量の電流が引き続き消耗されて消費電力が大きいという問題点がある。
【００１２】
【発明が解決しようとする課題】
本発明はかかる従来の問題点を解決するためのもので、その目的は所望の電圧に達した時に制御信号を発生させ、その制御信号によってチャージポンプの動作周期を増やすことにより、電流の消耗を減少させることのできる電圧制御回路を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するための本発明に係る電圧制御回路は、入力されるクロック信号に基づいて電圧を発生させるチャージポンプと、前記チャージポンプに入力されるクロック信号の周期を決定するための発振部と、前記チャージポンプから出力される電圧を感知して一定の電圧になった場合、前記発振部が前記チャージポンプに入力されるクロック信号の周期を可変させうるように調整信号を出力する調整部と、を含み、さらに、前記発振部は、フラッシュＥＥＰＲＯＭのプログラムを行うために、外部クロックを入力として該外部クロックの周期を変換させる周期変換部を有し、かつ前記調整部から出力された調整信号によって前記外部クロックと前記周期変換部の出力信号が選択的に出力されるようにするスイッチング部を有することを特徴とする。
【００１４】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例を詳細に説明する。
【００１５】
図４を参照すると、フラッシュＥＥＲＰＯＭのコントロール部分は、外部から入力されるプログラム信号ＰＧＭに基づいてイネーブルされ、第１及び第２チャージポンプ７１及び７２から構成されるチャージポンプ部７０と、チャージポンプ部７０から発生した高電圧と基準電圧とを比較して後術の発振部５０から出力される信号の周期を制御する信号を発生させる調整部１００と、外部から入力される信号と調整部１００から出力される信号ＨＶＰＰに基づいてチャージポンプ部７０を駆動する信号を発生させる発振部５０とから構成される。
【００１６】
前記調整部１００は２つの実施例を挙げることができるが、まず図５ａに示すように、調整部の第１実施例は次の通りである。
【００１７】
調整部１００は、外部から電圧の印加を受けて基準電圧を発生させる基準電圧発生部１２０と、チャージポンプ７０から発生した高電圧を分配する電圧分配部１１０と、基準電圧発生部１２０から発生した基準電圧と電圧分配部１１０で分配された電圧とを比較して発振部のクロックの周期を調整する調整信号を発生させる調整信号制御部１４０とから構成される。
【００１８】
前記電圧分配部１１０は、入力される電圧ＶＰＰＩを分配するために電圧分配部１１０の出力端子とグラウンドとの間に直列接続された多数個のＰＭＯＳトランジスタＰ１乃至Ｐ９とＮＭＯＳトランジスタＮ１から構成される。ポートＥＮを介して入力されるプログラム信号ＰＧＭに基づいてＮＭＯＳトランジスタＮ１がターンオンされると、電圧ＶＰＰＩは接続された素子数によって分配され、その分配された電圧ＲＥＧＬＥＶＥＬはリーク経路制御部１３１と調整信号制御部１４０に入力される。
【００１９】
基準電圧発生部１２０はプログラム信号ＰＧＭと外部基準電圧ＶＲＥＦの入力を受けて基準電圧ＲＥＧ＿ＲＥＦを出力端へ出力し、基準電圧発生部１２０の出力端はリーク経路制御部１３１に直接接続されると同時に、基準電圧発生部１２０から出力される電圧ＲＥＧ＿ＲＥＦを分配するために抵抗Ｒ１及びＲ２を介してグラウンドに接続される。そして、抵抗Ｒ１及びＲ２によって分配された電圧ＨＶＰＰ＿ＲＥＦは調整信号制御部１４０に入力される。
【００２０】
調整信号制御部１４０は調整信号発生部１４１と、多数個のインバータ素子Ｉ１乃至Ｉ４を直列に接続させた遅延部１４２とを備えるが、遅延部１４２の最終インバータＩ４の出力端と調整信号発生部１４１の出力端はＮＡＮＤゲートＡ１の入力端に接続される。なお、ＮＡＮＤゲートＡ１の出力端にはインバータＩ５が接続され、インバータＩ５の出力端は図４の発振部５０に接続される。
【００２１】
また、調整部１００はリーク経路制御部１３１を備えるが、リーク経路制御部１３１のポートＥＮにはプログラム信号ＰＧＭが入力され、ポートＩＰ２には電圧分配部１１０によって分配された電圧ＲＥＧＬＥＶＥＬが入力され、ポートＩＰ１は基準電圧発生部１２０の出力端が接続される。リーク経路制御部１３１の出力端にはＮＭＯＳトランジスタＮ３と高電圧トランジスタＮ４からなるリーク経路１３２が接続される。ＮＭＯＳトランジスタＮ３のドレインと端子ＨＶＩＮとの間には高電圧トランジスタＮ４が接続される。
【００２２】
図５ｂは、調整部の第２実施例を示すが、変形された電圧分配部２１０を含む。第２実施例の電圧分配部は多数個の抵抗Ｒ３乃至Ｒ５とＮＭＯＳトランジスタＮ５が直列に接続されており、第１分配電圧ＲＥＧＬＥＶＥＬ１と第２分配電圧ＲＥＧＬＥＶＥＬ２を出力する。そして、各分配電圧の出力端は調整信号発生部２４１とリーク経路制御部２３１にそれぞれ接続される。
【００２３】
一方、図６を参照すると、発振部５０は外部クロックと調整部の調整信号を入力としてチャージポンプ部７０の動作周期を決定するクロックＯＳＣを出力するが、調整信号制御部の出力信号ＨＶＰＰ（ハイ或いはロー信号）に基づいて外部クロックＨＶＯＳＣ或いは内部発生信号をクロックＯＳＣとして出力する。そうするために、発振部５０は外部クロックＨＶＯＳＣを入力としてその外部クロックＨＶＯＳＣの周期を例えば２倍に増やす周期変換部５１を備え、調整信号ＨＶＰＰに基づいて外部クロックＨＶＯＳＣ或いは周期変換部５１の出力信号を選択的に出力するためのスイッチング部を含むが、スイッチング部は伝送ゲートＴ１及びＴ２とインバータＩ１１、Ｉ１２を備える。
【００２４】
以下、前述した構成による動作を詳細に説明する。
【００２５】
フラッシュＥＥＰＲＯＭのプログラム時に外部からプログラム信号ＰＧＭと外部クロックＨＶＯＳＣが入力されるが、プログラム信号ＰＧＭが入力されると、その信号はチャージポンプ部７０と調整部１００に入力される。そして、発振部５０には前記外部クロックＨＶＯＳＣと調整部１００からの調整信号ＨＶＰＰが入力されるが、発振部５０はその外部クロックと調整信号に基づいてチャージポンプ部７０の動作周期を決定するクロックＯＳＣを出力する。最初には調整部１００から出力される調整信号ＨＶＯＳＣはロー信号になるが、そのロー信号はトランジスタＰ１のゲートに印加されるだけでなく、インバータＩ１１によってハイ信号に変換されてトランジスタＰ１０とトランジスタＮ１０のゲートに印加される。
【００２６】
それにより、トランジスタＮ１０とトランジスタＰ１１がターンオンされ、外部クロックＨＶＯＳＣがインバータＩ１２を介してクロックＯＳＣとして出力される。
【００２７】
発振部５０から出力されるクロックＯＳＣはチャージポンプ部７０に入力されるが、チャージポンプ部７０はプログラム信号ＰＧＭとクロックＯＳＣによって動作が決定され、高電圧ＶＰＰＩを調整部１００のポートＨＶＩＮへ出力する。
【００２８】
調整部１００の第１実施例に係る本発明の作動は次の通りである。電圧分配部１１０はポートＨＶＩＮに入力された電圧ＶＰＰＩを、接続されたＭＯＳダイオードチェーン(MOS Diode chain)Ｐ１乃至Ｐ９によって分配するが、電圧ＶＰＰＩはダイオードの数Ｎに基づいて電圧ＶＰＰＩ／ダイオードの数Ｎによって分配されて分配電圧ＲＥＧＬＥＶＥＬを生成する。
【００２９】
そして、調整部１００のポートＥＮに入力されたプログラム信号ＰＧＭは基準電圧発生部１２０のポートＥＮに入力され、それにより基準電圧発生部１２０はイネーブル状態になる。
【００３０】
基準電圧発生部１２０は第１比較電圧ＲＥＧＲＥＦを出力するが、この第１比較電圧ＲＥＧＲＥＦはリーク経路制御部１３１に入力され、抵抗Ｒ１と抵抗Ｒ２によって第２比較電圧ＨＶＰＰＲＥＦに分配されて調整信号発生部１４１に入力される。この際、第２比較電圧ＨＶＰＰＲＥＦは第１基準電圧ＲＥＧＲＥＦの約９０〜９５％に該当する電圧となるように抵抗Ｒ１と抵抗Ｒ２の抵抗比を設定する。
【００３１】
リーク経路制御部１３１は基準電圧発生部１２０からの第１比較電圧ＲＥＧＲＥＦを入力とし、電圧分配部１１０からの分配電圧ＲＥＧＬＥＶＥＬを入力とするが、ポートＥＮに入力されるプログラム信号ＰＧＭによってイネーブルされる。
【００３２】
リーク経路制御部１３１はイネーブルされながら、第１比較電圧ＲＥＧＲＥＦと分配電圧ＲＥＧＬＥＶＥＬとを比較して、分配電圧ＲＥＧＬＥＶＥＬが第１比較電圧以上になると、ハイ信号を出力し、第１比較電圧以下であれば、ロー信号を出力する。
【００３３】
リーク経路制御部１３１からハイ信号が出力されると、リーク経路(leak path)１３２が動作するが、即ちトランジスタＮ３がターンオンされ、トランジスタＮ４がターンオンされて電流が流れるようになるので、電荷がディスチャージされる。電荷がディスチャージされると、チャージポンプから発生した電圧は低くなる。
【００３４】
電圧が低くなると、電圧分配部１１０からの分配電圧ＲＥＦＬＥＶＥＬが低くなってリーク経路制御部１３１に入力される第１基準電圧ＲＥＧＲＥＦ以下に落ちてしまう。そうなると、リーク経路制御部１３１はロー信号を出力するが、それによりリーク経路１３２のトランジスタＮ３とトランジスタＮ４はターンオフされる。トランジスタＮ３及びＮ４がターンオフされると、電荷の流れるリーク経路１３２が遮断され、再び電圧分配部１１０の分配電圧ＲＥＧＬＥＥＬは上昇することになる。
【００３５】
一方、調整信号制御部１４０の動作は次の通りである。
【００３６】
調整信号発生部１４１は第２比較電圧ＨＶＰＰＲＥＦと分配電圧ＲＥＧＲＥＦを入力とし、プログラムＰＧＭを入力とするが、調整信号発生部１４１はプログラム信号ＰＧＭによってイネーブル状態になる。調整信号発生部１４１がイネーブル状態になると、分配電圧ＲＥＧＲＥＦと第２比較電圧ＨＶＰＰＲＥＦとを比較し、分配電圧が第２比較電圧に至ると、ハイ信号をＮＡＮＤゲートA１の一側入力端子へ出力する。
【００３７】
この際、プログラム信号ＰＧＭはハイ信号として遅延部１４２にも入力されるが、遅延部１４２は入力される信号を所定の時間、即ち素子が遅延する時間分だけ遅延させた後、ＮＡＮＤゲートＡ１の他側入力端へ出力する。
【００３８】
そうすると、ＮＡＮＤゲートＡｌの入力端には全てハイ信号が入力されるが、それによりＮＡＮＤゲートＡｌはロー信号を出力し、インバータＩ５はそのロー信号をハイ信号に変換させて発振部５０へ出力する。従って、調整信号ＨＶＰＰがロー信号からハイ信号へ変換される。
【００３９】
一方、ハイ信号である調整信号ＨＶＰＰが発振部５０に入力されるにつれて、トランジスタＰ１１のゲートにハイ信号が印加され、トランジスタＮ１０のゲートにはインバータＩ１１を介してロー信号が印加されるが、それによりトランジスタＰ１、Ｎ１０はターンオフされる。また、トランジスタＮ９のゲートにはハイ信号が入力され、トランジスタＰ１０のゲートにはインバータＩ１１を介してロー信号が印加されるが、それによりトランジスタＮ１０、Ｐ１０がターンオンされて周期変換部５１のポートＱａから出力される信号がインバータＩ１２を介してクロックＯＳＣとして出力される。この際、出力される信号の周期は外部クロックＨＶＯＳＣが出力される時の信号の周期に比べて２倍となる。
【００４０】
クロックＯＳＣの周期が変わると、チャージポンプ７０の動作周期が変わるが、クロックＯＳＣの周期が増えると、チャージポンプ部７０の動作周期も増えて、チャージポンプ部７０の出力電圧が減少することになる。また、電流の消耗も減少する。
【００４１】
チャージポンプ部７０の出力電圧が減少すると、電圧分配部１１０の分配電圧ＲＥＧＬＥＶＥＬが減少するが、それにより調整信号発生部１４１に入力される第２基準電圧ＨＶＰＰＲＥＦより分配電圧ＲＥＧＬＥＶＥＬがさらに低くなる。それにより、最終的に、調整信号ＨＶＰＰはロー信号が出力される。
【００４２】
調整信号ＨＶＰＰがロー信号として発振部５０に入力されると、トランジスタＰ１１のゲートにロー信号が印加され、トランジスタＮ１０のゲートにはインバータＩ１１を介してハイ信号が印加されるが、それによりトランジスタＰ１１、Ｎ１０はターンオンされる。また、トランジスタＮ９のゲートにはロー信号が入力され、トランジスタＰ１０のゲートにはインバータＩ１１を介してハイ信号が印加されるが、それによりトランジスタＮ１０、Ｐ１０がターンオフされて外部クロックＨＶＯＳＣがクロックＯＳＣとして出力されて周期が短くなる。クロックＯＳＣの周期が短くなると、チャージポンプ部７０の動作周期も短くなってチャージポンプ部７０の出力電圧が上昇することになる。
【００４３】
前述したように、リーク経路制御部１３１と調整信号制御部１４０の動作に応じてチャージポンプ部７０の出力電圧は常時一定に維持されるだけでなく、電流消耗を減らすことができる。リーク経路制御部１３１に入力される第１基準電圧ＲＥＧＲＥＦより調整信号発生部１４１に入力される第２基準電圧ＨＶＰＰＲＥＦがさらに低いため、チャージポンプ部７０の出力電圧が上昇すると、リーク経路制御部１３１が動作する前に調整信号制御部から調整信号が出力されて電流の流れを防止し、チャージポンプの出力電圧を一定に維持することができる。この際、前述した遅延部１４２の遅延時間を調整することにより、リーク経路制御部１３１と調整信号制御部１４０の動作時間差を調整することができる。
【００４４】
以下、調整部の第２実施例に基づいて本発明を説明する。
【００４５】
調整部の第２実施例は電圧分配部２１０を多数個の抵抗Ｒ３、Ｒ４、Ｒ５とトランジスタＮ５を用いて構成したものである。電圧分配部２１０は抵抗Ｒ３、Ｒ４、Ｒ５の抵抗比に基づいてリーク経路制御部２３１に印加される第１分配電圧ＲＥＦＬＥＶＥＬ１と、調整信号発生部２４１に印加される第２分配電圧ＲＥＧＬＥＶＥＬ２を出力するが、調整部の第１実施例と同様の動作を行なわせるために、第２分配電圧が第１分配電圧より約５〜１０％大きくなるように抵抗Ｒ３、Ｒ４、Ｒ５の抵抗比を設定する。また、基準電圧発生部２２０から出力される基準電圧ＲＥＧＲＥＦはリーク経路制御部２３１と調整信号発生部２４１へ等しく入力される。そして、残りの動作は前述した調整部の第１実施例と同一である。
【００４６】
一方、前述した動作によるチャージポンプの出力電圧と調整部からの調整信号、そして電流消耗状態を図７に基づいて考察する。
【００４７】
図７ａ、図７ｂを参照すると、チャージポンプ部７０の出力電圧ＶＰＰＩが９Ｖになる前までは、調整信号ＨＶＰＰはロー信号状態になり、クロックＯＳＣとしては外部クロックＨＶＯＳＣの信号が反転されて出力され、出力電圧ＶＰＰＩが９Ｖになると、調整信号ＨＶＰＰはハイ信号状態になって周期が増えた状態の信号がクロックＯＳＣとして出力される。
【００４８】
図７ｃを参照すると、出力電圧ＶＰＰＩが９Ｖになり、クロックＯＳＣの周期が増えた時点、即ち約１.８μｓ前後の電流消耗量が異なることが分かる。すなわち、チャージポンプ部７０の出力電圧ＶＰＰＩが９Ｖに達した後は電流消耗が減少することが分かる。
【００４９】
【発明の効果】
前述したように、本発明に係る電圧制御回路によれば、フラッシュＥＥＰＲＯＭのプログラム時に電圧を発生させるチャージポンプと；チャージポンプの動作信号の周期を可変させうるように外部クロックを入力として周期を変換させる周期変換部と、調整信号によって外部クロックと周期変換部の出力信号が選択的に出力されるようにするスイッチング部とを含む発振部と；チャージポンプから出力される電圧を分配する電圧分配部と、電圧分配部の出力電圧を比較するための基準電圧を発生させる基準電圧発生部と、電圧分配部で分配された電圧と第1基準電圧とを比較して、その結果に基づいてリーク経路の動作を制御するリーク経路制御部と、第1基準電圧よりは低く設定された第２基準電圧を比較して、その結果に基づいて調整信号を出力する調整信号制御部とを含む調整部と；を備え、フラッシュＥＥＰＲＯＭのプログラム時にチャージポンプの出力電圧が一定電圧になると、チャージポンプの動作周期を決定する信号の周期を増やすことにより、消費電力を節減することができる。
【図面の簡単な説明】
【図１】従来のフラッシュＥＥＰＲＯＭのプログラム電圧制御回路図である。
【図２】図１の調整部の詳細回路図である。
【図３】図３ａ及び図３ｂは従来のフラッシュＥＥＰＲＯＭプログラム電圧制御回路の出力波形図である。
【図４】本発明に係るフラッシュＥＥＰＲＯＭのプログラム電圧制御回路図である。
【図５】図５ａは図４の調整部の第１実施例、図５ｂは図４の調整部の第２実施例である。
【図６】本発明に係るフラッシュＥＥＰＲＯＭプログラム電圧制御回路の発振部の回路図である。
【図７】図７ａ、図７ｂ及び図７ｃは本発明に係るフラッシュＥＥＰＲＯＭプログラム電圧制御回路の出力波形図である。
【符号の説明】
５０ 発振部
７０ チャージポンプ
１００、２００ 調整部
１１０、２１０ 電圧分配部
１２０、２２０ 基準電圧発生部
１３１、２３１ リーク経路制御部
１４０、２４０ 調整信号制御部
【発明の属する技術分野】
本発明は電圧制御回路に係り、より詳しくはフラッシュＥＥＲＰＯＭのプログラム時に用いられる高電圧を制御して消費電力を節減することのできる電圧制御回路に関する。
【０００２】
【従来の技術】
フラッシュＥＥＰＲＯＭは制御ゲート（或いはプログラムゲート）と基板との間に隔離されたフローティングゲートに電子を注入するか放出することにより、プログラム或いは消去される。
【０００３】
一般に、ＮＯＲ型ＥＥＲＰＯＭセルにおいて電子を注入することをプログラムというが、チャネルホットエレクトロン(Channel hot electron)方式が主に用いられる。即ち、制御ゲートには約９Ｖの電圧を、ドレーンには約５Ｖの電圧を印加し、ウェルとソースは接地させる。この条件ではドレイン付近でホットキャリアが発生し、ゲート電圧によって設けられた電場によりその電子がフローティングゲートへ移動する。この際、プログラム時間は約５μｓ〜１０μｓ程度である。
【０００４】
ところが、外部の単一電源（Ｖｃｃが５Ｖ、３.３Ｖ、２Ｖなど）を使う場合には、プログラム時に必要な高電圧を発生させるためにチャージポンピング(Charge pumping)方法を利用し、電圧が高くなった後は一定の電圧を維持することが必要である。次に、前述したチャージポンピング方法について説明する。
【０００５】
チャージポンピングを実現するための従来のフラッシュＥＥＰＲＯＭのプログラム電圧制御回路を図１及び図２に基づいて説明する。
【０００６】
図１に示すように、従来のプログラム電圧制御回路は、外部から入力されるプログラム信号ＰＧＭと外部クロックＨＶＯＳＣに基づいてポンピング動作を行なうチャージポンプ２０と、チャージポンプ２０の出力電圧を調節するための調整部３０とから構成される。そして、調整部３０は、図２に示すように、チャージポンプ２０から出力される電圧を分配する電圧分配部３１と、基準電圧を発生させる基準電圧発生部３２と、電圧分配部で分配された分配電圧ＲＥＧＬＥＶＥＬと基準電圧発生部３２から発生した基準電圧ＲＥＧＲＥＦとを比較し、その出力に基づいてリーク経路３４を制御するための比較器３１とから構成される。
【０００７】
プログラム信号ＰＧＭによってチャージポンプ２０及び調整部３０がイネーブルされる。チャージポンプ２０は外部クロックＨＶＯＳＣに基づいてポンピング動作を開始してポンピング電圧ＶＰＰＩを生産する。
【０００８】
チャージポンプ２０から出力されるポンピング電圧ＶＰＰＩは調整部３０に入力される。ポンピング電圧ＶＰＰＩは電圧分配部３１で分配された後比較器３３に入力される。比較器３３では電圧分配部３１によって分配された電圧ＲＥＧＬＥＶＥＬと基準電圧発生部３２から生成された基準電圧ＲＥＧＲＥＦとを比較する。
【０００９】
比較の結果、分配電圧ＲＥＧＬＥＶＥＬが基準電圧ＲＥＧＲＥＦ以上になると、ハイ信号を出力する。このハイ信号によってトランジスタがターンオンされてリーク経路３４を介して余分の電荷がディスチャージされる。
【００１０】
図３ａは電圧の上昇を、図３ｂは電流の消耗を表わすシミュレーション結果であり、チャージポンプ２０の出力電圧が９Ｖの時を前後として電流消耗が似ていることが分かる。
【００１１】
即ち、電圧が上昇する時とか電圧を維持する時、チャージポンプは同一の周期で作動するために、プログラムの開始から終了まで常時一定量の電流が引き続き消耗されて消費電力が大きいという問題点がある。
【００１２】
【発明が解決しようとする課題】
本発明はかかる従来の問題点を解決するためのもので、その目的は所望の電圧に達した時に制御信号を発生させ、その制御信号によってチャージポンプの動作周期を増やすことにより、電流の消耗を減少させることのできる電圧制御回路を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するための本発明に係る電圧制御回路は、入力されるクロック信号に基づいて電圧を発生させるチャージポンプと、前記チャージポンプに入力されるクロック信号の周期を決定するための発振部と、前記チャージポンプから出力される電圧を感知して一定の電圧になった場合、前記発振部が前記チャージポンプに入力されるクロック信号の周期を可変させうるように調整信号を出力する調整部と、を含み、さらに、前記発振部は、フラッシュＥＥＰＲＯＭのプログラムを行うために、外部クロックを入力として該外部クロックの周期を変換させる周期変換部を有し、かつ前記調整部から出力された調整信号によって前記外部クロックと前記周期変換部の出力信号が選択的に出力されるようにするスイッチング部を有することを特徴とする。
【００１４】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例を詳細に説明する。
【００１５】
図４を参照すると、フラッシュＥＥＲＰＯＭのコントロール部分は、外部から入力されるプログラム信号ＰＧＭに基づいてイネーブルされ、第１及び第２チャージポンプ７１及び７２から構成されるチャージポンプ部７０と、チャージポンプ部７０から発生した高電圧と基準電圧とを比較して後術の発振部５０から出力される信号の周期を制御する信号を発生させる調整部１００と、外部から入力される信号と調整部１００から出力される信号ＨＶＰＰに基づいてチャージポンプ部７０を駆動する信号を発生させる発振部５０とから構成される。
【００１６】
前記調整部１００は２つの実施例を挙げることができるが、まず図５ａに示すように、調整部の第１実施例は次の通りである。
【００１７】
調整部１００は、外部から電圧の印加を受けて基準電圧を発生させる基準電圧発生部１２０と、チャージポンプ７０から発生した高電圧を分配する電圧分配部１１０と、基準電圧発生部１２０から発生した基準電圧と電圧分配部１１０で分配された電圧とを比較して発振部のクロックの周期を調整する調整信号を発生させる調整信号制御部１４０とから構成される。
【００１８】
前記電圧分配部１１０は、入力される電圧ＶＰＰＩを分配するために電圧分配部１１０の出力端子とグラウンドとの間に直列接続された多数個のＰＭＯＳトランジスタＰ１乃至Ｐ９とＮＭＯＳトランジスタＮ１から構成される。ポートＥＮを介して入力されるプログラム信号ＰＧＭに基づいてＮＭＯＳトランジスタＮ１がターンオンされると、電圧ＶＰＰＩは接続された素子数によって分配され、その分配された電圧ＲＥＧＬＥＶＥＬはリーク経路制御部１３１と調整信号制御部１４０に入力される。
【００１９】
基準電圧発生部１２０はプログラム信号ＰＧＭと外部基準電圧ＶＲＥＦの入力を受けて基準電圧ＲＥＧ＿ＲＥＦを出力端へ出力し、基準電圧発生部１２０の出力端はリーク経路制御部１３１に直接接続されると同時に、基準電圧発生部１２０から出力される電圧ＲＥＧ＿ＲＥＦを分配するために抵抗Ｒ１及びＲ２を介してグラウンドに接続される。そして、抵抗Ｒ１及びＲ２によって分配された電圧ＨＶＰＰ＿ＲＥＦは調整信号制御部１４０に入力される。
【００２０】
調整信号制御部１４０は調整信号発生部１４１と、多数個のインバータ素子Ｉ１乃至Ｉ４を直列に接続させた遅延部１４２とを備えるが、遅延部１４２の最終インバータＩ４の出力端と調整信号発生部１４１の出力端はＮＡＮＤゲートＡ１の入力端に接続される。なお、ＮＡＮＤゲートＡ１の出力端にはインバータＩ５が接続され、インバータＩ５の出力端は図４の発振部５０に接続される。
【００２１】
また、調整部１００はリーク経路制御部１３１を備えるが、リーク経路制御部１３１のポートＥＮにはプログラム信号ＰＧＭが入力され、ポートＩＰ２には電圧分配部１１０によって分配された電圧ＲＥＧＬＥＶＥＬが入力され、ポートＩＰ１は基準電圧発生部１２０の出力端が接続される。リーク経路制御部１３１の出力端にはＮＭＯＳトランジスタＮ３と高電圧トランジスタＮ４からなるリーク経路１３２が接続される。ＮＭＯＳトランジスタＮ３のドレインと端子ＨＶＩＮとの間には高電圧トランジスタＮ４が接続される。
【００２２】
図５ｂは、調整部の第２実施例を示すが、変形された電圧分配部２１０を含む。第２実施例の電圧分配部は多数個の抵抗Ｒ３乃至Ｒ５とＮＭＯＳトランジスタＮ５が直列に接続されており、第１分配電圧ＲＥＧＬＥＶＥＬ１と第２分配電圧ＲＥＧＬＥＶＥＬ２を出力する。そして、各分配電圧の出力端は調整信号発生部２４１とリーク経路制御部２３１にそれぞれ接続される。
【００２３】
一方、図６を参照すると、発振部５０は外部クロックと調整部の調整信号を入力としてチャージポンプ部７０の動作周期を決定するクロックＯＳＣを出力するが、調整信号制御部の出力信号ＨＶＰＰ（ハイ或いはロー信号）に基づいて外部クロックＨＶＯＳＣ或いは内部発生信号をクロックＯＳＣとして出力する。そうするために、発振部５０は外部クロックＨＶＯＳＣを入力としてその外部クロックＨＶＯＳＣの周期を例えば２倍に増やす周期変換部５１を備え、調整信号ＨＶＰＰに基づいて外部クロックＨＶＯＳＣ或いは周期変換部５１の出力信号を選択的に出力するためのスイッチング部を含むが、スイッチング部は伝送ゲートＴ１及びＴ２とインバータＩ１１、Ｉ１２を備える。
【００２４】
以下、前述した構成による動作を詳細に説明する。
【００２５】
フラッシュＥＥＰＲＯＭのプログラム時に外部からプログラム信号ＰＧＭと外部クロックＨＶＯＳＣが入力されるが、プログラム信号ＰＧＭが入力されると、その信号はチャージポンプ部７０と調整部１００に入力される。そして、発振部５０には前記外部クロックＨＶＯＳＣと調整部１００からの調整信号ＨＶＰＰが入力されるが、発振部５０はその外部クロックと調整信号に基づいてチャージポンプ部７０の動作周期を決定するクロックＯＳＣを出力する。最初には調整部１００から出力される調整信号ＨＶＯＳＣはロー信号になるが、そのロー信号はトランジスタＰ１のゲートに印加されるだけでなく、インバータＩ１１によってハイ信号に変換されてトランジスタＰ１０とトランジスタＮ１０のゲートに印加される。
【００２６】
それにより、トランジスタＮ１０とトランジスタＰ１１がターンオンされ、外部クロックＨＶＯＳＣがインバータＩ１２を介してクロックＯＳＣとして出力される。
【００２７】
発振部５０から出力されるクロックＯＳＣはチャージポンプ部７０に入力されるが、チャージポンプ部７０はプログラム信号ＰＧＭとクロックＯＳＣによって動作が決定され、高電圧ＶＰＰＩを調整部１００のポートＨＶＩＮへ出力する。
【００２８】
調整部１００の第１実施例に係る本発明の作動は次の通りである。電圧分配部１１０はポートＨＶＩＮに入力された電圧ＶＰＰＩを、接続されたＭＯＳダイオードチェーン(MOS Diode chain)Ｐ１乃至Ｐ９によって分配するが、電圧ＶＰＰＩはダイオードの数Ｎに基づいて電圧ＶＰＰＩ／ダイオードの数Ｎによって分配されて分配電圧ＲＥＧＬＥＶＥＬを生成する。
【００２９】
そして、調整部１００のポートＥＮに入力されたプログラム信号ＰＧＭは基準電圧発生部１２０のポートＥＮに入力され、それにより基準電圧発生部１２０はイネーブル状態になる。
【００３０】
基準電圧発生部１２０は第１比較電圧ＲＥＧＲＥＦを出力するが、この第１比較電圧ＲＥＧＲＥＦはリーク経路制御部１３１に入力され、抵抗Ｒ１と抵抗Ｒ２によって第２比較電圧ＨＶＰＰＲＥＦに分配されて調整信号発生部１４１に入力される。この際、第２比較電圧ＨＶＰＰＲＥＦは第１基準電圧ＲＥＧＲＥＦの約９０〜９５％に該当する電圧となるように抵抗Ｒ１と抵抗Ｒ２の抵抗比を設定する。
【００３１】
リーク経路制御部１３１は基準電圧発生部１２０からの第１比較電圧ＲＥＧＲＥＦを入力とし、電圧分配部１１０からの分配電圧ＲＥＧＬＥＶＥＬを入力とするが、ポートＥＮに入力されるプログラム信号ＰＧＭによってイネーブルされる。
【００３２】
リーク経路制御部１３１はイネーブルされながら、第１比較電圧ＲＥＧＲＥＦと分配電圧ＲＥＧＬＥＶＥＬとを比較して、分配電圧ＲＥＧＬＥＶＥＬが第１比較電圧以上になると、ハイ信号を出力し、第１比較電圧以下であれば、ロー信号を出力する。
【００３３】
リーク経路制御部１３１からハイ信号が出力されると、リーク経路(leak path)１３２が動作するが、即ちトランジスタＮ３がターンオンされ、トランジスタＮ４がターンオンされて電流が流れるようになるので、電荷がディスチャージされる。電荷がディスチャージされると、チャージポンプから発生した電圧は低くなる。
【００３４】
電圧が低くなると、電圧分配部１１０からの分配電圧ＲＥＦＬＥＶＥＬが低くなってリーク経路制御部１３１に入力される第１基準電圧ＲＥＧＲＥＦ以下に落ちてしまう。そうなると、リーク経路制御部１３１はロー信号を出力するが、それによりリーク経路１３２のトランジスタＮ３とトランジスタＮ４はターンオフされる。トランジスタＮ３及びＮ４がターンオフされると、電荷の流れるリーク経路１３２が遮断され、再び電圧分配部１１０の分配電圧ＲＥＧＬＥＥＬは上昇することになる。
【００３５】
一方、調整信号制御部１４０の動作は次の通りである。
【００３６】
調整信号発生部１４１は第２比較電圧ＨＶＰＰＲＥＦと分配電圧ＲＥＧＲＥＦを入力とし、プログラムＰＧＭを入力とするが、調整信号発生部１４１はプログラム信号ＰＧＭによってイネーブル状態になる。調整信号発生部１４１がイネーブル状態になると、分配電圧ＲＥＧＲＥＦと第２比較電圧ＨＶＰＰＲＥＦとを比較し、分配電圧が第２比較電圧に至ると、ハイ信号をＮＡＮＤゲートA１の一側入力端子へ出力する。
【００３７】
この際、プログラム信号ＰＧＭはハイ信号として遅延部１４２にも入力されるが、遅延部１４２は入力される信号を所定の時間、即ち素子が遅延する時間分だけ遅延させた後、ＮＡＮＤゲートＡ１の他側入力端へ出力する。
【００３８】
そうすると、ＮＡＮＤゲートＡｌの入力端には全てハイ信号が入力されるが、それによりＮＡＮＤゲートＡｌはロー信号を出力し、インバータＩ５はそのロー信号をハイ信号に変換させて発振部５０へ出力する。従って、調整信号ＨＶＰＰがロー信号からハイ信号へ変換される。
【００３９】
一方、ハイ信号である調整信号ＨＶＰＰが発振部５０に入力されるにつれて、トランジスタＰ１１のゲートにハイ信号が印加され、トランジスタＮ１０のゲートにはインバータＩ１１を介してロー信号が印加されるが、それによりトランジスタＰ１、Ｎ１０はターンオフされる。また、トランジスタＮ９のゲートにはハイ信号が入力され、トランジスタＰ１０のゲートにはインバータＩ１１を介してロー信号が印加されるが、それによりトランジスタＮ１０、Ｐ１０がターンオンされて周期変換部５１のポートＱａから出力される信号がインバータＩ１２を介してクロックＯＳＣとして出力される。この際、出力される信号の周期は外部クロックＨＶＯＳＣが出力される時の信号の周期に比べて２倍となる。
【００４０】
クロックＯＳＣの周期が変わると、チャージポンプ７０の動作周期が変わるが、クロックＯＳＣの周期が増えると、チャージポンプ部７０の動作周期も増えて、チャージポンプ部７０の出力電圧が減少することになる。また、電流の消耗も減少する。
【００４１】
チャージポンプ部７０の出力電圧が減少すると、電圧分配部１１０の分配電圧ＲＥＧＬＥＶＥＬが減少するが、それにより調整信号発生部１４１に入力される第２基準電圧ＨＶＰＰＲＥＦより分配電圧ＲＥＧＬＥＶＥＬがさらに低くなる。それにより、最終的に、調整信号ＨＶＰＰはロー信号が出力される。
【００４２】
調整信号ＨＶＰＰがロー信号として発振部５０に入力されると、トランジスタＰ１１のゲートにロー信号が印加され、トランジスタＮ１０のゲートにはインバータＩ１１を介してハイ信号が印加されるが、それによりトランジスタＰ１１、Ｎ１０はターンオンされる。また、トランジスタＮ９のゲートにはロー信号が入力され、トランジスタＰ１０のゲートにはインバータＩ１１を介してハイ信号が印加されるが、それによりトランジスタＮ１０、Ｐ１０がターンオフされて外部クロックＨＶＯＳＣがクロックＯＳＣとして出力されて周期が短くなる。クロックＯＳＣの周期が短くなると、チャージポンプ部７０の動作周期も短くなってチャージポンプ部７０の出力電圧が上昇することになる。
【００４３】
前述したように、リーク経路制御部１３１と調整信号制御部１４０の動作に応じてチャージポンプ部７０の出力電圧は常時一定に維持されるだけでなく、電流消耗を減らすことができる。リーク経路制御部１３１に入力される第１基準電圧ＲＥＧＲＥＦより調整信号発生部１４１に入力される第２基準電圧ＨＶＰＰＲＥＦがさらに低いため、チャージポンプ部７０の出力電圧が上昇すると、リーク経路制御部１３１が動作する前に調整信号制御部から調整信号が出力されて電流の流れを防止し、チャージポンプの出力電圧を一定に維持することができる。この際、前述した遅延部１４２の遅延時間を調整することにより、リーク経路制御部１３１と調整信号制御部１４０の動作時間差を調整することができる。
【００４４】
以下、調整部の第２実施例に基づいて本発明を説明する。
【００４５】
調整部の第２実施例は電圧分配部２１０を多数個の抵抗Ｒ３、Ｒ４、Ｒ５とトランジスタＮ５を用いて構成したものである。電圧分配部２１０は抵抗Ｒ３、Ｒ４、Ｒ５の抵抗比に基づいてリーク経路制御部２３１に印加される第１分配電圧ＲＥＦＬＥＶＥＬ１と、調整信号発生部２４１に印加される第２分配電圧ＲＥＧＬＥＶＥＬ２を出力するが、調整部の第１実施例と同様の動作を行なわせるために、第２分配電圧が第１分配電圧より約５〜１０％大きくなるように抵抗Ｒ３、Ｒ４、Ｒ５の抵抗比を設定する。また、基準電圧発生部２２０から出力される基準電圧ＲＥＧＲＥＦはリーク経路制御部２３１と調整信号発生部２４１へ等しく入力される。そして、残りの動作は前述した調整部の第１実施例と同一である。
【００４６】
一方、前述した動作によるチャージポンプの出力電圧と調整部からの調整信号、そして電流消耗状態を図７に基づいて考察する。
【００４７】
図７ａ、図７ｂを参照すると、チャージポンプ部７０の出力電圧ＶＰＰＩが９Ｖになる前までは、調整信号ＨＶＰＰはロー信号状態になり、クロックＯＳＣとしては外部クロックＨＶＯＳＣの信号が反転されて出力され、出力電圧ＶＰＰＩが９Ｖになると、調整信号ＨＶＰＰはハイ信号状態になって周期が増えた状態の信号がクロックＯＳＣとして出力される。
【００４８】
図７ｃを参照すると、出力電圧ＶＰＰＩが９Ｖになり、クロックＯＳＣの周期が増えた時点、即ち約１.８μｓ前後の電流消耗量が異なることが分かる。すなわち、チャージポンプ部７０の出力電圧ＶＰＰＩが９Ｖに達した後は電流消耗が減少することが分かる。
【００４９】
【発明の効果】
前述したように、本発明に係る電圧制御回路によれば、フラッシュＥＥＰＲＯＭのプログラム時に電圧を発生させるチャージポンプと；チャージポンプの動作信号の周期を可変させうるように外部クロックを入力として周期を変換させる周期変換部と、調整信号によって外部クロックと周期変換部の出力信号が選択的に出力されるようにするスイッチング部とを含む発振部と；チャージポンプから出力される電圧を分配する電圧分配部と、電圧分配部の出力電圧を比較するための基準電圧を発生させる基準電圧発生部と、電圧分配部で分配された電圧と第1基準電圧とを比較して、その結果に基づいてリーク経路の動作を制御するリーク経路制御部と、第1基準電圧よりは低く設定された第２基準電圧を比較して、その結果に基づいて調整信号を出力する調整信号制御部とを含む調整部と；を備え、フラッシュＥＥＰＲＯＭのプログラム時にチャージポンプの出力電圧が一定電圧になると、チャージポンプの動作周期を決定する信号の周期を増やすことにより、消費電力を節減することができる。
【図面の簡単な説明】
【図１】従来のフラッシュＥＥＰＲＯＭのプログラム電圧制御回路図である。
【図２】図１の調整部の詳細回路図である。
【図３】図３ａ及び図３ｂは従来のフラッシュＥＥＰＲＯＭプログラム電圧制御回路の出力波形図である。
【図４】本発明に係るフラッシュＥＥＰＲＯＭのプログラム電圧制御回路図である。
【図５】図５ａは図４の調整部の第１実施例、図５ｂは図４の調整部の第２実施例である。
【図６】本発明に係るフラッシュＥＥＰＲＯＭプログラム電圧制御回路の発振部の回路図である。
【図７】図７ａ、図７ｂ及び図７ｃは本発明に係るフラッシュＥＥＰＲＯＭプログラム電圧制御回路の出力波形図である。
【符号の説明】
５０ 発振部
７０ チャージポンプ
１００、２００ 調整部
１１０、２１０ 電圧分配部
１２０、２２０ 基準電圧発生部
１３１、２３１ リーク経路制御部
１４０、２４０ 調整信号制御部
Claims (2)
- 入力されるクロック信号に基づいて電圧を発生させるチャージポンプと、
前記チャージポンプに入力されるクロック信号の周期を決定するための発振部と、
前記チャージポンプから出力される電圧を感知して一定の電圧になった場合、前記発振部が前記チャージポンプに入力されるクロック信号の周期を可変させうるように調整信号を出力する調整部と、
を含み、さらに、
前記発振部は、フラッシュＥＥＰＲＯＭのプログラムを行うために、外部クロックを入力として該外部クロックの周期を変換させる周期変換部を有し、かつ前記調整部から出力された調整信号によって前記外部クロックと前記周期変換部の出力信号が選択的に出力されるようにするスイッチング部を有することを特徴とする電圧制御回路。 - 前記調整部は、前記チャージポンプから出力される電圧を分配する電圧分配部と、前記電圧分配部の出力電圧を比較するための基準電圧を発生させる基準電圧発生部と、前記電圧分配部で分配された電圧と前記基準電圧発生部から発生した第１基準電圧とを比較し、その結果に基づいてリーク経路の動作を制御するリーク経路制御部と、前記分配された電圧と前記第１基準電圧よりは低く設定された第２基準電圧とを比較し、その結果に基づいて前記調整信号を出力する調整信号制御部とを備えることを特徴とする請求項１記載の電圧制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR99-63952 | 1999-12-28 | ||
| KR10-1999-0063952A KR100387266B1 (ko) | 1999-12-28 | 1999-12-28 | 전압제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244799A JP2001244799A (ja) | 2001-09-07 |
| JP4062395B2 true JP4062395B2 (ja) | 2008-03-19 |
Family
ID=19631271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000384780A Expired - Fee Related JP4062395B2 (ja) | 1999-12-28 | 2000-12-19 | 電圧制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6282108B1 (ja) |
| JP (1) | JP4062395B2 (ja) |
| KR (1) | KR100387266B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7546172B1 (en) * | 2000-06-14 | 2009-06-09 | Marvell International Ltd. | Apparatus, method, and computer program product for recording and reproducing digital data |
| JP2002238243A (ja) * | 2001-02-07 | 2002-08-23 | Seiko Epson Corp | Ｄｃ／ｄｃコンバータおよび液晶用電源装置 |
| KR100471181B1 (ko) | 2002-08-20 | 2005-03-10 | 삼성전자주식회사 | 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치 |
| JP4274786B2 (ja) * | 2002-12-12 | 2009-06-10 | パナソニック株式会社 | 電圧発生回路 |
| KR100542708B1 (ko) * | 2003-05-28 | 2006-01-11 | 주식회사 하이닉스반도체 | 고전압 발생기 |
| JP4749076B2 (ja) * | 2005-07-27 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US20080147357A1 (en) * | 2006-12-15 | 2008-06-19 | Iintrinisyc Software International | System and method of assessing performance of a processor |
| KR101435164B1 (ko) * | 2008-05-14 | 2014-09-02 | 삼성전자주식회사 | 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치 |
| CN102097131B (zh) * | 2009-12-15 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 电压生成电路 |
| KR101197463B1 (ko) | 2010-08-18 | 2012-11-09 | 주식회사 실리콘웍스 | 액정표시장치의 전원공급 회로 |
| US8872552B2 (en) * | 2012-09-29 | 2014-10-28 | Infineon Technologies Austria Ag | High-side semiconductor-switch low-power driving circuit and method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582319A (en) * | 1978-12-15 | 1980-06-21 | Citizen Watch Co Ltd | Voltage control circuit |
| JPS55140185A (en) * | 1979-04-20 | 1980-11-01 | Citizen Watch Co Ltd | Voltage controlling circuit of electronic clock |
| JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
| GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
| US5164889A (en) * | 1991-10-10 | 1992-11-17 | Samsung Semiconductor, Inc. | Gate multiplexed low noise charge pump |
| JP3420606B2 (ja) * | 1993-03-15 | 2003-06-30 | 株式会社東芝 | 高電圧発生装置 |
| JP3884810B2 (ja) * | 1997-01-21 | 2007-02-21 | 株式会社ルネサステクノロジ | 高電圧発生装置 |
| EP0856935B1 (en) * | 1997-02-03 | 2003-11-05 | Denso Corporation | Charge pump circuit |
| TW423162B (en) * | 1997-02-27 | 2001-02-21 | Toshiba Corp | Power voltage supplying circuit and semiconductor memory including the same |
| KR100264959B1 (ko) * | 1997-04-30 | 2000-10-02 | 윤종용 | 반도체 장치의 고전압발생회로 |
-
1999
- 1999-12-28 KR KR10-1999-0063952A patent/KR100387266B1/ko not_active IP Right Cessation
-
2000
- 2000-11-28 US US09/722,491 patent/US6282108B1/en not_active Expired - Lifetime
- 2000-12-19 JP JP2000384780A patent/JP4062395B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061456A (ko) | 2001-07-07 |
| KR100387266B1 (ko) | 2003-06-11 |
| US6282108B1 (en) | 2001-08-28 |
| JP2001244799A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724072B2 (en) | Voltage generator of semiconductor integrated circuit | |
| CN101364118B (zh) | 稳压器和高压发生器 | |
| KR100865327B1 (ko) | 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법 | |
| US10879797B2 (en) | Voltage booster circuit with ripple control and method controlling same | |
| CA1176372A (en) | Substrate bias generator | |
| US8471537B2 (en) | Low power high voltage regulator for non-volatile memory device | |
| JP4062395B2 (ja) | 電圧制御回路 | |
| US7068114B2 (en) | Constant current circuit used for ring oscillator and charge pump circuit | |
| US20030006742A1 (en) | Memory circuit including booster pump for programming voltage generation | |
| KR100287545B1 (ko) | 불 휘발성 반도체 메모리 장치 | |
| US5793679A (en) | Voltage generator for electrically programmable non-volatile memory cells | |
| US6028780A (en) | Two-phase clock charge pump with power regulation | |
| US7053689B2 (en) | High voltage switch circuit | |
| KR100332114B1 (ko) | 플래쉬 메모리 소자의 바이어스 레벨 생성회로 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| KR100455848B1 (ko) | 전압 레귤레이션 회로 | |
| JP2003077286A (ja) | 高電圧ジェネレータ用のレギュレーティング回路 | |
| KR100223480B1 (ko) | 불휘발성 반도체 메모리 장치의 고전압 발생회로 | |
| KR100908536B1 (ko) | 고전압 발생기의 전류 소모 방지 장치 | |
| KR100480555B1 (ko) | 반도체메모리장치의승압전압클램프회로및승압전압클램프방법 | |
| KR100273279B1 (ko) | 동기식메모리의클럭신호발생회로 | |
| KR100607658B1 (ko) | 비휘발성 메모리 소자의 차지 펌프 회로 | |
| KR100560769B1 (ko) | 고전압 펌핑 회로 | |
| KR100219493B1 (ko) | 반도체장치의 초기전원전압 공급회로 및 이를이용한 승압전압 발생기 | |
| KR19990002891A (ko) | 플래쉬 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |