JP2003077286A

JP2003077286A - 高電圧ジェネレータ用のレギュレーティング回路

Info

Publication number: JP2003077286A
Application number: JP2002141140A
Authority: JP
Inventors: Jean-Felix Perotto; ジャン−フェリックス・ペロット; Olivier Rey; オリヴィエ・レイ
Original assignee: EM Microelectronic Marin SA
Current assignee: EM Microelectronic Marin SA
Priority date: 2001-05-18
Filing date: 2002-05-16
Publication date: 2003-03-14
Also published as: EP1258975A1; US20020171471A1; EP1258975B1

Abstract

(57)【要約】【課題】簡単な回路で電圧を任意に調整できる不揮発
性メモリ用のレギュレータ回路を提供する。【解決手段】入力端子に少なくとも２つのクロック信
号(phi、nphi)を受信し、かつ出力端子に少なくとも２つ
の変調後のクロック信号(102、103)をチャージ・ポンプ
(104)に供給する振幅変調器(101)を含む。この回路は、
フィードバック・ループも含んでおり、それがチャージ
・ポンプの出力にと振幅変調器を接続している。このル
ープはコンパレータ(109)を含み、当該コンパレータ
は、第１の入力端子にチャージ・ポンプから出力量(Ib
r)を受信し、第２の入力端子に基準量(Ipol)を受信し、
かつ出力に比較信号(Ucomp)を供給する。フィードバッ
ク・ループは、さらにコンパレータ出力にアナログ・ロ
ー・パス・フィルタ(105)を備え、比較信号を振幅変調
器のためのアナログ制御信号(106)に変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特に不揮発性メモ
リに電源供給するための高電圧ジェネレータ用のレギュ
レーティング回路に関する。このレギュレーティング回
路は、振幅変調器、すなわち入力端子に少なくとも２つ
のクロック信号を受信し、出力端子に、少なくとも２つ
の変調済みクロック信号をチャージ・ポンプに供給する
振幅変調器を含む。また、このレギュレーティング回路
は、チャージ・ポンプの出力と前記振幅変調器を接続す
るフィードバック・ループも含んでいる。このフィード
バック・ポンプはコンパレータを含む。そのコンパレー
タは、第１の入力端子にチャージ・ポンプからの出力量
を受け取り、第２の入力端子に基準量を受け取り、かつ
その出力に、振幅変調器への制御信号を供給する。

【０００２】これらの回路は、概してＥＥＰＲＯＭタイ
プの不揮発性プログラマブル・メモリへの電源供給に使
用される。チャージ・ポンプの出力電圧のレギュレーシ
ョンによって、チャージ・ポンプのエネルギ消費を低減
すること、およびプログラマブル・メモリが、特に書き
込みならびに消去フェーズにおいて受ける過大なストレ
スを防止することが可能になる。

【０００３】

【従来の技術】この種の、入力端子に受け取ったクロッ
ク信号の変調を介するレギュレーティング回路は、この
分野においてすでに知られており、詳細にはＷＯ特許出
願第９８／２７４７７号からそれを知ることができる。
この引用文献は、入力端子に受け取ったクロック信号の
振幅ならびに周波数を変化させることによって、チャー
ジ・ポンプの出力のレギュレーションを可能にする回路
を提案している。開示されている回路には、周波数変調
および振幅変調の組み合わせが示されている。フィード
バック・ループが使用されて、チャージ・ポンプの出力
電流要件もしくは出力電圧要件に従って振幅ならびに周
波数が制御される。実際、ポンプ出力に掛かる負荷に応
じて、消費される電力が実質的に変化する。したがっ
て、チャージ・ポンプがその出力に適切な電力を供給で
きるような作用をチャージ・ポンプに与えることは有利
である。

【０００４】この引用文献においては、図１に示されよ
うに、可変周波数発振器１が１ないしは複数の多相クロ
ック信号２を生成する。これらのクロック信号は、続い
て振幅変調ユニット３を介して振幅変調される。このユ
ニット３は、チャージ・ポンプ４に、振幅変調後のクロ
ック信号５を供給し、それによってポンプ・ステージの
制御が可能になる。チャージ・ポンプ４は、その出力
に、図示していない不揮発性メモリに対する電力供給す
るための高電圧ＨＶを生成する。メモリに対応する負荷
は、レギュレーティング回路の出力に配置された可変抵
抗Ｒｃ７として図示されている。

【０００５】チャージ・ポンプ４の出力に供給される高
電圧ＨＶは、フィードバック・ループ内に導かれるが、
このループは、直列に接続されたコンパレータ８、およ
び一対のＡＭデコーダ９とＦＭデコーダ１０を含んでい
る。つまり、コンパレータ８はチャージ・ポンプ４によ
って生成された高出力電圧ＨＶを受信し、また直流電圧
ジェネレータ６によって生成されたメモリへの供給に必
要な電圧に比例した基準電圧Ｖｒｅｆを受信する。この
比較の結果１１は、変調ユニットに制御信号を送るデコ
ーダ９および１０に渡される。ＡＭデコーダ９は、振幅
変調ユニット３を制御し、ＦＭデコーダ１０は、周波数
変調ユニット１２を制御する。

【０００６】周波数変調ユニット１２は、可変周波数発
振器１に接続されており、ＦＭデコーダ１０から受け取
ったコマンドに応じた、つまり負荷７の要件および／ま
たは回路電源電圧内の変動に応じた、クロック信号２の
周波数を変調させる。

【０００７】振幅変調ユニット３は、直流電圧ＶＤＤに
よって電力供給され、クロック信号２を受信するインバ
ータに接続されたＭＯＳトランジスタの組み合わせを含
んでいる。ＡＭデコーダ９から受け取ったコマンドに応
じて、例えばＶＤＤとＶＤＤ−ＶＧＳなどの２ないしは
３レベルの離散的電圧コマンドをインバータに与えるこ
とが可能である。ＶＧＳはトランジスタの１つのスレッ
ショルド・レベルである。これらの異なる電圧レベル
は、チャージ・ポンプ４の入力に配置されるインバータ
によって受け取られるクロック信号２の振幅を変調させ
る。

【０００８】しかしながら、このタイプのレギュレーテ
ィング回路には欠点もある。すなわち、振幅変調が、２
ないしは３のアクセス可能な電圧レベルに限られてい
る。さらに、これらの電圧レベルが高く、最大充電電圧
（Ｖｄｄ）もしくはこの最大電圧に近い充電電圧（Ｖｄ
ｄ−Ｖｇｓ）のいずれかになり、回路電源電圧（Ｖｄ
ｄ）に依存する。したがって、負荷７が低い場合には、
チャージ・ポンプ４の出力に必要とされる電力も低くな
るが、クロック信号の振幅の変調によって得られるレギ
ュレーションは不充分になる。この場合、電力消費が高
い状態のままになる。同様に、回路電源電圧（Ｖｄｄ）
に増加があった場合には、エネルギの節約が電源電圧
（Ｖｄｄ）に依存することから、非効率的なものにな
る。

【０００９】このため、その引用文献では、振幅変調ユ
ニット３および周波数変調ユニット１２の組み合わせが
提案されている。しかしながら、この組み合わせの効果
は、デコーディングに関して、また発振器に関してレギ
ュレーティング回路を実質的に複雑化することになり、
かつ発振器は可変周波数を有していなければならない。
これらのエレメントは、複雑であり、集積回路内に非常
に大きなスペースを必要とする。

【００１０】従来技術から、より詳細には米国特許第
５，９４５，８７０号から、クロック信号の振幅変調手
段によってのみレギュレートするレギュレーティング回
路が周知になっている。図２に示されるように、この引
用文献に従ったレギュレーティング回路は、クロック信
号２を供給する発振器１を含んでいる。この信号２は、
続いてユニット３内において振幅変調され、それによっ
て振幅変調後のクロック信号５がチャージ・ポンプ４に
供給され、さらにそれによって高電圧ＨＶがこの回路の
出力に生成される。振幅変調ユニット３は、可変電圧ジ
ェネレータ６によって制御され、一方それは、タイミン
グ・制御回路１３によって制御される。

【００１１】ジェネレータ６は、その出力に、ＶＤＤか
ら０までの間に含まれる多くの電圧レベルＶｒｅｆを提
供することができる。これらの電圧レベルは、振幅変調
ユニット３内にあるインバータを制御する。そのインバ
ータはチャージ・ポンプ４の入力に配置され、インバー
タによって受け取られるクロック信号２の振幅を変調す
る。

【００１２】

【発明が解決しようとする課題】しかしながら、この回
路もまた欠点を有する。詳細に述べるならば、フィード
バック・ループがないということは、出力に応答、つま
りチャージ・ポンプ４の出力に配置される負荷Ｒｃ７を
時間の関数としてあらかじめ知ることができるタイミン
グ制御回路１３を使用する必要がある。したがって、使
用される負荷７が固定かつ既知でなければならず、その
ことは、この回路の使用に関する可能性を著しく制限す
る。別の負荷を接続する場合には、タイミング制御回路
１３を再プログラムしなければならない。

【００１３】さらに可変電圧ジェネレータ６が、そこに
述べられているように、生成可能な電圧レベルの数と同
じステージを含み、複雑性ならびに集積回路内を占める
量がその数とともに急激に増加する。

【００１４】

【課題を解決するための手段】従来技術の有する上記の
欠点を回避するため、本発明は、特許請求の範囲のプレ
アンブルに定義されるレギュレーティング回路に関し、
フィードバック・ループが、比較信号を、振幅変調器の
ためのアナログ制御信号に変換するコンパレータの出力
にアナログ・ロー・パス・フィルタをさらに含んでいる
ことを特徴とする。

【００１５】この種のレギュレーティング回路は、シン
プルであり、集積回路内における占有空間に関して経済
的であるという利点を有する。実際、提案されているソ
リューションは、周波数ならびに振幅変調の組み合わ
せ、可変周波数発振器の使用の必要性、もしくは時間制
御回路によって制御される可変電圧ジェネレータのいず
れも必要としない。

【００１６】さらに、振幅変調器に送られるコマンド
は、広い範囲で変化し得るアナログ信号であり、したが
って非常に微細な分解能で広い制御範囲を得ることが可
能になり、負荷および／または回路電源電圧内に大きな
変動がある場合であっても、チャージ・ポンプ出力にお
ける消費電力のレギュレーションが可能になる。

【００１７】本発明の別の利点は、プログラマブル・メ
モリ・セルの寿命を可能な限り延長するために、高出力
電圧のレギュレーションを行うことである。レギュレー
ション電圧に、不揮発性メモリ内にあるトランジスタ
の、いわゆる「ブレークダウン」電圧に近い電圧が選択
される理由がここにある。つまり、この高出力電圧は、
メモリ・セルのプログラムにちょうど充分であり、高す
ぎることはなく、高いストレス条件の下におけるそのプ
ログラミングが避けられる。

【００１８】本発明の有利な実施態様では、チャージ・
ポンプの出力に行われる比較が、当該出力に配置され
た、プログラマブル・メモリ・セル内における使用に類
似の態様でブレークダウンするトランジスタのドレイン
‐基板接合のブレークダウン電流と、基準電流の比較に
なる。

【００１９】以下、添付図面によって示される実施態様
を通じて、本発明を詳細に説明するが、この実施態様
は、純粋に例示の手段として示されている。

【００２０】

【発明の実施の形態】図１および２については、従来技
術の説明の観点からすでに説明した。

【００２１】図３は、本発明によるレギュレーティング
回路の、従来技術の説明に類似のモデルに従ったブロッ
ク図である。図示していない発振器が、その回路の出力
に、２相のクロック信号２を供給する。振幅変調器３
は、その入力端子にこのクロック信号２を受信し、それ
を変調された２相のクロック信号５に変換する。この変
調後の信号５は、チャージ・ポンプ４の異なるステージ
を制御する。そのポンプは、出力に高電圧ＨＶを生成
し、それが、図においては等価の可変負荷Ｒｃ７によっ
て表されている不揮発性メモリへの電源供給に使用され
る。

【００２２】このレギュレーティング回路は、コンパレ
ータ８、およびロー・パス・フィルタ１４を擁するフィ
ードバック・ループを含んでいる。出力量Ｘｏｕｔが取
り出されてコンパレータ８の一方の入力に供給され、コ
ンパレータは、他の入力にジェネレータ６によって供給
される基準量Ｘｒｅｆを受信する。比較結果１１は、ロ
ー・パス・フィルタ１４によってフィルタリングされ
て、振幅変調器３のためのアナログ制御信号１５に変換
される。このフィルタ１４は、レギュレーション・ルー
プの安定性の確保も行う。

【００２３】出力量Ｘｏｕｔは、電流または電圧とする
ことが可能であり、基準量Ｘｒｅｆは、出力量Ｘｏｕｔ
と同質の量になる。この出力量Ｘｏｕｔが基準量Ｘｒｅ
ｆより小さいと仮定すると、比較結果１１がゼロに維持
される。その場合にはコマンド１５がゼロになり、した
がって振幅変調が行われない。振幅変調器３の出力端子
におけるクロック信号５は、反転されたクロック信号２
に一致する。

【００２４】出力量Ｘｏｕｔが基準量Ｘｒｅｆを超える
と、比較結果１１が正になり、アナログ制御信号１５が
増加し、その結果、クロック信号５の振幅が縮小する。
このように、コマンド１５の評価に続いて、変調器３の
出力端子にクロック信号２が振幅変調される。

【００２５】チャージ・ポンプ４からの出力電圧ＨＶ
が、受け取った変調後のクロック信号５の位相の振幅に
依存し、かつチャージ・ポンプ４を構成するステージに
依存することから、この電圧ＨＶを、変調後のクロック
信号５の位相の振幅に依存して減少または増加させるこ
とが可能である。

【００２６】図４は、本発明に従ったレギュレーティン
グ回路の詳細を示したブロック図である。ここでは、好
ましくは、２つのクロック信号を使用し、あるいは同様
に２相のクロック信号を使用するが、４つのクロック信
号または４相のクロック信号、あるいはそのほかの、チ
ャージ・ポンプの電圧における上昇を最適化させるクロ
ック信号の任意の組み合わせを使用することも可能であ
る。

【００２７】図示の例においては、実質的に１８０°の
オフセットを伴う２つの信号ｐｈｉおよびｎｐｈｉとす
る２つのクロック信号が用いられている。振幅変調器１
０１は、これら２つの信号ｐｈｉおよびｎｐｈｉを入力
に受信し、その出力に、２つの変調後のクロック信号１
０２および１０３をチャージ・ポンプ１０４に供給す
る。

【００２８】従来の態様においてディクソン（Ｄｉｃｋ
ｓｏｎ）タイプのチャージ・ポンプが使用され、高い正
の出力電圧ＨＶｒｅｇが提供される。しかしながら、別
のタイプのチャージ・ポンプを使用すること、特に負の
チャージ・ポンプを使用することも可能である。

【００２９】例示のこの実施態様に使用されているトラ
ンジスタは、ＭＯＳテクノロジのトランジスタである。
ＰＭＯＳトランジスタには、ゲートに丸を付することに
よってＮＭＯＳトランジスタから区別されている。

【００３０】出力における電力消費を下げるために、こ
の回路は、メモリ内に使用されるトランジスタの「ブレ
ークダウン」電圧と呼ばれる電圧値Ｕｂｒに対して、こ
の出力電圧ＨＶｒｅｇのレギュレーションを行うことを
目的とする。「ブレークダウン」電圧は、ＭＯＳトラン
ジスタのドレイン‐基板接合内の電界強度が、低い反転
電流を形成する電荷キャリアとともに第１のイオン化シ
ョックが生成されるために必要な値に達したときの、そ
の接合の電圧を意味する。

【００３１】出力電圧ＨＶｒｅｇがブレークダウン電圧
Ｕｂｒに到達したか否かを決定するために、メモリ・セ
ル内に使用されているものと類似の態様でブレークダウ
ンするソースをフローティングさせたトランジスタＴ２
が、チャージ・ポンプ１０４の出力に配置されている。
したがって、メモリの出力に印加される電圧は、必ず、
メモリ内にあるトランジスタがそれによって高いストレ
ス状態を受けることがない可能な限り高い電圧となる
が、それを目的としてトランジスタＴ８およびＴ９が配
置され、それによる電圧降下が考慮に入れられている。

【００３２】出力電圧ＨＶｒｅｇがこのブレークダウン
電圧Ｕｂｒを超えるとすぐに、トランジスタＴ２がブレ
ークダウンし、ノードＡとトランジスタＴ２のドレイン
の間のブランチ内に、ブレークダウン電流Ｉｂｒが現れ
る。

【００３３】さらに、基準の「分極」電流Ｉｐｏｌが、
トランジスタＴ２のブレークダウン検出レベルを固定さ
せる。トランジスタＴ１、Ｔ３、Ｔ４、およびＴ５によ
って形成されるコンパレータ１０９によって、これら２
つの電流ＩｂｒとＩｐｏｌを比較することが可能にな
る。比較の結果は、フィードバック・ループの制御に使
用される。ここでの目的は、分極電流Ｉｐｏｌの値に対
して、このブレークダウン電流Ｉｂｒのレギュレーショ
ンを行うことである。

【００３４】ブレークダウン電流Ｉｂｒは、第１の電流
ミラーを形成するトランジスタＴ１およびＴ３によって
反射される。したがって同じ電流Ｉｂｒが、トランジス
タＴ３のドレインとノードＢの間のブランチＢ１にも現
れる。分極電流Ｉｐｏｌが、第２の電流ミラーを形成す
るトランジスタＴ４およびＴ５によって反射される。し
たがって、電流Ｉｐｏｌが、トランジスタＴ４のドレイ
ンとノードＢの間のブランチＢ２に現れる。ノードＢか
ら開始してフィードバック・ループ内に入る電流は、ブ
レークダウン電流Ｉｂｒと分極電流Ｉｐｏｌの間の比の
電流Ｉｃｏｍｐである。ノードの法則をノードＢに適用
すると、この電流は、Ｉｂｒ−Ｉｐｏｌという値を有す
る。ここで、振幅変調器に対するフィードバックに使用
される変数は、この比較電流Ｉｃｏｍｐに対応する電圧
Ｕｃｏｍｐになる。この電圧Ｕｃｏｍｐは、次の関係式
から与えられる。Ｕｃｏｍｐ＝Ｇ×（Ｉｂｒ−Ｉｐｏｌ）ただし、これにおいてＧは、トランジスタＴ１、Ｔ３、
Ｔ４、およびＴ５によって形成される電流コンパレータ
１０９のトランスレジスタンス(transresistance)とす
る。

【００３５】これに示した例は、電流コンパレータを使
用しているが、ブレークダウン電圧と基準電圧を比較す
ることができる等価のデバイスを使用することも可能で
ある。

【００３６】ロー・パス・フィルタ１０５は、たとえば
キャパシタＣｌｐおよびトランジスタＴ３とＴ４のコン
ダクタンスによって形成され、ループ内に介挿されてい
る。このように、トランジスタＴ６およびＴ７のゲート
に渡されるコマンドは、アナログ・コマンド１０６にな
る。実際に、このフィルタは、比較電圧Ｕｃｏｍｐの高
調波の除去し、その直流成分（ＤＣ）の通過だけを可能
にする。ここに示した例が、１次のロー・パス・フィル
タによって好適に形成されているが、２次のロー・パス
・フィルタによっても形成可能であることに注意する必
要がある。

【００３７】レギュレーティング回路が安定した後は、
このアナログ制御電圧１０６が、０ボルトと、この回路
の回路電源電圧Ｖｄｄに近い電圧の間において変化し、
通常はそれが数ボルトになる。

【００３８】実際に、ブレークダウン電流Ｉｂｒがゼロ
であれば、ノードＢは容量性ノードとして振る舞う。ト
ランジスタＴ３のドレインとノードＢの間のブランチＢ
１内に電流が流れることはなく、ノードＢからトランジ
スタＴ４のドレインに向かって分極電流Ｉｐｏｌが流れ
る。ノードＢの電位は、容量性の態様で低下する。した
がって、ゼロのブレークダウン電流Ｉｂｒに関しては、
Ｕｃｏｍｐをゼロ電圧に同化させることができる。

【００３９】チャージ・ポンプ１０４の出力がブレーク
ダウン電圧Ｕｂｒに到達するとブレークダウン電流Ｉｂ
ｒが現れ、それがブランチＢ１に反射され、この電流Ｉ
ｂｒがノードＢに入り込む。入り込む電流Ｉｂｒが、出
て行く電流Ｉｐｏｌより大きくなるとノードＢにおける
電圧Ｕｃｏｍｐが上昇し、チャージ・ポンプ１０４の動
作を抑えるために振幅変調器１０１にフィードバックさ
れ、それによって実際のレギュレーション・フェーズに
入ることができる。

【００４０】このレギュレーション・フェーズの間は、
ブレークダウン電流Ｉｂｒが、固定された分極電流Ｉｐ
ｏｌとの比較において制御された態様で変化し、それが
比較電圧Ｕｃｏｍｐにおける制御された変化をもたら
す。ここで気付かれようが、このレギュレーション・フ
ェーズの間における比較電圧Ｕｃｏｍｐ内の変化は、基
準電位Ｖｓｓに対して、トランジスタＴ４のスレッショ
ルドＶｔｎよりわずかに大きな電圧の近傍になる。した
がって比較電圧Ｕｃｏｍｐは、回路電源電圧Ｖｄｄとの
独立性を残しつつ、それよりも低くなる。電圧Ｕｃｏｍ
ｐのこの特徴は、特に、負荷Ｒｃ７の関数としてだけで
なく、回路電源電圧Ｖｄｄにおける変化の関数として電
力消費のレギュレーションが行われることを可能にす
る。

【００４１】振幅変調器１０１は、たとえばトランジス
タＴ６およびＴ７等の、アナログ制御電圧１０６を受信
する調整手段を含み、それがインバータ１０７および１
０８とそれぞれ直列に接続されている。トランジスタＴ
６およびＴ７は、それぞれのソースが電源電圧Ｖｄｄ
に、それぞれのドレインが２つのインバータ１０７およ
び１０８のそれぞれに、さらにそれぞれのゲートが制御
電圧１０６に接続されている。レギュレーション・フェ
ーズの間においては、制御電圧が常に電源電圧Ｖｄｄよ
り低く、したがってトランジスタＴ６およびＴ７は、常
にオン状態になる。

【００４２】使用されているインバータは、従来の態様
において形成されたＣＭＯＳトランジスタであり、第１
のＰＭＯＳトランジスタおよびそれと直列に接続された
第２のＮＭＯＳトランジスタからなる。したがって、イ
ンバータ１０７は、図示していないがトランジスタＰ１
０７およびＮ１０７から形成されており、インバータ１
０８は、同様に図示していないがトランジスタＰ１０８
およびＮ１０８から形成されている。

【００４３】トランジスタＴ６のソースは、直流電源Ｖ
ＤＤに接続され、そのドレインはトランジスタＰ１０７
のソースに接続されており、そのゲートはアナログ制御
電圧１０６を受信する。トランジスタＰ１０７のドレイ
ンは、トランジスタＮ１０７のドレインに接続され、そ
のゲートはトランジスタＮ１０７のゲートに接続されて
おり、トランジスタＮ１０７のソースは、基準電位に接
続されている。トランジスタＰ１０７およびＮ１０７の
ゲートは、クロック信号ｎｐｈｉを受信し、トランジス
タＰ１０７のドレインは、トランジスタＮ１０７のドレ
インとともに、変調されたクロック信号１０３を生成す
る。

【００４４】同じことがトランジスタＴ７、Ｐ１０８、
およびＮ１０８においても当てはまり、これらはクロッ
ク信号ｐｈｉを受信し、変調されたクロック信号１０２
を生成する。このように各クロック信号（ｐｈｉ、ｎｐ
ｈｉ）が、インバータ１０７および１０８を介して変調
され、出力に変調後の信号１０２および１０３を提供す
る。ここで、好ましくは、入力端子におけるクロック信
号の数と同数のインバータが使用されることに気付かれ
よう。

【００４５】トランジスタＴ６およびＴ７のそれぞれの
ソースから対応するドレインに渡される電流Ｉｃｏｍ
は、この制御電圧１０６に依存する。制御電圧１０６が
ゼロの場合には、トランジスタＴ６およびＴ７によって
インバータ１０７および１０８に供給される電流Ｉｃｏ
ｍが最大になる。それに対して、電圧１０６が上昇する
と、トランジスタＴ６およびＴ７によってインバータ１
０７および１０８に供給される電流Ｉｃｏｍが低下す
る。制御電圧１０６がアナログであることから、インバ
ータ１０７および１０８に供給される電流Ｉｃｏｍもま
たアナログになることは重要である。

【００４６】インバータ１０７は、第１の入力端子にク
ロック信号ｎｐｈｉを受信し、インバータ１０８は、第
２の入力端子にクロック信号ｐｈｉを受信する。これら
２つのインバータには、フィードバック・ループによっ
て実質的に同一の電流Ｉｃｏｍが提供される。つまりこ
れらは、アナログ方式で制御された電流である。

【００４７】本発明の別の実施態様によれば、図示して
いないが、２つのトランジスタＴ６およびＴ７に代えて
単一のトランジスタが使用され、単一の電流Ｉｃｏｍに
よる２つのインバータ１０７および１０８の制御が行わ
れている。

【００４８】このレギュレーティング回路の一般的な動
作は、あらかじめ決められたブレークダウン電圧Ｕｂｒ
を上限とする、ポンプ１０４の出力における電圧ＨＶｒ
ｅｇの上昇をもたらす。このレベルに到達すると、ブレ
ークダウン電流Ｉｂｒが現れ、この電流とあらかじめ決
められている分極電流Ｉｐｏｌが比較される。この比較
の結果は、比較電圧Ｕｃｏｍｐという形で使用される。
この電圧Ｕｃｏｍｐは、ロー・パス・フィルタ１０５に
よってフィルタリングされ、アナログ制御電圧１０６が
獲得される。この制御電圧１０６は、チャージ・ポンプ
１０４の入力に配置された振幅変調器１０１にフィード
バックされる。振幅変調器１０１は、受信した制御電圧
１０６をアナログ制御電流Ｉｃｏｍに変換し、それによ
ってチャージ・ポンプ１０４の制御に使用されるクロッ
ク信号ｐｈｉおよびｎｐｈｉの制御が可能になる。この
変調された振幅は、ポンプの出力における電圧ＨＶｒｅ
ｇを下げる効果をもたらす。これに対して、出力電圧Ｈ
Ｖｒｅｇがブレークダウン電圧Ｕｂｒより小さい場合に
は、チャージ・ポンプ１０４が再度最大キャパシティで
動作するように、制御電圧１０６がフィードバックされ
る。この結果、ブレークダウン電圧Ｕｂｒの近傍におい
て出力電圧ＨＶｒｅｇのレギュレーションが得られる。

【００４９】ここで、実際にはチャージ・ポンプの出力
における有効レギュレーション電圧ＨＶｒｅｇが、トラ
ンジスタＴ１のスレッショルド電圧を加えたブレークダ
ウン電圧Ｕｂｒに等しい電圧ＨＶｒｅｇになることに注
意する必要がある。このレギュレーション電圧がブレー
クダウン電圧Ｕｂｒより大きくなることから、好ましく
は少なくとも１つのトランジスタを回路の出力に介挿
し、前記電圧を下げる。図示の実施態様においては、電
圧ＨＶｒｅｇを２つ分のスレッショルド電圧だけ下げる
ために、レギュレーティング回路の出力に２つのトラン
ジスタＴ８およびＴ９が配置されている。したがって、
メモリによって受け取られる電圧Ｈｖｒａｍｐは、概略
で１つ分のスレッショルド電圧だけブレークダウン電圧
Ｕｂｒより小さいことになる。

【００５０】本発明の変形によれば、トランジスタＴ２
のソースを回路アース等の基準電位Ｖｓｓを接続するこ
とも可能である。この場合、そのトランジスタのブレー
クダウン電圧が、ドレイン‐基板接合のブレークダウ
ン、もしくはそのトランジスタの短絡チャンネルのブレ
ークダウンのいずれかによって決定される。

【００５１】ここで、以上の説明は正の高電圧の生成に
ついて述べているが、負の高電圧を生成する等価のレギ
ュレーティング回路を作ることも可能である点に注意を
要する。

【００５２】さらに、以上の説明がＭＯＳテクノロジに
よるトランジスタの使用について述べているが、バイポ
ーラ・テクノロジによるトランジスタを用いて同一のレ
ギュレーティング回路を作ることも可能である点に注意
を要する。

【００５３】これらの説明が例を示す手段として与えら
れていることは明らかであり、かつそのほかの実施態様
も本発明のテーマを形成し得ることも明らかである。

【図面の簡単な説明】

【図１】従来技術に従ったレギュレーティング回路を示
したブロック図である。

【図２】別の従来技術に従ったレギュレーティング回路
を示したブロック図である。

【図３】本発明に従ったレギュレーティング回路を示し
たブロック図である。

【図４】本発明に従ったレギュレーティング回路の詳細
を示したブロック図である。

【符号の説明】

２入力クロック、３振幅変調器、４チャージ・ポ
ンプ、５変調信号、６ジェネレータ、７負荷、８
コンパレータ、１４フィルタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者オリヴィエ・レイスイス国・シイエイチ−2523・リニエール・リュドゥフラン−アリュ・16 Ｆターム(参考） 5B025 AD10 AE00 AE06 AE08 5F038 BG03 BG05 BG08 DF05 DT12 EZ20 5H410 BB04 CC02 DD02 EB10 JJ05 5H730 BB02 DD04

Claims

【特許請求の範囲】

【請求項１】特に不揮発性メモリの電源供給に使用さ
れる高電圧ジェネレータ用レギュレーティング回路であ
って、入力端子に少なくとも２つのクロック信号（２、
ｐｈｉ、ｎｐｈｉ）を受信し、かつ出力端子に少なくと
も２つの変調後のクロック信号（５、１０２、１０３）
をチャージ・ポンプ（４、１０４）に供給する振幅変調
器（３、１０１）と、前記チャージ・ポンプの出力と前
記振幅変調器を接続し、第１の入力端子に前記チャージ
・ポンプから出力量（Ｘｏｕｔ、Ｉｂｒ）を受信し、第
２の入力端子に基準量（Ｘｒｅｆ、Ｉｐｏｌ）を受信
し、かつ出力に比較信号（１１、Ｕｃｏｍｐ）を供給す
るコンパレータ（８、１０９）を含むフィードバック・
ループとを含むレギュレーティング回路において、前記
フィードバック・ループが、前記コンパレータ出力にア
ナログ・ロー・パス・フィルタ（１４、１０５）を含
み、前記比較信号を前記振幅変調器のためのアナログ制
御信号（１５、１０６）に変換することを特徴とする高
電圧ジェネレータ用レギュレーティング回路。
【請求項２】前記振幅変調器（１０１）が、前記アナ
ログ制御信号（１０６）を受信する調整手段（Ｔ７、Ｔ
６）を含み、前記調整手段は、少なくとも１つのインバ
ータ（１０８、１０７）と直列に接続され、かつ前記調
整手段は、前記インバータの電流（Ｉｃｏｍ）を制御す
ることを特徴とする請求項１記載の高電圧ジェネレータ
用レギュレーティング回路。
【請求項３】前記調整手段が、少なくとも１つのトラ
ンジスタ（Ｔ７）から形成されることを特徴とする請求
項２記載の高電圧ジェネレータ用レギュレーティング回
路。
【請求項４】前記コンパレータ（１０９）が電流コン
パレータであり、それにおいて前記チャージ・ポンプの
前記出力量（Ｉｂｒ）は、フローティング・ソースを伴
うトランジスタ（Ｔ２）のドレイン‐基板接合のブレー
クダウン電流であり、かつ前記フローティング・ソース
を伴うトランジスタは、前記チャージ・ポンプの出力に
配置され、かつ前記基準量（Ｉｐｏｌ）が、ブレークダ
ウン検出レベルを固定する分極電流であるとしたことを
特徴とする前記のいずれかの請求項に記載の高電圧ジェ
ネレータ用レギュレーティング回路。
【請求項５】前記コンパレータ（１０９）が、前記ブ
レークダウン電流（Ｉｂｒ）を、ノードＢに向かう第１
のブランチ（Ｂ１）に反射させる第１の電流ミラー（Ｔ
１およびＴ３）、および前記分極電流（Ｉｐｏｌ）を、
前記ノードＢに向かう第２のブランチ（Ｂ２）に反射さ
せる第２の電流ミラー（Ｔ４およびＴ５）を含み、前記
ノードＢが、第３のブランチ（Ｂ３）を含み、それを介
して前記比較信号（Ｕｃｏｍｐ）に関係する比較電流
（Ｉｃｏｍｐ）が流れることを特徴とする請求項４記載
の高電圧ジェネレータ用レギュレーティング回路。
【請求項６】前記第１の電流ミラー（Ｔ１およびＴ
３）が、第１のトランジスタ（Ｔ１）および第２のトラ
ンジスタ（Ｔ３）から形成され、それにおいて前記第１
のトランジスタ（Ｔ１）は、前記チャージ・ポンプ（１
０４）の出力と、前記フローティング・ソースを伴うト
ランジスタ（Ｔ２）の間に接続されており、かつ前記第
２のトランジスタ（Ｔ３）は、前記チャージ・ポンプ
（１０４）の出力と、ノードＢに接続される前記第１の
ブランチ（Ｂ１）に接続されており、前記第２の電流ミ
ラー（Ｔ４およびＴ５）が、第３のトランジスタ（Ｔ
５）および第４のトランジスタ（Ｔ４）から形成され、
その第３のトランジスタ（Ｔ５）は、分極電流ソースと
基準電位（Ｖｓｓ）の間に接続されており、かつ前記第
４のトランジスタ（Ｔ４）は、前記基準電位（Ｖｓｓ）
と、ノードＢに接続される前記第２のブランチ（Ｂ２）
の間に接続されていることを特徴とする請求項５記載の
高電圧ジェネレータ用レギュレーティング回路。
【請求項７】前記アナログ・ロー・パス・フィルタ
（１０５）が、前記基準電位（Ｖｓｓ）とノードＢに接
続される前記第３のブランチ（Ｂ３）の間に接続される
キャパシタ（Ｃｌｐ）、および前記電流ミラーの前記第
２および第４のトランジスタ（Ｔ３およびＴ４）のコン
ダクタンスによって形成されることを特徴とする請求項
６記載の高電圧ジェネレータ用レギュレーティング回
路。
【請求項８】前記チャージ・ポンプ（１０４）の出力
に、不揮発性メモリに接続される少なくとも１つの別の
トランジスタ（Ｔ８、Ｔ９）が配置されることを特徴と
する請求項４〜７のいずれかに記載した高電圧ジェネレ
ータ用レギュレーティング回路。
【請求項９】前記少なくとも２つのクロック信号（ｐ
ｈｉ、ｎｐｈｉ）が実質的に１８０°だけオフセットさ
れていることを特徴とする前記のいずれかの請求項に記
載の高電圧ジェネレータ用レギュレーティング回路。
【請求項１０】前記振幅変調器（１０１）が、入力端
子に４つのクロック信号を受信し、前記変調器が、調整
手段およびそれぞれが前記クロック信号の１つを受信す
る４つのインバータを含むことを特徴とする請求項１記
載の高電圧ジェネレータ用レギュレーティング回路。