JP2001244799A - 電圧制御回路 - Google Patents

電圧制御回路

Info

Publication number
JP2001244799A
JP2001244799A JP2000384780A JP2000384780A JP2001244799A JP 2001244799 A JP2001244799 A JP 2001244799A JP 2000384780 A JP2000384780 A JP 2000384780A JP 2000384780 A JP2000384780 A JP 2000384780A JP 2001244799 A JP2001244799 A JP 2001244799A
Authority
JP
Japan
Prior art keywords
voltage
unit
charge pump
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000384780A
Other languages
English (en)
Other versions
JP4062395B2 (ja
Inventor
Taikin Yo
太 欽 楊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001244799A publication Critical patent/JP2001244799A/ja
Application granted granted Critical
Publication of JP4062395B2 publication Critical patent/JP4062395B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 所望の電圧に達した時に制御信号を発生さ
せ、その制御信号によってチャージポンプの動作周期を
増やすことにより、電流の消耗を減少させることのでき
る電圧制御回路を提供すること。 【解決手段】 本発明に係る電圧制御回路は、フラッシ
ュＥＥＰＲＯＭのプログラム電圧制御回路において、入
力されるクロック信号に基づいて電圧を発生させるチャ
ージポンプと、チャージポンプに入力されるクロック信
号の周期を決定するための発振部と、チャージポンプか
ら出力される電圧を感知して一定の電圧になった場合、
発振部が前記チャージポンプに入力されるクロック信号
の周期を可変させうるように調整信号を出力する調整部
とを含んで構成されることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電圧制御回路に係
り、より詳しくはフラッシュＥＥＲＰＯＭのプログラム
時に用いられる高電圧を制御して消費電力を節減するこ
とのできる電圧制御回路に関する。
【０００２】
【従来の技術】フラッシュＥＥＰＲＯＭは制御ゲート
（或いはプログラムゲート）と基板との間に隔離された
フローティングゲートに電子を注入するか放出すること
により、プログラム或いは消去される。
【０００３】一般に、ＮＯＲ型ＥＥＲＰＯＭセルにおい
て電子を注入することをプログラムというが、チャネル
ホットエレクトロン(Channel hot electron)方式が主に
用いられる。即ち、制御ゲートには約９Ｖの電圧を、ド
レーンには約５Ｖの電圧を印加し、ウェルとソースは接
地させる。この条件ではドレイン付近でホットキャリア
が発生し、ゲート電圧によって設けられた電場によりそ
の電子がフローティングゲートへ移動する。この際、プ
ログラム時間は約５μｓ〜１０μｓ程度である。
【０００４】ところが、外部の単一電源（Ｖｃｃが５
Ｖ、３.３Ｖ、２Ｖなど）を使う場合には、プログラム
時に必要な高電圧を発生させるためにチャージポンピン
グ(Charge pumping)方法を利用し、電圧が高くなった後
は一定の電圧を維持することが必要である。次に、前述
したチャージポンピング方法について説明する。
【０００５】チャージポンピングを実現するための従来
のフラッシュＥＥＰＲＯＭのプログラム電圧制御回路を
図１及び図２に基づいて説明する。
【０００６】図１に示すように、従来のプログラム電圧
制御回路は、外部から入力されるプログラム信号ＰＧＭ
と外部クロックＨＶＯＳＣに基づいてポンピング動作を
行なうチャージポンプ２０と、チャージポンプ２０の出
力電圧を調節するための調整部３０とから構成される。
そして、調整部３０は、図２に示すように、チャージポ
ンプ２０から出力される電圧を分配する電圧分配部３１
と、基準電圧を発生させる基準電圧発生部３２と、電圧
分配部で分配された分配電圧ＲＥＧＬＥＶＥＬと基準電
圧発生部３２から発生した基準電圧ＲＥＧＲＥＦとを比
較し、その出力に基づいてリーク経路３４を制御するた
めの比較器３１とから構成される。
【０００７】プログラム信号ＰＧＭによってチャージポ
ンプ２０及び調整部３０がイネーブルされる。チャージ
ポンプ２０は外部クロックＨＶＯＳＣに基づいてポンピ
ング動作を開始してポンピング電圧ＶＰＰＩを生産す
る。
【０００８】チャージポンプ２０から出力されるポンピ
ング電圧ＶＰＰＩは調整部３０に入力される。ポンピン
グ電圧ＶＰＰＩは電圧分配部３１で分配された後比較器
３３に入力される。比較器３３では電圧分配部３１によ
って分配された電圧ＲＥＧＬＥＶＥＬと基準電圧発生部
３２から生成された基準電圧ＲＥＧＲＥＦとを比較す
る。
【０００９】比較の結果、分配電圧ＲＥＧＬＥＶＥＬが
基準電圧ＲＥＧＲＥＦ以上になると、ハイ信号を出力す
る。このハイ信号によってトランジスタがターンオンさ
れてリーク経路３４を介して余分の電荷がディスチャー
ジされる。
【００１０】図３ａは電圧の上昇を、図３ｂは電流の消
耗を表わすシミュレーション結果であり、チャージポン
プ２０の出力電圧が９Ｖの時を前後として電流消耗が似
ていることが分かる。
【００１１】即ち、電圧が上昇する時とか電圧を維持す
る時、チャージポンプは同一の周期で作動するために、
プログラムの開始から終了まで常時一定量の電流が引き
続き消耗されて消費電力が大きいという問題点がある。
【００１２】
【発明が解決しようとする課題】本発明はかかる従来の
問題点を解決するためのもので、その目的は所望の電圧
に達した時に制御信号を発生させ、その制御信号によっ
てチャージポンプの動作周期を増やすことにより、電流
の消耗を減少させることのできる電圧制御回路を提供す
ることにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
の本発明に係る電圧制御回路は、フラッシュＥＥＰＲＯ
Ｍのプログラム電圧制御回路において、入力されるクロ
ック信号に基づいて電圧を発生させるチャージポンプ
と、チャージポンプに入力されるクロック信号の周期を
決定するための発振部と、チャージポンプから出力され
る電圧を感知して一定の電圧になった場合、発振部が前
記チャージポンプに入力されるクロック信号の周期を可
変させうるように調整信号を出力する調整部とを含んで
構成されることを特徴とする。
【００１４】
【発明の実施の形態】以下、添付図に基づいて本発明の
実施例を詳細に説明する。
【００１５】図４を参照すると、フラッシュＥＥＲＰＯ
Ｍのコントロール部分は、外部から入力されるプログラ
ム信号ＰＧＭに基づいてイネーブルされ、第１及び第２
チャージポンプ７１及び７２から構成されるチャージポ
ンプ部７０と、チャージポンプ部７０から発生した高電
圧と基準電圧とを比較して後術の発振部５０から出力さ
れる信号の周期を制御する信号を発生させる調整部１０
０と、外部から入力される信号と調整部１００から出力
される信号ＨＶＰＰに基づいてチャージポンプ部７０を
駆動する信号を発生させる発振部５０とから構成され
る。
【００１６】前記調整部１００は２つの実施例を挙げる
ことができるが、まず図５ａに示すように、調整部の第
１実施例は次の通りである。
【００１７】調整部１００は、外部から電圧の印加を受
けて基準電圧を発生させる基準電圧発生部１２０と、チ
ャージポンプ７０から発生した高電圧を分配する電圧分
配部１１０と、基準電圧発生部１２０から発生した基準
電圧と電圧分配部１１０で分配された電圧とを比較して
発振部のクロックの周期を調整する調整信号を発生させ
る調整信号制御部１４０とから構成される。
【００１８】前記電圧分配部１１０は、入力される電圧
ＶＰＰＩを分配するために電圧分配部１１０の出力端子
とグラウンドとの間に直列接続された多数個のＰＭＯＳ
トランジスタＰ１乃至Ｐ９とＮＭＯＳトランジスタＮ１
から構成される。ポートＥＮを介して入力されるプログ
ラム信号ＰＧＭに基づいてＮＭＯＳトランジスタＮ１が
ターンオンされると、電圧ＶＰＰＩは接続された素子数
によって分配され、その分配された電圧ＲＥＧＬＥＶＥ
Ｌはリーク経路制御部１３１と調整信号制御部１４０に
入力される。
【００１９】基準電圧発生部１２０はプログラム信号Ｐ
ＧＭと外部基準電圧ＶＲＥＦの入力を受けて基準電圧Ｒ
ＥＧ＿ＲＥＦを出力端へ出力し、基準電圧発生部１２０
の出力端はリーク経路制御部１３１に直接接続されると
同時に、基準電圧発生部１２０から出力される電圧ＲＥ
Ｇ＿ＲＥＦを分配するために抵抗Ｒ１及びＲ２を介して
グラウンドに接続される。そして、抵抗Ｒ１及びＲ２に
よって分配された電圧ＨＶＰＰ＿ＲＥＦは調整信号制御
部１４０に入力される。
【００２０】調整信号制御部１４０は調整信号発生部１
４１と、多数個のインバータ素子Ｉ１乃至Ｉ４を直列に
接続させた遅延部１４２とを備えるが、遅延部１４２の
最終インバータＩ４の出力端と調整信号発生部１４１の
出力端はＮＡＮＤゲートＡ１の入力端に接続される。な
お、ＮＡＮＤゲートＡ１の出力端にはインバータＩ５が
接続され、インバータＩ５の出力端は図４の発振部５０
に接続される。
【００２１】また、調整部１００はリーク経路制御部１
３１を備えるが、リーク経路制御部１３１のポートＥＮ
にはプログラム信号ＰＧＭが入力され、ポートＩＰ２に
は電圧分配部１１０によって分配された電圧ＲＥＧＬＥ
ＶＥＬが入力され、ポートＩＰ１は基準電圧発生部１２
０の出力端が接続される。リーク経路制御部１３１の出
力端にはＮＭＯＳトランジスタＮ３と高電圧トランジス
タＮ４からなるリーク経路１３２が接続される。ＮＭＯ
ＳトランジスタＮ３のドレインと端子ＨＶＩＮとの間に
は高電圧トランジスタＮ４が接続される。
【００２２】図５ｂは、調整部の第２実施例を示すが、
変形された電圧分配部２１０を含む。第２実施例の電圧
分配部は多数個の抵抗Ｒ３乃至Ｒ５とＮＭＯＳトランジ
スタＮ５が直列に接続されており、第１分配電圧ＲＥＧ
ＬＥＶＥＬ１と第２分配電圧ＲＥＧＬＥＶＥＬ２を出力
する。そして、各分配電圧の出力端は調整信号発生部２
４１とリーク経路制御部２３１にそれぞれ接続される。
【００２３】一方、図６を参照すると、発振部５０は外
部クロックと調整部の調整信号を入力としてチャージポ
ンプ部７０の動作周期を決定するクロックＯＳＣを出力
するが、調整信号制御部の出力信号ＨＶＰＰ（ハイ或い
はロー信号）に基づいて外部クロックＨＶＯＳＣ或いは
内部発生信号をクロックＯＳＣとして出力する。そうす
るために、発振部５０は外部クロックＨＶＯＳＣを入力
としてその外部クロックＨＶＯＳＣの周期を例えば２倍
に増やす周期変換部５１を備え、調整信号ＨＶＰＰに基
づいて外部クロックＨＶＯＳＣ或いは周期変換部５１の
出力信号を選択的に出力するためのスイッチング部を含
むが、スイッチング部は伝送ゲートＴ１及びＴ２とイン
バータＩ１１、Ｉ１２を備える。
【００２４】以下、前述した構成による動作を詳細に説
明する。
【００２５】フラッシュＥＥＰＲＯＭのプログラム時に
外部からプログラム信号ＰＧＭと外部クロックＨＶＯＳ
Ｃが入力されるが、プログラム信号ＰＧＭが入力される
と、その信号はチャージポンプ部７０と調整部１００に
入力される。そして、発振部５０には前記外部クロック
ＨＶＯＳＣと調整部１００からの調整信号ＨＶＰＰが入
力されるが、発振部５０はその外部クロックと調整信号
に基づいてチャージポンプ部７０の動作周期を決定する
クロックＯＳＣを出力する。最初には調整部１００から
出力される調整信号ＨＶＯＳＣはロー信号になるが、そ
のロー信号はトランジスタＰ１のゲートに印加されるだ
けでなく、インバータＩ１１によってハイ信号に変換さ
れてトランジスタＰ１０とトランジスタＮ１０のゲート
に印加される。
【００２６】それにより、トランジスタＮ１０とトラン
ジスタＰ１１がターンオンされ、外部クロックＨＶＯＳ
ＣがインバータＩ１２を介してクロックＯＳＣとして出
力される。
【００２７】発振部５０から出力されるクロックＯＳＣ
はチャージポンプ部７０に入力されるが、チャージポン
プ部７０はプログラム信号ＰＧＭとクロックＯＳＣによ
って動作が決定され、高電圧ＶＰＰＩを調整部１００の
ポートＨＶＩＮへ出力する。
【００２８】調整部１００の第１実施例に係る本発明の
作動は次の通りである。電圧分配部１１０はポートＨＶ
ＩＮに入力された電圧ＶＰＰＩを、接続されたＭＯＳダ
イオードチェーン(MOS Diode chain)Ｐ１乃至Ｐ９によ
って分配するが、電圧ＶＰＰＩはダイオードの数Ｎに基
づいて電圧ＶＰＰＩ／ダイオードの数Ｎによって分配さ
れて分配電圧ＲＥＧＬＥＶＥＬを生成する。
【００２９】そして、調整部１００のポートＥＮに入力
されたプログラム信号ＰＧＭは基準電圧発生部１２０の
ポートＥＮに入力され、それにより基準電圧発生部１２
０はイネーブル状態になる。
【００３０】基準電圧発生部１２０は第１比較電圧ＲＥ
ＧＲＥＦを出力するが、この第１比較電圧ＲＥＧＲＥＦ
はリーク経路制御部１３１に入力され、抵抗Ｒ１と抵抗
Ｒ２によって第２比較電圧ＨＶＰＰＲＥＦに分配されて
調整信号発生部１４１に入力される。この際、第２比較
電圧ＨＶＰＰＲＥＦは第１基準電圧ＲＥＧＲＥＦの約９
０〜９５％に該当する電圧となるように抵抗Ｒ１と抵抗
Ｒ２の抵抗比を設定する。
【００３１】リーク経路制御部１３１は基準電圧発生部
１２０からの第１比較電圧ＲＥＧＲＥＦを入力とし、電
圧分配部１１０からの分配電圧ＲＥＧＬＥＶＥＬを入力
とするが、ポートＥＮに入力されるプログラム信号ＰＧ
Ｍによってイネーブルされる。
【００３２】リーク経路制御部１３１はイネーブルされ
ながら、第１比較電圧ＲＥＧＲＥＦと分配電圧ＲＥＧＬ
ＥＶＥＬとを比較して、分配電圧ＲＥＧＬＥＶＥＬが第
１比較電圧以上になると、ハイ信号を出力し、第１比較
電圧以下であれば、ロー信号を出力する。
【００３３】リーク経路制御部１３１からハイ信号が出
力されると、リーク経路(leak path)１３２が動作する
が、即ちトランジスタＮ３がターンオンされ、トランジ
スタＮ４がターンオンされて電流が流れるようになるの
で、電荷がディスチャージされる。電荷がディスチャー
ジされると、チャージポンプから発生した電圧は低くな
る。
【００３４】電圧が低くなると、電圧分配部１１０から
の分配電圧ＲＥＦＬＥＶＥＬが低くなってリーク経路制
御部１３１に入力される第１基準電圧ＲＥＧＲＥＦ以下
に落ちてしまう。そうなると、リーク経路制御部１３１
はロー信号を出力するが、それによりリーク経路１３２
のトランジスタＮ３とトランジスタＮ４はターンオフさ
れる。トランジスタＮ３及びＮ４がターンオフされる
と、電荷の流れるリーク経路１３２が遮断され、再び電
圧分配部１１０の分配電圧ＲＥＧＬＥＥＬは上昇するこ
とになる。
【００３５】一方、調整信号制御部１４０の動作は次の
通りである。
【００３６】調整信号発生部１４１は第２比較電圧ＨＶ
ＰＰＲＥＦと分配電圧ＲＥＧＲＥＦを入力とし、プログ
ラムＰＧＭを入力とするが、調整信号発生部１４１はプ
ログラム信号ＰＧＭによってイネーブル状態になる。調
整信号発生部１４１がイネーブル状態になると、分配電
圧ＲＥＧＲＥＦと第２比較電圧ＨＶＰＰＲＥＦとを比較
し、分配電圧が第２比較電圧に至ると、ハイ信号をＮＡ
ＮＤゲートA１の一側入力端子へ出力する。
【００３７】この際、プログラム信号ＰＧＭはハイ信号
として遅延部１４２にも入力されるが、遅延部１４２は
入力される信号を所定の時間、即ち素子が遅延する時間
分だけ遅延させた後、ＮＡＮＤゲートＡ１の他側入力端
へ出力する。
【００３８】そうすると、ＮＡＮＤゲートＡｌの入力端
には全てハイ信号が入力されるが、それによりＮＡＮＤ
ゲートＡｌはロー信号を出力し、インバータＩ５はその
ロー信号をハイ信号に変換させて発振部５０へ出力す
る。従って、調整信号ＨＶＰＰがロー信号からハイ信号
へ変換される。
【００３９】一方、ハイ信号である調整信号ＨＶＰＰが
発振部５０に入力されるにつれて、トランジスタＰ１１
のゲートにハイ信号が印加され、トランジスタＮ１０の
ゲートにはインバータＩ１１を介してロー信号が印加さ
れるが、それによりトランジスタＰ１、Ｎ１０はターン
オフされる。また、トランジスタＮ９のゲートにはハイ
信号が入力され、トランジスタＰ１０のゲートにはイン
バータＩ１１を介してロー信号が印加されるが、それに
よりトランジスタＮ１０、Ｐ１０がターンオンされて周
期変換部５１のポートＱａから出力される信号がインバ
ータＩ１２を介してクロックＯＳＣとして出力される。
この際、出力される信号の周期は外部クロックＨＶＯＳ
Ｃが出力される時の信号の周期に比べて２倍となる。
【００４０】クロックＯＳＣの周期が変わると、チャー
ジポンプ７０の動作周期が変わるが、クロックＯＳＣの
周期が増えると、チャージポンプ部７０の動作周期も増
えて、チャージポンプ部７０の出力電圧が減少すること
になる。また、電流の消耗も減少する。
【００４１】チャージポンプ部７０の出力電圧が減少す
ると、電圧分配部１１０の分配電圧ＲＥＧＬＥＶＥＬが
減少するが、それにより調整信号発生部１４１に入力さ
れる第２基準電圧ＨＶＰＰＲＥＦより分配電圧ＲＥＧＬ
ＥＶＥＬがさらに低くなる。それにより、最終的に、調
整信号ＨＶＰＰはロー信号が出力される。
【００４２】調整信号ＨＶＰＰがロー信号として発振部
５０に入力されると、トランジスタＰ１１のゲートにロ
ー信号が印加され、トランジスタＮ１０のゲートにはイ
ンバータＩ１１を介してハイ信号が印加されるが、それ
によりトランジスタＰ１１、Ｎ１０はターンオンされ
る。また、トランジスタＮ９のゲートにはロー信号が入
力され、トランジスタＰ１０のゲートにはインバータＩ
１１を介してハイ信号が印加されるが、それによりトラ
ンジスタＮ１０、Ｐ１０がターンオフされて外部クロッ
クＨＶＯＳＣがクロックＯＳＣとして出力されて周期が
短くなる。クロックＯＳＣの周期が短くなると、チャー
ジポンプ部７０の動作周期も短くなってチャージポンプ
部７０の出力電圧が上昇することになる。
【００４３】前述したように、リーク経路制御部１３１
と調整信号制御部１４０の動作に応じてチャージポンプ
部７０の出力電圧は常時一定に維持されるだけでなく、
電流消耗を減らすことができる。リーク経路制御部１３
１に入力される第１基準電圧ＲＥＧＲＥＦより調整信号
発生部１４１に入力される第２基準電圧ＨＶＰＰＲＥＦ
がさらに低いため、チャージポンプ部７０の出力電圧が
上昇すると、リーク経路制御部１３１が動作する前に調
整信号制御部から調整信号が出力されて電流の流れを防
止し、チャージポンプの出力電圧を一定に維持すること
ができる。この際、前述した遅延部１４２の遅延時間を
調整することにより、リーク経路制御部１３１と調整信
号制御部１４０の動作時間差を調整することができる。
【００４４】以下、調整部の第２実施例に基づいて本発
明を説明する。
【００４５】調整部の第２実施例は電圧分配部２１０を
多数個の抵抗Ｒ３、Ｒ４、Ｒ５とトランジスタＮ５を用
いて構成したものである。電圧分配部２１０は抵抗Ｒ
３、Ｒ４、Ｒ５の抵抗比に基づいてリーク経路制御部２
３１に印加される第１分配電圧ＲＥＦＬＥＶＥＬ１と、
調整信号発生部２４１に印加される第２分配電圧ＲＥＧ
ＬＥＶＥＬ２を出力するが、調整部の第１実施例と同様
の動作を行なわせるために、第２分配電圧が第１分配電
圧より約５〜１０％大きくなるように抵抗Ｒ３、Ｒ４、
Ｒ５の抵抗比を設定する。また、基準電圧発生部２２０
から出力される基準電圧ＲＥＧＲＥＦはリーク経路制御
部２３１と調整信号発生部２４１へ等しく入力される。
そして、残りの動作は前述した調整部の第１実施例と同
一である。
【００４６】一方、前述した動作によるチャージポンプ
の出力電圧と調整部からの調整信号、そして電流消耗状
態を図７に基づいて考察する。
【００４７】図７ａ、図７ｂを参照すると、チャージポ
ンプ部７０の出力電圧ＶＰＰＩが９Ｖになる前までは、
調整信号ＨＶＰＰはロー信号状態になり、クロックＯＳ
Ｃとしては外部クロックＨＶＯＳＣの信号が反転されて
出力され、出力電圧ＶＰＰＩが９Ｖになると、調整信号
ＨＶＰＰはハイ信号状態になって周期が増えた状態の信
号がクロックＯＳＣとして出力される。
【００４８】図７ｃを参照すると、出力電圧ＶＰＰＩが
９Ｖになり、クロックＯＳＣの周期が増えた時点、即ち
約１.８μｓ前後の電流消耗量が異なることが分かる。
すなわち、チャージポンプ部７０の出力電圧ＶＰＰＩが
９Ｖに達した後は電流消耗が減少することが分かる。
【００４９】
【発明の効果】前述したように、本発明に係る電圧制御
回路によれば、フラッシュＥＥＰＲＯＭのプログラム時
に電圧を発生させるチャージポンプと；チャージポンプ
の動作信号の周期を可変させうるように外部クロックを
入力として周期を変換させる周期変換部と、調整信号に
よって外部クロックと周期変換部の出力信号が選択的に
出力されるようにするスイッチング部とを含む発振部
と；チャージポンプから出力される電圧を分配する電圧
分配部と、電圧分配部の出力電圧を比較するための基準
電圧を発生させる基準電圧発生部と、電圧分配部で分配
された電圧と第1基準電圧とを比較して、その結果に基
づいてリーク経路の動作を制御するリーク経路制御部
と、第1基準電圧よりは低く設定された第２基準電圧を
比較して、その結果に基づいて調整信号を出力する調整
信号制御部とを含む調整部と；を備え、フラッシュＥＥ
ＰＲＯＭのプログラム時にチャージポンプの出力電圧が
一定電圧になると、チャージポンプの動作周期を決定す
る信号の周期を増やすことにより、消費電力を節減する
ことができる。
【図面の簡単な説明】
【図１】従来のフラッシュＥＥＰＲＯＭのプログラム電
圧制御回路図である。
【図２】図１の調整部の詳細回路図である。
【図３】図３ａ及び図３ｂは従来のフラッシュＥＥＰＲ
ＯＭプログラム電圧制御回路の出力波形図である。
【図４】本発明に係るフラッシュＥＥＰＲＯＭのプログ
ラム電圧制御回路図である。
【図５】図５ａは図４の調整部の第１実施例、図５ｂは
図４の調整部の第２実施例である。
【図６】本発明に係るフラッシュＥＥＰＲＯＭプログラ
ム電圧制御回路の発振部の回路図である。
【図７】図７ａ、図７ｂ及び図７ｃは本発明に係るフラ
ッシュＥＥＰＲＯＭプログラム電圧制御回路の出力波形
図である。
【符号の説明】
５０ 発振部 ７０ チャージポンプ １００、２００ 調整部 １１０、２１０ 電圧分配部 １２０、２２０ 基準電圧発生部 １３１、２３１ リーク経路制御部 １４０、２４０ 調整信号制御部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 入力されるクロック信号に基づいて電圧
    を発生させるチャージポンプと、 前記チャージポンプに入力されるクロック信号の周期を
    決定するための発振部と、 前記チャージポンプから出力される電圧を感知して一定
    の電圧になった場合、前記発振部が前記チャージポンプ
    に入力されるクロック信号の周期を可変させうるように
    調整信号を出力する調整部とを含んでなることを特徴と
    する電圧制御回路。
  2. 【請求項２】 前記調整部は、前記チャージポンプから
    出力される電圧を分配する電圧分配部と、前記電圧分配
    部の出力電圧を比較するための基準電圧を発生させる基
    準電圧発生部と、前記電圧分配部で分配された電圧と前
    記基準電圧発生部から発生した第１基準電圧とを比較
    し、その結果に基づいてリーク経路の動作を制御するリ
    ーク経路制御部と、前記分配された電圧と前記第１基準
    電圧よりは低く設定された第２基準電圧とを比較し、そ
    の結果に基づいて前記調整信号を出力する調整信号制御
    部とを備えることを特徴とする請求項１記載の電圧制御
    回路。
  3. 【請求項３】 前記発振部は、外部クロックを入力とし
    て、前記外部クロックの周期を変換させる周期変換部
    と、前記調整信号によって前記外部クロックと前記周期
    変換部の出力信号が選択的に出力されるようにするスイ
    ッチング部とを備えることを特徴とする請求項１記載の
    フラッシュＥＥＰＲＯＭのプログラム電圧制御回路。
JP2000384780A 1999-12-28 2000-12-19 電圧制御回路 Expired - Fee Related JP4062395B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR99-63952 1999-12-28
KR10-1999-0063952A KR100387266B1 (ko) 1999-12-28 1999-12-28 전압제어회로

Publications (2)

Publication Number Publication Date
JP2001244799A true JP2001244799A (ja) 2001-09-07
JP4062395B2 JP4062395B2 (ja) 2008-03-19

Family

ID=19631271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000384780A Expired - Fee Related JP4062395B2 (ja) 1999-12-28 2000-12-19 電圧制御回路

Country Status (3)

Country Link
US (1) US6282108B1 (ja)
JP (1) JP4062395B2 (ja)
KR (1) KR100387266B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012042908A (ja) * 2010-08-18 2012-03-01 Silicon Works Co Ltd 液晶表示装置の電源供給回路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7546172B1 (en) * 2000-06-14 2009-06-09 Marvell International Ltd. Apparatus, method, and computer program product for recording and reproducing digital data
JP2002238243A (ja) * 2001-02-07 2002-08-23 Seiko Epson Corp Ｄｃ／ｄｃコンバータおよび液晶用電源装置
KR100471181B1 (ko) 2002-08-20 2005-03-10 삼성전자주식회사 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치
JP4274786B2 (ja) * 2002-12-12 2009-06-10 パナソニック株式会社 電圧発生回路
KR100542708B1 (ko) * 2003-05-28 2006-01-11 주식회사 하이닉스반도체 고전압 발생기
JP4749076B2 (ja) * 2005-07-27 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US20080147357A1 (en) * 2006-12-15 2008-06-19 Iintrinisyc Software International System and method of assessing performance of a processor
KR101435164B1 (ko) * 2008-05-14 2014-09-02 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치
CN102097131B (zh) * 2009-12-15 2014-03-12 中芯国际集成电路制造(上海)有限公司 电压生成电路
US8872552B2 (en) 2012-09-29 2014-10-28 Infineon Technologies Austria Ag High-side semiconductor-switch low-power driving circuit and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5582319A (en) * 1978-12-15 1980-06-21 Citizen Watch Co Ltd Voltage control circuit
JPS55140185A (en) * 1979-04-20 1980-11-01 Citizen Watch Co Ltd Voltage controlling circuit of electronic clock
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
US5164889A (en) * 1991-10-10 1992-11-17 Samsung Semiconductor, Inc. Gate multiplexed low noise charge pump
JP3420606B2 (ja) * 1993-03-15 2003-06-30 株式会社東芝 高電圧発生装置
JP3884810B2 (ja) * 1997-01-21 2007-02-21 株式会社ルネサステクノロジ 高電圧発生装置
EP0856935B1 (en) * 1997-02-03 2003-11-05 Denso Corporation Charge pump circuit
TW423162B (en) * 1997-02-27 2001-02-21 Toshiba Corp Power voltage supplying circuit and semiconductor memory including the same
KR100264959B1 (ko) * 1997-04-30 2000-10-02 윤종용 반도체 장치의 고전압발생회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012042908A (ja) * 2010-08-18 2012-03-01 Silicon Works Co Ltd 液晶表示装置の電源供給回路
US8854354B2 (en) 2010-08-18 2014-10-07 Silicon Works Co., Ltd. Power supply circuit for liquid crystal display device that changes durations of control signals

Also Published As

Publication number Publication date
JP4062395B2 (ja) 2008-03-19
US6282108B1 (en) 2001-08-28
KR20010061456A (ko) 2001-07-07
KR100387266B1 (ko) 2003-06-11

Similar Documents

Publication Publication Date Title
US7724072B2 (en) Voltage generator of semiconductor integrated circuit
US10879797B2 (en) Voltage booster circuit with ripple control and method controlling same
US8912778B1 (en) Switching voltage regulator employing current pre-adjust based on power mode
US7002381B1 (en) Switched-capacitor controller to control the rise times of on-chip generated high voltages
US7227780B2 (en) Semiconductor device and control method thereof
US8471537B2 (en) Low power high voltage regulator for non-volatile memory device
KR20080061477A (ko) 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법
JP4062395B2 (ja) 電圧制御回路
US6373311B1 (en) Oscillator and switch-over control circuit for a high-voltage generator
US6028780A (en) Two-phase clock charge pump with power regulation
US20120139508A1 (en) Semiconductor apparatus
US7053689B2 (en) High voltage switch circuit
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
JPH09294367A (ja) 電圧供給回路
KR100650805B1 (ko) 펌핑 회로 및 펌핑 전압 생성 방법
JP2003077286A (ja) 高電圧ジェネレータ用のレギュレーティング回路
KR101005129B1 (ko) 레귤레이터 회로
KR100480555B1 (ko) 반도체메모리장치의승압전압클램프회로및승압전압클램프방법
KR100908536B1 (ko) 고전압 발생기의 전류 소모 방지 장치
US7554386B2 (en) High voltage generation circuit and method for reducing peak current and power noise for a semiconductor memory device
JPH1118419A (ja) Ｄｃ／ｄｃコンバータ
KR19990030152U (ko) 반도체 메모리 장치의 펌프 레귤레이션 회로
KR20060062812A (ko) 불휘발성 메모리 장치의 스텝-업 전압 발생 회로
KR20080060389A (ko) 반도체 소자의 내부전압 발생기
KR19990002891A (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees