KR20060062812A - 불휘발성 메모리 장치의 스텝-업 전압 발생 회로 - Google Patents

불휘발성 메모리 장치의 스텝-업 전압 발생 회로 Download PDF

Info

Publication number
KR20060062812A
KR20060062812A KR1020040101781A KR20040101781A KR20060062812A KR 20060062812 A KR20060062812 A KR 20060062812A KR 1020040101781 A KR1020040101781 A KR 1020040101781A KR 20040101781 A KR20040101781 A KR 20040101781A KR 20060062812 A KR20060062812 A KR 20060062812A
Authority
KR
South Korea
Prior art keywords
high voltage
voltage
signal
pulse signal
switching
Prior art date
Application number
KR1020040101781A
Other languages
English (en)
Inventor
정상화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040101781A priority Critical patent/KR20060062812A/ko
Publication of KR20060062812A publication Critical patent/KR20060062812A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 고전압(VPP)을 이용해서 전압레벨의 저하없이 단계적으로 증가하는 스텝-업 전압을 안정적으로 발생시킬 수 있는 스텝-업 전압 발생 회로에 관한 것이다. 스텝-업 전압 발생회로는, 외부에서 공급되는 전원전압보다 높은 고전압을 발생시키는 제1 고전압 발생부; 단계적으로 증가하는 스텝 펄스 신호를 발생시키는 제2 고전압 발생부; 및 상기 스텝 펄스 신호에 응답하여 상기 고전압을 단계적으로 점차 증가하는 스텝-업 전압으로 출력하는 고전압 전달부를 포함한다.
고전압, 펌프, 스텝-업, 비교기

Description

불휘발성 메모리 장치의 스텝-업 전압 발생 회로{Circuit for generating step-up voltage in non-volatile memory device}
도 1은 종래의 스텝-업 전압 발생 회로를 도시한 회로도이다.
도 2는 도 1의 신호들의 파형을 도시한 타이밍도이다.
도 3은 본 발명의 바람직한 실시예에 따른 스텝-업 전압 발생 회로를 도시한 회로도이다.
도 4는 도 3의 신호들의 파형을 도시한 타이밍도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110, 210, 220 : 고전압 발생부
120, 230 : 고전압 스위칭부
130, 270 : 고전압 전달부
140, 240 : 전압 분배부
150, 250 : 비교기
260 : 스위치
본 발명은, 불휘발성 메모리 장치에 관한 것으로, 특히 고전압(VPP)을 이용해서 점차적으로 전압레벨이 증가하는 스텝-업 전압을 발생시키는 스텝-업 전압 발생 회로에 관한 것이다.
플래시 메모리나 EEPROM 장치와 같은 불휘발성 메모리 장치에 있어서, 기록 동작 및 소거 동작에는 점차적으로 전압레벨이 증가하는 스텝-업 전압(step-up voltage)이 필요하다. 이러한 스텝-업 전압은, 외부 전원전압보다 높은 고전압을 이용해서 내부적으로 발생된다.
도 1은 종래의 스텝-업 전압 발생 회로를 도시한 회로도이고, 도 2는 도 1의 신호들의 파형을 나타낸 타이밍도이다.
도 1을 참조하면, 스텝-업 전압 발생 회로는 고전압 발생부(110), 고전압 스위칭부(120), 고전압 전달부(130), 전압 분배부(140), PMOS 트랜지스터(P1), 비교기(150), 및 전압 드롭부(160)를 포함한다.
고전압 발생부(110)는 펌프 인에이블 신호(PUMP_EN)를 입력받아 클럭신호(CLK)에 동기하여 고전압(VPP)을 발생시킨다.
고전압 스위칭부(120)는 고전압 스위칭부(120)를 인에이블시키기 위한 스위칭 인에이블 신호(SW_EN)가 인에이블되면 고전압(VPP)를 이용해서 고전압(VPP)보다 높은 고전압 스위칭 신호(SEL)를 출력한다.
고전압 전달부(130)는 고전압 스위칭 신호(SEL)에 의해 턴-온되어, 고전압(VPP)를 단계적으로 증가하는 스텝-업 전압(HV_OUT)으로 출력하는 NMOS 트랜 지스터(MP1)로 구성된다. 이렇게, NMOS 트랜지스터(MP1)가 고전압(VPP)보다 높은 고전압 스위칭 신호(SEL)에 의해 턴-온되면, 바디 효과에 의한 전압 드롭(drop)이 발생되지 않는다. 그리고, 고전압(VPP)를 한번에 내보내는 것은 프로그램 동작시 전류나 셀 디스터번스(cell disturbance) 측면에서 좋지 않기 때문에, NMOS 트랜지스터(MN1)을 이용해서 단계적으로 증가하는 스텝-업 전압(HV_OUT)을 출력하는 것이다.
전압 분배부(140)는 스위칭 인에이블 신호(SW_EN)가 로직 하이일 때 NMOS 트랜지스터(N7)를 턴-온시켜서 동작하는데, 이때 도 2에 도시된 스텝 신호(SIG<4:0>)에 응답해서 NMOS 트랜지스터(N2-N6)를 선택적으로 턴-온시킨 후에, 스텝-업 전압(HV_OUT)를 이용해서 서로 다른 값을 갖는 고전압 기준전압(VPP_REF)을 발생시킨다. 이 스텝 신호(SIG(4:0>)는 전압 분배를 위해 내부적으로 공급되는 신호이다.
PMOS 트랜지스터(P1)는 펌프 인에이블 신호(PUMP_EN)와 반대의 위상을 갖는 펌프 인에이블 바 신호(PUMP_ENB)가 로직 로우가 되면 턴-온되어 전원전압(Vcc)를 비교기(150)로 전달한다. 그러면, 비교기(150)가 고전압 기준전압(VPP_REF)과 기준전압(VREF)을 비교하여 리이크 신호(LEAK)를 발생시킨다.
전압 드롭부(160)는 스텝-업 전압 발생회로가 동작하면 로직하이가 되는 신호(GG)에 의해 턴-온되는 네이티브(native) NMOS 트랜지스터(NA11-NA13)와 리이크 신호(LEAK)에 의해 턴-온되는 네이티브 NMOS 트랜지스터(N14)로 구성되는데, 이들 네이티브 NMOS 트랜지스터(NA11-NA14)는 문턱전압(Vt)이 0이다. 이러한 전압 드롭부(160)는 네이티브 NMOS 트랜지스터(N14)를 리이크 신호(LEAK)에 의해서 선택적으 로 턴-온시켜서 고전압 스위칭 신호(SEL)를 원하는 레벨로 만든다.
그러나, 고전압 스위칭 신호(SEL)은 전압 드롭부(160)에 의해 원하는 레벨보다 더 떨어질 수 있다. 이렇게 고전압 스위칭 신호(SEL)가 원하는 레벨보다 더 떨어지면, 고전압 전달부(130)의 NMOS 트랜지스터(N1)가 작게 턴-온되어 고전압(VPP)가 적게 전달됨으로써, 최종 스텝-업 전압(HV_OUT)이 원하는 레벨보다 더 낮아지게 되는 문제점이 발생하게 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 전압레벨의 저하없이 단계적으로 증가하는 스텝-업 전압을 보다 안정적으로 발생시킬 수 있는 스텝-업 전압 발생 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 스텝-업 전압 발생회로는 외부에서 공급되는 전원전압보다 높은 고전압을 발생시키는 제1 고전압 발생부; 단계적으로 증가하는 스텝 펄스 신호를 발생시키는 제2 고전압 발생부; 및 상기 스텝 펄스 신호에 응답하여 상기 고전압을 단계적으로 점차 증가하는 스텝-업 전압으로 출력하는 고전압 전달부를 포함한다.
바람직한 실시예에 있어서, 스텝-업 전압 발생회로는 상기 제2 고전압 발생부로부터 출력되는 상기 스텝 펄스 신호와 내부적으로 공급되는 스텝 신호를 이용 해서 고전압 기준전압을 발생시키는 전압 분배부; 및 상기 고전압 기준전압과 기준전압을 비교하고 그 결과를 상기 제2 고전압 발생부로 출력하는 비교기를 더 포함한다.
바람직한 실시예에 있어서, 스텝-업 전압 발생회로는 상기 고전압을 이용해서 상기 고전압 보다 높은 고전압 스위칭 신호를 발생시키는 고전압 스위칭부; 및 상기 고전압 스위칭 신호와 상기 스텝 펄스 신호를 선택적으로 전달하는 스위치를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.
도 3는 본 발명의 바람직한 실시예에 따른 스텝-업 전압 발생 회로를 도시한 회로도이고, 도 4는 도 3의 신호들의 파형을 도시한 타이밍도이다.
도 3을 참조하면, 스텝-업 전압 발생 회로는, 제1 고전압 발생부(210), 제2 고전압 발생부(220), 고전압 스위칭부(230), 전압 분배부(240), PMOS 트랜지스터(P11), 비교기(250), 스위치(260), 및 고전압 전달부(270)를 포함한다.
제1 고전압 발생부(210)는 복수개의 펌프로 구성되며, 펌프 인에이블 신호(PUMP_EN)가 인에이블되면 고전압(VPP)를 발생시킨다.
고전압 스위칭부(220)는 고전압 스위칭부(220)를 인에이블시키기 위한 스위칭 인에이블 신호(SW_EN)가 인에이블되면, 고전압(VPP)를 이용해서 고전압(VPP)보다 높은 고전압 스위칭 신호(SEL)를 발생시킨다.
제2 고전압 발생부(230)는 종래와 다르게 펌프가 한단 더 추가된 구성으로 서, 비교기(250)로부터 출력되는 리이크 신호(LEAK)를 입력받아 단계적으로 증가하는 스텝 펄스 신호(VPP_STEP)를 발생시킨다.
전압 분배부(240)는 NMOS 트랜지스터(N11-N16)와 저항(R11-R17)을 포함한다. NMOS 트랜지스터(N11)는 게이트로 도 4에 도시된 스텝 신호(SIG<0>)를 인가받고 제1 단자가 저항(R11)에 접속되며, 제2 단자가 저항(R17)에 접속된다. 저항(R11)는 제1 단자가 스텝 펄스 신호(VPP_SET)에 연결되고, 제2 단자가 NMOS 트랜지스터(N11)의 제1 단자에 접속된다. NMOS 트랜지스터(N12)는 게이트로 도 4에 도시된 스텝 신호(SIG<1>)를 인가받고 제1 단자가 저항(R12)에 접속되며, 제2 단자가 저항(R17)에 접속된다. 저항(R12)은 NMOS 트랜지스터(N11, N12) 사이에 접속된다. NMOS 트랜지스터(N13)는 게이트로 도 4에 도시된 스텝 신호(SIG<2>)를 인가받고 제1 단자가 저항(R13)에 접속되며, 제2 단자가 저항(R17)에 접속된다. 저항(R13)은 NMOS 트랜지스터(N12, N13) 사이에 접속된다. NMOS 트랜지스터(N14)는 게이트로 도 4에 도시된 스텝 신호(SIG<3>)를 인가받고 제1 단자가 저항(R14)에 접속되며, 제2 단자가 저항(R17)에 접속된다. 저항(R14)은 NMOS 트랜지스터(N13, N14) 사이에 접속된다. NMOS 트랜지스터(N15)는 게이트로 도 4에 도시된 스텝 신호(SIG<4>)를 인가받고 제1 단자가 저항(R15)에 접속되며, 제2 단자가 저항(R17)에 접속된다. 저항(R15)은 NMOS 트랜지스터(N14, N15) 사이에 접속되고, 저항(R16)은 NMOS 트랜지스터(N15)와 저항(R17) 사이에 접속된다. 저항(R17)은 저항(R16)와 NMOS 트랜지스터(N16) 사이에 접속된다. NMOS 트랜지스터(N16)은 펌프 인에이블 신호(PUMP_EN)에 의해 턴-온/오프된다.
이러한 전압 분배부(240)는 펌프 인에이블 신호(PUMP_EN)가 로직 하이일 때 NMOS 트랜지스터(N16)를 턴-온시켜서 동작하는데, 이때, 스텝 신호(SIG<4:0>)를 입력받아 NMOS 트랜지스터(N11-N15)를 선택적으로 턴-온시킨 후에, 스텝 펄스 신호(VPP_SET)를 이용해서 서로 다른 값을 갖는 고전압 기준전압(VPP_REF)을 발생시킨다.
PMOS 트랜지스터(P11)는 펌프 인에이블 신호(PUMP_EN)와 반대의 위상을 갖는 펌프 인에이블 바 신호(PUMP_ENB)가 로직 로우가 되면 턴-온되어 전원전압(Vcc)를 비교기(250)로 전달한다. 그러면, 비교기(250)가 고전압 기준전압(VPP_REF)과 기준전압(VREF)을 비교하여 리이크 신호(LEAK)를 발생시킨다.
스위치(260)는 스위칭 인에이블 신호(SW_EN)가 로직 하이일 때 로직 로우가 되는 스위칭 인에이블 바 신호(SW_ENB)에 응답하여 고전압 스위칭 신호(SEL)와 스텝 펄스 신호(VPP_STEP)을 선택적으로 출력한다. 즉, 스위치(260)는 스위칭 인에이블 바 신호(SW_ENB)가 로직 하이이면 스텝 펄스 신호(VPP_STEP)를 출력하고, 스위칭 인에이블 바 신호(SW_ENB)가 로직 로우이면, 고전압 스위칭 신호(SEL)를 출력한다.
고전압 전달부(270)는 NMOS 트랜지스터(N10)로 구성되는데, 이 NMOS 트랜지스터(N10)는 고전압 스위칭 신호(SEL)에 의해서 턴-온되면, 고전압(VPP)를 그대로 전달하고, 스텝 펄스 신호(VPP_STEP)에 의해서 턴-온되면, 단계적으로 점차 증가하는 스텝-업 전압(HV_OUT)을 출력한다. 즉, 스텝-업 전압(HV_OUT)이 작아야 하는 경우에는 전압레벨이 작은 스텝 펄스 신호(VPP_STEP)를 인가받아, NMOS 트랜지스터 (N10)를 작게 턴-온시켜서 고전압(VPP)을 적게 전달한다. 이렇게 되면 전압레벨이 낮은 스텝-업 전압(HV_OUT)이 출력되게 된다. 스텝-업 전압(HV_OUT)이 커야 하는 경우에는 전압레벨이 큰 스텝 펄스 신호(VPP_STEP)를 인가받아, NMOS 트랜지스터(N10)를 많이 턴-온시켜서 고전압(VPP)을 많이 전달한다. 이렇게 되면 전압레벨이 높은 스텝-업 전압(HV_OUT)이 출력된다.
상술한 바와 같이, 본 발명에 따르면, 종래와 달리 부가적으로 설치된 펌프(고전압 발생부)를 이용해서 종래에 발생했던 전압레벨의 저하없이 원하는 스텝-업 전압을 안정적으로 발생시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 기술을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (6)

  1. 외부에서 공급되는 전원전압보다 높은 고전압을 발생시키는 제1 고전압 발생부;
    단계적으로 증가하는 스텝 펄스 신호를 발생시키는 제2 고전압 발생부; 및
    상기 스텝 펄스 신호에 응답하여 상기 고전압을, 단계적으로 점차 증가하는 스텝-업 전압으로 출력하는 고전압 전달부를 포함하는 불휘발성 메모리 장치의 스텝-업 전압 발생회로.
  2. 제1 항에 있어서,
    상기 제2 고전압 발생부로부터 출력되는 상기 스텝 펄스 신호와 내부적으로 공급되는 스텝 신호를 이용해서 고전압 기준전압을 발생시키는 전압 분배부; 및
    상기 고전압 기준전압과 기준전압을 비교하고 그 결과를 상기 제2 고전압 발생부로 출력하는 비교기를 더 포함하는 불휘발성 메모리 장치의 스텝-업 전압 발생회로.
  3. 제2 항에 있어서,
    상기 전압 분배부는 상기 제1 및 제2 고전압 발생부를 동작시키기 위한 펌프 인에이블 신호에 응답하여 동작하는 불휘발성 메모리 장치의 스텝-업 전압 발생회로.
  4. 제1 항에 있어서,
    상기 고전압을 이용해서 상기 고전압 보다 높은 고전압 스위칭 신호를 발생시키는 고전압 스위칭부; 및
    상기 고전압 스위칭 신호와 상기 스텝 펄스 신호를 선택적으로 전달하는 스위치를 더 포함하는 불휘발성 메모리 장치의 스텝-업 전압 발생회로.
  5. 제4 항에 있어서,
    상기 스위치는 상기 고전압 스위칭부를 인에이블시키기 위한 스위칭 인에이블 신호가 로직 하이일 때는 상기 고전압 스위칭 신호를 전달하고, 상기 스위칭 인에이블 신호가 로직 로우일 때는 상기 스텝 펄스 신호를 전달하는 불휘발성 메모리 장치의 스텝-업 전압 발생회로.
  6. 제1 항에 있어서,
    상기 고전압 전달부는 상기 스텝 펄스 신호에 의해 턴-온/오프되어 상기 고 전압을 상기 스텝-업 전압으로 출력하는 NMOS 트랜지스터로 구성되는 불휘발성 메모리 장치의 스텝-업 전압 발생회로.
KR1020040101781A 2004-12-06 2004-12-06 불휘발성 메모리 장치의 스텝-업 전압 발생 회로 KR20060062812A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040101781A KR20060062812A (ko) 2004-12-06 2004-12-06 불휘발성 메모리 장치의 스텝-업 전압 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101781A KR20060062812A (ko) 2004-12-06 2004-12-06 불휘발성 메모리 장치의 스텝-업 전압 발생 회로

Publications (1)

Publication Number Publication Date
KR20060062812A true KR20060062812A (ko) 2006-06-12

Family

ID=37158903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101781A KR20060062812A (ko) 2004-12-06 2004-12-06 불휘발성 메모리 장치의 스텝-업 전압 발생 회로

Country Status (1)

Country Link
KR (1) KR20060062812A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769781B1 (ko) * 2005-08-25 2007-10-24 주식회사 하이닉스반도체 비휘발성 메모리 장치의 스텝-업 전압 발생 회로
KR100827700B1 (ko) * 2007-01-17 2008-05-07 삼성전자주식회사 불휘발성 메모리 장치에서의 내부 고전압 측정 방법 및전압 출력회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769781B1 (ko) * 2005-08-25 2007-10-24 주식회사 하이닉스반도체 비휘발성 메모리 장치의 스텝-업 전압 발생 회로
US7385852B2 (en) 2005-08-25 2008-06-10 Hynix Semiconductor Inc. Circuit for generating step-up voltage in non-volatile memory device
KR100827700B1 (ko) * 2007-01-17 2008-05-07 삼성전자주식회사 불휘발성 메모리 장치에서의 내부 고전압 측정 방법 및전압 출력회로

Similar Documents

Publication Publication Date Title
US7233213B2 (en) Oscillator of semiconductor device
US8643358B2 (en) Oscillator
JP4247401B2 (ja) 半導体メモリ素子の内部電源電圧発生装置
US6724242B2 (en) Pump circuits and methods for integrated circuits including first and second oscillators and first and second pumps
JP2005176590A (ja) マルチレベル高電圧発生装置
KR100471181B1 (ko) 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치
JP4977846B2 (ja) 不揮発性メモリ装置の高電圧スイッチ回路
KR101066762B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
US7053689B2 (en) High voltage switch circuit
CN100541668C (zh) 用于在非易失性存储器器件中产生提升电压的电路
JP7451654B2 (ja) 半導体装置及びパワーオンリセット信号の生成方法
KR20060062812A (ko) 불휘발성 메모리 장치의 스텝-업 전압 발생 회로
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
US6329852B1 (en) Power on reset circuit
KR20010006872A (ko) 모드 설정 확정 신호 발생 회로
KR100408724B1 (ko) 반도체 메모리 소자의 내부전압 발생장치
KR100674961B1 (ko) 부가 펌프 회로를 구비하는 승압전압 발생회로 및 이의 승압전압 발생방법
US10044260B2 (en) Charge pump circuit and voltage generating device including the same
KR100746616B1 (ko) 스윙폭조절회로 및 이를 이용한 고전압 펌핑회로
KR101081878B1 (ko) 고전압의 리플 현상을 제거하는 고전압 스위치 회로
KR100560769B1 (ko) 고전압 펌핑 회로
JP2002237187A (ja) 半導体集積回路の内部電圧発生装置
KR101079286B1 (ko) 반도체장치의 고전압 펌핑회로
KR100219493B1 (ko) 반도체장치의 초기전원전압 공급회로 및 이를이용한 승압전압 발생기
CN117097134A (zh) 电压产生器及其电压产生方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination