KR101066762B1 - 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자 - Google Patents

전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자 Download PDF

Info

Publication number
KR101066762B1
KR101066762B1 KR1020080087112A KR20080087112A KR101066762B1 KR 101066762 B1 KR101066762 B1 KR 101066762B1 KR 1020080087112 A KR1020080087112 A KR 1020080087112A KR 20080087112 A KR20080087112 A KR 20080087112A KR 101066762 B1 KR101066762 B1 KR 101066762B1
Authority
KR
South Korea
Prior art keywords
clock
signal
voltage
unit
pump
Prior art date
Application number
KR1020080087112A
Other languages
English (en)
Other versions
KR20100028192A (ko
Inventor
유제일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080087112A priority Critical patent/KR101066762B1/ko
Priority to US12/493,272 priority patent/US8098528B2/en
Publication of KR20100028192A publication Critical patent/KR20100028192A/ko
Application granted granted Critical
Publication of KR101066762B1 publication Critical patent/KR101066762B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 고전압 생성 회로에 관한 것으로, 제 1 펌프 클럭 신호 또는 제 2 펌프 클럭 신호중 하나에 응답하여 펌핑 동작을 하여 고전압을 생성하는 고전압 유니트; 상기 고전압 유니트가 출력하는 고전압을 제 1 기준 전압과 비교하고, 그 결과에 따라 상기 고전압 유니트의 펌핑 동작을 제어하기 위한 상기 제1 또는 상기 제 2 펌프 클럭 신호 중 하나를 출력하는 펌프 클럭부; 제 1 스위치 클럭 신호 또는 제 2 스위치 클럭 신호에 응답하여 선택신호를 생성하는 고전압 스위치; 상기 고전압 스위치가 출력하는 선택전압을 상기 제 1 전압과 비교하고, 그 결과에 따라 상기 제1 또는 제2 스위치 클럭신호 중 하나를 출력하는 스위치 클럭부; 및 상기 선택신호에 응답하여 상기 고전압 유니트가 생성하는 고전압을 출력노드로 전달하는 스위칭 소자를 포함한다.
Figure R1020080087112
고전압 생성 회로, 클럭, 고주파, 저주파

Description

전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자{Voltage generating circuit and non volatile memory device having the same}
본 발명은 전압 생성회로에 관한 것으로, 동작시의 클럭 주파수를 제어하여 불필요한 전류 소모를 방지하고, 동작 속도를 빠르게 할 수 있는 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자에 관한 것이다.
불휘발성 메모리 장치, 특히 전기적으로 소거 및 프로그램이 가능한 플래시 메모리 소자의 경우 메모리 셀에 저장된 데이터를 소거하기 위한 소거동작과 상기 메모리 셀에 데이터를 저장하기 위한 프로그램 동작을 수행하는데 있어서, F-N 터널링(Fowler-Nordheim tunneling)과 핫 일렉트론 인젝션(hot electron injection) 방식을 사용하고 있다.
일반적으로 저 전원 전압 하에서 동작하는 플래시 메모리 소자는 고전압을 칩 내부에서 자체 발생시키는 전압 제공 회로를 포함한다. 전압 제공회로는 일반적으로 전압 펌프 회로 등을 이용하여 입력되는 저전압을 고전압으로 펌핑 하여 출력하도록 구성된다.
도 1은 불휘발성 메모리 소자의 전압 제공 회로를 나타낸다.
도 1을 참조하면, 전압 제공 회로(100)는 클럭부(110)와, 고전압 스위치(120) 및 고전압 펌프를 포함하고, 제 1 비교기(COM1), NAND 게이트(NA1), 제 1 내지 제 4 인버터(IN1 내지 IN4), NMOS 트랜지스터(N1), 제 1 및 제 2 저항(R1, R2) 및 커패시터(C)를 포함한다.
클럭부(110)는 클럭 인에이블 신호(CLK_EN)에 따라 동작을 시작하여 클럭을 발생시키고, 클럭부(110)가 발생하는 클럭은 고전압 스위치(120)로 직접 입력된다.
고전압 스위치(120)는 클럭부(110)에서 입력되는 클럭과, 스위칭 인에이블 신호(SWITCH_EN)에 의해서 선택신호(SEL)를 출력한다. 고전압 스위치(120)가 출력하는 선택신호(SEL)는 NMOS 트랜지스터(N1)의 게이트로 입력된다.
제 1 비교기(COM1)는 기준전압(REF)과 비교전압(Vcomp)의 크기를 비교하고, 비교전압(Vcomp)이 기준전압(REF)보다 크면 로우 레벨 신호를 출력하고, 비교전압(Vcomp)이 기준전압(REF)보다 작으면 하이 레벨 신호를 출력한다.
NAND 게이트(NA1)는 클럭부(110)가 출력하는 클럭과, 펌프 인에이블 신호(PUMP_EN) 및 제 1 비교기(COM1)의 출력신호를 낸드 논리 조합하여 그 결과를 출력한다. 낸드 논리 조합은 모든 입력신호가 하이 레벨인 경우에만 로우 레벨 신호를 출력하고, 입력신호 중 하나라도 로우 레벨이면 하이 레벨의 신호를 출력한다.
NAND 게이트(NA1)의 출력신호는 제 1 인버터(IN1)로 입력된다. 제 1 내지 제 3 인버터(IN3)는 NAND 게이트(NA1)의 출력단과, 고전압 펌프(130)의 사이에 직렬로 연결된다. 따라서 NAND 게이트(NA1)의 출력 신호는 제 1 내지 제 3 인버터(IN1 내지 IN3)에 의해서 반전 지연되어 고전압 펌프(130)로 입력된다.
그리고 제 1 및 제 4 인버터(IN1, IN4)는 NAND 게이트(NA1)의 출력단과, 고전압 펌프의 다른 입력단의 사이에 직렬로 연결된다. 따라서 NAND 게이트(NA1)의 출력신호는 제 1 및 제 4 인버터(IN1, IN4)에 의해서 지연되어 고전압 펌프(130)로 입력된다.
고전압 펌프(130)는 제 3 인버터(IN3)와 제 4 인버터(N4)로부터 각각 입력되는 위상이 반대인 신호에 따라서 고전압을 생성하여 출력한다. 고전압 펌프(130)가 출력하는 고전압은 고전압 입력단(HVIN)으로 입력된다.
그리고 고전압 입력단(HVIN)과 접지노드 사이에 제 1 및 제 2 저항(R1, R2)이 직렬로 연결된다. 제 1 및 제 2 저항(R1, R2)의 접점으로부터 비교전압(Vcomp)이 출력되어 제 1 비교기(COM1)로 입력된다.
그리고 NMOS 트랜지스터(N1)는 고전압 입력단(HVIN)과 고전압 출력단(HVOUT)의 사이에 연결되고, NMOS 트랜지스터(N1)의 게이트에는 고전압 스위치(120)에서 출력되는 선택신호(SEL)가 입력된다.
커패시터(C)는 고전압 출력단(HVOUT)과 접지 노드 사이에 연결되고, 고전압으로 출력되는 출력전압이 충전된다.
상기한 전압 생성 회로는 고전압 스위치(120)가 구동하여 선택신호(SEL)가 하이 레벨로 출력되어야 고전압 펌프(130)가 출력하는 고전압이 고전압 출력단(HVOUT)으로 전달된다.
이때 고전압 스위치(120)는 스위칭 인에이블 신호(SWITCH_EN)가 입력되는 상태에서 클럭부(110)가 출력하는 클럭에 따라 선택신호(SEL)를 출력하므로 클럭 부(110)가 출력하는 클럭이 고주파(High Frequency)인 경우에는 동작이 빠르게 되고, 이에 따른 동작 전류는 증가하게 된다.
반대로 클럭의 주파수가 낮은 저주파(Low Frequency)인 경우에는 동작 속도도 느려지고 동작 전류도 작아지게 된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 고전압을 생성하는 회로에서 동작 구간에 따라 제공되는 클럭의 주파수를 변동하여 동작을 제어하는 고전압 생성회로 및 이를 구비한 불휘발성 메모리 소자를 제공하는데 있다.
본 발명의 특징에 따른 고전압 생성 회로는,
제 1 펌프 클럭 신호 또는 제 2 펌프 클럭 신호중 하나에 응답하여 펌핑 동작을 하여 고전압을 생성하는 고전압 유니트; 상기 고전압 유니트가 출력하는 고전압을 제 1 기준 전압과 비교하고, 그 결과에 따라 상기 고전압 유니트의 펌핑 동작을 제어하기 위한 상기 제1 또는 상기 제 2 펌프 클럭 신호 중 하나를 출력하는 펌프 클럭부; 제 1 스위치 클럭 신호 또는 제 2 스위치 클럭 신호에 응답하여 선택신호를 생성하는 고전압 스위치; 상기 고전압 스위치가 출력하는 선택전압을 상기 제 1 전압과 비교하고, 그 결과에 따라 상기 제1 또는 제2 스위치 클럭신호 중 하나를 출력하는 스위치 클럭부; 및 상기 선택신호에 응답하여 상기 고전압 유니트가 생성하는 고전압을 출력노드로 전달하는 스위칭 소자를 포함한다.
상기 스위치 클럭부는, 상기 제 1 기준전압이 상기 선택신호를 분배하여 생성한 제 1 분배전압보다 높으면, 상기 제 1 스위치 클럭신호를 출력하고, 상기 제 1 기준전압이 상기 제 1 분배전압보다 낮으면 상기 제 1 스위치 클럭신호보다 주파수가 느린 제 2 스위치 클럭신호를 출력하는 것을 특징으로 한다.
삭제
삭제
상기 펌프 클럭부는, 상기 제 1 기준전압이 상기 고전압 유니트의 출력을 분배하여 생성한 제 2 분배전압보다 높으면, 상기 제 1 펌프 클럭신호를 출력하고, 상기 제 1 기준전압이 상기 제 2 분배전압보다 낮으면, 상기 제 1 펌프 클럭신호보다 주파수가 느린 제 2 펌프 클럭신호를 출력하는 것 특징으로 한다.
상기 고전압 유니트는, 상기 제 1 또는 제 2 펌프 클럭신호를 위상이 서로 반대외는 두 개의 클럭 펄스로 생성하는 펄스 발생부와, 상기 펄스 발생부가 출력하는 두개의 클럭 펄스에 따라 고전압을 펌핑하는 차지 펌프를 포함하는 것을 특징으로 한다.
상기 고전압 유니트는, 상기 차지펌프가 출력하는 전압을 분배한 제 3 분배전압과, 제 1 기준전압을 비교하고 그 결과에 상기 제 1 또는 제 2 펌프 클럭신호가 상기 펄스 발생부로 입력되는 것을 제어하는 비교수단을 더 포함하는 것을 특징으로 한다.
상기 스위치 클럭부는, 상기 제 1 분배전압과 상기 제 1 기준전압을 비교하여, 그 결과에 따른 제 1 제어신호를 출력하는 제 1 비교부; 및 상기 스위칭 인에이블 신호와, 클럭 인에이블 신호 및 상기 제 1 제어신호의 논리조합 결과에 따라 선택적으로 인에이블 되는 제 1 또는 제 2 클럭부를 포함하고, 상기 제 1 클럭부는 상기 제 1 스위치 클럭신호를 생성하고, 상기 제 2 클럭부는 상기 제 2 스위치 클럭신호를 생성하는 것을 특징으로 한다.
상기 펌프 클럭부는, 상기 제 2 분배전압과 상기 제 1 기준전압을 비교하여, 그 비교결과에 따른 제 2 제어신호를 출력하는 제 2 비교부; 상기 클럭 인에이블 신호와, 펌프 인에이블 신호 그리고 상기 제 2 제어신호의 논리 조합에 따라 선택적으로 인에이블 되는 제 3 또는 제 4 클럭부를 포함하고, 상기 제 3 클럭부는 상기 제 1 펌프 클럭신호를 생성하고, 상기 제 4 클럭부는 상기 제 1 펌프 클럭신호를 생성하는 것을 특징으로 한다.
상기 제 1 클럭부는 상기 스위칭 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 1 제어신호의 논리조합 결과에 따라 동작하고, 상기 제 2 클럭부는 상기 스위칭 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 1 제어신호의 반전 신호의 논리조합 결과에 따라 동작하는 것을 특징으로 한다.
상기 제 3 클럭부는 상기 펌프 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 2 제어신호의 논리조합 결과에 따라 동작하고, 상기 제 4 클럭부는 상 기 펌프 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 2 제어신호의 반전 신호의 논리조합 결과에 따라 동작하는 것을 특징으로 한다.
상기 제 1 비교부는, 상기 제 1 분배전압이 상기 제 1 기준전압보다 낮은 경우, 상기 제 1 클럭부가 인에이블되게 상기 제 1 제어신호를 제 1 논리 레벨로 출력하고, 상기 제 1 분배전압이 상기 제 1 기준전압보다 높아지는 경우, 상기 제 2 클럭부가 인에이블되게 상기 제 1 제어신호를 제 2 논리 레벨로 출력하는 것을 특징으로 한다.
상기 제 2 비교부는, 상기 제 2 분배전압이 상기 제 1 기준전압보다 낮은 경우 상기 제 3 클럭부 인에이블되게 상기 제 2 제어신호를 제 1 논리 레벨로 출력하고, 상기 제 2 분배전압이 상기 제 1 기준전압보다 높은 경우 상기 제 4 클럭부가 인에이블 되게 상기 제 2 제어신호를 제 2 논리 레벨로 출력하는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이; 상기 메모리 셀 어레이의 메모리 셀들이 연결되는 비트라인에 연결되고, 선택된 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 상기 선택된 메모리 셀에 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부; 프로그램, 독출 또는 소거 동작을 위한 동작 전압을 생성을 위해 입력되는 클럭신호의 주파수를 출력 전압 레벨에 따라 다르게 변경시켜 상기 동작전압을 생성하는 고전압 생성 회로를 포함하는 전압 제공부; 및 상기 메모리 셀 어레이에 데이터 저장하거나 데이터 독출을 위한 제어신호를 출력하고, 상기 전압 제공부의 고전압 생성 회로의 동작을 인에이블시키기 위한 스위칭 인에이블 신호, 펌프 인에이블 신호, 클럭 인에이블 신호를 포함하는 제어신호들을 출력하는 제어부를 포함한다.
상기 전압 제공부의 고전압 생성회로는, 제 1 펌프 클럭 신호 또는 제 2 펌프 클럭 신호중 하나에 응답하여 펌핑 동작을 하여 고전압을 생성하는 고전압 유니트; 상기 고전압 유니트가 출력하는 고전압을 제 1 기준 전압과 비교하고, 그 결과에 따라 상기 고전압 유니트의 펌핑 동작을 제어하기 위한 상기 제1 또는 상기 제 2 펌프 클럭 신호 중 하나를 출력하는 펌프 클럭부; 제 1 스위치 클럭 신호 또는 제 2 스위치 클럭 신호에 응답하여 선택신호를 생성하는 고전압 스위치; 상기 고전압 스위치가 출력하는 선택신호를 상기 제 1 기준 전압과 비교하고, 그 결과에 따라 상기 제1 또는 제2 스위치 클럭신호 중 하나를 출력하는 스위치 클럭부; 및 상기 선택신호에 응답하여 상기 고전압 유니트가 생성하는 고전압을 출력노드로 전달하는 스위칭 소자를 포함한다.
상기 스위치 클럭부는, 상기 제 1 기준전압이 상기 선택신호를 분배하여 생성한 제 1 분배전압보다 높으면, 상기 제 1 스위치 클럭신호를 출력하고, 상기 제 1 기준전압이 상기 제 1 분배전압보다 낮으면 상기 제 1 스위치 클럭 신호보다 주파수가 느린 상기 제 2 스위치 클럭신호를 출력하는 것을 특징으로 한다.
상기 펌프 클럭부는, 상기 제 1 기준전압이 상기 고전압 유니트의 출력을 분배하여 생성한 제 2 분배전압보다 높으면, 상기 제 1 펌프 클럭신호를 출력하고, 상기 제 1 기준전압이 상기 제 2 분배전압보다 낮으면, 상기 제 1 펌프 클럭신호보다 주파수가 느린 상기 제 2 펌프 클럭신호를 출력하는 것을 특징으로 하는 한다.
상기 스위치 클럭부는, 상기 제 1 분배전압과, 기준전압을 비교하여 그 결과에 따라 제 1 제어신호를 출력하는 제 1 비교부; 및 상기 스위칭 인에이블 신호와, 클럭 인에이블 신호 및 상기 제 1 제어신호의 논리조합 결과에 따라 선택적으로 인에이블 되는 제 1 또는 제 2 클럭부를 포함하고, 상기 제 1 클럭부는 상기 제 1 스위치 클럭신호를 생성하고, 상기 제 2 클럭부는 상기 제 2 스위치 클럭 신호를 생성하는 것을 특징으로 한다.
상기 펌프 클럭부는, 상기 기준전압이 상기 고전압 유니트의 출력을 분배하여 생성한 제 2 분배전압보다 높으면, 상기 제 1 펌프 클럭신호를 출력하고, 상기 기준전압이 상기 제 2 분배전압보다 낮으면, 상기 제 2 펌프 클럭신호를 출력하는것을 특징으로 한다.
상기 제 1 클럭부는 상기 스위칭 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 1 제어신호의 논리조합 결과에 따라 동작하고, 상기 제 2 클럭부는 상기 스위칭 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 1 제어신호의 반전 신호의 논리조합 결과에 따라 동작하는 것을 특징으로 한다.
상기 제 3 클럭부는 상기 펌프 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 2 제어신호의 논리조합 결과에 따라 동작하고, 상기 제 4 클럭부는 상기 펌프 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 2 제어신호의 반전 신호의 논리조합 결과에 따라 동작하는 것을 특징으로 한다.
상기 제 1 비교부는, 상기 제 1 분배전압이 상기 제 1 기준전압보다 낮은 경우, 상기 제 1 클럭부가 인에이블 되게 상기 제 1 제어신호를 제 1 논리 레벨로 출력하고, 상기 제 1 분배전압이 상기 제 1 기준전압보다 높아지는 경우, 상기 제 2 클럭부가 인에이블 되게 상기 제 1 제어신호를 제 2 논리 레벨로 출력하는 것을 특징으로 한다.
상기 제 2 비교부는, 상기 제 2 분배 전압이 상기 제 1 기준전압보다 낮은 경우 상기 제 3 클럭부가 인에이블 되게 상기 제 2 제어신호를 제 1 논리 레벨로 출력하고, 상기 제 2 분배 전압이 상기 제 1 기준전압보다 높은 경우 상기 제 4 클럭부가 인에이블 되게 상기 제 2 제어신호를 제 2 논리 레벨로 출력하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 고전압 생성회로 및 이를 구비한 불휘발성 메모리 소자는 고전압을 생성할 때, 각 동작 구간에 맞게 클럭 주파수를 변경함으로써 동작시간을 빠르게 하면서 불필요한 전류 낭비를 줄인다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2a를 참조하면, 불휘발성 메모리 소자(200)는 메모리 셀 어레이(210), 페이지 버퍼부(220), Y 디코더(230), X 디코더(240), 전압 제공부(250) 및 제어부(260)를 포함한다.
메모리 셀 어레이(210)는 데이터 저장을 위한 메모리 셀들이 블록 단위로 포함된다. 각각의 메모리 블록에 포함되는 메모리 셀들은 비트라인과 워드라인들로 연결되어 선택된다.
페이지 버퍼부(220)는 메모리 셀 어레이(210)의 비트라인들에 연결되는 페이지 버퍼 회로들을 포함한다. 페이지 버퍼 회로는 프로그램할 데이터를 래치한 후, 선택된 비트라인으로 프로그램할 데이터를 전송하거나, 선택된 비트라인에 연결되는 메모리 셀에 저장된 데이터를 독출 하여 저장한다.
Y 디코더(230)는 페이지 버퍼부(220)의 페이지 버퍼 회로들의 데이터 입출력 경로를 제공하고, X 디코더(240)는 메모리 셀 어레이(210)의 메모리 블록을 인에이블 시키고, 인에이블된 메모리 블록의 워드라인을 동작전압 제공을 위한 글로벌 워드라인과 연결시킨다.
전압 제공부(250)는 글로벌 워드라인에 제공하는 동작 전압을 생성하고, 제어부(260)는 페이지 버퍼부(220), Y 디코더(230), X 디코더(240) 및 전압 제공부(250)를 제어한다.
상기 전압 제공부(250)는 입력되는 클럭 주파수에 따라서 입력전압을 펌핑 하여 고전압으로 생성한 후, 출력하는 고전압 생성 회로가 포함된다.k
도 2b는 도 2a의 전압 제공부의 고전압 생성 회로 부분만을 나타낸다.
도 2b를 참조하면, 고전압 제공부(250)의 고전압 생성 회로는 클럭 로직부(270), 고전압 스위치(280) 및 차지 펌프(290)를 포함하고, 제 1 AND 게이트(A10), 제 1 내지 제 3 인버터(IN10 내지 IN30), 제 1 비교기(COM10), 제 1 및 제 2 저항(R10, R20), NMOS 트랜지스터(N10) 및 커패시터(C10)를 포함한다.
상기 제 1 비교기(COM10)와, 제 1 내지 제 3 인버터(IN10 내지 IN30) 및 차지 펌프(290)는 펌프 클럭신호(PUMP_CLK)에 의해 고전압을 생성하는 펌프 유니트에 포함된다.
클럭 로직부(270)는 클럭 인에이블 신호(CLK_EN)와, 펌프 인에이블 신호(PUMP_EN)와 스위칭 인에이블 신호(SWITCH_EN) 및 기준전압(REF)을 입력받고, 또한 고전압 스위치(280)가 출력하는 선택신호(SEL)와 고전압 입력단(HVIN)으로 입력되는 고전압을 입력받아서, 스위치 클럭신호(SWITCH_CLK)와 펌프 클럭신호(PUMP_CLK)를 출력한다.
고전압 스위치(280)는 스위칭 인에이블 신호(SWITCH_EN)와 스위치 클럭신호(SWITCH_CLK)에 따라서 선택신호(SEL)를 출력한다. 그리고 차지 펌프(290)는 펌프 클럭신호(PUMP_CLK)가 제 1 및 제 2 인버터(IN10, IN20)를 통해 입력되는 제 1 클럭(CLK1)과, 펌프 클럭신호(PUMP_CLK)가 제 3 인버터(IN30)를 통해 입력되는 제 2 클럭(CLK2)에 의해서 전압을 펌핑 하여 고전압으로 출력한다. 차지 펌프(290)가 출력하는 고전압은 고전압 입력단(HVIN)으로 입력된다.
그리고 제 1 AND 게이트(A10)는 클럭 로직부(270)가 출력하는 펌프 클럭신호(PUMP_CLK)와 제 1 비교기(COM10)의 출력 신호를 입력받는다. 제 1 AND 게이트(A10)는 제 1 비교기(COM10)의 출력 신호가 하이 레벨인 동안 펌프 클럭신호(PUMP_CLK)를 그대로 출력한다.
제 1 비교기(COM10)에는 기준전압(REF)과 피드백 전압(FEED)이 입력된다. 기 준전압(REF)은 비반전 단자(+)에 입력되고, 피드백 전압(FEED)은 반전 단자(-)에 입력된다. 제 1 비교기(COM10)는 기준전압(REF)이 피드백 전압(FEED)보다 크면 하이 레벨 신호를 출력하고, 기준전압(REF)이 피드백 전압(FEED)보다 낮으면 로우 레벨 신호를 출력한다.
그리고 제 1 AND 게이트(A10)의 출력은 제 1 및 제 2 인버터(IN10, IN20)에 의해서 지연된 제 1 클럭(CLK1)이 되고, 또한 제 1 AND 게이트(A10)의 출력은 제 3 인버터(IN30)에 의해서 반전된 제 2 클럭(CLK2)이 된다.
제 1 및 제 2 클럭(CLK1, CLK2)은 반전 신호로서 지연 정도가 약간씩 틀린 클럭신호이다.
한편 상기 피드백 전압(FEED)은 고전압 입력단(HVIN)과 접지노드 사이에 직렬로 연결되는 제 1 및 제 2 저항(R10, R20)에 의해서 분배된 전압을 나타낸다. 즉 차지 펌프(290)가 출력하는 고전압이 상기 제 1 및 제 2 저항(R10, R20)에 의해서 분배된 전압이 피드백 전압(FEED)이다.
따라서 제 1 비교기(COM10)는 차지 펌프(290)가 출력하는 전압 레벨이 일정하게 유지하도록 펌프 클럭신호(PUMP_CLK)의 입력을 제어하는 역할을 한다.
NMOS 트랜지스터(N10)는 고전압 입력단(HVIN)과 고전압 출력단(HVOUT)의 사이에 연결되고, NMOS 트랜지스터(N10)의 게이트에는 고전압 스위치(280)가 출력하는 선택 신호(SEL)가 입력된다. 그리고 커패시터(C10)는 고전압 출력단(HVOUT)과 접지노드 사이에 연결된다.
상기 고전압 생성 회로는 클럭 로직부(270)에서 출력하는 스위치 클럭신 호(SWITCH_CLK)와 펌프 클럭신호(PUMP_CLK)에 의해서 고전압 스위치(280)와 차지 펌프(290)가 제어된다.
이때 클럭 로직부(270)는 고전압 스위치(280)가 출력하는 선택신호(SEL)와, 차지 펌프(290)가 출력하는 고전압의 전압 레벨에 따라서 고주파와, 저주파 클럭신호를 유동적으로 출력한다.
도 2c는 도 2b의 클럭 로직부를 나타낸다.
도 2c를 참조하면, 클럭 로직부(270)는 스위치 클럭부(271)와, 펌프 클럭부(272)를 포함한다. 스위치 클럭부(271)는 제 1 및 제 2 클럭부(271a, 271b), 제 3 및 제 4 저항(R30, R40), 제 2 비교기(COM20), 제 4 인버터(IN40)와, 제 2 및 제 3 AND 게이트(A20, A30)를 포함한다.
그리고 펌프 클럭부(272)는 제 3 및 제 4 클럭부(272a, 272b), 제 5 및 제 6 저항(R50, R60), 제 3 비교기(COM30), 제 5 인버터(IN5)와, 제 4 및 제 5 AND 게이트(A40, A50)를 포함한다.
스위치 클럭부(271)는 스위치 클럭신호(SWITCH_CLK)를 생성하고, 펌프 클럭부(272)는 펌프 클럭신호(PUMP_CLK)를 생성한다.
제 3 및 제 4 저항(R30, R40)은 선택신호(SEL)가 입력되는 입력단과 접지노드의 사이에 직렬로 연결되고, 제 3 저항(R30)과 제 4 저항(R40)의 접점인 노드(SA)는 제 2 비교기(COM20)의 반전 단자(-)에 연결된다. 그리고 제 2 비교기(COM20)의 비반전 단자(+)에는 기준전압(REF)이 입력된다.
제 2 비교기(COM20)의 출력단은 노드(SAA)로 연결된다. 제 2 AND 게이 트(A20)에는 노드(SAA)가 연결되고, 또한 스위칭 인에이블 신호(SWITCH_EN) 및 클럭 인에이블 신호(CLK_EN)가 입력된다.
제 4 인버터(IN40)는 노드(SAA)의 신호를 반전하여 출력하고, 제 4 인버터(IN40)의 출력신호는 제 3 AND 게이트(A30)에 입력된다. 그리고 제 3 AND 게이트(A30)에는 스위칭 인에이블 신호(SWITCH_EN)와 클럭 인에이블 신호(CLK_EN)가 입력된다.
제 2 AND 게이트(A20)의 출력신호는 제 1 고주파 인에이블 신호(HA_EN)이고, 제 3 AND 게이트(A30)의 출력 신호는 제 1 저주파 인에이블 신호(LA_EN)이다.
제 1 고주파 인에이블 신호(HA_EN)는 제 1 클럭부(271a)로 입력된다. 그리고 제 2 저주파 인에이블 신호(LA_EN)는 제 2 클럭부(271b)로 입력된다.
제 1 클럭부(271a)는 고주파 클럭을 출력하고, 제 2 클럭부(271b)는 저주파 클럭을 출력한다. 제 1 및 제 2 클럭부(271a, 271b)는 둘 중 하나만 클럭신호를 출력한다. 그리고 제 1 및 제 2 클럭부(271a, 271b)가 출력하는 클럭은 스위치 클럭신호(SWITCH_CLK)이다.
제 5 및 제 6 저항(R50, R60)은 차지 펌프(290)가 출력하는 고전압이 입력되는 고전압 입력단(HVIN)과 접지 노드 사이에 직렬로 연결되고, 제 5 저항(R50)과 제 6 저항(R60)의 접점인 노드(SB)는 제 3 비교기(COM30)의 비반전 단자(-)에 연결된다. 제 3 비교기(COM30)의 비반전 단자(+)에는 스위칭 인에이블 신호(SWITCH_EN)가 입력된다.
제 3 비교기(COM30)의 출력단은 노드(SBB)로 연결된다. 노드(SBB)는 제 4 AND 게이트(A40)로 연결된다. 또한 제 4 AND 게이트(A40)에는 펌프 인에이블 신호(PUMP_EN)와 클럭 인에이블 신호(CLK_EN)가 입력된다.
제 5 인버터(IN50)는 노드(SBB)의 신호를 반전 출력한다. 제 5 인버터(IN50)의 출력은 제 5 AND 게이트(A50)로 입력된다. 그리고 제 5 AND 게이트(A50)에는 펌프 인에이블 신호(PUMP_EN)와 클럭 인에이블 신호(CLK_EN)가 입력된다.
제 4 AND 게이트(A40)의 출력신호는 제 2 고주파 인에이블 신호(HB_EN)이고, 제 5 AND 게이트(A50)의 출력신호는 제 2 저주파 인에이블 신호(LB_EN)이다.
제 2 고주파 인에이블 신호(HB_EN)는 제 3 클럭부(272a)로 입력되고, 제 2 저주파 인에이블 신호(LB_EN)는 제 4 클럭부(272b)로 입력된다.
제 3 클럭부(272a)는 제 2 고주파 인에이블 신호(HB_EN)에 의해서 고주파 클럭을 출력하고, 제 4 클럭부(272b)는 제 2 저주파 인에이블 신호(LB_EN)에 의해서 저주파 클럭신호를 출력한다. 이때 제 3 및 제 4 클럭부(272a, 272b)는 어느 하나만 동작하고, 제 3 및 제 4 클럭부(272a, 272b)가 출력하는 클럭신호는 펌프 클럭신호(PUMP_CLK)이다.
상기의 클럭 로직부(270)의 출력에 따라 고전압 생성회로가 고전압을 생성하는 동작은 다음과 같다.
도 3은 본 발명의 실시 예에 따른 고전압 생성회로의 동작을 설명하기 위한 타이밍도이다.
이때, 도 3은 기존의 고전압 생성회로의 경우에 생성되는 신호의 타이밍도 함께 표시하여 본 발명의 실시 예에 따른 고전압 생성회로와의 차이점과 효과를 나 타낸다.
도 3을 참조하면, 고전압 생성 회로는 처음에 동작을 시작하기 위해서 클럭 인에이블 신호(CLK_EN)와 펌프 인에이블 신호(PUMP_EN)가 하이 레벨로 입력된다.
클럭 인에이블 신호(CLK_EN)와 펌프 인에이블 신호(PUMP_EN)가 하이 레벨로 입력되면, 클럭 로직부(270)는 다음과 같이 동작한다.
동작이 시작되면 클럭 로직부(2701)에 기준전압(REF)이 입력된다. 기준전압(REF)이 입력되면 제 2 및 제 3 비교기(COM20, COM30)는 하이 레벨 신호를 출력한다. 초기 동작시에는 선택신호(SEL)나 고전압이 출력되지 않기 때문에 제 2 및 제 3 비교기(COM20, COM30)는 기준전압(REF)에 의한 하이 레벨 신호를 출력한다.
따라서 노드(SAA)와 노드(SBB)는 하이 레벨이 된다.
그리고 클럭 인에이블 신호(CLK_EN)와 펌프 인에이블 신호(PUMP_EN)가 하이 레벨로 입력되면 제 4 AND 게이트(A40)는 제 2 고주파 인에이블 신호(HB_EN)를 출력한다. 상기 제 2 고주파 인에이블 신호(HB_EN)가 출력되면 제 3 클럭부(272a)는 고주파 클럭을 생성하여 펌프 클럭신호(PUMP_CLK)로서 출력한다.
고주파의 펌프 클럭신호(PUMP_CLK)가 입력되면 차지 펌프(290)가 출력하는 전압이 서서히 상승된다. 도 3의 구간(T1)에 나타난 바와 같다. 그리고 차지 펌프(290)가 출력하는 고전압이 일정 레벨이 되면, 노드(SB)의 전압 레벨이 기준전압(REF)보다 높아진다.
노드(SB)의 전압 레벨이 기준전압(REF)보다 높아지면 제 3 비교기(COM30)는 로우 레벨 신호를 출력한다. 제 3 비교기(COM30)가 로우 레벨 신호를 출력하면 노 드(SBB)는 로우 레벨이 되고, 제 4 AND 게이트(A40)는 로우 레벨의 제 2 고주파 인에이블 신호(HB_EN)를 출력한다.
반대로 제 5 AND 게이트(A50)는 하이 레벨의 제 2 저주파 인에이블 신호(LB_EN)를 출력한다. 제 2 저주파 인에이블 신호(LB_EN)가 하이 레벨이 되면 제 4 클럭부(272b)가 동작을 하여 저주파의 펌프 클럭신호(PUMP_CLK)를 출력한다. 이때 제 3 클럭부(272a)는 로우 레벨의 제 2 고주파 인에이블 신호(HB_EN)에 따라 동작하지 않는다.
따라서 어느 정도 차지 펌프(290)가 출력하는 전압 레벨이 상승되면 펌프 클럭신호(PUMP_CLK)가 저주파로 입력되어도 차지 펌프(290)는 일정 레벨을 유지하는 고전압을 생성한다. 따라서 초기에 빠르게 전압을 펌핑 하여 고전압으로 만들어야 하는 구간(T1)동안은 고주파로 펌프 클럭신호(PUMP_CLK)를 인가하고, 이후에는 안정적인 구간(T2)동안에는 저주파로 펌프 클럭신호(PUMP_CLK)를 인가한다.
상기의 동작에서 전류량(Current Quantity)을 비교하면 고주파의 클럭만이 인가되는 종래에 비해서, 초기의 전압 상승 구간(T1)에서만 고주파의 클럭이 인가되고 이후에 저주파로 클럭이 변경되는 본 발명의 경우에는 전류량이 줄어드는 것을 확인할 수 있다.
이후에 고전압 입력단(HVIN)에 인가되는 고전압을 고전압 출력단(HVOUT)으로 전달하여 동작 전압으로서 출력하기 위해서 스위칭 인에이블 신호(SWITCH_EN)가 하이 레벨로 인가된다.
제 2 비교기(COM20)는 기준전압(REF)에 의해서 하이 레벨 신호를 출력한다. 그리고 스위칭 인에이블 신호(SWITCH_EN)와 클럭 인에이블 신호(CLK_EN)가 하이 레벨로 입력되면, 제 2 AND 게이트(A20)가 하이 레벨의 제 1 고주파 인에이블 신호(HA_EN)를 출력한다. 이때 제 3 AND 게이트(A30)는 로우 레벨의 제 1 저주파 인에이블 신호(LA_EN)를 출력한다.
제 1 고주파 인에이블 신호(HA_EN)가 하이 레벨이면 제 1 클럭부(271a)가 동작을 하여 고주파의 스위치 클럭신호(SWITCH_CLK)를 출력한다. 그리고 선택신호(SEL)의 전압 레벨이 어느 정도 상승되면 노드(SA)의 전압이 기준전압(REF)보다 높아져서 제 2 비교기(COM20)의 출력이 로우 레벨로 변경된다.
제 2 비교기(COM20)의 출력이 로우 레벨이 되면 제 2 AND 게이트(A20)는 로우 레벨의 제 1 고주파 인에이블 신호(HA_EN)를 출력하고, 제 3 AND 게이트(A30)는 하이 레벨의 제 1 저주파 인에이블 신호(LA_EN)를 출력한다.
제 1 저주파 인에이블 신호(LA_EN)가 하이 레벨이 되면, 제 2 클럭부(271b)는 저주파의 스위치 클럭신호(SWITCH_CLK)를 출력한다.
상기 고주파 스위치 클럭신호(SWITCH_CLK)가 입력되면, 고전압 스위치(280)가 출력하는 선택신호(SEL)의 전압 레벨이 서서히 상승된다. 이때를 구간(T3)으로 한다.
구간(T3) 동안 전압 레벨이 서서히 상승되는 선택신호(SEL)에 의해서 NMOS 트랜지스터(N10)가 천천히 턴온 된다. NMOS 트랜지스터(N10)가 서서히 턴 온 되면, 고전압 입력단(HVIN)의 전압이 고전압 출력단(HVOUT)로 점차 흘러가게 되어 고전압 입력단(HVIN)의 전압 레벨은 서서히 떨어졌다가 다시 올라가는 형태가 된다.
이때 고전압 입력단(HVIN)의 전압 레벨이 어느 정도 떨어지면 클럭 로직부(270)의 노드(SB)의 전압 레벨도 함께 떨어지고 어느 순간에는 기준전압(REF)보다 노드(SB)의 전압이 낮아지게 되어 노드(SBB)가 하이 레벨로 변경된다.
노드(SBB)가 하이 레벨이면 앞서 구간(T1)에서와 같이 제 4 AND 게이트(A40)에서 제 2 고주파 인에이블 신호(HB_EN)를 하이 레벨로 출력하고, 제 5 AND 게이트(A50)는 제 2 저주파 인에이블 신호(LB_EN)를 로우 레벨로 출력한다.
제 2 고주파 인에이블 신호(HB_EN)가 하이 레벨로 출력되면, 제 3 클럭부(272a)가 고주파의 펌프 클럭신호(PUMP_CLK)를 출력하여 차지 펌프(290)고 전압 레벨을 다시 높이도록 만든다.
그리고 구간(T3)이 지나서 차지 펌프(290)가 동작하여 고전압 입력단(HVIN)의 전압 레벨이 다시 안정화되면 제 4 AND 게이트(A40)는 로우 레벨의 제 2 고주파 인에이블 신호(HB_EN)를 출력하고, 제 5 AND 게이트(A50)는 하이 레벨의 제 2 저주파 인에이블 신호(LB_EN)를 출력한다. 따라서 고전압 입력단(HVIN)의 전압 레벨이 안정화된 이후에는 다시 저주파 펌프 클럭신호(PUMP_CLK)가 출력된다.
상기와 같은 동작에 의해서, 차지 펌프(290)에 입력되는 펌프 클럭신호(PUMP_EN)를 고주파와 저주파로 변동되게 제어하여 필요한 전압 레벨까지 상승시키는 동안에는 고주파 펌프 클럭신호(PUMP_CLK)를 출력하고, 안정된 상태에서는 저주파 펌프 클럭신호(PUMP_CLK)를 출력하여 불필요한 전류 소모를 줄이면서 고전압 생성속도에 영향을 주지 않는다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 불휘발성 메모리 소자의 전압 제공 회로를 나타낸다.
도 2a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2b는 도 2a의 전압 제공부의 고전압 생성 회로 부분만을 나타낸다.
도 2c는 도 2b의 클럭 로직부를 나타낸다.
도 3은 본 발명의 실시 예에 따른 고전압 생성회로의 동작을 설명하기 위한 타이밍도이다.
*도면의 주요 부분의 간단한 설명*
200 : 불휘발성 메모리 소자 210 : 메모리 셀 어레이
220 : 페이지 버퍼부 230 : Y 디코더
240 : X 디코더 250 : 전압 제공부
260 : 제어부 270 : 클럭 로직부
280 : 고전압 스위치 290 : 고전압 펌프

Claims (23)

  1. 제 1 펌프 클럭 신호 또는 제 2 펌프 클럭 신호중 하나에 응답하여 펌핑 동작을 하여 고전압을 생성하는 고전압 유니트;
    상기 고전압 유니트가 출력하는 고전압을 제 1 기준 전압과 비교하고, 그 결과에 따라 상기 고전압 유니트의 펌핑 동작을 제어하기 위한 상기 제1 또는 상기 제 2 펌프 클럭 신호 중 하나를 출력하는 펌프 클럭부;
    제 1 스위치 클럭 신호 또는 제 2 스위치 클럭 신호에 응답하여 선택신호를 생성하는 고전압 스위치;
    상기 고전압 스위치가 출력하는 선택신호를 상기 제 1 전압과 비교하고, 그 결과에 따라 상기 제1 또는 제2 스위치 클럭신호 중 하나를 출력하는 스위치 클럭부; 및
    상기 선택신호에 응답하여 상기 고전압 유니트가 생성하는 고전압을 출력노드로 전달하는 스위칭 소자
    를 포함하는 고전압 생성 회로.
  2. 제 1항에 있어서,
    상기 스위치 클럭부는,
    상기 제 1 기준전압이 상기 선택신호를 분배하여 생성한 제 1 분배전압보다 높으면, 상기 제 1 스위치 클럭신호를 출력하고, 상기 제 1 기준전압이 상기 제 1 분배전압보다 낮으면 상기 제 1 스위치 클럭 신호보다 주파수가 느린 제 2 스위치 클럭신호를 출력하는 것을 특징으로 하는 고전압 생성 회로.
  3. 제 2항에 있어서,
    상기 펌프 클럭부는,
    상기 제 1 기준전압이 상기 고전압 유니트의 출력을 분배하여 생성한 제 2 분배전압보다 높으면, 상기 제 1 펌프 클럭신호를 출력하고, 상기 제 1 기준전압이 상기 제 2 분배전압보다 낮으면, 상기 제 1 펌프 클럭 신호보다 주파수가 느린 상기 제 2 펌프 클럭신호를 출력하는 것을 특징으로 하는 고전압 생성회로.
  4. 제 3항에 있어서,
    상기 고전압 유니트는,
    상기 제 1 또는 제 2 펌프 클럭신호를 위상이 서로 반대되는 두 개의 클럭 펄스로 생성하는 펄스 발생부와;
    상기 펄스 발생부가 출력하는 두 개의 클럭 펄스에 따라 고전압을 펌핑하는 차지 펌프를 포함하는 것을 특징으로 하는 고전압 생성회로.
  5. 제 4항에 있어서,
    상기 고전압 유니트는,
    상기 차지펌프가 출력하는 전압을 분배한 제3 분배전압과, 제 2 기준전압을 비교하고 그 결과에 따라 상기 제 1 또는 제 2 펌프 클럭신호가 상기 펄스 발생부로 입력되는 것을 제어하는 비교수단을 더 포함하는 것을 특징으로 하는 고전압 생성 회로.
  6. 제 3항에 있어서,
    상기 스위치 클럭부는,
    상기 제 1 분배전압과 상기 제 1 기준전압을 비교하여, 그 결과에 따른 제 1 제어신호를 출력하는 제 1 비교부; 및
    상기 스위칭 인에이블 신호와, 클럭 인에이블 신호 및 상기 제 1 제어신호의 논리조합 결과에 따라 선택적으로 인에이블 되는 제 1 또는 제 2 클럭부를 포함하고,
    상기 제 1 클럭부는 상기 제 1 스위치 클럭신호를 생성하고, 상기 제 2 클럭부는 상기 제 2 스위치 클럭신호를 생성하는 것을 특징으로 하는 고전압 생성회로.
  7. 제 6항에 있어서,
    상기 펌프 클럭부는,
    상기 제 2 분배전압과 상기 제 1 기준전압을 비교하여, 그 비교결과에 따른 제 2 제어신호를 출력하는 제 2 비교부;
    상기 클럭 인에이블 신호와, 펌프 인에이블 신호 그리고 상기 제 2 제어신호의 논리 조합에 따라 선택적으로 인에이블 되는 제 3 또는 제 4 클럭부를 포함하고,
    상기 제 3 클럭부는 상기 제 1 펌프 클럭신호를 생성하고, 상기 제 4 클럭부는 상기 제 1 펌프 클럭신호를 생성하는 것을 특징으로 하는 고전압 생성 회로.
  8. 제 7항에 있어서,
    상기 제 1 클럭부는 상기 스위칭 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 1 제어신호의 논리조합 결과에 따라 동작하고,
    상기 제 2 클럭부는 상기 스위칭 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 1 제어신호의 반전 신호의 논리조합 결과에 따라 동작하는 것을 특징으로 하는 고전압 생성 회로.
  9. 제 7항에 있어서,
    상기 제 3 클럭부는 상기 펌프 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 2 제어신호의 논리조합 결과에 따라 동작하고,
    상기 제 4 클럭부는 상기 펌프 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 2 제어신호의 반전 신호의 논리조합 결과에 따라 동작하는 것을 특징으로 하는 고전압 생성 회로.
  10. 제 6항에 있어서,
    상기 제 1 비교부는,
    상기 제 1 분배전압이 상기 제 1 기준전압보다 낮은 경우, 상기 제 1 클럭부가 인에이블되게 상기 제 1 제어신호를 제 1 논리 레벨로 출력하고,
    상기 제 1 분배전압이 상기 제 1 기준전압보다 높아지는 경우, 상기 제 2 클럭부가 인에이블되게 상기 제 1 제어신호를 제 2 논리 레벨로 출력하는 것을 특징으로 하는 고전압 생성 회로.
  11. 제 7항에 있어서,
    상기 제 2 비교부는,
    상기 제 2 분배전압이 상기 제 1 기준전압보다 낮은 경우 상기 제 3 클럭부 인에이블되게 상기 제 2 제어신호를 제 1 논리 레벨로 출력하고,
    상기 제 2 분배전압이 상기 제 1 기준전압보다 높은 경우 상기 제 4 클럭부가 인에이블 되게 상기 제 2 제어신호를 제 2 논리 레벨로 출력하는 것을 특징으로 하는 고전압 생성 회로.
  12. 데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이의 메모리 셀들이 연결되는 비트라인에 연결되고, 선택된 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 상기 선택된 메모리 셀에 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부;
    프로그램, 독출 또는 소거 동작을 위한 동작 전압을 생성을 위해 입력되는 클럭신호의 주파수를 출력 전압 레벨에 따라 다르게 변경시켜 상기 동작전압을 생성하는 고전압 생성 회로를 포함하는 전압 제공부; 및
    상기 메모리 셀 어레이에 데이터 저장하거나 데이터 독출을 위한 제어신호를 출력하고, 상기 전압 제공부의 고전압 생성 회로의 동작을 인에이블시키기 위한 스위칭 인에이블 신호, 펌프 인에이블 신호, 클럭 인에이블 신호를 포함하는 제어신호들을 출력하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  13. 제 12항에 있어서,
    상기 전압 제공부의 고전압 생성회로는,
    제 1 펌프 클럭 신호 또는 제 2 펌프 클럭 신호중 하나에 응답하여 펌핑 동작을 하여 고전압을 생성하는 고전압 유니트;
    상기 고전압 유니트가 출력하는 고전압을 제 1 기준 전압과 비교하고, 그 결과에 따라 상기 고전압 유니트의 펌핑 동작을 제어하기 위한 상기 제1 또는 상기 제 2 펌프 클럭 신호 중 하나를 출력하는 펌프 클럭부;
    제 1 스위치 클럭 신호 또는 제 2 스위치 클럭 신호에 응답하여 선택신호를 생성하는 고전압 스위치;
    상기 고전압 스위치가 출력하는 선택 신호를 상기 제 1 기준 전압과 비교하고, 그 결과에 따라 상기 제1 또는 제2 스위치 클럭신호 중 하나를 출력하는 스위치 클럭부; 및
    상기 선택신호에 응답하여 상기 고전압 유니트가 생성하는 고전압을 출력노드로 전달하는 스위칭 소자
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  14. 제 13항에 있어서,
    상기 스위치 클럭부는,
    상기 제 1 기준전압이 상기 선택신호를 분배하여 생성한 제 1 분배전압보다 높으면, 상기 제 1 스위치 클럭신호를 출력하고, 상기 제 1 기준전압이 상기 제 1 분배전압보다 낮으면 상기 제 1 스위치 클럭 신호보다 주파수가 느린 상기 제 2 스위치 클럭신호를 출력하는 것을 특징으로 하는 불휘발성 메모리 소자.
  15. 제 14항에 있어서,
    상기 펌프 클럭부는,
    상기 제 1 기준전압이 상기 고전압 유니트의 출력을 분배하여 생성한 제 2 분배전압보다 높으면, 상기 제 1 펌프 클럭신호를 출력하고, 상기 제 1 기준전압이 상기 제 2 분배전압보다 낮으면, 상기 제 1 펌프 클럭신호보다 주파수가 느린 상기 제 2 펌프 클럭신호를 출력하는 것을 특징으로 하는 불휘발성 메모리 소자.
  16. 제 15항에 있어서,
    상기 스위치 클럭부는,
    상기 제 1 분배전압과, 상기 제 1 기준전압을 비교하여 그 결과에 따라 제 1 제어신호를 출력하는 제 1 비교부; 및
    상기 스위칭 인에이블 신호와, 클럭 인에이블 신호 및 상기 제 1 제어신호의 논리조합 결과에 따라 선택적으로 인에이블 되는 제 1 또는 제 2 클럭부를 포함하고,
    상기 제 1 클럭부는 상기 제 1 스위치 클럭신호를 생성하고, 상기 제 2 클럭부는 상기 제 2 스위치 클럭 신호를 생성하는 것을 특징으로 하는 불휘발성 메모리 소자.
  17. 제 16항에 있어서,
    상기 펌프 클럭부는,
    상기 제 2 분배전압과 상기 제 1 기준전압을 비교하여 그 결과에 따라 제 2 제어신호를 출력하는 제 2 비교부;
    상기 클럭 인에이블 신호와, 펌프 인에이블 신호 그리고 상기 제 2 제어신호의 논리 조합에 따라 선택적으로 인에이블 되는 제 3 또는 제 4 클럭부를 포함하고,
    상기 제 3 클럭부는 상기 제 1 펌프 클럭 신호를 생성하고, 상기 제 4 클럭부는 상기 제 2 펌프 클럭신호를 생성하는 것을 특징으로 하는 불휘발성 메모리 소자.
  18. 제 17항에 있어서,
    상기 제 1 클럭부는 상기 스위칭 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 1 제어신호의 논리조합 결과에 따라 동작하고,
    상기 제 2 클럭부는 상기 스위칭 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 1 제어신호의 반전 신호의 논리조합 결과에 따라 동작하는 것을 특징으로 하는 불휘발성 메모리 소자.
  19. 제 17항에 있어서,
    상기 제 3 클럭부는 상기 펌프 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 2 제어신호의 논리조합 결과에 따라 동작하고,
    상기 제 4 클럭부는 상기 펌프 인에이블 신호와, 상기 클럭 인에이블 신호 및 상기 제 2 제어신호의 반전 신호의 논리조합 결과에 따라 동작하는 것을 특징으로 하는 불휘발성 메모리 소자.
  20. 제 16항에 있어서,
    상기 제 1 비교부는,
    상기 제 1 분배전압이 상기 제 1 기준전압보다 낮은 경우, 상기 제 1 클럭부가 인에이블 되게 상기 제 1 제어신호를 제 1 논리 레벨로 출력하고,
    상기 제 1 분배전압이 상기 제 1 기준전압보다 높아지는 경우, 상기 제 2 클럭부가 인에이블 되게 상기 제 1 제어신호를 제 2 논리 레벨로 출력하는 것을 특징으로 하는 불휘발성 메모리 소자.
  21. 제 17항에 있어서,
    상기 제 2 비교부는,
    상기 제 2 분배 전압이 상기 제 1 기준전압보다 낮은 경우 상기 제 3 클럭부가 인에이블 되게 상기 제 2 제어신호를 제 1 논리 레벨로 출력하고,
    상기 제 2 분배 전압이 상기 제 1 기준전압보다 높은 경우 상기 제 4 클럭부가 인에이블 되게 상기 제 2 제어신호를 제 2 논리 레벨로 출력하는 것을 특징으로 하는 불휘발성 메모리 소자.
  22. 제 13항에 있어서,
    상기 고전압 유니트는,
    상기 제 1 또는 제 2 펌프 클럭신호를 위상이 서로 반대되는 두 개의 클럭 펄스로 생성하는 펄스 발생부와;
    상기 펄스 발생부가 출력하는 두 개의 클럭 펄스에 따라 고전압을 생성하는 차지 펌프를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  23. 제 22항에 있어서,
    상기 고전압 유니트는,
    상기 차지펌프가 출력하는 고전압을 분배한 제 3 분배전압과, 제 2 기준전압을 비교하고 그 결과에 따라 상기 제 1 또는 제 2 펌프 클럭신호가 상기 펄스 발생부로 입력되는 것을 제어하는 비교수단을 더 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
KR1020080087112A 2008-09-04 2008-09-04 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자 KR101066762B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080087112A KR101066762B1 (ko) 2008-09-04 2008-09-04 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
US12/493,272 US8098528B2 (en) 2008-09-04 2009-06-29 Voltage generation circuit and nonvolatile memory device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087112A KR101066762B1 (ko) 2008-09-04 2008-09-04 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20100028192A KR20100028192A (ko) 2010-03-12
KR101066762B1 true KR101066762B1 (ko) 2011-09-21

Family

ID=41725279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087112A KR101066762B1 (ko) 2008-09-04 2008-09-04 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자

Country Status (2)

Country Link
US (1) US8098528B2 (ko)
KR (1) KR101066762B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120119334A (ko) * 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9335775B2 (en) * 2014-06-23 2016-05-10 International Business Machines Corporation Integrated circuit having regulated voltage island power system
KR20170034578A (ko) * 2015-09-21 2017-03-29 에스케이하이닉스 주식회사 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102455877B1 (ko) * 2016-02-15 2022-10-21 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 포함하는 집적 회로
KR102546306B1 (ko) * 2016-06-03 2023-06-23 삼성전자주식회사 고전압 발생 회로를 포함하는 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
US10283207B2 (en) 2016-06-03 2019-05-07 Samsung Electronics Co., Ltd. Non-volatile memory devices comprising high voltage generation circuits and operating methods thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990049419A (ko) * 1997-12-12 1999-07-05 김영환 승압 회로
KR20000075834A (ko) * 1997-02-28 2000-12-26 토토라노 제이. 빈센트 고전압 발생기를 갖춘 플래시 메모리를 위한 고전압 ｎｍｏｓ통과 게이트
KR100596107B1 (ko) * 2001-11-30 2006-07-06 샤프 가부시키가이샤 발진 회로, 승압 회로, 불휘발성 기억 장치, 및 반도체 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787940B1 (ko) * 2006-07-07 2007-12-24 삼성전자주식회사 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000075834A (ko) * 1997-02-28 2000-12-26 토토라노 제이. 빈센트 고전압 발생기를 갖춘 플래시 메모리를 위한 고전압 ｎｍｏｓ통과 게이트
KR19990049419A (ko) * 1997-12-12 1999-07-05 김영환 승압 회로
KR100596107B1 (ko) * 2001-11-30 2006-07-06 샤프 가부시키가이샤 발진 회로, 승압 회로, 불휘발성 기억 장치, 및 반도체 장치

Also Published As

Publication number Publication date
US8098528B2 (en) 2012-01-17
KR20100028192A (ko) 2010-03-12
US20100054074A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
US10192594B2 (en) Semiconductor device
KR101066762B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
KR100787940B1 (ko) 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
JPWO2006059373A1 (ja) 半導体装置及び半導体装置の制御方法
JP2007312492A (ja) 電源回路
JP5808937B2 (ja) 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法
JP6756590B2 (ja) 昇圧回路及びそれを備えた不揮発性メモリ
KR19990012426A (ko) 낮은 전원 전압에서 안정된 독출 동작이 가능한 플래시 메모리 장치
KR100827700B1 (ko) 불휘발성 메모리 장치에서의 내부 고전압 측정 방법 및전압 출력회로
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
CN106409340B (zh) 写入电压生成电路以及存储器装置
KR101088468B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
JP2006216147A (ja) 不揮発性メモリ回路
JP5976077B2 (ja) 内部電源電圧発生回路、半導体記憶装置及び半導体装置
KR100560769B1 (ko) 고전압 펌핑 회로
KR100965070B1 (ko) 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자
KR100618695B1 (ko) 메모리 장치의 비트라인 선택신호 발생 장치
KR100607658B1 (ko) 비휘발성 메모리 소자의 차지 펌프 회로
KR101053702B1 (ko) 불휘발성 메모리 장치
KR101040001B1 (ko) 전압 공급 회로
KR101005139B1 (ko) 반도체 소자의 파워 업 회로
KR20060062812A (ko) 불휘발성 메모리 장치의 스텝-업 전압 발생 회로
KR20090000379A (ko) 고전압 발생회로 및 이를 구비한 플래시 메모리 소자
KR20110091993A (ko) 전압 생성 회로 및 이를 구비한 반도체 메모리 장치
JP2005174451A (ja) 電位設定回路、半導体装置、及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee