KR20100028193A - 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자 - Google Patents

고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자 Download PDF

Info

Publication number
KR20100028193A
KR20100028193A KR1020080087113A KR20080087113A KR20100028193A KR 20100028193 A KR20100028193 A KR 20100028193A KR 1020080087113 A KR1020080087113 A KR 1020080087113A KR 20080087113 A KR20080087113 A KR 20080087113A KR 20100028193 A KR20100028193 A KR 20100028193A
Authority
KR
South Korea
Prior art keywords
high voltage
voltage
node
circuit
boosting
Prior art date
Application number
KR1020080087113A
Other languages
English (en)
Inventor
유제일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080087113A priority Critical patent/KR20100028193A/ko
Publication of KR20100028193A publication Critical patent/KR20100028193A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

고전압 스위치 회로는, 고전압을 전달하는 스위칭 소자; 및 제 1 및 제 2 클럭신호에 따라서 상기 고전압을 부스팅하기 위한 복수개의 부스팅 소자가 부스팅한 전압과, 상기 고전압을 입력받아 상기 스위칭 소자를 구동시키기 위한 동작 전압을 발생시키는 크로스 커플드 차지 펌프로 구성되는 구동회로를 포함한다.
고전압 스위치, 크로스 커플 차지 펌프, 리플, 클럭

Description

고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자{High voltage switching circuit and non volatile memory device having the same}
본 발명은 고전압 스위치 회로에 관한 것으로, 고전압을 제어 신호에 따라 출력단으로 스위칭 하는 고전압 스위칭 회로에 관한 것이다.
불휘발성 메모리 장치, 특히 전기적으로 소거 및 프로그램이 가능한 플래시 메모리 소자의 경우 메모리 셀에 저장된 데이터를 소거하기 위한 소거동작과 상기 메모리 셀에 데이터를 저장하기 위한 프로그램 동작을 수행하는데 있어서, F-N 터널링(Fowler-Nordheim tunneling)과 핫 일렉트론 인젝션(hot electron injection) 방식을 사용하고 있다.
일반적으로 저 전원 전압 하에서 동작하는 불휘발성 메모리 소자는 고전압을 칩 내부에서 자체 발생시키는 전압 제공 회로를 포함한다. 전압 제공회로는 일반적으로 전압 펌프 회로 등을 이용하여 입력되는 저전압을 고전압으로 펌핑 하여 출력하도록 구성된다.
상기 펌프 회로 등에서 생성되는 고전압을 필요한 타이밍에 제공하기 위해서는 고전압을 스위칭 하여 출력하는 고전압 스위치 회로가 필요하다.
도 1은 종래의 고전압 스위치 회로를 나타낸다.
도 1을 참조하면, 종래의 고전압 스위치 회로(100)는 제 1 내지 제 3 인버터(IN1 내지 IN3)와, 제 1 내지 제 9 NMOS 트랜지스터(N1 내지 N9) 및 제 1 및 제 2 커패시터(C1, C2)를 포함한다.
제 1 인버터(IN1)는 인에이블 신호(EN_N)를 반전하여 출력한다. 제 6 NMOS 트랜지스터(N6)는 제 1 인버터(IN1)의 출력단과 제 7 NMOS 트랜지스터(N7)의 게이트단의 사이에 연결되고, 제 6 NMOS 트랜지스터(N6)의 게이트에는 전원전압이 인가된다.
제 7 NMOS 트랜지스터(N7)는 고전압 입력단(HVIN)과 노드(SS)의 사이에 연결된다. 그리고 제 8 및 제 9 NMOS 트랜지스터(N8, N9)는 노드(SS)와 고전압 입력단(HVIN)의 사이에 직렬로 연결되고, 제 8 및 제 9 NMOS 트랜지스터(N8, N9)는 드레인과 소오스가 공통 연결된다.
제 2 및 제 3 인버터(IN2, IN3) 및 제 2 커패시터(C2)는 클럭신호(CLK)의 입력단과 노드(KA)의 사이에 직렬로 연결된다. 제 1 커패시터(C1)는 제 2 인버터(IN2)의 출력단과 노드(SS)의 사이에 연결된다.
제 3 NMOS 트랜지스터(N3)는 노드(SS)와 노드(KA)의 사이에 연결되고, 제 3 NMOS 트랜지스터(N3)의 게이트는 노드(KA)에 연결된다.
제 1 및 제 2 NMOS 트랜지스터(N1, N2)는 노드(SS)와 노드(KA)의 사이에 직렬로 연결되고, 제 1 NMOS 트랜지스터(N1)의 게이트는 노드(SS)에 연결되며, 제 2 NMOS 트랜지스터(N2)의 데이트도 노드(SS)에 연결된다.
제 4 NMOS 트랜지스터(N4)는 노드(SS)와 고전압 입력단(HVIN) 사이에 연결되고 제 4 NMOS 트랜지스터(N4)의 게이트는 노드(SS)에 연결된다. 그리고 제 5 NMOS 트랜지스터(N5)는 고전압 입력단(HVIN)과 고전압 출력단(HVOUT)의 사이에 연결되고, 제 5 NMOS 트랜지스터(N5)의 게이트는 노드(SS)에 연결된다.
상기의 고전압 스위치 회로(100)에서 제 5 NMOS 트랜지스터(N5)는 고전압 패스 트랜지스터이고, 제 5 NMOS 트랜지스터(N5)가 턴 온 되면, 고전압 입력단(HVIN)으로 입력되는 고전압이 고전압 출력단(HVOUT)으로 출력된다. 이때 클럭신호(CLK)가 제 5 NMOS 트랜지스터(N5)의 게이트와 연결되는 노드(SS)에 직접적으로 영향을 주게 된다.
클럭신호(CLK)가 노드(SS)에 영향을 주게 되면, 클럭의 리플에 따라서 고전압 출력단(HVOUT)으로 출력되는 고전압에도 리플이 발생된다. 즉 제 3 인버터(IN3)가 출력하는 클럭(CLK_B)이 하이 레벨이 되면 노드(KA)의 전압이 노드(SS)로 전달됨으로, 제 2 인버터(IN2)가 출력하는 클럭(CLK_A)이 하이 레벨이 될 경우보다 노드(SS)의 전압 레벨이 낮게 증가한다. 이는 제 3 NMOS 트랜지스터(N3)가 다이오드형을 취하고 있기 때문에 클럭(CLK_A)이 로우 레벨일 때는 낮은 전압이 증폭된다.
따라서 클럭신호(CLK)에 의해서 계속 노드(SS)는 증폭하고 제 8 및 제 9 NMOS 트랜지스터(N8, N9)가 다이오드 형태로 연결되어 노드(SS)의 전압이 고전압 입력단(HVIN)으로 입력되는 고전압보다 두 배의 문턱전압(2Vth)만큼 높은 전압까지 증폭된다. 그리고 그 이상으로 증폭하면 노드(SS)의 전압은 고전압 입력단(HVIN)으로 흘러서 노드(SS)의 전압이 유지되고, 제 5 NMOS 트랜지스터(N5)가 턴 온 되게 하여 고전압 입력단(HVIN)으로 입력되는 고전압을 고전압 출력단(HVOUT)으로 출력시킨다.
상기와 같이 클럭신호(CLK)가 직접적으로 노드(SS)에 영향을 주는 경우, 클럭신호(CLK)에 리플이 발생되면 고전압 출력단(HVOUT)으로 출력되는 고전압에도 리플이 발생되므로 고전압 스위치 회로(100)로부터 고전압을 제공받는 장치들의 동작에 영향을 줄 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 고전압을 전달하는 스위치 회로에서 스위칭 동작을 하는데 클럭신호가 직접적으로 영향을 주지 않도록 하여 리플을 줄일 수 있는 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자를 제공하는데 있다.
본 발명의 특징에 따른 고전압 스위치 회로는,
고전압을 전달하는 스위칭 소자; 및 제 1 및 제 2 클럭신호에 따라서 상기 고전압을 부스팅하기 위한 복수개의 부스팅 소자가 부스팅한 전압과, 상기 고전압을 입력받아 상기 스위칭 소자를 구동시키기 위한 동작 전압을 발생시키는 크로스 커플드 차지 펌프로 구성되는 구동회로를 포함한다.
상기 스위칭 소자는, 상기 구동회로에서 제공하는 동작 전압에 의해 턴 온 되는 트랜지스터인 것을 특징으로 한다.
상기 부스팅 소자는, 상기 제 1 클럭신호에 의해 부스팅되는 제 1 커패시터와, 상기 제 2 클럭신호에 의해서 부스팅되는 제 2 커패시터를 포함하는 것을 특징으로 한다.
상기 구동 회로는, 상기 고전압을 입력 전압으로 하고, 상기 제 1 및 제 2 커패시터에 입력되는 제 1 및 제 2 클럭신호에 의해서, 상기 고전압을 펌핑 하여 상기 동작전압을 생성하는 크로스 커플 차지 펌프(Cross Couple Charge Pump)인 것 을 특징으로 한다.
상기 인에이블 신호에 의해서 상기 고전압을 상기 구동회로로 전달하는 스위치 소자를 더 포함하는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
프로그램, 독출 또는 소거 동작을 위해서 생성되는 고전압을 생성하고, 상기 고전압을 제 1 및 제 2 클럭신호에 의해서 펌핑한 전압에 의해 구동되는 고전압 스위치 회로를 통해서 제공하는 전압 제공부를 포함한다.
상기 고전압 스위치 회로는 상기 고전압을 전달하는 스위칭 소자; 및 제 1 및 제 2 클럭신호에 따라서 상기 고전압을 부스팅하기 위한 복수개의 부스팅 소자가 부스팅한 전압과, 상기 고전압을 입력받아 상기 스위칭 소자를 구동시키기 위한 동작 전압을 발생시키기 위한 구동회로를 포함한다.
상기 스위칭 소자는, 상기 구동회로에서 제공하는 동작 전압에 의해 턴 온 되는 트랜지스터인 것을 특징으로 한다.
상기 부스팅 소자는, 상기 제 1 클럭신호에 의해 부스팅되는 제 1 커패시터와, 상기 제 2 클럭신호에 의해서 부스팅되는 제 2 커패시터를 포함하는 것을 특징으로 한다.
상기 구동 회로는, 상기 고전압을 입력 전압으로 하고, 상기 제 1 및 제 2 커패시터에 입력되는 제 1 및 제 2 클럭신호에 의해서, 상기 고전압을 펌핑하여 상기 동작전압을 생성하는 크로스 커플 차지 펌프(Cross Couple Charge Pump)인 것을 특징으로 한다.
상기 인에이블 신호에 의해서 상기 고전압을 상기 구동회로로 전달하는 스위치 소자를 더 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 고전압 스위치 회로는,
인에이블 신호에 응답하여 제 1 노드를 설정된 전압으로 프리차지 하는 인에이블 제어 회로; 상기 제 1 노드가 프리차지 될 때, 상기 출력 노드에서 발생되는 제어전압에 의해서 입력전압을 전달하는 전달 회로; 상기 전달 회로가 전달하는 입력 전압을 부스팅하고, 부스팅된 전압을 상기 제 1 노드로 출력하기 위해 크로스 커플 차지 펌프(Cross Couple Charge Pump)로 구성되는 부스팅 회로; 및 상기 제 1 노드의 전압 레벨에 따라, 상기 입력전압을 출력노드로 전달하는 스위칭회로를 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리소자는 클럭에 상관없이 스위칭 할 수 있는 회로를 구비하여, 클럭에 의해 스위칭 하는 고전압에 리플이 생기지 않도록 하고 고전압 상승 시간이 짧아져서 안정적으로 고전압을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되 는 것이다.
도 2는 본 발명의 실시 예에 따른 고전압 스위치 회로의 회로도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 고전압 스위치 회로(200)는 제 1 내지 제 3 인버터(IN10 내지 IN30), 제 1 내지 제 7 NMOS 트랜지스터(N10 내지 N70), 제 1 내지 제 4 PMOS 트랜지스터(P10 내지 P40)와, 제 1 및 제 2 커패시터(C10, C20)를 포함한다.
제 2 및 제 3 인버터(IN20, IN30)와 제 2 커패시터(C20)는 클럭신호(CLK) 입력단과 노드(PB)의 사이에 직렬로 연결된다. 제 2 인버터(IN20)의 출력신호는 제 1 클럭(CLK_A)이고, 제 3 인버터(IN30)의 출력신호는 제 2 클럭(CLK_B)이다. 그리고 제 1 커패시터(C10)는 제 2 인버터(IN20)의 출력단과 노드(PA)의 사이에 연결된다.
제 1 인버터(IN10)는 인에이블 신호(EN_N)를 반전하여 출력한다. 그리고 제 6 NMOS 트랜지스터(N60)는 제 1 인버터(IN10)의 출력단과 노드(SS) 사이에 연결되고 제 6 NMOS 트랜지스터(N60)의 게이트에는 전원전압이 입력된다.
제 5 NMOS 트랜지스터(N50)는 고전압 입력단(HVIN)과 노드(DD)의 사이에 연결되고, 제 5 NMOS 트랜지스터(N50)의 게이트는 노드(SS)에 연결된다.
제 1 내지 제 4 PMOS 트랜지스터(P10 내지 P40)와 제 1 내지 제 4 NMOS 트랜지스터(N10 내지 N40)와, 제 1 및 제 2 커패시터(C10, C20)는 크로스 커플 차지 펌프의 회로(210)의 형태로 구성된다.
제 1 PMOS 트랜지스터(P10)는 노드(PA)와 노드(SS)의 사이에 연결되고, 제 2 PMOS 트랜지스터(P20)는 노드(PB)와 노드(SS)의 사이에 연결된다. 제 1 PMOS 트랜 지스터(P10)의 게이트는 노드(PB)에 연결되고, 제 2 PMOS 트랜지스터(P20)의 게이트는 노드(PA)에 연결된다.
제 1 NMOS 트랜지스터(N10)는 노드(PA)와 노드(DD)의 사이에 연결되고, 제 2 NMOS 트랜지스터(N20)는 노드(PB)와 노드(PA)의 사이에 연결된다. 제 1 NMOS 트랜지스터(N10)의 게이트는 노드(PB)에 연결되고, 제 2 NMOS 트랜지스터(N20)의 게이트는 노드(PA)에 연결된다.
제 3 PMOS 트랜지스터(P30)와 제 4 PMOS 트랜지스터(P40)는 노드(PA)와 노드(PB)의 사이에 연결되고, 다이오드 형태로 연결된다. 그리고 제 3 및 제 4 NMOS 트랜지스터(N30, N40)도 다이오드 형태로 노드(PA)와 노드(PB)의 사이에 연결된다.
제 7 NMOS 트랜지스터(N70)는 고전압 입력단(HVIN)과 고전압 출력단(HVOUT)의 사이에 연결되고, 제 7 NMOS 트랜지스터(N70)의 게이트는 노드(SS)에 연결된다. 제 7 NMOS 트랜지스터(N70)는 고전압 입력단(HVIN)으로 입력되는 고전압을 고전압 출력단(HVOUT)으로 전달하는 패스 트랜지스터의 역할을 한다. 이때 제 7 NMOS 트랜지스터(N70)는 노드(SS)의 전압 레벨에 따라서 고전압을 패스시킨다.
상기의 고전압 스위치 회로(200)의 동작은 다음과 같다.
도 3a 및 3b는 고전압 스위치 회로의 클럭신호에 따른 동작 파형도를 나타낸다.
특히, 도 3a는 고전압 스위치 회로(200)의 제 1 클럭(CLK_A)에 따른 노드(SS)의 전압 레벨을 나타내고, 도 3b는 제 1 클럭(CLK_A)에 따른 고전압 출력단(HVOUT)의 출력전압 레벨을 나타낸다.
본 발명의 실시 예에 따른 상기 고전압 스위치 회로(200)가 동작하지 않을 때는 클럭 인에이블 신호(EN_N)가 하이 레벨이면 제 1 인버터(IN10)는 로우 레벨 신호를 출력한다.
그리고 제 6 NMOS 트랜지스터(N60)는 게이트에 전원전압이 연결되어 항상 턴 온 상태이다. 따라서 제 1 인버터(IN10)가 출력하는 로우 레벨 신호가 노드(SS)로 인가되어 제 7 NMOS 트랜지스터(N70)는 턴 오프 상태를 유지한다. 또한 노드(SS)가 로우 레벨인 상태에서 제 5 NMOS 트랜지스터(N50)는 턴 오프 상태가 되고, 제 5 NMOS 트랜지스터(N50)가 턴 오프 상태이면 고전압 입력단(HVIN)으로 입력되는 고전압이 노드(DD)로 전달되지 못한다.
그리고 인에이블 신호(EN_N)가 로우 레벨로 입력되면 제 1 인버터(IN10)는 하이 레벨 신호를 출력하고, 제 1 인버터(IN10)가 출력하는 하이 레벨 신호에 따라서 노드(SS)가 하이 레벨이 된다. 노드(SS)가 하이 레벨이 되면 제 5 NMOS 트랜지스터(N50)가 턴 온 되어 고전압 입력단(HVIN)이 노드(DD)와 연결된다.
한편 클럭신호(CLK)가 입력되고, 제 1 클럭(CLK_A)이 하이 레벨일 때 제 1 커패시터(C10)가 차지되고 노드(PA)가 하이 레벨이 된다. 노드(PA)가 하이 레벨이 되면 제 2 NMOS 트랜지스터(N2)와 제 1 PMOS 트랜지스터(P10)가 턴 온 되면서 노드(DD)의 전압이 노드(PB)로 전달된다. 그리고 노드(PA)의 전압과 제 1 클럭(CLK_A)에 의한 전압(VCC)으로 인해서 노드(SS)로 "노드(PA)의 전압 + VCC" 가 전달된다.
다시 제 2 클럭(CLK_B)이 하이 레벨이 되면, 제 1 NMOS 트랜지스터(N10)와 제 2 PMOS 트랜지스터(P20)가 턴 온 되면서 노드(DD)의 전압이 노드(PA)로 전달된다. 그리고 노드(PB)의 전압과 제 2 클럭(CLK_B)의 전압(VCC)으로 인해서 노드(SS)로 "노드(PB)의 전압 + VCC"가 전달된다.
그래서 제 1 및 제 2 클럭(CLK_A, CLK_B)에 관계없이 노드(SS)가 일정하게 증폭되고, 이러한 증폭이 계속 되면서 노드(SS)가 제 5 NMOS 트랜지스터(N50)의 게이트를 열어주게 되면 고전압 입력단(HVIN)으로 입력되는 전압이 전압 강하 현상(Voltage Drop)없이 노드(DD)로 전달되고, 크로스 커플 차지 펌프 회로(210)의 특성상 전압(VCC)이 증폭되어 노드(SS)가 "HVIN 전압 + VCC"를 유지하게 된다.
노드(SS)는 제 7 NMOS 트랜지스터(N70)를 턴 온 시켜 고전압 입력단(HVIN)으로 입력되는 고전압을 고전압 출력단(HVOUT)으로 전압 강하 없이 전달하게 한다.
상기에서 전압 강하 현상이 없기 때문에 노드(SS)의 전압 증폭 현상이 빨라지고 따라서 제 7 NMOS 트랜지스터(N70)의 턴 온 시간이 빨라진다. 그리고 클럭신호에 노드(SS)가 영향을 받지 않기 때문에 고전압 출력단(HVOUT)으로 출력되는 고전압의 리플이 클럭신호에 영향을 받지 않아 감소될 수 있다.
도 3a를 참조하면, 고전압 스위치 회로(200)에서 기존의 노드(SS)의 전압 레벨(a1)과 본 발명의 실시 예에 따른 노드(SS)의 전압 레벨(b1)을 나타낸 것으로 제 1 클럭(CLK_A)에 따라서 노드(SS)의 전압 증폭 크기가 다르다. 즉 본 발명의 실시 예에 따른 고전압 스위치 회로(200)는 보다 빨리 노드(SS)의 전압이 상승된다.
따라서 도 3b와 같이 고전압 출력단(HVOUT)으로 출력되는 전압의 리플이 작고 보다 빨리 고전압이 출력되는 것을 확인할 수 있다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(400)는 메모리 셀 어레이(410), 페이지 버퍼부(420), Y 디코더(430), X 디코더(440), 전압 제공부(450) 및 제어부(460)를 포함한다.
메모리 셀 어레이(410)는 데이터 저장을 위한 다수의 메모리 셀들이 워드라인과 비트라인으로 구성된다. 그리고 페이지 버퍼부(220)는 페이지 버퍼 회로들을 포함한다.
페이지 버퍼 회로들은 각각 메모리 셀에 프로그램할 데이터를 임시 저장하건, 메모리 셀에 저장된 데이터를 독출 하여 저장한다.
Y 디코더(430)는 페이지 버퍼부(420)의 페이지 버퍼 회로들의 데이터 입출력 경로를 제공하고, X 디코더(440)는 입력 어드레스에 따라 상기 메모리 셀 어레이(410)의 워드라인을 선택한다.
그리고 전압 제공부(450)는 프로그램, 독출 또는 소거 동작 등을 위해 필요한 고전압을 생성하고, 제어부(460)의 제어신호에 따라서 상기 생성되는 고전압을 출력하는 고전압 스위치 회로들을 포함한다.
상기 고전압 스위치 회로들은 상기 도 2와 같은 본 발명의 실시 예에 따른 고전압 스위치 회로(200)로 구성된다. 고전압 스위치 회로들은 각각 제어부(460)가 제공하는 클럭신호에 따라서 고전압을 펌핑 하여 일정 레벨의 전압을 만들어 고전압용 트랜지스터가 턴 온 시킴으로써 고전압을 출력한다.
그리고 제어부(460)는 동작을 제어하기 위한 다양한 제어신호들을 출력하는 데, 상기 고전압 스위치 회로를 동작시키기 위한 클럭신호와 인에이블 신호 등을 출력한다.
상기와 같이 본 발명의 실시 예에 따른 고전압 스위치 회로(200)가 적용된 불휘발성 메모리 소자(400)는 고전압 출력시에 빠르게 고전압이 제공되고, 또한 클럭신호에 의한 리플이 최소화되어 안정적으로 동작을 할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래의 고전압 스위치 회로를 나타낸다.
도 2는 본 발명의 실시 예에 따른 고전압 스위치 회로의 회로도이다.
도 3a 및 3b는 고전압 스위치 회로의 클럭신호에 따른 동작 파형도를 나타낸다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
*도면의 주요 부분의 간단한 설명*
200 : 고전압 스위치 회로
210 : 크로스 커플 차지 펌프 회로

Claims (12)

  1. 고전압을 전달하는 스위칭 소자; 및
    제 1 및 제 2 클럭신호에 따라서 상기 고전압을 부스팅하기 위한 복수개의 부스팅 소자가 부스팅한 전압과, 상기 고전압을 입력받아 상기 스위칭 소자를 구동시키기 위한 동작 전압을 발생시키는 크로스 커플드 차지 펌프로 구성되는 구동회로
    를 포함하는 고전압 스위치 회로.
  2. 제 1항에 있어서,
    상기 스위칭 소자는,
    상기 구동회로에서 제공하는 동작 전압에 의해 턴 온 되는 트랜지스터인 것을 특징으로 하는 고전압 스위치 회로.
  3. 제 1항에 있어서,
    상기 부스팅 소자는,
    상기 제 1 클럭신호에 의해 부스팅되는 제 1 커패시터와, 상기 제 2 클럭신호에 의해서 부스팅되는 제 2 커패시터를 포함하는 것을 특징으로 하는 고전압 스위치 회로.
  4. 제 3항에 있어서,
    상기 구동 회로는,
    상기 고전압을 입력 전압으로 하고,
    상기 제 1 및 제 2 커패시터에 입력되는 제 1 및 제 2 클럭신호에 의해서, 상기 고전압을 펌핑 하여 상기 동작전압을 생성하는 크로스 커플 차지 펌프(Cross Couple Charge Pump)인 것을 특징으로 하는 고전압 스위치 회로.
  5. 제 1항에 있어서,
    상기 인에이블 신호에 의해서 상기 고전압을 상기 구동회로로 전달하는 스위치 소자를 더 포함하는 것을 특징으로 하는 고전압 스위치 회로.
  6. 프로그램, 독출 또는 소거 동작을 위해서 생성되는 고전압을 생성하고, 상기 고전압을 제 1 및 제 2 클럭신호에 의해서 펌핑한 전압에 의해 구동되는 고전압 스위치 회로를 통해서 제공하는 전압 제공부를 포함하는 불휘발성 메모리 소자.
  7. 제 6항에 있어서,
    상기 고전압 스위치 회로는
    상기 고전압을 전달하는 스위칭 소자; 및
    제 1 및 제 2 클럭신호에 따라서 상기 고전압을 부스팅하기 위한 복수개의 부스팅 소자가 부스팅한 전압과, 상기 고전압을 입력받아 상기 스위칭 소자를 구동 시키기 위한 동작 전압을 발생시키기 위한 구동회로
    를 포함하는 불휘발성 메모리 소자.
  8. 제 7항에 있어서,
    상기 스위칭 소자는,
    상기 구동회로에서 제공하는 동작 전압에 의해 턴 온 되는 트랜지스터인 것을 특징으로 하는 불휘발성 메모리 소자.
  9. 제 7항에 있어서,
    상기 부스팅 소자는,
    상기 제 1 클럭신호에 의해 부스팅되는 제 1 커패시터와, 상기 제 2 클럭신호에 의해서 부스팅되는 제 2 커패시터를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  10. 제 9항에 있어서,
    상기 구동 회로는,
    상기 고전압을 입력 전압으로 하고,
    상기 제 1 및 제 2 커패시터에 입력되는 제 1 및 제 2 클럭신호에 의해서, 상기 고전압을 펌핑하여 상기 동작전압을 생성하는 크로스 커플 차지 펌프(Cross Couple Charge Pump)인 것을 특징으로 하는 불휘발성 메모리 소자.
  11. 제 7항에 있어서,
    상기 인에이블 신호에 의해서 상기 고전압을 상기 구동회로로 전달하는 스위치 소자를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  12. 인에이블 신호에 응답하여 제 1 노드를 설정된 전압으로 프리차지 하는 인에이블 제어 회로;
    상기 제 1 노드가 프리차지 될 때, 상기 출력 노드에서 발생되는 제어전압에 의해서 입력전압을 전달하는 전달 회로;
    상기 전달 회로가 전달하는 입력 전압을 부스팅하고, 부스팅된 전압을 상기 제 1 노드로 출력하기 위해 크로스 커플 차지 펌프(Cross Couple Charge Pump)로 구성되는 부스팅 회로; 및
    상기 제 1 노드의 전압 레벨에 따라, 상기 입력전압을 출력노드로 전달하는 스위칭회로를 포함하는 고전압 스위치 회로.
KR1020080087113A 2008-09-04 2008-09-04 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자 KR20100028193A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080087113A KR20100028193A (ko) 2008-09-04 2008-09-04 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087113A KR20100028193A (ko) 2008-09-04 2008-09-04 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자

Publications (1)

Publication Number Publication Date
KR20100028193A true KR20100028193A (ko) 2010-03-12

Family

ID=42178929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087113A KR20100028193A (ko) 2008-09-04 2008-09-04 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자

Country Status (1)

Country Link
KR (1) KR20100028193A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257903B2 (en) 2014-01-02 2016-02-09 SK Hynix Inc. Pumping circuit
US9369115B2 (en) 2014-04-07 2016-06-14 Samsung Electronics Co., Ltd. Voltage doubler and nonvolating memory device having the same
CN107592011A (zh) * 2017-09-19 2018-01-16 中国科学院微电子研究所 一种电荷泵系统及三维nand存储器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257903B2 (en) 2014-01-02 2016-02-09 SK Hynix Inc. Pumping circuit
US9369115B2 (en) 2014-04-07 2016-06-14 Samsung Electronics Co., Ltd. Voltage doubler and nonvolating memory device having the same
CN107592011A (zh) * 2017-09-19 2018-01-16 中国科学院微电子研究所 一种电荷泵系统及三维nand存储器
CN107592011B (zh) * 2017-09-19 2019-07-12 中国科学院微电子研究所 一种电荷泵系统及三维nand存储器

Similar Documents

Publication Publication Date Title
KR100710807B1 (ko) 누설 전류 및 고전압 브레이크다운을 줄일 수 있는 고전압전달 회로 및 그것을 포함한 로우 디코더 회로
US9589656B2 (en) Voltage generation circuit which is capable of executing high-speed boost operation
US6344764B2 (en) Semiconductor integrated circuit device
JP2006066051A (ja) 半導体装置の高電圧スイッチ回路
JP2007323808A (ja) 半導体記憶装置用ｘデコーダ
TWI696999B (zh) 位準移位器與半導體裝置
KR930001654B1 (ko) 반도체 메모리 집적회로
US7282956B2 (en) High voltage switching circuit of nonvolatile memory device
US7030684B2 (en) High voltage switch circuit of semiconductor device
JP6781750B2 (ja) レギュレータ回路および半導体記憶装置
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
JP2011154762A (ja) 半導体記憶装置
US10157645B2 (en) Booster circuit and non-volatile memory including the same
US8723559B2 (en) Dynamic driver circuit
US20140369150A1 (en) Column decoders
JP4435203B2 (ja) 半導体集積回路装置
JP2006216147A (ja) 不揮発性メモリ回路
KR100560769B1 (ko) 고전압 펌핑 회로
KR100470991B1 (ko) 승압회로
JP2006065928A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
JP2005184671A (ja) 電圧レベルシフタ回路
JP4478170B2 (ja) 半導体集積回路装置
KR20000030915A (ko) 플래시 이이피롬의 워드라인 회로
KR20100028194A (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
KR20100088924A (ko) 불휘발성 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination