TWI696999B - 位準移位器與半導體裝置 - Google Patents

位準移位器與半導體裝置 Download PDF

Info

Publication number
TWI696999B
TWI696999B TW107139109A TW107139109A TWI696999B TW I696999 B TWI696999 B TW I696999B TW 107139109 A TW107139109 A TW 107139109A TW 107139109 A TW107139109 A TW 107139109A TW I696999 B TWI696999 B TW I696999B
Authority
TW
Taiwan
Prior art keywords
voltage level
terminal
signal
control signal
voltage
Prior art date
Application number
TW107139109A
Other languages
English (en)
Other versions
TW201937500A (zh
Inventor
岡部翔
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW201937500A publication Critical patent/TW201937500A/zh
Application granted granted Critical
Publication of TWI696999B publication Critical patent/TWI696999B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

提供一種位準移位器，其可高速操作，並且可削減漏電流。根據本發明之位準移位器包括一對交叉耦接的PMOS電晶體MVP_1與MVP_2、本徵型NMOS電晶體HVNI_1與HVNI_2、輸入端、控制電路及輸出端。高電壓HV被供應至PMOS電晶體。本徵型NMOS電晶體HVNI_1、HVNI_2與PMOS電晶體MVP_1、MVP_2。輸入端接收輸入信號。控制電路藉由電源電壓Vdd被驅動，根據輸入信號產生信號EN與ENb及控制信號SW與SWb。輸出端響應於輸入信號而輸出高電壓HV或GND的輸出信號。於端點aa充電後，為防止漏電流的產生，藉由控制信號SW使電晶體HVNI_1不導通。於端點MOUT充電後，為防止漏電流的產生，藉由控制信號SWb使電晶體HVNI_2不導通。

Description

位準移位器與半導體裝置
本發明係有關於一種位準移位器，特別是有關於快閃記憶體等半導體記憶體裝置所使用之位準移位器(位準轉換電路)。
隨著半導體設計的微型化，用於驅動半導體元件的工作電壓也隨之降低，並且提供至半導體裝置的電源電壓(Vdd)也跟著低壓化。例如，自半導體記憶體外部供應的電源電壓自3.3伏特(V) 降低為2.5V或者1.8V。另一方面，快閃記憶體等半導體記憶體裝置的內部電路需要多種電源，並且有時也需要比電源電壓更高的高電壓。因此，半導體裝置需設置用以將外部供應的電源電壓提高至所需電壓位準的電壓產生電路，其可包含充電幫浦電路、位準移位器等裝置(專利文獻1)。
第1圖係顯示先前技術中位準移位器的電路範例。例如，將Vdd (電源電壓)升壓後的高電壓HV被供應至一對交叉耦接用於高電壓驅動的PMOS電晶體MVP_1與MVP_2。用於高電壓驅動的NMOS電晶體MVN_1與MVN_2串聯耦接至PMOS電晶體MVP_1與MVP_2，並且藉由Vdd所驅動之反相器LV而產生的信號ENb與EN被分別提供至NMOS電晶體MVN_1與MVN_2的閘極。GND(低位準)或Vdd(高位準)之輸入信號被供應至輸入端HVEN，反相器LV因應輸入信號而輸出信號ENb與EN。端點MOUT耦接至高電壓驅動之反相器(高電壓驅動之電晶體MVP_3與MVN_3)的輸入閘極，將輸入信號Vdd轉換為高電壓HV後的信號可由輸出端HVOUT輸出。
[專利文獻]
專利文獻1：日本專利第2017-228325號公報。
[發明要解決的問題]
於第1圖所示之先前技術的位準移位器。由高電壓驅動的電晶體MVP_1、MVP_2、MVN_1與MVN_2不具有在低電壓下操作的餘裕。換言之，由於與Vdd驅動之電晶體相比，這些由高電壓驅動的電晶體的臨界值較高，因而汲極電流小。例如，當信號ENb為Vdd的時候，端點aa的電壓透過電晶體MVN_1被下拉至GND的電壓位準，端點MOUT的電壓透過電晶體MVP_2自高電壓HV側被上拉，但由於電晶體MVN_1的輸入閘極端僅達到Vdd的電壓位準，端點aa、MOUT所需的充放電時間變長。再者，充電幫浦等電路於不工作時，通常高電壓HV變為具有Vdd位準，例如，端點MOUT的電壓透過電晶體MVP_2自高電壓HV側被上拉時，由於電晶體MVP_2的源極電壓僅達到Vdd的電壓位準，端點MOUT所需的放電時間變長。
本發明的目的為解決上述傳統技術的問題，提供一種可高速運作且降低功率消耗之位準移位器。
[解決問題的手段]
本發明揭露一種位準移位器，包括一第一PMOS電晶體、一第二PMOS電晶體、一第一NMOS電晶體、一第二NMOS電晶體、一輸入端、一控制電路以及一輸出端。第一PMOS電晶體之一電極被供應一第一電壓位準、另一電極被耦接至一第一端點、並且一閘極被耦接至一第二端點。第二PMOS電晶體之一電極被供應第一電壓位準、另一電極被耦接至第二端點、並且一閘極被耦接至第一端點。第一NMOS電晶體為本徵型的電晶體，第一NMOS電晶體之一電極被耦接至第一端點、另一電極被供應一第一致能信號、並且一閘極被耦接至一第一控制信號。第二NMOS電晶體為本徵型的電晶體，第二NMOS電晶體之一電極被耦接至第二端點、另一電極被供應具有與第一致能信號相反邏輯位準之一第二致能信號、並且一閘極被耦接至一第二控制信號。輸入端用以接收具有一第二電壓位準或一第三電壓位準之一輸入信號。控制電路由第二電壓位準所驅動，用以根據輸入信號產生第一控制信號及第二控制信號。輸出端因應輸入信號輸出具有第一電壓位準或第三電壓位準之一輸出信號。在使第一NMOS電晶體導通以對第一端點充電並經過一段既定時間後，第一控制信號使第一NMOS電晶體不導通，並且在使第二NMOS電晶體導通以對第二端點充電並經過一段既定時間後，第二控制信號使第二NMOS電晶體不導通。
本發明揭露另一種位準移位器，包括一第一PMOS電晶體、一第二PMOS電晶體、一第一NMOS電晶體、一第二NMOS電晶體、一輸入端、一電路以及一輸出端。第一PMOS電晶體之一電極被供應一第一電壓位準、另一電極被耦接至一第一端點、並且一閘極被耦接至一第二端點。第二PMOS電晶體之一電極被供應第一電壓位準、另一電極被耦接至第二端點、並且一閘極被耦接至第一端點。第一NMOS電晶體為本徵型的電晶體，第一NMOS電晶體之一電極被耦接至第一端點、另一電極被供應一第一致能信號、並且一閘極被供應一第二電壓位準。第二NMOS電晶體為本徵型的電晶體，第二NMOS電晶體之一電極被耦接至第二端點、另一電極被供應具有與第一致能信號相反邏輯位準之一第二致能信號、並且一閘極被供應第二電壓位準。輸入端用以接收具有一第二電壓位準或一第三電壓位準之一輸入信號。所述電路由第二電壓位準所驅動用以產生第一致能信號與第二致能信號。輸出端因應輸入信號輸出具有第一電壓位準或第三電壓位準之一輸出信號。
[發明的效果]
根據本發明，由於使用第一控制信號及第二控制信號控制本徵型的第一NMOS電晶 體與第二NMOS電晶體的操作，可在快速充電與放電第一端點與第二端點的同時，抑制來自第一端點與第二端點的漏電流。此外，根據本發明，由於使用本徵型的第一NMOS電晶 體與第二NMOS電晶體，相較於使用普通的NMOS電晶體，可快速地對第一端點與第二端點充放電。
以下，參照圖式詳細說明本發明的實施樣態。於本發明的實施樣態中，配置於快閃記憶體之位準移位器將做為一個範例說明位準移位器之配置。
[實施例]
如第2圖所示，本徵型NMOS電晶體HVNI_1被耦接於電晶體MVP_1與信號EN之間，本徵型NMOS電晶體HVNI_2被耦接於電晶體MVP_2與信號ENb之間，並且電晶體HVNI_1與HVNI_2之閘極被供應電壓Vdd。本徵型電晶體為通道區域未摻入雜質的電晶體，其理想臨界值為0伏特(V)，但實際上的臨界值為接近0伏特，具有在低電壓下操作的餘裕(margin)。
請參閱第3圖。於時間T1，端點HVEN之輸入信號之電壓位準自GND轉變為Vdd，於時間T2，信號ENb之電壓位準自Vdd轉變為GND，端點MOUT之電壓位準透過電晶體HVNI_2被放電至接地電壓GND。此時，由於端點MOUT的放電係使用反相器LV，因而具有足夠的下拉能力。因此，端點MOUT快速地被放電，於時間T3，高電壓HV的信號自輸出端HVOUT被輸出。另一方面，至於端點aa，一旦端點MOUT之電壓位準轉變為GND，電晶體MVP_1轉變為被導通的狀態，端點aa根據高電壓HV被充電。因此，電晶體MVP_2轉變為不導通的狀態，貫通電流不會從高電壓HV流過電晶體MVP_2。
接著，於時間T4，端點HVEN的輸入信號之電壓位準自Vdd轉變為GND，於時間T5，信號EN之電壓位準自Vdd轉變為GND，端點aa透過電晶體HVNI_1被放電至接地電壓GND。又，信號ENb之電壓位準自GND轉變為Vdd，MOUT透過電晶體HVNI_2被充電至Vdd。於此之後，由於端點aa之電壓位準轉變為GND，電晶體MVP_2轉變為被導通的狀態，端點MOUT根據高電壓HV被充電。即使高電壓HV的電壓位準為Vdd，由於端點MOUT已被充電至電壓Vdd，使得電晶體MVP_3、MVN_3可分別為不導通、導通的狀態。如此一來，端點MOUT快速被充電，於時間T6，輸出端點HVOUT輸出GND信號。
如第一實施例所述之位準移位器，於輸入信號之電壓位準自Vdd轉變為GND、輸出信號之電壓位準自Vdd轉變為GND的期間Tf，當被供應的高電壓HV大於電壓Vdd時，將產生自端點MOUT的高電壓HV流至反相器LV之電壓Vdd之貫通電流。如第4圖所示，端點MOUT被電晶體MVP_2之汲極電流Ia充電到高電壓HV，一旦HV＞Vdd，透過電晶體HVNI_2、反相器LV之PMOS電晶體LVP形成自端點MOUT至Vdd之放電路徑，因此產生漏電流Ib，進而發生位準移位器之功率耗損變大的問題。
本發明之第二實施例所述之位準移位器為可抑制第一實施例所述之位準移位器之漏電流Ib之產生的一個實施例。請參閱第5圖。本實施例之位準移位器10自輸入端HVEN輸入具有Vdd或GND電壓位準之信號，並且由輸出端HVOUT輸出具有高電壓HV或GND電壓位準之信號。然而，當被供應的高電壓HV為電壓Vdd的情況，由輸出端HVOUT輸出具有Vdd電壓位準之信號。
位準移位器10包含可由高電壓驅動之PMOS電晶體MVP_1、MVP_2、MVP_3、NMOS電晶體MVN_3、本徵型NMOS電晶體HVNI_1、HVNI_2以及由Vdd所驅動之控制電路20。
高電壓HV被供應至PMOS電晶體MVP_1、MVP_2、MVP_3之源極電極，其中高電壓HV可經由例如充電幫浦等電路將電壓Vdd升壓而得。PMOS電晶體MVP_1與MVP_2之閘極分別與另一電晶體之汲極交叉耦接。換言之，電晶體MVP_1之閘極被耦接至電晶體MVP_2之汲極(端點MOUT)，電晶體MVP_2之閘極被耦接至電晶體MVP_1之汲極(端點aa)。
本徵型NMOS電晶體HVNI_1之一電極被耦接至電晶體MVP_1之汲極(端點aa)，另一電極與控制電路20所產生之EN信號結合，並且其閘極被供應控制信號SW。又，本徵型NMOS電晶體HVNI_2之一電極被耦接至電晶體MVP_2之汲極(端點MOUT)，另一電極與控制電路20所產生之ENb信號結合，並且其閘極被供應控制信號SWb。本徵型NMOS電晶體HVNI_1與HVNI_2為通道區域未摻入雜質的真正的電晶體，其臨界值Vth接近0伏特，具有在低電壓下操作的餘裕。
PMOS電晶體MVP_3與NMOS電晶體MVN_3構成由高電壓驅動之反相器，其輸入端與端點MOUT結合，輸出則與輸出端HVOUT結合。響應於輸入信號，由輸出端HVOUT輸出具有高電壓HV或者GND電壓位準之輸出信號。
控制電路20為由電壓Vdd驅動之電路。控制電路20由複數反相器LV 22、24、26、延遲電路30、以及產生控制信號SW、SWb之NAND邏輯閘40與42所構成。反相器LV 22之輸入與輸入端HVEN結合，輸入端HVEN被供應表示Vdd(高位準) 或GND(低位準)之輸入信號。
反相器LV 22、24與26串聯耦接，反相器24輸出與輸入信號具有相同邏輯位準之信號EN。信號EN被供應至本徵型NMOS電晶體HVNI_1之源極。反相器26輸出與輸入信號具有相反邏輯位準之信號ENb。信號ENb被供應至本徵型NMOS電晶體HVNI_2之源極。
延遲電路30將輸入信號延遲一既定時間以產生延遲信號D1與D2。延遲電路30由，例如，串聯耦接之複數反相器組成。於此實施例中，雖以兩個反相器 LV32、34作為例示，但反相器的數量可根據應設定的延遲時間適當地選擇。反相器LV 32產生與輸入信號具有相同邏輯位準之延遲信號D1，反相器LV 34產生與輸入信號具有相反邏輯位準之延遲信號D2。
NAND邏輯閘40接收信號EN與延遲信號D1，並且產生控制信號SW。產生之控制信號SW被輸入至本徵型NMOS電晶體HVNI_1之閘極。NAND邏輯閘42接收信號ENb與延遲信號D2，並且產生控制信號SWb。產生之控制信號SWb被輸入至本徵型NMOS電晶體HVNI_2之閘極。
當信號EN為GND，控制信號SW為Vdd時，本徵型NMOS電晶體HVNI_1轉變為被導通的狀態，端點aa透過本徵型NMOS電晶體HVNI_1被放電至GND電壓位準。當信號EN為Vdd，控制信號SW為Vdd時，本徵型NMOS電晶體HVNI_1轉變為被導通的狀態，端點aa透過本徵型NMOS電晶體HVNI_1被充電至Vdd電壓位準。之後，當端點MOUT之電壓位準變成GND時，PMOS電晶體MVP_1轉變為被導通的狀態，端點aa透過電晶體MVP_1充電至高電壓HV。又，若控制信號SW為GND時，本徵型NMOS電晶體HVNI_1轉變為不導通的狀態，使得端點aa與控制電路20斷開。
另一方面，當信號ENb為GND，控制信號SWb為Vdd時，本徵型NMOS電晶體HVNI_2轉變為被導通的狀態，端點MOUT透過本徵型NMOS電晶體HVNI_2被放電至GND電壓位準。當信號ENb為Vdd，控制信號SWb為Vdd時，本徵型NMOS電晶體HVNI_2轉變為被導通的狀態，端點MOUT透過本徵型NMOS電晶體HVNI_2被充電至Vdd電壓位準。之後，當端點aa之電壓位準變成GND時，PMOS電晶體MVP_2轉變為被導通的狀態，端點MOUT透過電晶體MVP_2充電至高電壓HV。又，若控制信號SWb為GND時，本徵型NMOS電晶體HVNI_2轉變為不導通的狀態，使得端點MOUT與控制電路20斷開。
如上所述之位準移位器10，當輸入信號為電壓Vdd時，自輸出端點HVOUT輸出高電壓HV的信號，當輸入信號為接地電壓GND時，自輸出端HVOUT輸出接地電壓GND。然而，於充電幫浦等電路未被啟動，被供應的高電壓HV為電源電壓Vdd的情況，位準移位器10之輸出端HOUT將輸出電壓Vdd。
接著，參考第6圖所示之時序圖說明本實施例之位準移位器之操作。於時間T1，輸入信號之電壓位準自GND轉變為Vdd，信號EN之電壓位準轉變為Vdd。此時，由於輸入NAND邏輯閘40之延遲信號D1為GND(低位準)，控制信號SW維持在電壓Vdd之電壓位準(高位準)。因此，當信號EN在時間T1轉變為Vdd時，NMOS電晶體HVNI_1處於導通狀態，端點aa藉由信號EN的Vdd電壓位準被充電。
另一方面，當信號ENb轉變為GND時，NAND邏輯閘42輸出的控制信號SWb之電壓位準轉變為Vdd，因應此轉變，NMOS電晶體HVNI_2轉變為被導通的狀態，端點MOUT之電壓位準變成GND，PMOS電晶體MVP_1轉變為被導通的狀態，端點aa之電壓位準被升壓至高電壓HV之電壓位準。
於自時間T1開始經過Δt1的期間後的時間T2，由延遲電路30輸出之延遲信號D1之電壓位準由GND轉變為Vdd，控制信號SW之電壓位準由Vdd轉變為GND。期間Δt1係延遲電路30所設定的延遲時間。換言之，Δt1的期間為透過NMOS電晶體HVNI_1充電的時間。因應控制信號SW之電壓位準由Vdd轉變為GND，NMOS電晶體HVNI_1轉變為不導通的狀態，端點aa與信號EN斷開，因而電流無法流通。如此一來，防止自端點aa的高電壓HV透過電晶體HVNI_1至信號EN之Vdd(反相器42的Vdd)的漏電流產生。自時間T2開始，到下一次控制信號SW之電壓位準變為Vdd的時間T3的期間，電晶體HVNI_1轉變為不導通的狀態。於此期間，防止自端點aa至反相器24的Vdd的漏電流產生。
接著，於時間T3，輸入信號之電壓位準自Vdd轉變為GND，信號EN之電壓位準自Vdd轉變為GND，控制信號SW之電壓位準自GND轉變為Vdd，電晶體HVNI_1轉變為被導通的狀態，端點aa之電壓位準被拉低至信號EN之GND電壓位準，電晶體MVP_2轉變為被導通的狀態，端點MOUT之電壓位準被升壓至高電壓HV之電壓位準。
又，於時間T3，由於輸入NAND邏輯閘42的延遲信號D2之電壓位準為GND(低位準)，控制信號SWb之電壓位準維持Vdd(高位準)。因此，NMOS電晶體HVNI_2於信號ENb之電壓位準轉變為Vdd的時間T3被導通，端點MOUT根據信號ENb的Vdd被充電。
於自時間T3開始經過Δt2的期間後的時間T4，由延遲電路30輸出的延遲信號D2之電壓位準自GND轉變為Vdd，控制信號SWb之電壓位準自Vdd轉變為GND。期間Δt2係延遲電路30所設定的延遲時間。換言之，Δt2的期間為透過NMOS電晶體HVNI_2充電的時間。因應控制信號SWb之電壓位準由Vdd轉變為GND，NMOS電晶體HVNI_2轉變為不導通的狀態，端點MOUT與信號ENb斷開，因而電流無法流通。如此一來，防止自端點MOUT的高電壓HV透過電晶體HVNI_2至信號ENb之Vdd(反相器26的Vdd)的漏電流產生。
如上所述，根據本實施例，當將端點aa、MOUT之電壓位準上拉至高電壓HV時，因利用本徵型NMOS電晶體HVNI_1、HVNI_2對Vdd充電，從而使位準移位器可高速操作。再者，藉由控制本徵型NMOS電晶體，可截斷自高電壓HV至低電壓Vdd之漏電流，降低位準移位器的功率耗損。
以上第一實施例及第二實施例所述之位準移位器可被設置於，例如，快閃記憶體中。第7圖係顯示快閃記憶體的一個配置範例。快閃記憶體100包含記憶體單元陣列110、輸入/輸出緩衝儲存器(buffer)120、位址暫存器(address register)130、控制器140、字元線選擇電路150、資料頁緩衝/感測電路160、列選擇電路170、以及電壓產生電路180。記憶體單元陣列110具有以矩陣型態排列的複數記憶體單元。輸入/輸出緩衝儲存器120與外部輸入/輸出端子I/O連接，用以維持輸入/輸出資料。位址暫存器130自輸入/輸出緩衝儲存器120接收位址資料。控制器140自輸入/輸出緩衝儲存器120接收命令資料、自外部接收控制信號、並且控制各元件運作。字元線選擇電路150自位址暫存器130接收行位址資訊Ax、根據行位址資訊Ax之解碼結果執行選擇記憶體區塊BLK(0)、BLK(1)、BLK(m-1)或選擇字元線等。資料頁緩衝/感測電路160保持自字元線選擇電路150所選擇之資料頁讀取之資料以及保持要編輯在所選資料頁之輸入資料。列選擇電路170自位址暫存器130接收列位址資訊Ay、根據列位址資訊Ay的解碼結果選擇資料頁緩衝/感測電路160內之資料。電壓產生電路180產生為了讀取、編輯、抹除等目的所必要的各種電壓(寫入電壓Vpgm、通過電壓Vpass、讀取通過電壓Vread、抹除電壓Vers等)。
電壓產生電路180包含充電幫浦電路及位準移位器。充電幫浦電路用以抬昇外部所提供之電壓Vdd。位準移位器將充電幫浦電路所升壓之高電壓輸出。位準移位器根據控制器140的控制信號產生多個電壓，例如，編輯操作時根據增量步進脈衝編程(Incremental Step Pulse Program，縮寫為ISPP)的步進電壓、抹除操作時根據增量步進脈衝抹除(Incremental Step Pulse Erase，縮寫為ISPE)的步進電壓等。
於以上第一實施例及第二實施例中，顯示出將位準移位器應用於快閃記憶體的範例，然而，本發明並不限於此。上述之位準移位器亦可應用於其他需要與Vdd不同的電壓的其他半導體裝置。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧位準移位器20‧‧‧控制電路22、24、26、32、34、LV、LVN、LVP‧‧‧反相器30‧‧‧延遲電路150‧‧‧字元線選擇電路40、42‧‧‧NAND邏輯閘160‧‧‧資料頁緩衝/感測電路100‧‧‧快閃記憶體170‧‧‧列選擇電路110‧‧‧記憶體單元陣列180‧‧‧電壓產生電路120‧‧‧輸入/輸出緩衝儲存器Ax‧‧‧行位址資訊130‧‧‧位址暫存器Ay‧‧‧列位址資訊140‧‧‧控制器aa、MOUT‧‧‧端點BLK(0)、BLK(1)、BLK(m-1)‧‧‧記憶體區塊D1、D2‧‧‧延遲信號ENb、EN‧‧‧致能信號GND‧‧‧接地電壓HVEN‧‧‧輸入端HV‧‧‧高電壓HVNI_1、HVNI_2、MVN_1、MVN_2、MVN_3、MVP_1、MVP_2、MVP_3‧‧‧電晶體Ia、Ib‧‧‧電流HVOUT‧‧‧輸出端SW、SWb‧‧‧控制信號T1、T2、T3、T4、T5、T6‧‧‧時間Tf、Δt1、Δt2‧‧‧期間Vpass‧‧‧通過電壓Vdd‧‧‧電源電壓Vpgm‧‧‧寫入電壓Vers‧‧‧抹除電壓Vread‧‧‧讀取通過電壓
第1圖係顯示先前技術之位準移位器的電路範例。 第2圖係顯示根據本發明之第一實施例所述之本徵型位準移位器之電路範例。 第3圖係顯示根據本發明之第一實施例所述之本徵型位準移位器之時序圖。 第4圖為根據本發明之第一實施例所述之本徵型位準移位器之漏電流產生的說明圖示。 第5圖係顯示根據本發明之第二實施例所述之本徵型位準移位器之電路範例。 第6圖係顯示根據本發明之第二實施例所述之本徵型位準移位器之時序圖。 第7圖係顯示包含根據本發明實施例所述之本徵型位準移位器之半導體記憶體裝置範例。
10‧‧‧位準移位器
20‧‧‧控制電路
22、24、26、32、34、LV‧‧‧反相器
30‧‧‧延遲電路
40、42‧‧‧NAND邏輯閘
aa、MOUT‧‧‧端點
D1、D2‧‧‧延遲信號
ENb、EN‧‧‧致能信號
HV‧‧‧高電壓
HVEN‧‧‧輸入端
HVNI_1、HVNI_2、MVN_3、MVP_1、MVP_2、MVP_3‧‧‧電晶體
HVOUT‧‧‧輸出端
SW、SWb‧‧‧控制信號
Vdd‧‧‧電源電壓

Claims (7)

  1. 一種位準移位器，包括：一第一PMOS電晶體，該第一PMOS電晶體之一電極被供應一第一電壓位準、另一電極被耦接至一第一端點、並且一閘極被耦接至一第二端點；一第二PMOS電晶體，該第二PMOS電晶體之一電極被供應該第一電壓位準、另一電極被耦接至該第二端點、並且一閘極被耦接至該第一端點；為本徵型電晶體的一第一NMOS電晶體，該第一NMOS電晶體之一電極被耦接至該第一端點、另一電極被供應一第一致能信號、並且一閘極被耦接至一第一控制信號；為本徵型電晶體的一第二NMOS電晶體，該第二NMOS電晶體之一電極被耦接至該第二端點、另一電極被供應具有與該第一致能信號相反邏輯位準之一第二致能信號、並且一閘極被耦接至一第二控制信號；一輸入端，用以接收具有一第二電壓位準或一第三電壓位準之一輸入信號；一控制電路，被該第二電壓位準所驅動，用以根據該輸入信號產生該第一控制信號及該第二控制信號；以及一輸出端，用以因應該輸入信號輸出具有該第一電壓位準或該第三電壓位準之一輸出信號，其中在使該第一NMOS電晶體導通以對該第一端點充電並經過一 段既定時間後，該第一控制信號使該第一NMOS電晶體不導通，並且在使該第二NMOS電晶體導通以對該第二端點充電並經過一段既定時間後，該第二控制信號使該第二NMOS電晶體不導通，其中該控制電路包括根據該輸入信號產生該第一控制信號及該第二控制信號之一延遲電路，該延遲電路根據該第一端點與該第二端點透過該第一NMOS電晶體與該第二NMOS電晶體之充電時間產生該第一控制信號與該第二控制信號。
  2. 如申請專利範圍第1項所述之位準移位器，其中於該第一致能信號自該第三電壓位準轉變為具有該第二電壓位準時，該第一控制信號使該第一端點藉由該第三電壓位準放電，並且於該第二致能信號自該第三電壓位準轉變為具有該第二電壓位準時，該第二控制信號使該第二端點藉由該第三電壓位準放電。
  3. 如申請專利範圍第1項所述之位準移位器，其中於該第一致能信號自該第三電壓位準轉變為具有該第二電壓位準時，該第一控制信號使該第一端點以該第二電壓位準充電，並且於該第二致能信號自該第三電壓位準轉變為具有該第二電壓位準時，該第二控制信號使該第二端點以該第二電壓位準充電。
  4. 如申請專利範圍第1項所述之位準移位器，其中於該第一致能信號自該第二電壓位準轉變為具有該第三電壓位準時，於該第一端點充電後，該第一控制信號使該第一端點與該第一致能信號斷開，並且於該第二致能信號自該第二電壓位準轉變為具有該第三電壓位準時，於該第二端點充電後，該第二控制信號使該第二端點與該第二致能信號斷開。
  5. 如申請專利範圍第1項所述之位準移位器，其中該控制電路根據該輸入信號產生該第一致能信號與該第二致能信號。
  6. 如申請專利範圍第1項所述之位準移位器，其中該延遲電路更包括一第一邏輯電路與一第二邏輯電路，該第一邏輯電路根據該第一致能信號產生該第一控制信號，該第二邏輯電路根據該第二致能信號產生該第二控制信號。
  7. 一種半導體裝置，包括如申請專利範圍第1項至第6項中任一項所述之位準移位器。
TW107139109A 2018-02-26 2018-11-05 位準移位器與半導體裝置 TWI696999B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-031480 2018-02-26
JP2018031480A JP6588116B2 (ja) 2018-02-26 2018-02-26 レベルシフタ

Publications (2)

Publication Number Publication Date
TW201937500A TW201937500A (zh) 2019-09-16
TWI696999B true TWI696999B (zh) 2020-06-21

Family

ID=67686181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139109A TWI696999B (zh) 2018-02-26 2018-11-05 位準移位器與半導體裝置

Country Status (5)

Country Link
US (1) US10659050B2 (zh)
JP (1) JP6588116B2 (zh)
KR (1) KR102114574B1 (zh)
CN (1) CN110197694B (zh)
TW (1) TWI696999B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781008B (zh) * 2021-10-04 2022-10-11 聯詠科技股份有限公司 電位移位器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707541B (zh) 2020-04-17 2020-10-11 瑞昱半導體股份有限公司 電壓準位轉換電路
CN111508544B (zh) * 2020-06-30 2020-10-16 深圳市芯天下技术有限公司 一种受耐压限制的负高压到电源的切换电路
JP2022040515A (ja) * 2020-08-31 2022-03-11 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびプログラミング方法
US11875854B2 (en) * 2022-03-31 2024-01-16 Macronix International Co., Ltd. Memory device and word line driver thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344764B2 (en) * 1998-11-16 2002-02-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US20040090259A1 (en) * 2002-11-07 2004-05-13 Todd Randazzo CMOS level shifters using native devices
US7245152B2 (en) * 2005-05-02 2007-07-17 Atmel Corporation Voltage-level shifter

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04117723A (ja) * 1990-09-03 1992-04-17 Nec Ic Microcomput Syst Ltd レベルシフト回路
US5321324A (en) * 1993-01-28 1994-06-14 United Memories, Inc. Low-to-high voltage translator with latch-up immunity
KR0172373B1 (ko) * 1995-09-14 1999-03-30 김광호 반도체 메모리 장치의 데이타 출력버퍼
US6791391B2 (en) * 2001-07-16 2004-09-14 Matsushita Electric Industrial Co., Ltd. Level shifting circuit
JP3967248B2 (ja) 2002-10-25 2007-08-29 東芝マイクロエレクトロニクス株式会社 レベルシフト回路
JP4098322B2 (ja) * 2004-08-30 2008-06-11 松下電器産業株式会社 駆動回路
KR100590034B1 (ko) 2004-10-08 2006-06-14 삼성에스디아이 주식회사 레벨시프터 및 이를 이용한 표시장치
JP4609884B2 (ja) 2005-02-23 2011-01-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4908064B2 (ja) * 2005-08-19 2012-04-04 株式会社東芝 半導体集積回路装置
JP2007180797A (ja) * 2005-12-27 2007-07-12 Matsushita Electric Ind Co Ltd レベルシフト回路
US7310012B2 (en) * 2006-04-19 2007-12-18 Faraday Technology Corp. Voltage level shifter apparatus
US9608604B2 (en) * 2006-12-14 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage level shifter with single well voltage
US7696804B2 (en) * 2007-03-31 2010-04-13 Sandisk 3D Llc Method for incorporating transistor snap-back protection in a level shifter circuit
US7696805B2 (en) * 2007-03-31 2010-04-13 Sandisk 3D Llc Level shifter circuit incorporating transistor snap-back protection
CN100561869C (zh) * 2007-05-23 2009-11-18 中芯国际集成电路制造(上海)有限公司 电平转换电路
US7956642B2 (en) * 2007-06-26 2011-06-07 Qualcomm Incorporated Level shifter having low duty cycle distortion
DE102008056131A1 (de) * 2008-11-06 2010-05-12 Micronas Gmbh Pegelschieber mit Natural-Transistoren
CN101789691B (zh) * 2009-01-23 2013-01-23 中芯国际集成电路制造(上海)有限公司 电压转换电路
US8115514B2 (en) * 2009-06-02 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-charged high-speed level shifters
KR20110014732A (ko) 2009-08-06 2011-02-14 삼성전자주식회사 워드라인 구동 회로 및 이를 포함하는 메모리 장치
JP5577872B2 (ja) * 2009-12-24 2014-08-27 富士通セミコンダクター株式会社 レベルシフト回路
US8933500B2 (en) 2010-09-15 2015-01-13 Aplus Flash Technology, Inc. EEPROM-based, data-oriented combo NVM design
JP2012070333A (ja) * 2010-09-27 2012-04-05 Rohm Co Ltd レベルシフト回路及びそれを用いたスイッチングレギュレータ
US8860487B2 (en) * 2012-11-29 2014-10-14 Infineon Technologies Austria Ag System and method for a level shifter
US9589642B2 (en) 2014-08-07 2017-03-07 Macronix International Co., Ltd. Level shifter and decoder for memory
US9608615B2 (en) * 2015-06-12 2017-03-28 Cypress Semiconductor Corporation Negative high voltage hot switching circuit
JP2017228325A (ja) 2016-06-20 2017-12-28 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344764B2 (en) * 1998-11-16 2002-02-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US20040090259A1 (en) * 2002-11-07 2004-05-13 Todd Randazzo CMOS level shifters using native devices
US7245152B2 (en) * 2005-05-02 2007-07-17 Atmel Corporation Voltage-level shifter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781008B (zh) * 2021-10-04 2022-10-11 聯詠科技股份有限公司 電位移位器

Also Published As

Publication number Publication date
CN110197694A (zh) 2019-09-03
US20190267998A1 (en) 2019-08-29
KR20190103008A (ko) 2019-09-04
JP2019149596A (ja) 2019-09-05
US10659050B2 (en) 2020-05-19
CN110197694B (zh) 2021-09-10
TW201937500A (zh) 2019-09-16
KR102114574B1 (ko) 2020-05-25
JP6588116B2 (ja) 2019-10-09

Similar Documents

Publication Publication Date Title
TWI696999B (zh) 位準移位器與半導體裝置
KR101815657B1 (ko) 반도체 장치 및 그 출력 회로
US6370063B2 (en) Word line driver having a divided bias line in a non-volatile memory device and method for driving word lines
TW202004757A (zh) 電壓控制裝置及記憶體系統
KR100265390B1 (ko) 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로
JP2001243786A (ja) 半導体集積回路
CN112102870B (zh) 半导体装置及编程方法
JP2003249088A (ja) チャージポンプ回路
JPH0793022B2 (ja) 半導体メモリ集積回路
KR20030009101A (ko) 플래시 메모리용 고속 디코더
TWI731176B (zh) 昇壓電路以及具備該電路的非揮發性記憶體
JP2009296407A (ja) レベルシフト回路
JP2011154762A (ja) 半導体記憶装置
US20080084767A1 (en) APPARATUS FOR ELIMINATING LEAKAGE CURRENT OF A LOW Vt DEVICE IN A COLUMN LATCH
KR20200144495A (ko) 전압 발생 회로, 반도체 스토리지 디바이스 및 그 비트 라인 충전 방법
JP2010198731A (ja) 半導体記憶装置
JP2010232848A (ja) 半導体メモリの内部電源のスタートアップ回路
CN107045885B (zh) 锁存电路以及半导体存储器装置
JP2004055108A (ja) ブースト回路
TWI559308B (zh) 內部電源電壓產生電路、半導體記憶裝置及半導體裝置
CN107437434B (zh) 高压电平位移电路和非易失性存储器
JP3323539B2 (ja) 半導体装置
TWI488191B (zh) 動態驅動器電路
JP4615297B2 (ja) 半導体記憶装置
JP2001203326A (ja) 半導体集積回路