CN111508544B - 一种受耐压限制的负高压到电源的切换电路 - Google Patents

一种受耐压限制的负高压到电源的切换电路 Download PDF

Info

Publication number
CN111508544B
CN111508544B CN202010613530.9A CN202010613530A CN111508544B CN 111508544 B CN111508544 B CN 111508544B CN 202010613530 A CN202010613530 A CN 202010613530A CN 111508544 B CN111508544 B CN 111508544B
Authority
CN
China
Prior art keywords
voltage
tube
pmos
negative high
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010613530.9A
Other languages
English (en)
Other versions
CN111508544A (zh
Inventor
蒋丁
温靖康
王振彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN202010613530.9A priority Critical patent/CN111508544B/zh
Publication of CN111508544A publication Critical patent/CN111508544A/zh
Application granted granted Critical
Publication of CN111508544B publication Critical patent/CN111508544B/zh
Priority to PCT/CN2020/128143 priority patent/WO2022000930A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Abstract

本发明公开了一种受耐压限制的负高压到电源的切换电路，第一PMOS管的漏极连接电源电压，第一PMOS管的栅极连接擦除指令,第一PMOS管的源极与第一NMOS管的漏极连接，第一NMOS管的栅极连接擦除指令,第一NMOS管的源极接地，第一PMOS管的源极还与第二PMOS管的漏极连接，第二PMOS管的栅极连接公共端，第二PMOS管的源极连接单元的栅极，第二PMOS管的的源极还与第二NMOS管的漏极连接，第二NMOS管的栅极连接公共端，第二NMOS管的源极连接负高压；通过采用本电路，电路中所有mos管所承受的电压差均在其耐压范围内，保证mos管的正常使用。

Description

一种受耐压限制的负高压到电源的切换电路
技术领域
本发明涉及微电子技术领域，尤其涉及的是一种受耐压限制的负高压到电源的切换电路。
背景技术
在Flash产品里进行Erase（擦除操作）时选择单元的WL(字线电压)需要负高压，不选择单元的WL需要VCC（电源电压），所以就需要负高压到电源电压的切换电路来实现电压的切换。存储器芯片传统的负高压到电源电压的切换电路用通过level_shift(电平转换)电路实现。
传统的level_shift电路存在这样一个问题：mos管需要承受VCC到HVN（即负高压）的电压差：如图1所示，当Ers=1时，n2管导通，CG=HVN=-8V, n2管和p1管的Vgs（栅极到源极的压差）大于8V, p2管和n1管的Vds（漏极到源极的压差）大于8V,超过耐压限制，容易击穿；当Ers=0时，n1，p2管导通，CG=VCC, p1管和n2管的Vds（漏极到源极的压差）大于8V, n1管和p2管的Vgs（栅极到源极的压差）大于8V,超过mos管的耐压限制，mos管容易击穿，缩短mos管的使用寿命。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种受耐压限制的负高压到电源的切换电路，旨在解决现有的level_shift电路中mos管需要承受电源电压到负高压的电压差，mos管容易击穿，缩短mos管的使用寿命的问题。
本发明的技术方案如下：
一种受耐压限制的负高压到电源的切换电路，其中，包括第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管，所述第一PMOS管的漏极连接电源电压，第一PMOS管的栅极连接擦除指令,第一PMOS管的源极与第一NMOS管的漏极连接，第一NMOS管的栅极连接擦除指令,第一NMOS管的源极接地，第一PMOS管的源极还与第二PMOS管的漏极连接，第二PMOS管的栅极连接公共端，第二PMOS管的源极连接单元的栅极，第二PMOS管的源极还与第二NMOS管的漏极连接，第二NMOS管的栅极连接公共端，第二NMOS管的源极连接负高压。
所述的受耐压限制的负高压到电源的切换电路，其中，所述负高压为-8V。
所述的受耐压限制的负高压到电源的切换电路，其中，所述第一PMOS管的栅极到源极的压差、漏极到源极的压差、栅极到漏极的压差小于负高压的绝对值；第一NMOS管、第二PMOS管、第二NMOS管的栅极到源极的压差、漏极到源极的压差、栅极到漏极的压差小于负高压的绝对值。
所述的受耐压限制的负高压到电源的切换电路，其中，所述第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管采用型号为UMC 180nm工艺的mos管。
所述的受耐压限制的负高压到电源的切换电路，其中，所述第一PMOS管、第二PMOS管采用P50，其耐压值是5V；所述第一NMOS管、第二NMOS管采用N50，其耐压值是5V。
所述的受耐压限制的负高压到电源的切换电路，其中，所述第一PMOS管、第二PMOS管采用P80，其耐压值是8V；所述第一NMOS管、第二NMOS管采用N80，其耐压值是8V。
所述的受耐压限制的负高压到电源的切换电路，其中，所述第一NMOS管、第二NMOS管采用负高压隔离管N80_iso，其耐压值是8V。
本发明的有益效果：本发明通过提供一种受耐压限制的负高压到电源的切换电路，电路中所有mos管所承受的电压差均在其耐压范围内，保证mos管的正常使用。
附图说明
图1是现有技术中level_shift电路的示意图。
图2是本发明中受耐压限制的负高压到电源的切换电路的示意图。
图3是本发明中受耐压限制的负高压到电源的切换电路的时序图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图2所示，一种受耐压限制的负高压到电源的切换电路，包括第一PMOS管p1、第一NMOS管n1、第二PMOS管p2、第二NMOS管n2，所述第一PMOS管p1的漏极连接电源电压VCC，第一PMOS管p1的栅极连接擦除指令Ers,第一PMOS管p1的源极与第一NMOS管n1的漏极连接，第一NMOS管n1的栅极连接擦除指令Ers,第一NMOS管n1的源极接地，第一PMOS管p1的源极还与第二PMOS管p2的漏极连接，第二PMOS管p2的栅极连接公共端gnd，第二PMOS管p2的源极连接单元cell的栅极CG（control gate），第二PMOS管p2的源极还与第二NMOS管n2的漏极连接，第二NMOS管n2的栅极连接公共端gnd，第二NMOS管n2的源极连接负高压HVN。
在某些具体实施例中，所述负高压HVN为-8V。
在某些具体实施例中，所述第一PMOS管p1的Vgs（栅极到源极的压差）、Vds（漏极到源极的压差）、Vgd（栅极到漏极的压差）小于负高压HVN的绝对值。第一PMOS管p1、第一NMOS管n1、第二PMOS管p2、第二NMOS管n2的Vgs、Vds、Vgd均小于负高压HVN的绝对值。
在某些具体实施例中，所述第一PMOS管p1、第一NMOS管n1、第二PMOS管p2、第二NMOS管n2采用型号为UMC 180nm工艺的mos管。
在某些具体实施例中，所述第一PMOS管p1、第二PMOS管p2采用P50，其耐压值是5V；所述第一NMOS管n1、第二NMOS管n2采用N50，其耐压值是5V。
在某些具体实施例中，所述第一PMOS管p1、第二PMOS管p2采用P80，其耐压值是8V；所述第一NMOS管n1、第二NMOS管n2采用N80，其耐压值是8V。
在某些具体实施例中，所述第一NMOS管n1、第二NMOS管n2采用N80_iso（负高压隔离管），其耐压值是8V。
根据上述所述的受耐压限制的负高压到电源的切换电路，其具体的原理如下：
第二NMOS管n2将单元cell的栅极CG电压拉到负高压HVN，第一PMOS管p1、第二PMOS管p2将单元cell的栅极CG电压拉到电源电压VCC，第一NMOS管n1保证在Ers =1，D点电压为0。
Ers=1时，HVN=-8V，第一PMOS管p1、第二PMOS管p2关掉，D点电压为0V，单元cell的栅极CG的电压为-8V，第一PMOS管p1、第一NMOS管n1、第二PMOS管p2、第二NMOS管n2的Vgs和Vds小于8V。
当Ers=0时，HVN已经泄放到-Vth（Vth为阈值电压），第一PMOS管p1、第二PMOS管p2导通将单元cell的栅极CG电压拉到电源电压VCC，第一PMOS管p1、第一NMOS管n1、第二PMOS管p2、第二NMOS管n2的Vgs和Vds小于8V。
其中，受耐压限制的负高压到电源的切换电路的时序图如图3所示，
由上述可知，受耐压限制的负高压到电源的切换电路中所有mos管所承受的电压差均在其耐压范围内，保证mos管的正常使用。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (7)

1.一种受耐压限制的负高压到电源的切换电路，其特征在于，包括第一PMOS管（p1）、第一NMOS管（n1）、第二PMOS管（p2）、第二NMOS管（n2），所述第一PMOS管（p1）的漏极连接电源电压（VCC），第一PMOS管（p1）的栅极连接擦除指令（Ers）,第一PMOS管（p1）的源极与第一NMOS管（n1）的漏极连接，第一NMOS管（n1）的栅极连接擦除指令（Ers）,第一NMOS管（n1）的源极接地，第一PMOS管（p1）的源极还与第二PMOS管（p2）的漏极连接，第二PMOS管（p2）的栅极连接公共端（gnd），第二PMOS管（p2）的源极连接单元的栅极（CG），第二PMOS管（p2）的源极还与第二NMOS管（n2）的漏极连接，第二NMOS管（n2）的栅极连接公共端（gnd），第二NMOS管（n2）的源极连接负高压（HVN）。
2.根据权利要求1所述的受耐压限制的负高压到电源的切换电路，其特征在于，所述负高压（HVN）为-8V。
3.根据权利要求1所述的受耐压限制的负高压到电源的切换电路，其特征在于，所述第一PMOS管（p1）的栅极到源极的压差、漏极到源极的压差、栅极到漏极的压差小于负高压（HVN）的绝对值；第一NMOS管（n1）、第二PMOS管（p2）、第二NMOS管（n2）的栅极到源极的压差、漏极到源极的压差、栅极到漏极的压差小于负高压（HVN）的绝对值。
4.根据权利要求1所述的受耐压限制的负高压到电源的切换电路，其特征在于，所述第一PMOS管（p1）、第一NMOS管（n1）、第二PMOS管（p2）、第二NMOS管（n2）采用型号为UMC 180nm工艺的mos管。
5.根据权利要求1所述的受耐压限制的负高压到电源的切换电路，其特征在于，所述第一PMOS管（p1）、第二PMOS管（p2）采用P50，其耐压值是5V；所述第一NMOS管（n1）、第二NMOS管（n2）采用N50，其耐压值是5V。
6.根据权利要求1所述的受耐压限制的负高压到电源的切换电路，其特征在于，所述第一PMOS管（p1）、第二PMOS管（p2）采用P80，其耐压值是8V；所述第一NMOS管（n1）、第二NMOS管（n2）采用N80，其耐压值是8V。
7.根据权利要求1所述的受耐压限制的负高压到电源的切换电路，其特征在于，所述第一NMOS管（n1）、第二NMOS管（n2）采用负高压隔离管N80_iso，其耐压值是8V。
CN202010613530.9A 2020-06-30 2020-06-30 一种受耐压限制的负高压到电源的切换电路 Active CN111508544B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010613530.9A CN111508544B (zh) 2020-06-30 2020-06-30 一种受耐压限制的负高压到电源的切换电路
PCT/CN2020/128143 WO2022000930A1 (zh) 2020-06-30 2020-11-11 一种受耐压限制的负高压到电源的切换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010613530.9A CN111508544B (zh) 2020-06-30 2020-06-30 一种受耐压限制的负高压到电源的切换电路

Publications (2)

Publication Number Publication Date
CN111508544A CN111508544A (zh) 2020-08-07
CN111508544B true CN111508544B (zh) 2020-10-16

Family

ID=71878781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010613530.9A Active CN111508544B (zh) 2020-06-30 2020-06-30 一种受耐压限制的负高压到电源的切换电路

Country Status (2)

Country Link
CN (1) CN111508544B (zh)
WO (1) WO2022000930A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508544B (zh) * 2020-06-30 2020-10-16 深圳市芯天下技术有限公司 一种受耐压限制的负高压到电源的切换电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764605A (zh) * 2008-12-23 2010-06-30 北京芯技佳易微电子科技有限公司 负电压电平切换电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2620426Y (zh) * 2002-11-22 2004-06-09 矽诚科技股份有限公司 双电感的直流升压转换交流电路
US6947328B1 (en) * 2003-12-29 2005-09-20 Intel Corporation Voltage level shifter
US7884643B2 (en) * 2008-07-10 2011-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Low leakage voltage level shifting circuit
JP6424448B2 (ja) * 2014-03-28 2018-11-21 株式会社ソシオネクスト 半導体記憶装置
JP6588116B2 (ja) * 2018-02-26 2019-10-09 ウィンボンド エレクトロニクス コーポレーション レベルシフタ
CN109448772A (zh) * 2018-11-28 2019-03-08 合肥博雅半导体有限公司 一种减少电压差的存储器字线选择电路及芯片和存储器
CN111508544B (zh) * 2020-06-30 2020-10-16 深圳市芯天下技术有限公司 一种受耐压限制的负高压到电源的切换电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764605A (zh) * 2008-12-23 2010-06-30 北京芯技佳易微电子科技有限公司 负电压电平切换电路

Also Published As

Publication number Publication date
CN111508544A (zh) 2020-08-07
WO2022000930A1 (zh) 2022-01-06

Similar Documents

Publication Publication Date Title
CN102270984B (zh) 一种正高压电平转换电路
CN108494234B (zh) 适用于GaN高速栅驱动电路的浮动电源轨
KR960019702A (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
KR100337139B1 (ko) 반도체 집적 회로 장치
CN101882616A (zh) 集成电路
CN101814912B (zh) 一种负电压电平转换电路
CN111508544B (zh) 一种受耐压限制的负高压到电源的切换电路
CN113345506A (zh) 一种反熔丝存储单元及其数据读写电路
US8841942B2 (en) Voltage switch circuit
CN113972905A (zh) 用于反熔丝电路中的隔离保护电路结构
JP2009296407A (ja) レベルシフト回路
CN111508538B (zh) 一种受耐压限制的负高压的泄放电路
CN101547004A (zh) 与门电路
CN112600410B (zh) 一种负压电荷泵的放电电路及非易失型储存器
CN104900266A (zh) Eeprom存储单元门极控制信号产生电路
CN104766631A (zh) 一种正负高压电平转换电路
CN113364448B (zh) 一种栅电压及衬底电压跟随cmos三态门电路
CN107370351B (zh) 电荷泄放电路
CN115037292A (zh) 一种带使能检测和掉电保护的高压差电平转移电路
CN113285706B (zh) 一种电压电平转换电路
CN114242146A (zh) 读电路及电子设备
US9768778B2 (en) High voltage level shifter in ultra low power supply memory application
CN210090550U (zh) 一种低压零功耗cmos上电检测电路
CN108986866B (zh) 一种读高压传输电路
CN112233714B (zh) 一种数据输出驱动电路及非易失型闪存器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: XTX Technology Inc.

Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province

Patentee before: Paragon Technology (Shenzhen) Ltd.

CP03 Change of name, title or address